Moves network drivers out of arch code
authorBarret Rhoden <brho@cs.berkeley.edu>
Thu, 6 Jun 2013 18:37:10 +0000 (11:37 -0700)
committerBarret Rhoden <brho@cs.berkeley.edu>
Thu, 6 Jun 2013 19:09:28 +0000 (12:09 -0700)
In addition to simplifying arch code, this is an example of how to use
Kbuild/Kconfig's hierarchy.

25 files changed:
Kconfig
Makefile
config-default
kern/arch/i686/Kbuild
kern/arch/i686/e1000.c [deleted file]
kern/arch/i686/e1000.h [deleted file]
kern/arch/i686/e1000_hw.h [deleted file]
kern/arch/i686/init.c
kern/arch/i686/ne2k.c [deleted file]
kern/arch/i686/ne2k.h [deleted file]
kern/arch/i686/rl8168.c [deleted file]
kern/arch/i686/rl8168.h [deleted file]
kern/drivers/Kbuild [new file with mode: 0644]
kern/drivers/Kconfig [new file with mode: 0644]
kern/drivers/net/Kbuild [new file with mode: 0644]
kern/drivers/net/Kconfig [new file with mode: 0644]
kern/drivers/net/e1000.c [new file with mode: 0644]
kern/drivers/net/e1000.h [new file with mode: 0644]
kern/drivers/net/e1000_hw.h [new file with mode: 0644]
kern/drivers/net/ne2k.c [new file with mode: 0644]
kern/drivers/net/ne2k.h [new file with mode: 0644]
kern/drivers/net/rl8168.c [new file with mode: 0644]
kern/drivers/net/rl8168.h [new file with mode: 0644]
kern/src/Kbuild
kern/src/net/Kconfig

diff --git a/Kconfig b/Kconfig
index 5049963..951cc5d 100644 (file)
--- a/Kconfig
+++ b/Kconfig
@@ -13,59 +13,7 @@ source "kern/arch/$SRCARCH/Kconfig"
 
 source "kern/src/net/Kconfig"
 
-menu "Drivers"
-
-menuconfig E1000
-       depends on NETWORKING && X86
-       bool "e1000 driver"
-       default n
-       help
-               Buggy e1000 driver.  Use at your own risk.
-
-if E1000
-config E1000_MMIO_HACK
-       bool "e1000 MMIO hack"
-       default n
-       help
-               Legacy option, say 'n'.
-
-config E1000_ON_BOXBORO
-       bool "e1000 on Boxboro"
-       default n
-       help
-               Legacy option, say 'n'.
-
-config E1000_ON_S142
-       bool "e1000 on s142"
-       default n
-       help
-               Legacy option, say 'n'.
-
-endif # E1000
-
-config RL8168
-       depends on NETWORKING && X86
-       bool "Realtek 8168"
-       default n
-       help
-               Buggy realtek driver.  Use at your own risk.
-
-config NE2K
-       depends on NETWORKING && X86
-       bool "NE2000"
-       default n
-       help
-               Buggy NE2000 driver.  Use at your own risk.
-
-config ETH_AUDIO
-       depends on NETWORKING && X86
-       bool "Ethernet audio"
-       default n
-       help
-               Build old support for David Wessel's ethernet audio device.  This is
-               less a driver than a NIC-level "intercept".
-
-endmenu
+source "kern/drivers/Kconfig"
 
 menu "Filesystems"
 
index 3385ca1..90553bc 100644 (file)
--- a/Makefile
+++ b/Makefile
@@ -381,7 +381,7 @@ $(srctree)/Makelocal: ;
 # We have all-arch-dirs and all-dirs, so that we can still clean even without
 # an arch symlink.
 
-core-y += kern/src/
+core-y += kern/src/ kern/drivers/
 arch-y += kern/arch/$(ARCH)/
 
 akaros-dirs     := $(patsubst %/,%,$(filter %/, $(core-y) $(arch-y)))
index 1eea7f2..eb66e05 100644 (file)
@@ -14,13 +14,14 @@ CONFIG_X86=y
 # CONFIG_KB_CORE0_ONLY is not set
 CONFIG_NETWORKING=y
 CONFIG_SOCKET=y
+# CONFIG_ETH_AUDIO is not set
 
 #
 # Drivers
 #
 # CONFIG_E1000 is not set
-# CONFIG_REALTEK8168 is not set
-# CONFIG_ETH_AUDIO is not set
+# CONFIG_RL8168 is not set
+# CONFIG_NE2K is not set
 
 #
 # Filesystems
index 05a5493..e0713b7 100644 (file)
@@ -1,7 +1,3 @@
-obj-$(CONFIG_E1000)                    += e1000.o
-obj-$(CONFIG_NE2K)                     += ne2k.o
-obj-$(CONFIG_RL8168)           += rl8168.o
-
 obj-y                                          += apic.o
 obj-y                                          += colored_caches.o
 obj-y                                          += console.o
diff --git a/kern/arch/i686/e1000.c b/kern/arch/i686/e1000.c
deleted file mode 100644 (file)
index 16a0815..0000000
+++ /dev/null
@@ -1,1308 +0,0 @@
-/** @file
- * @brief E1000 Driver       
- *
- * EXPERIMENTAL. DO NOT USE IF YOU DONT KNOW WHAT YOU ARE DOING
- *
- * See Info below 
- *
- * @author Paul Pearce <pearce@eecs.berkeley.edu>
- * @author David Zhu <yuzhu@cs.berkeley.edu>
- *
- */
-
-#ifdef __SHARC__
-#pragma nosharc
-#endif
-
-#include <arch/mmu.h>
-#include <arch/x86.h>
-#include <arch/smp.h>
-#include <arch/apic.h>
-#include <arch/pci.h>
-#include <net/nic_common.h>
-#include <arch/e1000.h>
-
-#include <ros/memlayout.h>
-
-#include <atomic.h>
-#include <stdio.h>
-#include <string.h>
-#include <trap.h>
-#include <kmalloc.h>
-
-#include <pmap.h>
-#include <frontend.h>
-#include <arch/frontend.h>
-#include <eth_audio.h>
-#include <net/ip.h>
-
-#define NUM_TX_DESCRIPTORS E1000_NUM_TX_DESCRIPTORS
-#define NUM_RX_DESCRIPTORS E1000_NUM_RX_DESCRIPTORS
-
-
-// Global variables for the device
-uint32_t e1000_mmio_base_addr = 0;
-uint32_t e1000_io_base_addr = 0;
-uint32_t e1000_irq = 0;
-uint32_t e1000_addr_size = 0;
-
-// The device's MAC address (read from the device)
-unsigned char device_mac[6];
-
-// Vars relating to the receive descriptor ring
-// pointer to receive descriptors
-struct e1000_rx_desc *rx_des_kva;
-unsigned long rx_des_pa;
-// current rx index
-uint32_t e1000_rx_index = 0;
-
-
-// Vars relating to the transmit descriptor ring
-struct e1000_tx_desc *tx_des_kva;
-unsigned long tx_des_pa;
-uint32_t e1000_tx_index = 0;
-
-extern uint8_t eth_up;
-
-// The PCI device ID we detect
-// This is used for quark behavior
-uint16_t device_id = 0;
-
-
-// Hacky variables relating to delivering packets
-extern uint32_t packet_buffer_count;
-extern char* packet_buffers[MAX_PACKET_BUFFERS];
-extern uint32_t packet_buffers_sizes[MAX_PACKET_BUFFERS];
-extern uint32_t packet_buffers_head;
-extern uint32_t packet_buffers_tail;
-spinlock_t packet_buffers_lock;
-
-// Allow us to register our send_frame as the global send_frame
-extern int (*send_frame)(const char *CT(len) data, size_t len);
-
-// compat defines that make transitioning easier
-#define E1000_RX_DESC(x) rx_des_kva[x]
-
-void e1000_dump_rx() {
-
-       for (int i = 0; i < 10; i++) {
-               
-               printk("%u:  %lx%lx\n", i, *(uint64_t*)(&rx_des_kva[i]), *((uint64_t*)(&rx_des_kva[i]) + 1));
-               printk("%ud: %lx\n", i, *(uint64_t*)(KADDR(rx_des_kva[i].buffer_addr)));        
-       }
-
-}
-
-void e1000_dump_stats() {
-
-       uint32_t offset = 0x04000;
-       
-       while (offset <= 0x040FC) {
-               if ((offset % 16) == 0)
-                       printk("\n");
-               printk("%x:%d ", offset,e1000_rr32(offset));
-
-               offset = offset + 4;
-       }
-}
-
-// Main init sequence. This is whats called to configure the device
-// This includes detection of the device.
-void e1000_init() {
-
-       // Detect if the device is present
-       if (e1000_scan_pci() < 0) return;
-
-       // Allocate and program the descriptors for the ring
-       // Note: Does not tell the device to use them, yet.
-       e1000_setup_descriptors();
-       e1000_configure();
-       printk("Network Card MAC Address: %02x:%02x:%02x:%02x:%02x:%02x\n", 
-          device_mac[0],device_mac[1],device_mac[2],
-          device_mac[3],device_mac[4],device_mac[5]);
-
-       e1000_setup_interrupts();
-
-       // "Register" our send_frame with the global system
-       send_frame = &e1000_send_frame;
-       send_pbuf = &e1000_send_pbuf;
-       recv_pbuf = &e1000_recv_pbuf;
-
-       // sudo /sbin/ifconfig eth0 up
-       eth_up = 1;
-       
-       return;
-}
-
-/* Given a addr read from bar0, determine the IO mode,
- * determine the addr range, and map the MMIO region in.
- *
- * Note: This must be called from a scan_pci() context, as it
- * relies on the state of the PCI_CONFIG_ADDR register.
- */
-void e1000_handle_bar0(uint32_t addr) {
-
-       if (addr & PCI_BAR_IO_MASK) {
-               e1000_debug("-->IO PORT MODE\n");
-               panic("IO PORT MODE NOT SUPPORTED\n");
-       } else {
-               e1000_debug("-->MMIO Mode\n");
-               
-               // Now we do magic to find the size
-               // The first non zero bit after we
-                // write all 1's denotes the size
-               outl(PCI_CONFIG_DATA, 0xFFFFFFFF);
-               uint32_t result = inl(PCI_CONFIG_DATA);
-               result = result & PCI_MEM_MASK;
-               result = (result ^ 0xFFFFFFFF) + 1;
-               e1000_addr_size = result;
-               e1000_debug("-->MMIO Size %x\n", e1000_addr_size);
-                
-               // Restore the MMIO addr to the device (unchanged)
-               outl(PCI_CONFIG_DATA, addr);
-
-               /* Get a virt address chunk */
-               e1000_mmio_base_addr = get_vmap_segment(e1000_addr_size >> PGSHIFT);
-               if (!e1000_mmio_base_addr)
-                       panic("Could not aquire VM space for e1000 MMIO\n");
-               /* Map the pages in */
-               if (map_vmap_segment(e1000_mmio_base_addr, addr,
-                                    e1000_addr_size >> PGSHIFT, PTE_P | PTE_KERN_RW))
-                       panic("Unable to map e1000 MMIO\n");
-       }
-       return;
-}
-
-// Scan the PCI data structures for our device.
-int e1000_scan_pci(void)
-{
-       struct pci_device *pcidev;
-       uint32_t result;
-       printk("Searching for Intel E1000 Network device...");
-       STAILQ_FOREACH(pcidev, &pci_devices, all_dev) {
-               /* Ignore non Intel Devices */
-               if (pcidev->ven_id != INTEL_VENDOR_ID)
-                       continue;
-               /* Ignore non E1000 devices */
-               switch (pcidev->dev_id) {
-                       case (INTEL_82543GC_ID):
-                       case (INTEL_82540EM_ID):
-                       case (INTEL_82545EM_ID):
-                       case (INTEL_82576_ID):
-                       case (INTEL_82576NS_ID):
-                               break;
-                       default:
-                               continue;
-               }
-               printk(" found on BUS %x DEV %x FUNC %x\n", pcidev->bus, pcidev->dev,
-                      pcidev->func);
-               /* TODO: WARNING - EXTREMELY GHETTO  (can only handle 1 NIC) */
-               if (device_id) {
-                       printk("[e1000] Already configured a device, won't do another\n");
-                       continue;
-               }
-               device_id = pcidev->dev_id;
-               /* Find the IRQ */
-               e1000_irq = pcidev->irqline;
-               e1000_debug("-->IRQ: %u\n", e1000_irq);
-               /* Loop over the BARs */
-               /* TODO: pci layer should scan these things and put them in a pci_dev
-                * struct */
-               /* SelectBars based on the IORESOURCE_MEM */
-               for (int k = 0; k <= 5; k++) {
-               /* TODO: clarify this magic */
-                       int reg = 4 + k;
-                       result = pcidev_read32(pcidev, reg << 2);
-
-                       if (result == 0) // (0 denotes no valid data)
-                               continue;
-                       // Read the bottom bit of the BAR. 
-                       if (result & PCI_BAR_IO_MASK) {
-                               result = result & PCI_IO_MASK;
-                               e1000_debug("-->BAR%u: %s --> %x\n", k, "IO", result);
-                       } else {
-                               result = result & PCI_MEM_MASK;
-                               e1000_debug("-->BAR%u: %s --> %x\n", k, "MEM", result);
-                       }
-                       if (k == 0) { // BAR0 denotes the IO Addr for the device
-                               if (result & PCI_BAR_IO_MASK) {
-                                       e1000_debug("-->IO PORT MODE\n");
-                                       panic("IO PORT MODE NOT SUPPORTED\n");
-                               } else {
-                                       e1000_debug("-->MMIO Mode, Base: %p\n", result);
-                                       // Deal with the MMIO base, mapping, and size.
-                                       e1000_handle_bar0(result);
-                               }                                               
-                       }
-               }
-       }
-       if (device_id)
-               return 0;
-       printk(" not found. No device configured.\n");
-       return -1;
-}
-
-/* E1000 Read Register 32bit
- * Read a 32 bit value from a register at the given offset in the 
- * E1000 MMIO range.
- *
- * This function has IOPORT support, but is not used.
- */
-uint32_t e1000_rr32(uint32_t offset) {
-
-       if (e1000_mmio_base_addr) {
-               return read_mmreg32(e1000_mmio_base_addr + offset);
-       } else {
-               return inl(e1000_io_base_addr + offset);
-       }
-}
-
-
-/* E1000 Write Register 32bit
- * Write a 32 bit value from a register at the given offset in the 
- * E1000 MMIO range.
- *
- * This function has IOPORT support, but is not used.
- */
-void e1000_wr32(uint32_t offset, uint32_t val) {
-
-       if (e1000_mmio_base_addr) {
-               write_mmreg32(e1000_mmio_base_addr + offset, val);
-       } else {
-               outl(e1000_io_base_addr + offset, val);
-       }
-}
-
-/* E1000 Read From EEPROM
- * Read a 16 bit value from the EEPROM at the given offset 
- * in the EEPROM.
- *
- * WARNING: USE CAREFULLY. THIS HAS A WHILE LOOP IN IT.
- * if MMIO is not configured correctly, this will lock the kernel.
- */
-uint16_t e1000_read_eeprom(uint32_t offset) {
-
-       uint16_t eeprom_data;
-       uint32_t eeprom_reg_val = e1000_rr32(E1000_EECD);
-
-       // Request access to the EEPROM, then wait for access
-       eeprom_reg_val = eeprom_reg_val | E1000_EECD_REQ;
-       e1000_wr32(E1000_EECD, eeprom_reg_val);
-        while((e1000_rr32(E1000_EECD) & E1000_EECD_GNT) == 0);
-
-       // We now have access, write what value we want to read, then wait for access
-       eeprom_reg_val = E1000_EERD_START | (offset << E1000_EERD_ADDR_SHIFT);
-       e1000_wr32(E1000_EERD, eeprom_reg_val);
-       while(((eeprom_reg_val = e1000_rr32(E1000_EERD)) & E1000_EERD_DONE) == 0);
-       eeprom_data = (eeprom_reg_val & E1000_EERD_DATA_MASK) >> E1000_EERD_DATA_SHIFT;
-       
-       // Read the value (finally)
-       eeprom_reg_val = e1000_rr32(E1000_EECD);
-
-       // Tell the EEPROM we are done.
-       e1000_wr32(E1000_EECD, eeprom_reg_val & ~E1000_EECD_REQ);
-
-       return eeprom_data;
-
-}
-
-// Discover and record the MAC address for this device.
-void e1000_setup_mac() {
-
-       uint16_t eeprom_data = 0;
-       uint32_t mmio_data = 0;
-
-       /* TODO: WARNING - EXTREMELY GHETTO */
-       e1000_debug("-->Setting up MAC addr\n");
-
-       // Quark: For ID0 type, we read from the EEPROm. Else we read from RAL/RAH.
-       if (device_id == INTEL_82540EM_ID) {
-
-               // This is ungodly slow. Like, person perceivable time slow.
-               for (int i = 0; i < 3; i++) {
-
-                       eeprom_data = e1000_read_eeprom(i);
-                       device_mac[2*i] = eeprom_data & 0x00FF;
-                       device_mac[2*i + 1] = (eeprom_data & 0xFF00) >> 8;
-
-               }
-
-       } else {
-               
-               // Get the data from RAL
-               mmio_data = e1000_rr32(E1000_RAL);
-
-               // Do the big magic rain dance
-               device_mac[0] = mmio_data & 0xFF;
-                       device_mac[1] = (mmio_data >> 8) & 0xFF;
-               device_mac[2] = (mmio_data >> 16) & 0xFF;
-               device_mac[3] = (mmio_data >> 24) & 0xFF;
-
-               // Get the rest of the MAC data from RAH.
-               mmio_data = e1000_rr32(E1000_RAH);
-               
-               // Continue magic dance.
-               device_mac[4] = mmio_data & 0xFF;
-               device_mac[5] = (mmio_data >> 8) & 0xFF;
-       }
-
-       // Check if we need to invert the higher order bits (some E1000's)
-       // Got this behavior from Barrelfish.
-       // It's worth noting that if MMIO is screwed up, this is generally
-       // the first warning sign.
-       mmio_data = e1000_rr32(E1000_STATUS);
-       if (mmio_data & E1000_STATUS_FUNC_MASK) {
-               printk("UNTESTED LANB FUNCTIONALITY! MAY BE BREAKING MAC\n");
-               device_mac[5] ^= 0x0100;
-       }       
-
-       // Program the device to use this mac (really only needed for ID0 type)
-       e1000_wr32(E1000_RAH, 0x00000); // Set MAC invalid
-       e1000_wr32(E1000_RAL, *(uint32_t*)device_mac);
-       e1000_wr32(E1000_RAH, *(uint16_t*)(device_mac + 4) | 0x80000000);
-       
-       // Now make sure it read back out.
-       // This is done to make sure everything is working correctly with the NIC
-       mmio_data = e1000_rr32(E1000_RAL);
-       device_mac[0] = mmio_data & 0xFF;
-       device_mac[1] = (mmio_data >> 8) & 0xFF;
-       device_mac[2] = (mmio_data >> 16) & 0xFF;
-       device_mac[3] = (mmio_data >> 24) & 0xFF;
-       mmio_data = e1000_rr32(E1000_RAH);
-       device_mac[4] = mmio_data & 0xFF;
-       device_mac[5] = (mmio_data >> 8) & 0xFF;
-
-       // Clear the MAC's from all the other filters
-       // Must clear high to low.
-       // TODO: Get the right number of filters. Not sure how.
-       //       however they SHOULD all default to all 0's, so
-       //       this shouldnt be needed.
-       for (int i = 1; i < 16; i++) {
-               e1000_wr32(E1000_RAH + 8 * i, 0x0);
-               e1000_wr32(E1000_RAL + 8 * i, 0x0);
-       }
-
-
-       // Clear MTA Table
-       // TODO: Get the right number of filters. See above.
-       for (int i = 0; i < 0x7F; i++) {
-               e1000_wr32(E1000_MTA + 4 * i, 0x0);
-       }
-
-       e1000_debug("-->DEVICE MAC: %02x:%02x:%02x:%02x:%02x:%02x\n",
-                   0xFF & device_mac[0], 0xFF & device_mac[1],
-                   0xFF & device_mac[2], 0xFF & device_mac[3],
-                   0xFF & device_mac[4], 0xFF & device_mac[5]);
-       return;
-}
-
-// Allocate and configure all the transmit and receive descriptors.
-void e1000_setup_descriptors() {
-
-       e1000_debug("-->Setting up tx/rx descriptors.\n");
-
-       // Allocate room for the buffers. 
-       // Must be 16 byte aligned
-
-       // How many pages do we need?
-  uint32_t num_rx_pages = ROUNDUP(NUM_RX_DESCRIPTORS * sizeof(struct e1000_rx_desc), PGSIZE) / PGSIZE;
-  uint32_t num_tx_pages = ROUNDUP(NUM_TX_DESCRIPTORS * sizeof(struct e1000_tx_desc), PGSIZE) / PGSIZE;
-       
-       // Get the pages
-       rx_des_kva = get_cont_pages(LOG2_UP(num_rx_pages), 0);
-       tx_des_kva = get_cont_pages(LOG2_UP(num_tx_pages), 0);
-
-       // +1 point for checking malloc result
-       if (rx_des_kva == NULL) panic("Can't allocate page for RX Ring");
-       if (tx_des_kva == NULL) panic("Can't allocate page for TX Ring");
-       
-       // Get the phys addr
-       rx_des_pa = PADDR(rx_des_kva);
-       tx_des_pa = PADDR(tx_des_kva);
-       
-       // Configure each descriptor.
-       for (int i = 0; i < NUM_RX_DESCRIPTORS; i++) 
-               e1000_set_rx_descriptor(i, TRUE); // True == Allocate memory for the descriptor
-               
-       for (int i = 0; i < NUM_TX_DESCRIPTORS; i++) 
-               e1000_set_tx_descriptor(i);
-
-       return;
-}
-
-// Configure a specific RX descriptor.
-// Serves as a reset, too (with reset_buffer set to FALSE).
-void e1000_set_rx_descriptor(uint32_t des_num, uint8_t reset_buffer) {
-       
-       //memset(&rx_des_kva[des_num], 0x00, sizeof(struct e1000_rx_desc));
-       rx_des_kva[des_num].length = 0;
-       rx_des_kva[des_num].csum = 0;
-       rx_des_kva[des_num].status = 0;
-       rx_des_kva[des_num].errors = 0;
-       rx_des_kva[des_num].special = 0;
-       
-       // Check if we are allocating a buffer.
-       // Note: setting this to TRUE not at boot time results in a memory leak.
-       if (reset_buffer) {
-               
-               // Alloc a buffer
-               char *rx_buffer = kmalloc(E1000_RX_MAX_BUFFER_SIZE, 0);
-               if (rx_buffer == NULL) panic ("Can't allocate page for RX Buffer");
-               
-               // Set the buffer addr
-               rx_des_kva[des_num].buffer_addr = PADDR(rx_buffer);
-       }
-
-       return;
-}
-
-// Configure a specific TX descriptor.
-// Calling not at boot results in a memory leak.
-void e1000_set_tx_descriptor(uint32_t des_num) {
-       
-       // Clear the bits.
-       memset(&tx_des_kva[des_num], 0x00, sizeof(struct e1000_tx_desc));
-       
-       // Alloc space for the buffer
-       char *tx_buffer = kmalloc(E1000_TX_MAX_BUFFER_SIZE, 0);
-       if (tx_buffer == NULL) panic ("Can't allocate page for TX Buffer");
-
-       // Set it.
-       tx_des_kva[des_num].buffer_addr = PADDR(tx_buffer);
-       return;
-}
-
-/* Actually configure the device.
- * This goes through the painstaking process of actually configuring the device
- * and preparing it for use. After this function, the device is turned on
- * in a good and functioning state (except interrupts are off).
- *
- * I give a brief description of what each bit of code does, but
- * the details of the bits are in most cases from the spec sheet
- * and exact details are a bit obfuscated. 
- *
- * This startup sequence is taken with love from BarrelFish.
- * <3 the multikernel.
- */
-void e1000_configure() {
-       
-       uint32_t data;
-
-       e1000_debug("-->Configuring Device.\n");
-       
-       // Clear Interrupts
-       e1000_wr32(E1000_IMC, E1000_IMC_ALL);
-       E1000_WRITE_FLUSH();
-
-       // Disable receiver and transmitter
-       e1000_wr32(E1000_RCTL, 0x00);
-       e1000_wr32(E1000_TCTL, 0x00);
-
-       // Reset the device
-       e1000_reset();  
-
-       // Clear interrupts
-       e1000_wr32(E1000_IMC, E1000_IMC_ALL);
-
-       // Fix PHY_RESET
-       data = e1000_rr32(E1000_CTRL);
-       data = data & ~E1000_CTRL_PHY_RST;
-       e1000_wr32(E1000_CTRL, data);
-       data = e1000_rr32(E1000_STATUS);
-       data = data & ~E1000_STATUS_MTXCKOK; // XXX: Against spec
-       e1000_wr32(E1000_STATUS, data);
-
-       // Link MAC and PHY
-       data = e1000_rr32(E1000_CTRL);
-       data = data & E1000_CTRL_SLU;
-       e1000_wr32(E1000_CTRL, data);
-
-       // Set PHY mode
-       data = e1000_rr32(E1000_CTRL_EXT);
-       data = (data & ~E1000_CTRL_EXT_LINK_MODE_MASK) | E1000_CTRL_EXT_LINK_MODE_GMII;
-       e1000_wr32(E1000_CTRL_EXT, data);
-
-       // Set full-duplex
-       data = e1000_rr32(E1000_CTRL);
-       data = data & E1000_CTRL_FD;
-       e1000_wr32(E1000_CTRL, data);
-
-       // Set CTRL speed (from STATUS speed)
-       {
-               data = e1000_rr32(E1000_CTRL);
-               uint32_t status = e1000_rr32(E1000_STATUS);
-               status = (status & E1000_STATUS_SPEED_MASK) >> 6;
-               data = (data & ~E1000_CTRL_SPD_SEL) | (status << 8);
-               e1000_wr32(E1000_CTRL, data);
-       }
-
-       // Turn off flow control
-       e1000_wr32(E1000_FCAL, 0x00);
-       e1000_wr32(E1000_FCAH, 0x00);
-       e1000_wr32(E1000_FCT,  0x00);
-
-       // Setup MAC address
-       e1000_setup_mac();      
-
-        // Set RX Ring
-        e1000_wr32(E1000_RDBAL, rx_des_pa);
-        e1000_wr32(E1000_RDBAH, 0x00);
-
-        // Set RX Ring Size
-        // Size in bytes.
-        e1000_wr32(E1000_RDLEN, (NUM_RX_DESCRIPTORS / 8) << 7);
-       
-       // Disablie the split and replication control queue 
-       e1000_wr32(E1000_SRRCTRL, 0x00);
-
-       // Set head and tail pointers.
-        e1000_wr32(E1000_RDH, 0x00);
-        e1000_wr32(E1000_RDT, 0x00);
-
-        // Receive descriptor control
-       e1000_wr32(E1000_RXDCTL, E1000_RXDCTL_ENABLE | E1000_RXDCTL_WBT | E1000_RXDCTL_MAGIC);
-
-       // Disable packet splitting.
-        data = e1000_rr32(E1000_RFCTL);
-        data = data & ~E1000_RFCTL_EXTEN;
-        e1000_wr32(E1000_RFCTL, data);
-
-       // Enable packet reception
-       data = e1000_rr32(E1000_RCTL);
-       data = data | E1000_RCTL_EN | E1000_RCTL_BAM;
-       e1000_wr32(E1000_RCTL, data);
-
-       // Bump the tail pointer. This MUST be done at this point 
-       // _AFTER_ packet receiption is enabled. See 85276 spec sheet.
-        e1000_wr32(E1000_RDT, NUM_RX_DESCRIPTORS - 1);
-
-       // Set TX Ring
-       e1000_wr32(E1000_TDBAL, tx_des_pa);
-       e1000_wr32(E1000_TDBAH, 0x00);
-
-       // Set TX Des Size.
-       // This is the number of 8 descriptor sets, it starts at the 7th bit.
-       e1000_wr32(E1000_TDLEN, ((NUM_TX_DESCRIPTORS / 8) << 7));
-
-        // Transmit inter packet gap register
-        // XXX: Recomended magic. See 13.4.34
-        e1000_wr32(E1000_TIPG, 0x00702008);
-
-       // Set head and tail pointers.
-       e1000_wr32(E1000_TDH, 0x00);
-       e1000_wr32(E1000_TDT, 0x00);
-
-        // Tansmit desc control
-        e1000_wr32(E1000_TXDCTL, E1000_TXDCTL_MAGIC | E1000_TXDCTL_ENABLE);
-
-       // Enable transmit
-       // Enable + pad short packets + Back off time + Collision thresh
-       // The 0x0F000 is the back off time, and 0x0010 is the collision thresh.
-       e1000_wr32(E1000_TCTL, E1000_TCTL_EN | E1000_TCTL_PSP | 0x0F010);
-
-       return;
-}
-
-// Reset the device.
-void e1000_reset() {
-       e1000_debug("-->Resetting device..... ");
-
-       e1000_wr32(E1000_CTRL, e1000_rr32(E1000_CTRL) | E1000_CTRL_RST);
-
-       e1000_debug(" done.\n");
-
-       return;
-}
-
-void e1000_irq_enable() {
-       printk("e1000 enabled\n");
-       e1000_wr32(E1000_IMS, IMS_ENABLE_MASK);
-       E1000_WRITE_FLUSH();
-}
-
-// Configure and enable interrupts
-void e1000_setup_interrupts() {
-       
-       extern handler_t interrupt_handlers[];
-       
-       e1000_debug("-->Setting interrupts.\n");
-       
-       // Set throttle register
-       e1000_wr32(E1000_ITR, 0x0000);
-       
-       // Clear interrupts
-       e1000_wr32(E1000_IMS, 0xFFFFFFFF);
-       e1000_wr32(E1000_IMC, E1000_IMC_ALL);
-       
-       // Set interrupts
-       e1000_irq_enable();
-
-       // Kernel based interrupt stuff
-       register_interrupt_handler(interrupt_handlers, KERNEL_IRQ_OFFSET + e1000_irq, e1000_interrupt_handler, 0);
-
-       // Enable irqs for the e1000
-       // TODO: figure out where the interrupts are actually going..
-#ifdef CONFIG_ENABLE_MPTABLES
-       /* TODO: this should be for any IOAPIC EOI, not just MPTABLES */
-       ioapic_route_irq(e1000_irq, E1000_IRQ_CPU);     
-       printk("ioapic rout\n");
-
-#else 
-       // This will route the interrupts automatically to CORE 0
-       // Call send_kernel_message if you want to route them somewhere else
-       pic_unmask_irq(e1000_irq);
-       unmask_lapic_lvt(LAPIC_LVT_LINT0);
-       enable_irq();
-       printk("picroute\n");
-#endif
-
-       return;
-}
-
-// Code that is executed when an interrupt comes in on IRQ e1000_irq
-void e1000_interrupt_handler(struct hw_trapframe *hw_tf, void *data)
-{
-       e1000_interrupt_debug("\nNic interrupt on core %u!\n", lapic_get_id());
-
-       // Read the offending interrupt(s)
-       // Note: Reading clears the interrupts
-       uint32_t icr = e1000_rr32(E1000_ICR);
-
-       
-       /* Interrupt did not come from our card.., handle one interrupt per isr */
-       if (!icr) return; 
-       /* disable interrupts, this may not be necessary as AUTOMASK of interrupts
-        * is enabled on some cards
-        * but we do it anyways to be safe..
-        */
-       e1000_wr32(E1000_IMC, ~0);
-       E1000_WRITE_FLUSH();
-
-       //printk("Interrupt status: %x\n", icr);
-
-       if ((icr & E1000_ICR_INT_ASSERTED) && (icr & E1000_ICR_RXT0)){
-               e1000_interrupt_debug("---->Packet Received\n");
-#ifdef CONFIG_SOCKET
-//#if 0
-               e1000_clean_rx_irq();
-               // e1000_recv_pbuf(); // really it is now performing the function of rx_clean
-#else
-               e1000_handle_rx_packet();
-#endif
-       }       
-       e1000_irq_enable();
-}
-
-void process_pbuf(uint32_t srcid, long a0, long a1, long a2)
-{
-       if (srcid != core_id())
-               warn("pbuf came from a different core\n");
-       /* assume it is an ip packet */
-       struct pbuf* pb = (struct pbuf*) a0;
-       //printk("processing pbuf \n");
-       /*TODO: check checksum and drop */
-       /*check packet type*/
-       struct ethernet_hdr *ethhdr = (struct ethernet_hdr *) pb->payload;
-       //printk("start of eth %p \n", pb->payload);
-       //print_pbuf(pb);
-       if (memcmp(ethhdr->dst_mac, device_mac, 6)){
-               e1000_debug("mac address do not match, pbuf freed \n");
-               pbuf_free(pb);
-       }
-       switch(htons(ethhdr->eth_type)){
-               case ETHTYPE_IP:
-                       if (!pbuf_header(pb, -(ETH_HDR_SZ)))
-                               ip_input(pb);
-                       else
-                               warn("moving ethernet header in pbuf failed..\n");
-                       break;
-               case ETHTYPE_ARP:
-                       break;
-               default:
-                       //warn("packet type unknown");
-                       pbuf_free(pb);
-       }
-}
-
-static void schedule_pb(struct pbuf* pb) {
-       /* routine kernel message is kind of heavy weight, because it records src/dst etc */
-       /* TODO: consider a core-local chain of pbufs */
-       // using core 3 for network stuff..XXX
-       send_kernel_message(3, (amr_t) process_pbuf, (long)pb, 0, 0, KMSG_ROUTINE);
-       // send_kernel_message(core_id(), (amr_t) process_pbuf, (long)pb, 0, 0, KMSG_ROUTINE);
-       return;
-}
-// Check to see if a packet arrived, and process the packet.
-void e1000_handle_rx_packet() {
-       
-       uint16_t packet_size;
-       uint32_t status;
-       // find rx descriptor head
-       uint32_t head = e1000_rr32(E1000_RDH);
-
-       //printk("Current head is: %x\n", e1000_rr32(E1000_RDH));
-       //printk("Current tail is: %x\n", e1000_rr32(E1000_RDT));
-       
-       // If the HEAD is where we last processed, no new packets.
-       if (head == e1000_rx_index) {
-               e1000_frame_debug("-->Nothing to process. Returning.");
-               return;
-       }
-       
-       // Set our current descriptor to where we last left off.
-       uint32_t rx_des_loop_cur = e1000_rx_index;
-       uint32_t frame_size = 0;
-       uint32_t fragment_size = 0;
-       uint32_t num_frags = 0;
-       
-       // Grab a buffer for this packet.
-       char *rx_buffer = kmalloc(MAX_FRAME_SIZE, 0);
-       if (rx_buffer == NULL) panic ("Can't allocate page for incoming packet.");
-       
-       
-       do {
-               // Get the descriptor status
-               status = rx_des_kva[rx_des_loop_cur].status;
-
-               // If the status is 0x00, it means we are somehow trying to process 
-               //  a packet that hasnt been written by the NIC yet.
-               if (status == 0x0) {
-                       warn("ERROR: E1000: Packet owned by hardware has 0 status value\n");
-                       /* It's possible we are processing a packet that is a fragment
-                        * before the entire packet arrives.  The code currently assumes
-                        * that all of the packets fragments are there, so it assumes the
-                        * next one is ready.  We'll spin until it shows up...  This could
-                        * deadlock, and sucks in general, but will help us diagnose the
-                        * driver's issues.  TODO: determine root cause and fix this shit.*/
-                       while(rx_des_kva[rx_des_loop_cur].status == 0x0)
-                               cpu_relax();
-                       status = rx_des_kva[rx_des_loop_cur].status;
-               }
-       
-               // See how big this fragment? is.
-               fragment_size = rx_des_kva[rx_des_loop_cur].length;
-               
-               // If we've looped through the entire ring and not found a terminating packet, bad nic state.
-               // Panic or clear all descriptors? This is a nic hardware error. 
-               if (num_frags && (rx_des_loop_cur == head)) {
-                       e1000_frame_debug("-->ERR: No ending segment found in RX buffer.\n");
-                       panic("RX Descriptor Ring out of sync.");
-               }
-               
-               // Denote that we have at least 1 fragment.
-               num_frags++;
-               
-               // Make sure ownership is correct. Packet owned by the NIC (ready for kernel reading)
-               //  is denoted by a 1. Packet owned by the kernel (ready for NIC use) is denoted by 0.
-               if ((status & E1000_RXD_STAT_DD) == 0x0) {
-                       e1000_frame_debug("-->ERR: Current RX descriptor not owned by software. Panic!");
-                       panic("RX Descriptor Ring OWN out of sync");
-               }
-               
-               // Deal with packets too large
-               if ((frame_size + fragment_size) > MAX_FRAME_SIZE) {
-                       e1000_frame_debug("-->ERR: Nic sent %u byte packet. Max is %u\n", frame_size, MAX_FRAME_SIZE);
-                       panic("NIC Sent packets larger than configured.");
-               }
-               
-               // Move the fragment data into the buffer
-               memcpy(rx_buffer + frame_size, KADDR(rx_des_kva[rx_des_loop_cur].buffer_addr), fragment_size);
-               
-               // Reset the descriptor. Reuse current buffer (False means don't realloc).
-               e1000_set_rx_descriptor(rx_des_loop_cur, FALSE);
-               
-               // Note: We mask out fragment sizes at 0x3FFFF. There can be at most 2048 of them.
-               // This can not overflow the uint32_t we allocated for frame size, so
-               // we dont need to worry about mallocing too little then overflowing when we read.
-               frame_size = frame_size + fragment_size;
-               
-               // Advance to the next descriptor
-               rx_des_loop_cur = (rx_des_loop_cur + 1) % NUM_RX_DESCRIPTORS;
-
-       } while ((status & E1000_RXD_STAT_EOP) == 0); // Check to see if we are at the final fragment
-
-
-#ifdef CONFIG_APPSERVER
-       // Treat as a syscall frontend response packet if eth_type says so
-       // Will eventually go away, so not too worried about elegance here...
-       uint16_t eth_type = htons(*(uint16_t*)(rx_buffer + 12));
-       if(eth_type == APPSERVER_ETH_TYPE) {
-               handle_appserver_packet(rx_buffer, frame_size);
-               kfree(rx_buffer);
-
-               // Advance the tail pointer                             
-               e1000_rx_index = rx_des_loop_cur;
-               e1000_wr32(E1000_RDT, e1000_rx_index);
-               return;
-       }
-#endif
-
-#ifdef CONFIG_ETH_AUDIO
-       /* TODO: move this, and all packet processing, out of this driver (including
-        * the ghetto buffer).  Note we don't handle IP fragment reassembly (though
-        * this isn't an issue for the eth_audio). */
-       struct ethaud_udp_packet *packet = (struct ethaud_udp_packet*)rx_buffer;
-       uint8_t protocol = packet->ip_hdr.protocol;
-       uint16_t udp_port = ntohs(packet->udp_hdr.dst_port);
-       if (protocol == IPPROTO_UDP && udp_port == ETH_AUDIO_RCV_PORT) {
-               eth_audio_newpacket(packet);
-               // Advance the tail pointer                             
-               e1000_rx_index = rx_des_loop_cur;
-               e1000_wr32(E1000_RDT, e1000_rx_index);
-               return;
-       }
-#endif /* CONFIG_ETH_AUDIO */
-
-       // Paul:Mildly hacky stuff for LWIP
-       // TODO: Why was this necessary for LWIP?
-       spin_lock(&packet_buffers_lock);
-
-       if (num_packet_buffers >= MAX_PACKET_BUFFERS) {
-               printd("WARNING: DROPPING PACKET!\n");
-               spin_unlock(&packet_buffers_lock);
-               kfree(rx_buffer);
-       
-               // Advance the tail pointer                             
-               e1000_rx_index = rx_des_loop_cur;
-        e1000_wr32(E1000_RDT, (e1000_rx_index -1) % NUM_RX_DESCRIPTORS);
-               return;
-       }
-
-       packet_buffers[packet_buffers_tail] = rx_buffer;
-       packet_buffers_sizes[packet_buffers_tail] = frame_size;
-               
-       packet_buffers_tail = (packet_buffers_tail + 1) % MAX_PACKET_BUFFERS;
-       num_packet_buffers++;
-
-       spin_unlock(&packet_buffers_lock);
-       // End mildy hacky stuff for LWIP
-
-       //Log where we should start reading from next time we trap                              
-       e1000_rx_index = rx_des_loop_cur;
-       
-       // Bump the tail pointer. It should be 1 behind where we start reading from.
-       e1000_wr32(E1000_RDT, (e1000_rx_index -1) % NUM_RX_DESCRIPTORS);
-       dumppacket((unsigned char *)rx_buffer, frame_size);
-                               
-       // Chew on the frame data. Command bits should be the same for all frags.
-       //e1000_process_frame(rx_buffer, frame_size, current_command);
-       
-       return;
-}
-
-static void e1000_clean_rx_irq() {
-       // e1000_rx_index is the last one that we have processed
-       uint32_t i= e1000_rx_index;
-       // E1000 RDH is the last descriptor written by the hardware
-       uint32_t head = e1000_rr32(E1000_RDH);
-       uint32_t length = 0;
-       struct e1000_rx_desc *rx_desc =  &(E1000_RX_DESC(i));
-
-       // what happens when i go around the ring? 
-       while (rx_desc->status & E1000_RXD_STAT_DD){
-               struct pbuf* pb;
-               uint8_t status;
-               rx_desc = &rx_des_kva[i];
-               // buffer_info = &rx_des_kva[i];
-               status = rx_desc->status;
-               pb = pbuf_alloc(PBUF_RAW, 0 , PBUF_MTU);
-#if ETH_PAD_SIZE
-               pbuf_header(pb, -ETH_PAD_SIZE); /* drop the padding word */
-#endif
-               // fragment size
-               length = le16_to_cpu(rx_desc->length);
-
-               length -= 4;
-
-               memcpy(pb->payload, KADDR(E1000_RX_DESC(i).buffer_addr), length);
-               // skb_put(skb, length);
-               pb->len = length;
-               pb->tot_len = length;
-               schedule_pb(pb);
-               // do all the error handling 
-next_desc:
-               // this replaces e1000_set_rx_descriptor
-               rx_desc->status = 0;
-               if (++i == NUM_RX_DESCRIPTORS) i = 0;
-               rx_desc = &(E1000_RX_DESC(i)); 
-       }
-       //setting e1000_RDH?
-               printk ("cleaned index %d to %d \n", e1000_rx_index, i-1);
-               e1000_rx_index = i;
-}
-
-struct pbuf* e1000_recv_pbuf(void) {
-       uint16_t packet_size;
-       uint32_t status;
-       // recv head
-       uint32_t head = e1000_rr32(E1000_RDH);
-
-       printk("Current head is: %x\n", e1000_rr32(E1000_RDH));
-       printk("Current tail is: %x\n", e1000_rr32(E1000_RDT));
-       // e1000_rx_index = cleaned
-       // If the HEAD is where we last processed, no new packets.
-       if (head == e1000_rx_index) {
-               e1000_frame_debug("-->Nothing to process. Returning.");
-               return NULL;
-       }
-       // Set our current descriptor to where we last left off.
-       uint32_t rx_des_loop_cur = e1000_rx_index;
-       uint32_t frame_size = 0;
-       uint32_t fragment_size = 0;
-       uint32_t num_frags = 0;
-
-       uint32_t top_fragment = rx_des_loop_cur; 
-       struct pbuf* pb = pbuf_alloc(PBUF_RAW, 0, PBUF_MTU);
-       if (!pb){
-               warn("pbuf allocation failed, packet dropped\n");
-               return NULL;
-       }
-
-       uint32_t copied = 0;
-#if ETH_PAD_SIZE
-       pbuf_header(pb, -ETH_PAD_SIZE); /* drop the padding word */
-#endif
-       // pblen is way too big? it is not an indication of the size but the allocation
-       printk("pb loc %p , pb len %d \n", pb, pb->len);
-       void* rx_buffer = pb->payload;
-
-       /* The following loop generates 1 and only 1 pbuf out of 1(likely) 
-        * or more fragments. 
-        * TODO: convert this loop to clean rx irq style which is capable of 
-        * handling multiple packet / pbuf receptions
-        */
-
-       do {
-               // Get the descriptor status
-               status = rx_des_kva[rx_des_loop_cur].status;
-
-               // If the status is 0x00, it means we are somehow trying to process 
-               // a packet that hasnt been written by the NIC yet.
-               if (status & E1000_RXD_STAT_DD) {
-                       warn("ERROR: E1000: Packet owned by hardware has 0 status value\n");
-                       /* It's possible we are processing a packet that is a fragment
-                        * before the entire packet arrives.  The code currently assumes
-                        * that all of the packets fragments are there, so it assumes the
-                        * next one is ready.  We'll spin until it shows up...  This could
-                        * deadlock, and sucks in general, but will help us diagnose the
-                        * driver's issues.  TODO: determine root cause and fix this shit.*/
-                       while(rx_des_kva[rx_des_loop_cur].status == 0x0)
-                               cpu_relax();
-                       status = rx_des_kva[rx_des_loop_cur].status;
-               }
-               printk ("got out of the dead loop \n");
-       
-               // See how big this fragment is.
-               fragment_size = rx_des_kva[rx_des_loop_cur].length;
-               printk("fragment size %d\n",fragment_size);
-               
-               // If we've looped through the entire ring and not found a terminating packet, bad nic state.
-               // Panic or clear all descriptors? This is a nic hardware error. 
-               if (num_frags && (rx_des_loop_cur == head)) {
-                       e1000_frame_debug("-->ERR: No ending segment found in RX buffer.\n");
-                       panic("RX Descriptor Ring out of sync.");
-               }
-               // Denote that we have at least 1 fragment.
-               num_frags++;
-               if (num_frags > 1) warn ("we have fragments in the network \n");
-               // Make sure ownership is correct. Packet owned by the NIC (ready for kernel reading)
-               // is denoted by a 1. Packet owned by the kernel (ready for NIC use) is denoted by 0.
-               if ((status & E1000_RXD_STAT_DD) == 0x0) {
-                       e1000_frame_debug("-->ERR: Current RX descriptor not owned by software. Panic!");
-                       warn("RX Descriptor Ring OWN out of sync");
-               }
-               
-               // Deal with packets too large
-               if ((frame_size + fragment_size) > MAX_FRAME_SIZE) {
-                       e1000_frame_debug("-->ERR: Nic sent %u byte packet. Max is %u\n", frame_size, MAX_FRAME_SIZE);
-                       warn("NIC Sent packets larger than configured.");
-               }
-               
-               memcpy(rx_buffer, KADDR(rx_des_kva[rx_des_loop_cur].buffer_addr), fragment_size);
-               copied += fragment_size;
-               printk("fragment size %d \n", fragment_size);
-               rx_buffer += fragment_size;
-               
-
-               // Copy into pbuf allocated for this     
-               // TODO: reuse the pbuf later
-               // TODO:real driver uses a pbuf allocated (MTU sized) per descriptor and recycles that
-               // TODO:real driver also does not handle fragments.. simply drops them
-
-               // Reset the descriptor. Reuse current buffer (False means don't realloc).
-               e1000_set_rx_descriptor(rx_des_loop_cur, FALSE);
-               
-               // Note: We mask out fragment sizes at 0x3FFFF. There can be at most 2048 of them.
-               // This can not overflow the uint32_t we allocated for frame size, so
-               // we dont need to worry about mallocing too little then overflowing when we read.
-               frame_size = frame_size + fragment_size;
-               
-               /*Advance to the next descriptor*/
-               rx_des_loop_cur = (rx_des_loop_cur + 1) % NUM_RX_DESCRIPTORS;
-
-       } while ((status & E1000_RXD_STAT_EOP) == 0); // Check to see if we are at the final fragment
-
-       // rx_des_loop_cur has gone past the top_fragment
-       // printk("Copied %d bytes of data \n", copied);
-       // ethernet crc performed in hardware
-       copied -= 4;
-
-       pb->len = copied;
-       pb->tot_len = copied;
-       schedule_pb(pb);
-       return pb;
-}
-
-#if 0
-
-int e1000_clean_rx(){
-       struct net_device *netdev = adapter->netdev;
-       struct pci_dev *pdev = adapter->pdev;
-       struct e1000_rx_desc *rx_desc, *next_rxd;
-       struct e1000_buffer *buffer_info, *next_buffer;
-       unsigned long flags;
-       uint32_t length;
-       uint8_t last_byte;
-       unsigned int i;
-       int cleaned_count = 0;
-       boolean_t cleaned = FALSE;
-       unsigned int total_rx_bytes=0, total_rx_packets=0;
-
-       i = rx_ring->next_to_clean;
-       // rx_desc is the same as rx_des_kva[rx_des_loop_cur]
-       rx_desc = E1000_RX_DESC(*rx_ring, i);
-       buffer_info = &rx_ring->buffer_info[i];
-
-       while (rx_desc->status & E1000_RXD_STAT_DD) {
-               struct sk_buff *skb;
-               u8 status;
-
-#ifdef CONFIG_E1000_NAPI
-               if (*work_done >= work_to_do)
-                       break;
-               (*work_done)++;
-#endif
-               status = rx_desc->status;
-               skb = buffer_info->skb;
-               buffer_info->skb = NULL;
-
-               prefetch(skb->data - NET_IP_ALIGN);
-
-               if (++i == rx_ring->count) i = 0;
-               next_rxd = E1000_RX_DESC(*rx_ring, i);
-               prefetch(next_rxd);
-
-               next_buffer = &rx_ring->buffer_info[i];
-
-               cleaned = TRUE;
-               cleaned_count++;
-               pci_unmap_single(pdev,
-                                buffer_info->dma,
-                                buffer_info->length,
-                                PCI_DMA_FROMDEVICE);
-
-               length = le16_to_cpu(rx_desc->length);
-
-               if (unlikely(!(status & E1000_RXD_STAT_EOP))) {
-                       /* All receives must fit into a single buffer */
-                       E1000_DBG("%s: Receive packet consumed multiple"
-                                 " buffers\n", netdev->name);
-                       /* recycle */
-                       buffer_info->skb = skb;
-                       goto next_desc;
-               }
-
-               if (unlikely(rx_desc->errors & E1000_RXD_ERR_FRAME_ERR_MASK)) {
-                       last_byte = *(skb->data + length - 1);
-                       if (TBI_ACCEPT(&adapter->hw, status,
-                                     rx_desc->errors, length, last_byte)) {
-                               spin_lock_irqsave(&adapter->stats_lock, flags);
-                               e1000_tbi_adjust_stats(&adapter->hw,
-                                                      &adapter->stats,
-                                                      length, skb->data);
-                               spin_unlock_irqrestore(&adapter->stats_lock,
-                                                      flags);
-                               length--;
-                       } else {
-                               /* recycle */
-                               buffer_info->skb = skb;
-                               goto next_desc;
-                       }
-               }
-
-               /* adjust length to remove Ethernet CRC, this must be
-                * done after the TBI_ACCEPT workaround above */
-               length -= 4;
-
-               /* probably a little skewed due to removing CRC */
-               total_rx_bytes += length;
-               total_rx_packets++;
-
-               /* code added for copybreak, this should improve
-                * performance for small packets with large amounts
-                * of reassembly being done in the stack */
-               if (length < copybreak) {
-                       struct sk_buff *new_skb =
-                           netdev_alloc_skb(netdev, length + NET_IP_ALIGN);
-                       if (new_skb) {
-                               skb_reserve(new_skb, NET_IP_ALIGN);
-                               memcpy(new_skb->data - NET_IP_ALIGN,
-                                      skb->data - NET_IP_ALIGN,
-                                      length + NET_IP_ALIGN);
-                               /* save the skb in buffer_info as good */
-                               buffer_info->skb = skb;
-                               skb = new_skb;
-                       }
-                       /* else just continue with the old one */
-               }
-               /* end copybreak code */
-               skb_put(skb, length);
-
-               /* Receive Checksum Offload */
-               e1000_rx_checksum(adapter,
-                                 (uint32_t)(status) |
-                                 ((uint32_t)(rx_desc->errors) << 24),
-                                 le16_to_cpu(rx_desc->csum), skb);
-
-               skb->protocol = eth_type_trans(skb, netdev);
-#ifdef CONFIG_E1000_NAPI
-               if (unlikely(adapter->vlgrp &&
-                           (status & E1000_RXD_STAT_VP))) {
-                       vlan_hwaccel_receive_skb(skb, adapter->vlgrp,
-                                                le16_to_cpu(rx_desc->special) &
-                                                E1000_RXD_SPC_VLAN_MASK);
-               } else {
-                       netif_receive_skb(skb);
-               }
-#else /* CONFIG_E1000_NAPI */
-               if (unlikely(adapter->vlgrp &&
-                           (status & E1000_RXD_STAT_VP))) {
-                       vlan_hwaccel_rx(skb, adapter->vlgrp,
-                                       le16_to_cpu(rx_desc->special) &
-                                       E1000_RXD_SPC_VLAN_MASK);
-               } else {
-                       netif_rx(skb);
-               }
-#endif /* CONFIG_E1000_NAPI */
-               netdev->last_rx = jiffies;
-
-next_desc:
-               rx_desc->status = 0;
-
-               /* return some buffers to hardware, one at a time is too slow */
-               if (unlikely(cleaned_count >= E1000_RX_BUFFER_WRITE)) {
-                       adapter->alloc_rx_buf(adapter, rx_ring, cleaned_count);
-                       cleaned_count = 0;
-               }
-
-               /* use prefetched values */
-               rx_desc = next_rxd;
-               buffer_info = next_buffer;
-       }
-       rx_ring->next_to_clean = i;
-
-       cleaned_count = E1000_DESC_UNUSED(rx_ring);
-       if (cleaned_count)
-               adapter->alloc_rx_buf(adapter, rx_ring, cleaned_count);
-
-       adapter->total_rx_packets += total_rx_packets;
-       adapter->total_rx_bytes += total_rx_bytes;
-       return cleaned;
-}
-}
-
-#endif
-
-int e1000_send_pbuf(struct pbuf *p) {
-       int len = p->tot_len;
-       // print_pbuf(p);
-       if (p == NULL) 
-               return -1;
-       if (len == 0)
-               return 0;
-       
-       // Find where we want to write
-       uint32_t head = e1000_rr32(E1000_TDH);
-
-       
-       // Fail if we are out of space
-       if (((e1000_tx_index + 1) % NUM_TX_DESCRIPTORS) == head) {
-               e1000_frame_debug("-->TX Ring Buffer Full!\n");
-               return -1;
-       }
-       
-       // Fail if we are too large
-       if (len > MAX_FRAME_SIZE) {
-               e1000_frame_debug("-->Frame Too Large!\n");
-               return -1;
-       }
-       
-       // Move the data
-       int cplen = pbuf_copy_out(p, KADDR(tx_des_kva[e1000_tx_index].buffer_addr), len, 0);
-
-       for(int i = 0; i< cplen; i++){
-               printd("%x", ((uint8_t*)KADDR(tx_des_kva[e1000_tx_index].buffer_addr))[i]);
-       }
-       // Set the length
-       tx_des_kva[e1000_tx_index].lower.flags.length = len;
-       
-       // Magic that means send 1 fragment and report.
-       tx_des_kva[e1000_tx_index].lower.flags.cmd = 0x0B;
-
-       // Track our location
-       e1000_tx_index = (e1000_tx_index + 1) % NUM_TX_DESCRIPTORS;
-       
-       // Bump the tail.
-       e1000_wr32(E1000_TDT, e1000_tx_index);
-
-       e1000_frame_debug("-->Sent packet.\n");
-       
-       return len;
-}
-// Main routine to send a frame. Just sends it and goes.
-// Card supports sending across multiple fragments, we don't.
-// Would we want to write a function that takes a larger packet and generates fragments?
-// This seems like the stacks responsibility. Leave this for now. may in future
-// Remove the max size cap and generate multiple packets.
-int e1000_send_frame(const char *data, size_t len) {
-
-       if (data == NULL)
-               return -1;
-       if (len == 0)
-               return 0;
-
-       // Find where we want to write
-       uint32_t head = e1000_rr32(E1000_TDH);
-
-       
-       // Fail if we are out of space
-       if (((e1000_tx_index + 1) % NUM_TX_DESCRIPTORS) == head) {
-               e1000_frame_debug("-->TX Ring Buffer Full!\n");
-               return -1;
-       }
-       
-       // Fail if we are too large
-       if (len > MAX_FRAME_SIZE) {
-               e1000_frame_debug("-->Frame Too Large!\n");
-               return -1;
-       }
-       
-       // Move the data
-       memcpy(KADDR(tx_des_kva[e1000_tx_index].buffer_addr), data, len);
-
-       // Set the length
-       tx_des_kva[e1000_tx_index].lower.flags.length = len;
-       
-       // Magic that means send 1 fragment and report.
-       tx_des_kva[e1000_tx_index].lower.flags.cmd = 0x0B;
-
-       // Track our location
-       e1000_tx_index = (e1000_tx_index + 1) % NUM_TX_DESCRIPTORS;
-       
-       // Bump the tail.
-       e1000_wr32(E1000_TDT, e1000_tx_index);
-
-       e1000_frame_debug("-->Sent packet.\n");
-       
-return len;
-}
diff --git a/kern/arch/i686/e1000.h b/kern/arch/i686/e1000.h
deleted file mode 100644 (file)
index 7e743af..0000000
+++ /dev/null
@@ -1,129 +0,0 @@
-#ifndef ROS_INC_E1000_H
-#define ROS_INC_E1000_H
-
-#include <ros/common.h>
-#include <trap.h>
-#include <pmap.h>
-#include <net/nic_common.h>
-#include <net/pbuf.h>
-#if 1
-#define e1000_debug(...)               printk(__VA_ARGS__)  
-#define e1000_interrupt_debug(...)     printk(__VA_ARGS__)  
-#define e1000_frame_debug(...)         printk(__VA_ARGS__)  
-#else
-#define e1000_debug(...)
-#define e1000_interrupt_debug(...)
-#define e1000_frame_debug(...)
-#endif
-
-#define E1000_IRQ_CPU          0
-
-#define INTEL_VENDOR_ID                0x8086
-/* e1000s.  For some info (and lists of more of these, check out
- * http://pci-ids.ucw.cz/read/PC/8086/  
- * Some notes:
- *     - in 2009, paul mentioned that the 82576{,NS} are supported by the igb
- *     driver in Linux, since they support a more advanced feature set.
- *     - There are many more e1000s.  We could import the list from pci-ids, or
- *     something more clever.  This list mostly just tracks devices we've seen
- *     before. */
-
-#define INTEL_82543GC_ID       0x1004
-#define INTEL_82540EM_ID       0x100e          /* qemu's device */
-#define INTEL_82545EM_ID       0x100f
-#define INTEL_82576_ID         0x10c9
-#define INTEL_82576NS_ID       0x150a
-
-/********** THIS NEXT FILE IS GPL'D! **************/
-#include <arch/e1000_hw.h>
-/********** Back to our regularly scheduled BSD **/
-
-// Offset used for indexing IRQs
-#define KERNEL_IRQ_OFFSET      32
-
-// Intel Descriptor Related Sizing
-#define E1000_NUM_TX_DESCRIPTORS       2048
-#define E1000_NUM_RX_DESCRIPTORS       2048
-
-// This should be in line with the setting of BSIZE in RCTL
-#define E1000_RX_MAX_BUFFER_SIZE 2048
-#define E1000_TX_MAX_BUFFER_SIZE 2048
-#if 0
-struct e1000_tx_ring {
-       /* pointer to the descriptor ring memory */
-       void *desc;
-       /* physical address of the descriptor ring */
-       dma_addr_t dma;
-       /* length of descriptor ring in bytes */
-       unsigned int size;
-       /* number of descriptors in the ring */
-       unsigned int count;
-       /* next descriptor to associate a buffer with */
-       unsigned int next_to_use;
-       /* next descriptor to check for DD status bit */
-       unsigned int next_to_clean;
-       /* array of buffer information structs */
-       struct e1000_buffer *buffer_info;
-
-       spinlock_t tx_lock;
-       uint16_t tdh;
-       uint16_t tdt;
-       boolean_t last_tx_tso;
-};
-
-struct e1000_rx_ring {
-       /* pointer to the descriptor ring memory */
-       void *desc;
-       /* physical address of the descriptor ring */
-       dma_addr_t dma;
-       /* length of descriptor ring in bytes */
-       unsigned int size;
-       /* number of descriptors in the ring */
-       unsigned int count;
-       /* next descriptor to associate a buffer with */
-       unsigned int next_to_use;
-       /* next descriptor to check for DD status bit */
-       unsigned int next_to_clean;
-       /* array of buffer information structs */
-       struct e1000_buffer *buffer_info;
-       /* arrays of page information for packet split */
-       struct e1000_ps_page *ps_page;
-       struct e1000_ps_page_dma *ps_page_dma;
-
-       /* cpu for rx queue */
-       int cpu;
-
-       uint16_t rdh;
-       uint16_t rdt;
-};
-struct e1000_adaptor{
-       struct e1000_tx_ring tx_ring;
-       struct e1000_rx_ring rx_ring;
-
-
-}
-#endif
-
-/* driver private functions */
-static uint32_t e1000_rr32(uint32_t offset);
-static void e1000_wr32(uint32_t offset, uint32_t val);
-#define E1000_WRITE_FLUSH() e1000_rr32(E1000_STATUS)
-
-void e1000_init(void);
-void e1000_reset(void);
-void e1000_interrupt_handler(struct hw_trapframe *hw_tf, void *data);
-int  e1000_scan_pci(void);
-void e1000_setup_interrupts(void);
-void e1000_setup_descriptors(void);
-void e1000_configure(void);
-void e1000_handle_rx_packet(void);
-void e1000_set_rx_descriptor(uint32_t des_num, uint8_t reset_buffer);
-void e1000_set_tx_descriptor(uint32_t des_num);
-int  e1000_send_frame(const char* data, size_t len);
-int e1000_send_pbuf(struct pbuf *p);
-static void e1000_clean_rx_irq();
-/* returns a chain of pbuf from the driver */
-struct pbuf* e1000_recv_pbuf();
-void process_pbuf(uint32_t srcid, long a0, long a1, long a2);
-static void schedule_pb(struct pbuf* pb);
-#endif /* !ROS_INC_E1000_H */
diff --git a/kern/arch/i686/e1000_hw.h b/kern/arch/i686/e1000_hw.h
deleted file mode 100644 (file)
index c0c8e1c..0000000
+++ /dev/null
@@ -1,962 +0,0 @@
-/*******************************************************************************
-
-  Intel PRO/1000 Linux driver
-  Copyright(c) 1999 - 2006 Intel Corporation.
-
-  This program is free software; you can redistribute it and/or modify it
-  under the terms and conditions of the GNU General Public License,
-  version 2, as published by the Free Software Foundation.
-
-  This program is distributed in the hope it will be useful, but WITHOUT
-  ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
-  FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for
-  more details.
-
-  You should have received a copy of the GNU General Public License along with
-  this program; if not, write to the Free Software Foundation, Inc.,
-  51 Franklin St - Fifth Floor, Boston, MA 02110-1301 USA.
-
-  The full GNU General Public License is included in this distribution in
-  the file called "COPYING".
-
-  Contact Information:
-  Linux NICS <linux.nics@intel.com>
-  e1000-devel Mailing List <e1000-devel@lists.sourceforge.net>
-  Intel Corporation, 5200 N.E. Elam Young Parkway, Hillsboro, OR 97124-6497
-
-*******************************************************************************/
-
-/* e1000_hw.h
- * Structures, enums, and macros for the MAC
- */
-
-#ifndef _E1000_HW_H_
-#define _E1000_HW_H_
-
-
-/* PCI Device IDs */
-#define E1000_DEV_ID_82542               0x1000
-#define E1000_DEV_ID_82543GC_FIBER       0x1001
-#define E1000_DEV_ID_82543GC_COPPER      0x1004
-#define E1000_DEV_ID_82544EI_COPPER      0x1008
-#define E1000_DEV_ID_82544EI_FIBER       0x1009
-#define E1000_DEV_ID_82544GC_COPPER      0x100C
-#define E1000_DEV_ID_82544GC_LOM         0x100D
-#define E1000_DEV_ID_82540EM             0x100E
-#define E1000_DEV_ID_82540EM_LOM         0x1015
-#define E1000_DEV_ID_82540EP_LOM         0x1016
-#define E1000_DEV_ID_82540EP             0x1017
-#define E1000_DEV_ID_82540EP_LP          0x101E
-#define E1000_DEV_ID_82545EM_COPPER      0x100F
-#define E1000_DEV_ID_82545EM_FIBER       0x1011
-#define E1000_DEV_ID_82545GM_COPPER      0x1026
-#define E1000_DEV_ID_82545GM_FIBER       0x1027
-#define E1000_DEV_ID_82545GM_SERDES      0x1028
-#define E1000_DEV_ID_82546EB_COPPER      0x1010
-#define E1000_DEV_ID_82546EB_FIBER       0x1012
-#define E1000_DEV_ID_82546EB_QUAD_COPPER 0x101D
-#define E1000_DEV_ID_82541EI             0x1013
-#define E1000_DEV_ID_82541EI_MOBILE      0x1018
-#define E1000_DEV_ID_82541ER_LOM         0x1014
-#define E1000_DEV_ID_82541ER             0x1078
-#define E1000_DEV_ID_82547GI             0x1075
-#define E1000_DEV_ID_82541GI             0x1076
-#define E1000_DEV_ID_82541GI_MOBILE      0x1077
-#define E1000_DEV_ID_82541GI_LF          0x107C
-#define E1000_DEV_ID_82546GB_COPPER      0x1079
-#define E1000_DEV_ID_82546GB_FIBER       0x107A
-#define E1000_DEV_ID_82546GB_SERDES      0x107B
-#define E1000_DEV_ID_82546GB_PCIE        0x108A
-#define E1000_DEV_ID_82546GB_QUAD_COPPER 0x1099
-#define E1000_DEV_ID_82547EI             0x1019
-#define E1000_DEV_ID_82547EI_MOBILE      0x101A
-#define E1000_DEV_ID_82571EB_COPPER      0x105E
-#define E1000_DEV_ID_82571EB_FIBER       0x105F
-#define E1000_DEV_ID_82571EB_SERDES      0x1060
-#define E1000_DEV_ID_82571EB_QUAD_COPPER 0x10A4
-#define E1000_DEV_ID_82571PT_QUAD_COPPER 0x10D5
-#define E1000_DEV_ID_82571EB_QUAD_FIBER  0x10A5
-#define E1000_DEV_ID_82571EB_QUAD_COPPER_LOWPROFILE  0x10BC
-#define E1000_DEV_ID_82571EB_SERDES_DUAL 0x10D9
-#define E1000_DEV_ID_82571EB_SERDES_QUAD 0x10DA
-#define E1000_DEV_ID_82572EI_COPPER      0x107D
-#define E1000_DEV_ID_82572EI_FIBER       0x107E
-#define E1000_DEV_ID_82572EI_SERDES      0x107F
-#define E1000_DEV_ID_82572EI             0x10B9
-#define E1000_DEV_ID_82573E              0x108B
-#define E1000_DEV_ID_82573E_IAMT         0x108C
-#define E1000_DEV_ID_82573L              0x109A
-#define E1000_DEV_ID_82546GB_QUAD_COPPER_KSP3 0x10B5
-#define E1000_DEV_ID_80003ES2LAN_COPPER_DPT     0x1096
-#define E1000_DEV_ID_80003ES2LAN_SERDES_DPT     0x1098
-#define E1000_DEV_ID_80003ES2LAN_COPPER_SPT     0x10BA
-#define E1000_DEV_ID_80003ES2LAN_SERDES_SPT     0x10BB
-
-#define E1000_DEV_ID_ICH8_IGP_M_AMT      0x1049
-#define E1000_DEV_ID_ICH8_IGP_AMT        0x104A
-#define E1000_DEV_ID_ICH8_IGP_C          0x104B
-#define E1000_DEV_ID_ICH8_IFE            0x104C
-#define E1000_DEV_ID_ICH8_IFE_GT         0x10C4
-#define E1000_DEV_ID_ICH8_IFE_G          0x10C5
-#define E1000_DEV_ID_ICH8_IGP_M          0x104D
-
-/* Register Set. (82543, 82544)
- *
- * Registers are defined to be 32 bits and  should be accessed as 32 bit values.
- * These registers are physically located on the NIC, but are mapped into the
- * host memory address space.
- *
- * RW - register is both readable and writable
- * RO - register is read only
- * WO - register is write only
- * R/clr - register is read only and is cleared when read
- * A - register array
- */
-#define E1000_CTRL     0x00000  /* Device Control - RW */
-#define E1000_CTRL_DUP 0x00004  /* Device Control Duplicate (Shadow) - RW */
-#define E1000_STATUS   0x00008  /* Device Status - RO */
-#define E1000_EECD     0x00010  /* EEPROM/Flash Control - RW */
-#define E1000_EERD     0x00014  /* EEPROM Read - RW */
-#define E1000_CTRL_EXT 0x00018  /* Extended Device Control - RW */
-#define E1000_FLA      0x0001C  /* Flash Access - RW */
-#define E1000_MDIC     0x00020  /* MDI Control - RW */
-#define E1000_SCTL     0x00024  /* SerDes Control - RW */
-#define E1000_FEXTNVM  0x00028  /* Future Extended NVM register */
-#define E1000_FCAL     0x00028  /* Flow Control Address Low - RW */
-#define E1000_FCAH     0x0002C  /* Flow Control Address High -RW */
-#define E1000_FCT      0x00030  /* Flow Control Type - RW */
-#define E1000_VET      0x00038  /* VLAN Ether Type - RW */
-#define E1000_ICR      0x000C0  /* Interrupt Cause Read - R/clr */
-#define E1000_ITR      0x000C4  /* Interrupt Throttling Rate - RW */
-#define E1000_ICS      0x000C8  /* Interrupt Cause Set - WO */
-#define E1000_IMS      0x000D0  /* Interrupt Mask Set - RW */
-#define E1000_IMC      0x000D8  /* Interrupt Mask Clear - WO */
-#define E1000_IAM      0x000E0  /* Interrupt Acknowledge Auto Mask */
-#define E1000_RCTL     0x00100  /* RX Control - RW */
-#define E1000_RDTR1    0x02820  /* RX Delay Timer (1) - RW */
-#define E1000_RDBAL1   0x02900  /* RX Descriptor Base Address Low (1) - RW */
-#define E1000_RDBAH1   0x02904  /* RX Descriptor Base Address High (1) - RW */
-#define E1000_RDLEN1   0x02908  /* RX Descriptor Length (1) - RW */
-#define E1000_RDH1     0x02910  /* RX Descriptor Head (1) - RW */
-#define E1000_RDT1     0x02918  /* RX Descriptor Tail (1) - RW */
-#define E1000_FCTTV    0x00170  /* Flow Control Transmit Timer Value - RW */
-#define E1000_TXCW     0x00178  /* TX Configuration Word - RW */
-#define E1000_RXCW     0x00180  /* RX Configuration Word - RO */
-#define E1000_TCTL     0x00400  /* TX Control - RW */
-#define E1000_TCTL_EXT 0x00404  /* Extended TX Control - RW */
-#define E1000_TIPG     0x00410  /* TX Inter-packet gap -RW */
-#define E1000_TBT      0x00448  /* TX Burst Timer - RW */
-#define E1000_AIT      0x00458  /* Adaptive Interframe Spacing Throttle - RW */
-#define E1000_LEDCTL   0x00E00  /* LED Control - RW */
-#define E1000_EXTCNF_CTRL  0x00F00  /* Extended Configuration Control */
-#define E1000_EXTCNF_SIZE  0x00F08  /* Extended Configuration Size */
-#define E1000_PHY_CTRL     0x00F10  /* PHY Control Register in CSR */
-#define FEXTNVM_SW_CONFIG  0x0001
-#define E1000_PBA      0x01000  /* Packet Buffer Allocation - RW */
-#define E1000_PBS      0x01008  /* Packet Buffer Size */
-#define E1000_EEMNGCTL 0x01010  /* MNG EEprom Control */
-#define E1000_FLASH_UPDATES 1000
-#define E1000_EEARBC   0x01024  /* EEPROM Auto Read Bus Control */
-#define E1000_FLASHT   0x01028  /* FLASH Timer Register */
-#define E1000_EEWR     0x0102C  /* EEPROM Write Register - RW */
-#define E1000_FLSWCTL  0x01030  /* FLASH control register */
-#define E1000_FLSWDATA 0x01034  /* FLASH data register */
-#define E1000_FLSWCNT  0x01038  /* FLASH Access Counter */
-#define E1000_FLOP     0x0103C  /* FLASH Opcode Register */
-#define E1000_ERT      0x02008  /* Early Rx Threshold - RW */
-#define E1000_FCRTL    0x02160  /* Flow Control Receive Threshold Low - RW */
-#define E1000_FCRTH    0x02168  /* Flow Control Receive Threshold High - RW */
-#define E1000_PSRCTL   0x02170  /* Packet Split Receive Control - RW */
-#define E1000_RDBAL    0x02800  /* RX Descriptor Base Address Low - RW */
-#define E1000_RDBAH    0x02804  /* RX Descriptor Base Address High - RW */
-#define E1000_RDLEN    0x02808  /* RX Descriptor Length - RW */
-#define E1000_SRRCTRL  0x0280C  /* RX Split and Replication Recieve Control Register - RW */
-#define E1000_RDH      0x02810  /* RX Descriptor Head - RW */
-#define E1000_RDT      0x02818  /* RX Descriptor Tail - RW */
-#define E1000_RDTR     0x02820  /* RX Delay Timer - RW */
-#define E1000_RDBAL0   E1000_RDBAL /* RX Desc Base Address Low (0) - RW */
-#define E1000_RDBAH0   E1000_RDBAH /* RX Desc Base Address High (0) - RW */
-#define E1000_RDLEN0   E1000_RDLEN /* RX Desc Length (0) - RW */
-#define E1000_RDH0     E1000_RDH   /* RX Desc Head (0) - RW */
-#define E1000_RDT0     E1000_RDT   /* RX Desc Tail (0) - RW */
-#define E1000_RDTR0    E1000_RDTR  /* RX Delay Timer (0) - RW */
-#define E1000_RXDCTL   0x02828  /* RX Descriptor Control queue 0 - RW */
-#define E1000_RXDCTL1  0x02928  /* RX Descriptor Control queue 1 - RW */
-#define E1000_RADV     0x0282C  /* RX Interrupt Absolute Delay Timer - RW */
-#define E1000_RSRPD    0x02C00  /* RX Small Packet Detect - RW */
-#define E1000_RAID     0x02C08  /* Receive Ack Interrupt Delay - RW */
-#define E1000_TXDMAC   0x03000  /* TX DMA Control - RW */
-#define E1000_KABGTXD  0x03004  /* AFE Band Gap Transmit Ref Data */
-#define E1000_TDFH     0x03410  /* TX Data FIFO Head - RW */
-#define E1000_TDFT     0x03418  /* TX Data FIFO Tail - RW */
-#define E1000_TDFHS    0x03420  /* TX Data FIFO Head Saved - RW */
-#define E1000_TDFTS    0x03428  /* TX Data FIFO Tail Saved - RW */
-#define E1000_TDFPC    0x03430  /* TX Data FIFO Packet Count - RW */
-#define E1000_TDBAL    0x03800  /* TX Descriptor Base Address Low - RW */
-#define E1000_TDBAH    0x03804  /* TX Descriptor Base Address High - RW */
-#define E1000_TDLEN    0x03808  /* TX Descriptor Length - RW */
-#define E1000_TDH      0x03810  /* TX Descriptor Head - RW */
-#define E1000_TDT      0x03818  /* TX Descripotr Tail - RW */
-#define E1000_TIDV     0x03820  /* TX Interrupt Delay Value - RW */
-#define E1000_TXDCTL   0x03828  /* TX Descriptor Control - RW */
-#define E1000_TADV     0x0382C  /* TX Interrupt Absolute Delay Val - RW */
-#define E1000_TSPMT    0x03830  /* TCP Segmentation PAD & Min Threshold - RW */
-#define E1000_TARC0    0x03840  /* TX Arbitration Count (0) */
-#define E1000_TDBAL1   0x03900  /* TX Desc Base Address Low (1) - RW */
-#define E1000_TDBAH1   0x03904  /* TX Desc Base Address High (1) - RW */
-#define E1000_TDLEN1   0x03908  /* TX Desc Length (1) - RW */
-#define E1000_TDH1     0x03910  /* TX Desc Head (1) - RW */
-#define E1000_TDT1     0x03918  /* TX Desc Tail (1) - RW */
-#define E1000_TXDCTL1  0x03928  /* TX Descriptor Control (1) - RW */
-#define E1000_TARC1    0x03940  /* TX Arbitration Count (1) */
-#define E1000_CRCERRS  0x04000  /* CRC Error Count - R/clr */
-#define E1000_ALGNERRC 0x04004  /* Alignment Error Count - R/clr */
-#define E1000_SYMERRS  0x04008  /* Symbol Error Count - R/clr */
-#define E1000_RXERRC   0x0400C  /* Receive Error Count - R/clr */
-#define E1000_MPC      0x04010  /* Missed Packet Count - R/clr */
-#define E1000_SCC      0x04014  /* Single Collision Count - R/clr */
-#define E1000_ECOL     0x04018  /* Excessive Collision Count - R/clr */
-#define E1000_MCC      0x0401C  /* Multiple Collision Count - R/clr */
-#define E1000_LATECOL  0x04020  /* Late Collision Count - R/clr */
-#define E1000_COLC     0x04028  /* Collision Count - R/clr */
-#define E1000_DC       0x04030  /* Defer Count - R/clr */
-#define E1000_TNCRS    0x04034  /* TX-No CRS - R/clr */
-#define E1000_SEC      0x04038  /* Sequence Error Count - R/clr */
-#define E1000_CEXTERR  0x0403C  /* Carrier Extension Error Count - R/clr */
-#define E1000_RLEC     0x04040  /* Receive Length Error Count - R/clr */
-#define E1000_XONRXC   0x04048  /* XON RX Count - R/clr */
-#define E1000_XONTXC   0x0404C  /* XON TX Count - R/clr */
-#define E1000_XOFFRXC  0x04050  /* XOFF RX Count - R/clr */
-#define E1000_XOFFTXC  0x04054  /* XOFF TX Count - R/clr */
-#define E1000_FCRUC    0x04058  /* Flow Control RX Unsupported Count- R/clr */
-#define E1000_PRC64    0x0405C  /* Packets RX (64 bytes) - R/clr */
-#define E1000_PRC127   0x04060  /* Packets RX (65-127 bytes) - R/clr */
-#define E1000_PRC255   0x04064  /* Packets RX (128-255 bytes) - R/clr */
-#define E1000_PRC511   0x04068  /* Packets RX (255-511 bytes) - R/clr */
-#define E1000_PRC1023  0x0406C  /* Packets RX (512-1023 bytes) - R/clr */
-#define E1000_PRC1522  0x04070  /* Packets RX (1024-1522 bytes) - R/clr */
-#define E1000_GPRC     0x04074  /* Good Packets RX Count - R/clr */
-#define E1000_BPRC     0x04078  /* Broadcast Packets RX Count - R/clr */
-#define E1000_MPRC     0x0407C  /* Multicast Packets RX Count - R/clr */
-#define E1000_GPTC     0x04080  /* Good Packets TX Count - R/clr */
-#define E1000_GORCL    0x04088  /* Good Octets RX Count Low - R/clr */
-#define E1000_GORCH    0x0408C  /* Good Octets RX Count High - R/clr */
-#define E1000_GOTCL    0x04090  /* Good Octets TX Count Low - R/clr */
-#define E1000_GOTCH    0x04094  /* Good Octets TX Count High - R/clr */
-#define E1000_RNBC     0x040A0  /* RX No Buffers Count - R/clr */
-#define E1000_RUC      0x040A4  /* RX Undersize Count - R/clr */
-#define E1000_RFC      0x040A8  /* RX Fragment Count - R/clr */
-#define E1000_ROC      0x040AC  /* RX Oversize Count - R/clr */
-#define E1000_RJC      0x040B0  /* RX Jabber Count - R/clr */
-#define E1000_MGTPRC   0x040B4  /* Management Packets RX Count - R/clr */
-#define E1000_MGTPDC   0x040B8  /* Management Packets Dropped Count - R/clr */
-#define E1000_MGTPTC   0x040BC  /* Management Packets TX Count - R/clr */
-#define E1000_TORL     0x040C0  /* Total Octets RX Low - R/clr */
-#define E1000_TORH     0x040C4  /* Total Octets RX High - R/clr */
-#define E1000_TOTL     0x040C8  /* Total Octets TX Low - R/clr */
-#define E1000_TOTH     0x040CC  /* Total Octets TX High - R/clr */
-#define E1000_TPR      0x040D0  /* Total Packets RX - R/clr */
-#define E1000_TPT      0x040D4  /* Total Packets TX - R/clr */
-#define E1000_PTC64    0x040D8  /* Packets TX (64 bytes) - R/clr */
-#define E1000_PTC127   0x040DC  /* Packets TX (65-127 bytes) - R/clr */
-#define E1000_PTC255   0x040E0  /* Packets TX (128-255 bytes) - R/clr */
-#define E1000_PTC511   0x040E4  /* Packets TX (256-511 bytes) - R/clr */
-#define E1000_PTC1023  0x040E8  /* Packets TX (512-1023 bytes) - R/clr */
-#define E1000_PTC1522  0x040EC  /* Packets TX (1024-1522 Bytes) - R/clr */
-#define E1000_MPTC     0x040F0  /* Multicast Packets TX Count - R/clr */
-#define E1000_BPTC     0x040F4  /* Broadcast Packets TX Count - R/clr */
-#define E1000_TSCTC    0x040F8  /* TCP Segmentation Context TX - R/clr */
-#define E1000_TSCTFC   0x040FC  /* TCP Segmentation Context TX Fail - R/clr */
-#define E1000_IAC      0x04100  /* Interrupt Assertion Count */
-#define E1000_ICRXPTC  0x04104  /* Interrupt Cause Rx Packet Timer Expire Count */
-#define E1000_ICRXATC  0x04108  /* Interrupt Cause Rx Absolute Timer Expire Count */
-#define E1000_ICTXPTC  0x0410C  /* Interrupt Cause Tx Packet Timer Expire Count */
-#define E1000_ICTXATC  0x04110  /* Interrupt Cause Tx Absolute Timer Expire Count */
-#define E1000_ICTXQEC  0x04118  /* Interrupt Cause Tx Queue Empty Count */
-#define E1000_ICTXQMTC 0x0411C  /* Interrupt Cause Tx Queue Minimum Threshold Count */
-#define E1000_ICRXDMTC 0x04120  /* Interrupt Cause Rx Descriptor Minimum Threshold Count */
-#define E1000_ICRXOC   0x04124  /* Interrupt Cause Receiver Overrun Count */
-#define E1000_RXCSUM   0x05000  /* RX Checksum Control - RW */
-#define E1000_RFCTL    0x05008  /* Receive Filter Control*/
-#define E1000_MTA      0x05200  /* Multicast Table Array - RW Array */
-#define E1000_RAL      0x05400  /* Receive Address Low - RW Array */
-#define E1000_RAH      0x05404  /* Receive Address Low - RW Array */
-#define E1000_VFTA     0x05600  /* VLAN Filter Table Array - RW Array */
-#define E1000_WUC      0x05800  /* Wakeup Control - RW */
-#define E1000_WUFC     0x05808  /* Wakeup Filter Control - RW */
-#define E1000_WUS      0x05810  /* Wakeup Status - RO */
-#define E1000_MANC     0x05820  /* Management Control - RW */
-#define E1000_IPAV     0x05838  /* IP Address Valid - RW */
-#define E1000_IP4AT    0x05840  /* IPv4 Address Table - RW Array */
-#define E1000_IP6AT    0x05880  /* IPv6 Address Table - RW Array */
-#define E1000_WUPL     0x05900  /* Wakeup Packet Length - RW */
-#define E1000_WUPM     0x05A00  /* Wakeup Packet Memory - RO A */
-#define E1000_FFLT     0x05F00  /* Flexible Filter Length Table - RW Array */
-#define E1000_HOST_IF  0x08800  /* Host Interface */
-#define E1000_FFMT     0x09000  /* Flexible Filter Mask Table - RW Array */
-#define E1000_FFVT     0x09800  /* Flexible Filter Value Table - RW Array */
-
-#define E1000_KUMCTRLSTA 0x00034 /* MAC-PHY interface - RW */
-#define E1000_MDPHYA     0x0003C  /* PHY address - RW */
-#define E1000_MANC2H     0x05860  /* Managment Control To Host - RW */
-#define E1000_SW_FW_SYNC 0x05B5C /* Software-Firmware Synchronization - RW */
-
-#define E1000_GCR       0x05B00 /* PCI-Ex Control */
-#define E1000_GSCL_1    0x05B10 /* PCI-Ex Statistic Control #1 */
-#define E1000_GSCL_2    0x05B14 /* PCI-Ex Statistic Control #2 */
-#define E1000_GSCL_3    0x05B18 /* PCI-Ex Statistic Control #3 */
-#define E1000_GSCL_4    0x05B1C /* PCI-Ex Statistic Control #4 */
-#define E1000_FACTPS    0x05B30 /* Function Active and Power State to MNG */
-#define E1000_SWSM      0x05B50 /* SW Semaphore */
-#define E1000_FWSM      0x05B54 /* FW Semaphore */
-#define E1000_FFLT_DBG  0x05F04 /* Debug Register */
-#define E1000_HICR      0x08F00 /* Host Inteface Control */
-
-/* RSS registers */
-#define E1000_CPUVEC    0x02C10 /* CPU Vector Register - RW */
-#define E1000_MRQC      0x05818 /* Multiple Receive Control - RW */
-#define E1000_RETA      0x05C00 /* Redirection Table - RW Array */
-#define E1000_RSSRK     0x05C80 /* RSS Random Key - RW Array */
-#define E1000_RSSIM     0x05864 /* RSS Interrupt Mask */
-#define E1000_RSSIR     0x05868 /* RSS Interrupt Request */
-
-/* PHY 1000 MII Register/Bit Definitions */
-/* PHY Registers defined by IEEE */
-#define PHY_CTRL         0x00 /* Control Register */
-#define PHY_STATUS       0x01 /* Status Regiser */
-#define PHY_ID1          0x02 /* Phy Id Reg (word 1) */
-#define PHY_ID2          0x03 /* Phy Id Reg (word 2) */
-#define PHY_AUTONEG_ADV  0x04 /* Autoneg Advertisement */
-#define PHY_LP_ABILITY   0x05 /* Link Partner Ability (Base Page) */
-#define PHY_AUTONEG_EXP  0x06 /* Autoneg Expansion Reg */
-#define PHY_NEXT_PAGE_TX 0x07 /* Next Page TX */
-#define PHY_LP_NEXT_PAGE 0x08 /* Link Partner Next Page */
-#define PHY_1000T_CTRL   0x09 /* 1000Base-T Control Reg */
-#define PHY_1000T_STATUS 0x0A /* 1000Base-T Status Reg */
-#define PHY_EXT_STATUS   0x0F /* Extended Status Reg */
-
-#define MAX_PHY_REG_ADDRESS        0x1F  /* 5 bit address bus (0-0x1F) */
-#define MAX_PHY_MULTI_PAGE_REG     0xF   /* Registers equal on all pages */
-
-/* M88E1000 Specific Registers */
-#define M88E1000_PHY_SPEC_CTRL     0x10  /* PHY Specific Control Register */
-#define M88E1000_PHY_SPEC_STATUS   0x11  /* PHY Specific Status Register */
-#define M88E1000_INT_ENABLE        0x12  /* Interrupt Enable Register */
-#define M88E1000_INT_STATUS        0x13  /* Interrupt Status Register */
-#define M88E1000_EXT_PHY_SPEC_CTRL 0x14  /* Extended PHY Specific Control */
-#define M88E1000_RX_ERR_CNTR       0x15  /* Receive Error Counter */
-
-#define M88E1000_PHY_EXT_CTRL      0x1A  /* PHY extend control register */
-#define M88E1000_PHY_PAGE_SELECT   0x1D  /* Reg 29 for page number setting */
-#define M88E1000_PHY_GEN_CONTROL   0x1E  /* Its meaning depends on reg 29 */
-#define M88E1000_PHY_VCO_REG_BIT8  0x100 /* Bits 8 & 11 are adjusted for */
-#define M88E1000_PHY_VCO_REG_BIT11 0x800    /* improved BER performance */
-
-/* Interrupt Cause Read */
-#define E1000_ICR_TXDW          0x00000001 /* Transmit desc written back */
-#define E1000_ICR_TXQE          0x00000002 /* Transmit Queue empty */
-#define E1000_ICR_LSC           0x00000004 /* Link Status Change */
-#define E1000_ICR_RXSEQ         0x00000008 /* rx sequence error */
-#define E1000_ICR_RXDMT0        0x00000010 /* rx desc min. threshold (0) */
-#define E1000_ICR_RXO           0x00000040 /* rx overrun */
-#define E1000_ICR_RXT0          0x00000080 /* rx timer intr (ring 0) */
-#define E1000_ICR_MDAC          0x00000200 /* MDIO access complete */
-#define E1000_ICR_RXCFG         0x00000400 /* RX /c/ ordered set */
-#define E1000_ICR_GPI_EN0       0x00000800 /* GP Int 0 */
-#define E1000_ICR_GPI_EN1       0x00001000 /* GP Int 1 */
-#define E1000_ICR_GPI_EN2       0x00002000 /* GP Int 2 */
-#define E1000_ICR_GPI_EN3       0x00004000 /* GP Int 3 */
-#define E1000_ICR_TXD_LOW       0x00008000
-#define E1000_ICR_SRPD          0x00010000
-#define E1000_ICR_ACK           0x00020000 /* Receive Ack frame */
-#define E1000_ICR_MNG           0x00040000 /* Manageability event */
-#define E1000_ICR_DOCK          0x00080000 /* Dock/Undock */
-#define E1000_ICR_INT_ASSERTED  0x80000000 /* If this bit asserted, the driver should claim the interrupt */
-#define E1000_ICR_RXD_FIFO_PAR0 0x00100000 /* queue 0 Rx descriptor FIFO parity error */
-#define E1000_ICR_TXD_FIFO_PAR0 0x00200000 /* queue 0 Tx descriptor FIFO parity error */
-#define E1000_ICR_HOST_ARB_PAR  0x00400000 /* host arb read buffer parity error */
-#define E1000_ICR_PB_PAR        0x00800000 /* packet buffer parity error */
-#define E1000_ICR_RXD_FIFO_PAR1 0x01000000 /* queue 1 Rx descriptor FIFO parity error */
-#define E1000_ICR_TXD_FIFO_PAR1 0x02000000 /* queue 1 Tx descriptor FIFO parity error */
-#define E1000_ICR_ALL_PARITY    0x03F00000 /* all parity error bits */
-#define E1000_ICR_DSW           0x00000020 /* FW changed the status of DISSW bit in the FWSM */
-#define E1000_ICR_PHYINT        0x00001000 /* LAN connected device generates an interrupt */
-#define E1000_ICR_EPRST         0x00100000 /* ME handware reset occurs */
-
-/* Interrupt Cause Set */
-#define E1000_ICS_TXDW      E1000_ICR_TXDW      /* Transmit desc written back */
-#define E1000_ICS_TXQE      E1000_ICR_TXQE      /* Transmit Queue empty */
-#define E1000_ICS_LSC       E1000_ICR_LSC       /* Link Status Change */
-#define E1000_ICS_RXSEQ     E1000_ICR_RXSEQ     /* rx sequence error */
-#define E1000_ICS_RXDMT0    E1000_ICR_RXDMT0    /* rx desc min. threshold */
-#define E1000_ICS_RXO       E1000_ICR_RXO       /* rx overrun */
-#define E1000_ICS_RXT0      E1000_ICR_RXT0      /* rx timer intr */
-#define E1000_ICS_MDAC      E1000_ICR_MDAC      /* MDIO access complete */
-#define E1000_ICS_RXCFG     E1000_ICR_RXCFG     /* RX /c/ ordered set */
-#define E1000_ICS_GPI_EN0   E1000_ICR_GPI_EN0   /* GP Int 0 */
-#define E1000_ICS_GPI_EN1   E1000_ICR_GPI_EN1   /* GP Int 1 */
-#define E1000_ICS_GPI_EN2   E1000_ICR_GPI_EN2   /* GP Int 2 */
-#define E1000_ICS_GPI_EN3   E1000_ICR_GPI_EN3   /* GP Int 3 */
-#define E1000_ICS_TXD_LOW   E1000_ICR_TXD_LOW
-#define E1000_ICS_SRPD      E1000_ICR_SRPD
-#define E1000_ICS_ACK       E1000_ICR_ACK       /* Receive Ack frame */
-#define E1000_ICS_MNG       E1000_ICR_MNG       /* Manageability event */
-#define E1000_ICS_DOCK      E1000_ICR_DOCK      /* Dock/Undock */
-#define E1000_ICS_RXD_FIFO_PAR0 E1000_ICR_RXD_FIFO_PAR0 /* queue 0 Rx descriptor FIFO parity error */
-#define E1000_ICS_TXD_FIFO_PAR0 E1000_ICR_TXD_FIFO_PAR0 /* queue 0 Tx descriptor FIFO parity error */
-#define E1000_ICS_HOST_ARB_PAR  E1000_ICR_HOST_ARB_PAR  /* host arb read buffer parity error */
-#define E1000_ICS_PB_PAR        E1000_ICR_PB_PAR        /* packet buffer parity error */
-#define E1000_ICS_RXD_FIFO_PAR1 E1000_ICR_RXD_FIFO_PAR1 /* queue 1 Rx descriptor FIFO parity error */
-#define E1000_ICS_TXD_FIFO_PAR1 E1000_ICR_TXD_FIFO_PAR1 /* queue 1 Tx descriptor FIFO parity error */
-#define E1000_ICS_DSW       E1000_ICR_DSW
-#define E1000_ICS_PHYINT    E1000_ICR_PHYINT
-#define E1000_ICS_EPRST     E1000_ICR_EPRST
-
-/* Interrupt Mask Set */
-#define E1000_IMS_TXDW      E1000_ICR_TXDW      /* Transmit desc written back */
-#define E1000_IMS_TXQE      E1000_ICR_TXQE      /* Transmit Queue empty */
-#define E1000_IMS_LSC       E1000_ICR_LSC       /* Link Status Change */
-#define E1000_IMS_RXSEQ     E1000_ICR_RXSEQ     /* rx sequence error */
-#define E1000_IMS_RXDMT0    E1000_ICR_RXDMT0    /* rx desc min. threshold */
-#define E1000_IMS_RXO       E1000_ICR_RXO       /* rx overrun */
-#define E1000_IMS_RXT0      E1000_ICR_RXT0      /* rx timer intr */
-#define E1000_IMS_MDAC      E1000_ICR_MDAC      /* MDIO access complete */
-#define E1000_IMS_RXCFG     E1000_ICR_RXCFG     /* RX /c/ ordered set */
-#define E1000_IMS_GPI_EN0   E1000_ICR_GPI_EN0   /* GP Int 0 */
-#define E1000_IMS_GPI_EN1   E1000_ICR_GPI_EN1   /* GP Int 1 */
-#define E1000_IMS_GPI_EN2   E1000_ICR_GPI_EN2   /* GP Int 2 */
-#define E1000_IMS_GPI_EN3   E1000_ICR_GPI_EN3   /* GP Int 3 */
-#define E1000_IMS_TXD_LOW   E1000_ICR_TXD_LOW
-#define E1000_IMS_SRPD      E1000_ICR_SRPD
-#define E1000_IMS_ACK       E1000_ICR_ACK       /* Receive Ack frame */
-#define E1000_IMS_MNG       E1000_ICR_MNG       /* Manageability event */
-#define E1000_IMS_DOCK      E1000_ICR_DOCK      /* Dock/Undock */
-#define E1000_IMS_RXD_FIFO_PAR0 E1000_ICR_RXD_FIFO_PAR0 /* queue 0 Rx descriptor FIFO parity error */
-#define E1000_IMS_TXD_FIFO_PAR0 E1000_ICR_TXD_FIFO_PAR0 /* queue 0 Tx descriptor FIFO parity error */
-#define E1000_IMS_HOST_ARB_PAR  E1000_ICR_HOST_ARB_PAR  /* host arb read buffer parity error */
-#define E1000_IMS_PB_PAR        E1000_ICR_PB_PAR        /* packet buffer parity error */
-#define E1000_IMS_RXD_FIFO_PAR1 E1000_ICR_RXD_FIFO_PAR1 /* queue 1 Rx descriptor FIFO parity error */
-#define E1000_IMS_TXD_FIFO_PAR1 E1000_ICR_TXD_FIFO_PAR1 /* queue 1 Tx descriptor FIFO parity error */
-#define E1000_IMS_DSW       E1000_ICR_DSW
-#define E1000_IMS_PHYINT    E1000_ICR_PHYINT
-#define E1000_IMS_EPRST     E1000_ICR_EPRST
-
-/* Interrupt Mask Clear */
-#define E1000_IMC_TXDW      E1000_ICR_TXDW      /* Transmit desc written back */
-#define E1000_IMC_TXQE      E1000_ICR_TXQE      /* Transmit Queue empty */
-#define E1000_IMC_LSC       E1000_ICR_LSC       /* Link Status Change */
-#define E1000_IMC_RXSEQ     E1000_ICR_RXSEQ     /* rx sequence error */
-#define E1000_IMC_RXDMT0    E1000_ICR_RXDMT0    /* rx desc min. threshold */
-#define E1000_IMC_RXO       E1000_ICR_RXO       /* rx overrun */
-#define E1000_IMC_RXT0      E1000_ICR_RXT0      /* rx timer intr */
-#define E1000_IMC_MDAC      E1000_ICR_MDAC      /* MDIO access complete */
-#define E1000_IMC_RXCFG     E1000_ICR_RXCFG     /* RX /c/ ordered set */
-#define E1000_IMC_GPI_EN0   E1000_ICR_GPI_EN0   /* GP Int 0 */
-#define E1000_IMC_GPI_EN1   E1000_ICR_GPI_EN1   /* GP Int 1 */
-#define E1000_IMC_GPI_EN2   E1000_ICR_GPI_EN2   /* GP Int 2 */
-#define E1000_IMC_GPI_EN3   E1000_ICR_GPI_EN3   /* GP Int 3 */
-#define E1000_IMC_TXD_LOW   E1000_ICR_TXD_LOW
-#define E1000_IMC_SRPD      E1000_ICR_SRPD
-#define E1000_IMC_ACK       E1000_ICR_ACK       /* Receive Ack frame */
-#define E1000_IMC_MNG       E1000_ICR_MNG       /* Manageability event */
-#define E1000_IMC_DOCK      E1000_ICR_DOCK      /* Dock/Undock */
-#define E1000_IMC_RXD_FIFO_PAR0 E1000_ICR_RXD_FIFO_PAR0 /* queue 0 Rx descriptor FIFO parity error */
-#define E1000_IMC_TXD_FIFO_PAR0 E1000_ICR_TXD_FIFO_PAR0 /* queue 0 Tx descriptor FIFO parity error */
-#define E1000_IMC_HOST_ARB_PAR  E1000_ICR_HOST_ARB_PAR  /* host arb read buffer parity error */
-#define E1000_IMC_PB_PAR        E1000_ICR_PB_PAR        /* packet buffer parity error */
-#define E1000_IMC_RXD_FIFO_PAR1 E1000_ICR_RXD_FIFO_PAR1 /* queue 1 Rx descriptor FIFO parity error */
-#define E1000_IMC_TXD_FIFO_PAR1 E1000_ICR_TXD_FIFO_PAR1 /* queue 1 Tx descriptor FIFO parity error */
-#define E1000_IMC_DSW       E1000_ICR_DSW
-#define E1000_IMC_PHYINT    E1000_ICR_PHYINT
-#define E1000_IMC_EPRST     E1000_ICR_EPRST
-#define E1000_IMC_ALL       0xFFFFFFFF
-
-/* Receive Control */
-#define E1000_RCTL_RST            0x00000001    /* Software reset */
-#define E1000_RCTL_EN             0x00000002    /* enable */
-#define E1000_RCTL_SBP            0x00000004    /* store bad packet */
-#define E1000_RCTL_UPE            0x00000008    /* unicast promiscuous enable */
-#define E1000_RCTL_MPE            0x00000010    /* multicast promiscuous enab */
-#define E1000_RCTL_LPE            0x00000020    /* long packet enable */
-#define E1000_RCTL_LBM_NO         0x00000000    /* no loopback mode */
-#define E1000_RCTL_LBM_MAC        0x00000040    /* MAC loopback mode */
-#define E1000_RCTL_LBM_SLP        0x00000080    /* serial link loopback mode */
-#define E1000_RCTL_LBM_TCVR       0x000000C0    /* tcvr loopback mode */
-#define E1000_RCTL_DTYP_MASK      0x00000C00    /* Descriptor type mask */
-#define E1000_RCTL_DTYP_PS        0x00000400    /* Packet Split descriptor */
-#define E1000_RCTL_RDMTS_HALF     0x00000000    /* rx desc min threshold size */
-#define E1000_RCTL_RDMTS_QUAT     0x00000100    /* rx desc min threshold size */
-#define E1000_RCTL_RDMTS_EIGTH    0x00000200    /* rx desc min threshold size */
-#define E1000_RCTL_MO_SHIFT       12            /* multicast offset shift */
-#define E1000_RCTL_MO_0           0x00000000    /* multicast offset 11:0 */
-#define E1000_RCTL_MO_1           0x00001000    /* multicast offset 12:1 */
-#define E1000_RCTL_MO_2           0x00002000    /* multicast offset 13:2 */
-#define E1000_RCTL_MO_3           0x00003000    /* multicast offset 15:4 */
-#define E1000_RCTL_MDR            0x00004000    /* multicast desc ring 0 */
-#define E1000_RCTL_BAM            0x00008000    /* broadcast enable */
-/* these buffer sizes are valid if E1000_RCTL_BSEX is 0 */
-#define E1000_RCTL_SZ_2048        0x00000000    /* rx buffer size 2048 */
-#define E1000_RCTL_SZ_1024        0x00010000    /* rx buffer size 1024 */
-#define E1000_RCTL_SZ_512         0x00020000    /* rx buffer size 512 */
-#define E1000_RCTL_SZ_256         0x00030000    /* rx buffer size 256 */
-/* these buffer sizes are valid if E1000_RCTL_BSEX is 1 */
-#define E1000_RCTL_SZ_16384       0x00010000    /* rx buffer size 16384 */
-#define E1000_RCTL_SZ_8192        0x00020000    /* rx buffer size 8192 */
-#define E1000_RCTL_SZ_4096        0x00030000    /* rx buffer size 4096 */
-#define E1000_RCTL_VFE            0x00040000    /* vlan filter enable */
-#define E1000_RCTL_CFIEN          0x00080000    /* canonical form enable */
-#define E1000_RCTL_CFI            0x00100000    /* canonical form indicator */
-#define E1000_RCTL_DPF            0x00400000    /* discard pause frames */
-#define E1000_RCTL_PMCF           0x00800000    /* pass MAC control frames */
-#define E1000_RCTL_BSEX           0x02000000    /* Buffer size extension */
-#define E1000_RCTL_SECRC          0x04000000    /* Strip Ethernet CRC */
-#define E1000_RCTL_FLXBUF_MASK    0x78000000    /* Flexible buffer size */
-#define E1000_RCTL_FLXBUF_SHIFT   27            /* Flexible buffer shift */
-
-/* Receive Descriptor Control */
-#define E1000_RXDCTL_ENABLE       0x02000000    /* Enable the descriptor ring */
-#define E1000_RXDCTL_WBT          0x00010000    /* Write back threshold */
-#define E1000_RXDCTL_MAGIC        0x01000000    /* No idea what this does. */
-
-/* EEPROM Read */
-#define E1000_EERD_START      0x00000001       /* Start Read */
-#define E1000_EERD_DONE       0x00000010       /* Read Done */
-#define E1000_EERD_ADDR_SHIFT 8
-#define E1000_EERD_ADDR_MASK  0x0000FF00       /* Read Address */
-#define E1000_EERD_DATA_SHIFT 16
-#define E1000_EERD_DATA_MASK  0xFFFF0000       /* Read Data */
-
-/* This block is deprecated. Previous imported from newer version */
-#define E1000_EEPROM_SWDPIN0   0x0001   /* SWDPIN 0 EEPROM Value */
-#define E1000_EEPROM_LED_LOGIC 0x0020   /* Led Logic Word */
-#define E1000_EEPROM_RW_REG_DATA   16   /* Offset to data in EEPROM read/write registers */
-#define E1000_EEPROM_RW_REG_DONE   0x10 /* Offset to READ/WRITE done bit */
-#define E1000_EEPROM_RW_REG_START  1    /* First bit for telling part to start operation */
-#define E1000_EEPROM_RW_ADDR_SHIFT 8    /* Shift to the address bits */
-#define E1000_EEPROM_POLL_WRITE    1    /* Flag for polling for write complete */
-#define E1000_EEPROM_POLL_READ     0    /* Flag for polling for read complete */
-
-/* Register Bit Masks */
-/* Device Control */
-#define E1000_CTRL_FD       0x00000001  /* Full duplex.0=half; 1=full */
-#define E1000_CTRL_BEM      0x00000002  /* Endian Mode.0=little,1=big */
-#define E1000_CTRL_PRIOR    0x00000004  /* Priority on PCI. 0=rx,1=fair */
-#define E1000_CTRL_GIO_MASTER_DISABLE 0x00000004 /*Blocks new Master requests */
-#define E1000_CTRL_LRST     0x00000008  /* Link reset. 0=normal,1=reset */
-#define E1000_CTRL_TME      0x00000010  /* Test mode. 0=normal,1=test */
-#define E1000_CTRL_SLE      0x00000020  /* Serial Link on 0=dis,1=en */
-#define E1000_CTRL_ASDE     0x00000020  /* Auto-speed detect enable */
-#define E1000_CTRL_SLU      0x00000040  /* Set link up (Force Link) */
-#define E1000_CTRL_ILOS     0x00000080  /* Invert Loss-Of Signal */
-#define E1000_CTRL_SPD_SEL  0x00000300  /* Speed Select Mask */
-#define E1000_CTRL_SPD_10   0x00000000  /* Force 10Mb */
-#define E1000_CTRL_SPD_100  0x00000100  /* Force 100Mb */
-#define E1000_CTRL_SPD_1000 0x00000200  /* Force 1Gb */
-#define E1000_CTRL_BEM32    0x00000400  /* Big Endian 32 mode */
-#define E1000_CTRL_FRCSPD   0x00000800  /* Force Speed */
-#define E1000_CTRL_FRCDPX   0x00001000  /* Force Duplex */
-#define E1000_CTRL_D_UD_EN  0x00002000  /* Dock/Undock enable */
-#define E1000_CTRL_D_UD_POLARITY 0x00004000 /* Defined polarity of Dock/Undock indication in SDP[0] */
-#define E1000_CTRL_FORCE_PHY_RESET 0x00008000 /* Reset both PHY ports, through PHYRST_N pin */
-#define E1000_CTRL_EXT_LINK_EN 0x00010000 /* enable link status from external LINK_0 and LINK_1 pins */
-#define E1000_CTRL_SWDPIN0  0x00040000  /* SWDPIN 0 value */
-#define E1000_CTRL_SWDPIN1  0x00080000  /* SWDPIN 1 value */
-#define E1000_CTRL_SWDPIN2  0x00100000  /* SWDPIN 2 value */
-#define E1000_CTRL_SWDPIN3  0x00200000  /* SWDPIN 3 value */
-#define E1000_CTRL_SWDPIO0  0x00400000  /* SWDPIN 0 Input or output */
-#define E1000_CTRL_SWDPIO1  0x00800000  /* SWDPIN 1 input or output */
-#define E1000_CTRL_SWDPIO2  0x01000000  /* SWDPIN 2 input or output */
-#define E1000_CTRL_SWDPIO3  0x02000000  /* SWDPIN 3 input or output */
-#define E1000_CTRL_RST      0x04000000  /* Global reset */
-#define E1000_CTRL_RFCE     0x08000000  /* Receive Flow Control enable */
-#define E1000_CTRL_TFCE     0x10000000  /* Transmit flow control enable */
-#define E1000_CTRL_RTE      0x20000000  /* Routing tag enable */
-#define E1000_CTRL_VME      0x40000000  /* IEEE VLAN mode enable */
-#define E1000_CTRL_PHY_RST  0x80000000  /* PHY Reset */
-#define E1000_CTRL_SW2FW_INT 0x02000000  /* Initiate an interrupt to manageability engine */
-
-/* Extended Device Control */
-#define E1000_CTRL_EXT_GPI0_EN   0x00000001    /* Maps SDP4 to GPI0 */
-#define E1000_CTRL_EXT_GPI1_EN   0x00000002    /* Maps SDP5 to GPI1 */
-#define E1000_CTRL_EXT_PHYINT_EN E1000_CTRL_EXT_GPI1_EN
-#define E1000_CTRL_EXT_GPI2_EN   0x00000004    /* Maps SDP6 to GPI2 */
-#define E1000_CTRL_EXT_GPI3_EN   0x00000008    /* Maps SDP7 to GPI3 */
-#define E1000_CTRL_EXT_SDP4_DATA 0x00000010    /* Value of SW Defineable Pin 4 */
-#define E1000_CTRL_EXT_SDP5_DATA 0x00000020    /* Value of SW Defineable Pin 5 */
-#define E1000_CTRL_EXT_PHY_INT   E1000_CTRL_EXT_SDP5_DATA
-#define E1000_CTRL_EXT_SDP6_DATA 0x00000040    /* Value of SW Defineable Pin 6 */
-#define E1000_CTRL_EXT_SDP7_DATA 0x00000080    /* Value of SW Defineable Pin 7 */
-#define E1000_CTRL_EXT_SDP4_DIR  0x00000100    /* Direction of SDP4 0=in 1=out */
-#define E1000_CTRL_EXT_SDP5_DIR  0x00000200    /* Direction of SDP5 0=in 1=out */
-#define E1000_CTRL_EXT_SDP6_DIR  0x00000400    /* Direction of SDP6 0=in 1=out */
-#define E1000_CTRL_EXT_SDP7_DIR  0x00000800    /* Direction of SDP7 0=in 1=out */
-#define E1000_CTRL_EXT_ASDCHK    0x00001000    /* Initiate an ASD sequence */
-#define E1000_CTRL_EXT_EE_RST    0x00002000    /* Reinitialize from EEPROM */
-#define E1000_CTRL_EXT_IPS       0x00004000    /* Invert Power State */
-#define E1000_CTRL_EXT_SPD_BYPS  0x00008000    /* Speed Select Bypass */
-#define E1000_CTRL_EXT_RO_DIS    0x00020000    /* Relaxed Ordering disable */
-#define E1000_CTRL_EXT_LINK_MODE_MASK 0x00C00000
-#define E1000_CTRL_EXT_LINK_MODE_GMII 0x00000000
-#define E1000_CTRL_EXT_LINK_MODE_TBI  0x00C00000
-#define E1000_CTRL_EXT_LINK_MODE_KMRN 0x00000000
-#define E1000_CTRL_EXT_LINK_MODE_SERDES  0x00C00000
-#define E1000_CTRL_EXT_LINK_MODE_SGMII   0x00800000
-#define E1000_CTRL_EXT_WR_WMARK_MASK  0x03000000
-#define E1000_CTRL_EXT_WR_WMARK_256   0x00000000
-#define E1000_CTRL_EXT_WR_WMARK_320   0x01000000
-#define E1000_CTRL_EXT_WR_WMARK_384   0x02000000
-#define E1000_CTRL_EXT_WR_WMARK_448   0x03000000
-#define E1000_CTRL_EXT_DRV_LOAD       0x10000000       /* Driver loaded bit for FW */
-#define E1000_CTRL_EXT_IAME           0x08000000       /* Interrupt acknowledge Auto-mask */
-#define E1000_CTRL_EXT_INT_TIMER_CLR  0x20000000       /* Clear Interrupt timers after IMS clear */
-#define E1000_CRTL_EXT_PB_PAREN       0x01000000       /* packet buffer parity error detection enabled */
-#define E1000_CTRL_EXT_DF_PAREN       0x02000000       /* descriptor FIFO parity error detection enable */
-#define E1000_CTRL_EXT_GHOST_PAREN    0x40000000
-
-/* Device Status */
-#define E1000_STATUS_FD         0x00000001      /* Full duplex.0=half,1=full */
-#define E1000_STATUS_LU         0x00000002      /* Link up.0=no,1=link */
-#define E1000_STATUS_FUNC_MASK  0x0000000C      /* PCI Function Mask */
-#define E1000_STATUS_FUNC_SHIFT 2
-#define E1000_STATUS_FUNC_0     0x00000000      /* Function 0 */
-#define E1000_STATUS_FUNC_1     0x00000004      /* Function 1 */
-#define E1000_STATUS_TXOFF      0x00000010      /* transmission paused */
-#define E1000_STATUS_TBIMODE    0x00000020      /* TBI mode */
-#define E1000_STATUS_SPEED_MASK 0x000000C0
-#define E1000_STATUS_SPEED_10   0x00000000      /* Speed 10Mb/s */
-#define E1000_STATUS_SPEED_100  0x00000040      /* Speed 100Mb/s */
-#define E1000_STATUS_SPEED_1000 0x00000080      /* Speed 1000Mb/s */
-#define E1000_STATUS_LAN_INIT_DONE 0x00000200   /* Lan Init Completion
-                                                   by EEPROM/Flash */
-#define E1000_STATUS_ASDV       0x00000300      /* Auto speed detect value */
-#define E1000_STATUS_DOCK_CI    0x00000800      /* Change in Dock/Undock state. Clear on write '0'. */
-#define E1000_STATUS_GIO_MASTER_ENABLE 0x00080000 /* Status of Master requests. */
-#define E1000_STATUS_MTXCKOK    0x00000400      /* MTX clock running OK */
-#define E1000_STATUS_PCI66      0x00000800      /* In 66Mhz slot */
-#define E1000_STATUS_BUS64      0x00001000      /* In 64 bit slot */
-#define E1000_STATUS_PCIX_MODE  0x00002000      /* PCI-X mode */
-#define E1000_STATUS_PCIX_SPEED 0x0000C000      /* PCI-X bus speed */
-#define E1000_STATUS_BMC_SKU_0  0x00100000 /* BMC USB redirect disabled */
-#define E1000_STATUS_BMC_SKU_1  0x00200000 /* BMC SRAM disabled */
-#define E1000_STATUS_BMC_SKU_2  0x00400000 /* BMC SDRAM disabled */
-#define E1000_STATUS_BMC_CRYPTO 0x00800000 /* BMC crypto disabled */
-#define E1000_STATUS_BMC_LITE   0x01000000 /* BMC external code execution disabled */
-#define E1000_STATUS_RGMII_ENABLE 0x02000000 /* RGMII disabled */
-#define E1000_STATUS_FUSE_8       0x04000000
-#define E1000_STATUS_FUSE_9       0x08000000
-#define E1000_STATUS_SERDES0_DIS  0x10000000 /* SERDES disabled on port 0 */
-#define E1000_STATUS_SERDES1_DIS  0x20000000 /* SERDES disabled on port 1 */
-
-/* EEPROM/Flash Control */
-#define E1000_EECD_SK        0x00000001 /* EEPROM Clock */
-#define E1000_EECD_CS        0x00000002 /* EEPROM Chip Select */
-#define E1000_EECD_DI        0x00000004 /* EEPROM Data In */
-#define E1000_EECD_DO        0x00000008 /* EEPROM Data Out */
-#define E1000_EECD_FWE_MASK  0x00000030
-#define E1000_EECD_FWE_DIS   0x00000010 /* Disable FLASH writes */
-#define E1000_EECD_FWE_EN    0x00000020 /* Enable FLASH writes */
-#define E1000_EECD_FWE_SHIFT 4
-#define E1000_EECD_REQ       0x00000040 /* EEPROM Access Request */
-#define E1000_EECD_GNT       0x00000080 /* EEPROM Access Grant */
-#define E1000_EECD_PRES      0x00000100 /* EEPROM Present */
-#define E1000_EECD_SIZE      0x00000200 /* EEPROM Size (0=64 word 1=256 word) */
-#define E1000_EECD_ADDR_BITS 0x00000400 /* EEPROM Addressing bits based on type
-                                         * (0-small, 1-large) */
-#define E1000_EECD_TYPE      0x00002000 /* EEPROM Type (1-SPI, 0-Microwire) */
-#ifndef E1000_EEPROM_GRANT_ATTEMPTS
-#define E1000_EEPROM_GRANT_ATTEMPTS 1000 /* EEPROM # attempts to gain grant */
-#endif
-#define E1000_EECD_AUTO_RD          0x00000200  /* EEPROM Auto Read done */
-#define E1000_EECD_SIZE_EX_MASK     0x00007800  /* EEprom Size */
-#define E1000_EECD_SIZE_EX_SHIFT    11
-#define E1000_EECD_NVADDS    0x00018000 /* NVM Address Size */
-#define E1000_EECD_SELSHAD   0x00020000 /* Select Shadow RAM */
-#define E1000_EECD_INITSRAM  0x00040000 /* Initialize Shadow RAM */
-#define E1000_EECD_FLUPD     0x00080000 /* Update FLASH */
-#define E1000_EECD_AUPDEN    0x00100000 /* Enable Autonomous FLASH update */
-#define E1000_EECD_SHADV     0x00200000 /* Shadow RAM Data Valid */
-#define E1000_EECD_SEC1VAL   0x00400000 /* Sector One Valid */
-#define E1000_EECD_SECVAL_SHIFT      22
-#define E1000_STM_OPCODE     0xDB00
-#define E1000_HICR_FW_RESET  0xC0
-
-#define E1000_SHADOW_RAM_WORDS     2048
-#define E1000_ICH_NVM_SIG_WORD     0x13
-#define E1000_ICH_NVM_SIG_MASK     0xC0
-
-/* Header split receive */
-#define E1000_RFCTL_ISCSI_DIS           0x00000001
-#define E1000_RFCTL_ISCSI_DWC_MASK      0x0000003E
-#define E1000_RFCTL_ISCSI_DWC_SHIFT     1
-#define E1000_RFCTL_NFSW_DIS            0x00000040
-#define E1000_RFCTL_NFSR_DIS            0x00000080
-#define E1000_RFCTL_NFS_VER_MASK        0x00000300
-#define E1000_RFCTL_NFS_VER_SHIFT       8
-#define E1000_RFCTL_IPV6_DIS            0x00000400
-#define E1000_RFCTL_IPV6_XSUM_DIS       0x00000800
-#define E1000_RFCTL_ACK_DIS             0x00001000
-#define E1000_RFCTL_ACKD_DIS            0x00002000
-#define E1000_RFCTL_IPFRSP_DIS          0x00004000
-#define E1000_RFCTL_EXTEN               0x00008000
-#define E1000_RFCTL_IPV6_EX_DIS         0x00010000
-#define E1000_RFCTL_NEW_IPV6_EXT_DIS    0x00020000
-
-/* Receive Descriptor Control */
-#define E1000_RXDCTL_PTHRESH 0x0000003F        /* RXDCTL Prefetch Threshold */
-#define E1000_RXDCTL_HTHRESH 0x00003F00        /* RXDCTL Host Threshold */
-#define E1000_RXDCTL_WTHRESH 0x003F0000        /* RXDCTL Writeback Threshold */
-#define E1000_RXDCTL_GRAN    0x01000000        /* RXDCTL Granularity */
-
-/* MDI Control */
-#define E1000_MDIC_DATA_MASK 0x0000FFFF
-#define E1000_MDIC_REG_MASK  0x001F0000
-#define E1000_MDIC_REG_SHIFT 16
-#define E1000_MDIC_PHY_MASK  0x03E00000
-#define E1000_MDIC_PHY_SHIFT 21
-#define E1000_MDIC_OP_WRITE  0x04000000
-#define E1000_MDIC_OP_READ   0x08000000
-#define E1000_MDIC_READY     0x10000000
-#define E1000_MDIC_INT_EN    0x20000000
-#define E1000_MDIC_ERROR     0x40000000
-
-/* EEPROM Commands - Microwire */
-#define EEPROM_READ_OPCODE_MICROWIRE  0x6  /* EEPROM read opcode */
-#define EEPROM_WRITE_OPCODE_MICROWIRE 0x5  /* EEPROM write opcode */
-#define EEPROM_ERASE_OPCODE_MICROWIRE 0x7  /* EEPROM erase opcode */
-#define EEPROM_EWEN_OPCODE_MICROWIRE  0x13 /* EEPROM erase/write enable */
-#define EEPROM_EWDS_OPCODE_MICROWIRE  0x10 /* EEPROM erast/write disable */
-
-/* EEPROM Word Offsets */
-#define EEPROM_COMPAT                 0x0003
-#define EEPROM_ID_LED_SETTINGS        0x0004
-#define EEPROM_VERSION                0x0005
-#define EEPROM_SERDES_AMPLITUDE       0x0006 /* For SERDES output amplitude adjustment. */
-#define EEPROM_PHY_CLASS_WORD         0x0007
-#define EEPROM_INIT_CONTROL1_REG      0x000A
-#define EEPROM_INIT_CONTROL2_REG      0x000F
-#define EEPROM_SWDEF_PINS_CTRL_PORT_1 0x0010
-#define EEPROM_INIT_CONTROL3_PORT_B   0x0014
-#define EEPROM_INIT_3GIO_3            0x001A
-#define EEPROM_SWDEF_PINS_CTRL_PORT_0 0x0020
-#define EEPROM_INIT_CONTROL3_PORT_A   0x0024
-#define EEPROM_CFG                    0x0012
-#define EEPROM_FLASH_VERSION          0x0032
-#define EEPROM_CHECKSUM_REG           0x003F
-
-#define E1000_EEPROM_CFG_DONE         0x00040000   /* MNG config cycle done */
-#define E1000_EEPROM_CFG_DONE_PORT_1  0x00080000   /* ...for second port */
-
-/* Transmit Descriptor */
-struct e1000_tx_desc {
-    uint64_t buffer_addr;       /* Address of the descriptor's data buffer */
-    union {
-        uint32_t data;
-        struct {
-            uint16_t length;    /* Data buffer length */
-            uint8_t cso;        /* Checksum offset */
-            uint8_t cmd;        /* Descriptor control */
-        } flags;
-    } lower;
-    union {
-        uint32_t data;
-        struct {
-            uint8_t status;     /* Descriptor status */
-            uint8_t css;        /* Checksum start */
-            uint16_t special;
-        } fields;
-    } upper;
-};
-
-/* Transmit Descriptor bit definitions */
-#define E1000_TXD_DTYP_D     0x00100000 /* Data Descriptor */
-#define E1000_TXD_DTYP_C     0x00000000 /* Context Descriptor */
-#define E1000_TXD_POPTS_IXSM 0x01       /* Insert IP checksum */
-#define E1000_TXD_POPTS_TXSM 0x02       /* Insert TCP/UDP checksum */
-#define E1000_TXD_CMD_EOP    0x01000000 /* End of Packet */
-#define E1000_TXD_CMD_IFCS   0x02000000 /* Insert FCS (Ethernet CRC) */
-#define E1000_TXD_CMD_IC     0x04000000 /* Insert Checksum */
-#define E1000_TXD_CMD_RS     0x08000000 /* Report Status */
-#define E1000_TXD_CMD_RPS    0x10000000 /* Report Packet Sent */
-#define E1000_TXD_CMD_DEXT   0x20000000 /* Descriptor extension (0 = legacy) */
-#define E1000_TXD_CMD_VLE    0x40000000 /* Add VLAN tag */
-#define E1000_TXD_CMD_IDE    0x80000000 /* Enable Tidv register */
-#define E1000_TXD_STAT_DD    0x00000001 /* Descriptor Done */
-#define E1000_TXD_STAT_EC    0x00000002 /* Excess Collisions */
-#define E1000_TXD_STAT_LC    0x00000004 /* Late Collisions */
-#define E1000_TXD_STAT_TU    0x00000008 /* Transmit underrun */
-#define E1000_TXD_CMD_TCP    0x01000000 /* TCP packet */
-#define E1000_TXD_CMD_IP     0x02000000 /* IP packet */
-#define E1000_TXD_CMD_TSE    0x04000000 /* TCP Seg enable */
-#define E1000_TXD_STAT_TC    0x00000004 /* Tx Underrun */
-
-/* Transmit Control */
-#define E1000_TCTL_RST    0x00000001    /* software reset */
-#define E1000_TCTL_EN     0x00000002    /* enable tx */
-#define E1000_TCTL_BCE    0x00000004    /* busy check enable */
-#define E1000_TCTL_PSP    0x00000008    /* pad short packets */
-#define E1000_TCTL_CT     0x00000ff0    /* collision threshold */
-#define E1000_TCTL_COLD   0x003ff000    /* collision distance */
-#define E1000_TCTL_SWXOFF 0x00400000    /* SW Xoff transmission */
-#define E1000_TCTL_PBE    0x00800000    /* Packet Burst Enable */
-#define E1000_TCTL_RTLC   0x01000000    /* Re-transmit on late collision */
-#define E1000_TCTL_NRTU   0x02000000    /* No Re-transmit on underrun */
-#define E1000_TCTL_MULR   0x10000000    /* Multiple request support */
-
-/* Transmit Descriptor Control */
-#define E1000_TXDCTL_ENABLE  0x02000000     /* Enable the TX queue */
-#define E1000_TXDCTL_MAGIC   0x01000000     /* No idea what this does. */
-
-/* Receive Descriptor */
-struct e1000_rx_desc {
-    uint64_t buffer_addr; /* Address of the descriptor's data buffer */
-    uint16_t length;     /* Length of data DMAed into data buffer */
-    uint16_t csum;       /* Packet checksum */
-    uint8_t status;      /* Descriptor status */
-    uint8_t errors;      /* Descriptor Errors */
-    uint16_t special;
-};
-
-/* Receive Descriptor bit definitions */
-#define E1000_RXD_STAT_DD       0x01    /* Descriptor Done */
-#define E1000_RXD_STAT_EOP      0x02    /* End of Packet */
-#define E1000_RXD_STAT_IXSM     0x04    /* Ignore checksum */
-#define E1000_RXD_STAT_VP       0x08    /* IEEE VLAN Packet */
-#define E1000_RXD_STAT_UDPCS    0x10    /* UDP xsum caculated */
-#define E1000_RXD_STAT_TCPCS    0x20    /* TCP xsum calculated */
-#define E1000_RXD_STAT_IPCS     0x40    /* IP xsum calculated */
-#define E1000_RXD_STAT_PIF      0x80    /* passed in-exact filter */
-#define E1000_RXD_STAT_IPIDV    0x200   /* IP identification valid */
-#define E1000_RXD_STAT_UDPV     0x400   /* Valid UDP checksum */
-#define E1000_RXD_STAT_ACK      0x8000  /* ACK Packet indication */
-#define E1000_RXD_ERR_CE        0x01    /* CRC Error */
-#define E1000_RXD_ERR_SE        0x02    /* Symbol Error */
-#define E1000_RXD_ERR_SEQ       0x04    /* Sequence Error */
-#define E1000_RXD_ERR_CXE       0x10    /* Carrier Extension Error */
-#define E1000_RXD_ERR_TCPE      0x20    /* TCP/UDP Checksum Error */
-#define E1000_RXD_ERR_IPE       0x40    /* IP Checksum Error */
-#define E1000_RXD_ERR_RXE       0x80    /* Rx Data Error */
-#define E1000_RXD_SPC_VLAN_MASK 0x0FFF  /* VLAN ID is in lower 12 bits */
-#define E1000_RXD_SPC_PRI_MASK  0xE000  /* Priority is in upper 3 bits */
-#define E1000_RXD_SPC_PRI_SHIFT 13
-#define E1000_RXD_SPC_CFI_MASK  0x1000  /* CFI is bit 12 */
-#define E1000_RXD_SPC_CFI_SHIFT 12
-
-#define E1000_RXDEXT_STATERR_CE    0x01000000
-#define E1000_RXDEXT_STATERR_SE    0x02000000
-#define E1000_RXDEXT_STATERR_SEQ   0x04000000
-#define E1000_RXDEXT_STATERR_CXE   0x10000000
-#define E1000_RXDEXT_STATERR_TCPE  0x20000000
-#define E1000_RXDEXT_STATERR_IPE   0x40000000
-#define E1000_RXDEXT_STATERR_RXE   0x80000000
-
-#define E1000_RXDPS_HDRSTAT_HDRSP        0x00008000
-#define E1000_RXDPS_HDRSTAT_HDRLEN_MASK  0x000003FF
-
-/* Receive Address */
-#define E1000_RAH_AV  0x80000000        /* Receive descriptor valid */
-
-/* Offload Context Descriptor */
-struct e1000_context_desc {
-    union {
-        uint32_t ip_config;
-        struct {
-            uint8_t ipcss;      /* IP checksum start */
-            uint8_t ipcso;      /* IP checksum offset */
-            uint16_t ipcse;     /* IP checksum end */
-        } ip_fields;
-    } lower_setup;
-    union {
-        uint32_t tcp_config;
-        struct {
-            uint8_t tucss;      /* TCP checksum start */
-            uint8_t tucso;      /* TCP checksum offset */
-            uint16_t tucse;     /* TCP checksum end */
-        } tcp_fields;
-    } upper_setup;
-    uint32_t cmd_and_length;    /* */
-    union {
-        uint32_t data;
-        struct {
-            uint8_t status;     /* Descriptor status */
-            uint8_t hdr_len;    /* Header length */
-            uint16_t mss;       /* Maximum segment size */
-        } fields;
-    } tcp_seg_setup;
-};
-
-/* Offload data descriptor */
-struct e1000_data_desc {
-    uint64_t buffer_addr;       /* Address of the descriptor's buffer address */
-    union {
-        uint32_t data;
-        struct {
-            uint16_t length;    /* Data buffer length */
-            uint8_t typ_len_ext;        /* */
-            uint8_t cmd;        /* */
-        } flags;
-    } lower;
-    union {
-        uint32_t data;
-        struct {
-            uint8_t status;     /* Descriptor status */
-            uint8_t popts;      /* Packet Options */
-            uint16_t special;   /* */
-        } fields;
-    } upper;
-};
-
-/* Management Control */
-#define E1000_MANC_SMBUS_EN      0x00000001 /* SMBus Enabled - RO */
-#define E1000_MANC_ASF_EN        0x00000002 /* ASF Enabled - RO */
-#define E1000_MANC_R_ON_FORCE    0x00000004 /* Reset on Force TCO - RO */
-#define E1000_MANC_RMCP_EN       0x00000100 /* Enable RCMP 026Fh Filtering */
-#define E1000_MANC_0298_EN       0x00000200 /* Enable RCMP 0298h Filtering */
-#define E1000_MANC_IPV4_EN       0x00000400 /* Enable IPv4 */
-#define E1000_MANC_IPV6_EN       0x00000800 /* Enable IPv6 */
-#define E1000_MANC_SNAP_EN       0x00001000 /* Accept LLC/SNAP */
-#define E1000_MANC_ARP_EN        0x00002000 /* Enable ARP Request Filtering */
-#define E1000_MANC_NEIGHBOR_EN   0x00004000 /* Enable Neighbor Discovery
-                                             * Filtering */
-#define E1000_MANC_ARP_RES_EN    0x00008000 /* Enable ARP response Filtering */
-#define E1000_MANC_TCO_RESET     0x00010000 /* TCO Reset Occurred */
-#define E1000_MANC_RCV_TCO_EN    0x00020000 /* Receive TCO Packets Enabled */
-#define E1000_MANC_REPORT_STATUS 0x00040000 /* Status Reporting Enabled */
-#define E1000_MANC_RCV_ALL       0x00080000 /* Receive All Enabled */
-#define E1000_MANC_BLK_PHY_RST_ON_IDE   0x00040000 /* Block phy resets */
-#define E1000_MANC_EN_MAC_ADDR_FILTER   0x00100000 /* Enable MAC address
-                                                    * filtering */
-#define E1000_MANC_EN_MNG2HOST   0x00200000 /* Enable MNG packets to host
-                                             * memory */
-#define E1000_MANC_EN_IP_ADDR_FILTER    0x00400000 /* Enable IP address
-                                                    * filtering */
-#define E1000_MANC_EN_XSUM_FILTER   0x00800000 /* Enable checksum filtering */
-#define E1000_MANC_BR_EN         0x01000000 /* Enable broadcast filtering */
-#define E1000_MANC_SMB_REQ       0x01000000 /* SMBus Request */
-#define E1000_MANC_SMB_GNT       0x02000000 /* SMBus Grant */
-#define E1000_MANC_SMB_CLK_IN    0x04000000 /* SMBus Clock In */
-#define E1000_MANC_SMB_DATA_IN   0x08000000 /* SMBus Data In */
-#define E1000_MANC_SMB_DATA_OUT  0x10000000 /* SMBus Data Out */
-#define E1000_MANC_SMB_CLK_OUT   0x20000000 /* SMBus Clock Out */
-
-#define E1000_MANC_SMB_DATA_OUT_SHIFT  28 /* SMBus Data Out Shift */
-#define E1000_MANC_SMB_CLK_OUT_SHIFT   29 /* SMBus Clock Out Shift */
-
-/* For checksumming, the sum of all words in the EEPROM should equal 0xBABA. */
-#define EEPROM_SUM 0xBABA
-
-/* This defines the bits that are set in the Interrupt Mask
- * Set/Read Register.  Each bit is documented below:
- *   o RXT0   = Receiver Timer Interrupt (ring 0)
- *   o TXDW   = Transmit Descriptor Written Back
- *   o RXDMT0 = Receive Descriptor Minimum Threshold hit (ring 0)
- *   o RXSEQ  = Receive Sequence Error
- *   o LSC    = Link Status Change
- */
-#define IMS_ENABLE_MASK ( \
-    E1000_IMS_RXT0   |    \
-    E1000_IMS_TXDW   |    \
-    E1000_IMS_RXDMT0 |    \
-    E1000_IMS_RXSEQ  |    \
-    E1000_IMS_LSC)
-
-#endif /* _E1000_HW_H_ */
index 6c2ecee..fec4093 100644 (file)
@@ -6,9 +6,6 @@
 
 #include <smp.h>
 
-#include <arch/rl8168.h>
-#include <arch/ne2k.h>
-#include <arch/e1000.h>
 #include <arch/mptables.h>
 #include <arch/pci.h>
 #include <arch/ioapic.h>
@@ -92,15 +89,17 @@ void arch_init()
        #ifdef CONFIG_SINGLE_CORE
                warn("You currently can't have networking if you boot into single core mode!!\n");
        #else
-               /* TODO: need to call these init methods when we detect the devices, not
-                * the other way around */
+               /* TODO: use something like linux's device_init() to call these. */
                #ifdef CONFIG_RL8168
+               extern void rl8168_init(void);          
                rl8168_init();          
                #endif
                #ifdef CONFIG_NE2K
+               extern void ne2k_init(void);            
                ne2k_init();
                #endif
                #ifdef CONFIG_E1000
+               extern void e1000_init(void);           
                e1000_init();
                #endif
        #endif // CONFIG_SINGLE_CORE
diff --git a/kern/arch/i686/ne2k.c b/kern/arch/i686/ne2k.c
deleted file mode 100644 (file)
index df297b0..0000000
+++ /dev/null
@@ -1,453 +0,0 @@
-/*
- * Copyright (c) 2009 The Regents of the University of California
- * See LICENSE for details.
- */
-
-#ifdef __SHARC__
-#pragma nosharc
-#endif
-
-#include <arch/mmu.h>
-#include <arch/x86.h>
-#include <arch/smp.h>
-#include <arch/apic.h>
-#include <arch/pci.h>
-#include <arch/ne2k.h>
-
-#include <ros/memlayout.h>
-
-#include <atomic.h>
-#include <stdio.h>
-#include <string.h>
-#include <trap.h>
-#include <kmalloc.h>
-
-#include <pmap.h>
-#include <time.h>
-
-/** @file
- * @brief NE2K Driver Sketch
- *
- * EXPERIMENTAL.
- *
- * Rough driver. Appears to work in QEMU. Probably completely broken under heavy load.
- *
- * @author Paul Pearce <pearce@eecs.berkeley.edu>
- *
- * @todo Everything
- */
-
-#define NE2K_RESET_R_ADDR 0x1f
-#define NE2K_PG0_RW_CR 0x00
-#define NE2K_PG0_RW_ISR 0x07
-#define NE2K_PG0_W_IMR 0x0F
-#define NE2K_PG0_W_PSTRT 0x1
-#define NE2K_PG0_W_PSTP 0x2
-#define NE2K_PG0_W_RCR 0xC
-#define NE2K_PG0_R_RSR 0xC
-#define NE2K_PG0_R_TSR 0x4
-#define NE2K_PG0_W_TCR 0xD
-#define NE2K_PG1_RW_PAR 0x1
-#define NE2K_PG0_W_RSAR0 0x08
-#define NE2K_PG0_W_RSAR1 0x09
-#define NE2K_PG0_W_RBCR0 0x0A
-#define NE2K_PG0_W_RBCR1 0x0B
-#define NE2K_PG0_W_TBCR0 0x05
-#define NE2K_PG0_W_TBCR1 0x06
-#define NE2K_PG0_W_TPSR  0x04
-#define NE2K_PG0_W_DCR 0x0E
-#define NE2K_PG1_RW_CURR 0x07
-#define NE2K_PG0_RW_BNRY 0x03
-
-#define NE2K_PAGE_SIZE 256
-
-#define NE2K_PMEM_START   (16*1024)
-#define NE2K_PMEM_SIZE   (32*1024)
-#define NE2K_NUM_PAGES                 ((NE2K_PMEM_SIZE - NE2K_PMEM_START) / NE2K_PAGE_SIZE)
-#define NE2K_NUM_RECV_PAGES    (NE2K_NUM_PAGES / 2)
-#define NE2K_NUM_SEND_PAGES    (NE2K_NUM_PAGES / 2)
-#define NE2K_FIRST_RECV_PAGE   (NE2K_PMEM_START / NE2K_PAGE_SIZE)
-#define NE2K_LAST_RECV_PAGE    NE2K_FIRST_RECV_PAGE + NE2K_NUM_RECV_PAGES
-#define NE2K_FIRST_SEND_PAGE   NE2K_LAST_RECV_PAGE + 1
-
-
-#define SET_PAGE_0() (inb(ne2k_io_base_addr + NE2K_PG0_RW_CR) & 0x3F)
-
-uint32_t ne2k_irq;      // Fix this
-uint32_t ne2k_io_base_addr;
-
-void* base_page;
-uint32_t num_pages = 0;
-
-void ne2k_init() {
-       
-       if (ne2k_scan_pci() < 0) return;
-       ne2k_mem_alloc();
-       ne2k_configure_nic();
-       ne2k_read_mac();
-       printk("Network Card MAC Address: %02x:%02x:%02x:%02x:%02x:%02x\n", 
-          device_mac[0],device_mac[1],device_mac[2],
-          device_mac[3],device_mac[4],device_mac[5]);
-       //ne2k_test_interrupts();
-       send_frame = &ne2k_send_frame;
-
-       ne2k_setup_interrupts();
-
-       eth_up = 1;
-
-       return;
-}
-
-
-int ne2k_scan_pci() {
-       struct pci_device *pcidev;
-       uint32_t result;
-       printk("Searching for NE2000 Network device...");
-       STAILQ_FOREACH(pcidev, &pci_devices, all_dev) {
-               /* Ignore non NE2K Devices */
-               if ((pcidev->ven_id != NE2K_VENDOR_ID) ||
-                  (pcidev->dev_id != NE2K_DEV_ID))
-                       continue;
-               printk(" found on BUS %x DEV %x\n", pcidev->bus, pcidev->dev);
-               /* Find the IRQ */
-               ne2k_irq = pcidev->irqline;
-               ne2k_debug("-->IRQ: %u\n", ne2k_irq);
-               /* Loop over the BARs */
-               for (int k = 0; k <= 5; k++) {
-                       int reg = 4 + k;
-               result = pcidev_read32(pcidev, reg << 2);       // SHAME!
-                       if (result == 0) // (0 denotes no valid data)
-                               continue;
-                       // Read the bottom bit of the BAR. 
-                       if (result & PCI_BAR_IO_MASK) {
-                               result = result & PCI_IO_MASK;
-                               ne2k_debug("-->BAR%u: %s --> %x\n", k, "IO", result);
-                       } else {
-                               result = result & PCI_MEM_MASK;
-                               ne2k_debug("-->BAR%u: %s --> %x\n", k, "MEM", result);
-                       }
-                       // TODO Switch to memory mapped instead of IO?
-                       if (k == 0) // BAR0 denotes the IO Addr for the device
-                               ne2k_io_base_addr = result;                                             
-               }
-               return 0;
-       }
-       printk(" not found. No device configured.\n");
-       return -1;
-}
-
-void ne2k_configure_nic() {
-       
-       ne2k_debug("-->Configuring Device.\n");
-       
-       // Reset. Yes reading from this addr resets it
-       inb(ne2k_io_base_addr + NE2K_RESET_R_ADDR);
-
-       // Configure
-       outb(ne2k_io_base_addr + NE2K_PG0_RW_CR,  0x22);
-       outb(ne2k_io_base_addr + NE2K_PG0_W_PSTRT,  NE2K_FIRST_RECV_PAGE);
-        outb(ne2k_io_base_addr + NE2K_PG0_RW_BNRY, NE2K_FIRST_RECV_PAGE + 1);
-
-        outb(ne2k_io_base_addr + NE2K_PG0_RW_CR, (0x22 & 0x3F) | 0x40);
-       outb(ne2k_io_base_addr + NE2K_PG1_RW_CURR, NE2K_FIRST_RECV_PAGE + 2);
-       outb(ne2k_io_base_addr + NE2K_PG0_RW_CR, 0x22);
-       outb(ne2k_io_base_addr + NE2K_PG0_W_PSTP, NE2K_LAST_RECV_PAGE);
-       outb(ne2k_io_base_addr + NE2K_PG0_W_DCR, 0x94); 
-       outb(ne2k_io_base_addr + NE2K_PG0_RW_CR,  0x22);
-       
-       outb(ne2k_io_base_addr + NE2K_PG0_W_RCR,  0xDF);
-       outb(ne2k_io_base_addr + NE2K_PG0_W_TCR,  0xE0);
-       
-
-       //uint8_t isr = inb(ne2k_io_base_addr + NE2K_PG0_RW_ISR);
-       //cprintf("isr: %x\n", isr);
-
-       
-       return;
-}
-
-void ne2k_setup_interrupts() {
-       
-       extern handler_t interrupt_handlers[];
-       
-       ne2k_debug("-->Setting interrupts.\n");
-       
-       // Kernel based interrupt stuff
-       register_interrupt_handler(interrupt_handlers, KERNEL_IRQ_OFFSET + ne2k_irq, ne2k_interrupt_handler, (void *)0);
-       
-#ifdef CONFIG_ENABLE_MPTABLES
-       ioapic_route_irq(ne2k_irq, 0);  
-#else
-       pic_unmask_irq(ne2k_irq);
-       unmask_lapic_lvt(LAPIC_LVT_LINT0);
-       enable_irq();
-#endif
-       
-       SET_PAGE_0();
-
-        outb(ne2k_io_base_addr + NE2K_PG0_W_IMR,  0xBF);
-
-       outb(ne2k_io_base_addr + NE2K_PG0_RW_ISR, 0xFF);
-       return;
-}
-
-void ne2k_mem_alloc() {
-       
-       num_pages = ROUNDUP(NE2K_NUM_PAGES * NE2K_PAGE_SIZE, PGSIZE) / PGSIZE;
-       base_page = get_cont_pages(LOG2_UP(num_pages), 0);      
-}
-
-void ne2k_read_mac() {
-
-       uint8_t cr = inb(ne2k_io_base_addr + NE2K_PG0_RW_CR);
-       
-       // Set correct bits
-       outb(ne2k_io_base_addr + NE2K_PG0_RW_CR, 0xA);
-       outb(ne2k_io_base_addr + NE2K_PG0_W_RSAR0, 0x0);
-        outb(ne2k_io_base_addr + NE2K_PG0_W_RSAR1, 0x0);
-        outb(ne2k_io_base_addr + NE2K_PG0_W_RBCR0, 0x6);
-        outb(ne2k_io_base_addr + NE2K_PG0_W_RBCR1, 0x0);
-
-
-       for (int i = 0; i < 6; i++)
-               device_mac[i] = inb(ne2k_io_base_addr + 0x10) & inb(ne2k_io_base_addr + 0x10);
-
-       // Set page 1
-        outb(ne2k_io_base_addr + NE2K_PG0_RW_CR, (cr & 0x3F) | 0x40);
-
-       for (int i = 0; i < 6; i++) 
-           outb(ne2k_io_base_addr + NE2K_PG1_RW_PAR + i, device_mac[i]);
-
-       
-       ne2k_debug("-->DEVICE MAC: %02x:%02x:%02x:%02x:%02x:%02x\n", 0xFF & device_mac[0], 0xFF & device_mac[1],        
-                                                                   0xFF & device_mac[2], 0xFF & device_mac[3], 
-                                                                0xFF & device_mac[4], 0xFF & device_mac[5]);
-       // Restore old setting.
-       outb(ne2k_io_base_addr + NE2K_PG0_RW_CR, cr);
-       return;
-}
-
-void ne2k_test_interrupts() {
-       
-       cprintf("Generating Interrupt...\n");
-       outb(ne2k_io_base_addr + 0x0A, 0x00);
-       outb(ne2k_io_base_addr + 0x0B, 0x00);
-       outb(ne2k_io_base_addr + 0x00, 0x0A);
-       udelay(10000000);
-
-       cprintf("Generating Interrupt again...\n");
-       outb(ne2k_io_base_addr + 0x0A, 0x00);
-       outb(ne2k_io_base_addr + 0x0B, 0x00);
-       outb(ne2k_io_base_addr + 0x00, 0x0A);
-       udelay(10000000);
-       
-}
-
-// We need to evaluate this routine in terms of concurrency.
-// We also need to figure out whats up with different core interrupts
-void ne2k_interrupt_handler(struct hw_trapframe *hw_tf, void *data)
-{
-       
-       ne2k_interrupt_debug("\nNE2K interrupt on core %u!\n", lapic_get_id());
-
-       SET_PAGE_0();
-
-       uint8_t isr= inb(ne2k_io_base_addr + NE2K_PG0_RW_ISR);
-       ne2k_interrupt_debug("isr: %x\n", isr);
-       
-       while (isr != 0x0) {
-
-               // TODO: Other interrupt cases.
-
-               if (isr & 0x1) {
-                       ne2k_interrupt_debug("-->Packet received.\n");
-                       ne2k_handle_rx_packet();
-               }
-               
-               SET_PAGE_0();
-
-               // Clear interrupts
-               isr = inb(ne2k_io_base_addr + NE2K_PG0_RW_ISR);
-               outb(ne2k_io_base_addr + NE2K_PG0_RW_ISR, isr);
-
-       }
-
-       ne2k_handle_rx_packet();
-       
-       return;                         
-}
-
-// @TODO: Is this broken? Didn't change it after kmalloc changed
-void ne2k_handle_rx_packet() {
-       
-       SET_PAGE_0();
-
-        uint8_t bound = inb(ne2k_io_base_addr + NE2K_PG0_RW_BNRY);
-
-        uint8_t cr = inb(ne2k_io_base_addr + NE2K_PG0_RW_CR);
-        
-       // Set page 1
-        outb(ne2k_io_base_addr + NE2K_PG0_RW_CR, (cr & 0x3F) | 0x40);
-
-       uint8_t next = inb(ne2k_io_base_addr + NE2K_PG1_RW_CURR);
-
-       // Restore old setting.
-        outb(ne2k_io_base_addr + NE2K_PG0_RW_CR, cr);
-
-        uint8_t start = NE2K_FIRST_RECV_PAGE;
-        uint8_t stop = NE2K_LAST_RECV_PAGE;
-
-       // Broken mult packets?
-       if (((bound + 1) == next) || (((bound + 1) == stop) && (start == next))) {
-               ne2k_debug("NO PACKET TO PROCESS\n");
-               return;
-       }
-
-       uint32_t kmalloc_size;
-
-       if (MAX_FRAME_SIZE % NE2K_PAGE_SIZE) {
-               kmalloc_size = ((MAX_FRAME_SIZE / NE2K_PAGE_SIZE) + 1) * NE2K_PAGE_SIZE;
-       } else {
-               kmalloc_size = MAX_FRAME_SIZE;
-       }
-       
-       char *rx_buffer = kmalloc(kmalloc_size, 0);
-       
-       if (rx_buffer == NULL) panic ("Can't allocate page for incoming packet.");
-
-        uint8_t curr = bound + 1;
-
-       uint8_t header[4];
-       uint16_t packet_len = 0xFFFF;
-       uint16_t page_count = 0;
-       for (int i = 0, n = 0; i < (MAX_FRAME_SIZE / NE2K_PAGE_SIZE); i++) {
-               if (curr == stop)
-                       curr = start;                   
-
-               outb(ne2k_io_base_addr + NE2K_PG0_W_RSAR0, 0x0);
-               outb(ne2k_io_base_addr + NE2K_PG0_W_RSAR1, curr);
-
-
-               // Fix this. Its hard coded to 256
-               outb(ne2k_io_base_addr + NE2K_PG0_W_RBCR0, 0);
-               outb(ne2k_io_base_addr + NE2K_PG0_W_RBCR1, 0x1);
-       
-               outb(ne2k_io_base_addr + NE2K_PG0_RW_CR, 0x0A);
-
-               for (int j = 0; j < NE2K_PAGE_SIZE; j++) {
-                       uint8_t val = inb(ne2k_io_base_addr + 0x10);
-                       if ((i == 0) && (j < 4)) {
-                               header[j] = val;
-                       } else { 
-                               rx_buffer[n++] = val;
-                       }
-               }
-
-               if (i == 0) {
-                       packet_len = ((uint16_t)header[3] << 8) | (uint16_t)header[2];
-                       if (packet_len % NE2K_PAGE_SIZE) {
-                               page_count = (packet_len / NE2K_PAGE_SIZE) + 1;
-                       } else {
-                               page_count = (packet_len / NE2K_PAGE_SIZE);
-                       }
-               }
-               
-               if ((i + 1) == page_count)
-                       break;
-
-               curr++;
-       
-       }
-       outb(ne2k_io_base_addr + NE2K_PG0_RW_BNRY, curr);
-
-       if (packet_len == 0) {
-               ne2k_debug("Triggered on an empty packet.\n");
-               return;
-       }
-
-#ifdef CONFIG_APPSERVER
-       // Treat as a syscall frontend response packet if eth_type says so
-       // Will eventually go away, so not too worried about elegance here...
-       #include <frontend.h>
-       #include <arch/frontend.h>
-       uint16_t eth_type = htons(*(uint16_t*)(rx_buffer + 12));
-       if(eth_type == APPSERVER_ETH_TYPE) {
-               handle_appserver_packet(rx_buffer, packet_len);
-               kfree(rx_buffer);
-               return;
-       }
-#endif
-
-       spin_lock(&packet_buffers_lock);
-
-       if (num_packet_buffers >= MAX_PACKET_BUFFERS) {
-               printk("WARNING: DROPPING PACKET!\n");
-               spin_unlock(&packet_buffers_lock);
-               kfree(rx_buffer);
-               return;
-       }
-
-       packet_buffers[packet_buffers_tail] = rx_buffer;
-       packet_buffers_sizes[packet_buffers_tail] = packet_len;
-
-       packet_buffers_tail = (packet_buffers_tail + 1) % MAX_PACKET_BUFFERS;
-       num_packet_buffers++;
-
-       spin_unlock(&packet_buffers_lock);
-       
-       return;
-}
-
-// Main routine to send a frame. May be completely broken.
-int ne2k_send_frame(const char *data, size_t len) {
-
-       if (data == NULL)
-               return -1;
-       if (len == 0)
-               return 0;
-
-
-       if (len > MAX_FRAME_SIZE) {
-               ne2k_frame_debug("-->Frame Too Large!\n");
-               return -1;
-       }
-
-        outb(ne2k_io_base_addr + NE2K_PG0_W_IMR,  0x00);
-
-
-       // The TPSR takes a page #
-       // The RSAR takes a byte offset, but since a page is 256 bits
-       // and we are writing on page boundries, the low bits are 0, and
-       // the high bits are a page #
-       outb(ne2k_io_base_addr + NE2K_PG0_W_TPSR, NE2K_FIRST_SEND_PAGE);
-        outb(ne2k_io_base_addr + NE2K_PG0_W_RSAR0, 0x0);
-        outb(ne2k_io_base_addr + NE2K_PG0_W_RSAR1, NE2K_FIRST_SEND_PAGE);
-
-       
-       outb(ne2k_io_base_addr + NE2K_PG0_W_TBCR0, len & 0xFF);
-        outb(ne2k_io_base_addr + NE2K_PG0_W_TBCR1, len >> 8);
-
-        outb(ne2k_io_base_addr + NE2K_PG0_W_RBCR0, len & 0xFF);
-        outb(ne2k_io_base_addr + NE2K_PG0_W_RBCR1, len >> 8);
-
-       
-       outb(ne2k_io_base_addr + NE2K_PG0_RW_CR,  0x12);
-       
-
-       for (int i = 0; i<len; i = i + 1) {
-               outb(ne2k_io_base_addr + 0x10, *(uint8_t*)(data + i));
-               //ne2k_debug("sent: %x\n", *(uint8_t*)(data + i));
-       }
-       
-       while(( inb(ne2k_io_base_addr + NE2K_PG0_RW_ISR) & 0x40) == 0);
-
-        outb(ne2k_io_base_addr + NE2K_PG0_RW_ISR,  0x40);
-
-        outb(ne2k_io_base_addr + NE2K_PG0_W_IMR,  0xBF);
-
-        outb(ne2k_io_base_addr + NE2K_PG0_RW_CR,  0x1E);
-       
-       
-       return len;
-}
-
diff --git a/kern/arch/i686/ne2k.h b/kern/arch/i686/ne2k.h
deleted file mode 100644 (file)
index 7915428..0000000
+++ /dev/null
@@ -1,31 +0,0 @@
-#ifndef ROS_INC_NE2K_H
-#define ROS_INC_NE2K_H
-
-#include <ros/common.h>
-#include <trap.h>
-#include <pmap.h>
-#include <arch/pci.h>
-#include <net/nic_common.h>
-
-#define ne2k_debug(...)  //cprintf(__VA_ARGS__)  
-#define ne2k_interrupt_debug(...) //cprintf(__VA_ARGS__)  
-#define ne2k_frame_debug(...) //cprintf(__VA_ARGS__)  
-
-#define NIC_IRQ_CPU                    5
-
-#define NE2K_VENDOR_ID 0x10EC
-#define NE2K_DEV_ID 0x8029
-
-void ne2k_init();
-int ne2k_scan_pci();
-void ne2k_configure_nic();
-void ne2k_setup_interrupts();
-void ne2k_interrupt_handler(struct hw_trapframe *hw_tf, void *data);
-void ne2k_mem_alloc();
-void ne2k_read_mac();
-void ne2k_test_interrupts();
-void ne2k_handle_rx_packet();
-int ne2k_send_frame(const char *CT(len) data, size_t len);
-char *CT(PACKET_HEADER_SIZE + len) ne2k_packet_wrap(const char *CT(len) data, size_t len);
-
-#endif /* !ROS_INC_NE2K_H */
diff --git a/kern/arch/i686/rl8168.c b/kern/arch/i686/rl8168.c
deleted file mode 100644 (file)
index 08a6531..0000000
+++ /dev/null
@@ -1,687 +0,0 @@
-/** @filec
- * @brief RL8168 Driver       
- *
- * EXPERIMENTAL. DO NOT USE IF YOU DONT KNOW WHAT YOU ARE DOING
- *
- * See Info below 
- *
- * @author Paul Pearce <pearce@eecs.berkeley.edu>
- *
- */
-
-#ifdef __SHARC__
-#pragma nosharc
-#endif
-
-#include <arch/mmu.h>
-#include <arch/x86.h>
-#include <arch/smp.h>
-#include <arch/apic.h>
-#include <arch/pci.h>
-#include <arch/rl8168.h>
-
-#include <ros/memlayout.h>
-
-#include <atomic.h>
-#include <stdio.h>
-#include <string.h>
-#include <trap.h>
-#include <kmalloc.h>
-
-#include <pmap.h>
-
-#include <eth_audio.h>
-#include <net/pbuf.h>
-
-
-/** @file
- * @brief Realtek RL8168 Driver
- *
- * EXPERIMENTAL. DO NOT USE IF YOU DONT KNOW WHAT YOU ARE DOING
- *
- * This is a function rl8168 driver, that uses some really ugly hacks to achieve
- * UDP communication with a remote syscall server, without a network stack.
- *
- * To enable use, define CONFIG_NETWORKING in your Makelocal
- *
- * @author Paul Pearce <pearce@eecs.berkeley.edu>
- *
- * @todo Move documention below into doxygen format.
- * @todo See list in code
- */
-
-
-/* RealTek 8168d (8111d) NIC Driver
- *
- * Written by Paul Pearce.
- *
- * This is a really rough "driver". Really, its not a driver, just a kernel hack to give
- * the kernel a way to receive and send packets. The basis of the init code is the OSDEV
- * page on the 8169 chipset, which is a varient of this chipset (most 8169 drivers work 
- * on the 8168d). http://wiki.osdev.org/RTL8169
- * 
- * Basic ideas (although no direct code) were gleamed from the OpenBSD re(4) driver,
- * which can be found in sys/dev/ic/re.c. sys/dev/ic/rtl81x9reg.h is needed to make
- * sense of the constants used in re.c.
- *
- * This is an ongoing work in progress. Main thing is we need a kernel interface for PCI
- * devices and network devices, that we can hook into, instead of providing arbitary functions
- * 
- * TODO: Remove hacky syscall hack stuff (once we get a real stack).
- * TODO: Jumbo frame support
- * TODO: Use high priority transmit ring for syscall stuff.
- * TODO: Discuss panic conditions.
- * TODO: Shutdown cleanup kfrees()
- * TODO: Use onboard timer interrupt to check for packets, instead of writing a bit each time we have a packet.
- * TODO: CONCURRENCY!
- */
-
-struct Descriptor
-{
-    unsigned int command,  /* command/status dword */
-                 vlan,     /* currently unused */
-                 low_buf,  /* low 32-bits of physical buffer address */
-                 high_buf; /* high 32-bits of physical buffer address */
-};
-
-
-uint32_t rl8168_io_base_addr = 0;
-uint32_t rl8168_irq = 0;
-
-struct Descriptor *CT(NUM_RX_DESCRIPTORS) rx_des_kva;
-unsigned long rx_des_pa;
-
-struct Descriptor *CT(NUM_TX_DESCRIPTORS) tx_des_kva;
-unsigned long tx_des_pa;
-
-uint32_t rx_des_cur = 0;
-uint32_t tx_des_cur = 0;
-
-
-
-void rl8168_init() {
-
-       if (rl8168_scan_pci() < 0) return;
-       rl8168_read_mac();
-       printk("Network Card MAC Address: %02x:%02x:%02x:%02x:%02x:%02x\n", 
-          device_mac[0],device_mac[1],device_mac[2],
-          device_mac[3],device_mac[4],device_mac[5]);
-       rl8168_setup_descriptors();
-       rl8168_configure();
-       rl8168_setup_interrupts();
-       send_frame = &rl8168_send_frame;
-       send_pbuf = &rl8168_send_pbuf;
-
-       eth_up = 1;
-       
-       //Trigger sw based nic interrupt
-/*     cprintf("Generating interrupt...\n");
-       outb(rl8168_io_base_addr + 0x38, 0x1);
-       cprintf("sleeping\n");
-       udelay(3000000);
-       cprintf("done\n");
-*/
-       return;
-}
-
-
-int rl8168_scan_pci() {
-       struct pci_device *pcidev;
-       uint32_t result;
-       printk("Searching for RealTek 8168 Network device...");
-       STAILQ_FOREACH(pcidev, &pci_devices, all_dev) {
-               /* Ignore non RealTek 8168 Devices */
-               if ((pcidev->ven_id != REALTEK_VENDOR_ID) ||
-                  (pcidev->dev_id != REALTEK_DEV_ID))
-                       continue;
-               printk(" found on BUS %x DEV %x\n", pcidev->bus, pcidev->dev);
-               /* Find the IRQ */
-               rl8168_irq = pcidev->irqline;
-               rl8168_debug("-->IRQ: %u\n", rl8168_irq);
-               /* Loop over the BARs */
-               for (int k = 0; k <= 5; k++) {
-                       int reg = 4 + k;
-               result = pcidev_read32(pcidev, reg << 2);       // SHAME!
-                       if (result == 0) // (0 denotes no valid data)
-                               continue;
-                       // Read the bottom bit of the BAR. 
-                       if (result & PCI_BAR_IO_MASK) {
-                               result = result & PCI_IO_MASK;
-                               rl8168_debug("-->BAR%u: %s --> %x\n", k, "IO", result);
-                       } else {
-                               result = result & PCI_MEM_MASK;
-                               rl8168_debug("-->BAR%u: %s --> %x\n", k, "MEM", result);
-                       }
-                       // TODO Switch to memory mapped instead of IO?
-                       if (k == 0) // BAR0 denotes the IO Addr for the device
-                               rl8168_io_base_addr = result;                                           
-               }
-               rl8168_debug("-->hwrev: %x\n",
-                            inl(rl8168_io_base_addr + RL_HWREV_REG) & RL_HWREV_MASK);
-               return 0;
-       }
-       printk(" not found. No device configured.\n");
-       return -1;
-}
-
-void rl8168_read_mac() {
-       
-       for (int i = 0; i < 6; i++)
-          device_mac[i] = inb(rl8168_io_base_addr + RL_MAC_OFFSET + i); 
-       
-       rl8168_debug("-->DEVICE MAC: %02x:%02x:%02x:%02x:%02x:%02x\n", 0xFF & device_mac[0], 0xFF & device_mac[1],      
-                                                                   0xFF & device_mac[2], 0xFF & device_mac[3], 
-                                                                0xFF & device_mac[4], 0xFF & device_mac[5]);
-       return;
-}
-
-void rl8168_setup_descriptors() {
-       
-       rl8168_debug("-->Setting up tx/rx descriptors.\n");
-                       
-       // Allocate room for the buffers. 
-       // Buffers need to be on 256 byte boundries.
-       // Note: We use get_cont_pages to force page alignment, and thus 256 byte aligned
-       uint32_t num_rx_pages = ROUNDUP(NUM_RX_DESCRIPTORS * sizeof(struct Descriptor), PGSIZE) / PGSIZE;
-       uint32_t num_tx_pages = ROUNDUP(NUM_TX_DESCRIPTORS * sizeof(struct Descriptor), PGSIZE) / PGSIZE;
-       
-       rx_des_kva = get_cont_pages(LOG2_UP(num_rx_pages), 0);
-       tx_des_kva = get_cont_pages(LOG2_UP(num_tx_pages), 0);
-
-       if (rx_des_kva == NULL) panic("Can't allocate page for RX Ring");
-       if (tx_des_kva == NULL) panic("Can't allocate page for TX Ring");
-       
-       rx_des_pa = PADDR(rx_des_kva);
-       tx_des_pa = PADDR(tx_des_kva);
-       
-    for (int i = 0; i < NUM_RX_DESCRIPTORS; i++) 
-               rl8168_set_rx_descriptor(i, TRUE); // Allocate memory for the descriptor
-               
-       for (int i = 0; i < NUM_TX_DESCRIPTORS; i++) 
-               rl8168_set_tx_descriptor(i);
-               
-       return;
-}
-
-
-void rl8168_set_rx_descriptor(uint32_t des_num, uint8_t reset_buffer) {
-       
-       // Set the OWN bit on all descriptors. Also set the buffer size.
-       rx_des_kva[des_num].command = (DES_OWN_MASK | (RL_RX_MAX_BUFFER_SIZE & DES_RX_SIZE_MASK));
-       
-       if (des_num == (NUM_RX_DESCRIPTORS - 1)) 
-               rx_des_kva[des_num].command = rx_des_kva[des_num].command | DES_EOR_MASK;
-       
-       if (reset_buffer) {
-               // Must be aligned on 8 byte boundries. Taken care of by kmalloc.
-               char *rx_buffer = kmalloc(RL_RX_MAX_BUFFER_SIZE, 0);
-       
-               if (rx_buffer == NULL) panic ("Can't allocate page for RX Buffer");
-
-               rx_des_kva[des_num].low_buf = PADDR(rx_buffer);
-               //.high_buf used if we do 64bit.
-       }
-       
-       return;
-}
-
-void rl8168_set_tx_descriptor(uint32_t des_num) {
-       
-       // Clear the command bits.
-       tx_des_kva[des_num].command = 0;
-       
-       // Set EOR bit on last descriptor
-       if (des_num == (NUM_TX_DESCRIPTORS - 1))
-               tx_des_kva[des_num].command = DES_EOR_MASK;     
-               
-       char *tx_buffer = kmalloc(RL_TX_MAX_BUFFER_SIZE, 0);
-
-       if (tx_buffer == NULL) panic ("Can't allocate page for TX Buffer");
-
-       tx_des_kva[des_num].low_buf = PADDR(tx_buffer);
-       //.high_buf used if we do 64bit.
-               
-       return;
-}
-
-void rl8168_configure() {
-       
-       // TODO: Weigh resetting the nic. Not really needed. Remove?
-       // TODO Check ordering of what we set.
-       // TODO Remove C+ register setting?
-       
-       rl8168_debug("-->Configuring Device.\n");
-       rl8168_reset();
-
-       // Magic to handle the C+ register. Completely undocumented, ripped from the BSE RE driver.
-       outl(rl8168_io_base_addr + RL_CP_CTRL_REG, RL_CP_MAGIC_MASK);
-
-       // Unlock EPPROM CTRL REG
-       outb(rl8168_io_base_addr + RL_EP_CTRL_REG, RL_EP_CTRL_UL_MASK);         
-       
-       // Set max RX Packet Size
-    outw(rl8168_io_base_addr + RL_RX_MXPKT_REG, RL_RX_MAX_SIZE);       
-               
-       // Set max TX Packet Size
-    outb(rl8168_io_base_addr + RL_TX_MXPKT_REG, RL_TX_MAX_SIZE);                       
-
-       // Set TX Des Ring Start Addr
-    outl(rl8168_io_base_addr + RL_TX_DES_REG, (unsigned long)tx_des_pa); 
-       
-       // Set RX Des Ring Start Addr
-    outl(rl8168_io_base_addr + RL_RX_DES_REG, (unsigned long)rx_des_pa);       
-
-       // Configure TX
-       outl(rl8168_io_base_addr + RL_TX_CFG_REG, RL_TX_CFG_MASK); 
-       
-       // Configure RX
-       outl(rl8168_io_base_addr + RL_TX_CFG_REG, RL_RX_CFG_MASK);                      
-
-       // Enable RX and TX in the CTRL Reg
-       outb(rl8168_io_base_addr + RL_CTRL_REG, RL_CTRL_RXTX_MASK);                     
-
-       // Lock the EPPROM Ctrl REG
-    outl(rl8168_io_base_addr + RL_EP_CTRL_REG, RL_EP_CTRL_L_MASK);             
-       
-       return;
-}
-
-void rl8168_reset() {
-       
-       rl8168_debug("-->Resetting device..... ");
-       outb(rl8168_io_base_addr + RL_CTRL_REG, RL_CTRL_RESET_MASK);
-       
-       // Wait for NIC to answer "done resetting" before continuing on
-       while (inb(rl8168_io_base_addr + RL_CTRL_REG) & RL_CTRL_RESET_MASK);
-       rl8168_debug(" done.\n");
-       
-       return;
-}
-
-void rl8168_setup_interrupts() {
-       
-       extern handler_t interrupt_handlers[];
-       
-       rl8168_debug("-->Setting interrupts.\n");
-       
-       // Enable NIC interrupts
-       outw(rl8168_io_base_addr + RL_IM_REG, RL_INTERRUPT_MASK);
-       
-       //Clear the current interrupts.
-       outw(rl8168_io_base_addr + RL_IS_REG, RL_INTRRUPT_CLEAR);
-       
-       // Kernel based interrupt stuff
-       register_interrupt_handler(interrupt_handlers, KERNEL_IRQ_OFFSET + rl8168_irq, rl8168_interrupt_handler, 0);
-#ifdef CONFIG_ENABLE_MPTABLES
-       ioapic_route_irq(rl8168_irq, 1);        
-#else
-       pic_unmask_irq(rl8168_irq);
-       unmask_lapic_lvt(LAPIC_LVT_LINT0);
-       enable_irq();
-#endif
-       
-       return;
-}
-
-// We need to evaluate this routine in terms of concurrency.
-// We also need to figure out whats up with different core interrupts
-void rl8168_interrupt_handler(struct hw_trapframe *hw_tf, void *data)
-{
-
-       rl8168_interrupt_debug("\nNic interrupt on core %u!\n", lapic_get_id());
-                               
-       // Read the offending interrupt(s)
-       uint16_t interrupt_status = inw(rl8168_io_base_addr + RL_IS_REG);
-
-       // Clear interrupts immediately so we can get the flag raised again.
-       outw(rl8168_io_base_addr + RL_IS_REG, interrupt_status);
-       
-       // Loop to deal with TOCTOU 
-       while (interrupt_status != 0x0000) {
-               // We can have multiple interrupts fire at once. I've personally seen this.
-               // This means we need to handle this as a series of independent if's
-               if (interrupt_status & RL_INT_ROK) {
-                       rl8168_interrupt_debug("-->RX OK\n");
-                       rl8168_handle_rx_packet();
-               }       
-       
-               if (interrupt_status & RL_INT_RERR) {
-                       rl8168_interrupt_debug("-->RX ERR\n");                  
-               }
-       
-               if (interrupt_status & RL_INT_TOK) {
-                       rl8168_interrupt_debug("-->TX OK\n");
-               }
-       
-               if (interrupt_status & RL_INT_TERR) {
-                       rl8168_interrupt_debug("-->TX ERR\n");                  
-               }
-       
-               if (interrupt_status & RL_INT_RDU) {
-                       rl8168_interrupt_debug("-->RX Descriptor Unavailable\n");                       
-               }
-       
-               if (interrupt_status & RL_INT_LINKCHG) {
-                       rl8168_interrupt_debug("-->Link Status Changed\n");                     
-               }
-       
-               if (interrupt_status & RL_INT_FOVW) {
-                       rl8168_interrupt_debug("-->RX Fifo Overflow\n");                        
-               }
-       
-               if (interrupt_status & RL_INT_TDU) {
-                       rl8168_interrupt_debug("-->TX Descriptor Unavailable\n");                       
-               }
-       
-               if (interrupt_status & RL_INT_SWINT) {
-                       rl8168_interrupt_debug("-->Software Generated Interrupt\n");
-               }
-       
-               if (interrupt_status & RL_INT_TIMEOUT) {
-                       rl8168_interrupt_debug("-->Timer Expired\n");
-               }
-       
-               if (interrupt_status & RL_INT_SERR) {
-                       rl8168_interrupt_debug("-->PCI Bus System Error\n");                    
-               }
-       
-               rl8168_interrupt_debug("\n");
-               
-               // Clear interrupts     
-               interrupt_status = inw(rl8168_io_base_addr + RL_IS_REG);
-               outw(rl8168_io_base_addr + RL_IS_REG, interrupt_status);
-       }
-       
-       // In the event that we got really unlucky and more data arrived after we set 
-       //  set the bit last, try one more check
-       rl8168_handle_rx_packet();
-
-       return;
-}
-
-// TODO: Does a packet too large get dropped or just set the error bits in the descriptor? Find out.
-// TODO: Should we move on to look for the next descriptor? is it safe? TOCTOU
-void rl8168_handle_rx_packet() {
-       
-       uint32_t current_command = rx_des_kva[rx_des_cur].command;
-       uint16_t packet_size;
-       
-       if (current_command & DES_OWN_MASK) {
-               rl8168_frame_debug("-->Nothing to process. Returning.");
-               return;
-       }
-               
-       rl8168_frame_debug("-->RX Des: %u\n", rx_des_cur);
-       
-       // Make sure we are processing from the start of a packet segment
-       if (!(current_command & DES_FS_MASK)) {
-               rl8168_frame_debug("-->ERR: Current RX descriptor not marked with FS mask. Panic!");
-               panic("RX Descriptor Ring FS out of sync");
-       }
-       
-       // NOTE: We are currently configured that the max packet size is large enough to fit inside 1 descriptor buffer,
-       // So we should never be in a situation where a packet spans multiple descriptors.
-       // When we change this, this should operate in a loop until the LS mask is found
-       // Loop would begin here.
-       
-       uint32_t rx_des_loop_cur = rx_des_cur;
-       uint32_t frame_size = 0;
-       uint32_t fragment_size = 0;
-       uint32_t num_frags = 0;
-       
-       char *rx_buffer = kmalloc(MAX_FRAME_SIZE, 0);
-       
-       if (rx_buffer == NULL) panic ("Can't allocate page for incoming packet.");
-       
-       do {
-               current_command =  rx_des_kva[rx_des_loop_cur].command;
-               fragment_size = rx_des_kva[rx_des_loop_cur].command & DES_RX_SIZE_MASK;
-               
-               // If we've looped through the entire ring and not found a terminating packet, bad nic state.
-               // Panic or clear all descriptors? This is a nic hardware error. 
-               if (num_frags && (rx_des_loop_cur == rx_des_cur)) {
-                       //for (int i = 0; i < NUM_RX_DESCRIPTORS; i++) 
-                       //      set_rx_descriptor(i, FALSE); // Dont reallocate memory for the descriptor
-                       // rx_des_cur = 0;
-                       // return;
-                       rl8168_frame_debug("-->ERR: No ending segment found in RX buffer.\n");
-                       panic("RX Descriptor Ring out of sync.");
-               }
-               
-               num_frags++;
-               
-               
-               // Make sure we own the current packet. Kernel ownership is denoted by a 0. Nic by a 1.
-               if (current_command & DES_OWN_MASK) {
-                       rl8168_frame_debug("-->ERR: Current RX descriptor not owned by kernel. Panic!");
-                       panic("RX Descriptor Ring OWN out of sync");
-               }
-               
-               // Make sure if we are at the end of the buffer, the des is marked as end
-               if ((rx_des_loop_cur == (NUM_RX_DESCRIPTORS - 1)) && !(current_command & DES_EOR_MASK)) {
-                       rl8168_frame_debug("-->ERR: Last RX descriptor not marked with EOR mask. Panic!\n");
-                       panic("RX Descriptor Ring EOR Missing");
-               }
-               
-               // We set a max frame size and the nic violated that. 
-               // Panic or clear all desriptors?
-               if ((frame_size + fragment_size) > MAX_FRAME_SIZE) {
-                       //for (int i = 0; i < NUM_RX_DESCRIPTORS; i++) 
-                       //      set_rx_descriptor(i, FALSE); // Dont reallocate memory for the descriptor
-                       // rx_des_cur = 0;
-                       // return;
-                       rl8168_frame_debug("-->ERR: Nic sent %u byte packet. Max is %u\n", frame_size, MAX_FRAME_SIZE);
-                       panic("NIC Sent packets larger than configured.");
-               }
-               
-               // Move the fragment data into the buffer
-               memcpy(rx_buffer + frame_size, KADDR(rx_des_kva[rx_des_loop_cur].low_buf), fragment_size);
-               
-               // Reset the descriptor. No reuse buffer.
-               rl8168_set_rx_descriptor(rx_des_loop_cur, FALSE);
-               
-               // Note: We mask out fragment sizes at 0x3FFFF. There can be at most 1024 of them.
-               // This can not overflow the uint32_t we allocated for frame size, so
-               // we dont need to worry about mallocing too little then overflowing when we read.
-               frame_size = frame_size + fragment_size;
-               
-               // Advance to the next descriptor
-               rx_des_loop_cur = (rx_des_loop_cur + 1) % NUM_RX_DESCRIPTORS;
-               
-       } while (!(current_command & DES_LS_MASK));
-
-#ifdef CONFIG_APPSERVER
-       // Treat as a syscall frontend response packet if eth_type says so
-       // Will eventually go away, so not too worried about elegance here...
-       #include <frontend.h>
-       #include <arch/frontend.h>
-       uint16_t eth_type = htons(*(uint16_t*)(rx_buffer + 12));
-       if(eth_type == APPSERVER_ETH_TYPE) {
-               rx_des_cur = rx_des_loop_cur;
-               rl8168_process_frame(rx_buffer, frame_size, current_command);
-               handle_appserver_packet(rx_buffer, frame_size);
-               kfree(rx_buffer);
-               return;
-       }
-#endif
-#ifdef CONFIG_ETH_AUDIO
-       /* TODO: move this, and all packet processing, out of this driver (including
-        * the ghetto buffer).  Note we don't handle IP fragment reassembly (though
-        * this isn't an issue for the eth_audio). */
-       struct ethaud_udp_packet *packet = (struct ethaud_udp_packet*)rx_buffer;
-       uint8_t protocol = packet->ip_hdr.protocol;
-       uint16_t udp_port = ntohs(packet->udp_hdr.dst_port);
-       if (protocol == IPPROTO_UDP && udp_port == ETH_AUDIO_RCV_PORT) {
-               rx_des_cur = rx_des_loop_cur;
-               eth_audio_newpacket(packet);
-               kfree(rx_buffer);
-               return;
-       }
-#endif /* CONFIG_ETH_AUDIO */
-
-       spin_lock(&packet_buffers_lock);
-
-       if (num_packet_buffers >= MAX_PACKET_BUFFERS) {
-               //printk("WARNING: DROPPING PACKET!\n");
-               spin_unlock(&packet_buffers_lock);
-               rx_des_cur = rx_des_loop_cur;
-               kfree(rx_buffer);
-               return;
-       }
-
-       packet_buffers[packet_buffers_tail] = rx_buffer;
-       packet_buffers_sizes[packet_buffers_tail] = frame_size;
-               
-       packet_buffers_tail = (packet_buffers_tail + 1) % MAX_PACKET_BUFFERS;
-       num_packet_buffers++;
-
-       spin_unlock(&packet_buffers_lock);
-                               
-       rx_des_cur = rx_des_loop_cur;
-
-       // Chew on the frame data. Command bits should be the same for all frags.
-       rl8168_process_frame(rx_buffer, frame_size, current_command);
-       
-       return;
-}
-
-// This is really more of a debug level function. Will probably go away once we get a stack going.
-void rl8168_process_frame(char *frame_buffer, uint32_t frame_size, uint32_t command) {
-               
-       rl8168_frame_debug("-->Command: %x\n", command);
-       rl8168_frame_debug("-->Size: %u\n", frame_size);
-       
-       if (frame_buffer == NULL)
-               return;
-       
-       // This is hacky. Once we know what our stack will look like, change this.
-       // Once remove check for 0 size.
-       if (frame_size < MIN_FRAME_SIZE) {
-               rl8168_frame_debug("-->Packet too small. Discarding.\n");
-               return;
-       }
-       
-       char dest_mac[6];
-       char source_mac[6];
-       char eth_type[2];
-       
-       for (int i = 0; i < 6; i++) {
-               dest_mac[i] = frame_buffer[i];
-       }
-       
-       for (int i = 0; i < 6; i++) {
-               source_mac[i] = frame_buffer[i+6];
-       }
-       
-       eth_type[0] = frame_buffer[12];
-       eth_type[1] = frame_buffer[13];
-       
-       if (command & DES_MAR_MASK) {
-               rl8168_frame_debug("-->Multicast Packet.\n");
-       }
-       
-       if (command & DES_PAM_MASK) {
-               rl8168_frame_debug("-->Physical Address Matched.\n");
-       }
-       
-       if (command & DES_BAR_MASK) {
-               rl8168_frame_debug("-->Broadcast Packet.\n");
-       }
-       
-       // Note: DEST comes before SRC in the ethernet frame, but that 
-       
-       rl8168_frame_debug("-->DEST   MAC: %02x:%02x:%02x:%02x:%02x:%02x\n", 0xFF & dest_mac[0], 0xFF & dest_mac[1],    
-                                                                            0xFF & dest_mac[2], 0xFF & dest_mac[3],    
-                                                                             0xFF & dest_mac[4], 0xFF & dest_mac[5]);
-       
-       rl8168_frame_debug("-->SOURCE MAC: %02x:%02x:%02x:%02x:%02x:%02x\n", 0xFF & source_mac[0], 0xFF & source_mac[1],        
-                                                                            0xFF & source_mac[2], 0xFF & source_mac[3],        
-                                                                             0xFF & source_mac[4], 0xFF & source_mac[5]);
-
-       rl8168_frame_debug("-->ETHR MODE: %02x%02x\n", 0xFF & eth_type[0], 0xFF & eth_type[1]);
-               
-       return;
-}
-
-/* Look into how bsd does send mbuf ? */
-int rl8168_send_pbuf(struct pbuf *p) {
-       int len = p->tot_len;
-       if (p == NULL)
-               return -1;
-       if (len == 0)
-               return 0;
-
-       if (tx_des_kva[tx_des_cur].command & DES_OWN_MASK) {
-               rl8168_frame_debug("-->TX Ring Buffer Full!\n");
-               return -1;
-       }
-       if (len > MAX_FRAME_SIZE){
-               return -1;
-       }
-       /* Copy everything out of pbuf to network buffer to be sent */
-       /* One copy! */
-       pbuf_copy_out(p, KADDR(tx_des_kva[tx_des_cur].low_buf), len, 0);
-       tx_des_kva[tx_des_cur].command = tx_des_kva[tx_des_cur].command | len | DES_OWN_MASK | DES_FS_MASK | DES_LS_MASK;
-       
-       tx_des_kva[tx_des_cur].vlan = 0;
-
-
-       tx_des_cur = (tx_des_cur + 1) % NUM_TX_DESCRIPTORS;
-       
-       rl8168_frame_debug("--> Sending Packet\n");
-       for(int i=0; i<len; i++)
-               rl8168_frame_debug("%x ", (unsigned int)(unsigned char)(data[i]));
-       rl8168_frame_debug("\n");
-       rl8168_frame_debug("--> Sent packet.\n");
-       
-       outb(rl8168_io_base_addr + RL_TX_CTRL_REG, RL_TX_SEND_MASK);
-       
-       return len;
-}
-// Main routine to send a frame. Just sends it and goes.
-// Card supports sending across multiple fragments.
-// Would we want to write a function that takes a larger packet and generates fragments?
-// This seems like the stacks responsibility. Leave this for now. may in future
-// Remove the max size cap and generate multiple packets.
-int rl8168_send_frame(const char *data, size_t len) {
-
-       if (data == NULL)
-               return -1;
-       if (len == 0)
-               return 0;
-
-       if (tx_des_kva[tx_des_cur].command & DES_OWN_MASK) {
-               rl8168_frame_debug("-->TX Ring Buffer Full!\n");
-               return -1;
-       }
-       
-       if (len > MAX_FRAME_SIZE) {
-               rl8168_frame_debug("-->Frame Too Large!\n");
-               return -1;
-       }
-       
-       memcpy(KADDR(tx_des_kva[tx_des_cur].low_buf), data, len);
-
-       tx_des_kva[tx_des_cur].command = tx_des_kva[tx_des_cur].command | len | DES_OWN_MASK | DES_FS_MASK | DES_LS_MASK;
-
-       // For this revision of the NIC, the checksum bits get set in the vlan field not the command field.
-       // THIS IS A HACK: Need to reach inside the frame we are sending and detect if its of type ip/udp/tcp and set right flag
-       // For now, for the syscall hack, force ip checksum on. (we dont care about udp checksum).
-       // Add an argument to function to specify packet type?
-       //tx_des_kva[tx_des_cur].vlan = DES_TX_IP_CHK_MASK;
-       tx_des_kva[tx_des_cur].vlan = 0;
-
-
-       tx_des_cur = (tx_des_cur + 1) % NUM_TX_DESCRIPTORS;
-       
-       rl8168_frame_debug("--> Sending Packet\n");
-       for(int i=0; i<len; i++)
-               rl8168_frame_debug("%x ", (unsigned int)(unsigned char)(data[i]));
-       rl8168_frame_debug("\n");
-       rl8168_frame_debug("--> Sent packet.\n");
-       
-       outb(rl8168_io_base_addr + RL_TX_CTRL_REG, RL_TX_SEND_MASK);
-       
-       return len;
-}
-
diff --git a/kern/arch/i686/rl8168.h b/kern/arch/i686/rl8168.h
deleted file mode 100644 (file)
index 6ae51aa..0000000
+++ /dev/null
@@ -1,133 +0,0 @@
-#ifndef ROS_INC_REALTEK_H
-#define ROS_INC_REALTEK_H
-
-#include <ros/common.h>
-#include <trap.h>
-#include <pmap.h>
-#include <net/nic_common.h>
-
-#define rl8168_debug(...) // cprintf(__VA_ARGS__)  
-#define rl8168_interrupt_debug(...) //cprintf(__VA_ARGS__)  
-#define rl8168_frame_debug(...)  //cprintf(__VA_ARGS__)  
-
-#define NE2K_IRQ_CPU           5
-
-#define REALTEK_VENDOR_ID   0x10ec
-#define REALTEK_DEV_ID      0x8168
-
-// Realtek Offsets
-#define RL_HWREV_REG           0x40
-#define RL_MAC_OFFSET          0x00
-#define RL_CTRL_REG         0x37
-#define RL_IM_REG                      0x3c
-#define RL_IS_REG                      0x3E
-#define RL_EP_CTRL_REG         0x50
-#define RL_RX_CFG_REG          0x44
-#define RL_TX_CFG_REG          0x40
-#define RL_RX_MXPKT_REG     0xDA
-#define RL_TX_MXPKT_REG     0xEC
-#define RL_RX_DES_REG       0xE4
-#define RL_TX_DES_REG       0x20
-#define RL_TX_CTRL_REG         0x38    
-#define RL_CP_CTRL_REG         0xE0            
-
-// Realtek masks
-#define RL_HWREV_MASK          0x7C800000
-#define RL_CTRL_RXTX_MASK      0x0C
-#define RL_CTRL_RESET_MASK  0x10
-
-#define RL_EP_CTRL_UL_MASK     0xC0
-#define RL_EP_CTRL_L_MASK      0x00
-#define RL_TX_SEND_MASK                0x40
-#define RL_CP_MAGIC_MASK       0x002B // Magic bits pulled from the BSD driver.
-                                                                  // Are listed as needed for TX/RX checksumming
-
-// NOTE: THESE SHOULD BE BROKEN DOWN INTO A SERIES OF BITS TO REPERSENT THE VARIOUS OPTIONS
-// AND THEN THE MASK SHOULD BE DEFINED TO BE AN OR OF THOSE BITS. THIS IS A QUICK HACK JOB.
-// See interrupts below for how this should be done
-#define RL_RX_CFG_MASK         0x0000E70F  // RXFTH: unlimited, MXDMA: unlimited, AAP: set (promisc. mode set)
-#define RL_TX_CFG_MASK         0x3000700  // IFG: normal, MXDMA: unlimited.  crc appended
-
-// Realtek interrupt bits
-#define RL_INT_SERR                    0x8000
-#define RL_INT_TIMEOUT         0x4000
-#define RL_INT_SWINT           0x0100
-#define RL_INT_TDU                     0x0080
-#define RL_INT_FOVW                    0x0040
-#define RL_INT_LINKCHG         0x0020
-#define RL_INT_RDU                     0x0010
-#define RL_INT_TERR                    0x0008
-#define RL_INT_TOK                     0x0004
-#define RL_INT_RERR                    0x0002
-#define RL_INT_ROK                     0x0001
-
-#define RL_INTERRUPT_MASK      RL_INT_LINKCHG | RL_INT_TOK | RL_INT_ROK | RL_INT_SWINT
-#define RL_INTRRUPT_CLEAR      0xFFFF
-
-// Realtek descriptor command bits
-#define DES_OWN_MASK           0x80000000
-#define DES_EOR_MASK           0x40000000
-#define DES_RX_SIZE_MASK       0x3FFF
-#define DES_FS_MASK                    0x20000000
-#define DES_LS_MASK                    0x10000000
-#define DES_MAR_MASK           0x08000000
-#define DES_PAM_MASK           0x04000000
-#define DES_BAR_MASK           0x02000000
-
-// TFor some reaosn the bits are in an undocumented position for our NIC
-// They should be part of the command field, at the commented addrs below. instead
-// they are part of the vlan field as stated below.
-//#define DES_TX_IP_CHK_MASK  0x40000
-//#define DES_TX_UDP_CHK_MASK 0x20000
-//#define DES_TX_TCP_CHK_MASK 0x10000
-#define DES_TX_IP_CHK_MASK  0x20000000
-#define DES_TX_UDP_CHK_MASK 0x80000000
-#define DES_TX_TCP_CHK_MASK 0x40000000
-
-// Offset used for indexing IRQs
-#define KERNEL_IRQ_OFFSET      32
-
-// Realtek Descriptor Related Sizing
-#define NUM_TX_DESCRIPTORS     1024
-#define NUM_RX_DESCRIPTORS     1024
-
-// !!!!!!!!! need to verify the 128byte nature of this field. Spec says it could be 32 for some chips.
-
-#define RL_TX_MAX_BUFFER_SIZE  ROUNDUP(MAX_FRAME_SIZE, 128)
-#define RL_RX_MAX_BUFFER_SIZE  ROUNDUP(MAX_FRAME_SIZE, 8)    // Might be able to be 4 less. Does it strip out the crc flag?
-
-#define RL_TX_MAX_SIZE         RL_TX_MAX_BUFFER_SIZE / 128
-#define RL_RX_MAX_SIZE         RL_RX_MAX_BUFFER_SIZE
-
-#define RL_DES_ALIGN   256
-#define RL_BUF_ALIGN   8
-
-// ^----- Good line ------^
-
-// v----- Evil line ------v
-
-//char *CT(PACKET_HEADER_SIZE + len)
-//rl8168_packet_wrap(const char *CT(len) data, size_t len);
-
-// ^----- Evil line ------^
-
-// v----- Good line ------v
-
-
-void rl8168_init(void);
-void rl8168_reset(void);
-void rl8168_interrupt_handler(struct hw_trapframe *hw_tf, void *data);
-int rl8168_scan_pci(void);
-void rl8168_read_mac(void);
-void rl8168_setup_interrupts(void);
-void rl8168_setup_descriptors(void);
-void rl8168_configure(void);
-void rl8168_handle_rx_packet(void);
-void rl8168_set_rx_descriptor(uint32_t des_num, uint8_t reset_buffer);
-void rl8168_set_tx_descriptor(uint32_t des_num);
-void rl8168_process_frame(char *CT(frame_size) frame_buffer,
-                          uint32_t frame_size, uint32_t command);
-int rl8168_send_frame(const char *CT(len) data, size_t len);
-int rl8168_send_pbuf(struct pbuf *p);
-
-#endif /* !ROS_INC_REALTEK_H */
diff --git a/kern/drivers/Kbuild b/kern/drivers/Kbuild
new file mode 100644 (file)
index 0000000..1ad389c
--- /dev/null
@@ -0,0 +1 @@
+obj-y                                          += net/
diff --git a/kern/drivers/Kconfig b/kern/drivers/Kconfig
new file mode 100644 (file)
index 0000000..556de7a
--- /dev/null
@@ -0,0 +1,5 @@
+menu "Drivers"
+
+source "kern/drivers/net/Kconfig"
+
+endmenu
diff --git a/kern/drivers/net/Kbuild b/kern/drivers/net/Kbuild
new file mode 100644 (file)
index 0000000..a148ec5
--- /dev/null
@@ -0,0 +1,3 @@
+obj-$(CONFIG_E1000)                    += e1000.o
+obj-$(CONFIG_NE2K)                     += ne2k.o
+obj-$(CONFIG_RL8168)           += rl8168.o
diff --git a/kern/drivers/net/Kconfig b/kern/drivers/net/Kconfig
new file mode 100644 (file)
index 0000000..5b8e59c
--- /dev/null
@@ -0,0 +1,42 @@
+menuconfig E1000
+       depends on NETWORKING && X86
+       bool "e1000 driver"
+       default n
+       help
+               Buggy e1000 driver.  Use at your own risk.
+
+if E1000
+config E1000_MMIO_HACK
+       bool "e1000 MMIO hack"
+       default n
+       help
+               Legacy option, say 'n'.
+
+config E1000_ON_BOXBORO
+       bool "e1000 on Boxboro"
+       default n
+       help
+               Legacy option, say 'n'.
+
+config E1000_ON_S142
+       bool "e1000 on s142"
+       default n
+       help
+               Legacy option, say 'n'.
+
+endif # E1000
+
+config RL8168
+       depends on NETWORKING && X86
+       bool "Realtek 8168"
+       default n
+       help
+               Buggy realtek driver.  Use at your own risk.
+
+config NE2K
+       depends on NETWORKING && X86
+       bool "NE2000"
+       default n
+       help
+               Buggy NE2000 driver.  Use at your own risk.
+
diff --git a/kern/drivers/net/e1000.c b/kern/drivers/net/e1000.c
new file mode 100644 (file)
index 0000000..cb607f4
--- /dev/null
@@ -0,0 +1,1308 @@
+/** @file
+ * @brief E1000 Driver       
+ *
+ * EXPERIMENTAL. DO NOT USE IF YOU DONT KNOW WHAT YOU ARE DOING
+ *
+ * See Info below 
+ *
+ * @author Paul Pearce <pearce@eecs.berkeley.edu>
+ * @author David Zhu <yuzhu@cs.berkeley.edu>
+ *
+ */
+
+#ifdef __SHARC__
+#pragma nosharc
+#endif
+
+#include <arch/mmu.h>
+#include <arch/x86.h>
+#include <arch/smp.h>
+#include <arch/apic.h>
+#include <arch/pci.h>
+#include <net/nic_common.h>
+#include "e1000.h"
+
+#include <ros/memlayout.h>
+
+#include <atomic.h>
+#include <stdio.h>
+#include <string.h>
+#include <trap.h>
+#include <kmalloc.h>
+
+#include <pmap.h>
+#include <frontend.h>
+#include <arch/frontend.h>
+#include <eth_audio.h>
+#include <net/ip.h>
+
+#define NUM_TX_DESCRIPTORS E1000_NUM_TX_DESCRIPTORS
+#define NUM_RX_DESCRIPTORS E1000_NUM_RX_DESCRIPTORS
+
+
+// Global variables for the device
+uint32_t e1000_mmio_base_addr = 0;
+uint32_t e1000_io_base_addr = 0;
+uint32_t e1000_irq = 0;
+uint32_t e1000_addr_size = 0;
+
+// The device's MAC address (read from the device)
+unsigned char device_mac[6];
+
+// Vars relating to the receive descriptor ring
+// pointer to receive descriptors
+struct e1000_rx_desc *rx_des_kva;
+unsigned long rx_des_pa;
+// current rx index
+uint32_t e1000_rx_index = 0;
+
+
+// Vars relating to the transmit descriptor ring
+struct e1000_tx_desc *tx_des_kva;
+unsigned long tx_des_pa;
+uint32_t e1000_tx_index = 0;
+
+extern uint8_t eth_up;
+
+// The PCI device ID we detect
+// This is used for quark behavior
+uint16_t device_id = 0;
+
+
+// Hacky variables relating to delivering packets
+extern uint32_t packet_buffer_count;
+extern char* packet_buffers[MAX_PACKET_BUFFERS];
+extern uint32_t packet_buffers_sizes[MAX_PACKET_BUFFERS];
+extern uint32_t packet_buffers_head;
+extern uint32_t packet_buffers_tail;
+spinlock_t packet_buffers_lock;
+
+// Allow us to register our send_frame as the global send_frame
+extern int (*send_frame)(const char *CT(len) data, size_t len);
+
+// compat defines that make transitioning easier
+#define E1000_RX_DESC(x) rx_des_kva[x]
+
+void e1000_dump_rx() {
+
+       for (int i = 0; i < 10; i++) {
+               
+               printk("%u:  %lx%lx\n", i, *(uint64_t*)(&rx_des_kva[i]), *((uint64_t*)(&rx_des_kva[i]) + 1));
+               printk("%ud: %lx\n", i, *(uint64_t*)(KADDR(rx_des_kva[i].buffer_addr)));        
+       }
+
+}
+
+void e1000_dump_stats() {
+
+       uint32_t offset = 0x04000;
+       
+       while (offset <= 0x040FC) {
+               if ((offset % 16) == 0)
+                       printk("\n");
+               printk("%x:%d ", offset,e1000_rr32(offset));
+
+               offset = offset + 4;
+       }
+}
+
+// Main init sequence. This is whats called to configure the device
+// This includes detection of the device.
+void e1000_init() {
+
+       // Detect if the device is present
+       if (e1000_scan_pci() < 0) return;
+
+       // Allocate and program the descriptors for the ring
+       // Note: Does not tell the device to use them, yet.
+       e1000_setup_descriptors();
+       e1000_configure();
+       printk("Network Card MAC Address: %02x:%02x:%02x:%02x:%02x:%02x\n", 
+          device_mac[0],device_mac[1],device_mac[2],
+          device_mac[3],device_mac[4],device_mac[5]);
+
+       e1000_setup_interrupts();
+
+       // "Register" our send_frame with the global system
+       send_frame = &e1000_send_frame;
+       send_pbuf = &e1000_send_pbuf;
+       recv_pbuf = &e1000_recv_pbuf;
+
+       // sudo /sbin/ifconfig eth0 up
+       eth_up = 1;
+       
+       return;
+}
+
+/* Given a addr read from bar0, determine the IO mode,
+ * determine the addr range, and map the MMIO region in.
+ *
+ * Note: This must be called from a scan_pci() context, as it
+ * relies on the state of the PCI_CONFIG_ADDR register.
+ */
+void e1000_handle_bar0(uint32_t addr) {
+
+       if (addr & PCI_BAR_IO_MASK) {
+               e1000_debug("-->IO PORT MODE\n");
+               panic("IO PORT MODE NOT SUPPORTED\n");
+       } else {
+               e1000_debug("-->MMIO Mode\n");
+               
+               // Now we do magic to find the size
+               // The first non zero bit after we
+                // write all 1's denotes the size
+               outl(PCI_CONFIG_DATA, 0xFFFFFFFF);
+               uint32_t result = inl(PCI_CONFIG_DATA);
+               result = result & PCI_MEM_MASK;
+               result = (result ^ 0xFFFFFFFF) + 1;
+               e1000_addr_size = result;
+               e1000_debug("-->MMIO Size %x\n", e1000_addr_size);
+                
+               // Restore the MMIO addr to the device (unchanged)
+               outl(PCI_CONFIG_DATA, addr);
+
+               /* Get a virt address chunk */
+               e1000_mmio_base_addr = get_vmap_segment(e1000_addr_size >> PGSHIFT);
+               if (!e1000_mmio_base_addr)
+                       panic("Could not aquire VM space for e1000 MMIO\n");
+               /* Map the pages in */
+               if (map_vmap_segment(e1000_mmio_base_addr, addr,
+                                    e1000_addr_size >> PGSHIFT, PTE_P | PTE_KERN_RW))
+                       panic("Unable to map e1000 MMIO\n");
+       }
+       return;
+}
+
+// Scan the PCI data structures for our device.
+int e1000_scan_pci(void)
+{
+       struct pci_device *pcidev;
+       uint32_t result;
+       printk("Searching for Intel E1000 Network device...");
+       STAILQ_FOREACH(pcidev, &pci_devices, all_dev) {
+               /* Ignore non Intel Devices */
+               if (pcidev->ven_id != INTEL_VENDOR_ID)
+                       continue;
+               /* Ignore non E1000 devices */
+               switch (pcidev->dev_id) {
+                       case (INTEL_82543GC_ID):
+                       case (INTEL_82540EM_ID):
+                       case (INTEL_82545EM_ID):
+                       case (INTEL_82576_ID):
+                       case (INTEL_82576NS_ID):
+                               break;
+                       default:
+                               continue;
+               }
+               printk(" found on BUS %x DEV %x FUNC %x\n", pcidev->bus, pcidev->dev,
+                      pcidev->func);
+               /* TODO: WARNING - EXTREMELY GHETTO  (can only handle 1 NIC) */
+               if (device_id) {
+                       printk("[e1000] Already configured a device, won't do another\n");
+                       continue;
+               }
+               device_id = pcidev->dev_id;
+               /* Find the IRQ */
+               e1000_irq = pcidev->irqline;
+               e1000_debug("-->IRQ: %u\n", e1000_irq);
+               /* Loop over the BARs */
+               /* TODO: pci layer should scan these things and put them in a pci_dev
+                * struct */
+               /* SelectBars based on the IORESOURCE_MEM */
+               for (int k = 0; k <= 5; k++) {
+               /* TODO: clarify this magic */
+                       int reg = 4 + k;
+                       result = pcidev_read32(pcidev, reg << 2);
+
+                       if (result == 0) // (0 denotes no valid data)
+                               continue;
+                       // Read the bottom bit of the BAR. 
+                       if (result & PCI_BAR_IO_MASK) {
+                               result = result & PCI_IO_MASK;
+                               e1000_debug("-->BAR%u: %s --> %x\n", k, "IO", result);
+                       } else {
+                               result = result & PCI_MEM_MASK;
+                               e1000_debug("-->BAR%u: %s --> %x\n", k, "MEM", result);
+                       }
+                       if (k == 0) { // BAR0 denotes the IO Addr for the device
+                               if (result & PCI_BAR_IO_MASK) {
+                                       e1000_debug("-->IO PORT MODE\n");
+                                       panic("IO PORT MODE NOT SUPPORTED\n");
+                               } else {
+                                       e1000_debug("-->MMIO Mode, Base: %p\n", result);
+                                       // Deal with the MMIO base, mapping, and size.
+                                       e1000_handle_bar0(result);
+                               }                                               
+                       }
+               }
+       }
+       if (device_id)
+               return 0;
+       printk(" not found. No device configured.\n");
+       return -1;
+}
+
+/* E1000 Read Register 32bit
+ * Read a 32 bit value from a register at the given offset in the 
+ * E1000 MMIO range.
+ *
+ * This function has IOPORT support, but is not used.
+ */
+uint32_t e1000_rr32(uint32_t offset) {
+
+       if (e1000_mmio_base_addr) {
+               return read_mmreg32(e1000_mmio_base_addr + offset);
+       } else {
+               return inl(e1000_io_base_addr + offset);
+       }
+}
+
+
+/* E1000 Write Register 32bit
+ * Write a 32 bit value from a register at the given offset in the 
+ * E1000 MMIO range.
+ *
+ * This function has IOPORT support, but is not used.
+ */
+void e1000_wr32(uint32_t offset, uint32_t val) {
+
+       if (e1000_mmio_base_addr) {
+               write_mmreg32(e1000_mmio_base_addr + offset, val);
+       } else {
+               outl(e1000_io_base_addr + offset, val);
+       }
+}
+
+/* E1000 Read From EEPROM
+ * Read a 16 bit value from the EEPROM at the given offset 
+ * in the EEPROM.
+ *
+ * WARNING: USE CAREFULLY. THIS HAS A WHILE LOOP IN IT.
+ * if MMIO is not configured correctly, this will lock the kernel.
+ */
+uint16_t e1000_read_eeprom(uint32_t offset) {
+
+       uint16_t eeprom_data;
+       uint32_t eeprom_reg_val = e1000_rr32(E1000_EECD);
+
+       // Request access to the EEPROM, then wait for access
+       eeprom_reg_val = eeprom_reg_val | E1000_EECD_REQ;
+       e1000_wr32(E1000_EECD, eeprom_reg_val);
+        while((e1000_rr32(E1000_EECD) & E1000_EECD_GNT) == 0);
+
+       // We now have access, write what value we want to read, then wait for access
+       eeprom_reg_val = E1000_EERD_START | (offset << E1000_EERD_ADDR_SHIFT);
+       e1000_wr32(E1000_EERD, eeprom_reg_val);
+       while(((eeprom_reg_val = e1000_rr32(E1000_EERD)) & E1000_EERD_DONE) == 0);
+       eeprom_data = (eeprom_reg_val & E1000_EERD_DATA_MASK) >> E1000_EERD_DATA_SHIFT;
+       
+       // Read the value (finally)
+       eeprom_reg_val = e1000_rr32(E1000_EECD);
+
+       // Tell the EEPROM we are done.
+       e1000_wr32(E1000_EECD, eeprom_reg_val & ~E1000_EECD_REQ);
+
+       return eeprom_data;
+
+}
+
+// Discover and record the MAC address for this device.
+void e1000_setup_mac() {
+
+       uint16_t eeprom_data = 0;
+       uint32_t mmio_data = 0;
+
+       /* TODO: WARNING - EXTREMELY GHETTO */
+       e1000_debug("-->Setting up MAC addr\n");
+
+       // Quark: For ID0 type, we read from the EEPROm. Else we read from RAL/RAH.
+       if (device_id == INTEL_82540EM_ID) {
+
+               // This is ungodly slow. Like, person perceivable time slow.
+               for (int i = 0; i < 3; i++) {
+
+                       eeprom_data = e1000_read_eeprom(i);
+                       device_mac[2*i] = eeprom_data & 0x00FF;
+                       device_mac[2*i + 1] = (eeprom_data & 0xFF00) >> 8;
+
+               }
+
+       } else {
+               
+               // Get the data from RAL
+               mmio_data = e1000_rr32(E1000_RAL);
+
+               // Do the big magic rain dance
+               device_mac[0] = mmio_data & 0xFF;
+                       device_mac[1] = (mmio_data >> 8) & 0xFF;
+               device_mac[2] = (mmio_data >> 16) & 0xFF;
+               device_mac[3] = (mmio_data >> 24) & 0xFF;
+
+               // Get the rest of the MAC data from RAH.
+               mmio_data = e1000_rr32(E1000_RAH);
+               
+               // Continue magic dance.
+               device_mac[4] = mmio_data & 0xFF;
+               device_mac[5] = (mmio_data >> 8) & 0xFF;
+       }
+
+       // Check if we need to invert the higher order bits (some E1000's)
+       // Got this behavior from Barrelfish.
+       // It's worth noting that if MMIO is screwed up, this is generally
+       // the first warning sign.
+       mmio_data = e1000_rr32(E1000_STATUS);
+       if (mmio_data & E1000_STATUS_FUNC_MASK) {
+               printk("UNTESTED LANB FUNCTIONALITY! MAY BE BREAKING MAC\n");
+               device_mac[5] ^= 0x0100;
+       }       
+
+       // Program the device to use this mac (really only needed for ID0 type)
+       e1000_wr32(E1000_RAH, 0x00000); // Set MAC invalid
+       e1000_wr32(E1000_RAL, *(uint32_t*)device_mac);
+       e1000_wr32(E1000_RAH, *(uint16_t*)(device_mac + 4) | 0x80000000);
+       
+       // Now make sure it read back out.
+       // This is done to make sure everything is working correctly with the NIC
+       mmio_data = e1000_rr32(E1000_RAL);
+       device_mac[0] = mmio_data & 0xFF;
+       device_mac[1] = (mmio_data >> 8) & 0xFF;
+       device_mac[2] = (mmio_data >> 16) & 0xFF;
+       device_mac[3] = (mmio_data >> 24) & 0xFF;
+       mmio_data = e1000_rr32(E1000_RAH);
+       device_mac[4] = mmio_data & 0xFF;
+       device_mac[5] = (mmio_data >> 8) & 0xFF;
+
+       // Clear the MAC's from all the other filters
+       // Must clear high to low.
+       // TODO: Get the right number of filters. Not sure how.
+       //       however they SHOULD all default to all 0's, so
+       //       this shouldnt be needed.
+       for (int i = 1; i < 16; i++) {
+               e1000_wr32(E1000_RAH + 8 * i, 0x0);
+               e1000_wr32(E1000_RAL + 8 * i, 0x0);
+       }
+
+
+       // Clear MTA Table
+       // TODO: Get the right number of filters. See above.
+       for (int i = 0; i < 0x7F; i++) {
+               e1000_wr32(E1000_MTA + 4 * i, 0x0);
+       }
+
+       e1000_debug("-->DEVICE MAC: %02x:%02x:%02x:%02x:%02x:%02x\n",
+                   0xFF & device_mac[0], 0xFF & device_mac[1],
+                   0xFF & device_mac[2], 0xFF & device_mac[3],
+                   0xFF & device_mac[4], 0xFF & device_mac[5]);
+       return;
+}
+
+// Allocate and configure all the transmit and receive descriptors.
+void e1000_setup_descriptors() {
+
+       e1000_debug("-->Setting up tx/rx descriptors.\n");
+
+       // Allocate room for the buffers. 
+       // Must be 16 byte aligned
+
+       // How many pages do we need?
+  uint32_t num_rx_pages = ROUNDUP(NUM_RX_DESCRIPTORS * sizeof(struct e1000_rx_desc), PGSIZE) / PGSIZE;
+  uint32_t num_tx_pages = ROUNDUP(NUM_TX_DESCRIPTORS * sizeof(struct e1000_tx_desc), PGSIZE) / PGSIZE;
+       
+       // Get the pages
+       rx_des_kva = get_cont_pages(LOG2_UP(num_rx_pages), 0);
+       tx_des_kva = get_cont_pages(LOG2_UP(num_tx_pages), 0);
+
+       // +1 point for checking malloc result
+       if (rx_des_kva == NULL) panic("Can't allocate page for RX Ring");
+       if (tx_des_kva == NULL) panic("Can't allocate page for TX Ring");
+       
+       // Get the phys addr
+       rx_des_pa = PADDR(rx_des_kva);
+       tx_des_pa = PADDR(tx_des_kva);
+       
+       // Configure each descriptor.
+       for (int i = 0; i < NUM_RX_DESCRIPTORS; i++) 
+               e1000_set_rx_descriptor(i, TRUE); // True == Allocate memory for the descriptor
+               
+       for (int i = 0; i < NUM_TX_DESCRIPTORS; i++) 
+               e1000_set_tx_descriptor(i);
+
+       return;
+}
+
+// Configure a specific RX descriptor.
+// Serves as a reset, too (with reset_buffer set to FALSE).
+void e1000_set_rx_descriptor(uint32_t des_num, uint8_t reset_buffer) {
+       
+       //memset(&rx_des_kva[des_num], 0x00, sizeof(struct e1000_rx_desc));
+       rx_des_kva[des_num].length = 0;
+       rx_des_kva[des_num].csum = 0;
+       rx_des_kva[des_num].status = 0;
+       rx_des_kva[des_num].errors = 0;
+       rx_des_kva[des_num].special = 0;
+       
+       // Check if we are allocating a buffer.
+       // Note: setting this to TRUE not at boot time results in a memory leak.
+       if (reset_buffer) {
+               
+               // Alloc a buffer
+               char *rx_buffer = kmalloc(E1000_RX_MAX_BUFFER_SIZE, 0);
+               if (rx_buffer == NULL) panic ("Can't allocate page for RX Buffer");
+               
+               // Set the buffer addr
+               rx_des_kva[des_num].buffer_addr = PADDR(rx_buffer);
+       }
+
+       return;
+}
+
+// Configure a specific TX descriptor.
+// Calling not at boot results in a memory leak.
+void e1000_set_tx_descriptor(uint32_t des_num) {
+       
+       // Clear the bits.
+       memset(&tx_des_kva[des_num], 0x00, sizeof(struct e1000_tx_desc));
+       
+       // Alloc space for the buffer
+       char *tx_buffer = kmalloc(E1000_TX_MAX_BUFFER_SIZE, 0);
+       if (tx_buffer == NULL) panic ("Can't allocate page for TX Buffer");
+
+       // Set it.
+       tx_des_kva[des_num].buffer_addr = PADDR(tx_buffer);
+       return;
+}
+
+/* Actually configure the device.
+ * This goes through the painstaking process of actually configuring the device
+ * and preparing it for use. After this function, the device is turned on
+ * in a good and functioning state (except interrupts are off).
+ *
+ * I give a brief description of what each bit of code does, but
+ * the details of the bits are in most cases from the spec sheet
+ * and exact details are a bit obfuscated. 
+ *
+ * This startup sequence is taken with love from BarrelFish.
+ * <3 the multikernel.
+ */
+void e1000_configure() {
+       
+       uint32_t data;
+
+       e1000_debug("-->Configuring Device.\n");
+       
+       // Clear Interrupts
+       e1000_wr32(E1000_IMC, E1000_IMC_ALL);
+       E1000_WRITE_FLUSH();
+
+       // Disable receiver and transmitter
+       e1000_wr32(E1000_RCTL, 0x00);
+       e1000_wr32(E1000_TCTL, 0x00);
+
+       // Reset the device
+       e1000_reset();  
+
+       // Clear interrupts
+       e1000_wr32(E1000_IMC, E1000_IMC_ALL);
+
+       // Fix PHY_RESET
+       data = e1000_rr32(E1000_CTRL);
+       data = data & ~E1000_CTRL_PHY_RST;
+       e1000_wr32(E1000_CTRL, data);
+       data = e1000_rr32(E1000_STATUS);
+       data = data & ~E1000_STATUS_MTXCKOK; // XXX: Against spec
+       e1000_wr32(E1000_STATUS, data);
+
+       // Link MAC and PHY
+       data = e1000_rr32(E1000_CTRL);
+       data = data & E1000_CTRL_SLU;
+       e1000_wr32(E1000_CTRL, data);
+
+       // Set PHY mode
+       data = e1000_rr32(E1000_CTRL_EXT);
+       data = (data & ~E1000_CTRL_EXT_LINK_MODE_MASK) | E1000_CTRL_EXT_LINK_MODE_GMII;
+       e1000_wr32(E1000_CTRL_EXT, data);
+
+       // Set full-duplex
+       data = e1000_rr32(E1000_CTRL);
+       data = data & E1000_CTRL_FD;
+       e1000_wr32(E1000_CTRL, data);
+
+       // Set CTRL speed (from STATUS speed)
+       {
+               data = e1000_rr32(E1000_CTRL);
+               uint32_t status = e1000_rr32(E1000_STATUS);
+               status = (status & E1000_STATUS_SPEED_MASK) >> 6;
+               data = (data & ~E1000_CTRL_SPD_SEL) | (status << 8);
+               e1000_wr32(E1000_CTRL, data);
+       }
+
+       // Turn off flow control
+       e1000_wr32(E1000_FCAL, 0x00);
+       e1000_wr32(E1000_FCAH, 0x00);
+       e1000_wr32(E1000_FCT,  0x00);
+
+       // Setup MAC address
+       e1000_setup_mac();      
+
+        // Set RX Ring
+        e1000_wr32(E1000_RDBAL, rx_des_pa);
+        e1000_wr32(E1000_RDBAH, 0x00);
+
+        // Set RX Ring Size
+        // Size in bytes.
+        e1000_wr32(E1000_RDLEN, (NUM_RX_DESCRIPTORS / 8) << 7);
+       
+       // Disablie the split and replication control queue 
+       e1000_wr32(E1000_SRRCTRL, 0x00);
+
+       // Set head and tail pointers.
+        e1000_wr32(E1000_RDH, 0x00);
+        e1000_wr32(E1000_RDT, 0x00);
+
+        // Receive descriptor control
+       e1000_wr32(E1000_RXDCTL, E1000_RXDCTL_ENABLE | E1000_RXDCTL_WBT | E1000_RXDCTL_MAGIC);
+
+       // Disable packet splitting.
+        data = e1000_rr32(E1000_RFCTL);
+        data = data & ~E1000_RFCTL_EXTEN;
+        e1000_wr32(E1000_RFCTL, data);
+
+       // Enable packet reception
+       data = e1000_rr32(E1000_RCTL);
+       data = data | E1000_RCTL_EN | E1000_RCTL_BAM;
+       e1000_wr32(E1000_RCTL, data);
+
+       // Bump the tail pointer. This MUST be done at this point 
+       // _AFTER_ packet receiption is enabled. See 85276 spec sheet.
+        e1000_wr32(E1000_RDT, NUM_RX_DESCRIPTORS - 1);
+
+       // Set TX Ring
+       e1000_wr32(E1000_TDBAL, tx_des_pa);
+       e1000_wr32(E1000_TDBAH, 0x00);
+
+       // Set TX Des Size.
+       // This is the number of 8 descriptor sets, it starts at the 7th bit.
+       e1000_wr32(E1000_TDLEN, ((NUM_TX_DESCRIPTORS / 8) << 7));
+
+        // Transmit inter packet gap register
+        // XXX: Recomended magic. See 13.4.34
+        e1000_wr32(E1000_TIPG, 0x00702008);
+
+       // Set head and tail pointers.
+       e1000_wr32(E1000_TDH, 0x00);
+       e1000_wr32(E1000_TDT, 0x00);
+
+        // Tansmit desc control
+        e1000_wr32(E1000_TXDCTL, E1000_TXDCTL_MAGIC | E1000_TXDCTL_ENABLE);
+
+       // Enable transmit
+       // Enable + pad short packets + Back off time + Collision thresh
+       // The 0x0F000 is the back off time, and 0x0010 is the collision thresh.
+       e1000_wr32(E1000_TCTL, E1000_TCTL_EN | E1000_TCTL_PSP | 0x0F010);
+
+       return;
+}
+
+// Reset the device.
+void e1000_reset() {
+       e1000_debug("-->Resetting device..... ");
+
+       e1000_wr32(E1000_CTRL, e1000_rr32(E1000_CTRL) | E1000_CTRL_RST);
+
+       e1000_debug(" done.\n");
+
+       return;
+}
+
+void e1000_irq_enable() {
+       printk("e1000 enabled\n");
+       e1000_wr32(E1000_IMS, IMS_ENABLE_MASK);
+       E1000_WRITE_FLUSH();
+}
+
+// Configure and enable interrupts
+void e1000_setup_interrupts() {
+       
+       extern handler_t interrupt_handlers[];
+       
+       e1000_debug("-->Setting interrupts.\n");
+       
+       // Set throttle register
+       e1000_wr32(E1000_ITR, 0x0000);
+       
+       // Clear interrupts
+       e1000_wr32(E1000_IMS, 0xFFFFFFFF);
+       e1000_wr32(E1000_IMC, E1000_IMC_ALL);
+       
+       // Set interrupts
+       e1000_irq_enable();
+
+       // Kernel based interrupt stuff
+       register_interrupt_handler(interrupt_handlers, KERNEL_IRQ_OFFSET + e1000_irq, e1000_interrupt_handler, 0);
+
+       // Enable irqs for the e1000
+       // TODO: figure out where the interrupts are actually going..
+#ifdef CONFIG_ENABLE_MPTABLES
+       /* TODO: this should be for any IOAPIC EOI, not just MPTABLES */
+       ioapic_route_irq(e1000_irq, E1000_IRQ_CPU);     
+       printk("ioapic rout\n");
+
+#else 
+       // This will route the interrupts automatically to CORE 0
+       // Call send_kernel_message if you want to route them somewhere else
+       pic_unmask_irq(e1000_irq);
+       unmask_lapic_lvt(LAPIC_LVT_LINT0);
+       enable_irq();
+       printk("picroute\n");
+#endif
+
+       return;
+}
+
+// Code that is executed when an interrupt comes in on IRQ e1000_irq
+void e1000_interrupt_handler(struct hw_trapframe *hw_tf, void *data)
+{
+       e1000_interrupt_debug("\nNic interrupt on core %u!\n", lapic_get_id());
+
+       // Read the offending interrupt(s)
+       // Note: Reading clears the interrupts
+       uint32_t icr = e1000_rr32(E1000_ICR);
+
+       
+       /* Interrupt did not come from our card.., handle one interrupt per isr */
+       if (!icr) return; 
+       /* disable interrupts, this may not be necessary as AUTOMASK of interrupts
+        * is enabled on some cards
+        * but we do it anyways to be safe..
+        */
+       e1000_wr32(E1000_IMC, ~0);
+       E1000_WRITE_FLUSH();
+
+       //printk("Interrupt status: %x\n", icr);
+
+       if ((icr & E1000_ICR_INT_ASSERTED) && (icr & E1000_ICR_RXT0)){
+               e1000_interrupt_debug("---->Packet Received\n");
+#ifdef CONFIG_SOCKET
+//#if 0
+               e1000_clean_rx_irq();
+               // e1000_recv_pbuf(); // really it is now performing the function of rx_clean
+#else
+               e1000_handle_rx_packet();
+#endif
+       }       
+       e1000_irq_enable();
+}
+
+void process_pbuf(uint32_t srcid, long a0, long a1, long a2)
+{
+       if (srcid != core_id())
+               warn("pbuf came from a different core\n");
+       /* assume it is an ip packet */
+       struct pbuf* pb = (struct pbuf*) a0;
+       //printk("processing pbuf \n");
+       /*TODO: check checksum and drop */
+       /*check packet type*/
+       struct ethernet_hdr *ethhdr = (struct ethernet_hdr *) pb->payload;
+       //printk("start of eth %p \n", pb->payload);
+       //print_pbuf(pb);
+       if (memcmp(ethhdr->dst_mac, device_mac, 6)){
+               e1000_debug("mac address do not match, pbuf freed \n");
+               pbuf_free(pb);
+       }
+       switch(htons(ethhdr->eth_type)){
+               case ETHTYPE_IP:
+                       if (!pbuf_header(pb, -(ETH_HDR_SZ)))
+                               ip_input(pb);
+                       else
+                               warn("moving ethernet header in pbuf failed..\n");
+                       break;
+               case ETHTYPE_ARP:
+                       break;
+               default:
+                       //warn("packet type unknown");
+                       pbuf_free(pb);
+       }
+}
+
+static void schedule_pb(struct pbuf* pb) {
+       /* routine kernel message is kind of heavy weight, because it records src/dst etc */
+       /* TODO: consider a core-local chain of pbufs */
+       // using core 3 for network stuff..XXX
+       send_kernel_message(3, (amr_t) process_pbuf, (long)pb, 0, 0, KMSG_ROUTINE);
+       // send_kernel_message(core_id(), (amr_t) process_pbuf, (long)pb, 0, 0, KMSG_ROUTINE);
+       return;
+}
+// Check to see if a packet arrived, and process the packet.
+void e1000_handle_rx_packet() {
+       
+       uint16_t packet_size;
+       uint32_t status;
+       // find rx descriptor head
+       uint32_t head = e1000_rr32(E1000_RDH);
+
+       //printk("Current head is: %x\n", e1000_rr32(E1000_RDH));
+       //printk("Current tail is: %x\n", e1000_rr32(E1000_RDT));
+       
+       // If the HEAD is where we last processed, no new packets.
+       if (head == e1000_rx_index) {
+               e1000_frame_debug("-->Nothing to process. Returning.");
+               return;
+       }
+       
+       // Set our current descriptor to where we last left off.
+       uint32_t rx_des_loop_cur = e1000_rx_index;
+       uint32_t frame_size = 0;
+       uint32_t fragment_size = 0;
+       uint32_t num_frags = 0;
+       
+       // Grab a buffer for this packet.
+       char *rx_buffer = kmalloc(MAX_FRAME_SIZE, 0);
+       if (rx_buffer == NULL) panic ("Can't allocate page for incoming packet.");
+       
+       
+       do {
+               // Get the descriptor status
+               status = rx_des_kva[rx_des_loop_cur].status;
+
+               // If the status is 0x00, it means we are somehow trying to process 
+               //  a packet that hasnt been written by the NIC yet.
+               if (status == 0x0) {
+                       warn("ERROR: E1000: Packet owned by hardware has 0 status value\n");
+                       /* It's possible we are processing a packet that is a fragment
+                        * before the entire packet arrives.  The code currently assumes
+                        * that all of the packets fragments are there, so it assumes the
+                        * next one is ready.  We'll spin until it shows up...  This could
+                        * deadlock, and sucks in general, but will help us diagnose the
+                        * driver's issues.  TODO: determine root cause and fix this shit.*/
+                       while(rx_des_kva[rx_des_loop_cur].status == 0x0)
+                               cpu_relax();
+                       status = rx_des_kva[rx_des_loop_cur].status;
+               }
+       
+               // See how big this fragment? is.
+               fragment_size = rx_des_kva[rx_des_loop_cur].length;
+               
+               // If we've looped through the entire ring and not found a terminating packet, bad nic state.
+               // Panic or clear all descriptors? This is a nic hardware error. 
+               if (num_frags && (rx_des_loop_cur == head)) {
+                       e1000_frame_debug("-->ERR: No ending segment found in RX buffer.\n");
+                       panic("RX Descriptor Ring out of sync.");
+               }
+               
+               // Denote that we have at least 1 fragment.
+               num_frags++;
+               
+               // Make sure ownership is correct. Packet owned by the NIC (ready for kernel reading)
+               //  is denoted by a 1. Packet owned by the kernel (ready for NIC use) is denoted by 0.
+               if ((status & E1000_RXD_STAT_DD) == 0x0) {
+                       e1000_frame_debug("-->ERR: Current RX descriptor not owned by software. Panic!");
+                       panic("RX Descriptor Ring OWN out of sync");
+               }
+               
+               // Deal with packets too large
+               if ((frame_size + fragment_size) > MAX_FRAME_SIZE) {
+                       e1000_frame_debug("-->ERR: Nic sent %u byte packet. Max is %u\n", frame_size, MAX_FRAME_SIZE);
+                       panic("NIC Sent packets larger than configured.");
+               }
+               
+               // Move the fragment data into the buffer
+               memcpy(rx_buffer + frame_size, KADDR(rx_des_kva[rx_des_loop_cur].buffer_addr), fragment_size);
+               
+               // Reset the descriptor. Reuse current buffer (False means don't realloc).
+               e1000_set_rx_descriptor(rx_des_loop_cur, FALSE);
+               
+               // Note: We mask out fragment sizes at 0x3FFFF. There can be at most 2048 of them.
+               // This can not overflow the uint32_t we allocated for frame size, so
+               // we dont need to worry about mallocing too little then overflowing when we read.
+               frame_size = frame_size + fragment_size;
+               
+               // Advance to the next descriptor
+               rx_des_loop_cur = (rx_des_loop_cur + 1) % NUM_RX_DESCRIPTORS;
+
+       } while ((status & E1000_RXD_STAT_EOP) == 0); // Check to see if we are at the final fragment
+
+
+#ifdef CONFIG_APPSERVER
+       // Treat as a syscall frontend response packet if eth_type says so
+       // Will eventually go away, so not too worried about elegance here...
+       uint16_t eth_type = htons(*(uint16_t*)(rx_buffer + 12));
+       if(eth_type == APPSERVER_ETH_TYPE) {
+               handle_appserver_packet(rx_buffer, frame_size);
+               kfree(rx_buffer);
+
+               // Advance the tail pointer                             
+               e1000_rx_index = rx_des_loop_cur;
+               e1000_wr32(E1000_RDT, e1000_rx_index);
+               return;
+       }
+#endif
+
+#ifdef CONFIG_ETH_AUDIO
+       /* TODO: move this, and all packet processing, out of this driver (including
+        * the ghetto buffer).  Note we don't handle IP fragment reassembly (though
+        * this isn't an issue for the eth_audio). */
+       struct ethaud_udp_packet *packet = (struct ethaud_udp_packet*)rx_buffer;
+       uint8_t protocol = packet->ip_hdr.protocol;
+       uint16_t udp_port = ntohs(packet->udp_hdr.dst_port);
+       if (protocol == IPPROTO_UDP && udp_port == ETH_AUDIO_RCV_PORT) {
+               eth_audio_newpacket(packet);
+               // Advance the tail pointer                             
+               e1000_rx_index = rx_des_loop_cur;
+               e1000_wr32(E1000_RDT, e1000_rx_index);
+               return;
+       }
+#endif /* CONFIG_ETH_AUDIO */
+
+       // Paul:Mildly hacky stuff for LWIP
+       // TODO: Why was this necessary for LWIP?
+       spin_lock(&packet_buffers_lock);
+
+       if (num_packet_buffers >= MAX_PACKET_BUFFERS) {
+               printd("WARNING: DROPPING PACKET!\n");
+               spin_unlock(&packet_buffers_lock);
+               kfree(rx_buffer);
+       
+               // Advance the tail pointer                             
+               e1000_rx_index = rx_des_loop_cur;
+        e1000_wr32(E1000_RDT, (e1000_rx_index -1) % NUM_RX_DESCRIPTORS);
+               return;
+       }
+
+       packet_buffers[packet_buffers_tail] = rx_buffer;
+       packet_buffers_sizes[packet_buffers_tail] = frame_size;
+               
+       packet_buffers_tail = (packet_buffers_tail + 1) % MAX_PACKET_BUFFERS;
+       num_packet_buffers++;
+
+       spin_unlock(&packet_buffers_lock);
+       // End mildy hacky stuff for LWIP
+
+       //Log where we should start reading from next time we trap                              
+       e1000_rx_index = rx_des_loop_cur;
+       
+       // Bump the tail pointer. It should be 1 behind where we start reading from.
+       e1000_wr32(E1000_RDT, (e1000_rx_index -1) % NUM_RX_DESCRIPTORS);
+       dumppacket((unsigned char *)rx_buffer, frame_size);
+                               
+       // Chew on the frame data. Command bits should be the same for all frags.
+       //e1000_process_frame(rx_buffer, frame_size, current_command);
+       
+       return;
+}
+
+static void e1000_clean_rx_irq() {
+       // e1000_rx_index is the last one that we have processed
+       uint32_t i= e1000_rx_index;
+       // E1000 RDH is the last descriptor written by the hardware
+       uint32_t head = e1000_rr32(E1000_RDH);
+       uint32_t length = 0;
+       struct e1000_rx_desc *rx_desc =  &(E1000_RX_DESC(i));
+
+       // what happens when i go around the ring? 
+       while (rx_desc->status & E1000_RXD_STAT_DD){
+               struct pbuf* pb;
+               uint8_t status;
+               rx_desc = &rx_des_kva[i];
+               // buffer_info = &rx_des_kva[i];
+               status = rx_desc->status;
+               pb = pbuf_alloc(PBUF_RAW, 0 , PBUF_MTU);
+#if ETH_PAD_SIZE
+               pbuf_header(pb, -ETH_PAD_SIZE); /* drop the padding word */
+#endif
+               // fragment size
+               length = le16_to_cpu(rx_desc->length);
+
+               length -= 4;
+
+               memcpy(pb->payload, KADDR(E1000_RX_DESC(i).buffer_addr), length);
+               // skb_put(skb, length);
+               pb->len = length;
+               pb->tot_len = length;
+               schedule_pb(pb);
+               // do all the error handling 
+next_desc:
+               // this replaces e1000_set_rx_descriptor
+               rx_desc->status = 0;
+               if (++i == NUM_RX_DESCRIPTORS) i = 0;
+               rx_desc = &(E1000_RX_DESC(i)); 
+       }
+       //setting e1000_RDH?
+               printk ("cleaned index %d to %d \n", e1000_rx_index, i-1);
+               e1000_rx_index = i;
+}
+
+struct pbuf* e1000_recv_pbuf(void) {
+       uint16_t packet_size;
+       uint32_t status;
+       // recv head
+       uint32_t head = e1000_rr32(E1000_RDH);
+
+       printk("Current head is: %x\n", e1000_rr32(E1000_RDH));
+       printk("Current tail is: %x\n", e1000_rr32(E1000_RDT));
+       // e1000_rx_index = cleaned
+       // If the HEAD is where we last processed, no new packets.
+       if (head == e1000_rx_index) {
+               e1000_frame_debug("-->Nothing to process. Returning.");
+               return NULL;
+       }
+       // Set our current descriptor to where we last left off.
+       uint32_t rx_des_loop_cur = e1000_rx_index;
+       uint32_t frame_size = 0;
+       uint32_t fragment_size = 0;
+       uint32_t num_frags = 0;
+
+       uint32_t top_fragment = rx_des_loop_cur; 
+       struct pbuf* pb = pbuf_alloc(PBUF_RAW, 0, PBUF_MTU);
+       if (!pb){
+               warn("pbuf allocation failed, packet dropped\n");
+               return NULL;
+       }
+
+       uint32_t copied = 0;
+#if ETH_PAD_SIZE
+       pbuf_header(pb, -ETH_PAD_SIZE); /* drop the padding word */
+#endif
+       // pblen is way too big? it is not an indication of the size but the allocation
+       printk("pb loc %p , pb len %d \n", pb, pb->len);
+       void* rx_buffer = pb->payload;
+
+       /* The following loop generates 1 and only 1 pbuf out of 1(likely) 
+        * or more fragments. 
+        * TODO: convert this loop to clean rx irq style which is capable of 
+        * handling multiple packet / pbuf receptions
+        */
+
+       do {
+               // Get the descriptor status
+               status = rx_des_kva[rx_des_loop_cur].status;
+
+               // If the status is 0x00, it means we are somehow trying to process 
+               // a packet that hasnt been written by the NIC yet.
+               if (status & E1000_RXD_STAT_DD) {
+                       warn("ERROR: E1000: Packet owned by hardware has 0 status value\n");
+                       /* It's possible we are processing a packet that is a fragment
+                        * before the entire packet arrives.  The code currently assumes
+                        * that all of the packets fragments are there, so it assumes the
+                        * next one is ready.  We'll spin until it shows up...  This could
+                        * deadlock, and sucks in general, but will help us diagnose the
+                        * driver's issues.  TODO: determine root cause and fix this shit.*/
+                       while(rx_des_kva[rx_des_loop_cur].status == 0x0)
+                               cpu_relax();
+                       status = rx_des_kva[rx_des_loop_cur].status;
+               }
+               printk ("got out of the dead loop \n");
+       
+               // See how big this fragment is.
+               fragment_size = rx_des_kva[rx_des_loop_cur].length;
+               printk("fragment size %d\n",fragment_size);
+               
+               // If we've looped through the entire ring and not found a terminating packet, bad nic state.
+               // Panic or clear all descriptors? This is a nic hardware error. 
+               if (num_frags && (rx_des_loop_cur == head)) {
+                       e1000_frame_debug("-->ERR: No ending segment found in RX buffer.\n");
+                       panic("RX Descriptor Ring out of sync.");
+               }
+               // Denote that we have at least 1 fragment.
+               num_frags++;
+               if (num_frags > 1) warn ("we have fragments in the network \n");
+               // Make sure ownership is correct. Packet owned by the NIC (ready for kernel reading)
+               // is denoted by a 1. Packet owned by the kernel (ready for NIC use) is denoted by 0.
+               if ((status & E1000_RXD_STAT_DD) == 0x0) {
+                       e1000_frame_debug("-->ERR: Current RX descriptor not owned by software. Panic!");
+                       warn("RX Descriptor Ring OWN out of sync");
+               }
+               
+               // Deal with packets too large
+               if ((frame_size + fragment_size) > MAX_FRAME_SIZE) {
+                       e1000_frame_debug("-->ERR: Nic sent %u byte packet. Max is %u\n", frame_size, MAX_FRAME_SIZE);
+                       warn("NIC Sent packets larger than configured.");
+               }
+               
+               memcpy(rx_buffer, KADDR(rx_des_kva[rx_des_loop_cur].buffer_addr), fragment_size);
+               copied += fragment_size;
+               printk("fragment size %d \n", fragment_size);
+               rx_buffer += fragment_size;
+               
+
+               // Copy into pbuf allocated for this     
+               // TODO: reuse the pbuf later
+               // TODO:real driver uses a pbuf allocated (MTU sized) per descriptor and recycles that
+               // TODO:real driver also does not handle fragments.. simply drops them
+
+               // Reset the descriptor. Reuse current buffer (False means don't realloc).
+               e1000_set_rx_descriptor(rx_des_loop_cur, FALSE);
+               
+               // Note: We mask out fragment sizes at 0x3FFFF. There can be at most 2048 of them.
+               // This can not overflow the uint32_t we allocated for frame size, so
+               // we dont need to worry about mallocing too little then overflowing when we read.
+               frame_size = frame_size + fragment_size;
+               
+               /*Advance to the next descriptor*/
+               rx_des_loop_cur = (rx_des_loop_cur + 1) % NUM_RX_DESCRIPTORS;
+
+       } while ((status & E1000_RXD_STAT_EOP) == 0); // Check to see if we are at the final fragment
+
+       // rx_des_loop_cur has gone past the top_fragment
+       // printk("Copied %d bytes of data \n", copied);
+       // ethernet crc performed in hardware
+       copied -= 4;
+
+       pb->len = copied;
+       pb->tot_len = copied;
+       schedule_pb(pb);
+       return pb;
+}
+
+#if 0
+
+int e1000_clean_rx(){
+       struct net_device *netdev = adapter->netdev;
+       struct pci_dev *pdev = adapter->pdev;
+       struct e1000_rx_desc *rx_desc, *next_rxd;
+       struct e1000_buffer *buffer_info, *next_buffer;
+       unsigned long flags;
+       uint32_t length;
+       uint8_t last_byte;
+       unsigned int i;
+       int cleaned_count = 0;
+       boolean_t cleaned = FALSE;
+       unsigned int total_rx_bytes=0, total_rx_packets=0;
+
+       i = rx_ring->next_to_clean;
+       // rx_desc is the same as rx_des_kva[rx_des_loop_cur]
+       rx_desc = E1000_RX_DESC(*rx_ring, i);
+       buffer_info = &rx_ring->buffer_info[i];
+
+       while (rx_desc->status & E1000_RXD_STAT_DD) {
+               struct sk_buff *skb;
+               u8 status;
+
+#ifdef CONFIG_E1000_NAPI
+               if (*work_done >= work_to_do)
+                       break;
+               (*work_done)++;
+#endif
+               status = rx_desc->status;
+               skb = buffer_info->skb;
+               buffer_info->skb = NULL;
+
+               prefetch(skb->data - NET_IP_ALIGN);
+
+               if (++i == rx_ring->count) i = 0;
+               next_rxd = E1000_RX_DESC(*rx_ring, i);
+               prefetch(next_rxd);
+
+               next_buffer = &rx_ring->buffer_info[i];
+
+               cleaned = TRUE;
+               cleaned_count++;
+               pci_unmap_single(pdev,
+                                buffer_info->dma,
+                                buffer_info->length,
+                                PCI_DMA_FROMDEVICE);
+
+               length = le16_to_cpu(rx_desc->length);
+
+               if (unlikely(!(status & E1000_RXD_STAT_EOP))) {
+                       /* All receives must fit into a single buffer */
+                       E1000_DBG("%s: Receive packet consumed multiple"
+                                 " buffers\n", netdev->name);
+                       /* recycle */
+                       buffer_info->skb = skb;
+                       goto next_desc;
+               }
+
+               if (unlikely(rx_desc->errors & E1000_RXD_ERR_FRAME_ERR_MASK)) {
+                       last_byte = *(skb->data + length - 1);
+                       if (TBI_ACCEPT(&adapter->hw, status,
+                                     rx_desc->errors, length, last_byte)) {
+                               spin_lock_irqsave(&adapter->stats_lock, flags);
+                               e1000_tbi_adjust_stats(&adapter->hw,
+                                                      &adapter->stats,
+                                                      length, skb->data);
+                               spin_unlock_irqrestore(&adapter->stats_lock,
+                                                      flags);
+                               length--;
+                       } else {
+                               /* recycle */
+                               buffer_info->skb = skb;
+                               goto next_desc;
+                       }
+               }
+
+               /* adjust length to remove Ethernet CRC, this must be
+                * done after the TBI_ACCEPT workaround above */
+               length -= 4;
+
+               /* probably a little skewed due to removing CRC */
+               total_rx_bytes += length;
+               total_rx_packets++;
+
+               /* code added for copybreak, this should improve
+                * performance for small packets with large amounts
+                * of reassembly being done in the stack */
+               if (length < copybreak) {
+                       struct sk_buff *new_skb =
+                           netdev_alloc_skb(netdev, length + NET_IP_ALIGN);
+                       if (new_skb) {
+                               skb_reserve(new_skb, NET_IP_ALIGN);
+                               memcpy(new_skb->data - NET_IP_ALIGN,
+                                      skb->data - NET_IP_ALIGN,
+                                      length + NET_IP_ALIGN);
+                               /* save the skb in buffer_info as good */
+                               buffer_info->skb = skb;
+                               skb = new_skb;
+                       }
+                       /* else just continue with the old one */
+               }
+               /* end copybreak code */
+               skb_put(skb, length);
+
+               /* Receive Checksum Offload */
+               e1000_rx_checksum(adapter,
+                                 (uint32_t)(status) |
+                                 ((uint32_t)(rx_desc->errors) << 24),
+                                 le16_to_cpu(rx_desc->csum), skb);
+
+               skb->protocol = eth_type_trans(skb, netdev);
+#ifdef CONFIG_E1000_NAPI
+               if (unlikely(adapter->vlgrp &&
+                           (status & E1000_RXD_STAT_VP))) {
+                       vlan_hwaccel_receive_skb(skb, adapter->vlgrp,
+                                                le16_to_cpu(rx_desc->special) &
+                                                E1000_RXD_SPC_VLAN_MASK);
+               } else {
+                       netif_receive_skb(skb);
+               }
+#else /* CONFIG_E1000_NAPI */
+               if (unlikely(adapter->vlgrp &&
+                           (status & E1000_RXD_STAT_VP))) {
+                       vlan_hwaccel_rx(skb, adapter->vlgrp,
+                                       le16_to_cpu(rx_desc->special) &
+                                       E1000_RXD_SPC_VLAN_MASK);
+               } else {
+                       netif_rx(skb);
+               }
+#endif /* CONFIG_E1000_NAPI */
+               netdev->last_rx = jiffies;
+
+next_desc:
+               rx_desc->status = 0;
+
+               /* return some buffers to hardware, one at a time is too slow */
+               if (unlikely(cleaned_count >= E1000_RX_BUFFER_WRITE)) {
+                       adapter->alloc_rx_buf(adapter, rx_ring, cleaned_count);
+                       cleaned_count = 0;
+               }
+
+               /* use prefetched values */
+               rx_desc = next_rxd;
+               buffer_info = next_buffer;
+       }
+       rx_ring->next_to_clean = i;
+
+       cleaned_count = E1000_DESC_UNUSED(rx_ring);
+       if (cleaned_count)
+               adapter->alloc_rx_buf(adapter, rx_ring, cleaned_count);
+
+       adapter->total_rx_packets += total_rx_packets;
+       adapter->total_rx_bytes += total_rx_bytes;
+       return cleaned;
+}
+}
+
+#endif
+
+int e1000_send_pbuf(struct pbuf *p) {
+       int len = p->tot_len;
+       // print_pbuf(p);
+       if (p == NULL) 
+               return -1;
+       if (len == 0)
+               return 0;
+       
+       // Find where we want to write
+       uint32_t head = e1000_rr32(E1000_TDH);
+
+       
+       // Fail if we are out of space
+       if (((e1000_tx_index + 1) % NUM_TX_DESCRIPTORS) == head) {
+               e1000_frame_debug("-->TX Ring Buffer Full!\n");
+               return -1;
+       }
+       
+       // Fail if we are too large
+       if (len > MAX_FRAME_SIZE) {
+               e1000_frame_debug("-->Frame Too Large!\n");
+               return -1;
+       }
+       
+       // Move the data
+       int cplen = pbuf_copy_out(p, KADDR(tx_des_kva[e1000_tx_index].buffer_addr), len, 0);
+
+       for(int i = 0; i< cplen; i++){
+               printd("%x", ((uint8_t*)KADDR(tx_des_kva[e1000_tx_index].buffer_addr))[i]);
+       }
+       // Set the length
+       tx_des_kva[e1000_tx_index].lower.flags.length = len;
+       
+       // Magic that means send 1 fragment and report.
+       tx_des_kva[e1000_tx_index].lower.flags.cmd = 0x0B;
+
+       // Track our location
+       e1000_tx_index = (e1000_tx_index + 1) % NUM_TX_DESCRIPTORS;
+       
+       // Bump the tail.
+       e1000_wr32(E1000_TDT, e1000_tx_index);
+
+       e1000_frame_debug("-->Sent packet.\n");
+       
+       return len;
+}
+// Main routine to send a frame. Just sends it and goes.
+// Card supports sending across multiple fragments, we don't.
+// Would we want to write a function that takes a larger packet and generates fragments?
+// This seems like the stacks responsibility. Leave this for now. may in future
+// Remove the max size cap and generate multiple packets.
+int e1000_send_frame(const char *data, size_t len) {
+
+       if (data == NULL)
+               return -1;
+       if (len == 0)
+               return 0;
+
+       // Find where we want to write
+       uint32_t head = e1000_rr32(E1000_TDH);
+
+       
+       // Fail if we are out of space
+       if (((e1000_tx_index + 1) % NUM_TX_DESCRIPTORS) == head) {
+               e1000_frame_debug("-->TX Ring Buffer Full!\n");
+               return -1;
+       }
+       
+       // Fail if we are too large
+       if (len > MAX_FRAME_SIZE) {
+               e1000_frame_debug("-->Frame Too Large!\n");
+               return -1;
+       }
+       
+       // Move the data
+       memcpy(KADDR(tx_des_kva[e1000_tx_index].buffer_addr), data, len);
+
+       // Set the length
+       tx_des_kva[e1000_tx_index].lower.flags.length = len;
+       
+       // Magic that means send 1 fragment and report.
+       tx_des_kva[e1000_tx_index].lower.flags.cmd = 0x0B;
+
+       // Track our location
+       e1000_tx_index = (e1000_tx_index + 1) % NUM_TX_DESCRIPTORS;
+       
+       // Bump the tail.
+       e1000_wr32(E1000_TDT, e1000_tx_index);
+
+       e1000_frame_debug("-->Sent packet.\n");
+       
+return len;
+}
diff --git a/kern/drivers/net/e1000.h b/kern/drivers/net/e1000.h
new file mode 100644 (file)
index 0000000..d3330cd
--- /dev/null
@@ -0,0 +1,127 @@
+#ifndef ROS_INC_E1000_H
+#define ROS_INC_E1000_H
+
+#include <ros/common.h>
+#include <trap.h>
+#include <pmap.h>
+#include <net/nic_common.h>
+#include <net/pbuf.h>
+#if 1
+#define e1000_debug(...)               printk(__VA_ARGS__)  
+#define e1000_interrupt_debug(...)     printk(__VA_ARGS__)  
+#define e1000_frame_debug(...)         printk(__VA_ARGS__)  
+#else
+#define e1000_debug(...)
+#define e1000_interrupt_debug(...)
+#define e1000_frame_debug(...)
+#endif
+
+#define E1000_IRQ_CPU          0
+
+#define INTEL_VENDOR_ID                0x8086
+/* e1000s.  For some info (and lists of more of these, check out
+ * http://pci-ids.ucw.cz/read/PC/8086/  
+ * Some notes:
+ *     - in 2009, paul mentioned that the 82576{,NS} are supported by the igb
+ *     driver in Linux, since they support a more advanced feature set.
+ *     - There are many more e1000s.  We could import the list from pci-ids, or
+ *     something more clever.  This list mostly just tracks devices we've seen
+ *     before. */
+
+#define INTEL_82543GC_ID       0x1004
+#define INTEL_82540EM_ID       0x100e          /* qemu's device */
+#define INTEL_82545EM_ID       0x100f
+#define INTEL_82576_ID         0x10c9
+#define INTEL_82576NS_ID       0x150a
+
+#include "e1000_hw.h"
+
+// Offset used for indexing IRQs
+#define KERNEL_IRQ_OFFSET      32
+
+// Intel Descriptor Related Sizing
+#define E1000_NUM_TX_DESCRIPTORS       2048
+#define E1000_NUM_RX_DESCRIPTORS       2048
+
+// This should be in line with the setting of BSIZE in RCTL
+#define E1000_RX_MAX_BUFFER_SIZE 2048
+#define E1000_TX_MAX_BUFFER_SIZE 2048
+#if 0
+struct e1000_tx_ring {
+       /* pointer to the descriptor ring memory */
+       void *desc;
+       /* physical address of the descriptor ring */
+       dma_addr_t dma;
+       /* length of descriptor ring in bytes */
+       unsigned int size;
+       /* number of descriptors in the ring */
+       unsigned int count;
+       /* next descriptor to associate a buffer with */
+       unsigned int next_to_use;
+       /* next descriptor to check for DD status bit */
+       unsigned int next_to_clean;
+       /* array of buffer information structs */
+       struct e1000_buffer *buffer_info;
+
+       spinlock_t tx_lock;
+       uint16_t tdh;
+       uint16_t tdt;
+       boolean_t last_tx_tso;
+};
+
+struct e1000_rx_ring {
+       /* pointer to the descriptor ring memory */
+       void *desc;
+       /* physical address of the descriptor ring */
+       dma_addr_t dma;
+       /* length of descriptor ring in bytes */
+       unsigned int size;
+       /* number of descriptors in the ring */
+       unsigned int count;
+       /* next descriptor to associate a buffer with */
+       unsigned int next_to_use;
+       /* next descriptor to check for DD status bit */
+       unsigned int next_to_clean;
+       /* array of buffer information structs */
+       struct e1000_buffer *buffer_info;
+       /* arrays of page information for packet split */
+       struct e1000_ps_page *ps_page;
+       struct e1000_ps_page_dma *ps_page_dma;
+
+       /* cpu for rx queue */
+       int cpu;
+
+       uint16_t rdh;
+       uint16_t rdt;
+};
+struct e1000_adaptor{
+       struct e1000_tx_ring tx_ring;
+       struct e1000_rx_ring rx_ring;
+
+
+}
+#endif
+
+/* driver private functions */
+static uint32_t e1000_rr32(uint32_t offset);
+static void e1000_wr32(uint32_t offset, uint32_t val);
+#define E1000_WRITE_FLUSH() e1000_rr32(E1000_STATUS)
+
+void e1000_init(void);
+void e1000_reset(void);
+void e1000_interrupt_handler(struct hw_trapframe *hw_tf, void *data);
+int  e1000_scan_pci(void);
+void e1000_setup_interrupts(void);
+void e1000_setup_descriptors(void);
+void e1000_configure(void);
+void e1000_handle_rx_packet(void);
+void e1000_set_rx_descriptor(uint32_t des_num, uint8_t reset_buffer);
+void e1000_set_tx_descriptor(uint32_t des_num);
+int  e1000_send_frame(const char* data, size_t len);
+int e1000_send_pbuf(struct pbuf *p);
+static void e1000_clean_rx_irq();
+/* returns a chain of pbuf from the driver */
+struct pbuf* e1000_recv_pbuf();
+void process_pbuf(uint32_t srcid, long a0, long a1, long a2);
+static void schedule_pb(struct pbuf* pb);
+#endif /* !ROS_INC_E1000_H */
diff --git a/kern/drivers/net/e1000_hw.h b/kern/drivers/net/e1000_hw.h
new file mode 100644 (file)
index 0000000..c0c8e1c
--- /dev/null
@@ -0,0 +1,962 @@
+/*******************************************************************************
+
+  Intel PRO/1000 Linux driver
+  Copyright(c) 1999 - 2006 Intel Corporation.
+
+  This program is free software; you can redistribute it and/or modify it
+  under the terms and conditions of the GNU General Public License,
+  version 2, as published by the Free Software Foundation.
+
+  This program is distributed in the hope it will be useful, but WITHOUT
+  ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
+  FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for
+  more details.
+
+  You should have received a copy of the GNU General Public License along with
+  this program; if not, write to the Free Software Foundation, Inc.,
+  51 Franklin St - Fifth Floor, Boston, MA 02110-1301 USA.
+
+  The full GNU General Public License is included in this distribution in
+  the file called "COPYING".
+
+  Contact Information:
+  Linux NICS <linux.nics@intel.com>
+  e1000-devel Mailing List <e1000-devel@lists.sourceforge.net>
+  Intel Corporation, 5200 N.E. Elam Young Parkway, Hillsboro, OR 97124-6497
+
+*******************************************************************************/
+
+/* e1000_hw.h
+ * Structures, enums, and macros for the MAC
+ */
+
+#ifndef _E1000_HW_H_
+#define _E1000_HW_H_
+
+
+/* PCI Device IDs */
+#define E1000_DEV_ID_82542               0x1000
+#define E1000_DEV_ID_82543GC_FIBER       0x1001
+#define E1000_DEV_ID_82543GC_COPPER      0x1004
+#define E1000_DEV_ID_82544EI_COPPER      0x1008
+#define E1000_DEV_ID_82544EI_FIBER       0x1009
+#define E1000_DEV_ID_82544GC_COPPER      0x100C
+#define E1000_DEV_ID_82544GC_LOM         0x100D
+#define E1000_DEV_ID_82540EM             0x100E
+#define E1000_DEV_ID_82540EM_LOM         0x1015
+#define E1000_DEV_ID_82540EP_LOM         0x1016
+#define E1000_DEV_ID_82540EP             0x1017
+#define E1000_DEV_ID_82540EP_LP          0x101E
+#define E1000_DEV_ID_82545EM_COPPER      0x100F
+#define E1000_DEV_ID_82545EM_FIBER       0x1011
+#define E1000_DEV_ID_82545GM_COPPER      0x1026
+#define E1000_DEV_ID_82545GM_FIBER       0x1027
+#define E1000_DEV_ID_82545GM_SERDES      0x1028
+#define E1000_DEV_ID_82546EB_COPPER      0x1010
+#define E1000_DEV_ID_82546EB_FIBER       0x1012
+#define E1000_DEV_ID_82546EB_QUAD_COPPER 0x101D
+#define E1000_DEV_ID_82541EI             0x1013
+#define E1000_DEV_ID_82541EI_MOBILE      0x1018
+#define E1000_DEV_ID_82541ER_LOM         0x1014
+#define E1000_DEV_ID_82541ER             0x1078
+#define E1000_DEV_ID_82547GI             0x1075
+#define E1000_DEV_ID_82541GI             0x1076
+#define E1000_DEV_ID_82541GI_MOBILE      0x1077
+#define E1000_DEV_ID_82541GI_LF          0x107C
+#define E1000_DEV_ID_82546GB_COPPER      0x1079
+#define E1000_DEV_ID_82546GB_FIBER       0x107A
+#define E1000_DEV_ID_82546GB_SERDES      0x107B
+#define E1000_DEV_ID_82546GB_PCIE        0x108A
+#define E1000_DEV_ID_82546GB_QUAD_COPPER 0x1099
+#define E1000_DEV_ID_82547EI             0x1019
+#define E1000_DEV_ID_82547EI_MOBILE      0x101A
+#define E1000_DEV_ID_82571EB_COPPER      0x105E
+#define E1000_DEV_ID_82571EB_FIBER       0x105F
+#define E1000_DEV_ID_82571EB_SERDES      0x1060
+#define E1000_DEV_ID_82571EB_QUAD_COPPER 0x10A4
+#define E1000_DEV_ID_82571PT_QUAD_COPPER 0x10D5
+#define E1000_DEV_ID_82571EB_QUAD_FIBER  0x10A5
+#define E1000_DEV_ID_82571EB_QUAD_COPPER_LOWPROFILE  0x10BC
+#define E1000_DEV_ID_82571EB_SERDES_DUAL 0x10D9
+#define E1000_DEV_ID_82571EB_SERDES_QUAD 0x10DA
+#define E1000_DEV_ID_82572EI_COPPER      0x107D
+#define E1000_DEV_ID_82572EI_FIBER       0x107E
+#define E1000_DEV_ID_82572EI_SERDES      0x107F
+#define E1000_DEV_ID_82572EI             0x10B9
+#define E1000_DEV_ID_82573E              0x108B
+#define E1000_DEV_ID_82573E_IAMT         0x108C
+#define E1000_DEV_ID_82573L              0x109A
+#define E1000_DEV_ID_82546GB_QUAD_COPPER_KSP3 0x10B5
+#define E1000_DEV_ID_80003ES2LAN_COPPER_DPT     0x1096
+#define E1000_DEV_ID_80003ES2LAN_SERDES_DPT     0x1098
+#define E1000_DEV_ID_80003ES2LAN_COPPER_SPT     0x10BA
+#define E1000_DEV_ID_80003ES2LAN_SERDES_SPT     0x10BB
+
+#define E1000_DEV_ID_ICH8_IGP_M_AMT      0x1049
+#define E1000_DEV_ID_ICH8_IGP_AMT        0x104A
+#define E1000_DEV_ID_ICH8_IGP_C          0x104B
+#define E1000_DEV_ID_ICH8_IFE            0x104C
+#define E1000_DEV_ID_ICH8_IFE_GT         0x10C4
+#define E1000_DEV_ID_ICH8_IFE_G          0x10C5
+#define E1000_DEV_ID_ICH8_IGP_M          0x104D
+
+/* Register Set. (82543, 82544)
+ *
+ * Registers are defined to be 32 bits and  should be accessed as 32 bit values.
+ * These registers are physically located on the NIC, but are mapped into the
+ * host memory address space.
+ *
+ * RW - register is both readable and writable
+ * RO - register is read only
+ * WO - register is write only
+ * R/clr - register is read only and is cleared when read
+ * A - register array
+ */
+#define E1000_CTRL     0x00000  /* Device Control - RW */
+#define E1000_CTRL_DUP 0x00004  /* Device Control Duplicate (Shadow) - RW */
+#define E1000_STATUS   0x00008  /* Device Status - RO */
+#define E1000_EECD     0x00010  /* EEPROM/Flash Control - RW */
+#define E1000_EERD     0x00014  /* EEPROM Read - RW */
+#define E1000_CTRL_EXT 0x00018  /* Extended Device Control - RW */
+#define E1000_FLA      0x0001C  /* Flash Access - RW */
+#define E1000_MDIC     0x00020  /* MDI Control - RW */
+#define E1000_SCTL     0x00024  /* SerDes Control - RW */
+#define E1000_FEXTNVM  0x00028  /* Future Extended NVM register */
+#define E1000_FCAL     0x00028  /* Flow Control Address Low - RW */
+#define E1000_FCAH     0x0002C  /* Flow Control Address High -RW */
+#define E1000_FCT      0x00030  /* Flow Control Type - RW */
+#define E1000_VET      0x00038  /* VLAN Ether Type - RW */
+#define E1000_ICR      0x000C0  /* Interrupt Cause Read - R/clr */
+#define E1000_ITR      0x000C4  /* Interrupt Throttling Rate - RW */
+#define E1000_ICS      0x000C8  /* Interrupt Cause Set - WO */
+#define E1000_IMS      0x000D0  /* Interrupt Mask Set - RW */
+#define E1000_IMC      0x000D8  /* Interrupt Mask Clear - WO */
+#define E1000_IAM      0x000E0  /* Interrupt Acknowledge Auto Mask */
+#define E1000_RCTL     0x00100  /* RX Control - RW */
+#define E1000_RDTR1    0x02820  /* RX Delay Timer (1) - RW */
+#define E1000_RDBAL1   0x02900  /* RX Descriptor Base Address Low (1) - RW */
+#define E1000_RDBAH1   0x02904  /* RX Descriptor Base Address High (1) - RW */
+#define E1000_RDLEN1   0x02908  /* RX Descriptor Length (1) - RW */
+#define E1000_RDH1     0x02910  /* RX Descriptor Head (1) - RW */
+#define E1000_RDT1     0x02918  /* RX Descriptor Tail (1) - RW */
+#define E1000_FCTTV    0x00170  /* Flow Control Transmit Timer Value - RW */
+#define E1000_TXCW     0x00178  /* TX Configuration Word - RW */
+#define E1000_RXCW     0x00180  /* RX Configuration Word - RO */
+#define E1000_TCTL     0x00400  /* TX Control - RW */
+#define E1000_TCTL_EXT 0x00404  /* Extended TX Control - RW */
+#define E1000_TIPG     0x00410  /* TX Inter-packet gap -RW */
+#define E1000_TBT      0x00448  /* TX Burst Timer - RW */
+#define E1000_AIT      0x00458  /* Adaptive Interframe Spacing Throttle - RW */
+#define E1000_LEDCTL   0x00E00  /* LED Control - RW */
+#define E1000_EXTCNF_CTRL  0x00F00  /* Extended Configuration Control */
+#define E1000_EXTCNF_SIZE  0x00F08  /* Extended Configuration Size */
+#define E1000_PHY_CTRL     0x00F10  /* PHY Control Register in CSR */
+#define FEXTNVM_SW_CONFIG  0x0001
+#define E1000_PBA      0x01000  /* Packet Buffer Allocation - RW */
+#define E1000_PBS      0x01008  /* Packet Buffer Size */
+#define E1000_EEMNGCTL 0x01010  /* MNG EEprom Control */
+#define E1000_FLASH_UPDATES 1000
+#define E1000_EEARBC   0x01024  /* EEPROM Auto Read Bus Control */
+#define E1000_FLASHT   0x01028  /* FLASH Timer Register */
+#define E1000_EEWR     0x0102C  /* EEPROM Write Register - RW */
+#define E1000_FLSWCTL  0x01030  /* FLASH control register */
+#define E1000_FLSWDATA 0x01034  /* FLASH data register */
+#define E1000_FLSWCNT  0x01038  /* FLASH Access Counter */
+#define E1000_FLOP     0x0103C  /* FLASH Opcode Register */
+#define E1000_ERT      0x02008  /* Early Rx Threshold - RW */
+#define E1000_FCRTL    0x02160  /* Flow Control Receive Threshold Low - RW */
+#define E1000_FCRTH    0x02168  /* Flow Control Receive Threshold High - RW */
+#define E1000_PSRCTL   0x02170  /* Packet Split Receive Control - RW */
+#define E1000_RDBAL    0x02800  /* RX Descriptor Base Address Low - RW */
+#define E1000_RDBAH    0x02804  /* RX Descriptor Base Address High - RW */
+#define E1000_RDLEN    0x02808  /* RX Descriptor Length - RW */
+#define E1000_SRRCTRL  0x0280C  /* RX Split and Replication Recieve Control Register - RW */
+#define E1000_RDH      0x02810  /* RX Descriptor Head - RW */
+#define E1000_RDT      0x02818  /* RX Descriptor Tail - RW */
+#define E1000_RDTR     0x02820  /* RX Delay Timer - RW */
+#define E1000_RDBAL0   E1000_RDBAL /* RX Desc Base Address Low (0) - RW */
+#define E1000_RDBAH0   E1000_RDBAH /* RX Desc Base Address High (0) - RW */
+#define E1000_RDLEN0   E1000_RDLEN /* RX Desc Length (0) - RW */
+#define E1000_RDH0     E1000_RDH   /* RX Desc Head (0) - RW */
+#define E1000_RDT0     E1000_RDT   /* RX Desc Tail (0) - RW */
+#define E1000_RDTR0    E1000_RDTR  /* RX Delay Timer (0) - RW */
+#define E1000_RXDCTL   0x02828  /* RX Descriptor Control queue 0 - RW */
+#define E1000_RXDCTL1  0x02928  /* RX Descriptor Control queue 1 - RW */
+#define E1000_RADV     0x0282C  /* RX Interrupt Absolute Delay Timer - RW */
+#define E1000_RSRPD    0x02C00  /* RX Small Packet Detect - RW */
+#define E1000_RAID     0x02C08  /* Receive Ack Interrupt Delay - RW */
+#define E1000_TXDMAC   0x03000  /* TX DMA Control - RW */
+#define E1000_KABGTXD  0x03004  /* AFE Band Gap Transmit Ref Data */
+#define E1000_TDFH     0x03410  /* TX Data FIFO Head - RW */
+#define E1000_TDFT     0x03418  /* TX Data FIFO Tail - RW */
+#define E1000_TDFHS    0x03420  /* TX Data FIFO Head Saved - RW */
+#define E1000_TDFTS    0x03428  /* TX Data FIFO Tail Saved - RW */
+#define E1000_TDFPC    0x03430  /* TX Data FIFO Packet Count - RW */
+#define E1000_TDBAL    0x03800  /* TX Descriptor Base Address Low - RW */
+#define E1000_TDBAH    0x03804  /* TX Descriptor Base Address High - RW */
+#define E1000_TDLEN    0x03808  /* TX Descriptor Length - RW */
+#define E1000_TDH      0x03810  /* TX Descriptor Head - RW */
+#define E1000_TDT      0x03818  /* TX Descripotr Tail - RW */
+#define E1000_TIDV     0x03820  /* TX Interrupt Delay Value - RW */
+#define E1000_TXDCTL   0x03828  /* TX Descriptor Control - RW */
+#define E1000_TADV     0x0382C  /* TX Interrupt Absolute Delay Val - RW */
+#define E1000_TSPMT    0x03830  /* TCP Segmentation PAD & Min Threshold - RW */
+#define E1000_TARC0    0x03840  /* TX Arbitration Count (0) */
+#define E1000_TDBAL1   0x03900  /* TX Desc Base Address Low (1) - RW */
+#define E1000_TDBAH1   0x03904  /* TX Desc Base Address High (1) - RW */
+#define E1000_TDLEN1   0x03908  /* TX Desc Length (1) - RW */
+#define E1000_TDH1     0x03910  /* TX Desc Head (1) - RW */
+#define E1000_TDT1     0x03918  /* TX Desc Tail (1) - RW */
+#define E1000_TXDCTL1  0x03928  /* TX Descriptor Control (1) - RW */
+#define E1000_TARC1    0x03940  /* TX Arbitration Count (1) */
+#define E1000_CRCERRS  0x04000  /* CRC Error Count - R/clr */
+#define E1000_ALGNERRC 0x04004  /* Alignment Error Count - R/clr */
+#define E1000_SYMERRS  0x04008  /* Symbol Error Count - R/clr */
+#define E1000_RXERRC   0x0400C  /* Receive Error Count - R/clr */
+#define E1000_MPC      0x04010  /* Missed Packet Count - R/clr */
+#define E1000_SCC      0x04014  /* Single Collision Count - R/clr */
+#define E1000_ECOL     0x04018  /* Excessive Collision Count - R/clr */
+#define E1000_MCC      0x0401C  /* Multiple Collision Count - R/clr */
+#define E1000_LATECOL  0x04020  /* Late Collision Count - R/clr */
+#define E1000_COLC     0x04028  /* Collision Count - R/clr */
+#define E1000_DC       0x04030  /* Defer Count - R/clr */
+#define E1000_TNCRS    0x04034  /* TX-No CRS - R/clr */
+#define E1000_SEC      0x04038  /* Sequence Error Count - R/clr */
+#define E1000_CEXTERR  0x0403C  /* Carrier Extension Error Count - R/clr */
+#define E1000_RLEC     0x04040  /* Receive Length Error Count - R/clr */
+#define E1000_XONRXC   0x04048  /* XON RX Count - R/clr */
+#define E1000_XONTXC   0x0404C  /* XON TX Count - R/clr */
+#define E1000_XOFFRXC  0x04050  /* XOFF RX Count - R/clr */
+#define E1000_XOFFTXC  0x04054  /* XOFF TX Count - R/clr */
+#define E1000_FCRUC    0x04058  /* Flow Control RX Unsupported Count- R/clr */
+#define E1000_PRC64    0x0405C  /* Packets RX (64 bytes) - R/clr */
+#define E1000_PRC127   0x04060  /* Packets RX (65-127 bytes) - R/clr */
+#define E1000_PRC255   0x04064  /* Packets RX (128-255 bytes) - R/clr */
+#define E1000_PRC511   0x04068  /* Packets RX (255-511 bytes) - R/clr */
+#define E1000_PRC1023  0x0406C  /* Packets RX (512-1023 bytes) - R/clr */
+#define E1000_PRC1522  0x04070  /* Packets RX (1024-1522 bytes) - R/clr */
+#define E1000_GPRC     0x04074  /* Good Packets RX Count - R/clr */
+#define E1000_BPRC     0x04078  /* Broadcast Packets RX Count - R/clr */
+#define E1000_MPRC     0x0407C  /* Multicast Packets RX Count - R/clr */
+#define E1000_GPTC     0x04080  /* Good Packets TX Count - R/clr */
+#define E1000_GORCL    0x04088  /* Good Octets RX Count Low - R/clr */
+#define E1000_GORCH    0x0408C  /* Good Octets RX Count High - R/clr */
+#define E1000_GOTCL    0x04090  /* Good Octets TX Count Low - R/clr */
+#define E1000_GOTCH    0x04094  /* Good Octets TX Count High - R/clr */
+#define E1000_RNBC     0x040A0  /* RX No Buffers Count - R/clr */
+#define E1000_RUC      0x040A4  /* RX Undersize Count - R/clr */
+#define E1000_RFC      0x040A8  /* RX Fragment Count - R/clr */
+#define E1000_ROC      0x040AC  /* RX Oversize Count - R/clr */
+#define E1000_RJC      0x040B0  /* RX Jabber Count - R/clr */
+#define E1000_MGTPRC   0x040B4  /* Management Packets RX Count - R/clr */
+#define E1000_MGTPDC   0x040B8  /* Management Packets Dropped Count - R/clr */
+#define E1000_MGTPTC   0x040BC  /* Management Packets TX Count - R/clr */
+#define E1000_TORL     0x040C0  /* Total Octets RX Low - R/clr */
+#define E1000_TORH     0x040C4  /* Total Octets RX High - R/clr */
+#define E1000_TOTL     0x040C8  /* Total Octets TX Low - R/clr */
+#define E1000_TOTH     0x040CC  /* Total Octets TX High - R/clr */
+#define E1000_TPR      0x040D0  /* Total Packets RX - R/clr */
+#define E1000_TPT      0x040D4  /* Total Packets TX - R/clr */
+#define E1000_PTC64    0x040D8  /* Packets TX (64 bytes) - R/clr */
+#define E1000_PTC127   0x040DC  /* Packets TX (65-127 bytes) - R/clr */
+#define E1000_PTC255   0x040E0  /* Packets TX (128-255 bytes) - R/clr */
+#define E1000_PTC511   0x040E4  /* Packets TX (256-511 bytes) - R/clr */
+#define E1000_PTC1023  0x040E8  /* Packets TX (512-1023 bytes) - R/clr */
+#define E1000_PTC1522  0x040EC  /* Packets TX (1024-1522 Bytes) - R/clr */
+#define E1000_MPTC     0x040F0  /* Multicast Packets TX Count - R/clr */
+#define E1000_BPTC     0x040F4  /* Broadcast Packets TX Count - R/clr */
+#define E1000_TSCTC    0x040F8  /* TCP Segmentation Context TX - R/clr */
+#define E1000_TSCTFC   0x040FC  /* TCP Segmentation Context TX Fail - R/clr */
+#define E1000_IAC      0x04100  /* Interrupt Assertion Count */
+#define E1000_ICRXPTC  0x04104  /* Interrupt Cause Rx Packet Timer Expire Count */
+#define E1000_ICRXATC  0x04108  /* Interrupt Cause Rx Absolute Timer Expire Count */
+#define E1000_ICTXPTC  0x0410C  /* Interrupt Cause Tx Packet Timer Expire Count */
+#define E1000_ICTXATC  0x04110  /* Interrupt Cause Tx Absolute Timer Expire Count */
+#define E1000_ICTXQEC  0x04118  /* Interrupt Cause Tx Queue Empty Count */
+#define E1000_ICTXQMTC 0x0411C  /* Interrupt Cause Tx Queue Minimum Threshold Count */
+#define E1000_ICRXDMTC 0x04120  /* Interrupt Cause Rx Descriptor Minimum Threshold Count */
+#define E1000_ICRXOC   0x04124  /* Interrupt Cause Receiver Overrun Count */
+#define E1000_RXCSUM   0x05000  /* RX Checksum Control - RW */
+#define E1000_RFCTL    0x05008  /* Receive Filter Control*/
+#define E1000_MTA      0x05200  /* Multicast Table Array - RW Array */
+#define E1000_RAL      0x05400  /* Receive Address Low - RW Array */
+#define E1000_RAH      0x05404  /* Receive Address Low - RW Array */
+#define E1000_VFTA     0x05600  /* VLAN Filter Table Array - RW Array */
+#define E1000_WUC      0x05800  /* Wakeup Control - RW */
+#define E1000_WUFC     0x05808  /* Wakeup Filter Control - RW */
+#define E1000_WUS      0x05810  /* Wakeup Status - RO */
+#define E1000_MANC     0x05820  /* Management Control - RW */
+#define E1000_IPAV     0x05838  /* IP Address Valid - RW */
+#define E1000_IP4AT    0x05840  /* IPv4 Address Table - RW Array */
+#define E1000_IP6AT    0x05880  /* IPv6 Address Table - RW Array */
+#define E1000_WUPL     0x05900  /* Wakeup Packet Length - RW */
+#define E1000_WUPM     0x05A00  /* Wakeup Packet Memory - RO A */
+#define E1000_FFLT     0x05F00  /* Flexible Filter Length Table - RW Array */
+#define E1000_HOST_IF  0x08800  /* Host Interface */
+#define E1000_FFMT     0x09000  /* Flexible Filter Mask Table - RW Array */
+#define E1000_FFVT     0x09800  /* Flexible Filter Value Table - RW Array */
+
+#define E1000_KUMCTRLSTA 0x00034 /* MAC-PHY interface - RW */
+#define E1000_MDPHYA     0x0003C  /* PHY address - RW */
+#define E1000_MANC2H     0x05860  /* Managment Control To Host - RW */
+#define E1000_SW_FW_SYNC 0x05B5C /* Software-Firmware Synchronization - RW */
+
+#define E1000_GCR       0x05B00 /* PCI-Ex Control */
+#define E1000_GSCL_1    0x05B10 /* PCI-Ex Statistic Control #1 */
+#define E1000_GSCL_2    0x05B14 /* PCI-Ex Statistic Control #2 */
+#define E1000_GSCL_3    0x05B18 /* PCI-Ex Statistic Control #3 */
+#define E1000_GSCL_4    0x05B1C /* PCI-Ex Statistic Control #4 */
+#define E1000_FACTPS    0x05B30 /* Function Active and Power State to MNG */
+#define E1000_SWSM      0x05B50 /* SW Semaphore */
+#define E1000_FWSM      0x05B54 /* FW Semaphore */
+#define E1000_FFLT_DBG  0x05F04 /* Debug Register */
+#define E1000_HICR      0x08F00 /* Host Inteface Control */
+
+/* RSS registers */
+#define E1000_CPUVEC    0x02C10 /* CPU Vector Register - RW */
+#define E1000_MRQC      0x05818 /* Multiple Receive Control - RW */
+#define E1000_RETA      0x05C00 /* Redirection Table - RW Array */
+#define E1000_RSSRK     0x05C80 /* RSS Random Key - RW Array */
+#define E1000_RSSIM     0x05864 /* RSS Interrupt Mask */
+#define E1000_RSSIR     0x05868 /* RSS Interrupt Request */
+
+/* PHY 1000 MII Register/Bit Definitions */
+/* PHY Registers defined by IEEE */
+#define PHY_CTRL         0x00 /* Control Register */
+#define PHY_STATUS       0x01 /* Status Regiser */
+#define PHY_ID1          0x02 /* Phy Id Reg (word 1) */
+#define PHY_ID2          0x03 /* Phy Id Reg (word 2) */
+#define PHY_AUTONEG_ADV  0x04 /* Autoneg Advertisement */
+#define PHY_LP_ABILITY   0x05 /* Link Partner Ability (Base Page) */
+#define PHY_AUTONEG_EXP  0x06 /* Autoneg Expansion Reg */
+#define PHY_NEXT_PAGE_TX 0x07 /* Next Page TX */
+#define PHY_LP_NEXT_PAGE 0x08 /* Link Partner Next Page */
+#define PHY_1000T_CTRL   0x09 /* 1000Base-T Control Reg */
+#define PHY_1000T_STATUS 0x0A /* 1000Base-T Status Reg */
+#define PHY_EXT_STATUS   0x0F /* Extended Status Reg */
+
+#define MAX_PHY_REG_ADDRESS        0x1F  /* 5 bit address bus (0-0x1F) */
+#define MAX_PHY_MULTI_PAGE_REG     0xF   /* Registers equal on all pages */
+
+/* M88E1000 Specific Registers */
+#define M88E1000_PHY_SPEC_CTRL     0x10  /* PHY Specific Control Register */
+#define M88E1000_PHY_SPEC_STATUS   0x11  /* PHY Specific Status Register */
+#define M88E1000_INT_ENABLE        0x12  /* Interrupt Enable Register */
+#define M88E1000_INT_STATUS        0x13  /* Interrupt Status Register */
+#define M88E1000_EXT_PHY_SPEC_CTRL 0x14  /* Extended PHY Specific Control */
+#define M88E1000_RX_ERR_CNTR       0x15  /* Receive Error Counter */
+
+#define M88E1000_PHY_EXT_CTRL      0x1A  /* PHY extend control register */
+#define M88E1000_PHY_PAGE_SELECT   0x1D  /* Reg 29 for page number setting */
+#define M88E1000_PHY_GEN_CONTROL   0x1E  /* Its meaning depends on reg 29 */
+#define M88E1000_PHY_VCO_REG_BIT8  0x100 /* Bits 8 & 11 are adjusted for */
+#define M88E1000_PHY_VCO_REG_BIT11 0x800    /* improved BER performance */
+
+/* Interrupt Cause Read */
+#define E1000_ICR_TXDW          0x00000001 /* Transmit desc written back */
+#define E1000_ICR_TXQE          0x00000002 /* Transmit Queue empty */
+#define E1000_ICR_LSC           0x00000004 /* Link Status Change */
+#define E1000_ICR_RXSEQ         0x00000008 /* rx sequence error */
+#define E1000_ICR_RXDMT0        0x00000010 /* rx desc min. threshold (0) */
+#define E1000_ICR_RXO           0x00000040 /* rx overrun */
+#define E1000_ICR_RXT0          0x00000080 /* rx timer intr (ring 0) */
+#define E1000_ICR_MDAC          0x00000200 /* MDIO access complete */
+#define E1000_ICR_RXCFG         0x00000400 /* RX /c/ ordered set */
+#define E1000_ICR_GPI_EN0       0x00000800 /* GP Int 0 */
+#define E1000_ICR_GPI_EN1       0x00001000 /* GP Int 1 */
+#define E1000_ICR_GPI_EN2       0x00002000 /* GP Int 2 */
+#define E1000_ICR_GPI_EN3       0x00004000 /* GP Int 3 */
+#define E1000_ICR_TXD_LOW       0x00008000
+#define E1000_ICR_SRPD          0x00010000
+#define E1000_ICR_ACK           0x00020000 /* Receive Ack frame */
+#define E1000_ICR_MNG           0x00040000 /* Manageability event */
+#define E1000_ICR_DOCK          0x00080000 /* Dock/Undock */
+#define E1000_ICR_INT_ASSERTED  0x80000000 /* If this bit asserted, the driver should claim the interrupt */
+#define E1000_ICR_RXD_FIFO_PAR0 0x00100000 /* queue 0 Rx descriptor FIFO parity error */
+#define E1000_ICR_TXD_FIFO_PAR0 0x00200000 /* queue 0 Tx descriptor FIFO parity error */
+#define E1000_ICR_HOST_ARB_PAR  0x00400000 /* host arb read buffer parity error */
+#define E1000_ICR_PB_PAR        0x00800000 /* packet buffer parity error */
+#define E1000_ICR_RXD_FIFO_PAR1 0x01000000 /* queue 1 Rx descriptor FIFO parity error */
+#define E1000_ICR_TXD_FIFO_PAR1 0x02000000 /* queue 1 Tx descriptor FIFO parity error */
+#define E1000_ICR_ALL_PARITY    0x03F00000 /* all parity error bits */
+#define E1000_ICR_DSW           0x00000020 /* FW changed the status of DISSW bit in the FWSM */
+#define E1000_ICR_PHYINT        0x00001000 /* LAN connected device generates an interrupt */
+#define E1000_ICR_EPRST         0x00100000 /* ME handware reset occurs */
+
+/* Interrupt Cause Set */
+#define E1000_ICS_TXDW      E1000_ICR_TXDW      /* Transmit desc written back */
+#define E1000_ICS_TXQE      E1000_ICR_TXQE      /* Transmit Queue empty */
+#define E1000_ICS_LSC       E1000_ICR_LSC       /* Link Status Change */
+#define E1000_ICS_RXSEQ     E1000_ICR_RXSEQ     /* rx sequence error */
+#define E1000_ICS_RXDMT0    E1000_ICR_RXDMT0    /* rx desc min. threshold */
+#define E1000_ICS_RXO       E1000_ICR_RXO       /* rx overrun */
+#define E1000_ICS_RXT0      E1000_ICR_RXT0      /* rx timer intr */
+#define E1000_ICS_MDAC      E1000_ICR_MDAC      /* MDIO access complete */
+#define E1000_ICS_RXCFG     E1000_ICR_RXCFG     /* RX /c/ ordered set */
+#define E1000_ICS_GPI_EN0   E1000_ICR_GPI_EN0   /* GP Int 0 */
+#define E1000_ICS_GPI_EN1   E1000_ICR_GPI_EN1   /* GP Int 1 */
+#define E1000_ICS_GPI_EN2   E1000_ICR_GPI_EN2   /* GP Int 2 */
+#define E1000_ICS_GPI_EN3   E1000_ICR_GPI_EN3   /* GP Int 3 */
+#define E1000_ICS_TXD_LOW   E1000_ICR_TXD_LOW
+#define E1000_ICS_SRPD      E1000_ICR_SRPD
+#define E1000_ICS_ACK       E1000_ICR_ACK       /* Receive Ack frame */
+#define E1000_ICS_MNG       E1000_ICR_MNG       /* Manageability event */
+#define E1000_ICS_DOCK      E1000_ICR_DOCK      /* Dock/Undock */
+#define E1000_ICS_RXD_FIFO_PAR0 E1000_ICR_RXD_FIFO_PAR0 /* queue 0 Rx descriptor FIFO parity error */
+#define E1000_ICS_TXD_FIFO_PAR0 E1000_ICR_TXD_FIFO_PAR0 /* queue 0 Tx descriptor FIFO parity error */
+#define E1000_ICS_HOST_ARB_PAR  E1000_ICR_HOST_ARB_PAR  /* host arb read buffer parity error */
+#define E1000_ICS_PB_PAR        E1000_ICR_PB_PAR        /* packet buffer parity error */
+#define E1000_ICS_RXD_FIFO_PAR1 E1000_ICR_RXD_FIFO_PAR1 /* queue 1 Rx descriptor FIFO parity error */
+#define E1000_ICS_TXD_FIFO_PAR1 E1000_ICR_TXD_FIFO_PAR1 /* queue 1 Tx descriptor FIFO parity error */
+#define E1000_ICS_DSW       E1000_ICR_DSW
+#define E1000_ICS_PHYINT    E1000_ICR_PHYINT
+#define E1000_ICS_EPRST     E1000_ICR_EPRST
+
+/* Interrupt Mask Set */
+#define E1000_IMS_TXDW      E1000_ICR_TXDW      /* Transmit desc written back */
+#define E1000_IMS_TXQE      E1000_ICR_TXQE      /* Transmit Queue empty */
+#define E1000_IMS_LSC       E1000_ICR_LSC       /* Link Status Change */
+#define E1000_IMS_RXSEQ     E1000_ICR_RXSEQ     /* rx sequence error */
+#define E1000_IMS_RXDMT0    E1000_ICR_RXDMT0    /* rx desc min. threshold */
+#define E1000_IMS_RXO       E1000_ICR_RXO       /* rx overrun */
+#define E1000_IMS_RXT0      E1000_ICR_RXT0      /* rx timer intr */
+#define E1000_IMS_MDAC      E1000_ICR_MDAC      /* MDIO access complete */
+#define E1000_IMS_RXCFG     E1000_ICR_RXCFG     /* RX /c/ ordered set */
+#define E1000_IMS_GPI_EN0   E1000_ICR_GPI_EN0   /* GP Int 0 */
+#define E1000_IMS_GPI_EN1   E1000_ICR_GPI_EN1   /* GP Int 1 */
+#define E1000_IMS_GPI_EN2   E1000_ICR_GPI_EN2   /* GP Int 2 */
+#define E1000_IMS_GPI_EN3   E1000_ICR_GPI_EN3   /* GP Int 3 */
+#define E1000_IMS_TXD_LOW   E1000_ICR_TXD_LOW
+#define E1000_IMS_SRPD      E1000_ICR_SRPD
+#define E1000_IMS_ACK       E1000_ICR_ACK       /* Receive Ack frame */
+#define E1000_IMS_MNG       E1000_ICR_MNG       /* Manageability event */
+#define E1000_IMS_DOCK      E1000_ICR_DOCK      /* Dock/Undock */
+#define E1000_IMS_RXD_FIFO_PAR0 E1000_ICR_RXD_FIFO_PAR0 /* queue 0 Rx descriptor FIFO parity error */
+#define E1000_IMS_TXD_FIFO_PAR0 E1000_ICR_TXD_FIFO_PAR0 /* queue 0 Tx descriptor FIFO parity error */
+#define E1000_IMS_HOST_ARB_PAR  E1000_ICR_HOST_ARB_PAR  /* host arb read buffer parity error */
+#define E1000_IMS_PB_PAR        E1000_ICR_PB_PAR        /* packet buffer parity error */
+#define E1000_IMS_RXD_FIFO_PAR1 E1000_ICR_RXD_FIFO_PAR1 /* queue 1 Rx descriptor FIFO parity error */
+#define E1000_IMS_TXD_FIFO_PAR1 E1000_ICR_TXD_FIFO_PAR1 /* queue 1 Tx descriptor FIFO parity error */
+#define E1000_IMS_DSW       E1000_ICR_DSW
+#define E1000_IMS_PHYINT    E1000_ICR_PHYINT
+#define E1000_IMS_EPRST     E1000_ICR_EPRST
+
+/* Interrupt Mask Clear */
+#define E1000_IMC_TXDW      E1000_ICR_TXDW      /* Transmit desc written back */
+#define E1000_IMC_TXQE      E1000_ICR_TXQE      /* Transmit Queue empty */
+#define E1000_IMC_LSC       E1000_ICR_LSC       /* Link Status Change */
+#define E1000_IMC_RXSEQ     E1000_ICR_RXSEQ     /* rx sequence error */
+#define E1000_IMC_RXDMT0    E1000_ICR_RXDMT0    /* rx desc min. threshold */
+#define E1000_IMC_RXO       E1000_ICR_RXO       /* rx overrun */
+#define E1000_IMC_RXT0      E1000_ICR_RXT0      /* rx timer intr */
+#define E1000_IMC_MDAC      E1000_ICR_MDAC      /* MDIO access complete */
+#define E1000_IMC_RXCFG     E1000_ICR_RXCFG     /* RX /c/ ordered set */
+#define E1000_IMC_GPI_EN0   E1000_ICR_GPI_EN0   /* GP Int 0 */
+#define E1000_IMC_GPI_EN1   E1000_ICR_GPI_EN1   /* GP Int 1 */
+#define E1000_IMC_GPI_EN2   E1000_ICR_GPI_EN2   /* GP Int 2 */
+#define E1000_IMC_GPI_EN3   E1000_ICR_GPI_EN3   /* GP Int 3 */
+#define E1000_IMC_TXD_LOW   E1000_ICR_TXD_LOW
+#define E1000_IMC_SRPD      E1000_ICR_SRPD
+#define E1000_IMC_ACK       E1000_ICR_ACK       /* Receive Ack frame */
+#define E1000_IMC_MNG       E1000_ICR_MNG       /* Manageability event */
+#define E1000_IMC_DOCK      E1000_ICR_DOCK      /* Dock/Undock */
+#define E1000_IMC_RXD_FIFO_PAR0 E1000_ICR_RXD_FIFO_PAR0 /* queue 0 Rx descriptor FIFO parity error */
+#define E1000_IMC_TXD_FIFO_PAR0 E1000_ICR_TXD_FIFO_PAR0 /* queue 0 Tx descriptor FIFO parity error */
+#define E1000_IMC_HOST_ARB_PAR  E1000_ICR_HOST_ARB_PAR  /* host arb read buffer parity error */
+#define E1000_IMC_PB_PAR        E1000_ICR_PB_PAR        /* packet buffer parity error */
+#define E1000_IMC_RXD_FIFO_PAR1 E1000_ICR_RXD_FIFO_PAR1 /* queue 1 Rx descriptor FIFO parity error */
+#define E1000_IMC_TXD_FIFO_PAR1 E1000_ICR_TXD_FIFO_PAR1 /* queue 1 Tx descriptor FIFO parity error */
+#define E1000_IMC_DSW       E1000_ICR_DSW
+#define E1000_IMC_PHYINT    E1000_ICR_PHYINT
+#define E1000_IMC_EPRST     E1000_ICR_EPRST
+#define E1000_IMC_ALL       0xFFFFFFFF
+
+/* Receive Control */
+#define E1000_RCTL_RST            0x00000001    /* Software reset */
+#define E1000_RCTL_EN             0x00000002    /* enable */
+#define E1000_RCTL_SBP            0x00000004    /* store bad packet */
+#define E1000_RCTL_UPE            0x00000008    /* unicast promiscuous enable */
+#define E1000_RCTL_MPE            0x00000010    /* multicast promiscuous enab */
+#define E1000_RCTL_LPE            0x00000020    /* long packet enable */
+#define E1000_RCTL_LBM_NO         0x00000000    /* no loopback mode */
+#define E1000_RCTL_LBM_MAC        0x00000040    /* MAC loopback mode */
+#define E1000_RCTL_LBM_SLP        0x00000080    /* serial link loopback mode */
+#define E1000_RCTL_LBM_TCVR       0x000000C0    /* tcvr loopback mode */
+#define E1000_RCTL_DTYP_MASK      0x00000C00    /* Descriptor type mask */
+#define E1000_RCTL_DTYP_PS        0x00000400    /* Packet Split descriptor */
+#define E1000_RCTL_RDMTS_HALF     0x00000000    /* rx desc min threshold size */
+#define E1000_RCTL_RDMTS_QUAT     0x00000100    /* rx desc min threshold size */
+#define E1000_RCTL_RDMTS_EIGTH    0x00000200    /* rx desc min threshold size */
+#define E1000_RCTL_MO_SHIFT       12            /* multicast offset shift */
+#define E1000_RCTL_MO_0           0x00000000    /* multicast offset 11:0 */
+#define E1000_RCTL_MO_1           0x00001000    /* multicast offset 12:1 */
+#define E1000_RCTL_MO_2           0x00002000    /* multicast offset 13:2 */
+#define E1000_RCTL_MO_3           0x00003000    /* multicast offset 15:4 */
+#define E1000_RCTL_MDR            0x00004000    /* multicast desc ring 0 */
+#define E1000_RCTL_BAM            0x00008000    /* broadcast enable */
+/* these buffer sizes are valid if E1000_RCTL_BSEX is 0 */
+#define E1000_RCTL_SZ_2048        0x00000000    /* rx buffer size 2048 */
+#define E1000_RCTL_SZ_1024        0x00010000    /* rx buffer size 1024 */
+#define E1000_RCTL_SZ_512         0x00020000    /* rx buffer size 512 */
+#define E1000_RCTL_SZ_256         0x00030000    /* rx buffer size 256 */
+/* these buffer sizes are valid if E1000_RCTL_BSEX is 1 */
+#define E1000_RCTL_SZ_16384       0x00010000    /* rx buffer size 16384 */
+#define E1000_RCTL_SZ_8192        0x00020000    /* rx buffer size 8192 */
+#define E1000_RCTL_SZ_4096        0x00030000    /* rx buffer size 4096 */
+#define E1000_RCTL_VFE            0x00040000    /* vlan filter enable */
+#define E1000_RCTL_CFIEN          0x00080000    /* canonical form enable */
+#define E1000_RCTL_CFI            0x00100000    /* canonical form indicator */
+#define E1000_RCTL_DPF            0x00400000    /* discard pause frames */
+#define E1000_RCTL_PMCF           0x00800000    /* pass MAC control frames */
+#define E1000_RCTL_BSEX           0x02000000    /* Buffer size extension */
+#define E1000_RCTL_SECRC          0x04000000    /* Strip Ethernet CRC */
+#define E1000_RCTL_FLXBUF_MASK    0x78000000    /* Flexible buffer size */
+#define E1000_RCTL_FLXBUF_SHIFT   27            /* Flexible buffer shift */
+
+/* Receive Descriptor Control */
+#define E1000_RXDCTL_ENABLE       0x02000000    /* Enable the descriptor ring */
+#define E1000_RXDCTL_WBT          0x00010000    /* Write back threshold */
+#define E1000_RXDCTL_MAGIC        0x01000000    /* No idea what this does. */
+
+/* EEPROM Read */
+#define E1000_EERD_START      0x00000001       /* Start Read */
+#define E1000_EERD_DONE       0x00000010       /* Read Done */
+#define E1000_EERD_ADDR_SHIFT 8
+#define E1000_EERD_ADDR_MASK  0x0000FF00       /* Read Address */
+#define E1000_EERD_DATA_SHIFT 16
+#define E1000_EERD_DATA_MASK  0xFFFF0000       /* Read Data */
+
+/* This block is deprecated. Previous imported from newer version */
+#define E1000_EEPROM_SWDPIN0   0x0001   /* SWDPIN 0 EEPROM Value */
+#define E1000_EEPROM_LED_LOGIC 0x0020   /* Led Logic Word */
+#define E1000_EEPROM_RW_REG_DATA   16   /* Offset to data in EEPROM read/write registers */
+#define E1000_EEPROM_RW_REG_DONE   0x10 /* Offset to READ/WRITE done bit */
+#define E1000_EEPROM_RW_REG_START  1    /* First bit for telling part to start operation */
+#define E1000_EEPROM_RW_ADDR_SHIFT 8    /* Shift to the address bits */
+#define E1000_EEPROM_POLL_WRITE    1    /* Flag for polling for write complete */
+#define E1000_EEPROM_POLL_READ     0    /* Flag for polling for read complete */
+
+/* Register Bit Masks */
+/* Device Control */
+#define E1000_CTRL_FD       0x00000001  /* Full duplex.0=half; 1=full */
+#define E1000_CTRL_BEM      0x00000002  /* Endian Mode.0=little,1=big */
+#define E1000_CTRL_PRIOR    0x00000004  /* Priority on PCI. 0=rx,1=fair */
+#define E1000_CTRL_GIO_MASTER_DISABLE 0x00000004 /*Blocks new Master requests */
+#define E1000_CTRL_LRST     0x00000008  /* Link reset. 0=normal,1=reset */
+#define E1000_CTRL_TME      0x00000010  /* Test mode. 0=normal,1=test */
+#define E1000_CTRL_SLE      0x00000020  /* Serial Link on 0=dis,1=en */
+#define E1000_CTRL_ASDE     0x00000020  /* Auto-speed detect enable */
+#define E1000_CTRL_SLU      0x00000040  /* Set link up (Force Link) */
+#define E1000_CTRL_ILOS     0x00000080  /* Invert Loss-Of Signal */
+#define E1000_CTRL_SPD_SEL  0x00000300  /* Speed Select Mask */
+#define E1000_CTRL_SPD_10   0x00000000  /* Force 10Mb */
+#define E1000_CTRL_SPD_100  0x00000100  /* Force 100Mb */
+#define E1000_CTRL_SPD_1000 0x00000200  /* Force 1Gb */
+#define E1000_CTRL_BEM32    0x00000400  /* Big Endian 32 mode */
+#define E1000_CTRL_FRCSPD   0x00000800  /* Force Speed */
+#define E1000_CTRL_FRCDPX   0x00001000  /* Force Duplex */
+#define E1000_CTRL_D_UD_EN  0x00002000  /* Dock/Undock enable */
+#define E1000_CTRL_D_UD_POLARITY 0x00004000 /* Defined polarity of Dock/Undock indication in SDP[0] */
+#define E1000_CTRL_FORCE_PHY_RESET 0x00008000 /* Reset both PHY ports, through PHYRST_N pin */
+#define E1000_CTRL_EXT_LINK_EN 0x00010000 /* enable link status from external LINK_0 and LINK_1 pins */
+#define E1000_CTRL_SWDPIN0  0x00040000  /* SWDPIN 0 value */
+#define E1000_CTRL_SWDPIN1  0x00080000  /* SWDPIN 1 value */
+#define E1000_CTRL_SWDPIN2  0x00100000  /* SWDPIN 2 value */
+#define E1000_CTRL_SWDPIN3  0x00200000  /* SWDPIN 3 value */
+#define E1000_CTRL_SWDPIO0  0x00400000  /* SWDPIN 0 Input or output */
+#define E1000_CTRL_SWDPIO1  0x00800000  /* SWDPIN 1 input or output */
+#define E1000_CTRL_SWDPIO2  0x01000000  /* SWDPIN 2 input or output */
+#define E1000_CTRL_SWDPIO3  0x02000000  /* SWDPIN 3 input or output */
+#define E1000_CTRL_RST      0x04000000  /* Global reset */
+#define E1000_CTRL_RFCE     0x08000000  /* Receive Flow Control enable */
+#define E1000_CTRL_TFCE     0x10000000  /* Transmit flow control enable */
+#define E1000_CTRL_RTE      0x20000000  /* Routing tag enable */
+#define E1000_CTRL_VME      0x40000000  /* IEEE VLAN mode enable */
+#define E1000_CTRL_PHY_RST  0x80000000  /* PHY Reset */
+#define E1000_CTRL_SW2FW_INT 0x02000000  /* Initiate an interrupt to manageability engine */
+
+/* Extended Device Control */
+#define E1000_CTRL_EXT_GPI0_EN   0x00000001    /* Maps SDP4 to GPI0 */
+#define E1000_CTRL_EXT_GPI1_EN   0x00000002    /* Maps SDP5 to GPI1 */
+#define E1000_CTRL_EXT_PHYINT_EN E1000_CTRL_EXT_GPI1_EN
+#define E1000_CTRL_EXT_GPI2_EN   0x00000004    /* Maps SDP6 to GPI2 */
+#define E1000_CTRL_EXT_GPI3_EN   0x00000008    /* Maps SDP7 to GPI3 */
+#define E1000_CTRL_EXT_SDP4_DATA 0x00000010    /* Value of SW Defineable Pin 4 */
+#define E1000_CTRL_EXT_SDP5_DATA 0x00000020    /* Value of SW Defineable Pin 5 */
+#define E1000_CTRL_EXT_PHY_INT   E1000_CTRL_EXT_SDP5_DATA
+#define E1000_CTRL_EXT_SDP6_DATA 0x00000040    /* Value of SW Defineable Pin 6 */
+#define E1000_CTRL_EXT_SDP7_DATA 0x00000080    /* Value of SW Defineable Pin 7 */
+#define E1000_CTRL_EXT_SDP4_DIR  0x00000100    /* Direction of SDP4 0=in 1=out */
+#define E1000_CTRL_EXT_SDP5_DIR  0x00000200    /* Direction of SDP5 0=in 1=out */
+#define E1000_CTRL_EXT_SDP6_DIR  0x00000400    /* Direction of SDP6 0=in 1=out */
+#define E1000_CTRL_EXT_SDP7_DIR  0x00000800    /* Direction of SDP7 0=in 1=out */
+#define E1000_CTRL_EXT_ASDCHK    0x00001000    /* Initiate an ASD sequence */
+#define E1000_CTRL_EXT_EE_RST    0x00002000    /* Reinitialize from EEPROM */
+#define E1000_CTRL_EXT_IPS       0x00004000    /* Invert Power State */
+#define E1000_CTRL_EXT_SPD_BYPS  0x00008000    /* Speed Select Bypass */
+#define E1000_CTRL_EXT_RO_DIS    0x00020000    /* Relaxed Ordering disable */
+#define E1000_CTRL_EXT_LINK_MODE_MASK 0x00C00000
+#define E1000_CTRL_EXT_LINK_MODE_GMII 0x00000000
+#define E1000_CTRL_EXT_LINK_MODE_TBI  0x00C00000
+#define E1000_CTRL_EXT_LINK_MODE_KMRN 0x00000000
+#define E1000_CTRL_EXT_LINK_MODE_SERDES  0x00C00000
+#define E1000_CTRL_EXT_LINK_MODE_SGMII   0x00800000
+#define E1000_CTRL_EXT_WR_WMARK_MASK  0x03000000
+#define E1000_CTRL_EXT_WR_WMARK_256   0x00000000
+#define E1000_CTRL_EXT_WR_WMARK_320   0x01000000
+#define E1000_CTRL_EXT_WR_WMARK_384   0x02000000
+#define E1000_CTRL_EXT_WR_WMARK_448   0x03000000
+#define E1000_CTRL_EXT_DRV_LOAD       0x10000000       /* Driver loaded bit for FW */
+#define E1000_CTRL_EXT_IAME           0x08000000       /* Interrupt acknowledge Auto-mask */
+#define E1000_CTRL_EXT_INT_TIMER_CLR  0x20000000       /* Clear Interrupt timers after IMS clear */
+#define E1000_CRTL_EXT_PB_PAREN       0x01000000       /* packet buffer parity error detection enabled */
+#define E1000_CTRL_EXT_DF_PAREN       0x02000000       /* descriptor FIFO parity error detection enable */
+#define E1000_CTRL_EXT_GHOST_PAREN    0x40000000
+
+/* Device Status */
+#define E1000_STATUS_FD         0x00000001      /* Full duplex.0=half,1=full */
+#define E1000_STATUS_LU         0x00000002      /* Link up.0=no,1=link */
+#define E1000_STATUS_FUNC_MASK  0x0000000C      /* PCI Function Mask */
+#define E1000_STATUS_FUNC_SHIFT 2
+#define E1000_STATUS_FUNC_0     0x00000000      /* Function 0 */
+#define E1000_STATUS_FUNC_1     0x00000004      /* Function 1 */
+#define E1000_STATUS_TXOFF      0x00000010      /* transmission paused */
+#define E1000_STATUS_TBIMODE    0x00000020      /* TBI mode */
+#define E1000_STATUS_SPEED_MASK 0x000000C0
+#define E1000_STATUS_SPEED_10   0x00000000      /* Speed 10Mb/s */
+#define E1000_STATUS_SPEED_100  0x00000040      /* Speed 100Mb/s */
+#define E1000_STATUS_SPEED_1000 0x00000080      /* Speed 1000Mb/s */
+#define E1000_STATUS_LAN_INIT_DONE 0x00000200   /* Lan Init Completion
+                                                   by EEPROM/Flash */
+#define E1000_STATUS_ASDV       0x00000300      /* Auto speed detect value */
+#define E1000_STATUS_DOCK_CI    0x00000800      /* Change in Dock/Undock state. Clear on write '0'. */
+#define E1000_STATUS_GIO_MASTER_ENABLE 0x00080000 /* Status of Master requests. */
+#define E1000_STATUS_MTXCKOK    0x00000400      /* MTX clock running OK */
+#define E1000_STATUS_PCI66      0x00000800      /* In 66Mhz slot */
+#define E1000_STATUS_BUS64      0x00001000      /* In 64 bit slot */
+#define E1000_STATUS_PCIX_MODE  0x00002000      /* PCI-X mode */
+#define E1000_STATUS_PCIX_SPEED 0x0000C000      /* PCI-X bus speed */
+#define E1000_STATUS_BMC_SKU_0  0x00100000 /* BMC USB redirect disabled */
+#define E1000_STATUS_BMC_SKU_1  0x00200000 /* BMC SRAM disabled */
+#define E1000_STATUS_BMC_SKU_2  0x00400000 /* BMC SDRAM disabled */
+#define E1000_STATUS_BMC_CRYPTO 0x00800000 /* BMC crypto disabled */
+#define E1000_STATUS_BMC_LITE   0x01000000 /* BMC external code execution disabled */
+#define E1000_STATUS_RGMII_ENABLE 0x02000000 /* RGMII disabled */
+#define E1000_STATUS_FUSE_8       0x04000000
+#define E1000_STATUS_FUSE_9       0x08000000
+#define E1000_STATUS_SERDES0_DIS  0x10000000 /* SERDES disabled on port 0 */
+#define E1000_STATUS_SERDES1_DIS  0x20000000 /* SERDES disabled on port 1 */
+
+/* EEPROM/Flash Control */
+#define E1000_EECD_SK        0x00000001 /* EEPROM Clock */
+#define E1000_EECD_CS        0x00000002 /* EEPROM Chip Select */
+#define E1000_EECD_DI        0x00000004 /* EEPROM Data In */
+#define E1000_EECD_DO        0x00000008 /* EEPROM Data Out */
+#define E1000_EECD_FWE_MASK  0x00000030
+#define E1000_EECD_FWE_DIS   0x00000010 /* Disable FLASH writes */
+#define E1000_EECD_FWE_EN    0x00000020 /* Enable FLASH writes */
+#define E1000_EECD_FWE_SHIFT 4
+#define E1000_EECD_REQ       0x00000040 /* EEPROM Access Request */
+#define E1000_EECD_GNT       0x00000080 /* EEPROM Access Grant */
+#define E1000_EECD_PRES      0x00000100 /* EEPROM Present */
+#define E1000_EECD_SIZE      0x00000200 /* EEPROM Size (0=64 word 1=256 word) */
+#define E1000_EECD_ADDR_BITS 0x00000400 /* EEPROM Addressing bits based on type
+                                         * (0-small, 1-large) */
+#define E1000_EECD_TYPE      0x00002000 /* EEPROM Type (1-SPI, 0-Microwire) */
+#ifndef E1000_EEPROM_GRANT_ATTEMPTS
+#define E1000_EEPROM_GRANT_ATTEMPTS 1000 /* EEPROM # attempts to gain grant */
+#endif
+#define E1000_EECD_AUTO_RD          0x00000200  /* EEPROM Auto Read done */
+#define E1000_EECD_SIZE_EX_MASK     0x00007800  /* EEprom Size */
+#define E1000_EECD_SIZE_EX_SHIFT    11
+#define E1000_EECD_NVADDS    0x00018000 /* NVM Address Size */
+#define E1000_EECD_SELSHAD   0x00020000 /* Select Shadow RAM */
+#define E1000_EECD_INITSRAM  0x00040000 /* Initialize Shadow RAM */
+#define E1000_EECD_FLUPD     0x00080000 /* Update FLASH */
+#define E1000_EECD_AUPDEN    0x00100000 /* Enable Autonomous FLASH update */
+#define E1000_EECD_SHADV     0x00200000 /* Shadow RAM Data Valid */
+#define E1000_EECD_SEC1VAL   0x00400000 /* Sector One Valid */
+#define E1000_EECD_SECVAL_SHIFT      22
+#define E1000_STM_OPCODE     0xDB00
+#define E1000_HICR_FW_RESET  0xC0
+
+#define E1000_SHADOW_RAM_WORDS     2048
+#define E1000_ICH_NVM_SIG_WORD     0x13
+#define E1000_ICH_NVM_SIG_MASK     0xC0
+
+/* Header split receive */
+#define E1000_RFCTL_ISCSI_DIS           0x00000001
+#define E1000_RFCTL_ISCSI_DWC_MASK      0x0000003E
+#define E1000_RFCTL_ISCSI_DWC_SHIFT     1
+#define E1000_RFCTL_NFSW_DIS            0x00000040
+#define E1000_RFCTL_NFSR_DIS            0x00000080
+#define E1000_RFCTL_NFS_VER_MASK        0x00000300
+#define E1000_RFCTL_NFS_VER_SHIFT       8
+#define E1000_RFCTL_IPV6_DIS            0x00000400
+#define E1000_RFCTL_IPV6_XSUM_DIS       0x00000800
+#define E1000_RFCTL_ACK_DIS             0x00001000
+#define E1000_RFCTL_ACKD_DIS            0x00002000
+#define E1000_RFCTL_IPFRSP_DIS          0x00004000
+#define E1000_RFCTL_EXTEN               0x00008000
+#define E1000_RFCTL_IPV6_EX_DIS         0x00010000
+#define E1000_RFCTL_NEW_IPV6_EXT_DIS    0x00020000
+
+/* Receive Descriptor Control */
+#define E1000_RXDCTL_PTHRESH 0x0000003F        /* RXDCTL Prefetch Threshold */
+#define E1000_RXDCTL_HTHRESH 0x00003F00        /* RXDCTL Host Threshold */
+#define E1000_RXDCTL_WTHRESH 0x003F0000        /* RXDCTL Writeback Threshold */
+#define E1000_RXDCTL_GRAN    0x01000000        /* RXDCTL Granularity */
+
+/* MDI Control */
+#define E1000_MDIC_DATA_MASK 0x0000FFFF
+#define E1000_MDIC_REG_MASK  0x001F0000
+#define E1000_MDIC_REG_SHIFT 16
+#define E1000_MDIC_PHY_MASK  0x03E00000
+#define E1000_MDIC_PHY_SHIFT 21
+#define E1000_MDIC_OP_WRITE  0x04000000
+#define E1000_MDIC_OP_READ   0x08000000
+#define E1000_MDIC_READY     0x10000000
+#define E1000_MDIC_INT_EN    0x20000000
+#define E1000_MDIC_ERROR     0x40000000
+
+/* EEPROM Commands - Microwire */
+#define EEPROM_READ_OPCODE_MICROWIRE  0x6  /* EEPROM read opcode */
+#define EEPROM_WRITE_OPCODE_MICROWIRE 0x5  /* EEPROM write opcode */
+#define EEPROM_ERASE_OPCODE_MICROWIRE 0x7  /* EEPROM erase opcode */
+#define EEPROM_EWEN_OPCODE_MICROWIRE  0x13 /* EEPROM erase/write enable */
+#define EEPROM_EWDS_OPCODE_MICROWIRE  0x10 /* EEPROM erast/write disable */
+
+/* EEPROM Word Offsets */
+#define EEPROM_COMPAT                 0x0003
+#define EEPROM_ID_LED_SETTINGS        0x0004
+#define EEPROM_VERSION                0x0005
+#define EEPROM_SERDES_AMPLITUDE       0x0006 /* For SERDES output amplitude adjustment. */
+#define EEPROM_PHY_CLASS_WORD         0x0007
+#define EEPROM_INIT_CONTROL1_REG      0x000A
+#define EEPROM_INIT_CONTROL2_REG      0x000F
+#define EEPROM_SWDEF_PINS_CTRL_PORT_1 0x0010
+#define EEPROM_INIT_CONTROL3_PORT_B   0x0014
+#define EEPROM_INIT_3GIO_3            0x001A
+#define EEPROM_SWDEF_PINS_CTRL_PORT_0 0x0020
+#define EEPROM_INIT_CONTROL3_PORT_A   0x0024
+#define EEPROM_CFG                    0x0012
+#define EEPROM_FLASH_VERSION          0x0032
+#define EEPROM_CHECKSUM_REG           0x003F
+
+#define E1000_EEPROM_CFG_DONE         0x00040000   /* MNG config cycle done */
+#define E1000_EEPROM_CFG_DONE_PORT_1  0x00080000   /* ...for second port */
+
+/* Transmit Descriptor */
+struct e1000_tx_desc {
+    uint64_t buffer_addr;       /* Address of the descriptor's data buffer */
+    union {
+        uint32_t data;
+        struct {
+            uint16_t length;    /* Data buffer length */
+            uint8_t cso;        /* Checksum offset */
+            uint8_t cmd;        /* Descriptor control */
+        } flags;
+    } lower;
+    union {
+        uint32_t data;
+        struct {
+            uint8_t status;     /* Descriptor status */
+            uint8_t css;        /* Checksum start */
+            uint16_t special;
+        } fields;
+    } upper;
+};
+
+/* Transmit Descriptor bit definitions */
+#define E1000_TXD_DTYP_D     0x00100000 /* Data Descriptor */
+#define E1000_TXD_DTYP_C     0x00000000 /* Context Descriptor */
+#define E1000_TXD_POPTS_IXSM 0x01       /* Insert IP checksum */
+#define E1000_TXD_POPTS_TXSM 0x02       /* Insert TCP/UDP checksum */
+#define E1000_TXD_CMD_EOP    0x01000000 /* End of Packet */
+#define E1000_TXD_CMD_IFCS   0x02000000 /* Insert FCS (Ethernet CRC) */
+#define E1000_TXD_CMD_IC     0x04000000 /* Insert Checksum */
+#define E1000_TXD_CMD_RS     0x08000000 /* Report Status */
+#define E1000_TXD_CMD_RPS    0x10000000 /* Report Packet Sent */
+#define E1000_TXD_CMD_DEXT   0x20000000 /* Descriptor extension (0 = legacy) */
+#define E1000_TXD_CMD_VLE    0x40000000 /* Add VLAN tag */
+#define E1000_TXD_CMD_IDE    0x80000000 /* Enable Tidv register */
+#define E1000_TXD_STAT_DD    0x00000001 /* Descriptor Done */
+#define E1000_TXD_STAT_EC    0x00000002 /* Excess Collisions */
+#define E1000_TXD_STAT_LC    0x00000004 /* Late Collisions */
+#define E1000_TXD_STAT_TU    0x00000008 /* Transmit underrun */
+#define E1000_TXD_CMD_TCP    0x01000000 /* TCP packet */
+#define E1000_TXD_CMD_IP     0x02000000 /* IP packet */
+#define E1000_TXD_CMD_TSE    0x04000000 /* TCP Seg enable */
+#define E1000_TXD_STAT_TC    0x00000004 /* Tx Underrun */
+
+/* Transmit Control */
+#define E1000_TCTL_RST    0x00000001    /* software reset */
+#define E1000_TCTL_EN     0x00000002    /* enable tx */
+#define E1000_TCTL_BCE    0x00000004    /* busy check enable */
+#define E1000_TCTL_PSP    0x00000008    /* pad short packets */
+#define E1000_TCTL_CT     0x00000ff0    /* collision threshold */
+#define E1000_TCTL_COLD   0x003ff000    /* collision distance */
+#define E1000_TCTL_SWXOFF 0x00400000    /* SW Xoff transmission */
+#define E1000_TCTL_PBE    0x00800000    /* Packet Burst Enable */
+#define E1000_TCTL_RTLC   0x01000000    /* Re-transmit on late collision */
+#define E1000_TCTL_NRTU   0x02000000    /* No Re-transmit on underrun */
+#define E1000_TCTL_MULR   0x10000000    /* Multiple request support */
+
+/* Transmit Descriptor Control */
+#define E1000_TXDCTL_ENABLE  0x02000000     /* Enable the TX queue */
+#define E1000_TXDCTL_MAGIC   0x01000000     /* No idea what this does. */
+
+/* Receive Descriptor */
+struct e1000_rx_desc {
+    uint64_t buffer_addr; /* Address of the descriptor's data buffer */
+    uint16_t length;     /* Length of data DMAed into data buffer */
+    uint16_t csum;       /* Packet checksum */
+    uint8_t status;      /* Descriptor status */
+    uint8_t errors;      /* Descriptor Errors */
+    uint16_t special;
+};
+
+/* Receive Descriptor bit definitions */
+#define E1000_RXD_STAT_DD       0x01    /* Descriptor Done */
+#define E1000_RXD_STAT_EOP      0x02    /* End of Packet */
+#define E1000_RXD_STAT_IXSM     0x04    /* Ignore checksum */
+#define E1000_RXD_STAT_VP       0x08    /* IEEE VLAN Packet */
+#define E1000_RXD_STAT_UDPCS    0x10    /* UDP xsum caculated */
+#define E1000_RXD_STAT_TCPCS    0x20    /* TCP xsum calculated */
+#define E1000_RXD_STAT_IPCS     0x40    /* IP xsum calculated */
+#define E1000_RXD_STAT_PIF      0x80    /* passed in-exact filter */
+#define E1000_RXD_STAT_IPIDV    0x200   /* IP identification valid */
+#define E1000_RXD_STAT_UDPV     0x400   /* Valid UDP checksum */
+#define E1000_RXD_STAT_ACK      0x8000  /* ACK Packet indication */
+#define E1000_RXD_ERR_CE        0x01    /* CRC Error */
+#define E1000_RXD_ERR_SE        0x02    /* Symbol Error */
+#define E1000_RXD_ERR_SEQ       0x04    /* Sequence Error */
+#define E1000_RXD_ERR_CXE       0x10    /* Carrier Extension Error */
+#define E1000_RXD_ERR_TCPE      0x20    /* TCP/UDP Checksum Error */
+#define E1000_RXD_ERR_IPE       0x40    /* IP Checksum Error */
+#define E1000_RXD_ERR_RXE       0x80    /* Rx Data Error */
+#define E1000_RXD_SPC_VLAN_MASK 0x0FFF  /* VLAN ID is in lower 12 bits */
+#define E1000_RXD_SPC_PRI_MASK  0xE000  /* Priority is in upper 3 bits */
+#define E1000_RXD_SPC_PRI_SHIFT 13
+#define E1000_RXD_SPC_CFI_MASK  0x1000  /* CFI is bit 12 */
+#define E1000_RXD_SPC_CFI_SHIFT 12
+
+#define E1000_RXDEXT_STATERR_CE    0x01000000
+#define E1000_RXDEXT_STATERR_SE    0x02000000
+#define E1000_RXDEXT_STATERR_SEQ   0x04000000
+#define E1000_RXDEXT_STATERR_CXE   0x10000000
+#define E1000_RXDEXT_STATERR_TCPE  0x20000000
+#define E1000_RXDEXT_STATERR_IPE   0x40000000
+#define E1000_RXDEXT_STATERR_RXE   0x80000000
+
+#define E1000_RXDPS_HDRSTAT_HDRSP        0x00008000
+#define E1000_RXDPS_HDRSTAT_HDRLEN_MASK  0x000003FF
+
+/* Receive Address */
+#define E1000_RAH_AV  0x80000000        /* Receive descriptor valid */
+
+/* Offload Context Descriptor */
+struct e1000_context_desc {
+    union {
+        uint32_t ip_config;
+        struct {
+            uint8_t ipcss;      /* IP checksum start */
+            uint8_t ipcso;      /* IP checksum offset */
+            uint16_t ipcse;     /* IP checksum end */
+        } ip_fields;
+    } lower_setup;
+    union {
+        uint32_t tcp_config;
+        struct {
+            uint8_t tucss;      /* TCP checksum start */
+            uint8_t tucso;      /* TCP checksum offset */
+            uint16_t tucse;     /* TCP checksum end */
+        } tcp_fields;
+    } upper_setup;
+    uint32_t cmd_and_length;    /* */
+    union {
+        uint32_t data;
+        struct {
+            uint8_t status;     /* Descriptor status */
+            uint8_t hdr_len;    /* Header length */
+            uint16_t mss;       /* Maximum segment size */
+        } fields;
+    } tcp_seg_setup;
+};
+
+/* Offload data descriptor */
+struct e1000_data_desc {
+    uint64_t buffer_addr;       /* Address of the descriptor's buffer address */
+    union {
+        uint32_t data;
+        struct {
+            uint16_t length;    /* Data buffer length */
+            uint8_t typ_len_ext;        /* */
+            uint8_t cmd;        /* */
+        } flags;
+    } lower;
+    union {
+        uint32_t data;
+        struct {
+            uint8_t status;     /* Descriptor status */
+            uint8_t popts;      /* Packet Options */
+            uint16_t special;   /* */
+        } fields;
+    } upper;
+};
+
+/* Management Control */
+#define E1000_MANC_SMBUS_EN      0x00000001 /* SMBus Enabled - RO */
+#define E1000_MANC_ASF_EN        0x00000002 /* ASF Enabled - RO */
+#define E1000_MANC_R_ON_FORCE    0x00000004 /* Reset on Force TCO - RO */
+#define E1000_MANC_RMCP_EN       0x00000100 /* Enable RCMP 026Fh Filtering */
+#define E1000_MANC_0298_EN       0x00000200 /* Enable RCMP 0298h Filtering */
+#define E1000_MANC_IPV4_EN       0x00000400 /* Enable IPv4 */
+#define E1000_MANC_IPV6_EN       0x00000800 /* Enable IPv6 */
+#define E1000_MANC_SNAP_EN       0x00001000 /* Accept LLC/SNAP */
+#define E1000_MANC_ARP_EN        0x00002000 /* Enable ARP Request Filtering */
+#define E1000_MANC_NEIGHBOR_EN   0x00004000 /* Enable Neighbor Discovery
+                                             * Filtering */
+#define E1000_MANC_ARP_RES_EN    0x00008000 /* Enable ARP response Filtering */
+#define E1000_MANC_TCO_RESET     0x00010000 /* TCO Reset Occurred */
+#define E1000_MANC_RCV_TCO_EN    0x00020000 /* Receive TCO Packets Enabled */
+#define E1000_MANC_REPORT_STATUS 0x00040000 /* Status Reporting Enabled */
+#define E1000_MANC_RCV_ALL       0x00080000 /* Receive All Enabled */
+#define E1000_MANC_BLK_PHY_RST_ON_IDE   0x00040000 /* Block phy resets */
+#define E1000_MANC_EN_MAC_ADDR_FILTER   0x00100000 /* Enable MAC address
+                                                    * filtering */
+#define E1000_MANC_EN_MNG2HOST   0x00200000 /* Enable MNG packets to host
+                                             * memory */
+#define E1000_MANC_EN_IP_ADDR_FILTER    0x00400000 /* Enable IP address
+                                                    * filtering */
+#define E1000_MANC_EN_XSUM_FILTER   0x00800000 /* Enable checksum filtering */
+#define E1000_MANC_BR_EN         0x01000000 /* Enable broadcast filtering */
+#define E1000_MANC_SMB_REQ       0x01000000 /* SMBus Request */
+#define E1000_MANC_SMB_GNT       0x02000000 /* SMBus Grant */
+#define E1000_MANC_SMB_CLK_IN    0x04000000 /* SMBus Clock In */
+#define E1000_MANC_SMB_DATA_IN   0x08000000 /* SMBus Data In */
+#define E1000_MANC_SMB_DATA_OUT  0x10000000 /* SMBus Data Out */
+#define E1000_MANC_SMB_CLK_OUT   0x20000000 /* SMBus Clock Out */
+
+#define E1000_MANC_SMB_DATA_OUT_SHIFT  28 /* SMBus Data Out Shift */
+#define E1000_MANC_SMB_CLK_OUT_SHIFT   29 /* SMBus Clock Out Shift */
+
+/* For checksumming, the sum of all words in the EEPROM should equal 0xBABA. */
+#define EEPROM_SUM 0xBABA
+
+/* This defines the bits that are set in the Interrupt Mask
+ * Set/Read Register.  Each bit is documented below:
+ *   o RXT0   = Receiver Timer Interrupt (ring 0)
+ *   o TXDW   = Transmit Descriptor Written Back
+ *   o RXDMT0 = Receive Descriptor Minimum Threshold hit (ring 0)
+ *   o RXSEQ  = Receive Sequence Error
+ *   o LSC    = Link Status Change
+ */
+#define IMS_ENABLE_MASK ( \
+    E1000_IMS_RXT0   |    \
+    E1000_IMS_TXDW   |    \
+    E1000_IMS_RXDMT0 |    \
+    E1000_IMS_RXSEQ  |    \
+    E1000_IMS_LSC)
+
+#endif /* _E1000_HW_H_ */
diff --git a/kern/drivers/net/ne2k.c b/kern/drivers/net/ne2k.c
new file mode 100644 (file)
index 0000000..9e7c9ad
--- /dev/null
@@ -0,0 +1,453 @@
+/*
+ * Copyright (c) 2009 The Regents of the University of California
+ * See LICENSE for details.
+ */
+
+#ifdef __SHARC__
+#pragma nosharc
+#endif
+
+#include <arch/mmu.h>
+#include <arch/x86.h>
+#include <arch/smp.h>
+#include <arch/apic.h>
+#include <arch/pci.h>
+#include "ne2k.h"
+
+#include <ros/memlayout.h>
+
+#include <atomic.h>
+#include <stdio.h>
+#include <string.h>
+#include <trap.h>
+#include <kmalloc.h>
+
+#include <pmap.h>
+#include <time.h>
+
+/** @file
+ * @brief NE2K Driver Sketch
+ *
+ * EXPERIMENTAL.
+ *
+ * Rough driver. Appears to work in QEMU. Probably completely broken under heavy load.
+ *
+ * @author Paul Pearce <pearce@eecs.berkeley.edu>
+ *
+ * @todo Everything
+ */
+
+#define NE2K_RESET_R_ADDR 0x1f
+#define NE2K_PG0_RW_CR 0x00
+#define NE2K_PG0_RW_ISR 0x07
+#define NE2K_PG0_W_IMR 0x0F
+#define NE2K_PG0_W_PSTRT 0x1
+#define NE2K_PG0_W_PSTP 0x2
+#define NE2K_PG0_W_RCR 0xC
+#define NE2K_PG0_R_RSR 0xC
+#define NE2K_PG0_R_TSR 0x4
+#define NE2K_PG0_W_TCR 0xD
+#define NE2K_PG1_RW_PAR 0x1
+#define NE2K_PG0_W_RSAR0 0x08
+#define NE2K_PG0_W_RSAR1 0x09
+#define NE2K_PG0_W_RBCR0 0x0A
+#define NE2K_PG0_W_RBCR1 0x0B
+#define NE2K_PG0_W_TBCR0 0x05
+#define NE2K_PG0_W_TBCR1 0x06
+#define NE2K_PG0_W_TPSR  0x04
+#define NE2K_PG0_W_DCR 0x0E
+#define NE2K_PG1_RW_CURR 0x07
+#define NE2K_PG0_RW_BNRY 0x03
+
+#define NE2K_PAGE_SIZE 256
+
+#define NE2K_PMEM_START   (16*1024)
+#define NE2K_PMEM_SIZE   (32*1024)
+#define NE2K_NUM_PAGES                 ((NE2K_PMEM_SIZE - NE2K_PMEM_START) / NE2K_PAGE_SIZE)
+#define NE2K_NUM_RECV_PAGES    (NE2K_NUM_PAGES / 2)
+#define NE2K_NUM_SEND_PAGES    (NE2K_NUM_PAGES / 2)
+#define NE2K_FIRST_RECV_PAGE   (NE2K_PMEM_START / NE2K_PAGE_SIZE)
+#define NE2K_LAST_RECV_PAGE    NE2K_FIRST_RECV_PAGE + NE2K_NUM_RECV_PAGES
+#define NE2K_FIRST_SEND_PAGE   NE2K_LAST_RECV_PAGE + 1
+
+
+#define SET_PAGE_0() (inb(ne2k_io_base_addr + NE2K_PG0_RW_CR) & 0x3F)
+
+uint32_t ne2k_irq;      // Fix this
+uint32_t ne2k_io_base_addr;
+
+void* base_page;
+uint32_t num_pages = 0;
+
+void ne2k_init() {
+       
+       if (ne2k_scan_pci() < 0) return;
+       ne2k_mem_alloc();
+       ne2k_configure_nic();
+       ne2k_read_mac();
+       printk("Network Card MAC Address: %02x:%02x:%02x:%02x:%02x:%02x\n", 
+          device_mac[0],device_mac[1],device_mac[2],
+          device_mac[3],device_mac[4],device_mac[5]);
+       //ne2k_test_interrupts();
+       send_frame = &ne2k_send_frame;
+
+       ne2k_setup_interrupts();
+
+       eth_up = 1;
+
+       return;
+}
+
+
+int ne2k_scan_pci() {
+       struct pci_device *pcidev;
+       uint32_t result;
+       printk("Searching for NE2000 Network device...");
+       STAILQ_FOREACH(pcidev, &pci_devices, all_dev) {
+               /* Ignore non NE2K Devices */
+               if ((pcidev->ven_id != NE2K_VENDOR_ID) ||
+                  (pcidev->dev_id != NE2K_DEV_ID))
+                       continue;
+               printk(" found on BUS %x DEV %x\n", pcidev->bus, pcidev->dev);
+               /* Find the IRQ */
+               ne2k_irq = pcidev->irqline;
+               ne2k_debug("-->IRQ: %u\n", ne2k_irq);
+               /* Loop over the BARs */
+               for (int k = 0; k <= 5; k++) {
+                       int reg = 4 + k;
+               result = pcidev_read32(pcidev, reg << 2);       // SHAME!
+                       if (result == 0) // (0 denotes no valid data)
+                               continue;
+                       // Read the bottom bit of the BAR. 
+                       if (result & PCI_BAR_IO_MASK) {
+                               result = result & PCI_IO_MASK;
+                               ne2k_debug("-->BAR%u: %s --> %x\n", k, "IO", result);
+                       } else {
+                               result = result & PCI_MEM_MASK;
+                               ne2k_debug("-->BAR%u: %s --> %x\n", k, "MEM", result);
+                       }
+                       // TODO Switch to memory mapped instead of IO?
+                       if (k == 0) // BAR0 denotes the IO Addr for the device
+                               ne2k_io_base_addr = result;                                             
+               }
+               return 0;
+       }
+       printk(" not found. No device configured.\n");
+       return -1;
+}
+
+void ne2k_configure_nic() {
+       
+       ne2k_debug("-->Configuring Device.\n");
+       
+       // Reset. Yes reading from this addr resets it
+       inb(ne2k_io_base_addr + NE2K_RESET_R_ADDR);
+
+       // Configure
+       outb(ne2k_io_base_addr + NE2K_PG0_RW_CR,  0x22);
+       outb(ne2k_io_base_addr + NE2K_PG0_W_PSTRT,  NE2K_FIRST_RECV_PAGE);
+        outb(ne2k_io_base_addr + NE2K_PG0_RW_BNRY, NE2K_FIRST_RECV_PAGE + 1);
+
+        outb(ne2k_io_base_addr + NE2K_PG0_RW_CR, (0x22 & 0x3F) | 0x40);
+       outb(ne2k_io_base_addr + NE2K_PG1_RW_CURR, NE2K_FIRST_RECV_PAGE + 2);
+       outb(ne2k_io_base_addr + NE2K_PG0_RW_CR, 0x22);
+       outb(ne2k_io_base_addr + NE2K_PG0_W_PSTP, NE2K_LAST_RECV_PAGE);
+       outb(ne2k_io_base_addr + NE2K_PG0_W_DCR, 0x94); 
+       outb(ne2k_io_base_addr + NE2K_PG0_RW_CR,  0x22);
+       
+       outb(ne2k_io_base_addr + NE2K_PG0_W_RCR,  0xDF);
+       outb(ne2k_io_base_addr + NE2K_PG0_W_TCR,  0xE0);
+       
+
+       //uint8_t isr = inb(ne2k_io_base_addr + NE2K_PG0_RW_ISR);
+       //cprintf("isr: %x\n", isr);
+
+       
+       return;
+}
+
+void ne2k_setup_interrupts() {
+       
+       extern handler_t interrupt_handlers[];
+       
+       ne2k_debug("-->Setting interrupts.\n");
+       
+       // Kernel based interrupt stuff
+       register_interrupt_handler(interrupt_handlers, KERNEL_IRQ_OFFSET + ne2k_irq, ne2k_interrupt_handler, (void *)0);
+       
+#ifdef CONFIG_ENABLE_MPTABLES
+       ioapic_route_irq(ne2k_irq, 0);  
+#else
+       pic_unmask_irq(ne2k_irq);
+       unmask_lapic_lvt(LAPIC_LVT_LINT0);
+       enable_irq();
+#endif
+       
+       SET_PAGE_0();
+
+        outb(ne2k_io_base_addr + NE2K_PG0_W_IMR,  0xBF);
+
+       outb(ne2k_io_base_addr + NE2K_PG0_RW_ISR, 0xFF);
+       return;
+}
+
+void ne2k_mem_alloc() {
+       
+       num_pages = ROUNDUP(NE2K_NUM_PAGES * NE2K_PAGE_SIZE, PGSIZE) / PGSIZE;
+       base_page = get_cont_pages(LOG2_UP(num_pages), 0);      
+}
+
+void ne2k_read_mac() {
+
+       uint8_t cr = inb(ne2k_io_base_addr + NE2K_PG0_RW_CR);
+       
+       // Set correct bits
+       outb(ne2k_io_base_addr + NE2K_PG0_RW_CR, 0xA);
+       outb(ne2k_io_base_addr + NE2K_PG0_W_RSAR0, 0x0);
+        outb(ne2k_io_base_addr + NE2K_PG0_W_RSAR1, 0x0);
+        outb(ne2k_io_base_addr + NE2K_PG0_W_RBCR0, 0x6);
+        outb(ne2k_io_base_addr + NE2K_PG0_W_RBCR1, 0x0);
+
+
+       for (int i = 0; i < 6; i++)
+               device_mac[i] = inb(ne2k_io_base_addr + 0x10) & inb(ne2k_io_base_addr + 0x10);
+
+       // Set page 1
+        outb(ne2k_io_base_addr + NE2K_PG0_RW_CR, (cr & 0x3F) | 0x40);
+
+       for (int i = 0; i < 6; i++) 
+           outb(ne2k_io_base_addr + NE2K_PG1_RW_PAR + i, device_mac[i]);
+
+       
+       ne2k_debug("-->DEVICE MAC: %02x:%02x:%02x:%02x:%02x:%02x\n", 0xFF & device_mac[0], 0xFF & device_mac[1],        
+                                                                   0xFF & device_mac[2], 0xFF & device_mac[3], 
+                                                                0xFF & device_mac[4], 0xFF & device_mac[5]);
+       // Restore old setting.
+       outb(ne2k_io_base_addr + NE2K_PG0_RW_CR, cr);
+       return;
+}
+
+void ne2k_test_interrupts() {
+       
+       cprintf("Generating Interrupt...\n");
+       outb(ne2k_io_base_addr + 0x0A, 0x00);
+       outb(ne2k_io_base_addr + 0x0B, 0x00);
+       outb(ne2k_io_base_addr + 0x00, 0x0A);
+       udelay(10000000);
+
+       cprintf("Generating Interrupt again...\n");
+       outb(ne2k_io_base_addr + 0x0A, 0x00);
+       outb(ne2k_io_base_addr + 0x0B, 0x00);
+       outb(ne2k_io_base_addr + 0x00, 0x0A);
+       udelay(10000000);
+       
+}
+
+// We need to evaluate this routine in terms of concurrency.
+// We also need to figure out whats up with different core interrupts
+void ne2k_interrupt_handler(struct hw_trapframe *hw_tf, void *data)
+{
+       
+       ne2k_interrupt_debug("\nNE2K interrupt on core %u!\n", lapic_get_id());
+
+       SET_PAGE_0();
+
+       uint8_t isr= inb(ne2k_io_base_addr + NE2K_PG0_RW_ISR);
+       ne2k_interrupt_debug("isr: %x\n", isr);
+       
+       while (isr != 0x0) {
+
+               // TODO: Other interrupt cases.
+
+               if (isr & 0x1) {
+                       ne2k_interrupt_debug("-->Packet received.\n");
+                       ne2k_handle_rx_packet();
+               }
+               
+               SET_PAGE_0();
+
+               // Clear interrupts
+               isr = inb(ne2k_io_base_addr + NE2K_PG0_RW_ISR);
+               outb(ne2k_io_base_addr + NE2K_PG0_RW_ISR, isr);
+
+       }
+
+       ne2k_handle_rx_packet();
+       
+       return;                         
+}
+
+// @TODO: Is this broken? Didn't change it after kmalloc changed
+void ne2k_handle_rx_packet() {
+       
+       SET_PAGE_0();
+
+        uint8_t bound = inb(ne2k_io_base_addr + NE2K_PG0_RW_BNRY);
+
+        uint8_t cr = inb(ne2k_io_base_addr + NE2K_PG0_RW_CR);
+        
+       // Set page 1
+        outb(ne2k_io_base_addr + NE2K_PG0_RW_CR, (cr & 0x3F) | 0x40);
+
+       uint8_t next = inb(ne2k_io_base_addr + NE2K_PG1_RW_CURR);
+
+       // Restore old setting.
+        outb(ne2k_io_base_addr + NE2K_PG0_RW_CR, cr);
+
+        uint8_t start = NE2K_FIRST_RECV_PAGE;
+        uint8_t stop = NE2K_LAST_RECV_PAGE;
+
+       // Broken mult packets?
+       if (((bound + 1) == next) || (((bound + 1) == stop) && (start == next))) {
+               ne2k_debug("NO PACKET TO PROCESS\n");
+               return;
+       }
+
+       uint32_t kmalloc_size;
+
+       if (MAX_FRAME_SIZE % NE2K_PAGE_SIZE) {
+               kmalloc_size = ((MAX_FRAME_SIZE / NE2K_PAGE_SIZE) + 1) * NE2K_PAGE_SIZE;
+       } else {
+               kmalloc_size = MAX_FRAME_SIZE;
+       }
+       
+       char *rx_buffer = kmalloc(kmalloc_size, 0);
+       
+       if (rx_buffer == NULL) panic ("Can't allocate page for incoming packet.");
+
+        uint8_t curr = bound + 1;
+
+       uint8_t header[4];
+       uint16_t packet_len = 0xFFFF;
+       uint16_t page_count = 0;
+       for (int i = 0, n = 0; i < (MAX_FRAME_SIZE / NE2K_PAGE_SIZE); i++) {
+               if (curr == stop)
+                       curr = start;                   
+
+               outb(ne2k_io_base_addr + NE2K_PG0_W_RSAR0, 0x0);
+               outb(ne2k_io_base_addr + NE2K_PG0_W_RSAR1, curr);
+
+
+               // Fix this. Its hard coded to 256
+               outb(ne2k_io_base_addr + NE2K_PG0_W_RBCR0, 0);
+               outb(ne2k_io_base_addr + NE2K_PG0_W_RBCR1, 0x1);
+       
+               outb(ne2k_io_base_addr + NE2K_PG0_RW_CR, 0x0A);
+
+               for (int j = 0; j < NE2K_PAGE_SIZE; j++) {
+                       uint8_t val = inb(ne2k_io_base_addr + 0x10);
+                       if ((i == 0) && (j < 4)) {
+                               header[j] = val;
+                       } else { 
+                               rx_buffer[n++] = val;
+                       }
+               }
+
+               if (i == 0) {
+                       packet_len = ((uint16_t)header[3] << 8) | (uint16_t)header[2];
+                       if (packet_len % NE2K_PAGE_SIZE) {
+                               page_count = (packet_len / NE2K_PAGE_SIZE) + 1;
+                       } else {
+                               page_count = (packet_len / NE2K_PAGE_SIZE);
+                       }
+               }
+               
+               if ((i + 1) == page_count)
+                       break;
+
+               curr++;
+       
+       }
+       outb(ne2k_io_base_addr + NE2K_PG0_RW_BNRY, curr);
+
+       if (packet_len == 0) {
+               ne2k_debug("Triggered on an empty packet.\n");
+               return;
+       }
+
+#ifdef CONFIG_APPSERVER
+       // Treat as a syscall frontend response packet if eth_type says so
+       // Will eventually go away, so not too worried about elegance here...
+       #include <frontend.h>
+       #include <arch/frontend.h>
+       uint16_t eth_type = htons(*(uint16_t*)(rx_buffer + 12));
+       if(eth_type == APPSERVER_ETH_TYPE) {
+               handle_appserver_packet(rx_buffer, packet_len);
+               kfree(rx_buffer);
+               return;
+       }
+#endif
+
+       spin_lock(&packet_buffers_lock);
+
+       if (num_packet_buffers >= MAX_PACKET_BUFFERS) {
+               printk("WARNING: DROPPING PACKET!\n");
+               spin_unlock(&packet_buffers_lock);
+               kfree(rx_buffer);
+               return;
+       }
+
+       packet_buffers[packet_buffers_tail] = rx_buffer;
+       packet_buffers_sizes[packet_buffers_tail] = packet_len;
+
+       packet_buffers_tail = (packet_buffers_tail + 1) % MAX_PACKET_BUFFERS;
+       num_packet_buffers++;
+
+       spin_unlock(&packet_buffers_lock);
+       
+       return;
+}
+
+// Main routine to send a frame. May be completely broken.
+int ne2k_send_frame(const char *data, size_t len) {
+
+       if (data == NULL)
+               return -1;
+       if (len == 0)
+               return 0;
+
+
+       if (len > MAX_FRAME_SIZE) {
+               ne2k_frame_debug("-->Frame Too Large!\n");
+               return -1;
+       }
+
+        outb(ne2k_io_base_addr + NE2K_PG0_W_IMR,  0x00);
+
+
+       // The TPSR takes a page #
+       // The RSAR takes a byte offset, but since a page is 256 bits
+       // and we are writing on page boundries, the low bits are 0, and
+       // the high bits are a page #
+       outb(ne2k_io_base_addr + NE2K_PG0_W_TPSR, NE2K_FIRST_SEND_PAGE);
+        outb(ne2k_io_base_addr + NE2K_PG0_W_RSAR0, 0x0);
+        outb(ne2k_io_base_addr + NE2K_PG0_W_RSAR1, NE2K_FIRST_SEND_PAGE);
+
+       
+       outb(ne2k_io_base_addr + NE2K_PG0_W_TBCR0, len & 0xFF);
+        outb(ne2k_io_base_addr + NE2K_PG0_W_TBCR1, len >> 8);
+
+        outb(ne2k_io_base_addr + NE2K_PG0_W_RBCR0, len & 0xFF);
+        outb(ne2k_io_base_addr + NE2K_PG0_W_RBCR1, len >> 8);
+
+       
+       outb(ne2k_io_base_addr + NE2K_PG0_RW_CR,  0x12);
+       
+
+       for (int i = 0; i<len; i = i + 1) {
+               outb(ne2k_io_base_addr + 0x10, *(uint8_t*)(data + i));
+               //ne2k_debug("sent: %x\n", *(uint8_t*)(data + i));
+       }
+       
+       while(( inb(ne2k_io_base_addr + NE2K_PG0_RW_ISR) & 0x40) == 0);
+
+        outb(ne2k_io_base_addr + NE2K_PG0_RW_ISR,  0x40);
+
+        outb(ne2k_io_base_addr + NE2K_PG0_W_IMR,  0xBF);
+
+        outb(ne2k_io_base_addr + NE2K_PG0_RW_CR,  0x1E);
+       
+       
+       return len;
+}
+
diff --git a/kern/drivers/net/ne2k.h b/kern/drivers/net/ne2k.h
new file mode 100644 (file)
index 0000000..7915428
--- /dev/null
@@ -0,0 +1,31 @@
+#ifndef ROS_INC_NE2K_H
+#define ROS_INC_NE2K_H
+
+#include <ros/common.h>
+#include <trap.h>
+#include <pmap.h>
+#include <arch/pci.h>
+#include <net/nic_common.h>
+
+#define ne2k_debug(...)  //cprintf(__VA_ARGS__)  
+#define ne2k_interrupt_debug(...) //cprintf(__VA_ARGS__)  
+#define ne2k_frame_debug(...) //cprintf(__VA_ARGS__)  
+
+#define NIC_IRQ_CPU                    5
+
+#define NE2K_VENDOR_ID 0x10EC
+#define NE2K_DEV_ID 0x8029
+
+void ne2k_init();
+int ne2k_scan_pci();
+void ne2k_configure_nic();
+void ne2k_setup_interrupts();
+void ne2k_interrupt_handler(struct hw_trapframe *hw_tf, void *data);
+void ne2k_mem_alloc();
+void ne2k_read_mac();
+void ne2k_test_interrupts();
+void ne2k_handle_rx_packet();
+int ne2k_send_frame(const char *CT(len) data, size_t len);
+char *CT(PACKET_HEADER_SIZE + len) ne2k_packet_wrap(const char *CT(len) data, size_t len);
+
+#endif /* !ROS_INC_NE2K_H */
diff --git a/kern/drivers/net/rl8168.c b/kern/drivers/net/rl8168.c
new file mode 100644 (file)
index 0000000..924d3ce
--- /dev/null
@@ -0,0 +1,687 @@
+/** @filec
+ * @brief RL8168 Driver       
+ *
+ * EXPERIMENTAL. DO NOT USE IF YOU DONT KNOW WHAT YOU ARE DOING
+ *
+ * See Info below 
+ *
+ * @author Paul Pearce <pearce@eecs.berkeley.edu>
+ *
+ */
+
+#ifdef __SHARC__
+#pragma nosharc
+#endif
+
+#include <arch/mmu.h>
+#include <arch/x86.h>
+#include <arch/smp.h>
+#include <arch/apic.h>
+#include <arch/pci.h>
+#include "rl8168.h"
+
+#include <ros/memlayout.h>
+
+#include <atomic.h>
+#include <stdio.h>
+#include <string.h>
+#include <trap.h>
+#include <kmalloc.h>
+
+#include <pmap.h>
+
+#include <eth_audio.h>
+#include <net/pbuf.h>
+
+
+/** @file
+ * @brief Realtek RL8168 Driver
+ *
+ * EXPERIMENTAL. DO NOT USE IF YOU DONT KNOW WHAT YOU ARE DOING
+ *
+ * This is a function rl8168 driver, that uses some really ugly hacks to achieve
+ * UDP communication with a remote syscall server, without a network stack.
+ *
+ * To enable use, define CONFIG_NETWORKING in your Makelocal
+ *
+ * @author Paul Pearce <pearce@eecs.berkeley.edu>
+ *
+ * @todo Move documention below into doxygen format.
+ * @todo See list in code
+ */
+
+
+/* RealTek 8168d (8111d) NIC Driver
+ *
+ * Written by Paul Pearce.
+ *
+ * This is a really rough "driver". Really, its not a driver, just a kernel hack to give
+ * the kernel a way to receive and send packets. The basis of the init code is the OSDEV
+ * page on the 8169 chipset, which is a varient of this chipset (most 8169 drivers work 
+ * on the 8168d). http://wiki.osdev.org/RTL8169
+ * 
+ * Basic ideas (although no direct code) were gleamed from the OpenBSD re(4) driver,
+ * which can be found in sys/dev/ic/re.c. sys/dev/ic/rtl81x9reg.h is needed to make
+ * sense of the constants used in re.c.
+ *
+ * This is an ongoing work in progress. Main thing is we need a kernel interface for PCI
+ * devices and network devices, that we can hook into, instead of providing arbitary functions
+ * 
+ * TODO: Remove hacky syscall hack stuff (once we get a real stack).
+ * TODO: Jumbo frame support
+ * TODO: Use high priority transmit ring for syscall stuff.
+ * TODO: Discuss panic conditions.
+ * TODO: Shutdown cleanup kfrees()
+ * TODO: Use onboard timer interrupt to check for packets, instead of writing a bit each time we have a packet.
+ * TODO: CONCURRENCY!
+ */
+
+struct Descriptor
+{
+    unsigned int command,  /* command/status dword */
+                 vlan,     /* currently unused */
+                 low_buf,  /* low 32-bits of physical buffer address */
+                 high_buf; /* high 32-bits of physical buffer address */
+};
+
+
+uint32_t rl8168_io_base_addr = 0;
+uint32_t rl8168_irq = 0;
+
+struct Descriptor *CT(NUM_RX_DESCRIPTORS) rx_des_kva;
+unsigned long rx_des_pa;
+
+struct Descriptor *CT(NUM_TX_DESCRIPTORS) tx_des_kva;
+unsigned long tx_des_pa;
+
+uint32_t rx_des_cur = 0;
+uint32_t tx_des_cur = 0;
+
+
+
+void rl8168_init() {
+
+       if (rl8168_scan_pci() < 0) return;
+       rl8168_read_mac();
+       printk("Network Card MAC Address: %02x:%02x:%02x:%02x:%02x:%02x\n", 
+          device_mac[0],device_mac[1],device_mac[2],
+          device_mac[3],device_mac[4],device_mac[5]);
+       rl8168_setup_descriptors();
+       rl8168_configure();
+       rl8168_setup_interrupts();
+       send_frame = &rl8168_send_frame;
+       send_pbuf = &rl8168_send_pbuf;
+
+       eth_up = 1;
+       
+       //Trigger sw based nic interrupt
+/*     cprintf("Generating interrupt...\n");
+       outb(rl8168_io_base_addr + 0x38, 0x1);
+       cprintf("sleeping\n");
+       udelay(3000000);
+       cprintf("done\n");
+*/
+       return;
+}
+
+
+int rl8168_scan_pci() {
+       struct pci_device *pcidev;
+       uint32_t result;
+       printk("Searching for RealTek 8168 Network device...");
+       STAILQ_FOREACH(pcidev, &pci_devices, all_dev) {
+               /* Ignore non RealTek 8168 Devices */
+               if ((pcidev->ven_id != REALTEK_VENDOR_ID) ||
+                  (pcidev->dev_id != REALTEK_DEV_ID))
+                       continue;
+               printk(" found on BUS %x DEV %x\n", pcidev->bus, pcidev->dev);
+               /* Find the IRQ */
+               rl8168_irq = pcidev->irqline;
+               rl8168_debug("-->IRQ: %u\n", rl8168_irq);
+               /* Loop over the BARs */
+               for (int k = 0; k <= 5; k++) {
+                       int reg = 4 + k;
+               result = pcidev_read32(pcidev, reg << 2);       // SHAME!
+                       if (result == 0) // (0 denotes no valid data)
+                               continue;
+                       // Read the bottom bit of the BAR. 
+                       if (result & PCI_BAR_IO_MASK) {
+                               result = result & PCI_IO_MASK;
+                               rl8168_debug("-->BAR%u: %s --> %x\n", k, "IO", result);
+                       } else {
+                               result = result & PCI_MEM_MASK;
+                               rl8168_debug("-->BAR%u: %s --> %x\n", k, "MEM", result);
+                       }
+                       // TODO Switch to memory mapped instead of IO?
+                       if (k == 0) // BAR0 denotes the IO Addr for the device
+                               rl8168_io_base_addr = result;                                           
+               }
+               rl8168_debug("-->hwrev: %x\n",
+                            inl(rl8168_io_base_addr + RL_HWREV_REG) & RL_HWREV_MASK);
+               return 0;
+       }
+       printk(" not found. No device configured.\n");
+       return -1;
+}
+
+void rl8168_read_mac() {
+       
+       for (int i = 0; i < 6; i++)
+          device_mac[i] = inb(rl8168_io_base_addr + RL_MAC_OFFSET + i); 
+       
+       rl8168_debug("-->DEVICE MAC: %02x:%02x:%02x:%02x:%02x:%02x\n", 0xFF & device_mac[0], 0xFF & device_mac[1],      
+                                                                   0xFF & device_mac[2], 0xFF & device_mac[3], 
+                                                                0xFF & device_mac[4], 0xFF & device_mac[5]);
+       return;
+}
+
+void rl8168_setup_descriptors() {
+       
+       rl8168_debug("-->Setting up tx/rx descriptors.\n");
+                       
+       // Allocate room for the buffers. 
+       // Buffers need to be on 256 byte boundries.
+       // Note: We use get_cont_pages to force page alignment, and thus 256 byte aligned
+       uint32_t num_rx_pages = ROUNDUP(NUM_RX_DESCRIPTORS * sizeof(struct Descriptor), PGSIZE) / PGSIZE;
+       uint32_t num_tx_pages = ROUNDUP(NUM_TX_DESCRIPTORS * sizeof(struct Descriptor), PGSIZE) / PGSIZE;
+       
+       rx_des_kva = get_cont_pages(LOG2_UP(num_rx_pages), 0);
+       tx_des_kva = get_cont_pages(LOG2_UP(num_tx_pages), 0);
+
+       if (rx_des_kva == NULL) panic("Can't allocate page for RX Ring");
+       if (tx_des_kva == NULL) panic("Can't allocate page for TX Ring");
+       
+       rx_des_pa = PADDR(rx_des_kva);
+       tx_des_pa = PADDR(tx_des_kva);
+       
+    for (int i = 0; i < NUM_RX_DESCRIPTORS; i++) 
+               rl8168_set_rx_descriptor(i, TRUE); // Allocate memory for the descriptor
+               
+       for (int i = 0; i < NUM_TX_DESCRIPTORS; i++) 
+               rl8168_set_tx_descriptor(i);
+               
+       return;
+}
+
+
+void rl8168_set_rx_descriptor(uint32_t des_num, uint8_t reset_buffer) {
+       
+       // Set the OWN bit on all descriptors. Also set the buffer size.
+       rx_des_kva[des_num].command = (DES_OWN_MASK | (RL_RX_MAX_BUFFER_SIZE & DES_RX_SIZE_MASK));
+       
+       if (des_num == (NUM_RX_DESCRIPTORS - 1)) 
+               rx_des_kva[des_num].command = rx_des_kva[des_num].command | DES_EOR_MASK;
+       
+       if (reset_buffer) {
+               // Must be aligned on 8 byte boundries. Taken care of by kmalloc.
+               char *rx_buffer = kmalloc(RL_RX_MAX_BUFFER_SIZE, 0);
+       
+               if (rx_buffer == NULL) panic ("Can't allocate page for RX Buffer");
+
+               rx_des_kva[des_num].low_buf = PADDR(rx_buffer);
+               //.high_buf used if we do 64bit.
+       }
+       
+       return;
+}
+
+void rl8168_set_tx_descriptor(uint32_t des_num) {
+       
+       // Clear the command bits.
+       tx_des_kva[des_num].command = 0;
+       
+       // Set EOR bit on last descriptor
+       if (des_num == (NUM_TX_DESCRIPTORS - 1))
+               tx_des_kva[des_num].command = DES_EOR_MASK;     
+               
+       char *tx_buffer = kmalloc(RL_TX_MAX_BUFFER_SIZE, 0);
+
+       if (tx_buffer == NULL) panic ("Can't allocate page for TX Buffer");
+
+       tx_des_kva[des_num].low_buf = PADDR(tx_buffer);
+       //.high_buf used if we do 64bit.
+               
+       return;
+}
+
+void rl8168_configure() {
+       
+       // TODO: Weigh resetting the nic. Not really needed. Remove?
+       // TODO Check ordering of what we set.
+       // TODO Remove C+ register setting?
+       
+       rl8168_debug("-->Configuring Device.\n");
+       rl8168_reset();
+
+       // Magic to handle the C+ register. Completely undocumented, ripped from the BSE RE driver.
+       outl(rl8168_io_base_addr + RL_CP_CTRL_REG, RL_CP_MAGIC_MASK);
+
+       // Unlock EPPROM CTRL REG
+       outb(rl8168_io_base_addr + RL_EP_CTRL_REG, RL_EP_CTRL_UL_MASK);         
+       
+       // Set max RX Packet Size
+    outw(rl8168_io_base_addr + RL_RX_MXPKT_REG, RL_RX_MAX_SIZE);       
+               
+       // Set max TX Packet Size
+    outb(rl8168_io_base_addr + RL_TX_MXPKT_REG, RL_TX_MAX_SIZE);                       
+
+       // Set TX Des Ring Start Addr
+    outl(rl8168_io_base_addr + RL_TX_DES_REG, (unsigned long)tx_des_pa); 
+       
+       // Set RX Des Ring Start Addr
+    outl(rl8168_io_base_addr + RL_RX_DES_REG, (unsigned long)rx_des_pa);       
+
+       // Configure TX
+       outl(rl8168_io_base_addr + RL_TX_CFG_REG, RL_TX_CFG_MASK); 
+       
+       // Configure RX
+       outl(rl8168_io_base_addr + RL_TX_CFG_REG, RL_RX_CFG_MASK);                      
+
+       // Enable RX and TX in the CTRL Reg
+       outb(rl8168_io_base_addr + RL_CTRL_REG, RL_CTRL_RXTX_MASK);                     
+
+       // Lock the EPPROM Ctrl REG
+    outl(rl8168_io_base_addr + RL_EP_CTRL_REG, RL_EP_CTRL_L_MASK);             
+       
+       return;
+}
+
+void rl8168_reset() {
+       
+       rl8168_debug("-->Resetting device..... ");
+       outb(rl8168_io_base_addr + RL_CTRL_REG, RL_CTRL_RESET_MASK);
+       
+       // Wait for NIC to answer "done resetting" before continuing on
+       while (inb(rl8168_io_base_addr + RL_CTRL_REG) & RL_CTRL_RESET_MASK);
+       rl8168_debug(" done.\n");
+       
+       return;
+}
+
+void rl8168_setup_interrupts() {
+       
+       extern handler_t interrupt_handlers[];
+       
+       rl8168_debug("-->Setting interrupts.\n");
+       
+       // Enable NIC interrupts
+       outw(rl8168_io_base_addr + RL_IM_REG, RL_INTERRUPT_MASK);
+       
+       //Clear the current interrupts.
+       outw(rl8168_io_base_addr + RL_IS_REG, RL_INTRRUPT_CLEAR);
+       
+       // Kernel based interrupt stuff
+       register_interrupt_handler(interrupt_handlers, KERNEL_IRQ_OFFSET + rl8168_irq, rl8168_interrupt_handler, 0);
+#ifdef CONFIG_ENABLE_MPTABLES
+       ioapic_route_irq(rl8168_irq, 1);        
+#else
+       pic_unmask_irq(rl8168_irq);
+       unmask_lapic_lvt(LAPIC_LVT_LINT0);
+       enable_irq();
+#endif
+       
+       return;
+}
+
+// We need to evaluate this routine in terms of concurrency.
+// We also need to figure out whats up with different core interrupts
+void rl8168_interrupt_handler(struct hw_trapframe *hw_tf, void *data)
+{
+
+       rl8168_interrupt_debug("\nNic interrupt on core %u!\n", lapic_get_id());
+                               
+       // Read the offending interrupt(s)
+       uint16_t interrupt_status = inw(rl8168_io_base_addr + RL_IS_REG);
+
+       // Clear interrupts immediately so we can get the flag raised again.
+       outw(rl8168_io_base_addr + RL_IS_REG, interrupt_status);
+       
+       // Loop to deal with TOCTOU 
+       while (interrupt_status != 0x0000) {
+               // We can have multiple interrupts fire at once. I've personally seen this.
+               // This means we need to handle this as a series of independent if's
+               if (interrupt_status & RL_INT_ROK) {
+                       rl8168_interrupt_debug("-->RX OK\n");
+                       rl8168_handle_rx_packet();
+               }       
+       
+               if (interrupt_status & RL_INT_RERR) {
+                       rl8168_interrupt_debug("-->RX ERR\n");                  
+               }
+       
+               if (interrupt_status & RL_INT_TOK) {
+                       rl8168_interrupt_debug("-->TX OK\n");
+               }
+       
+               if (interrupt_status & RL_INT_TERR) {
+                       rl8168_interrupt_debug("-->TX ERR\n");                  
+               }
+       
+               if (interrupt_status & RL_INT_RDU) {
+                       rl8168_interrupt_debug("-->RX Descriptor Unavailable\n");                       
+               }
+       
+               if (interrupt_status & RL_INT_LINKCHG) {
+                       rl8168_interrupt_debug("-->Link Status Changed\n");                     
+               }
+       
+               if (interrupt_status & RL_INT_FOVW) {
+                       rl8168_interrupt_debug("-->RX Fifo Overflow\n");                        
+               }
+       
+               if (interrupt_status & RL_INT_TDU) {
+                       rl8168_interrupt_debug("-->TX Descriptor Unavailable\n");                       
+               }
+       
+               if (interrupt_status & RL_INT_SWINT) {
+                       rl8168_interrupt_debug("-->Software Generated Interrupt\n");
+               }
+       
+               if (interrupt_status & RL_INT_TIMEOUT) {
+                       rl8168_interrupt_debug("-->Timer Expired\n");
+               }
+       
+               if (interrupt_status & RL_INT_SERR) {
+                       rl8168_interrupt_debug("-->PCI Bus System Error\n");                    
+               }
+       
+               rl8168_interrupt_debug("\n");
+               
+               // Clear interrupts     
+               interrupt_status = inw(rl8168_io_base_addr + RL_IS_REG);
+               outw(rl8168_io_base_addr + RL_IS_REG, interrupt_status);
+       }
+       
+       // In the event that we got really unlucky and more data arrived after we set 
+       //  set the bit last, try one more check
+       rl8168_handle_rx_packet();
+
+       return;
+}
+
+// TODO: Does a packet too large get dropped or just set the error bits in the descriptor? Find out.
+// TODO: Should we move on to look for the next descriptor? is it safe? TOCTOU
+void rl8168_handle_rx_packet() {
+       
+       uint32_t current_command = rx_des_kva[rx_des_cur].command;
+       uint16_t packet_size;
+       
+       if (current_command & DES_OWN_MASK) {
+               rl8168_frame_debug("-->Nothing to process. Returning.");
+               return;
+       }
+               
+       rl8168_frame_debug("-->RX Des: %u\n", rx_des_cur);
+       
+       // Make sure we are processing from the start of a packet segment
+       if (!(current_command & DES_FS_MASK)) {
+               rl8168_frame_debug("-->ERR: Current RX descriptor not marked with FS mask. Panic!");
+               panic("RX Descriptor Ring FS out of sync");
+       }
+       
+       // NOTE: We are currently configured that the max packet size is large enough to fit inside 1 descriptor buffer,
+       // So we should never be in a situation where a packet spans multiple descriptors.
+       // When we change this, this should operate in a loop until the LS mask is found
+       // Loop would begin here.
+       
+       uint32_t rx_des_loop_cur = rx_des_cur;
+       uint32_t frame_size = 0;
+       uint32_t fragment_size = 0;
+       uint32_t num_frags = 0;
+       
+       char *rx_buffer = kmalloc(MAX_FRAME_SIZE, 0);
+       
+       if (rx_buffer == NULL) panic ("Can't allocate page for incoming packet.");
+       
+       do {
+               current_command =  rx_des_kva[rx_des_loop_cur].command;
+               fragment_size = rx_des_kva[rx_des_loop_cur].command & DES_RX_SIZE_MASK;
+               
+               // If we've looped through the entire ring and not found a terminating packet, bad nic state.
+               // Panic or clear all descriptors? This is a nic hardware error. 
+               if (num_frags && (rx_des_loop_cur == rx_des_cur)) {
+                       //for (int i = 0; i < NUM_RX_DESCRIPTORS; i++) 
+                       //      set_rx_descriptor(i, FALSE); // Dont reallocate memory for the descriptor
+                       // rx_des_cur = 0;
+                       // return;
+                       rl8168_frame_debug("-->ERR: No ending segment found in RX buffer.\n");
+                       panic("RX Descriptor Ring out of sync.");
+               }
+               
+               num_frags++;
+               
+               
+               // Make sure we own the current packet. Kernel ownership is denoted by a 0. Nic by a 1.
+               if (current_command & DES_OWN_MASK) {
+                       rl8168_frame_debug("-->ERR: Current RX descriptor not owned by kernel. Panic!");
+                       panic("RX Descriptor Ring OWN out of sync");
+               }
+               
+               // Make sure if we are at the end of the buffer, the des is marked as end
+               if ((rx_des_loop_cur == (NUM_RX_DESCRIPTORS - 1)) && !(current_command & DES_EOR_MASK)) {
+                       rl8168_frame_debug("-->ERR: Last RX descriptor not marked with EOR mask. Panic!\n");
+                       panic("RX Descriptor Ring EOR Missing");
+               }
+               
+               // We set a max frame size and the nic violated that. 
+               // Panic or clear all desriptors?
+               if ((frame_size + fragment_size) > MAX_FRAME_SIZE) {
+                       //for (int i = 0; i < NUM_RX_DESCRIPTORS; i++) 
+                       //      set_rx_descriptor(i, FALSE); // Dont reallocate memory for the descriptor
+                       // rx_des_cur = 0;
+                       // return;
+                       rl8168_frame_debug("-->ERR: Nic sent %u byte packet. Max is %u\n", frame_size, MAX_FRAME_SIZE);
+                       panic("NIC Sent packets larger than configured.");
+               }
+               
+               // Move the fragment data into the buffer
+               memcpy(rx_buffer + frame_size, KADDR(rx_des_kva[rx_des_loop_cur].low_buf), fragment_size);
+               
+               // Reset the descriptor. No reuse buffer.
+               rl8168_set_rx_descriptor(rx_des_loop_cur, FALSE);
+               
+               // Note: We mask out fragment sizes at 0x3FFFF. There can be at most 1024 of them.
+               // This can not overflow the uint32_t we allocated for frame size, so
+               // we dont need to worry about mallocing too little then overflowing when we read.
+               frame_size = frame_size + fragment_size;
+               
+               // Advance to the next descriptor
+               rx_des_loop_cur = (rx_des_loop_cur + 1) % NUM_RX_DESCRIPTORS;
+               
+       } while (!(current_command & DES_LS_MASK));
+
+#ifdef CONFIG_APPSERVER
+       // Treat as a syscall frontend response packet if eth_type says so
+       // Will eventually go away, so not too worried about elegance here...
+       #include <frontend.h>
+       #include <arch/frontend.h>
+       uint16_t eth_type = htons(*(uint16_t*)(rx_buffer + 12));
+       if(eth_type == APPSERVER_ETH_TYPE) {
+               rx_des_cur = rx_des_loop_cur;
+               rl8168_process_frame(rx_buffer, frame_size, current_command);
+               handle_appserver_packet(rx_buffer, frame_size);
+               kfree(rx_buffer);
+               return;
+       }
+#endif
+#ifdef CONFIG_ETH_AUDIO
+       /* TODO: move this, and all packet processing, out of this driver (including
+        * the ghetto buffer).  Note we don't handle IP fragment reassembly (though
+        * this isn't an issue for the eth_audio). */
+       struct ethaud_udp_packet *packet = (struct ethaud_udp_packet*)rx_buffer;
+       uint8_t protocol = packet->ip_hdr.protocol;
+       uint16_t udp_port = ntohs(packet->udp_hdr.dst_port);
+       if (protocol == IPPROTO_UDP && udp_port == ETH_AUDIO_RCV_PORT) {
+               rx_des_cur = rx_des_loop_cur;
+               eth_audio_newpacket(packet);
+               kfree(rx_buffer);
+               return;
+       }
+#endif /* CONFIG_ETH_AUDIO */
+
+       spin_lock(&packet_buffers_lock);
+
+       if (num_packet_buffers >= MAX_PACKET_BUFFERS) {
+               //printk("WARNING: DROPPING PACKET!\n");
+               spin_unlock(&packet_buffers_lock);
+               rx_des_cur = rx_des_loop_cur;
+               kfree(rx_buffer);
+               return;
+       }
+
+       packet_buffers[packet_buffers_tail] = rx_buffer;
+       packet_buffers_sizes[packet_buffers_tail] = frame_size;
+               
+       packet_buffers_tail = (packet_buffers_tail + 1) % MAX_PACKET_BUFFERS;
+       num_packet_buffers++;
+
+       spin_unlock(&packet_buffers_lock);
+                               
+       rx_des_cur = rx_des_loop_cur;
+
+       // Chew on the frame data. Command bits should be the same for all frags.
+       rl8168_process_frame(rx_buffer, frame_size, current_command);
+       
+       return;
+}
+
+// This is really more of a debug level function. Will probably go away once we get a stack going.
+void rl8168_process_frame(char *frame_buffer, uint32_t frame_size, uint32_t command) {
+               
+       rl8168_frame_debug("-->Command: %x\n", command);
+       rl8168_frame_debug("-->Size: %u\n", frame_size);
+       
+       if (frame_buffer == NULL)
+               return;
+       
+       // This is hacky. Once we know what our stack will look like, change this.
+       // Once remove check for 0 size.
+       if (frame_size < MIN_FRAME_SIZE) {
+               rl8168_frame_debug("-->Packet too small. Discarding.\n");
+               return;
+       }
+       
+       char dest_mac[6];
+       char source_mac[6];
+       char eth_type[2];
+       
+       for (int i = 0; i < 6; i++) {
+               dest_mac[i] = frame_buffer[i];
+       }
+       
+       for (int i = 0; i < 6; i++) {
+               source_mac[i] = frame_buffer[i+6];
+       }
+       
+       eth_type[0] = frame_buffer[12];
+       eth_type[1] = frame_buffer[13];
+       
+       if (command & DES_MAR_MASK) {
+               rl8168_frame_debug("-->Multicast Packet.\n");
+       }
+       
+       if (command & DES_PAM_MASK) {
+               rl8168_frame_debug("-->Physical Address Matched.\n");
+       }
+       
+       if (command & DES_BAR_MASK) {
+               rl8168_frame_debug("-->Broadcast Packet.\n");
+       }
+       
+       // Note: DEST comes before SRC in the ethernet frame, but that 
+       
+       rl8168_frame_debug("-->DEST   MAC: %02x:%02x:%02x:%02x:%02x:%02x\n", 0xFF & dest_mac[0], 0xFF & dest_mac[1],    
+                                                                            0xFF & dest_mac[2], 0xFF & dest_mac[3],    
+                                                                             0xFF & dest_mac[4], 0xFF & dest_mac[5]);
+       
+       rl8168_frame_debug("-->SOURCE MAC: %02x:%02x:%02x:%02x:%02x:%02x\n", 0xFF & source_mac[0], 0xFF & source_mac[1],        
+                                                                            0xFF & source_mac[2], 0xFF & source_mac[3],        
+                                                                             0xFF & source_mac[4], 0xFF & source_mac[5]);
+
+       rl8168_frame_debug("-->ETHR MODE: %02x%02x\n", 0xFF & eth_type[0], 0xFF & eth_type[1]);
+               
+       return;
+}
+
+/* Look into how bsd does send mbuf ? */
+int rl8168_send_pbuf(struct pbuf *p) {
+       int len = p->tot_len;
+       if (p == NULL)
+               return -1;
+       if (len == 0)
+               return 0;
+
+       if (tx_des_kva[tx_des_cur].command & DES_OWN_MASK) {
+               rl8168_frame_debug("-->TX Ring Buffer Full!\n");
+               return -1;
+       }
+       if (len > MAX_FRAME_SIZE){
+               return -1;
+       }
+       /* Copy everything out of pbuf to network buffer to be sent */
+       /* One copy! */
+       pbuf_copy_out(p, KADDR(tx_des_kva[tx_des_cur].low_buf), len, 0);
+       tx_des_kva[tx_des_cur].command = tx_des_kva[tx_des_cur].command | len | DES_OWN_MASK | DES_FS_MASK | DES_LS_MASK;
+       
+       tx_des_kva[tx_des_cur].vlan = 0;
+
+
+       tx_des_cur = (tx_des_cur + 1) % NUM_TX_DESCRIPTORS;
+       
+       rl8168_frame_debug("--> Sending Packet\n");
+       for(int i=0; i<len; i++)
+               rl8168_frame_debug("%x ", (unsigned int)(unsigned char)(data[i]));
+       rl8168_frame_debug("\n");
+       rl8168_frame_debug("--> Sent packet.\n");
+       
+       outb(rl8168_io_base_addr + RL_TX_CTRL_REG, RL_TX_SEND_MASK);
+       
+       return len;
+}
+// Main routine to send a frame. Just sends it and goes.
+// Card supports sending across multiple fragments.
+// Would we want to write a function that takes a larger packet and generates fragments?
+// This seems like the stacks responsibility. Leave this for now. may in future
+// Remove the max size cap and generate multiple packets.
+int rl8168_send_frame(const char *data, size_t len) {
+
+       if (data == NULL)
+               return -1;
+       if (len == 0)
+               return 0;
+
+       if (tx_des_kva[tx_des_cur].command & DES_OWN_MASK) {
+               rl8168_frame_debug("-->TX Ring Buffer Full!\n");
+               return -1;
+       }
+       
+       if (len > MAX_FRAME_SIZE) {
+               rl8168_frame_debug("-->Frame Too Large!\n");
+               return -1;
+       }
+       
+       memcpy(KADDR(tx_des_kva[tx_des_cur].low_buf), data, len);
+
+       tx_des_kva[tx_des_cur].command = tx_des_kva[tx_des_cur].command | len | DES_OWN_MASK | DES_FS_MASK | DES_LS_MASK;
+
+       // For this revision of the NIC, the checksum bits get set in the vlan field not the command field.
+       // THIS IS A HACK: Need to reach inside the frame we are sending and detect if its of type ip/udp/tcp and set right flag
+       // For now, for the syscall hack, force ip checksum on. (we dont care about udp checksum).
+       // Add an argument to function to specify packet type?
+       //tx_des_kva[tx_des_cur].vlan = DES_TX_IP_CHK_MASK;
+       tx_des_kva[tx_des_cur].vlan = 0;
+
+
+       tx_des_cur = (tx_des_cur + 1) % NUM_TX_DESCRIPTORS;
+       
+       rl8168_frame_debug("--> Sending Packet\n");
+       for(int i=0; i<len; i++)
+               rl8168_frame_debug("%x ", (unsigned int)(unsigned char)(data[i]));
+       rl8168_frame_debug("\n");
+       rl8168_frame_debug("--> Sent packet.\n");
+       
+       outb(rl8168_io_base_addr + RL_TX_CTRL_REG, RL_TX_SEND_MASK);
+       
+       return len;
+}
+
diff --git a/kern/drivers/net/rl8168.h b/kern/drivers/net/rl8168.h
new file mode 100644 (file)
index 0000000..6ae51aa
--- /dev/null
@@ -0,0 +1,133 @@
+#ifndef ROS_INC_REALTEK_H
+#define ROS_INC_REALTEK_H
+
+#include <ros/common.h>
+#include <trap.h>
+#include <pmap.h>
+#include <net/nic_common.h>
+
+#define rl8168_debug(...) // cprintf(__VA_ARGS__)  
+#define rl8168_interrupt_debug(...) //cprintf(__VA_ARGS__)  
+#define rl8168_frame_debug(...)  //cprintf(__VA_ARGS__)  
+
+#define NE2K_IRQ_CPU           5
+
+#define REALTEK_VENDOR_ID   0x10ec
+#define REALTEK_DEV_ID      0x8168
+
+// Realtek Offsets
+#define RL_HWREV_REG           0x40
+#define RL_MAC_OFFSET          0x00
+#define RL_CTRL_REG         0x37
+#define RL_IM_REG                      0x3c
+#define RL_IS_REG                      0x3E
+#define RL_EP_CTRL_REG         0x50
+#define RL_RX_CFG_REG          0x44
+#define RL_TX_CFG_REG          0x40
+#define RL_RX_MXPKT_REG     0xDA
+#define RL_TX_MXPKT_REG     0xEC
+#define RL_RX_DES_REG       0xE4
+#define RL_TX_DES_REG       0x20
+#define RL_TX_CTRL_REG         0x38    
+#define RL_CP_CTRL_REG         0xE0            
+
+// Realtek masks
+#define RL_HWREV_MASK          0x7C800000
+#define RL_CTRL_RXTX_MASK      0x0C
+#define RL_CTRL_RESET_MASK  0x10
+
+#define RL_EP_CTRL_UL_MASK     0xC0
+#define RL_EP_CTRL_L_MASK      0x00
+#define RL_TX_SEND_MASK                0x40
+#define RL_CP_MAGIC_MASK       0x002B // Magic bits pulled from the BSD driver.
+                                                                  // Are listed as needed for TX/RX checksumming
+
+// NOTE: THESE SHOULD BE BROKEN DOWN INTO A SERIES OF BITS TO REPERSENT THE VARIOUS OPTIONS
+// AND THEN THE MASK SHOULD BE DEFINED TO BE AN OR OF THOSE BITS. THIS IS A QUICK HACK JOB.
+// See interrupts below for how this should be done
+#define RL_RX_CFG_MASK         0x0000E70F  // RXFTH: unlimited, MXDMA: unlimited, AAP: set (promisc. mode set)
+#define RL_TX_CFG_MASK         0x3000700  // IFG: normal, MXDMA: unlimited.  crc appended
+
+// Realtek interrupt bits
+#define RL_INT_SERR                    0x8000
+#define RL_INT_TIMEOUT         0x4000
+#define RL_INT_SWINT           0x0100
+#define RL_INT_TDU                     0x0080
+#define RL_INT_FOVW                    0x0040
+#define RL_INT_LINKCHG         0x0020
+#define RL_INT_RDU                     0x0010
+#define RL_INT_TERR                    0x0008
+#define RL_INT_TOK                     0x0004
+#define RL_INT_RERR                    0x0002
+#define RL_INT_ROK                     0x0001
+
+#define RL_INTERRUPT_MASK      RL_INT_LINKCHG | RL_INT_TOK | RL_INT_ROK | RL_INT_SWINT
+#define RL_INTRRUPT_CLEAR      0xFFFF
+
+// Realtek descriptor command bits
+#define DES_OWN_MASK           0x80000000
+#define DES_EOR_MASK           0x40000000
+#define DES_RX_SIZE_MASK       0x3FFF
+#define DES_FS_MASK                    0x20000000
+#define DES_LS_MASK                    0x10000000
+#define DES_MAR_MASK           0x08000000
+#define DES_PAM_MASK           0x04000000
+#define DES_BAR_MASK           0x02000000
+
+// TFor some reaosn the bits are in an undocumented position for our NIC
+// They should be part of the command field, at the commented addrs below. instead
+// they are part of the vlan field as stated below.
+//#define DES_TX_IP_CHK_MASK  0x40000
+//#define DES_TX_UDP_CHK_MASK 0x20000
+//#define DES_TX_TCP_CHK_MASK 0x10000
+#define DES_TX_IP_CHK_MASK  0x20000000
+#define DES_TX_UDP_CHK_MASK 0x80000000
+#define DES_TX_TCP_CHK_MASK 0x40000000
+
+// Offset used for indexing IRQs
+#define KERNEL_IRQ_OFFSET      32
+
+// Realtek Descriptor Related Sizing
+#define NUM_TX_DESCRIPTORS     1024
+#define NUM_RX_DESCRIPTORS     1024
+
+// !!!!!!!!! need to verify the 128byte nature of this field. Spec says it could be 32 for some chips.
+
+#define RL_TX_MAX_BUFFER_SIZE  ROUNDUP(MAX_FRAME_SIZE, 128)
+#define RL_RX_MAX_BUFFER_SIZE  ROUNDUP(MAX_FRAME_SIZE, 8)    // Might be able to be 4 less. Does it strip out the crc flag?
+
+#define RL_TX_MAX_SIZE         RL_TX_MAX_BUFFER_SIZE / 128
+#define RL_RX_MAX_SIZE         RL_RX_MAX_BUFFER_SIZE
+
+#define RL_DES_ALIGN   256
+#define RL_BUF_ALIGN   8
+
+// ^----- Good line ------^
+
+// v----- Evil line ------v
+
+//char *CT(PACKET_HEADER_SIZE + len)
+//rl8168_packet_wrap(const char *CT(len) data, size_t len);
+
+// ^----- Evil line ------^
+
+// v----- Good line ------v
+
+
+void rl8168_init(void);
+void rl8168_reset(void);
+void rl8168_interrupt_handler(struct hw_trapframe *hw_tf, void *data);
+int rl8168_scan_pci(void);
+void rl8168_read_mac(void);
+void rl8168_setup_interrupts(void);
+void rl8168_setup_descriptors(void);
+void rl8168_configure(void);
+void rl8168_handle_rx_packet(void);
+void rl8168_set_rx_descriptor(uint32_t des_num, uint8_t reset_buffer);
+void rl8168_set_tx_descriptor(uint32_t des_num);
+void rl8168_process_frame(char *CT(frame_size) frame_buffer,
+                          uint32_t frame_size, uint32_t command);
+int rl8168_send_frame(const char *CT(len) data, size_t len);
+int rl8168_send_pbuf(struct pbuf *p);
+
+#endif /* !ROS_INC_REALTEK_H */
index efe585f..37ed881 100644 (file)
@@ -1,5 +1,3 @@
-obj-$(CONFIG_ETH_AUDIO)                += eth_audio.o
-
 obj-y                                          += alarm.o
 obj-y                                          += arsc.o
 obj-y                                          += atomic.o
@@ -24,6 +22,7 @@ obj-y                                         += monitor.o
 obj-y                                          += multiboot.o
 obj-y                                          += net/
 obj-y                                          += net.o
+obj-$(CONFIG_ETH_AUDIO)                += eth_audio.o
 obj-y                                          += page_alloc.o
 obj-y                                          += pagemap.o
 obj-y                                          += pmap.o
index d644d97..b2be467 100644 (file)
@@ -12,5 +12,13 @@ config SOCKET
        help
                Early socket work.  Say 'n' if you have issues compiling.
 
+config ETH_AUDIO
+       depends on NETWORKING && X86
+       bool "Ethernet audio"
+       default n
+       help
+               Build old support for David Wessel's ethernet audio device.  This is
+               less a driver than a NIC-level "intercept".
+
 endif # NETWORKING