Rip out the old network stack. It's in the way.
authorRonald G. Minnich <rminnich@google.com>
Thu, 16 Jan 2014 19:27:37 +0000 (11:27 -0800)
committerRonald G. Minnich <rminnich@google.com>
Thu, 16 Jan 2014 22:45:36 +0000 (14:45 -0800)
Signed-off-by: Ronald G. Minnich <rminnich@google.com>
kern/arch/x86/frontend.c
kern/drivers/Kconfig
kern/drivers/net/Kbuild
kern/drivers/net/Kconfig [deleted file]
kern/drivers/net/e1000_hw.h [deleted file]
kern/drivers/net/ne2k.c
kern/src/Kbuild
kern/src/init.c
kern/src/socket.c [deleted file]
kern/src/syscall.c

index 72c80ae..99b88f2 100644 (file)
@@ -7,68 +7,6 @@
 
 int handle_appserver_packet(const char* p, size_t size)
 {
-       // Subtract off the crc because we just don't care...
-       size-=4;
-
-       appserver_packet_t* packet = (appserver_packet_t*)p;
-
-       if(size < sizeof(packet->header))
-               goto fail;
-
-       uint8_t cmd = packet->header.cmd;
-       if(cmd != APPSERVER_CMD_LOAD && cmd != APPSERVER_CMD_STORE)
-               goto fail;
-
-       uintptr_t paddr = ntohl(packet->header.addr);
-       size_t copy_size = ntohl(packet->header.payload_size);
-       if(paddr % 4 || paddr >= max_paddr)
-               goto fail;
-       if(copy_size % 4 || copy_size > APPSERVER_MAX_PAYLOAD_SIZE)
-               goto fail;
-
-       size_t paysize = copy_size;
-       size_t response_paysize = 0;
-       if(cmd == APPSERVER_CMD_LOAD)
-       {
-               response_paysize = copy_size;
-               paysize = 0;
-       }
-       if(size != sizeof(packet->header) + paysize &&
-          !(size == MIN_FRAME_SIZE && sizeof(packet->header) + paysize <= MIN_FRAME_SIZE))
-               goto fail;
-
-       // construct response packet
-       size_t response_size = sizeof(packet->header)+response_paysize;
-       appserver_packet_t* response_packet = kmalloc(response_size,0);
-
-       memcpy(response_packet->header.dst_mac,packet->header.src_mac,6);
-       memcpy(response_packet->header.src_mac,packet->header.dst_mac,6);
-       response_packet->header.ethertype = packet->header.ethertype;
-       response_packet->header.cmd = APPSERVER_CMD_ACK;
-       response_packet->header.seqno = packet->header.seqno;
-       response_packet->header.payload_size = htonl(response_paysize);
-       response_packet->header.addr = packet->header.addr;
-       
-       // determine src/dest for copy
-       const uint32_t* copy_src = (const uint32_t*)packet->payload;
-       uint32_t* copy_dst = (uint32_t*)KADDR(paddr);
-       if(cmd == APPSERVER_CMD_LOAD)
-       {
-               copy_src = copy_dst;
-               copy_dst = (uint32_t*)response_packet->payload;
-       }
-
-       // manual word-by-word copy for word-atomicity
-       for(int i = 0; i < copy_size/sizeof(uint32_t); i++)
-               copy_dst[i] = copy_src[i];
-
-       // fire the response
-       if(send_frame((char*)response_packet,response_size) != response_size)
-               panic("couldn't send appserver packet!");
-       kfree(response_packet);
-
-       return 0;
-       
-fail:
+#warning "need to rewrite this for the new ip stack"
        panic("bad appserver packet!");
 }
index 556de7a..7c3c79f 100644 (file)
@@ -1,5 +1,5 @@
 menu "Drivers"
 
-source "kern/drivers/net/Kconfig"
+#source "kern/drivers/net/Kconfig"
 
 endmenu
index a148ec5..4d953d6 100644 (file)
@@ -1,3 +1,3 @@
-obj-$(CONFIG_E1000)                    += e1000.o
+#obj-$(CONFIG_E1000)                   += e1000.o
 obj-$(CONFIG_NE2K)                     += ne2k.o
-obj-$(CONFIG_RL8168)           += rl8168.o
+#obj-$(CONFIG_RL8168)          += rl8168.o
diff --git a/kern/drivers/net/Kconfig b/kern/drivers/net/Kconfig
deleted file mode 100644 (file)
index 5b8e59c..0000000
+++ /dev/null
@@ -1,42 +0,0 @@
-menuconfig E1000
-       depends on NETWORKING && X86
-       bool "e1000 driver"
-       default n
-       help
-               Buggy e1000 driver.  Use at your own risk.
-
-if E1000
-config E1000_MMIO_HACK
-       bool "e1000 MMIO hack"
-       default n
-       help
-               Legacy option, say 'n'.
-
-config E1000_ON_BOXBORO
-       bool "e1000 on Boxboro"
-       default n
-       help
-               Legacy option, say 'n'.
-
-config E1000_ON_S142
-       bool "e1000 on s142"
-       default n
-       help
-               Legacy option, say 'n'.
-
-endif # E1000
-
-config RL8168
-       depends on NETWORKING && X86
-       bool "Realtek 8168"
-       default n
-       help
-               Buggy realtek driver.  Use at your own risk.
-
-config NE2K
-       depends on NETWORKING && X86
-       bool "NE2000"
-       default n
-       help
-               Buggy NE2000 driver.  Use at your own risk.
-
diff --git a/kern/drivers/net/e1000_hw.h b/kern/drivers/net/e1000_hw.h
deleted file mode 100644 (file)
index c0c8e1c..0000000
+++ /dev/null
@@ -1,962 +0,0 @@
-/*******************************************************************************
-
-  Intel PRO/1000 Linux driver
-  Copyright(c) 1999 - 2006 Intel Corporation.
-
-  This program is free software; you can redistribute it and/or modify it
-  under the terms and conditions of the GNU General Public License,
-  version 2, as published by the Free Software Foundation.
-
-  This program is distributed in the hope it will be useful, but WITHOUT
-  ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
-  FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for
-  more details.
-
-  You should have received a copy of the GNU General Public License along with
-  this program; if not, write to the Free Software Foundation, Inc.,
-  51 Franklin St - Fifth Floor, Boston, MA 02110-1301 USA.
-
-  The full GNU General Public License is included in this distribution in
-  the file called "COPYING".
-
-  Contact Information:
-  Linux NICS <linux.nics@intel.com>
-  e1000-devel Mailing List <e1000-devel@lists.sourceforge.net>
-  Intel Corporation, 5200 N.E. Elam Young Parkway, Hillsboro, OR 97124-6497
-
-*******************************************************************************/
-
-/* e1000_hw.h
- * Structures, enums, and macros for the MAC
- */
-
-#ifndef _E1000_HW_H_
-#define _E1000_HW_H_
-
-
-/* PCI Device IDs */
-#define E1000_DEV_ID_82542               0x1000
-#define E1000_DEV_ID_82543GC_FIBER       0x1001
-#define E1000_DEV_ID_82543GC_COPPER      0x1004
-#define E1000_DEV_ID_82544EI_COPPER      0x1008
-#define E1000_DEV_ID_82544EI_FIBER       0x1009
-#define E1000_DEV_ID_82544GC_COPPER      0x100C
-#define E1000_DEV_ID_82544GC_LOM         0x100D
-#define E1000_DEV_ID_82540EM             0x100E
-#define E1000_DEV_ID_82540EM_LOM         0x1015
-#define E1000_DEV_ID_82540EP_LOM         0x1016
-#define E1000_DEV_ID_82540EP             0x1017
-#define E1000_DEV_ID_82540EP_LP          0x101E
-#define E1000_DEV_ID_82545EM_COPPER      0x100F
-#define E1000_DEV_ID_82545EM_FIBER       0x1011
-#define E1000_DEV_ID_82545GM_COPPER      0x1026
-#define E1000_DEV_ID_82545GM_FIBER       0x1027
-#define E1000_DEV_ID_82545GM_SERDES      0x1028
-#define E1000_DEV_ID_82546EB_COPPER      0x1010
-#define E1000_DEV_ID_82546EB_FIBER       0x1012
-#define E1000_DEV_ID_82546EB_QUAD_COPPER 0x101D
-#define E1000_DEV_ID_82541EI             0x1013
-#define E1000_DEV_ID_82541EI_MOBILE      0x1018
-#define E1000_DEV_ID_82541ER_LOM         0x1014
-#define E1000_DEV_ID_82541ER             0x1078
-#define E1000_DEV_ID_82547GI             0x1075
-#define E1000_DEV_ID_82541GI             0x1076
-#define E1000_DEV_ID_82541GI_MOBILE      0x1077
-#define E1000_DEV_ID_82541GI_LF          0x107C
-#define E1000_DEV_ID_82546GB_COPPER      0x1079
-#define E1000_DEV_ID_82546GB_FIBER       0x107A
-#define E1000_DEV_ID_82546GB_SERDES      0x107B
-#define E1000_DEV_ID_82546GB_PCIE        0x108A
-#define E1000_DEV_ID_82546GB_QUAD_COPPER 0x1099
-#define E1000_DEV_ID_82547EI             0x1019
-#define E1000_DEV_ID_82547EI_MOBILE      0x101A
-#define E1000_DEV_ID_82571EB_COPPER      0x105E
-#define E1000_DEV_ID_82571EB_FIBER       0x105F
-#define E1000_DEV_ID_82571EB_SERDES      0x1060
-#define E1000_DEV_ID_82571EB_QUAD_COPPER 0x10A4
-#define E1000_DEV_ID_82571PT_QUAD_COPPER 0x10D5
-#define E1000_DEV_ID_82571EB_QUAD_FIBER  0x10A5
-#define E1000_DEV_ID_82571EB_QUAD_COPPER_LOWPROFILE  0x10BC
-#define E1000_DEV_ID_82571EB_SERDES_DUAL 0x10D9
-#define E1000_DEV_ID_82571EB_SERDES_QUAD 0x10DA
-#define E1000_DEV_ID_82572EI_COPPER      0x107D
-#define E1000_DEV_ID_82572EI_FIBER       0x107E
-#define E1000_DEV_ID_82572EI_SERDES      0x107F
-#define E1000_DEV_ID_82572EI             0x10B9
-#define E1000_DEV_ID_82573E              0x108B
-#define E1000_DEV_ID_82573E_IAMT         0x108C
-#define E1000_DEV_ID_82573L              0x109A
-#define E1000_DEV_ID_82546GB_QUAD_COPPER_KSP3 0x10B5
-#define E1000_DEV_ID_80003ES2LAN_COPPER_DPT     0x1096
-#define E1000_DEV_ID_80003ES2LAN_SERDES_DPT     0x1098
-#define E1000_DEV_ID_80003ES2LAN_COPPER_SPT     0x10BA
-#define E1000_DEV_ID_80003ES2LAN_SERDES_SPT     0x10BB
-
-#define E1000_DEV_ID_ICH8_IGP_M_AMT      0x1049
-#define E1000_DEV_ID_ICH8_IGP_AMT        0x104A
-#define E1000_DEV_ID_ICH8_IGP_C          0x104B
-#define E1000_DEV_ID_ICH8_IFE            0x104C
-#define E1000_DEV_ID_ICH8_IFE_GT         0x10C4
-#define E1000_DEV_ID_ICH8_IFE_G          0x10C5
-#define E1000_DEV_ID_ICH8_IGP_M          0x104D
-
-/* Register Set. (82543, 82544)
- *
- * Registers are defined to be 32 bits and  should be accessed as 32 bit values.
- * These registers are physically located on the NIC, but are mapped into the
- * host memory address space.
- *
- * RW - register is both readable and writable
- * RO - register is read only
- * WO - register is write only
- * R/clr - register is read only and is cleared when read
- * A - register array
- */
-#define E1000_CTRL     0x00000  /* Device Control - RW */
-#define E1000_CTRL_DUP 0x00004  /* Device Control Duplicate (Shadow) - RW */
-#define E1000_STATUS   0x00008  /* Device Status - RO */
-#define E1000_EECD     0x00010  /* EEPROM/Flash Control - RW */
-#define E1000_EERD     0x00014  /* EEPROM Read - RW */
-#define E1000_CTRL_EXT 0x00018  /* Extended Device Control - RW */
-#define E1000_FLA      0x0001C  /* Flash Access - RW */
-#define E1000_MDIC     0x00020  /* MDI Control - RW */
-#define E1000_SCTL     0x00024  /* SerDes Control - RW */
-#define E1000_FEXTNVM  0x00028  /* Future Extended NVM register */
-#define E1000_FCAL     0x00028  /* Flow Control Address Low - RW */
-#define E1000_FCAH     0x0002C  /* Flow Control Address High -RW */
-#define E1000_FCT      0x00030  /* Flow Control Type - RW */
-#define E1000_VET      0x00038  /* VLAN Ether Type - RW */
-#define E1000_ICR      0x000C0  /* Interrupt Cause Read - R/clr */
-#define E1000_ITR      0x000C4  /* Interrupt Throttling Rate - RW */
-#define E1000_ICS      0x000C8  /* Interrupt Cause Set - WO */
-#define E1000_IMS      0x000D0  /* Interrupt Mask Set - RW */
-#define E1000_IMC      0x000D8  /* Interrupt Mask Clear - WO */
-#define E1000_IAM      0x000E0  /* Interrupt Acknowledge Auto Mask */
-#define E1000_RCTL     0x00100  /* RX Control - RW */
-#define E1000_RDTR1    0x02820  /* RX Delay Timer (1) - RW */
-#define E1000_RDBAL1   0x02900  /* RX Descriptor Base Address Low (1) - RW */
-#define E1000_RDBAH1   0x02904  /* RX Descriptor Base Address High (1) - RW */
-#define E1000_RDLEN1   0x02908  /* RX Descriptor Length (1) - RW */
-#define E1000_RDH1     0x02910  /* RX Descriptor Head (1) - RW */
-#define E1000_RDT1     0x02918  /* RX Descriptor Tail (1) - RW */
-#define E1000_FCTTV    0x00170  /* Flow Control Transmit Timer Value - RW */
-#define E1000_TXCW     0x00178  /* TX Configuration Word - RW */
-#define E1000_RXCW     0x00180  /* RX Configuration Word - RO */
-#define E1000_TCTL     0x00400  /* TX Control - RW */
-#define E1000_TCTL_EXT 0x00404  /* Extended TX Control - RW */
-#define E1000_TIPG     0x00410  /* TX Inter-packet gap -RW */
-#define E1000_TBT      0x00448  /* TX Burst Timer - RW */
-#define E1000_AIT      0x00458  /* Adaptive Interframe Spacing Throttle - RW */
-#define E1000_LEDCTL   0x00E00  /* LED Control - RW */
-#define E1000_EXTCNF_CTRL  0x00F00  /* Extended Configuration Control */
-#define E1000_EXTCNF_SIZE  0x00F08  /* Extended Configuration Size */
-#define E1000_PHY_CTRL     0x00F10  /* PHY Control Register in CSR */
-#define FEXTNVM_SW_CONFIG  0x0001
-#define E1000_PBA      0x01000  /* Packet Buffer Allocation - RW */
-#define E1000_PBS      0x01008  /* Packet Buffer Size */
-#define E1000_EEMNGCTL 0x01010  /* MNG EEprom Control */
-#define E1000_FLASH_UPDATES 1000
-#define E1000_EEARBC   0x01024  /* EEPROM Auto Read Bus Control */
-#define E1000_FLASHT   0x01028  /* FLASH Timer Register */
-#define E1000_EEWR     0x0102C  /* EEPROM Write Register - RW */
-#define E1000_FLSWCTL  0x01030  /* FLASH control register */
-#define E1000_FLSWDATA 0x01034  /* FLASH data register */
-#define E1000_FLSWCNT  0x01038  /* FLASH Access Counter */
-#define E1000_FLOP     0x0103C  /* FLASH Opcode Register */
-#define E1000_ERT      0x02008  /* Early Rx Threshold - RW */
-#define E1000_FCRTL    0x02160  /* Flow Control Receive Threshold Low - RW */
-#define E1000_FCRTH    0x02168  /* Flow Control Receive Threshold High - RW */
-#define E1000_PSRCTL   0x02170  /* Packet Split Receive Control - RW */
-#define E1000_RDBAL    0x02800  /* RX Descriptor Base Address Low - RW */
-#define E1000_RDBAH    0x02804  /* RX Descriptor Base Address High - RW */
-#define E1000_RDLEN    0x02808  /* RX Descriptor Length - RW */
-#define E1000_SRRCTRL  0x0280C  /* RX Split and Replication Recieve Control Register - RW */
-#define E1000_RDH      0x02810  /* RX Descriptor Head - RW */
-#define E1000_RDT      0x02818  /* RX Descriptor Tail - RW */
-#define E1000_RDTR     0x02820  /* RX Delay Timer - RW */
-#define E1000_RDBAL0   E1000_RDBAL /* RX Desc Base Address Low (0) - RW */
-#define E1000_RDBAH0   E1000_RDBAH /* RX Desc Base Address High (0) - RW */
-#define E1000_RDLEN0   E1000_RDLEN /* RX Desc Length (0) - RW */
-#define E1000_RDH0     E1000_RDH   /* RX Desc Head (0) - RW */
-#define E1000_RDT0     E1000_RDT   /* RX Desc Tail (0) - RW */
-#define E1000_RDTR0    E1000_RDTR  /* RX Delay Timer (0) - RW */
-#define E1000_RXDCTL   0x02828  /* RX Descriptor Control queue 0 - RW */
-#define E1000_RXDCTL1  0x02928  /* RX Descriptor Control queue 1 - RW */
-#define E1000_RADV     0x0282C  /* RX Interrupt Absolute Delay Timer - RW */
-#define E1000_RSRPD    0x02C00  /* RX Small Packet Detect - RW */
-#define E1000_RAID     0x02C08  /* Receive Ack Interrupt Delay - RW */
-#define E1000_TXDMAC   0x03000  /* TX DMA Control - RW */
-#define E1000_KABGTXD  0x03004  /* AFE Band Gap Transmit Ref Data */
-#define E1000_TDFH     0x03410  /* TX Data FIFO Head - RW */
-#define E1000_TDFT     0x03418  /* TX Data FIFO Tail - RW */
-#define E1000_TDFHS    0x03420  /* TX Data FIFO Head Saved - RW */
-#define E1000_TDFTS    0x03428  /* TX Data FIFO Tail Saved - RW */
-#define E1000_TDFPC    0x03430  /* TX Data FIFO Packet Count - RW */
-#define E1000_TDBAL    0x03800  /* TX Descriptor Base Address Low - RW */
-#define E1000_TDBAH    0x03804  /* TX Descriptor Base Address High - RW */
-#define E1000_TDLEN    0x03808  /* TX Descriptor Length - RW */
-#define E1000_TDH      0x03810  /* TX Descriptor Head - RW */
-#define E1000_TDT      0x03818  /* TX Descripotr Tail - RW */
-#define E1000_TIDV     0x03820  /* TX Interrupt Delay Value - RW */
-#define E1000_TXDCTL   0x03828  /* TX Descriptor Control - RW */
-#define E1000_TADV     0x0382C  /* TX Interrupt Absolute Delay Val - RW */
-#define E1000_TSPMT    0x03830  /* TCP Segmentation PAD & Min Threshold - RW */
-#define E1000_TARC0    0x03840  /* TX Arbitration Count (0) */
-#define E1000_TDBAL1   0x03900  /* TX Desc Base Address Low (1) - RW */
-#define E1000_TDBAH1   0x03904  /* TX Desc Base Address High (1) - RW */
-#define E1000_TDLEN1   0x03908  /* TX Desc Length (1) - RW */
-#define E1000_TDH1     0x03910  /* TX Desc Head (1) - RW */
-#define E1000_TDT1     0x03918  /* TX Desc Tail (1) - RW */
-#define E1000_TXDCTL1  0x03928  /* TX Descriptor Control (1) - RW */
-#define E1000_TARC1    0x03940  /* TX Arbitration Count (1) */
-#define E1000_CRCERRS  0x04000  /* CRC Error Count - R/clr */
-#define E1000_ALGNERRC 0x04004  /* Alignment Error Count - R/clr */
-#define E1000_SYMERRS  0x04008  /* Symbol Error Count - R/clr */
-#define E1000_RXERRC   0x0400C  /* Receive Error Count - R/clr */
-#define E1000_MPC      0x04010  /* Missed Packet Count - R/clr */
-#define E1000_SCC      0x04014  /* Single Collision Count - R/clr */
-#define E1000_ECOL     0x04018  /* Excessive Collision Count - R/clr */
-#define E1000_MCC      0x0401C  /* Multiple Collision Count - R/clr */
-#define E1000_LATECOL  0x04020  /* Late Collision Count - R/clr */
-#define E1000_COLC     0x04028  /* Collision Count - R/clr */
-#define E1000_DC       0x04030  /* Defer Count - R/clr */
-#define E1000_TNCRS    0x04034  /* TX-No CRS - R/clr */
-#define E1000_SEC      0x04038  /* Sequence Error Count - R/clr */
-#define E1000_CEXTERR  0x0403C  /* Carrier Extension Error Count - R/clr */
-#define E1000_RLEC     0x04040  /* Receive Length Error Count - R/clr */
-#define E1000_XONRXC   0x04048  /* XON RX Count - R/clr */
-#define E1000_XONTXC   0x0404C  /* XON TX Count - R/clr */
-#define E1000_XOFFRXC  0x04050  /* XOFF RX Count - R/clr */
-#define E1000_XOFFTXC  0x04054  /* XOFF TX Count - R/clr */
-#define E1000_FCRUC    0x04058  /* Flow Control RX Unsupported Count- R/clr */
-#define E1000_PRC64    0x0405C  /* Packets RX (64 bytes) - R/clr */
-#define E1000_PRC127   0x04060  /* Packets RX (65-127 bytes) - R/clr */
-#define E1000_PRC255   0x04064  /* Packets RX (128-255 bytes) - R/clr */
-#define E1000_PRC511   0x04068  /* Packets RX (255-511 bytes) - R/clr */
-#define E1000_PRC1023  0x0406C  /* Packets RX (512-1023 bytes) - R/clr */
-#define E1000_PRC1522  0x04070  /* Packets RX (1024-1522 bytes) - R/clr */
-#define E1000_GPRC     0x04074  /* Good Packets RX Count - R/clr */
-#define E1000_BPRC     0x04078  /* Broadcast Packets RX Count - R/clr */
-#define E1000_MPRC     0x0407C  /* Multicast Packets RX Count - R/clr */
-#define E1000_GPTC     0x04080  /* Good Packets TX Count - R/clr */
-#define E1000_GORCL    0x04088  /* Good Octets RX Count Low - R/clr */
-#define E1000_GORCH    0x0408C  /* Good Octets RX Count High - R/clr */
-#define E1000_GOTCL    0x04090  /* Good Octets TX Count Low - R/clr */
-#define E1000_GOTCH    0x04094  /* Good Octets TX Count High - R/clr */
-#define E1000_RNBC     0x040A0  /* RX No Buffers Count - R/clr */
-#define E1000_RUC      0x040A4  /* RX Undersize Count - R/clr */
-#define E1000_RFC      0x040A8  /* RX Fragment Count - R/clr */
-#define E1000_ROC      0x040AC  /* RX Oversize Count - R/clr */
-#define E1000_RJC      0x040B0  /* RX Jabber Count - R/clr */
-#define E1000_MGTPRC   0x040B4  /* Management Packets RX Count - R/clr */
-#define E1000_MGTPDC   0x040B8  /* Management Packets Dropped Count - R/clr */
-#define E1000_MGTPTC   0x040BC  /* Management Packets TX Count - R/clr */
-#define E1000_TORL     0x040C0  /* Total Octets RX Low - R/clr */
-#define E1000_TORH     0x040C4  /* Total Octets RX High - R/clr */
-#define E1000_TOTL     0x040C8  /* Total Octets TX Low - R/clr */
-#define E1000_TOTH     0x040CC  /* Total Octets TX High - R/clr */
-#define E1000_TPR      0x040D0  /* Total Packets RX - R/clr */
-#define E1000_TPT      0x040D4  /* Total Packets TX - R/clr */
-#define E1000_PTC64    0x040D8  /* Packets TX (64 bytes) - R/clr */
-#define E1000_PTC127   0x040DC  /* Packets TX (65-127 bytes) - R/clr */
-#define E1000_PTC255   0x040E0  /* Packets TX (128-255 bytes) - R/clr */
-#define E1000_PTC511   0x040E4  /* Packets TX (256-511 bytes) - R/clr */
-#define E1000_PTC1023  0x040E8  /* Packets TX (512-1023 bytes) - R/clr */
-#define E1000_PTC1522  0x040EC  /* Packets TX (1024-1522 Bytes) - R/clr */
-#define E1000_MPTC     0x040F0  /* Multicast Packets TX Count - R/clr */
-#define E1000_BPTC     0x040F4  /* Broadcast Packets TX Count - R/clr */
-#define E1000_TSCTC    0x040F8  /* TCP Segmentation Context TX - R/clr */
-#define E1000_TSCTFC   0x040FC  /* TCP Segmentation Context TX Fail - R/clr */
-#define E1000_IAC      0x04100  /* Interrupt Assertion Count */
-#define E1000_ICRXPTC  0x04104  /* Interrupt Cause Rx Packet Timer Expire Count */
-#define E1000_ICRXATC  0x04108  /* Interrupt Cause Rx Absolute Timer Expire Count */
-#define E1000_ICTXPTC  0x0410C  /* Interrupt Cause Tx Packet Timer Expire Count */
-#define E1000_ICTXATC  0x04110  /* Interrupt Cause Tx Absolute Timer Expire Count */
-#define E1000_ICTXQEC  0x04118  /* Interrupt Cause Tx Queue Empty Count */
-#define E1000_ICTXQMTC 0x0411C  /* Interrupt Cause Tx Queue Minimum Threshold Count */
-#define E1000_ICRXDMTC 0x04120  /* Interrupt Cause Rx Descriptor Minimum Threshold Count */
-#define E1000_ICRXOC   0x04124  /* Interrupt Cause Receiver Overrun Count */
-#define E1000_RXCSUM   0x05000  /* RX Checksum Control - RW */
-#define E1000_RFCTL    0x05008  /* Receive Filter Control*/
-#define E1000_MTA      0x05200  /* Multicast Table Array - RW Array */
-#define E1000_RAL      0x05400  /* Receive Address Low - RW Array */
-#define E1000_RAH      0x05404  /* Receive Address Low - RW Array */
-#define E1000_VFTA     0x05600  /* VLAN Filter Table Array - RW Array */
-#define E1000_WUC      0x05800  /* Wakeup Control - RW */
-#define E1000_WUFC     0x05808  /* Wakeup Filter Control - RW */
-#define E1000_WUS      0x05810  /* Wakeup Status - RO */
-#define E1000_MANC     0x05820  /* Management Control - RW */
-#define E1000_IPAV     0x05838  /* IP Address Valid - RW */
-#define E1000_IP4AT    0x05840  /* IPv4 Address Table - RW Array */
-#define E1000_IP6AT    0x05880  /* IPv6 Address Table - RW Array */
-#define E1000_WUPL     0x05900  /* Wakeup Packet Length - RW */
-#define E1000_WUPM     0x05A00  /* Wakeup Packet Memory - RO A */
-#define E1000_FFLT     0x05F00  /* Flexible Filter Length Table - RW Array */
-#define E1000_HOST_IF  0x08800  /* Host Interface */
-#define E1000_FFMT     0x09000  /* Flexible Filter Mask Table - RW Array */
-#define E1000_FFVT     0x09800  /* Flexible Filter Value Table - RW Array */
-
-#define E1000_KUMCTRLSTA 0x00034 /* MAC-PHY interface - RW */
-#define E1000_MDPHYA     0x0003C  /* PHY address - RW */
-#define E1000_MANC2H     0x05860  /* Managment Control To Host - RW */
-#define E1000_SW_FW_SYNC 0x05B5C /* Software-Firmware Synchronization - RW */
-
-#define E1000_GCR       0x05B00 /* PCI-Ex Control */
-#define E1000_GSCL_1    0x05B10 /* PCI-Ex Statistic Control #1 */
-#define E1000_GSCL_2    0x05B14 /* PCI-Ex Statistic Control #2 */
-#define E1000_GSCL_3    0x05B18 /* PCI-Ex Statistic Control #3 */
-#define E1000_GSCL_4    0x05B1C /* PCI-Ex Statistic Control #4 */
-#define E1000_FACTPS    0x05B30 /* Function Active and Power State to MNG */
-#define E1000_SWSM      0x05B50 /* SW Semaphore */
-#define E1000_FWSM      0x05B54 /* FW Semaphore */
-#define E1000_FFLT_DBG  0x05F04 /* Debug Register */
-#define E1000_HICR      0x08F00 /* Host Inteface Control */
-
-/* RSS registers */
-#define E1000_CPUVEC    0x02C10 /* CPU Vector Register - RW */
-#define E1000_MRQC      0x05818 /* Multiple Receive Control - RW */
-#define E1000_RETA      0x05C00 /* Redirection Table - RW Array */
-#define E1000_RSSRK     0x05C80 /* RSS Random Key - RW Array */
-#define E1000_RSSIM     0x05864 /* RSS Interrupt Mask */
-#define E1000_RSSIR     0x05868 /* RSS Interrupt Request */
-
-/* PHY 1000 MII Register/Bit Definitions */
-/* PHY Registers defined by IEEE */
-#define PHY_CTRL         0x00 /* Control Register */
-#define PHY_STATUS       0x01 /* Status Regiser */
-#define PHY_ID1          0x02 /* Phy Id Reg (word 1) */
-#define PHY_ID2          0x03 /* Phy Id Reg (word 2) */
-#define PHY_AUTONEG_ADV  0x04 /* Autoneg Advertisement */
-#define PHY_LP_ABILITY   0x05 /* Link Partner Ability (Base Page) */
-#define PHY_AUTONEG_EXP  0x06 /* Autoneg Expansion Reg */
-#define PHY_NEXT_PAGE_TX 0x07 /* Next Page TX */
-#define PHY_LP_NEXT_PAGE 0x08 /* Link Partner Next Page */
-#define PHY_1000T_CTRL   0x09 /* 1000Base-T Control Reg */
-#define PHY_1000T_STATUS 0x0A /* 1000Base-T Status Reg */
-#define PHY_EXT_STATUS   0x0F /* Extended Status Reg */
-
-#define MAX_PHY_REG_ADDRESS        0x1F  /* 5 bit address bus (0-0x1F) */
-#define MAX_PHY_MULTI_PAGE_REG     0xF   /* Registers equal on all pages */
-
-/* M88E1000 Specific Registers */
-#define M88E1000_PHY_SPEC_CTRL     0x10  /* PHY Specific Control Register */
-#define M88E1000_PHY_SPEC_STATUS   0x11  /* PHY Specific Status Register */
-#define M88E1000_INT_ENABLE        0x12  /* Interrupt Enable Register */
-#define M88E1000_INT_STATUS        0x13  /* Interrupt Status Register */
-#define M88E1000_EXT_PHY_SPEC_CTRL 0x14  /* Extended PHY Specific Control */
-#define M88E1000_RX_ERR_CNTR       0x15  /* Receive Error Counter */
-
-#define M88E1000_PHY_EXT_CTRL      0x1A  /* PHY extend control register */
-#define M88E1000_PHY_PAGE_SELECT   0x1D  /* Reg 29 for page number setting */
-#define M88E1000_PHY_GEN_CONTROL   0x1E  /* Its meaning depends on reg 29 */
-#define M88E1000_PHY_VCO_REG_BIT8  0x100 /* Bits 8 & 11 are adjusted for */
-#define M88E1000_PHY_VCO_REG_BIT11 0x800    /* improved BER performance */
-
-/* Interrupt Cause Read */
-#define E1000_ICR_TXDW          0x00000001 /* Transmit desc written back */
-#define E1000_ICR_TXQE          0x00000002 /* Transmit Queue empty */
-#define E1000_ICR_LSC           0x00000004 /* Link Status Change */
-#define E1000_ICR_RXSEQ         0x00000008 /* rx sequence error */
-#define E1000_ICR_RXDMT0        0x00000010 /* rx desc min. threshold (0) */
-#define E1000_ICR_RXO           0x00000040 /* rx overrun */
-#define E1000_ICR_RXT0          0x00000080 /* rx timer intr (ring 0) */
-#define E1000_ICR_MDAC          0x00000200 /* MDIO access complete */
-#define E1000_ICR_RXCFG         0x00000400 /* RX /c/ ordered set */
-#define E1000_ICR_GPI_EN0       0x00000800 /* GP Int 0 */
-#define E1000_ICR_GPI_EN1       0x00001000 /* GP Int 1 */
-#define E1000_ICR_GPI_EN2       0x00002000 /* GP Int 2 */
-#define E1000_ICR_GPI_EN3       0x00004000 /* GP Int 3 */
-#define E1000_ICR_TXD_LOW       0x00008000
-#define E1000_ICR_SRPD          0x00010000
-#define E1000_ICR_ACK           0x00020000 /* Receive Ack frame */
-#define E1000_ICR_MNG           0x00040000 /* Manageability event */
-#define E1000_ICR_DOCK          0x00080000 /* Dock/Undock */
-#define E1000_ICR_INT_ASSERTED  0x80000000 /* If this bit asserted, the driver should claim the interrupt */
-#define E1000_ICR_RXD_FIFO_PAR0 0x00100000 /* queue 0 Rx descriptor FIFO parity error */
-#define E1000_ICR_TXD_FIFO_PAR0 0x00200000 /* queue 0 Tx descriptor FIFO parity error */
-#define E1000_ICR_HOST_ARB_PAR  0x00400000 /* host arb read buffer parity error */
-#define E1000_ICR_PB_PAR        0x00800000 /* packet buffer parity error */
-#define E1000_ICR_RXD_FIFO_PAR1 0x01000000 /* queue 1 Rx descriptor FIFO parity error */
-#define E1000_ICR_TXD_FIFO_PAR1 0x02000000 /* queue 1 Tx descriptor FIFO parity error */
-#define E1000_ICR_ALL_PARITY    0x03F00000 /* all parity error bits */
-#define E1000_ICR_DSW           0x00000020 /* FW changed the status of DISSW bit in the FWSM */
-#define E1000_ICR_PHYINT        0x00001000 /* LAN connected device generates an interrupt */
-#define E1000_ICR_EPRST         0x00100000 /* ME handware reset occurs */
-
-/* Interrupt Cause Set */
-#define E1000_ICS_TXDW      E1000_ICR_TXDW      /* Transmit desc written back */
-#define E1000_ICS_TXQE      E1000_ICR_TXQE      /* Transmit Queue empty */
-#define E1000_ICS_LSC       E1000_ICR_LSC       /* Link Status Change */
-#define E1000_ICS_RXSEQ     E1000_ICR_RXSEQ     /* rx sequence error */
-#define E1000_ICS_RXDMT0    E1000_ICR_RXDMT0    /* rx desc min. threshold */
-#define E1000_ICS_RXO       E1000_ICR_RXO       /* rx overrun */
-#define E1000_ICS_RXT0      E1000_ICR_RXT0      /* rx timer intr */
-#define E1000_ICS_MDAC      E1000_ICR_MDAC      /* MDIO access complete */
-#define E1000_ICS_RXCFG     E1000_ICR_RXCFG     /* RX /c/ ordered set */
-#define E1000_ICS_GPI_EN0   E1000_ICR_GPI_EN0   /* GP Int 0 */
-#define E1000_ICS_GPI_EN1   E1000_ICR_GPI_EN1   /* GP Int 1 */
-#define E1000_ICS_GPI_EN2   E1000_ICR_GPI_EN2   /* GP Int 2 */
-#define E1000_ICS_GPI_EN3   E1000_ICR_GPI_EN3   /* GP Int 3 */
-#define E1000_ICS_TXD_LOW   E1000_ICR_TXD_LOW
-#define E1000_ICS_SRPD      E1000_ICR_SRPD
-#define E1000_ICS_ACK       E1000_ICR_ACK       /* Receive Ack frame */
-#define E1000_ICS_MNG       E1000_ICR_MNG       /* Manageability event */
-#define E1000_ICS_DOCK      E1000_ICR_DOCK      /* Dock/Undock */
-#define E1000_ICS_RXD_FIFO_PAR0 E1000_ICR_RXD_FIFO_PAR0 /* queue 0 Rx descriptor FIFO parity error */
-#define E1000_ICS_TXD_FIFO_PAR0 E1000_ICR_TXD_FIFO_PAR0 /* queue 0 Tx descriptor FIFO parity error */
-#define E1000_ICS_HOST_ARB_PAR  E1000_ICR_HOST_ARB_PAR  /* host arb read buffer parity error */
-#define E1000_ICS_PB_PAR        E1000_ICR_PB_PAR        /* packet buffer parity error */
-#define E1000_ICS_RXD_FIFO_PAR1 E1000_ICR_RXD_FIFO_PAR1 /* queue 1 Rx descriptor FIFO parity error */
-#define E1000_ICS_TXD_FIFO_PAR1 E1000_ICR_TXD_FIFO_PAR1 /* queue 1 Tx descriptor FIFO parity error */
-#define E1000_ICS_DSW       E1000_ICR_DSW
-#define E1000_ICS_PHYINT    E1000_ICR_PHYINT
-#define E1000_ICS_EPRST     E1000_ICR_EPRST
-
-/* Interrupt Mask Set */
-#define E1000_IMS_TXDW      E1000_ICR_TXDW      /* Transmit desc written back */
-#define E1000_IMS_TXQE      E1000_ICR_TXQE      /* Transmit Queue empty */
-#define E1000_IMS_LSC       E1000_ICR_LSC       /* Link Status Change */
-#define E1000_IMS_RXSEQ     E1000_ICR_RXSEQ     /* rx sequence error */
-#define E1000_IMS_RXDMT0    E1000_ICR_RXDMT0    /* rx desc min. threshold */
-#define E1000_IMS_RXO       E1000_ICR_RXO       /* rx overrun */
-#define E1000_IMS_RXT0      E1000_ICR_RXT0      /* rx timer intr */
-#define E1000_IMS_MDAC      E1000_ICR_MDAC      /* MDIO access complete */
-#define E1000_IMS_RXCFG     E1000_ICR_RXCFG     /* RX /c/ ordered set */
-#define E1000_IMS_GPI_EN0   E1000_ICR_GPI_EN0   /* GP Int 0 */
-#define E1000_IMS_GPI_EN1   E1000_ICR_GPI_EN1   /* GP Int 1 */
-#define E1000_IMS_GPI_EN2   E1000_ICR_GPI_EN2   /* GP Int 2 */
-#define E1000_IMS_GPI_EN3   E1000_ICR_GPI_EN3   /* GP Int 3 */
-#define E1000_IMS_TXD_LOW   E1000_ICR_TXD_LOW
-#define E1000_IMS_SRPD      E1000_ICR_SRPD
-#define E1000_IMS_ACK       E1000_ICR_ACK       /* Receive Ack frame */
-#define E1000_IMS_MNG       E1000_ICR_MNG       /* Manageability event */
-#define E1000_IMS_DOCK      E1000_ICR_DOCK      /* Dock/Undock */
-#define E1000_IMS_RXD_FIFO_PAR0 E1000_ICR_RXD_FIFO_PAR0 /* queue 0 Rx descriptor FIFO parity error */
-#define E1000_IMS_TXD_FIFO_PAR0 E1000_ICR_TXD_FIFO_PAR0 /* queue 0 Tx descriptor FIFO parity error */
-#define E1000_IMS_HOST_ARB_PAR  E1000_ICR_HOST_ARB_PAR  /* host arb read buffer parity error */
-#define E1000_IMS_PB_PAR        E1000_ICR_PB_PAR        /* packet buffer parity error */
-#define E1000_IMS_RXD_FIFO_PAR1 E1000_ICR_RXD_FIFO_PAR1 /* queue 1 Rx descriptor FIFO parity error */
-#define E1000_IMS_TXD_FIFO_PAR1 E1000_ICR_TXD_FIFO_PAR1 /* queue 1 Tx descriptor FIFO parity error */
-#define E1000_IMS_DSW       E1000_ICR_DSW
-#define E1000_IMS_PHYINT    E1000_ICR_PHYINT
-#define E1000_IMS_EPRST     E1000_ICR_EPRST
-
-/* Interrupt Mask Clear */
-#define E1000_IMC_TXDW      E1000_ICR_TXDW      /* Transmit desc written back */
-#define E1000_IMC_TXQE      E1000_ICR_TXQE      /* Transmit Queue empty */
-#define E1000_IMC_LSC       E1000_ICR_LSC       /* Link Status Change */
-#define E1000_IMC_RXSEQ     E1000_ICR_RXSEQ     /* rx sequence error */
-#define E1000_IMC_RXDMT0    E1000_ICR_RXDMT0    /* rx desc min. threshold */
-#define E1000_IMC_RXO       E1000_ICR_RXO       /* rx overrun */
-#define E1000_IMC_RXT0      E1000_ICR_RXT0      /* rx timer intr */
-#define E1000_IMC_MDAC      E1000_ICR_MDAC      /* MDIO access complete */
-#define E1000_IMC_RXCFG     E1000_ICR_RXCFG     /* RX /c/ ordered set */
-#define E1000_IMC_GPI_EN0   E1000_ICR_GPI_EN0   /* GP Int 0 */
-#define E1000_IMC_GPI_EN1   E1000_ICR_GPI_EN1   /* GP Int 1 */
-#define E1000_IMC_GPI_EN2   E1000_ICR_GPI_EN2   /* GP Int 2 */
-#define E1000_IMC_GPI_EN3   E1000_ICR_GPI_EN3   /* GP Int 3 */
-#define E1000_IMC_TXD_LOW   E1000_ICR_TXD_LOW
-#define E1000_IMC_SRPD      E1000_ICR_SRPD
-#define E1000_IMC_ACK       E1000_ICR_ACK       /* Receive Ack frame */
-#define E1000_IMC_MNG       E1000_ICR_MNG       /* Manageability event */
-#define E1000_IMC_DOCK      E1000_ICR_DOCK      /* Dock/Undock */
-#define E1000_IMC_RXD_FIFO_PAR0 E1000_ICR_RXD_FIFO_PAR0 /* queue 0 Rx descriptor FIFO parity error */
-#define E1000_IMC_TXD_FIFO_PAR0 E1000_ICR_TXD_FIFO_PAR0 /* queue 0 Tx descriptor FIFO parity error */
-#define E1000_IMC_HOST_ARB_PAR  E1000_ICR_HOST_ARB_PAR  /* host arb read buffer parity error */
-#define E1000_IMC_PB_PAR        E1000_ICR_PB_PAR        /* packet buffer parity error */
-#define E1000_IMC_RXD_FIFO_PAR1 E1000_ICR_RXD_FIFO_PAR1 /* queue 1 Rx descriptor FIFO parity error */
-#define E1000_IMC_TXD_FIFO_PAR1 E1000_ICR_TXD_FIFO_PAR1 /* queue 1 Tx descriptor FIFO parity error */
-#define E1000_IMC_DSW       E1000_ICR_DSW
-#define E1000_IMC_PHYINT    E1000_ICR_PHYINT
-#define E1000_IMC_EPRST     E1000_ICR_EPRST
-#define E1000_IMC_ALL       0xFFFFFFFF
-
-/* Receive Control */
-#define E1000_RCTL_RST            0x00000001    /* Software reset */
-#define E1000_RCTL_EN             0x00000002    /* enable */
-#define E1000_RCTL_SBP            0x00000004    /* store bad packet */
-#define E1000_RCTL_UPE            0x00000008    /* unicast promiscuous enable */
-#define E1000_RCTL_MPE            0x00000010    /* multicast promiscuous enab */
-#define E1000_RCTL_LPE            0x00000020    /* long packet enable */
-#define E1000_RCTL_LBM_NO         0x00000000    /* no loopback mode */
-#define E1000_RCTL_LBM_MAC        0x00000040    /* MAC loopback mode */
-#define E1000_RCTL_LBM_SLP        0x00000080    /* serial link loopback mode */
-#define E1000_RCTL_LBM_TCVR       0x000000C0    /* tcvr loopback mode */
-#define E1000_RCTL_DTYP_MASK      0x00000C00    /* Descriptor type mask */
-#define E1000_RCTL_DTYP_PS        0x00000400    /* Packet Split descriptor */
-#define E1000_RCTL_RDMTS_HALF     0x00000000    /* rx desc min threshold size */
-#define E1000_RCTL_RDMTS_QUAT     0x00000100    /* rx desc min threshold size */
-#define E1000_RCTL_RDMTS_EIGTH    0x00000200    /* rx desc min threshold size */
-#define E1000_RCTL_MO_SHIFT       12            /* multicast offset shift */
-#define E1000_RCTL_MO_0           0x00000000    /* multicast offset 11:0 */
-#define E1000_RCTL_MO_1           0x00001000    /* multicast offset 12:1 */
-#define E1000_RCTL_MO_2           0x00002000    /* multicast offset 13:2 */
-#define E1000_RCTL_MO_3           0x00003000    /* multicast offset 15:4 */
-#define E1000_RCTL_MDR            0x00004000    /* multicast desc ring 0 */
-#define E1000_RCTL_BAM            0x00008000    /* broadcast enable */
-/* these buffer sizes are valid if E1000_RCTL_BSEX is 0 */
-#define E1000_RCTL_SZ_2048        0x00000000    /* rx buffer size 2048 */
-#define E1000_RCTL_SZ_1024        0x00010000    /* rx buffer size 1024 */
-#define E1000_RCTL_SZ_512         0x00020000    /* rx buffer size 512 */
-#define E1000_RCTL_SZ_256         0x00030000    /* rx buffer size 256 */
-/* these buffer sizes are valid if E1000_RCTL_BSEX is 1 */
-#define E1000_RCTL_SZ_16384       0x00010000    /* rx buffer size 16384 */
-#define E1000_RCTL_SZ_8192        0x00020000    /* rx buffer size 8192 */
-#define E1000_RCTL_SZ_4096        0x00030000    /* rx buffer size 4096 */
-#define E1000_RCTL_VFE            0x00040000    /* vlan filter enable */
-#define E1000_RCTL_CFIEN          0x00080000    /* canonical form enable */
-#define E1000_RCTL_CFI            0x00100000    /* canonical form indicator */
-#define E1000_RCTL_DPF            0x00400000    /* discard pause frames */
-#define E1000_RCTL_PMCF           0x00800000    /* pass MAC control frames */
-#define E1000_RCTL_BSEX           0x02000000    /* Buffer size extension */
-#define E1000_RCTL_SECRC          0x04000000    /* Strip Ethernet CRC */
-#define E1000_RCTL_FLXBUF_MASK    0x78000000    /* Flexible buffer size */
-#define E1000_RCTL_FLXBUF_SHIFT   27            /* Flexible buffer shift */
-
-/* Receive Descriptor Control */
-#define E1000_RXDCTL_ENABLE       0x02000000    /* Enable the descriptor ring */
-#define E1000_RXDCTL_WBT          0x00010000    /* Write back threshold */
-#define E1000_RXDCTL_MAGIC        0x01000000    /* No idea what this does. */
-
-/* EEPROM Read */
-#define E1000_EERD_START      0x00000001       /* Start Read */
-#define E1000_EERD_DONE       0x00000010       /* Read Done */
-#define E1000_EERD_ADDR_SHIFT 8
-#define E1000_EERD_ADDR_MASK  0x0000FF00       /* Read Address */
-#define E1000_EERD_DATA_SHIFT 16
-#define E1000_EERD_DATA_MASK  0xFFFF0000       /* Read Data */
-
-/* This block is deprecated. Previous imported from newer version */
-#define E1000_EEPROM_SWDPIN0   0x0001   /* SWDPIN 0 EEPROM Value */
-#define E1000_EEPROM_LED_LOGIC 0x0020   /* Led Logic Word */
-#define E1000_EEPROM_RW_REG_DATA   16   /* Offset to data in EEPROM read/write registers */
-#define E1000_EEPROM_RW_REG_DONE   0x10 /* Offset to READ/WRITE done bit */
-#define E1000_EEPROM_RW_REG_START  1    /* First bit for telling part to start operation */
-#define E1000_EEPROM_RW_ADDR_SHIFT 8    /* Shift to the address bits */
-#define E1000_EEPROM_POLL_WRITE    1    /* Flag for polling for write complete */
-#define E1000_EEPROM_POLL_READ     0    /* Flag for polling for read complete */
-
-/* Register Bit Masks */
-/* Device Control */
-#define E1000_CTRL_FD       0x00000001  /* Full duplex.0=half; 1=full */
-#define E1000_CTRL_BEM      0x00000002  /* Endian Mode.0=little,1=big */
-#define E1000_CTRL_PRIOR    0x00000004  /* Priority on PCI. 0=rx,1=fair */
-#define E1000_CTRL_GIO_MASTER_DISABLE 0x00000004 /*Blocks new Master requests */
-#define E1000_CTRL_LRST     0x00000008  /* Link reset. 0=normal,1=reset */
-#define E1000_CTRL_TME      0x00000010  /* Test mode. 0=normal,1=test */
-#define E1000_CTRL_SLE      0x00000020  /* Serial Link on 0=dis,1=en */
-#define E1000_CTRL_ASDE     0x00000020  /* Auto-speed detect enable */
-#define E1000_CTRL_SLU      0x00000040  /* Set link up (Force Link) */
-#define E1000_CTRL_ILOS     0x00000080  /* Invert Loss-Of Signal */
-#define E1000_CTRL_SPD_SEL  0x00000300  /* Speed Select Mask */
-#define E1000_CTRL_SPD_10   0x00000000  /* Force 10Mb */
-#define E1000_CTRL_SPD_100  0x00000100  /* Force 100Mb */
-#define E1000_CTRL_SPD_1000 0x00000200  /* Force 1Gb */
-#define E1000_CTRL_BEM32    0x00000400  /* Big Endian 32 mode */
-#define E1000_CTRL_FRCSPD   0x00000800  /* Force Speed */
-#define E1000_CTRL_FRCDPX   0x00001000  /* Force Duplex */
-#define E1000_CTRL_D_UD_EN  0x00002000  /* Dock/Undock enable */
-#define E1000_CTRL_D_UD_POLARITY 0x00004000 /* Defined polarity of Dock/Undock indication in SDP[0] */
-#define E1000_CTRL_FORCE_PHY_RESET 0x00008000 /* Reset both PHY ports, through PHYRST_N pin */
-#define E1000_CTRL_EXT_LINK_EN 0x00010000 /* enable link status from external LINK_0 and LINK_1 pins */
-#define E1000_CTRL_SWDPIN0  0x00040000  /* SWDPIN 0 value */
-#define E1000_CTRL_SWDPIN1  0x00080000  /* SWDPIN 1 value */
-#define E1000_CTRL_SWDPIN2  0x00100000  /* SWDPIN 2 value */
-#define E1000_CTRL_SWDPIN3  0x00200000  /* SWDPIN 3 value */
-#define E1000_CTRL_SWDPIO0  0x00400000  /* SWDPIN 0 Input or output */
-#define E1000_CTRL_SWDPIO1  0x00800000  /* SWDPIN 1 input or output */
-#define E1000_CTRL_SWDPIO2  0x01000000  /* SWDPIN 2 input or output */
-#define E1000_CTRL_SWDPIO3  0x02000000  /* SWDPIN 3 input or output */
-#define E1000_CTRL_RST      0x04000000  /* Global reset */
-#define E1000_CTRL_RFCE     0x08000000  /* Receive Flow Control enable */
-#define E1000_CTRL_TFCE     0x10000000  /* Transmit flow control enable */
-#define E1000_CTRL_RTE      0x20000000  /* Routing tag enable */
-#define E1000_CTRL_VME      0x40000000  /* IEEE VLAN mode enable */
-#define E1000_CTRL_PHY_RST  0x80000000  /* PHY Reset */
-#define E1000_CTRL_SW2FW_INT 0x02000000  /* Initiate an interrupt to manageability engine */
-
-/* Extended Device Control */
-#define E1000_CTRL_EXT_GPI0_EN   0x00000001    /* Maps SDP4 to GPI0 */
-#define E1000_CTRL_EXT_GPI1_EN   0x00000002    /* Maps SDP5 to GPI1 */
-#define E1000_CTRL_EXT_PHYINT_EN E1000_CTRL_EXT_GPI1_EN
-#define E1000_CTRL_EXT_GPI2_EN   0x00000004    /* Maps SDP6 to GPI2 */
-#define E1000_CTRL_EXT_GPI3_EN   0x00000008    /* Maps SDP7 to GPI3 */
-#define E1000_CTRL_EXT_SDP4_DATA 0x00000010    /* Value of SW Defineable Pin 4 */
-#define E1000_CTRL_EXT_SDP5_DATA 0x00000020    /* Value of SW Defineable Pin 5 */
-#define E1000_CTRL_EXT_PHY_INT   E1000_CTRL_EXT_SDP5_DATA
-#define E1000_CTRL_EXT_SDP6_DATA 0x00000040    /* Value of SW Defineable Pin 6 */
-#define E1000_CTRL_EXT_SDP7_DATA 0x00000080    /* Value of SW Defineable Pin 7 */
-#define E1000_CTRL_EXT_SDP4_DIR  0x00000100    /* Direction of SDP4 0=in 1=out */
-#define E1000_CTRL_EXT_SDP5_DIR  0x00000200    /* Direction of SDP5 0=in 1=out */
-#define E1000_CTRL_EXT_SDP6_DIR  0x00000400    /* Direction of SDP6 0=in 1=out */
-#define E1000_CTRL_EXT_SDP7_DIR  0x00000800    /* Direction of SDP7 0=in 1=out */
-#define E1000_CTRL_EXT_ASDCHK    0x00001000    /* Initiate an ASD sequence */
-#define E1000_CTRL_EXT_EE_RST    0x00002000    /* Reinitialize from EEPROM */
-#define E1000_CTRL_EXT_IPS       0x00004000    /* Invert Power State */
-#define E1000_CTRL_EXT_SPD_BYPS  0x00008000    /* Speed Select Bypass */
-#define E1000_CTRL_EXT_RO_DIS    0x00020000    /* Relaxed Ordering disable */
-#define E1000_CTRL_EXT_LINK_MODE_MASK 0x00C00000
-#define E1000_CTRL_EXT_LINK_MODE_GMII 0x00000000
-#define E1000_CTRL_EXT_LINK_MODE_TBI  0x00C00000
-#define E1000_CTRL_EXT_LINK_MODE_KMRN 0x00000000
-#define E1000_CTRL_EXT_LINK_MODE_SERDES  0x00C00000
-#define E1000_CTRL_EXT_LINK_MODE_SGMII   0x00800000
-#define E1000_CTRL_EXT_WR_WMARK_MASK  0x03000000
-#define E1000_CTRL_EXT_WR_WMARK_256   0x00000000
-#define E1000_CTRL_EXT_WR_WMARK_320   0x01000000
-#define E1000_CTRL_EXT_WR_WMARK_384   0x02000000
-#define E1000_CTRL_EXT_WR_WMARK_448   0x03000000
-#define E1000_CTRL_EXT_DRV_LOAD       0x10000000       /* Driver loaded bit for FW */
-#define E1000_CTRL_EXT_IAME           0x08000000       /* Interrupt acknowledge Auto-mask */
-#define E1000_CTRL_EXT_INT_TIMER_CLR  0x20000000       /* Clear Interrupt timers after IMS clear */
-#define E1000_CRTL_EXT_PB_PAREN       0x01000000       /* packet buffer parity error detection enabled */
-#define E1000_CTRL_EXT_DF_PAREN       0x02000000       /* descriptor FIFO parity error detection enable */
-#define E1000_CTRL_EXT_GHOST_PAREN    0x40000000
-
-/* Device Status */
-#define E1000_STATUS_FD         0x00000001      /* Full duplex.0=half,1=full */
-#define E1000_STATUS_LU         0x00000002      /* Link up.0=no,1=link */
-#define E1000_STATUS_FUNC_MASK  0x0000000C      /* PCI Function Mask */
-#define E1000_STATUS_FUNC_SHIFT 2
-#define E1000_STATUS_FUNC_0     0x00000000      /* Function 0 */
-#define E1000_STATUS_FUNC_1     0x00000004      /* Function 1 */
-#define E1000_STATUS_TXOFF      0x00000010      /* transmission paused */
-#define E1000_STATUS_TBIMODE    0x00000020      /* TBI mode */
-#define E1000_STATUS_SPEED_MASK 0x000000C0
-#define E1000_STATUS_SPEED_10   0x00000000      /* Speed 10Mb/s */
-#define E1000_STATUS_SPEED_100  0x00000040      /* Speed 100Mb/s */
-#define E1000_STATUS_SPEED_1000 0x00000080      /* Speed 1000Mb/s */
-#define E1000_STATUS_LAN_INIT_DONE 0x00000200   /* Lan Init Completion
-                                                   by EEPROM/Flash */
-#define E1000_STATUS_ASDV       0x00000300      /* Auto speed detect value */
-#define E1000_STATUS_DOCK_CI    0x00000800      /* Change in Dock/Undock state. Clear on write '0'. */
-#define E1000_STATUS_GIO_MASTER_ENABLE 0x00080000 /* Status of Master requests. */
-#define E1000_STATUS_MTXCKOK    0x00000400      /* MTX clock running OK */
-#define E1000_STATUS_PCI66      0x00000800      /* In 66Mhz slot */
-#define E1000_STATUS_BUS64      0x00001000      /* In 64 bit slot */
-#define E1000_STATUS_PCIX_MODE  0x00002000      /* PCI-X mode */
-#define E1000_STATUS_PCIX_SPEED 0x0000C000      /* PCI-X bus speed */
-#define E1000_STATUS_BMC_SKU_0  0x00100000 /* BMC USB redirect disabled */
-#define E1000_STATUS_BMC_SKU_1  0x00200000 /* BMC SRAM disabled */
-#define E1000_STATUS_BMC_SKU_2  0x00400000 /* BMC SDRAM disabled */
-#define E1000_STATUS_BMC_CRYPTO 0x00800000 /* BMC crypto disabled */
-#define E1000_STATUS_BMC_LITE   0x01000000 /* BMC external code execution disabled */
-#define E1000_STATUS_RGMII_ENABLE 0x02000000 /* RGMII disabled */
-#define E1000_STATUS_FUSE_8       0x04000000
-#define E1000_STATUS_FUSE_9       0x08000000
-#define E1000_STATUS_SERDES0_DIS  0x10000000 /* SERDES disabled on port 0 */
-#define E1000_STATUS_SERDES1_DIS  0x20000000 /* SERDES disabled on port 1 */
-
-/* EEPROM/Flash Control */
-#define E1000_EECD_SK        0x00000001 /* EEPROM Clock */
-#define E1000_EECD_CS        0x00000002 /* EEPROM Chip Select */
-#define E1000_EECD_DI        0x00000004 /* EEPROM Data In */
-#define E1000_EECD_DO        0x00000008 /* EEPROM Data Out */
-#define E1000_EECD_FWE_MASK  0x00000030
-#define E1000_EECD_FWE_DIS   0x00000010 /* Disable FLASH writes */
-#define E1000_EECD_FWE_EN    0x00000020 /* Enable FLASH writes */
-#define E1000_EECD_FWE_SHIFT 4
-#define E1000_EECD_REQ       0x00000040 /* EEPROM Access Request */
-#define E1000_EECD_GNT       0x00000080 /* EEPROM Access Grant */
-#define E1000_EECD_PRES      0x00000100 /* EEPROM Present */
-#define E1000_EECD_SIZE      0x00000200 /* EEPROM Size (0=64 word 1=256 word) */
-#define E1000_EECD_ADDR_BITS 0x00000400 /* EEPROM Addressing bits based on type
-                                         * (0-small, 1-large) */
-#define E1000_EECD_TYPE      0x00002000 /* EEPROM Type (1-SPI, 0-Microwire) */
-#ifndef E1000_EEPROM_GRANT_ATTEMPTS
-#define E1000_EEPROM_GRANT_ATTEMPTS 1000 /* EEPROM # attempts to gain grant */
-#endif
-#define E1000_EECD_AUTO_RD          0x00000200  /* EEPROM Auto Read done */
-#define E1000_EECD_SIZE_EX_MASK     0x00007800  /* EEprom Size */
-#define E1000_EECD_SIZE_EX_SHIFT    11
-#define E1000_EECD_NVADDS    0x00018000 /* NVM Address Size */
-#define E1000_EECD_SELSHAD   0x00020000 /* Select Shadow RAM */
-#define E1000_EECD_INITSRAM  0x00040000 /* Initialize Shadow RAM */
-#define E1000_EECD_FLUPD     0x00080000 /* Update FLASH */
-#define E1000_EECD_AUPDEN    0x00100000 /* Enable Autonomous FLASH update */
-#define E1000_EECD_SHADV     0x00200000 /* Shadow RAM Data Valid */
-#define E1000_EECD_SEC1VAL   0x00400000 /* Sector One Valid */
-#define E1000_EECD_SECVAL_SHIFT      22
-#define E1000_STM_OPCODE     0xDB00
-#define E1000_HICR_FW_RESET  0xC0
-
-#define E1000_SHADOW_RAM_WORDS     2048
-#define E1000_ICH_NVM_SIG_WORD     0x13
-#define E1000_ICH_NVM_SIG_MASK     0xC0
-
-/* Header split receive */
-#define E1000_RFCTL_ISCSI_DIS           0x00000001
-#define E1000_RFCTL_ISCSI_DWC_MASK      0x0000003E
-#define E1000_RFCTL_ISCSI_DWC_SHIFT     1
-#define E1000_RFCTL_NFSW_DIS            0x00000040
-#define E1000_RFCTL_NFSR_DIS            0x00000080
-#define E1000_RFCTL_NFS_VER_MASK        0x00000300
-#define E1000_RFCTL_NFS_VER_SHIFT       8
-#define E1000_RFCTL_IPV6_DIS            0x00000400
-#define E1000_RFCTL_IPV6_XSUM_DIS       0x00000800
-#define E1000_RFCTL_ACK_DIS             0x00001000
-#define E1000_RFCTL_ACKD_DIS            0x00002000
-#define E1000_RFCTL_IPFRSP_DIS          0x00004000
-#define E1000_RFCTL_EXTEN               0x00008000
-#define E1000_RFCTL_IPV6_EX_DIS         0x00010000
-#define E1000_RFCTL_NEW_IPV6_EXT_DIS    0x00020000
-
-/* Receive Descriptor Control */
-#define E1000_RXDCTL_PTHRESH 0x0000003F        /* RXDCTL Prefetch Threshold */
-#define E1000_RXDCTL_HTHRESH 0x00003F00        /* RXDCTL Host Threshold */
-#define E1000_RXDCTL_WTHRESH 0x003F0000        /* RXDCTL Writeback Threshold */
-#define E1000_RXDCTL_GRAN    0x01000000        /* RXDCTL Granularity */
-
-/* MDI Control */
-#define E1000_MDIC_DATA_MASK 0x0000FFFF
-#define E1000_MDIC_REG_MASK  0x001F0000
-#define E1000_MDIC_REG_SHIFT 16
-#define E1000_MDIC_PHY_MASK  0x03E00000
-#define E1000_MDIC_PHY_SHIFT 21
-#define E1000_MDIC_OP_WRITE  0x04000000
-#define E1000_MDIC_OP_READ   0x08000000
-#define E1000_MDIC_READY     0x10000000
-#define E1000_MDIC_INT_EN    0x20000000
-#define E1000_MDIC_ERROR     0x40000000
-
-/* EEPROM Commands - Microwire */
-#define EEPROM_READ_OPCODE_MICROWIRE  0x6  /* EEPROM read opcode */
-#define EEPROM_WRITE_OPCODE_MICROWIRE 0x5  /* EEPROM write opcode */
-#define EEPROM_ERASE_OPCODE_MICROWIRE 0x7  /* EEPROM erase opcode */
-#define EEPROM_EWEN_OPCODE_MICROWIRE  0x13 /* EEPROM erase/write enable */
-#define EEPROM_EWDS_OPCODE_MICROWIRE  0x10 /* EEPROM erast/write disable */
-
-/* EEPROM Word Offsets */
-#define EEPROM_COMPAT                 0x0003
-#define EEPROM_ID_LED_SETTINGS        0x0004
-#define EEPROM_VERSION                0x0005
-#define EEPROM_SERDES_AMPLITUDE       0x0006 /* For SERDES output amplitude adjustment. */
-#define EEPROM_PHY_CLASS_WORD         0x0007
-#define EEPROM_INIT_CONTROL1_REG      0x000A
-#define EEPROM_INIT_CONTROL2_REG      0x000F
-#define EEPROM_SWDEF_PINS_CTRL_PORT_1 0x0010
-#define EEPROM_INIT_CONTROL3_PORT_B   0x0014
-#define EEPROM_INIT_3GIO_3            0x001A
-#define EEPROM_SWDEF_PINS_CTRL_PORT_0 0x0020
-#define EEPROM_INIT_CONTROL3_PORT_A   0x0024
-#define EEPROM_CFG                    0x0012
-#define EEPROM_FLASH_VERSION          0x0032
-#define EEPROM_CHECKSUM_REG           0x003F
-
-#define E1000_EEPROM_CFG_DONE         0x00040000   /* MNG config cycle done */
-#define E1000_EEPROM_CFG_DONE_PORT_1  0x00080000   /* ...for second port */
-
-/* Transmit Descriptor */
-struct e1000_tx_desc {
-    uint64_t buffer_addr;       /* Address of the descriptor's data buffer */
-    union {
-        uint32_t data;
-        struct {
-            uint16_t length;    /* Data buffer length */
-            uint8_t cso;        /* Checksum offset */
-            uint8_t cmd;        /* Descriptor control */
-        } flags;
-    } lower;
-    union {
-        uint32_t data;
-        struct {
-            uint8_t status;     /* Descriptor status */
-            uint8_t css;        /* Checksum start */
-            uint16_t special;
-        } fields;
-    } upper;
-};
-
-/* Transmit Descriptor bit definitions */
-#define E1000_TXD_DTYP_D     0x00100000 /* Data Descriptor */
-#define E1000_TXD_DTYP_C     0x00000000 /* Context Descriptor */
-#define E1000_TXD_POPTS_IXSM 0x01       /* Insert IP checksum */
-#define E1000_TXD_POPTS_TXSM 0x02       /* Insert TCP/UDP checksum */
-#define E1000_TXD_CMD_EOP    0x01000000 /* End of Packet */
-#define E1000_TXD_CMD_IFCS   0x02000000 /* Insert FCS (Ethernet CRC) */
-#define E1000_TXD_CMD_IC     0x04000000 /* Insert Checksum */
-#define E1000_TXD_CMD_RS     0x08000000 /* Report Status */
-#define E1000_TXD_CMD_RPS    0x10000000 /* Report Packet Sent */
-#define E1000_TXD_CMD_DEXT   0x20000000 /* Descriptor extension (0 = legacy) */
-#define E1000_TXD_CMD_VLE    0x40000000 /* Add VLAN tag */
-#define E1000_TXD_CMD_IDE    0x80000000 /* Enable Tidv register */
-#define E1000_TXD_STAT_DD    0x00000001 /* Descriptor Done */
-#define E1000_TXD_STAT_EC    0x00000002 /* Excess Collisions */
-#define E1000_TXD_STAT_LC    0x00000004 /* Late Collisions */
-#define E1000_TXD_STAT_TU    0x00000008 /* Transmit underrun */
-#define E1000_TXD_CMD_TCP    0x01000000 /* TCP packet */
-#define E1000_TXD_CMD_IP     0x02000000 /* IP packet */
-#define E1000_TXD_CMD_TSE    0x04000000 /* TCP Seg enable */
-#define E1000_TXD_STAT_TC    0x00000004 /* Tx Underrun */
-
-/* Transmit Control */
-#define E1000_TCTL_RST    0x00000001    /* software reset */
-#define E1000_TCTL_EN     0x00000002    /* enable tx */
-#define E1000_TCTL_BCE    0x00000004    /* busy check enable */
-#define E1000_TCTL_PSP    0x00000008    /* pad short packets */
-#define E1000_TCTL_CT     0x00000ff0    /* collision threshold */
-#define E1000_TCTL_COLD   0x003ff000    /* collision distance */
-#define E1000_TCTL_SWXOFF 0x00400000    /* SW Xoff transmission */
-#define E1000_TCTL_PBE    0x00800000    /* Packet Burst Enable */
-#define E1000_TCTL_RTLC   0x01000000    /* Re-transmit on late collision */
-#define E1000_TCTL_NRTU   0x02000000    /* No Re-transmit on underrun */
-#define E1000_TCTL_MULR   0x10000000    /* Multiple request support */
-
-/* Transmit Descriptor Control */
-#define E1000_TXDCTL_ENABLE  0x02000000     /* Enable the TX queue */
-#define E1000_TXDCTL_MAGIC   0x01000000     /* No idea what this does. */
-
-/* Receive Descriptor */
-struct e1000_rx_desc {
-    uint64_t buffer_addr; /* Address of the descriptor's data buffer */
-    uint16_t length;     /* Length of data DMAed into data buffer */
-    uint16_t csum;       /* Packet checksum */
-    uint8_t status;      /* Descriptor status */
-    uint8_t errors;      /* Descriptor Errors */
-    uint16_t special;
-};
-
-/* Receive Descriptor bit definitions */
-#define E1000_RXD_STAT_DD       0x01    /* Descriptor Done */
-#define E1000_RXD_STAT_EOP      0x02    /* End of Packet */
-#define E1000_RXD_STAT_IXSM     0x04    /* Ignore checksum */
-#define E1000_RXD_STAT_VP       0x08    /* IEEE VLAN Packet */
-#define E1000_RXD_STAT_UDPCS    0x10    /* UDP xsum caculated */
-#define E1000_RXD_STAT_TCPCS    0x20    /* TCP xsum calculated */
-#define E1000_RXD_STAT_IPCS     0x40    /* IP xsum calculated */
-#define E1000_RXD_STAT_PIF      0x80    /* passed in-exact filter */
-#define E1000_RXD_STAT_IPIDV    0x200   /* IP identification valid */
-#define E1000_RXD_STAT_UDPV     0x400   /* Valid UDP checksum */
-#define E1000_RXD_STAT_ACK      0x8000  /* ACK Packet indication */
-#define E1000_RXD_ERR_CE        0x01    /* CRC Error */
-#define E1000_RXD_ERR_SE        0x02    /* Symbol Error */
-#define E1000_RXD_ERR_SEQ       0x04    /* Sequence Error */
-#define E1000_RXD_ERR_CXE       0x10    /* Carrier Extension Error */
-#define E1000_RXD_ERR_TCPE      0x20    /* TCP/UDP Checksum Error */
-#define E1000_RXD_ERR_IPE       0x40    /* IP Checksum Error */
-#define E1000_RXD_ERR_RXE       0x80    /* Rx Data Error */
-#define E1000_RXD_SPC_VLAN_MASK 0x0FFF  /* VLAN ID is in lower 12 bits */
-#define E1000_RXD_SPC_PRI_MASK  0xE000  /* Priority is in upper 3 bits */
-#define E1000_RXD_SPC_PRI_SHIFT 13
-#define E1000_RXD_SPC_CFI_MASK  0x1000  /* CFI is bit 12 */
-#define E1000_RXD_SPC_CFI_SHIFT 12
-
-#define E1000_RXDEXT_STATERR_CE    0x01000000
-#define E1000_RXDEXT_STATERR_SE    0x02000000
-#define E1000_RXDEXT_STATERR_SEQ   0x04000000
-#define E1000_RXDEXT_STATERR_CXE   0x10000000
-#define E1000_RXDEXT_STATERR_TCPE  0x20000000
-#define E1000_RXDEXT_STATERR_IPE   0x40000000
-#define E1000_RXDEXT_STATERR_RXE   0x80000000
-
-#define E1000_RXDPS_HDRSTAT_HDRSP        0x00008000
-#define E1000_RXDPS_HDRSTAT_HDRLEN_MASK  0x000003FF
-
-/* Receive Address */
-#define E1000_RAH_AV  0x80000000        /* Receive descriptor valid */
-
-/* Offload Context Descriptor */
-struct e1000_context_desc {
-    union {
-        uint32_t ip_config;
-        struct {
-            uint8_t ipcss;      /* IP checksum start */
-            uint8_t ipcso;      /* IP checksum offset */
-            uint16_t ipcse;     /* IP checksum end */
-        } ip_fields;
-    } lower_setup;
-    union {
-        uint32_t tcp_config;
-        struct {
-            uint8_t tucss;      /* TCP checksum start */
-            uint8_t tucso;      /* TCP checksum offset */
-            uint16_t tucse;     /* TCP checksum end */
-        } tcp_fields;
-    } upper_setup;
-    uint32_t cmd_and_length;    /* */
-    union {
-        uint32_t data;
-        struct {
-            uint8_t status;     /* Descriptor status */
-            uint8_t hdr_len;    /* Header length */
-            uint16_t mss;       /* Maximum segment size */
-        } fields;
-    } tcp_seg_setup;
-};
-
-/* Offload data descriptor */
-struct e1000_data_desc {
-    uint64_t buffer_addr;       /* Address of the descriptor's buffer address */
-    union {
-        uint32_t data;
-        struct {
-            uint16_t length;    /* Data buffer length */
-            uint8_t typ_len_ext;        /* */
-            uint8_t cmd;        /* */
-        } flags;
-    } lower;
-    union {
-        uint32_t data;
-        struct {
-            uint8_t status;     /* Descriptor status */
-            uint8_t popts;      /* Packet Options */
-            uint16_t special;   /* */
-        } fields;
-    } upper;
-};
-
-/* Management Control */
-#define E1000_MANC_SMBUS_EN      0x00000001 /* SMBus Enabled - RO */
-#define E1000_MANC_ASF_EN        0x00000002 /* ASF Enabled - RO */
-#define E1000_MANC_R_ON_FORCE    0x00000004 /* Reset on Force TCO - RO */
-#define E1000_MANC_RMCP_EN       0x00000100 /* Enable RCMP 026Fh Filtering */
-#define E1000_MANC_0298_EN       0x00000200 /* Enable RCMP 0298h Filtering */
-#define E1000_MANC_IPV4_EN       0x00000400 /* Enable IPv4 */
-#define E1000_MANC_IPV6_EN       0x00000800 /* Enable IPv6 */
-#define E1000_MANC_SNAP_EN       0x00001000 /* Accept LLC/SNAP */
-#define E1000_MANC_ARP_EN        0x00002000 /* Enable ARP Request Filtering */
-#define E1000_MANC_NEIGHBOR_EN   0x00004000 /* Enable Neighbor Discovery
-                                             * Filtering */
-#define E1000_MANC_ARP_RES_EN    0x00008000 /* Enable ARP response Filtering */
-#define E1000_MANC_TCO_RESET     0x00010000 /* TCO Reset Occurred */
-#define E1000_MANC_RCV_TCO_EN    0x00020000 /* Receive TCO Packets Enabled */
-#define E1000_MANC_REPORT_STATUS 0x00040000 /* Status Reporting Enabled */
-#define E1000_MANC_RCV_ALL       0x00080000 /* Receive All Enabled */
-#define E1000_MANC_BLK_PHY_RST_ON_IDE   0x00040000 /* Block phy resets */
-#define E1000_MANC_EN_MAC_ADDR_FILTER   0x00100000 /* Enable MAC address
-                                                    * filtering */
-#define E1000_MANC_EN_MNG2HOST   0x00200000 /* Enable MNG packets to host
-                                             * memory */
-#define E1000_MANC_EN_IP_ADDR_FILTER    0x00400000 /* Enable IP address
-                                                    * filtering */
-#define E1000_MANC_EN_XSUM_FILTER   0x00800000 /* Enable checksum filtering */
-#define E1000_MANC_BR_EN         0x01000000 /* Enable broadcast filtering */
-#define E1000_MANC_SMB_REQ       0x01000000 /* SMBus Request */
-#define E1000_MANC_SMB_GNT       0x02000000 /* SMBus Grant */
-#define E1000_MANC_SMB_CLK_IN    0x04000000 /* SMBus Clock In */
-#define E1000_MANC_SMB_DATA_IN   0x08000000 /* SMBus Data In */
-#define E1000_MANC_SMB_DATA_OUT  0x10000000 /* SMBus Data Out */
-#define E1000_MANC_SMB_CLK_OUT   0x20000000 /* SMBus Clock Out */
-
-#define E1000_MANC_SMB_DATA_OUT_SHIFT  28 /* SMBus Data Out Shift */
-#define E1000_MANC_SMB_CLK_OUT_SHIFT   29 /* SMBus Clock Out Shift */
-
-/* For checksumming, the sum of all words in the EEPROM should equal 0xBABA. */
-#define EEPROM_SUM 0xBABA
-
-/* This defines the bits that are set in the Interrupt Mask
- * Set/Read Register.  Each bit is documented below:
- *   o RXT0   = Receiver Timer Interrupt (ring 0)
- *   o TXDW   = Transmit Descriptor Written Back
- *   o RXDMT0 = Receive Descriptor Minimum Threshold hit (ring 0)
- *   o RXSEQ  = Receive Sequence Error
- *   o LSC    = Link Status Change
- */
-#define IMS_ENABLE_MASK ( \
-    E1000_IMS_RXT0   |    \
-    E1000_IMS_TXDW   |    \
-    E1000_IMS_RXDMT0 |    \
-    E1000_IMS_RXSEQ  |    \
-    E1000_IMS_LSC)
-
-#endif /* _E1000_HW_H_ */
index d8845b4..8408b06 100644 (file)
@@ -1,443 +1 @@
-/*
- * Copyright (c) 2009 The Regents of the University of California
- * See LICENSE for details.
- */
-
-#ifdef __SHARC__
-#pragma nosharc
-#endif
-
-#include <arch/mmu.h>
-#include <arch/x86.h>
-#include <arch/smp.h>
-#include <arch/apic.h>
-#include <arch/pci.h>
-#include "ne2k.h"
-
-#include <ros/memlayout.h>
-
-#include <atomic.h>
-#include <stdio.h>
-#include <string.h>
-#include <trap.h>
-#include <kmalloc.h>
-
-#include <pmap.h>
-#include <time.h>
-
-/** @file
- * @brief NE2K Driver Sketch
- *
- * EXPERIMENTAL.
- *
- * Rough driver. Appears to work in QEMU. Probably completely broken under heavy load.
- *
- * @author Paul Pearce <pearce@eecs.berkeley.edu>
- *
- * @todo Everything
- */
-
-#define NE2K_RESET_R_ADDR 0x1f
-#define NE2K_PG0_RW_CR 0x00
-#define NE2K_PG0_RW_ISR 0x07
-#define NE2K_PG0_W_IMR 0x0F
-#define NE2K_PG0_W_PSTRT 0x1
-#define NE2K_PG0_W_PSTP 0x2
-#define NE2K_PG0_W_RCR 0xC
-#define NE2K_PG0_R_RSR 0xC
-#define NE2K_PG0_R_TSR 0x4
-#define NE2K_PG0_W_TCR 0xD
-#define NE2K_PG1_RW_PAR 0x1
-#define NE2K_PG0_W_RSAR0 0x08
-#define NE2K_PG0_W_RSAR1 0x09
-#define NE2K_PG0_W_RBCR0 0x0A
-#define NE2K_PG0_W_RBCR1 0x0B
-#define NE2K_PG0_W_TBCR0 0x05
-#define NE2K_PG0_W_TBCR1 0x06
-#define NE2K_PG0_W_TPSR  0x04
-#define NE2K_PG0_W_DCR 0x0E
-#define NE2K_PG1_RW_CURR 0x07
-#define NE2K_PG0_RW_BNRY 0x03
-
-#define NE2K_PAGE_SIZE 256
-
-#define NE2K_PMEM_START   (16*1024)
-#define NE2K_PMEM_SIZE   (32*1024)
-#define NE2K_NUM_PAGES                 ((NE2K_PMEM_SIZE - NE2K_PMEM_START) / NE2K_PAGE_SIZE)
-#define NE2K_NUM_RECV_PAGES    (NE2K_NUM_PAGES / 2)
-#define NE2K_NUM_SEND_PAGES    (NE2K_NUM_PAGES / 2)
-#define NE2K_FIRST_RECV_PAGE   (NE2K_PMEM_START / NE2K_PAGE_SIZE)
-#define NE2K_LAST_RECV_PAGE    NE2K_FIRST_RECV_PAGE + NE2K_NUM_RECV_PAGES
-#define NE2K_FIRST_SEND_PAGE   NE2K_LAST_RECV_PAGE + 1
-
-
-#define SET_PAGE_0() (inb(ne2k_io_base_addr + NE2K_PG0_RW_CR) & 0x3F)
-
-uint32_t ne2k_irq;      // Fix this
-uint32_t ne2k_io_base_addr;
-
-void* base_page;
-uint32_t num_pages = 0;
-
-void ne2k_init() {
-       
-       if (ne2k_scan_pci() < 0) return;
-       ne2k_mem_alloc();
-       ne2k_configure_nic();
-       ne2k_read_mac();
-       printk("Network Card MAC Address: %02x:%02x:%02x:%02x:%02x:%02x\n", 
-          device_mac[0],device_mac[1],device_mac[2],
-          device_mac[3],device_mac[4],device_mac[5]);
-       //ne2k_test_interrupts();
-       send_frame = &ne2k_send_frame;
-
-       ne2k_setup_interrupts();
-
-       eth_up = 1;
-
-       return;
-}
-
-
-int ne2k_scan_pci() {
-       struct pci_device *pcidev;
-       uint32_t result;
-       printk("Searching for NE2000 Network device...");
-       STAILQ_FOREACH(pcidev, &pci_devices, all_dev) {
-               /* Ignore non NE2K Devices */
-               if ((pcidev->ven_id != NE2K_VENDOR_ID) ||
-                  (pcidev->dev_id != NE2K_DEV_ID))
-                       continue;
-               printk(" found on BUS %x DEV %x\n", pcidev->bus, pcidev->dev);
-               /* Find the IRQ */
-               ne2k_irq = pcidev->irqline;
-               ne2k_debug("-->IRQ: %u\n", ne2k_irq);
-               /* Loop over the BARs */
-               for (int k = 0; k <= 5; k++) {
-                       int reg = 4 + k;
-               result = pcidev_read32(pcidev, reg << 2);       // SHAME!
-                       if (result == 0) // (0 denotes no valid data)
-                               continue;
-                       // Read the bottom bit of the BAR. 
-                       if (result & PCI_BAR_IO) {
-                               result = result & PCI_BAR_IO_MASK;
-                               ne2k_debug("-->BAR%u: %s --> %x\n", k, "IO", result);
-                       } else {
-                               result = result & PCI_BAR_MEM_MASK;
-                               ne2k_debug("-->BAR%u: %s --> %x\n", k, "MEM", result);
-                       }
-                       // TODO Switch to memory mapped instead of IO?
-                       if (k == 0) // BAR0 denotes the IO Addr for the device
-                               ne2k_io_base_addr = result;                                             
-               }
-               return 0;
-       }
-       printk(" not found. No device configured.\n");
-       return -1;
-}
-
-void ne2k_configure_nic() {
-       
-       ne2k_debug("-->Configuring Device.\n");
-       
-       // Reset. Yes reading from this addr resets it
-       inb(ne2k_io_base_addr + NE2K_RESET_R_ADDR);
-
-       // Configure
-       outb(ne2k_io_base_addr + NE2K_PG0_RW_CR,  0x22);
-       outb(ne2k_io_base_addr + NE2K_PG0_W_PSTRT,  NE2K_FIRST_RECV_PAGE);
-        outb(ne2k_io_base_addr + NE2K_PG0_RW_BNRY, NE2K_FIRST_RECV_PAGE + 1);
-
-        outb(ne2k_io_base_addr + NE2K_PG0_RW_CR, (0x22 & 0x3F) | 0x40);
-       outb(ne2k_io_base_addr + NE2K_PG1_RW_CURR, NE2K_FIRST_RECV_PAGE + 2);
-       outb(ne2k_io_base_addr + NE2K_PG0_RW_CR, 0x22);
-       outb(ne2k_io_base_addr + NE2K_PG0_W_PSTP, NE2K_LAST_RECV_PAGE);
-       outb(ne2k_io_base_addr + NE2K_PG0_W_DCR, 0x94); 
-       outb(ne2k_io_base_addr + NE2K_PG0_RW_CR,  0x22);
-       
-       outb(ne2k_io_base_addr + NE2K_PG0_W_RCR,  0xDF);
-       outb(ne2k_io_base_addr + NE2K_PG0_W_TCR,  0xE0);
-       
-
-       //uint8_t isr = inb(ne2k_io_base_addr + NE2K_PG0_RW_ISR);
-       //cprintf("isr: %x\n", isr);
-
-       
-       return;
-}
-
-void ne2k_setup_interrupts() {
-       
-       ne2k_debug("-->Setting interrupts.\n");
-       
-       // Kernel based interrupt stuff
-       register_dev_irq(ne2k_irq, ne2k_interrupt_handler, 0);
-       
-       SET_PAGE_0();
-
-        outb(ne2k_io_base_addr + NE2K_PG0_W_IMR,  0xBF);
-
-       outb(ne2k_io_base_addr + NE2K_PG0_RW_ISR, 0xFF);
-       return;
-}
-
-void ne2k_mem_alloc() {
-       
-       num_pages = ROUNDUP(NE2K_NUM_PAGES * NE2K_PAGE_SIZE, PGSIZE) / PGSIZE;
-       base_page = get_cont_pages(LOG2_UP(num_pages), 0);      
-}
-
-void ne2k_read_mac() {
-
-       uint8_t cr = inb(ne2k_io_base_addr + NE2K_PG0_RW_CR);
-       
-       // Set correct bits
-       outb(ne2k_io_base_addr + NE2K_PG0_RW_CR, 0xA);
-       outb(ne2k_io_base_addr + NE2K_PG0_W_RSAR0, 0x0);
-        outb(ne2k_io_base_addr + NE2K_PG0_W_RSAR1, 0x0);
-        outb(ne2k_io_base_addr + NE2K_PG0_W_RBCR0, 0x6);
-        outb(ne2k_io_base_addr + NE2K_PG0_W_RBCR1, 0x0);
-
-
-       for (int i = 0; i < 6; i++)
-               device_mac[i] = inb(ne2k_io_base_addr + 0x10) & inb(ne2k_io_base_addr + 0x10);
-
-       // Set page 1
-        outb(ne2k_io_base_addr + NE2K_PG0_RW_CR, (cr & 0x3F) | 0x40);
-
-       for (int i = 0; i < 6; i++) 
-           outb(ne2k_io_base_addr + NE2K_PG1_RW_PAR + i, device_mac[i]);
-
-       
-       ne2k_debug("-->DEVICE MAC: %02x:%02x:%02x:%02x:%02x:%02x\n", 0xFF & device_mac[0], 0xFF & device_mac[1],        
-                                                                   0xFF & device_mac[2], 0xFF & device_mac[3], 
-                                                                0xFF & device_mac[4], 0xFF & device_mac[5]);
-       // Restore old setting.
-       outb(ne2k_io_base_addr + NE2K_PG0_RW_CR, cr);
-       return;
-}
-
-void ne2k_test_interrupts() {
-       
-       cprintf("Generating Interrupt...\n");
-       outb(ne2k_io_base_addr + 0x0A, 0x00);
-       outb(ne2k_io_base_addr + 0x0B, 0x00);
-       outb(ne2k_io_base_addr + 0x00, 0x0A);
-       udelay(10000000);
-
-       cprintf("Generating Interrupt again...\n");
-       outb(ne2k_io_base_addr + 0x0A, 0x00);
-       outb(ne2k_io_base_addr + 0x0B, 0x00);
-       outb(ne2k_io_base_addr + 0x00, 0x0A);
-       udelay(10000000);
-       
-}
-
-// We need to evaluate this routine in terms of concurrency.
-// We also need to figure out whats up with different core interrupts
-void ne2k_interrupt_handler(struct hw_trapframe *hw_tf, void *data)
-{
-       
-       ne2k_interrupt_debug("\nNE2K interrupt on core %u!\n", lapic_get_id());
-
-       SET_PAGE_0();
-
-       uint8_t isr= inb(ne2k_io_base_addr + NE2K_PG0_RW_ISR);
-       ne2k_interrupt_debug("isr: %x\n", isr);
-       
-       while (isr != 0x0) {
-
-               // TODO: Other interrupt cases.
-
-               if (isr & 0x1) {
-                       ne2k_interrupt_debug("-->Packet received.\n");
-                       ne2k_handle_rx_packet();
-               }
-               
-               SET_PAGE_0();
-
-               // Clear interrupts
-               isr = inb(ne2k_io_base_addr + NE2K_PG0_RW_ISR);
-               outb(ne2k_io_base_addr + NE2K_PG0_RW_ISR, isr);
-
-       }
-
-       ne2k_handle_rx_packet();
-       
-       return;                         
-}
-
-// @TODO: Is this broken? Didn't change it after kmalloc changed
-void ne2k_handle_rx_packet() {
-       
-       SET_PAGE_0();
-
-        uint8_t bound = inb(ne2k_io_base_addr + NE2K_PG0_RW_BNRY);
-
-        uint8_t cr = inb(ne2k_io_base_addr + NE2K_PG0_RW_CR);
-        
-       // Set page 1
-        outb(ne2k_io_base_addr + NE2K_PG0_RW_CR, (cr & 0x3F) | 0x40);
-
-       uint8_t next = inb(ne2k_io_base_addr + NE2K_PG1_RW_CURR);
-
-       // Restore old setting.
-        outb(ne2k_io_base_addr + NE2K_PG0_RW_CR, cr);
-
-        uint8_t start = NE2K_FIRST_RECV_PAGE;
-        uint8_t stop = NE2K_LAST_RECV_PAGE;
-
-       // Broken mult packets?
-       if (((bound + 1) == next) || (((bound + 1) == stop) && (start == next))) {
-               ne2k_debug("NO PACKET TO PROCESS\n");
-               return;
-       }
-
-       uint32_t kmalloc_size;
-
-       if (MAX_FRAME_SIZE % NE2K_PAGE_SIZE) {
-               kmalloc_size = ((MAX_FRAME_SIZE / NE2K_PAGE_SIZE) + 1) * NE2K_PAGE_SIZE;
-       } else {
-               kmalloc_size = MAX_FRAME_SIZE;
-       }
-       
-       char *rx_buffer = kmalloc(kmalloc_size, 0);
-       
-       if (rx_buffer == NULL) panic ("Can't allocate page for incoming packet.");
-
-        uint8_t curr = bound + 1;
-
-       uint8_t header[4];
-       uint16_t packet_len = 0xFFFF;
-       uint16_t page_count = 0;
-       for (int i = 0, n = 0; i < (MAX_FRAME_SIZE / NE2K_PAGE_SIZE); i++) {
-               if (curr == stop)
-                       curr = start;                   
-
-               outb(ne2k_io_base_addr + NE2K_PG0_W_RSAR0, 0x0);
-               outb(ne2k_io_base_addr + NE2K_PG0_W_RSAR1, curr);
-
-
-               // Fix this. Its hard coded to 256
-               outb(ne2k_io_base_addr + NE2K_PG0_W_RBCR0, 0);
-               outb(ne2k_io_base_addr + NE2K_PG0_W_RBCR1, 0x1);
-       
-               outb(ne2k_io_base_addr + NE2K_PG0_RW_CR, 0x0A);
-
-               for (int j = 0; j < NE2K_PAGE_SIZE; j++) {
-                       uint8_t val = inb(ne2k_io_base_addr + 0x10);
-                       if ((i == 0) && (j < 4)) {
-                               header[j] = val;
-                       } else { 
-                               rx_buffer[n++] = val;
-                       }
-               }
-
-               if (i == 0) {
-                       packet_len = ((uint16_t)header[3] << 8) | (uint16_t)header[2];
-                       if (packet_len % NE2K_PAGE_SIZE) {
-                               page_count = (packet_len / NE2K_PAGE_SIZE) + 1;
-                       } else {
-                               page_count = (packet_len / NE2K_PAGE_SIZE);
-                       }
-               }
-               
-               if ((i + 1) == page_count)
-                       break;
-
-               curr++;
-       
-       }
-       outb(ne2k_io_base_addr + NE2K_PG0_RW_BNRY, curr);
-
-       if (packet_len == 0) {
-               ne2k_debug("Triggered on an empty packet.\n");
-               return;
-       }
-
-#ifdef CONFIG_APPSERVER
-       // Treat as a syscall frontend response packet if eth_type says so
-       // Will eventually go away, so not too worried about elegance here...
-       #include <frontend.h>
-       #include <arch/frontend.h>
-       uint16_t eth_type = htons(*(uint16_t*)(rx_buffer + 12));
-       if(eth_type == APPSERVER_ETH_TYPE) {
-               handle_appserver_packet(rx_buffer, packet_len);
-               kfree(rx_buffer);
-               return;
-       }
-#endif
-
-       spin_lock(&packet_buffers_lock);
-
-       if (num_packet_buffers >= MAX_PACKET_BUFFERS) {
-               printk("WARNING: DROPPING PACKET!\n");
-               spin_unlock(&packet_buffers_lock);
-               kfree(rx_buffer);
-               return;
-       }
-
-       packet_buffers[packet_buffers_tail] = rx_buffer;
-       packet_buffers_sizes[packet_buffers_tail] = packet_len;
-
-       packet_buffers_tail = (packet_buffers_tail + 1) % MAX_PACKET_BUFFERS;
-       num_packet_buffers++;
-
-       spin_unlock(&packet_buffers_lock);
-       
-       return;
-}
-
-// Main routine to send a frame. May be completely broken.
-int ne2k_send_frame(const char *data, size_t len) {
-
-       if (data == NULL)
-               return -1;
-       if (len == 0)
-               return 0;
-
-
-       if (len > MAX_FRAME_SIZE) {
-               ne2k_frame_debug("-->Frame Too Large!\n");
-               return -1;
-       }
-
-        outb(ne2k_io_base_addr + NE2K_PG0_W_IMR,  0x00);
-
-
-       // The TPSR takes a page #
-       // The RSAR takes a byte offset, but since a page is 256 bits
-       // and we are writing on page boundries, the low bits are 0, and
-       // the high bits are a page #
-       outb(ne2k_io_base_addr + NE2K_PG0_W_TPSR, NE2K_FIRST_SEND_PAGE);
-        outb(ne2k_io_base_addr + NE2K_PG0_W_RSAR0, 0x0);
-        outb(ne2k_io_base_addr + NE2K_PG0_W_RSAR1, NE2K_FIRST_SEND_PAGE);
-
-       
-       outb(ne2k_io_base_addr + NE2K_PG0_W_TBCR0, len & 0xFF);
-        outb(ne2k_io_base_addr + NE2K_PG0_W_TBCR1, len >> 8);
-
-        outb(ne2k_io_base_addr + NE2K_PG0_W_RBCR0, len & 0xFF);
-        outb(ne2k_io_base_addr + NE2K_PG0_W_RBCR1, len >> 8);
-
-       
-       outb(ne2k_io_base_addr + NE2K_PG0_RW_CR,  0x12);
-       
-
-       for (int i = 0; i<len; i = i + 1) {
-               outb(ne2k_io_base_addr + 0x10, *(uint8_t*)(data + i));
-               //ne2k_debug("sent: %x\n", *(uint8_t*)(data + i));
-       }
-       
-       while(( inb(ne2k_io_base_addr + NE2K_PG0_RW_ISR) & 0x40) == 0);
-
-        outb(ne2k_io_base_addr + NE2K_PG0_RW_ISR,  0x40);
-
-        outb(ne2k_io_base_addr + NE2K_PG0_W_IMR,  0xBF);
-
-        outb(ne2k_io_base_addr + NE2K_PG0_RW_CR,  0x1E);
-       
-       
-       return len;
-}
-
+char *nothing = "nothing to see here. ";
index ab25624..12d99f4 100644 (file)
@@ -23,8 +23,7 @@ obj-y                                         += manager.o
 obj-y                                          += mm.o
 obj-y                                          += monitor.o
 obj-y                                          += multiboot.o
-obj-y                                          += net/
-obj-y                                          += net.o
+#obj-y                                         += net/
 obj-$(CONFIG_ETH_AUDIO)                += eth_audio.o
 obj-y                                          += page_alloc.o
 obj-y                                          += pagemap.o
@@ -39,7 +38,6 @@ obj-y                                         += rwlock.o
 obj-y                                          += schedule.o
 obj-y                                          += slab.o
 obj-y                                          += smp.o
-obj-y                                          += socket.o
 obj-y                                          += string.o
 obj-y                                          += syscall.o
 obj-y                                          += sysevent.o
index 5a21549..c16ce40 100644 (file)
@@ -86,7 +86,6 @@ void kernel_init(multiboot_info_t *mboot_info)
        arch_init();
        block_init();
        enable_irq();
-       socket_init();
 #ifdef CONFIG_EXT2FS
        mount_fs(&ext2_fs_type, "/dev/ramdisk", "/mnt", 0);
 #endif /* CONFIG_EXT2FS */
diff --git a/kern/src/socket.c b/kern/src/socket.c
deleted file mode 100644 (file)
index b9f4084..0000000
+++ /dev/null
@@ -1,502 +0,0 @@
-/*
- * Copyright (c) 2011 The Regents of the University of California
- * David Zhu <yuzhu@cs.berkeley.edu>
- * See LICENSE for details.
- * 
- * Socket layer on top of TCP abstraction. Similar to the BSD implementation.
- *
- */
-#include <ros/common.h>
-#include <socket.h>
-#include <vfs.h>
-#include <time.h>
-#include <kref.h>
-#include <syscall.h>
-#include <sys/uio.h>
-#include <ros/errno.h>
-#include <net.h>
-#include <net/udp.h>
-#include <net/tcp.h>
-#include <net/pbuf.h>
-#include <net/tcp_impl.h>
-#include <umem.h>
-#include <kthread.h>
-#include <bitmask.h>
-#include <debug.h>
-/*
- *TODO: Figure out which socket.h is used where
- *There are several socket.h in kern, and a couple more in glibc. Perhaps the glibc ones
- *should grab from here..
- */
-
-struct kmem_cache *sock_kcache;
-struct kmem_cache *mbuf_kcache;
-struct kmem_cache *udp_pcb_kcache;
-struct kmem_cache *tcp_pcb_kcache;
-struct kmem_cache *tcp_pcb_listen_kcache;
-struct kmem_cache *tcp_segment_kcache;
-
-// file ops needed to support read/write on socket fd
-static struct file_operations socket_op = {
-       0,
-       0,//soo_read,
-       0,//soo_write,
-       0,
-       0,
-       0,
-       0,
-       0,
-       0,
-       0,//soo_poll,
-       0,
-       0,
-       0, // sendpage might apply here
-       0,
-};
-static struct socket* getsocket(struct proc *p, int fd){
-       /* look up fd -> file */
-       struct file *so_file = get_file_from_fd(&(p->open_files), fd);
-
-       /* get socket and verify its type */
-       if (so_file == NULL){
-               printd("getsocket() fd -> null file: fd %d\n", fd);
-               return NULL;
-       }
-       if (so_file->f_op != &socket_op) {
-               set_errno(ENOTSOCK);
-               printd("fd %d maps to non-socket file\n");
-               return NULL;
-       } else
-               return (struct socket*) so_file->f_privdata;
-}
-
-struct socket* alloc_sock(int socket_family, int socket_type, int protocol){
-       struct socket *newsock = kmem_cache_alloc(sock_kcache, 0);
-       assert(newsock);
-
-       newsock->so_family = socket_family;
-       newsock->so_type = socket_type;
-       newsock->so_protocol = protocol;
-       newsock->so_state = SS_ISDISCONNECTED;
-       STAILQ_INIT(&(newsock->acceptq));
-       pbuf_head_init(&newsock->recv_buff);
-       pbuf_head_init(&newsock->send_buff);
-       sem_init_irqsave(&newsock->sem, 0);
-       sem_init_irqsave(&newsock->accept_sem, 0);
-       spinlock_init(&newsock->waiter_lock);
-       LIST_INIT(&newsock->waiters);
-       return newsock;
-
-}
-// TODO: refactor vfs so we can allocate fd and do the basic initialization
-struct file *alloc_socket_file(struct socket* sock) {
-       struct file *file = alloc_file();
-       if (file == NULL) return 0;
-
-       // Linux fakes a dentry and an inode for socks, see socket.c : sock_alloc_file
-       file->f_dentry = NULL; // This might break things?
-       file->f_vfsmnt = 0;
-       file->f_flags = 0;
-
-       file->f_mode = S_IRUSR | S_IWUSR; // both read and write for socket files
-
-       file->f_pos = 0;
-       file->f_uid = 0;
-       file->f_gid = 0;
-       file->f_error = 0;
-
-       file->f_op = &socket_op;
-       file->f_privdata = sock;
-       file->f_mapping = 0;
-       return file;
-}
-
-void socket_init(){
-       
-       /* allocate buf for socket */
-       sock_kcache = kmem_cache_create("socket", sizeof(struct socket),
-                                                                       __alignof__(struct socket), 0, 0, 0);
-       udp_pcb_kcache = kmem_cache_create("udppcb", sizeof(struct udp_pcb),
-                                                                       __alignof__(struct udp_pcb), 0, 0, 0);
-       tcp_pcb_kcache = kmem_cache_create("tcppcb", sizeof(struct tcp_pcb),
-                                                                       __alignof__(struct tcp_pcb), 0, 0, 0);
-       tcp_pcb_listen_kcache = kmem_cache_create("tcppcblisten", sizeof(struct tcp_pcb_listen),
-                                                                       __alignof__(struct tcp_pcb_listen), 0, 0, 0);
-       tcp_segment_kcache = kmem_cache_create("tcpsegment", sizeof(struct tcp_seg),
-                                                                       __alignof__(struct tcp_seg), 0, 0, 0);
-       pbuf_init();
-
-}
-intreg_t sys_accept(struct proc *p, int sockfd, struct sockaddr *addr, socklen_t *addrlen) {
-       printk ("sysaccept called\n");
-       struct socket* sock = getsocket(p, sockfd);
-       struct sockaddr_in *in_addr = (struct sockaddr_in *)addr;
-       uint16_t r_port;
-       struct socket *accepted = NULL;
-       int8_t irq_state = 0;
-       if (sock == NULL) {
-               set_errno(EBADF);
-               return -1;      
-       }
-       if (sock->so_type == SOCK_DGRAM){
-               return -1; // indicates false for connect
-       } else if (sock->so_type == SOCK_STREAM) {
-               /* XXX these do the same thing, what is it you actually wanted to do?
-                * (Originally the first was sleep_on, and the second __down_sem */
-               if (STAILQ_EMPTY(&(sock->acceptq))) {
-                       // block on the acceptq
-                       sem_down_irqsave(&sock->accept_sem, &irq_state);
-               } else {
-                       sem_down_irqsave(&sock->accept_sem, &irq_state);
-               }
-               spin_lock_irqsave(&sock->waiter_lock);
-               accepted = STAILQ_FIRST(&(sock->acceptq));
-               STAILQ_REMOVE_HEAD((&(sock->acceptq)), next);
-               spin_unlock_irqsave(&sock->waiter_lock);
-               if (accepted == NULL) return -1;
-               struct file *file = alloc_socket_file(accepted);
-               if (file == NULL) return -1;
-               int fd = insert_file(&p->open_files, file, 0);
-               if (fd < 0) {
-                       warn("File insertion for socket open failed");
-                       return -1;
-               }
-               kref_put(&file->f_kref);
-       }
-       return -1;
-}
-
-static error_t accept_callback(void *arg, struct tcp_pcb *newpcb, error_t err) {
-       struct socket *sockold = (struct socket *) arg;
-       struct socket *sock = alloc_sock(sockold->so_family, sockold->so_type, sockold->so_protocol);
-       int8_t irq_state = 0;
-       
-       sock->so_pcb = newpcb;
-       newpcb->pcbsock = sock;
-       spin_lock_irqsave(&sockold->waiter_lock);
-       STAILQ_INSERT_TAIL(&sockold->acceptq, sock, next);
-       // wake up any kthread who is potentially waiting
-       spin_unlock_irqsave(&sockold->waiter_lock);
-       sem_up_irqsave(&sock->accept_sem, &irq_state);
-       return 0;
-}
-intreg_t sys_listen(struct proc *p, int sockfd, int backlog) {
-       struct socket* sock = getsocket(p, sockfd);
-       if (sock == NULL) {
-               set_errno(EBADF);
-               return -1;      
-       }
-       if (sock->so_type == SOCK_DGRAM){
-               return -1; // indicates false for connect
-       } else if (sock->so_type == SOCK_STREAM) {
-               // check if the socket is in WAIT state
-               struct tcp_pcb *tpcb = (struct tcp_pcb*)sock->so_pcb;
-               struct tcp_pcb* lpcb = tcp_listen_with_backlog(tpcb, backlog);
-               if (lpcb == NULL) {
-                       return -1;
-               }
-               sock->so_pcb = lpcb;
-
-               // register callback for new connection
-               tcp_arg(lpcb, sock);                                                  
-               tcp_accept(lpcb, accept_callback); 
-
-               return 0;
-
-
-               // XXX: add backlog later
-       }
-       return -1;
-}
-intreg_t sys_connect(struct proc *p, int sock_fd, const struct sockaddr* addr, int addrlen) {
-       printk("sys_connect called \n");
-       struct socket* sock = getsocket(p, sock_fd);
-       struct sockaddr_in *in_addr = (struct sockaddr_in *)addr;
-       uint16_t r_port;
-       if (sock == NULL) {
-               set_errno(EBADF);
-               return -1;      
-       }
-       if (sock->so_type == SOCK_DGRAM){
-               return -1; // indicates false for connect
-       } else if (sock->so_type == SOCK_STREAM) {
-               error_t err = tcp_connect((struct tcp_pcb*)sock->so_pcb, & (in_addr->sin_addr), in_addr->sin_port, NULL);
-               return err;
-       }
-
-       return -1;
-}
-
-intreg_t sys_send(struct proc *p, int sockfd, const void *buf, size_t len,
-                  int flags) {
-       printk("sys_send called \n");
-       struct socket* sock = getsocket(p, sockfd);
-       const struct sockaddr_in *in_addr = (const struct sockaddr_in *)buf;
-       uint16_t r_port;
-       if (sock == NULL) {
-               set_errno(EBADF);
-               return -1;      
-       }
-       return len;
-
-}
-intreg_t sys_recv(struct proc *p, int sockfd, void *buf, size_t len, int flags) {
-       printk("sys_recv called \n");
-       // return actual length filled
-       return len;
-}
-
-intreg_t sys_bind(struct proc* p_proc, int fd, const struct sockaddr *addr, socklen_t addrlen) {
-       struct socket* sock = getsocket(p_proc, fd);
-       const struct sockaddr_in *in_addr = (const struct sockaddr_in *)addr;
-       uint16_t r_port;
-       if (sock == NULL) {
-               set_errno(EBADF);
-               return -1;      
-       }
-       if (sock->so_type == SOCK_DGRAM){
-               return udp_bind((struct udp_pcb*)sock->so_pcb, & (in_addr->sin_addr), in_addr->sin_port);
-       } else if (sock->so_type == SOCK_STREAM) {
-               return tcp_bind((struct tcp_pcb*)sock->so_pcb, & (in_addr->sin_addr), in_addr->sin_port);
-       } else {
-               printk("SOCK type not supported in bind operation \n");
-               return -1;
-       }
-       return 0;
-}
-intreg_t sys_socket(struct proc *p, int socket_family, int socket_type, int protocol){
-       //check validity of params
-       if (socket_family != AF_INET && socket_type != SOCK_DGRAM)
-               return 0;
-       struct socket *sock = alloc_sock(socket_family, socket_type, protocol);
-       if (socket_type == SOCK_DGRAM){
-               /* udp socket */
-               sock->so_pcb = udp_new();
-               /* back link */
-               ((struct udp_pcb*) (sock->so_pcb))->pcbsock = sock;
-       } else if (socket_type == SOCK_STREAM) {
-               /* tcp socket */
-               sock->so_pcb = tcp_new();
-               ((struct tcp_pcb*) (sock->so_pcb))->pcbsock = sock;
-       }
-       struct file *file = alloc_socket_file(sock);
-       
-       if (file == NULL) return -1;
-       int fd = insert_file(&p->open_files, file, 0);
-       if (fd < 0) {
-               warn("File insertion for socket open failed");
-               return -1;
-       }
-       kref_put(&file->f_kref);
-       printk("Socket open, res = %d\n", fd);
-       return fd;
-}
-
-intreg_t send_iov(struct socket* sock, struct iovec* iov, int flags){
-       // COPY_COUNT: for each iov, copy into mbuf, and send
-       // should not copy here, copy in the protocol..
-       // should be esomething like this sock->so_proto->pr_send(sock, iov, flags);
-       // make it datagram specific for now...
-       send_datagram(sock, iov, flags);
-       // finally time to check for validity of UA, in the protocol send
-       return 0;       
-}
-
-/*TODO: iov support currently broken */
-int send_datagram(struct socket* sock, struct iovec* iov, int flags){
-       // is this a connection oriented protocol? 
-       struct pbuf *prev = NULL;
-       struct pbuf *curr = NULL;
-       if (sock->so_type == SOCK_STREAM){
-               set_errno(ENOTCONN);
-               return -1;
-       }
-       
-       // possible sock locks needed
-       if ((sock->so_state & SS_ISCONNECTED) == 0){
-               set_errno(EINVAL);
-               return -1;
-       }
-    // pbuf_ref needs to map in the user ref
-       for (int i = 0; i< sizeof(iov) / sizeof (struct iovec); i++){
-               prev = curr;
-               curr = pbuf_alloc(PBUF_TRANSPORT, iov[i].iov_len, PBUF_REF);
-               if (prev!=NULL) pbuf_chain(prev, curr);
-       }
-       // struct pbuf* pb = pbuf_alloc(PBUF_TRANSPORT, PBUF_REF);
-       udp_send(sock->so_pcb, prev);
-       return 0;
-       
-}
-
-/* sys_sendto can send SOCK_DGRAM and eventually SOCK_STREAM 
- * SOCK_DGRAM uses PBUF_REF since UDP does not need to wait for ack
- * SOCK_STREAM uses PBUF_
- *
- */
-intreg_t sys_sendto(struct proc *p_proc, int fd, const void *buffer, size_t length, 
-                       int flags, const struct sockaddr *dest_addr, socklen_t dest_len){
-       // look up the socket
-       struct socket* sock = getsocket(p_proc, fd);
-       int error;
-       struct sockaddr_in *in_addr;
-       uint16_t r_port;
-       if (sock == NULL) {
-               set_errno(EBADF);
-               return -1;      
-       }
-       if (sock->so_type == SOCK_DGRAM){
-               in_addr = (struct sockaddr_in *)dest_addr;
-               struct pbuf* buf = pbuf_alloc(PBUF_TRANSPORT, length, PBUF_REF);
-               if (buf != NULL)
-                       buf->payload = (void*)buffer;
-               else 
-                       warn("pbuf alloc failed \n");
-               // potentially unsafe cast to udp_pcb 
-               return udp_sendto((struct udp_pcb*) sock->so_pcb, buf, &in_addr->sin_addr, in_addr->sin_port);
-       }
-
-       return -1;
-  //TODO: support for sendmsg and iovectors? Let's get the basics working first!
-       #if 0 
-       // use iovector to handle sendmsg calls too, and potentially scatter-gather
-       struct msghdr msg;
-       struct iovec iov;
-       struct uio auio;
-       
-       // checking for permission only when you are sending it
-       // potential bug TOCTOU, especially with async calls
-               
-    msg.msg_name = dest_addr;
-    msg.msg_namelen = dest_len;
-    msg.msg_iov = &iov;
-    msg.msg_iovlen = 1;
-    msg.msg_control = 0;
-    
-       iov.iov_base = buffer;
-    iov.iov_len = length;
-       
-
-       // this is why we need another function to populate auio
-
-       auio.uio_iov = iov;
-       auio.uio_iovcnt = 1;
-       auio.uio_offset = 0;
-       auio.uio_resid = 0;
-       auio.uio_rw = UIO_WRITE;
-       auio.uio_proc = p;
-
-       // consider changing to send_uaio, since we care about progress.
-    error = send_iov(soc, iov, flags);
-       #endif
-}
-
-/* UDP and TCP has different waiting semantics
- * UDP requires any packet to be available. 
- * TCP requires accumulation of certain size? 
- */
-intreg_t sys_recvfrom(struct proc *p, int socket, void *restrict buffer, size_t length, int flags, struct sockaddr *restrict address, socklen_t *restrict address_len){
-       struct socket* sock = getsocket(p, socket);     
-       int copied = 0;
-       int returnval = 0;
-       int8_t irq_state = 0;
-       if (sock == NULL) {
-               set_errno(EBADF);
-               return -1;
-       }
-       if (sock->so_type == SOCK_DGRAM){
-               struct pbuf_head *ph = &(sock->recv_buff);
-               struct pbuf* buf = NULL;
-               buf = detach_pbuf(ph);
-               if (!buf){
-                       // about to sleep
-                       sem_down_irqsave(&sock->sem, &irq_state);
-                       buf = detach_pbuf(ph);
-                       // Someone woke me up, there should be data..
-                       assert(buf);
-               } else {
-                       sem_down_irqsave(&sock->sem, &irq_state);
-               }
-                       copied = buf->len - sizeof(struct udp_hdr);
-                       if (copied > length)
-                               copied = length;
-                       pbuf_header(buf, -UDP_HDR_SZ);
-                       // copy it to user space
-                       returnval = memcpy_to_user_errno(p, buffer, buf->payload, copied);
-               }
-       if (returnval < 0) 
-               return -1;
-       else
-               return copied;
-}
-
-static int selscan(int maxfdp1, fd_set *readset_in, fd_set *writeset_in, fd_set *exceptset_in,
-             fd_set *readset_out, fd_set *writeset_out, fd_set *exceptset_out){
-       return 0;
-}
-
-/* TODO: Start respecting the time out value */ 
-/* TODO: start respecting writefds and exceptfds */
-intreg_t sys_select(struct proc *p, int nfds, fd_set *readfds, fd_set *writefds,
-                               fd_set *exceptfds, struct timeval *timeout){
-       /* Create a semaphore */
-       struct semaphore_entry read_sem; 
-       int8_t irq_state = 0;
-
-       sem_init_irqsave(&(read_sem.sem), 0);
-
-       /* insert into the sem list of a fd / socket */
-       int low_fd = 0;
-       for (int i = low_fd; i< nfds; i++) {
-               if(FD_ISSET(i, readfds)){
-                 struct socket* sock = getsocket(p, i);
-                       /* if the fd is not open or if the file descriptor is not a socket 
-                        * go to the next in the fd set 
-                        */
-                       if (sock == NULL) continue;
-                       /* for each file that is open, insert this semaphore to be woken up when there
-                       * is data available to be read
-                       */
-                       spin_lock(&sock->waiter_lock);
-                       LIST_INSERT_HEAD(&sock->waiters, &read_sem, link);
-                       spin_unlock(&sock->waiter_lock);
-               }
-       }
-       /* At this point wait on the semaphore */
-       sem_down_irqsave(&read_sem.sem, &irq_state);
-       /* someone woke me up, so walk through the list of descriptors and find one that is ready */
-       /* remove itself from all the lists that it is waiting on */
-       for (int i = low_fd; i<nfds; i++) {
-               if (FD_ISSET(i, readfds)){
-                       struct socket* sock = getsocket(p,i);
-                       if (sock == NULL) continue;
-                       spin_lock(&sock->waiter_lock);
-                       LIST_REMOVE(&read_sem, link);
-                       spin_unlock(&sock->waiter_lock);
-               }
-       }
-       fd_set readout, writeout, exceptout;
-       FD_ZERO(&readout);
-       FD_ZERO(&writeout);
-       FD_ZERO(&exceptout);
-       for (int i = low_fd; i< nfds; i ++){
-               if (readfds && FD_ISSET(i, readfds)){
-                 struct socket* sock = getsocket(p, i);
-                       if ((sock->recv_buff).qlen > 0){
-                               FD_SET(i, &readout);
-                       }
-                       /* if the socket is ready, then we can return it */
-               }
-       }
-       if (readfds)
-               memcpy(readfds, &readout, sizeof(*readfds));
-       if (writefds)
-               memcpy(writefds, &writeout, sizeof(*writefds));
-       if (exceptfds)
-               memcpy(readfds, &readout, sizeof(*readfds));
-
-       /* Sleep on that semaphore */
-       /* Somehow get these file descriptors to wake me up when there is new data */
-       return 0;
-}
index 0aadb69..d9bd39b 100644 (file)
@@ -1710,19 +1710,6 @@ const static struct sys_table_entry syscall_table[] = {
        [SYS_poke_ksched] = {(syscall_t)sys_poke_ksched, "poke_ksched"},
        [SYS_abort_sysc] = {(syscall_t)sys_abort_sysc, "abort_sysc"},
 
-// socket related syscalls
-       [SYS_socket] ={(syscall_t)sys_socket, "socket"},
-       [SYS_sendto] ={(syscall_t)sys_sendto, "sendto"},
-       [SYS_recvfrom] ={(syscall_t)sys_recvfrom, "recvfrom"},
-       [SYS_select] ={(syscall_t)sys_select, "select"},
-       [SYS_connect] = {(syscall_t)sys_connect, "connect"},
-       [SYS_send] ={(syscall_t)sys_send, "send"},
-       [SYS_recv] ={(syscall_t)sys_recv, "recvfrom"},
-       [SYS_bind] ={(syscall_t)sys_bind, "bind"},
-       [SYS_accept] ={(syscall_t)sys_accept, "accept"},
-       [SYS_listen] ={(syscall_t)sys_listen, "listen"},
-
-
        [SYS_read] = {(syscall_t)sys_read, "read"},
        [SYS_write] = {(syscall_t)sys_write, "write"},
        [SYS_open] = {(syscall_t)sys_open, "open"},