net: Use NULL to signal lack of promisc/multicast
[akaros.git] / kern / drivers / net / bnx2x / bnx2x_link.h
index d9cce4c..a1a979b 100644 (file)
@@ -14,8 +14,7 @@
  *
  */
 
-#ifndef BNX2X_LINK_H
-#define BNX2X_LINK_H
+#pragma once
 
 
 
@@ -124,33 +123,34 @@ struct link_vars;
 struct link_params;
 struct bnx2x_phy;
 
-typedef u8 (*config_init_t)(struct bnx2x_phy *phy, struct link_params *params,
+typedef uint8_t (*config_init_t)(struct bnx2x_phy *phy, struct link_params *params,
                            struct link_vars *vars);
-typedef u8 (*read_status_t)(struct bnx2x_phy *phy, struct link_params *params,
+typedef uint8_t (*read_status_t)(struct bnx2x_phy *phy, struct link_params *params,
                            struct link_vars *vars);
 typedef void (*link_reset_t)(struct bnx2x_phy *phy,
                             struct link_params *params);
 typedef void (*config_loopback_t)(struct bnx2x_phy *phy,
                                  struct link_params *params);
-typedef u8 (*format_fw_ver_t)(u32 raw, u8 *str, u16 *len);
+typedef uint8_t (*format_fw_ver_t)(uint32_t raw, uint8_t *str, uint16_t *len);
 typedef void (*hw_reset_t)(struct bnx2x_phy *phy, struct link_params *params);
 typedef void (*set_link_led_t)(struct bnx2x_phy *phy,
-                              struct link_params *params, u8 mode);
+                              struct link_params *params, uint8_t mode);
 typedef void (*phy_specific_func_t)(struct bnx2x_phy *phy,
-                                   struct link_params *params, u32 action);
+                                   struct link_params *params,
+                                   uint32_t action);
 struct bnx2x_reg_set {
-       u8  devad;
-       u16 reg;
-       u16 val;
+       uint8_t  devad;
+       uint16_t reg;
+       uint16_t val;
 };
 
 struct bnx2x_phy {
-       u32 type;
+       uint32_t type;
 
        /* Loaded during init */
-       u8 addr;
-       u8 def_md_devad;
-       u16 flags;
+       uint8_t addr;
+       uint8_t def_md_devad;
+       uint16_t flags;
        /* No Over-Current detection */
 #define FLAGS_NOC                      (1<<1)
        /* Fan failure detection required */
@@ -169,17 +169,17 @@ struct bnx2x_phy {
 #define FLAGS_MDC_MDIO_WA_G            (1<<15)
 
        /* preemphasis values for the rx side */
-       u16 rx_preemphasis[4];
+       uint16_t rx_preemphasis[4];
 
        /* preemphasis values for the tx side */
-       u16 tx_preemphasis[4];
+       uint16_t tx_preemphasis[4];
 
        /* EMAC address for access MDIO */
-       u32 mdio_ctrl;
+       uint32_t mdio_ctrl;
 
-       u32 supported;
+       uint32_t supported;
 
-       u32 media_type;
+       uint32_t media_type;
 #define        ETH_PHY_UNSPECIFIED     0x0
 #define        ETH_PHY_SFPP_10G_FIBER  0x1
 #define        ETH_PHY_XFP_FIBER               0x2
@@ -191,16 +191,16 @@ struct bnx2x_phy {
 #define        ETH_PHY_NOT_PRESENT     0xff
 
        /* The address in which version is located*/
-       u32 ver_addr;
+       uint32_t ver_addr;
 
-       u16 req_flow_ctrl;
+       uint16_t req_flow_ctrl;
 
-       u16 req_line_speed;
+       uint16_t req_line_speed;
 
-       u32 speed_cap_mask;
+       uint32_t speed_cap_mask;
 
-       u16 req_duplex;
-       u16 rsrv;
+       uint16_t req_duplex;
+       uint16_t rsrv;
        /* Called per phy/port init, and it configures LASI, speed, autoneg,
         duplex, flow control negotiation, etc. */
        config_init_t config_init;
@@ -233,10 +233,10 @@ struct bnx2x_phy {
 /* Inputs parameters to the CLC */
 struct link_params {
 
-       u8 port;
+       uint8_t port;
 
        /* Default / User Configuration */
-       u8 loopback_mode;
+       uint8_t loopback_mode;
 #define LOOPBACK_NONE          0
 #define LOOPBACK_EMAC          1
 #define LOOPBACK_BMAC          2
@@ -247,29 +247,29 @@ struct link_params {
 #define LOOPBACK_XMAC          7
 
        /* Device parameters */
-       u8 mac_addr[6];
+       uint8_t mac_addr[6];
 
-       u16 req_duplex[LINK_CONFIG_SIZE];
-       u16 req_flow_ctrl[LINK_CONFIG_SIZE];
+       uint16_t req_duplex[LINK_CONFIG_SIZE];
+       uint16_t req_flow_ctrl[LINK_CONFIG_SIZE];
 
-       u16 req_line_speed[LINK_CONFIG_SIZE]; /* Also determine AutoNeg */
+       uint16_t req_line_speed[LINK_CONFIG_SIZE]; /* Also determine AutoNeg */
 
        /* shmem parameters */
-       u32 shmem_base;
-       u32 shmem2_base;
-       u32 speed_cap_mask[LINK_CONFIG_SIZE];
-       u32 switch_cfg;
+       uint32_t shmem_base;
+       uint32_t shmem2_base;
+       uint32_t speed_cap_mask[LINK_CONFIG_SIZE];
+       uint32_t switch_cfg;
 #define SWITCH_CFG_1G          PORT_FEATURE_CON_SWITCH_1G_SWITCH
 #define SWITCH_CFG_10G         PORT_FEATURE_CON_SWITCH_10G_SWITCH
 #define SWITCH_CFG_AUTO_DETECT PORT_FEATURE_CON_SWITCH_AUTO_DETECT
 
-       u32 lane_config;
+       uint32_t lane_config;
 
        /* Phy register parameter */
-       u32 chip_id;
+       uint32_t chip_id;
 
        /* features */
-       u32 feature_config_flags;
+       uint32_t feature_config_flags;
 #define FEATURE_CONFIG_OVERRIDE_PREEMPHASIS_ENABLED    (1<<0)
 #define FEATURE_CONFIG_PFC_ENABLED                     (1<<1)
 #define FEATURE_CONFIG_BC_SUPPORTS_OPT_MDL_VRFY                (1<<2)
@@ -285,9 +285,9 @@ struct link_params {
        struct bnx2x_phy phy[MAX_PHYS];
 
        /* Will be populated during common init */
-       u8 num_phys;
+       uint8_t num_phys;
 
-       u8 rsrv;
+       uint8_t rsrv;
 
        /* Used to configure the EEE Tx LPI timer, has several modes of
         * operation, according to bits 29:28 -
@@ -301,7 +301,7 @@ struct link_params {
         *        will be in microseconds.
         * Bits 31:30 should be 2'b11 in order for EEE to be enabled.
         */
-       u32 eee_mode;
+       uint32_t eee_mode;
 #define EEE_MODE_NVRAM_BALANCED_TIME           (0xa00)
 #define EEE_MODE_NVRAM_AGGRESSIVE_TIME         (0x100)
 #define EEE_MODE_NVRAM_LATENCY_TIME            (0x6000)
@@ -312,25 +312,25 @@ struct link_params {
 #define EEE_MODE_ENABLE_LPI            (1<<30)
 #define EEE_MODE_ADV_LPI                       (1<<31)
 
-       u16 hw_led_mode; /* part of the hw_config read from the shmem */
-       u32 multi_phy_config;
+       uint16_t hw_led_mode; /* part of the hw_config read from the shmem */
+       uint32_t multi_phy_config;
 
        /* Device pointer passed to all callback functions */
        struct bnx2x *bp;
-       u16 req_fc_auto_adv; /* Should be set to TX / BOTH when
+       uint16_t req_fc_auto_adv; /* Should be set to TX / BOTH when
                                req_flow_ctrl is set to AUTO */
-       u16 link_flags;
+       uint16_t link_flags;
 #define LINK_FLAGS_INT_DISABLED                (1<<0)
 #define PHY_INITIALIZED                (1<<1)
-       u32 lfa_base;
+       uint32_t lfa_base;
 
        /* The same definitions as the shmem2 parameter */
-       u32 link_attr_sync;
+       uint32_t link_attr_sync;
 };
 
 /* Output parameters */
 struct link_vars {
-       u8 phy_flags;
+       uint8_t phy_flags;
 #define PHY_XGXS_FLAG                  (1<<0)
 #define PHY_SGMII_FLAG                 (1<<1)
 #define PHY_PHYSICAL_LINK_FLAG         (1<<2)
@@ -338,35 +338,35 @@ struct link_vars {
 #define PHY_OVER_CURRENT_FLAG          (1<<4)
 #define PHY_SFP_TX_FAULT_FLAG          (1<<5)
 
-       u8 mac_type;
+       uint8_t mac_type;
 #define MAC_TYPE_NONE          0
 #define MAC_TYPE_EMAC          1
 #define MAC_TYPE_BMAC          2
 #define MAC_TYPE_UMAC          3
 #define MAC_TYPE_XMAC          4
 
-       u8 phy_link_up; /* internal phy link indication */
-       u8 link_up;
+       uint8_t phy_link_up; /* internal phy link indication */
+       uint8_t link_up;
 
-       u16 line_speed;
-       u16 duplex;
+       uint16_t line_speed;
+       uint16_t duplex;
 
-       u16 flow_ctrl;
-       u16 ieee_fc;
+       uint16_t flow_ctrl;
+       uint16_t ieee_fc;
 
        /* The same definitions as the shmem parameter */
-       u32 link_status;
-       u32 eee_status;
-       u8 fault_detected;
-       u8 check_kr2_recovery_cnt;
+       uint32_t link_status;
+       uint32_t eee_status;
+       uint8_t fault_detected;
+       uint8_t check_kr2_recovery_cnt;
 #define CHECK_KR2_RECOVERY_CNT 5
-       u16 periodic_flags;
+       uint16_t periodic_flags;
 #define PERIODIC_FLAGS_LINK_EVENT      0x0001
 
-       u32 aeu_int_mask;
-       u8 rx_tx_asic_rst;
-       u8 turn_to_run_wc_rt;
-       u16 rsrv2;
+       uint32_t aeu_int_mask;
+       uint8_t rx_tx_asic_rst;
+       uint8_t turn_to_run_wc_rt;
+       uint16_t rsrv2;
 };
 
 /***********************************************************/
@@ -378,7 +378,7 @@ int bnx2x_phy_init(struct link_params *params, struct link_vars *vars);
    Before calling phy firmware upgrade, the reset_ext_phy should be set
    to 0 */
 int bnx2x_link_reset(struct link_params *params, struct link_vars *vars,
-                    u8 reset_ext_phy);
+                    uint8_t reset_ext_phy);
 int bnx2x_lfa_reset(struct link_params *params, struct link_vars *vars);
 /* bnx2x_link_update should be called upon link interrupt */
 int bnx2x_link_update(struct link_params *params, struct link_vars *vars);
@@ -387,26 +387,26 @@ int bnx2x_link_update(struct link_params *params, struct link_vars *vars);
   In order to use it to read/write internal phy registers, use
   DEFAULT_PHY_DEV_ADDR as devad, and (_bank + (_addr & 0xf)) as
   the register */
-int bnx2x_phy_read(struct link_params *params, u8 phy_addr,
-                  u8 devad, u16 reg, u16 *ret_val);
+int bnx2x_phy_read(struct link_params *params, uint8_t phy_addr,
+                  uint8_t devad, uint16_t reg, uint16_t *ret_val);
 
-int bnx2x_phy_write(struct link_params *params, u8 phy_addr,
-                   u8 devad, u16 reg, u16 val);
+int bnx2x_phy_write(struct link_params *params, uint8_t phy_addr,
+                   uint8_t devad, uint16_t reg, uint16_t val);
 
 /* Reads the link_status from the shmem,
    and update the link vars accordingly */
 void bnx2x_link_status_update(struct link_params *input,
                            struct link_vars *output);
 /* returns string representing the fw_version of the external phy */
-int bnx2x_get_ext_phy_fw_version(struct link_params *params, u8 *version,
-                                u16 len);
+int bnx2x_get_ext_phy_fw_version(struct link_params *params, uint8_t *version,
+                                uint16_t len);
 
 /* Set/Unset the led
    Basically, the CLC takes care of the led for the link, but in case one needs
    to set/unset the led unnaturally, set the "mode" to LED_MODE_OPER to
    blink the led, and LED_MODE_OFF to set the led off.*/
 int bnx2x_set_led(struct link_params *params,
-                 struct link_vars *vars, u8 mode, u32 speed);
+                 struct link_vars *vars, uint8_t mode, uint32_t speed);
 #define LED_MODE_OFF                   0
 #define LED_MODE_ON                    1
 #define LED_MODE_OPER                  2
@@ -419,37 +419,38 @@ void bnx2x_handle_module_detect_int(struct link_params *params);
 /* Get the actual link status. In case it returns 0, link is up,
        otherwise link is down*/
 int bnx2x_test_link(struct link_params *params, struct link_vars *vars,
-                   u8 is_serdes);
+                   uint8_t is_serdes);
 
 /* One-time initialization for external phy after power up */
-int bnx2x_common_init_phy(struct bnx2x *bp, u32 shmem_base_path[],
-                         u32 shmem2_base_path[], u32 chip_id);
+int bnx2x_common_init_phy(struct bnx2x *bp, uint32_t shmem_base_path[],
+                         uint32_t shmem2_base_path[], uint32_t chip_id);
 
 /* Reset the external PHY using GPIO */
-void bnx2x_ext_phy_hw_reset(struct bnx2x *bp, u8 port);
+void bnx2x_ext_phy_hw_reset(struct bnx2x *bp, uint8_t port);
 
 /* Reset the external of SFX7101 */
 void bnx2x_sfx7101_sp_sw_reset(struct bnx2x *bp, struct bnx2x_phy *phy);
 
 /* Read "byte_cnt" bytes from address "addr" from the SFP+ EEPROM */
 int bnx2x_read_sfp_module_eeprom(struct bnx2x_phy *phy,
-                                struct link_params *params, u8 dev_addr,
-                                u16 addr, u16 byte_cnt, u8 *o_buf);
+                                struct link_params *params, uint8_t dev_addr,
+                                uint16_t addr, uint16_t byte_cnt,
+                                uint8_t *o_buf);
 
 void bnx2x_hw_reset_phy(struct link_params *params);
 
 /* Check swap bit and adjust PHY order */
-u32 bnx2x_phy_selection(struct link_params *params);
+uint32_t bnx2x_phy_selection(struct link_params *params);
 
 /* Probe the phys on board, and populate them in "params" */
 int bnx2x_phy_probe(struct link_params *params);
 
 /* Checks if fan failure detection is required on one of the phys on board */
-u8 bnx2x_fan_failure_det_req(struct bnx2x *bp, u32 shmem_base,
-                            u32 shmem2_base, u8 port);
+uint8_t bnx2x_fan_failure_det_req(struct bnx2x *bp, uint32_t shmem_base,
+                            uint32_t shmem2_base, uint8_t port);
 
 /* Open / close the gate between the NIG and the BRB */
-void bnx2x_set_rx_filter(struct link_params *params, u8 en);
+void bnx2x_set_rx_filter(struct link_params *params, uint8_t en);
 
 /* DCBX structs */
 
@@ -468,20 +469,20 @@ void bnx2x_set_rx_filter(struct link_params *params, u8 en);
 /* PFC port configuration params */
 struct bnx2x_nig_brb_pfc_port_params {
        /* NIG */
-       u32 pause_enable;
-       u32 llfc_out_en;
-       u32 llfc_enable;
-       u32 pkt_priority_to_cos;
-       u8 num_of_rx_cos_priority_mask;
-       u32 rx_cos_priority_mask[DCBX_MAX_NUM_COS];
-       u32 llfc_high_priority_classes;
-       u32 llfc_low_priority_classes;
+       uint32_t pause_enable;
+       uint32_t llfc_out_en;
+       uint32_t llfc_enable;
+       uint32_t pkt_priority_to_cos;
+       uint8_t num_of_rx_cos_priority_mask;
+       uint32_t rx_cos_priority_mask[DCBX_MAX_NUM_COS];
+       uint32_t llfc_high_priority_classes;
+       uint32_t llfc_low_priority_classes;
 };
 
 
 /* ETS port configuration params */
 struct bnx2x_ets_bw_params {
-       u8 bw;
+       uint8_t bw;
 };
 
 struct bnx2x_ets_sp_params {
@@ -489,7 +490,7 @@ struct bnx2x_ets_sp_params {
         * valid values are 0 - 5. 0 is highest strict priority.
         * There can't be two COS's with the same pri.
         */
-       u8 pri;
+       uint8_t pri;
 };
 
 enum bnx2x_cos_state {
@@ -506,7 +507,7 @@ struct bnx2x_ets_cos_params {
 };
 
 struct bnx2x_ets_params {
-       u8 num_of_cos; /* Number of valid COS entries*/
+       uint8_t num_of_cos; /* Number of valid COS entries*/
        struct bnx2x_ets_cos_params cos[DCBX_MAX_NUM_COS];
 };
 
@@ -523,11 +524,13 @@ int bnx2x_ets_disabled(struct link_params *params,
                       struct link_vars *vars);
 
 /* Used to configure the ETS to BW limited */
-void bnx2x_ets_bw_limit(const struct link_params *params, const u32 cos0_bw,
-                       const u32 cos1_bw);
+void bnx2x_ets_bw_limit(const struct link_params *params,
+                       const uint32_t cos0_bw,
+                       const uint32_t cos1_bw);
 
 /* Used to configure the ETS to strict */
-int bnx2x_ets_strict(const struct link_params *params, const u8 strict_cos);
+int bnx2x_ets_strict(const struct link_params *params,
+                    const uint8_t strict_cos);
 
 
 /*  Configure the COS to ETS according to BW and SP settings.*/
@@ -536,9 +539,8 @@ int bnx2x_ets_e3b0_config(const struct link_params *params,
                         struct bnx2x_ets_params *ets_params);
 
 void bnx2x_init_mod_abs_int(struct bnx2x *bp, struct link_vars *vars,
-                           u32 chip_id, u32 shmem_base, u32 shmem2_base,
-                           u8 port);
+                           uint32_t chip_id, uint32_t shmem_base,
+                           uint32_t shmem2_base,
+                           uint8_t port);
 
 void bnx2x_period_func(struct link_params *params, struct link_vars *vars);
-
-#endif /* BNX2X_LINK_H */