net: tcp: Support SACK
[akaros.git] / user / vmm / ioapic.c
1 /*
2  * IOAPIC emulation
3  *
4  * Copyright 2015 Google Inc.
5  *
6  * See LICENSE for details.
7  */
8
9 #include <stdio.h>
10 #include <sys/types.h>
11 #include <sys/stat.h>
12 #include <fcntl.h>
13 #include <parlib/arch/arch.h>
14 #include <parlib/ros_debug.h>
15 #include <unistd.h>
16 #include <errno.h>
17 #include <stdlib.h>
18 #include <string.h>
19 #include <sys/uio.h>
20 #include <stdint.h>
21 #include <err.h>
22 #include <sys/mman.h>
23 #include <vmm/vmm.h>
24 #include <vmm/virtio.h>
25 #include <vmm/virtio_mmio.h>
26 #include <vmm/virtio_ids.h>
27 #include <vmm/virtio_config.h>
28 #include <vmm/sched.h>
29
30 #define IOAPIC_CONFIG 0x100
31 #define IOAPIC_NUM_PINS 24
32
33 int debug_ioapic;
34 int apic_id_mask = 0xf0;
35
36 #define DPRINTF(fmt, ...) \
37         if (debug_ioapic) { fprintf(stderr, "ioapic: " fmt , ## __VA_ARGS__); }
38
39
40 struct ioapic {
41         int id;
42         int reg;
43         uint32_t arbid;
44         uint32_t value[256];
45 };
46
47 static struct ioapic ioapic[1];
48
49 static uint32_t ioapic_read(struct guest_thread *vm_thread, int ix,
50                             uint64_t offset)
51 {
52         uint32_t ret = (uint32_t)-1;
53         uint32_t reg = ioapic[ix].reg;
54
55         if (offset == 0) {
56                 DPRINTF("ioapic_read ix %x return 0x%x\n", ix, reg);
57                 return reg;
58         }
59
60         DPRINTF("ioapic_read %x 0x%x\n", ix, (int)reg);
61         switch (reg) {
62         case 0:
63                 return ioapic[ix].id;
64                 break;
65         case 1:
66                 return 0x170011;
67                 break;
68         case 2:
69                 return ioapic[ix].arbid;
70                 break;
71         default:
72                 if (reg >= 0 && reg < (IOAPIC_NUM_PINS*2 + 0x10)) {
73                         //bx_io_redirect_entry_t *entry = ioredtbl + index;
74                         //data = (ioregsel&1) ? entry->get_hi_part() : entry->get_lo_part();
75                         ret = ioapic[ix].value[reg];
76                         DPRINTF("IOAPIC_READ %x: %x return %08x\n", ix, reg, ret);
77                         return ret;
78                 } else {
79                         DPRINTF("IOAPIC READ: %x BAD INDEX 0x%x\n", ix, reg);
80                 }
81                 return ret;
82                 break;
83         }
84         return 0;
85 }
86
87 static void ioapic_write(struct guest_thread *vm_thread, int ix,
88                          uint64_t offset, uint32_t value)
89 {
90         uint32_t ret;
91         uint32_t reg = ioapic[ix].reg;
92         struct virtual_machine *vm = gth_to_vm(vm_thread);
93         uint32_t irqreg;
94
95         if (offset == 0) {
96                 DPRINTF("ioapic_write ix %x set reg 0x%x\n", ix, value);
97                 ioapic[ix].reg = value;
98                 return;
99         }
100
101         for (int i = 0; i < VIRTIO_MMIO_MAX_NUM_DEV; i++) {
102                 if (vm->virtio_mmio_devices[i] == NULL)
103                         continue;
104
105                 /* The first IRQ register starts at 0x10, and there are two 32-bit
106                  * registers for each IRQ. The first 8 bits of the value assigned to
107                  * 'reg' is the interrupt vector. */
108                 irqreg = (vm->virtio_mmio_devices[i]->irq) * 2 + 0x10;
109                 if (reg == irqreg && (value & 0xff) != 0) {
110                         vm->virtio_mmio_devices[i]->vec = value & 0xff;
111                         DPRINTF("irq vector for irq number %d is: %lx\n",
112                                  vm->virtio_mmio_devices[i]->irq, value & 0xff);
113                 } else if (reg == irqreg + 1) {
114                         vm->virtio_mmio_devices[i]->dest = value >> 24;
115                         if (value >> 24 == 0xff)
116                                 vm->virtio_mmio_devices[i]->dest = 0xffffffff;
117
118                         DPRINTF("high value for irq number %d is: %lx\n",
119                                  vm->virtio_mmio_devices[i]->irq, value);
120                         DPRINTF("irq destination for irq number %d is: %lx\n",
121                                  vm->virtio_mmio_devices[i]->irq, value >> 24);
122                 }
123         }
124
125         switch (reg) {
126         case 0:
127                 DPRINTF("IOAPIC_WRITE: Set %d ID to %d\n", ix, value);
128                 ioapic[ix].id = value;
129                 break;
130         case 1:
131         case 2:
132                 DPRINTF("IOAPIC_WRITE: Can't write %d\n", reg);
133         default:
134                 if (reg >= 0 && reg < (IOAPIC_NUM_PINS*2 + 0x10)) {
135                         ioapic[ix].value[reg] = value;
136                         DPRINTF("IOAPIC %x: set %08x to %016x\n", ix, reg, value);
137                 } else {
138                         DPRINTF("IOAPIC WRITE: %x BAD INDEX 0x%x\n", ix, reg);
139                 }
140                 break;
141         }
142
143 }
144
145 int do_ioapic(struct guest_thread *vm_thread, uint64_t gpa, int destreg,
146               uint64_t *regp, int store)
147 {
148         /* TODO(ganshun): compute an index for the ioapic array. */
149         int ix = 0;
150         uint32_t offset = gpa & 0xfffff;
151         /* basic sanity tests. */
152         DPRINTF("%s: %p 0x%x %p %s\n", __func__, (void *)gpa, destreg, regp, store ? "write" : "read");
153
154         if ((offset != 0) && (offset != 0x10)) {
155                 DPRINTF("Bad register offset: 0x%x and has to be 0x0 or 0x10\n", offset);
156                 return -1;
157         }
158
159         if (store) {
160                 ioapic_write(vm_thread, ix, offset, *regp);
161         } else {
162                 *regp = ioapic_read(vm_thread, ix, offset);
163         }
164         return 0;
165 }