user/perfmon/events/intel_snbep_unc_pcu_events.h

   1 /*
   2  * Copyright (c) 2012 Google, Inc
   3  * Contributed by Stephane Eranian <eranian@gmail.com>
   4  *
   5  * Permission is hereby granted, free of charge, to any person obtaining a copy
   6  * of this software and associated documentation files (the "Software"), to deal
   7  * in the Software without restriction, including without limitation the rights
   8  * to use, copy, modify, merge, publish, distribute, sublicense, and/or sell copies
   9  * of the Software, and to permit persons to whom the Software is furnished to do so,
  10  * subject to the following conditions:
  11  *
  12  * The above copyright notice and this permission notice shall be included in all
  13  * copies or substantial portions of the Software.
  14  *
  15  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR IMPLIED,
  16  * INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY, FITNESS FOR A
  17  * PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT
  18  * HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN ACTION OF
  19  * CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE
  20  * OR THE USE OR OTHER DEALINGS IN THE SOFTWARE.
  21  *
  22  * This file is part of libpfm, a performance monitoring support library for
  23  * applications on Linux.
  24  *
  25  * PMU: snbep_unc_pcu (Intel SandyBridge-EP PCU uncore)
  26  */
  27
  28 static const intel_x86_umask_t snbep_unc_p_power_state_occupancy[]={
  29   { .uname = "CORES_C0",
  30     .udesc  = "Counts number of cores in C0",
  31     .ucode  = 0x4000,
  32     .uflags = INTEL_X86_NCOMBO,
  33   },
  34   { .uname = "CORES_C3",
  35     .udesc  = "Counts number of cores in C3",
  36     .ucode  = 0x8000,
  37     .uflags = INTEL_X86_NCOMBO,
  38   },
  39   { .uname = "CORES_C6",
  40     .udesc  = "Counts number of cores in C6",
  41     .ucode  = 0xc000,
  42     .uflags = INTEL_X86_NCOMBO,
  43   },
  44 };
  45
  46 static const intel_x86_umask_t snbep_unc_p_occupancy_counters[]={
  47   { .uname = "C0",
  48     .udesc  = "Counts number of cores in C0",
  49     .ucode  = 0x0100,
  50     .uflags = INTEL_X86_NCOMBO,
  51   },
  52   { .uname = "C3",
  53     .udesc  = "Counts number of cores in C3",
  54     .ucode  = 0x0200,
  55     .uflags = INTEL_X86_NCOMBO,
  56   },
  57   { .uname = "C6",
  58     .udesc  = "Counts number of cores in C6",
  59     .ucode  = 0x0300,
  60     .uflags = INTEL_X86_NCOMBO,
  61   },
  62 };
  63
  64 static const intel_x86_entry_t intel_snbep_unc_p_pe[]={
  65   { .name   = "UNC_P_CLOCKTICKS",
  66     .desc   = "PCU Uncore clockticks",
  67     .modmsk = SNBEP_UNC_PCU_ATTRS,
  68     .cntmsk = 0xf,
  69     .code = 0x00,
  70   },
  71   { .name = "UNC_P_CORE0_TRANSITION_CYCLES",
  72     .desc = "Core C State Transition Cycles",
  73     .code = 0x3 | (1ULL << 21), /* sel_ext */
  74     .cntmsk = 0xf,
  75     .modmsk = SNBEP_UNC_PCU_ATTRS,
  76   },
  77   { .name = "UNC_P_CORE1_TRANSITION_CYCLES",
  78     .desc = "Core C State Transition Cycles",
  79     .code = 0x4 | (1ULL << 21), /* sel_ext */
  80     .cntmsk = 0xf,
  81     .modmsk = SNBEP_UNC_PCU_ATTRS,
  82   },
  83   { .name = "UNC_P_CORE2_TRANSITION_CYCLES",
  84     .desc = "Core C State Transition Cycles",
  85     .code = 0x5 | (1ULL << 21), /* sel_ext */
  86     .cntmsk = 0xf,
  87     .modmsk = SNBEP_UNC_PCU_ATTRS,
  88   },
  89   { .name = "UNC_P_CORE3_TRANSITION_CYCLES",
  90     .desc = "Core C State Transition Cycles",
  91     .code = 0x6 | (1ULL << 21), /* sel_ext */
  92     .cntmsk = 0xf,
  93     .modmsk = SNBEP_UNC_PCU_ATTRS,
  94   },
  95   { .name = "UNC_P_CORE4_TRANSITION_CYCLES",
  96     .desc = "Core C State Transition Cycles",
  97     .code = 0x7 | (1ULL << 21), /* sel_ext */
  98     .cntmsk = 0xf,
  99     .modmsk = SNBEP_UNC_PCU_ATTRS,
 100   },
 101   { .name = "UNC_P_CORE5_TRANSITION_CYCLES",
 102     .desc = "Core C State Transition Cycles",
 103     .code = 0x8 | (1ULL << 21), /* sel_ext */
 104     .cntmsk = 0xf,
 105     .modmsk = SNBEP_UNC_PCU_ATTRS,
 106   },
 107   { .name = "UNC_P_CORE6_TRANSITION_CYCLES",
 108     .desc = "Core C State Transition Cycles",
 109     .code = 0x9 | (1ULL << 21), /* sel_ext */
 110     .cntmsk = 0xf,
 111     .modmsk = SNBEP_UNC_PCU_ATTRS,
 112   },
 113   { .name = "UNC_P_CORE7_TRANSITION_CYCLES",
 114     .desc = "Core C State Transition Cycles",
 115     .code = 0xa | (1ULL << 21), /* sel_ext */
 116     .cntmsk = 0xf,
 117     .modmsk = SNBEP_UNC_PCU_ATTRS,
 118   },
 119   { .name = "UNC_P_DEMOTIONS_CORE0",
 120     .desc = "Core C State Demotions",
 121     .code = 0x1e,
 122     .cntmsk = 0xf,
 123     .modmsk = SNBEP_UNC_PCU_ATTRS,
 124   },
 125   { .name = "UNC_P_DEMOTIONS_CORE1",
 126     .desc = "Core C State Demotions",
 127     .code = 0x1f,
 128     .cntmsk = 0xf,
 129     .modmsk = SNBEP_UNC_PCU_ATTRS,
 130   },
 131   { .name = "UNC_P_DEMOTIONS_CORE2",
 132     .desc = "Core C State Demotions",
 133     .code = 0x20,
 134     .cntmsk = 0xf,
 135     .modmsk = SNBEP_UNC_PCU_ATTRS,
 136   },
 137   { .name = "UNC_P_DEMOTIONS_CORE3",
 138     .desc = "Core C State Demotions",
 139     .code = 0x21,
 140     .cntmsk = 0xf,
 141     .modmsk = SNBEP_UNC_PCU_ATTRS,
 142   },
 143   { .name = "UNC_P_DEMOTIONS_CORE4",
 144     .desc = "Core C State Demotions",
 145     .code = 0x22,
 146     .cntmsk = 0xf,
 147     .modmsk = SNBEP_UNC_PCU_ATTRS,
 148   },
 149   { .name = "UNC_P_DEMOTIONS_CORE5",
 150     .desc = "Core C State Demotions",
 151     .code = 0x23,
 152     .cntmsk = 0xf,
 153     .modmsk = SNBEP_UNC_PCU_ATTRS,
 154   },
 155   { .name = "UNC_P_DEMOTIONS_CORE6",
 156     .desc = "Core C State Demotions",
 157     .code = 0x24,
 158     .cntmsk = 0xf,
 159     .modmsk = SNBEP_UNC_PCU_ATTRS,
 160   },
 161   { .name = "UNC_P_DEMOTIONS_CORE7",
 162     .desc = "Core C State Demotions",
 163     .code = 0x25,
 164     .cntmsk = 0xf,
 165     .modmsk = SNBEP_UNC_PCU_ATTRS,
 166   },
 167   { .name = "UNC_P_FREQ_BAND0_CYCLES",
 168     .desc = "Frequency Residency",
 169     .code = 0xb,
 170     .cntmsk = 0xf,
 171     .flags = INTEL_X86_NO_AUTOENCODE,
 172     .modmsk = SNBEP_UNC_PCU_BAND_ATTRS,
 173     .modmsk_req = _SNBEP_UNC_ATTR_FF,
 174   },
 175   { .name = "UNC_P_FREQ_BAND1_CYCLES",
 176     .desc = "Frequency Residency",
 177     .code = 0xc,
 178     .cntmsk = 0xf,
 179     .flags = INTEL_X86_NO_AUTOENCODE,
 180     .modmsk = SNBEP_UNC_PCU_BAND_ATTRS,
 181     .modmsk_req = _SNBEP_UNC_ATTR_FF,
 182   },
 183   { .name = "UNC_P_FREQ_BAND2_CYCLES",
 184     .desc = "Frequency Residency",
 185     .code = 0xd,
 186     .cntmsk = 0xf,
 187     .flags = INTEL_X86_NO_AUTOENCODE,
 188     .modmsk = SNBEP_UNC_PCU_BAND_ATTRS,
 189     .modmsk_req = _SNBEP_UNC_ATTR_FF,
 190   },
 191   { .name = "UNC_P_FREQ_BAND3_CYCLES",
 192     .desc = "Frequency Residency",
 193     .code = 0xe,
 194     .cntmsk = 0xf,
 195     .flags = INTEL_X86_NO_AUTOENCODE,
 196     .modmsk = SNBEP_UNC_PCU_BAND_ATTRS,
 197     .modmsk_req = _SNBEP_UNC_ATTR_FF,
 198   },
 199   { .name = "UNC_P_FREQ_MAX_CURRENT_CYCLES",
 200     .desc = "Current Strongest Upper Limit Cycles",
 201     .code = 0x7,
 202     .cntmsk = 0xf,
 203     .modmsk = SNBEP_UNC_PCU_ATTRS,
 204   },
 205   { .name = "UNC_P_FREQ_MAX_LIMIT_THERMAL_CYCLES",
 206     .desc = "Thermal Strongest Upper Limit Cycles",
 207     .code = 0x4,
 208     .cntmsk = 0xf,
 209     .modmsk = SNBEP_UNC_PCU_ATTRS,
 210   },
 211   { .name = "UNC_P_FREQ_MAX_OS_CYCLES",
 212     .desc = "OS Strongest Upper Limit Cycles",
 213     .code = 0x6,
 214     .cntmsk = 0xf,
 215     .modmsk = SNBEP_UNC_PCU_ATTRS,
 216   },
 217   { .name = "UNC_P_FREQ_MAX_POWER_CYCLES",
 218     .desc = "Power Strongest Upper Limit Cycles",
 219     .code = 0x5,
 220     .cntmsk = 0xf,
 221     .modmsk = SNBEP_UNC_PCU_ATTRS,
 222   },
 223   { .name = "UNC_P_FREQ_MIN_IO_P_CYCLES",
 224     .desc = "IO P Limit Strongest Lower Limit Cycles",
 225     .code = 0x1 | (1ULL << 21), /* sel_ext */
 226     .cntmsk = 0xf,
 227     .ngrp = 1,
 228     .modmsk = SNBEP_UNC_PCU_ATTRS,
 229     .numasks = LIBPFM_ARRAY_SIZE(snbep_unc_p_occupancy_counters),
 230     .umasks  = snbep_unc_p_occupancy_counters
 231   },
 232   { .name = "UNC_P_FREQ_MIN_PERF_P_CYCLES",
 233     .desc = "Perf P Limit Strongest Lower Limit Cycles",
 234     .code = 0x2 | (1ULL << 21), /* sel_ext */
 235     .cntmsk = 0xf,
 236     .ngrp = 1,
 237     .modmsk = SNBEP_UNC_PCU_ATTRS,
 238     .numasks = LIBPFM_ARRAY_SIZE(snbep_unc_p_occupancy_counters),
 239     .umasks  = snbep_unc_p_occupancy_counters
 240   },
 241   { .name = "UNC_P_FREQ_TRANS_CYCLES",
 242     .desc = "Cycles spent changing Frequency",
 243     .code = 0x0 | (1ULL << 21), /* sel_ext */
 244     .cntmsk = 0xf,
 245     .ngrp = 1,
 246     .modmsk = SNBEP_UNC_PCU_ATTRS,
 247     .numasks = LIBPFM_ARRAY_SIZE(snbep_unc_p_occupancy_counters),
 248     .umasks  = snbep_unc_p_occupancy_counters
 249   },
 250   { .name = "UNC_P_MEMORY_PHASE_SHEDDING_CYCLES",
 251     .desc = "Memory Phase Shedding Cycles",
 252     .code = 0x2f,
 253     .cntmsk = 0xf,
 254     .modmsk = SNBEP_UNC_PCU_ATTRS,
 255   },
 256   { .name = "UNC_P_POWER_STATE_OCCUPANCY",
 257     .desc = "Number of cores in C0",
 258     .code = 0x80,
 259     .cntmsk = 0xf,
 260     .ngrp = 1,
 261     .modmsk = SNBEP_UNC_PCU_ATTRS,
 262     .numasks = LIBPFM_ARRAY_SIZE(snbep_unc_p_power_state_occupancy),
 263     .umasks  = snbep_unc_p_power_state_occupancy
 264   },
 265   { .name = "UNC_P_PROCHOT_EXTERNAL_CYCLES",
 266     .desc = "External Prochot",
 267     .code = 0xa,
 268     .cntmsk = 0xf,
 269     .modmsk = SNBEP_UNC_PCU_ATTRS,
 270   },
 271   { .name = "UNC_P_PROCHOT_INTERNAL_CYCLES",
 272     .desc = "Internal Prochot",
 273     .code = 0x9,
 274     .cntmsk = 0xf,
 275     .modmsk = SNBEP_UNC_PCU_ATTRS,
 276   },
 277   { .name = "UNC_P_TOTAL_TRANSITION_CYCLES",
 278     .desc = "Total Core C State Transition Cycles",
 279     .code = 0xb | (1ULL << 21), /* sel_ext */
 280     .cntmsk = 0xf,
 281     .modmsk = SNBEP_UNC_PCU_ATTRS,
 282   },
 283   { .name = "UNC_P_VOLT_TRANS_CYCLES_CHANGE",
 284     .desc = "Cycles Changing Voltage",
 285     .code = 0x3,
 286     .cntmsk = 0xf,
 287     .modmsk = SNBEP_UNC_PCU_ATTRS,
 288   },
 289   { .name = "UNC_P_VOLT_TRANS_CYCLES_DECREASE",
 290     .desc = "Cycles Decreasing Voltage",
 291     .code = 0x2,
 292     .cntmsk = 0xf,
 293     .modmsk = SNBEP_UNC_PCU_ATTRS,
 294   },
 295   { .name = "UNC_P_VOLT_TRANS_CYCLES_INCREASE",
 296     .desc = "Cycles Increasing Voltage",
 297     .code = 0x1,
 298     .cntmsk = 0xf,
 299     .modmsk = SNBEP_UNC_PCU_ATTRS,
 300   },
 301   { .name = "UNC_P_VR_HOT_CYCLES",
 302     .desc = "VR Hot",
 303     .code = 0x32,
 304     .cntmsk = 0xf,
 305     .modmsk = SNBEP_UNC_PCU_ATTRS,
 306   },
 307 };