Added force_parlib_symbols as default param to gcc
[akaros.git] / tools / compilers / gcc-glibc / gcc-4.6.1-ros / gcc / config / i386 / i386.h
1 /* Definitions of target machine for GCC for IA-32.
2    Copyright (C) 1988, 1992, 1994, 1995, 1996, 1997, 1998, 1999, 2000,
3    2001, 2002, 2003, 2004, 2005, 2006, 2007, 2008, 2009, 2010, 2011
4    Free Software Foundation, Inc.
5
6 This file is part of GCC.
7
8 GCC is free software; you can redistribute it and/or modify
9 it under the terms of the GNU General Public License as published by
10 the Free Software Foundation; either version 3, or (at your option)
11 any later version.
12
13 GCC is distributed in the hope that it will be useful,
14 but WITHOUT ANY WARRANTY; without even the implied warranty of
15 MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
16 GNU General Public License for more details.
17
18 Under Section 7 of GPL version 3, you are granted additional
19 permissions described in the GCC Runtime Library Exception, version
20 3.1, as published by the Free Software Foundation.
21
22 You should have received a copy of the GNU General Public License and
23 a copy of the GCC Runtime Library Exception along with this program;
24 see the files COPYING3 and COPYING.RUNTIME respectively.  If not, see
25 <http://www.gnu.org/licenses/>.  */
26
27 /* The purpose of this file is to define the characteristics of the i386,
28    independent of assembler syntax or operating system.
29
30    Three other files build on this one to describe a specific assembler syntax:
31    bsd386.h, att386.h, and sun386.h.
32
33    The actual tm.h file for a particular system should include
34    this file, and then the file for the appropriate assembler syntax.
35
36    Many macros that specify assembler syntax are omitted entirely from
37    this file because they really belong in the files for particular
38    assemblers.  These include RP, IP, LPREFIX, PUT_OP_SIZE, USE_STAR,
39    ADDR_BEG, ADDR_END, PRINT_IREG, PRINT_SCALE, PRINT_B_I_S, and many
40    that start with ASM_ or end in ASM_OP.  */
41
42 /* Redefines for option macros.  */
43
44 #define TARGET_64BIT    OPTION_ISA_64BIT
45 #define TARGET_MMX      OPTION_ISA_MMX
46 #define TARGET_3DNOW    OPTION_ISA_3DNOW
47 #define TARGET_3DNOW_A  OPTION_ISA_3DNOW_A
48 #define TARGET_SSE      OPTION_ISA_SSE
49 #define TARGET_SSE2     OPTION_ISA_SSE2
50 #define TARGET_SSE3     OPTION_ISA_SSE3
51 #define TARGET_SSSE3    OPTION_ISA_SSSE3
52 #define TARGET_SSE4_1   OPTION_ISA_SSE4_1
53 #define TARGET_SSE4_2   OPTION_ISA_SSE4_2
54 #define TARGET_AVX      OPTION_ISA_AVX
55 #define TARGET_FMA      OPTION_ISA_FMA
56 #define TARGET_SSE4A    OPTION_ISA_SSE4A
57 #define TARGET_FMA4     OPTION_ISA_FMA4
58 #define TARGET_XOP      OPTION_ISA_XOP
59 #define TARGET_LWP      OPTION_ISA_LWP
60 #define TARGET_ROUND    OPTION_ISA_ROUND
61 #define TARGET_ABM      OPTION_ISA_ABM
62 #define TARGET_BMI      OPTION_ISA_BMI
63 #define TARGET_TBM      OPTION_ISA_TBM
64 #define TARGET_POPCNT   OPTION_ISA_POPCNT
65 #define TARGET_SAHF     OPTION_ISA_SAHF
66 #define TARGET_MOVBE    OPTION_ISA_MOVBE
67 #define TARGET_CRC32    OPTION_ISA_CRC32
68 #define TARGET_AES      OPTION_ISA_AES
69 #define TARGET_PCLMUL   OPTION_ISA_PCLMUL
70 #define TARGET_CMPXCHG16B OPTION_ISA_CX16
71 #define TARGET_FSGSBASE OPTION_ISA_FSGSBASE
72 #define TARGET_RDRND    OPTION_ISA_RDRND
73 #define TARGET_F16C     OPTION_ISA_F16C
74
75
76 /* SSE4.1 defines round instructions */
77 #define OPTION_MASK_ISA_ROUND   OPTION_MASK_ISA_SSE4_1
78 #define OPTION_ISA_ROUND        ((ix86_isa_flags & OPTION_MASK_ISA_ROUND) != 0)
79
80 #include "config/vxworks-dummy.h"
81
82 /* Algorithm to expand string function with.  */
83 enum stringop_alg
84 {
85    no_stringop,
86    libcall,
87    rep_prefix_1_byte,
88    rep_prefix_4_byte,
89    rep_prefix_8_byte,
90    loop_1_byte,
91    loop,
92    unrolled_loop
93 };
94
95 #define MAX_STRINGOP_ALGS 4
96
97 /* Specify what algorithm to use for stringops on known size.
98    When size is unknown, the UNKNOWN_SIZE alg is used.  When size is
99    known at compile time or estimated via feedback, the SIZE array
100    is walked in order until MAX is greater then the estimate (or -1
101    means infinity).  Corresponding ALG is used then.
102    For example initializer:
103     {{256, loop}, {-1, rep_prefix_4_byte}}
104    will use loop for blocks smaller or equal to 256 bytes, rep prefix will
105    be used otherwise.  */
106 struct stringop_algs
107 {
108   const enum stringop_alg unknown_size;
109   const struct stringop_strategy {
110     const int max;
111     const enum stringop_alg alg;
112   } size [MAX_STRINGOP_ALGS];
113 };
114
115 /* Define the specific costs for a given cpu */
116
117 struct processor_costs {
118   const int add;                /* cost of an add instruction */
119   const int lea;                /* cost of a lea instruction */
120   const int shift_var;          /* variable shift costs */
121   const int shift_const;        /* constant shift costs */
122   const int mult_init[5];       /* cost of starting a multiply
123                                    in QImode, HImode, SImode, DImode, TImode*/
124   const int mult_bit;           /* cost of multiply per each bit set */
125   const int divide[5];          /* cost of a divide/mod
126                                    in QImode, HImode, SImode, DImode, TImode*/
127   int movsx;                    /* The cost of movsx operation.  */
128   int movzx;                    /* The cost of movzx operation.  */
129   const int large_insn;         /* insns larger than this cost more */
130   const int move_ratio;         /* The threshold of number of scalar
131                                    memory-to-memory move insns.  */
132   const int movzbl_load;        /* cost of loading using movzbl */
133   const int int_load[3];        /* cost of loading integer registers
134                                    in QImode, HImode and SImode relative
135                                    to reg-reg move (2).  */
136   const int int_store[3];       /* cost of storing integer register
137                                    in QImode, HImode and SImode */
138   const int fp_move;            /* cost of reg,reg fld/fst */
139   const int fp_load[3];         /* cost of loading FP register
140                                    in SFmode, DFmode and XFmode */
141   const int fp_store[3];        /* cost of storing FP register
142                                    in SFmode, DFmode and XFmode */
143   const int mmx_move;           /* cost of moving MMX register.  */
144   const int mmx_load[2];        /* cost of loading MMX register
145                                    in SImode and DImode */
146   const int mmx_store[2];       /* cost of storing MMX register
147                                    in SImode and DImode */
148   const int sse_move;           /* cost of moving SSE register.  */
149   const int sse_load[3];        /* cost of loading SSE register
150                                    in SImode, DImode and TImode*/
151   const int sse_store[3];       /* cost of storing SSE register
152                                    in SImode, DImode and TImode*/
153   const int mmxsse_to_integer;  /* cost of moving mmxsse register to
154                                    integer and vice versa.  */
155   const int l1_cache_size;      /* size of l1 cache, in kilobytes.  */
156   const int l2_cache_size;      /* size of l2 cache, in kilobytes.  */
157   const int prefetch_block;     /* bytes moved to cache for prefetch.  */
158   const int simultaneous_prefetches; /* number of parallel prefetch
159                                    operations.  */
160   const int branch_cost;        /* Default value for BRANCH_COST.  */
161   const int fadd;               /* cost of FADD and FSUB instructions.  */
162   const int fmul;               /* cost of FMUL instruction.  */
163   const int fdiv;               /* cost of FDIV instruction.  */
164   const int fabs;               /* cost of FABS instruction.  */
165   const int fchs;               /* cost of FCHS instruction.  */
166   const int fsqrt;              /* cost of FSQRT instruction.  */
167                                 /* Specify what algorithm
168                                    to use for stringops on unknown size.  */
169   struct stringop_algs memcpy[2], memset[2];
170   const int scalar_stmt_cost;   /* Cost of any scalar operation, excluding
171                                    load and store.  */
172   const int scalar_load_cost;   /* Cost of scalar load.  */
173   const int scalar_store_cost;  /* Cost of scalar store.  */
174   const int vec_stmt_cost;      /* Cost of any vector operation, excluding
175                                    load, store, vector-to-scalar and
176                                    scalar-to-vector operation.  */
177   const int vec_to_scalar_cost;    /* Cost of vect-to-scalar operation.  */
178   const int scalar_to_vec_cost;    /* Cost of scalar-to-vector operation.  */
179   const int vec_align_load_cost;   /* Cost of aligned vector load.  */
180   const int vec_unalign_load_cost; /* Cost of unaligned vector load.  */
181   const int vec_store_cost;        /* Cost of vector store.  */
182   const int cond_taken_branch_cost;    /* Cost of taken branch for vectorizer
183                                           cost model.  */
184   const int cond_not_taken_branch_cost;/* Cost of not taken branch for
185                                           vectorizer cost model.  */
186 };
187
188 extern const struct processor_costs *ix86_cost;
189 extern const struct processor_costs ix86_size_cost;
190
191 #define ix86_cur_cost() \
192   (optimize_insn_for_size_p () ? &ix86_size_cost: ix86_cost)
193
194 /* Macros used in the machine description to test the flags.  */
195
196 /* configure can arrange to make this 2, to force a 486.  */
197
198 #ifndef TARGET_CPU_DEFAULT
199 #define TARGET_CPU_DEFAULT TARGET_CPU_DEFAULT_generic
200 #endif
201
202 #ifndef TARGET_FPMATH_DEFAULT
203 #define TARGET_FPMATH_DEFAULT \
204   (TARGET_64BIT && TARGET_SSE ? FPMATH_SSE : FPMATH_387)
205 #endif
206
207 #define TARGET_FLOAT_RETURNS_IN_80387 TARGET_FLOAT_RETURNS
208
209 /* 64bit Sledgehammer mode.  For libgcc2 we make sure this is a
210    compile-time constant.  */
211 #ifdef IN_LIBGCC2
212 #undef TARGET_64BIT
213 #ifdef __x86_64__
214 #define TARGET_64BIT 1
215 #else
216 #define TARGET_64BIT 0
217 #endif
218 #else
219 #ifndef TARGET_BI_ARCH
220 #undef TARGET_64BIT
221 #if TARGET_64BIT_DEFAULT
222 #define TARGET_64BIT 1
223 #else
224 #define TARGET_64BIT 0
225 #endif
226 #endif
227 #endif
228
229 #define HAS_LONG_COND_BRANCH 1
230 #define HAS_LONG_UNCOND_BRANCH 1
231
232 #define TARGET_386 (ix86_tune == PROCESSOR_I386)
233 #define TARGET_486 (ix86_tune == PROCESSOR_I486)
234 #define TARGET_PENTIUM (ix86_tune == PROCESSOR_PENTIUM)
235 #define TARGET_PENTIUMPRO (ix86_tune == PROCESSOR_PENTIUMPRO)
236 #define TARGET_GEODE (ix86_tune == PROCESSOR_GEODE)
237 #define TARGET_K6 (ix86_tune == PROCESSOR_K6)
238 #define TARGET_ATHLON (ix86_tune == PROCESSOR_ATHLON)
239 #define TARGET_PENTIUM4 (ix86_tune == PROCESSOR_PENTIUM4)
240 #define TARGET_K8 (ix86_tune == PROCESSOR_K8)
241 #define TARGET_ATHLON_K8 (TARGET_K8 || TARGET_ATHLON)
242 #define TARGET_NOCONA (ix86_tune == PROCESSOR_NOCONA)
243 #define TARGET_CORE2_32 (ix86_tune == PROCESSOR_CORE2_32)
244 #define TARGET_CORE2_64 (ix86_tune == PROCESSOR_CORE2_64)
245 #define TARGET_CORE2 (TARGET_CORE2_32 || TARGET_CORE2_64)
246 #define TARGET_COREI7_32 (ix86_tune == PROCESSOR_COREI7_32)
247 #define TARGET_COREI7_64 (ix86_tune == PROCESSOR_COREI7_64)
248 #define TARGET_COREI7 (TARGET_COREI7_32 || TARGET_COREI7_64)
249 #define TARGET_GENERIC32 (ix86_tune == PROCESSOR_GENERIC32)
250 #define TARGET_GENERIC64 (ix86_tune == PROCESSOR_GENERIC64)
251 #define TARGET_GENERIC (TARGET_GENERIC32 || TARGET_GENERIC64)
252 #define TARGET_AMDFAM10 (ix86_tune == PROCESSOR_AMDFAM10)
253 #define TARGET_BDVER1 (ix86_tune == PROCESSOR_BDVER1)
254 #define TARGET_BTVER1 (ix86_tune == PROCESSOR_BTVER1)
255 #define TARGET_ATOM (ix86_tune == PROCESSOR_ATOM)
256
257 /* Feature tests against the various tunings.  */
258 enum ix86_tune_indices {
259   X86_TUNE_USE_LEAVE,
260   X86_TUNE_PUSH_MEMORY,
261   X86_TUNE_ZERO_EXTEND_WITH_AND,
262   X86_TUNE_UNROLL_STRLEN,
263   X86_TUNE_DEEP_BRANCH_PREDICTION,
264   X86_TUNE_BRANCH_PREDICTION_HINTS,
265   X86_TUNE_DOUBLE_WITH_ADD,
266   X86_TUNE_USE_SAHF,
267   X86_TUNE_MOVX,
268   X86_TUNE_PARTIAL_REG_STALL,
269   X86_TUNE_PARTIAL_FLAG_REG_STALL,
270   X86_TUNE_USE_HIMODE_FIOP,
271   X86_TUNE_USE_SIMODE_FIOP,
272   X86_TUNE_USE_MOV0,
273   X86_TUNE_USE_CLTD,
274   X86_TUNE_USE_XCHGB,
275   X86_TUNE_SPLIT_LONG_MOVES,
276   X86_TUNE_READ_MODIFY_WRITE,
277   X86_TUNE_READ_MODIFY,
278   X86_TUNE_PROMOTE_QIMODE,
279   X86_TUNE_FAST_PREFIX,
280   X86_TUNE_SINGLE_STRINGOP,
281   X86_TUNE_QIMODE_MATH,
282   X86_TUNE_HIMODE_MATH,
283   X86_TUNE_PROMOTE_QI_REGS,
284   X86_TUNE_PROMOTE_HI_REGS,
285   X86_TUNE_SINGLE_POP,
286   X86_TUNE_DOUBLE_POP,
287   X86_TUNE_SINGLE_PUSH,
288   X86_TUNE_DOUBLE_PUSH,
289   X86_TUNE_INTEGER_DFMODE_MOVES,
290   X86_TUNE_PARTIAL_REG_DEPENDENCY,
291   X86_TUNE_SSE_PARTIAL_REG_DEPENDENCY,
292   X86_TUNE_SSE_UNALIGNED_LOAD_OPTIMAL,
293   X86_TUNE_SSE_UNALIGNED_STORE_OPTIMAL,
294   X86_TUNE_SSE_PACKED_SINGLE_INSN_OPTIMAL,
295   X86_TUNE_SSE_SPLIT_REGS,
296   X86_TUNE_SSE_TYPELESS_STORES,
297   X86_TUNE_SSE_LOAD0_BY_PXOR,
298   X86_TUNE_MEMORY_MISMATCH_STALL,
299   X86_TUNE_PROLOGUE_USING_MOVE,
300   X86_TUNE_EPILOGUE_USING_MOVE,
301   X86_TUNE_SHIFT1,
302   X86_TUNE_USE_FFREEP,
303   X86_TUNE_INTER_UNIT_MOVES,
304   X86_TUNE_INTER_UNIT_CONVERSIONS,
305   X86_TUNE_FOUR_JUMP_LIMIT,
306   X86_TUNE_SCHEDULE,
307   X86_TUNE_USE_BT,
308   X86_TUNE_USE_INCDEC,
309   X86_TUNE_PAD_RETURNS,
310   X86_TUNE_PAD_SHORT_FUNCTION,
311   X86_TUNE_EXT_80387_CONSTANTS,
312   X86_TUNE_SHORTEN_X87_SSE,
313   X86_TUNE_AVOID_VECTOR_DECODE,
314   X86_TUNE_PROMOTE_HIMODE_IMUL,
315   X86_TUNE_SLOW_IMUL_IMM32_MEM,
316   X86_TUNE_SLOW_IMUL_IMM8,
317   X86_TUNE_MOVE_M1_VIA_OR,
318   X86_TUNE_NOT_UNPAIRABLE,
319   X86_TUNE_NOT_VECTORMODE,
320   X86_TUNE_USE_VECTOR_FP_CONVERTS,
321   X86_TUNE_USE_VECTOR_CONVERTS,
322   X86_TUNE_FUSE_CMP_AND_BRANCH,
323   X86_TUNE_OPT_AGU,
324   X86_TUNE_VECTORIZE_DOUBLE,
325
326   X86_TUNE_LAST
327 };
328
329 extern unsigned char ix86_tune_features[X86_TUNE_LAST];
330
331 #define TARGET_USE_LEAVE        ix86_tune_features[X86_TUNE_USE_LEAVE]
332 #define TARGET_PUSH_MEMORY      ix86_tune_features[X86_TUNE_PUSH_MEMORY]
333 #define TARGET_ZERO_EXTEND_WITH_AND \
334         ix86_tune_features[X86_TUNE_ZERO_EXTEND_WITH_AND]
335 #define TARGET_UNROLL_STRLEN    ix86_tune_features[X86_TUNE_UNROLL_STRLEN]
336 #define TARGET_DEEP_BRANCH_PREDICTION \
337         ix86_tune_features[X86_TUNE_DEEP_BRANCH_PREDICTION]
338 #define TARGET_BRANCH_PREDICTION_HINTS \
339         ix86_tune_features[X86_TUNE_BRANCH_PREDICTION_HINTS]
340 #define TARGET_DOUBLE_WITH_ADD  ix86_tune_features[X86_TUNE_DOUBLE_WITH_ADD]
341 #define TARGET_USE_SAHF         ix86_tune_features[X86_TUNE_USE_SAHF]
342 #define TARGET_MOVX             ix86_tune_features[X86_TUNE_MOVX]
343 #define TARGET_PARTIAL_REG_STALL ix86_tune_features[X86_TUNE_PARTIAL_REG_STALL]
344 #define TARGET_PARTIAL_FLAG_REG_STALL \
345         ix86_tune_features[X86_TUNE_PARTIAL_FLAG_REG_STALL]
346 #define TARGET_USE_HIMODE_FIOP  ix86_tune_features[X86_TUNE_USE_HIMODE_FIOP]
347 #define TARGET_USE_SIMODE_FIOP  ix86_tune_features[X86_TUNE_USE_SIMODE_FIOP]
348 #define TARGET_USE_MOV0         ix86_tune_features[X86_TUNE_USE_MOV0]
349 #define TARGET_USE_CLTD         ix86_tune_features[X86_TUNE_USE_CLTD]
350 #define TARGET_USE_XCHGB        ix86_tune_features[X86_TUNE_USE_XCHGB]
351 #define TARGET_SPLIT_LONG_MOVES ix86_tune_features[X86_TUNE_SPLIT_LONG_MOVES]
352 #define TARGET_READ_MODIFY_WRITE ix86_tune_features[X86_TUNE_READ_MODIFY_WRITE]
353 #define TARGET_READ_MODIFY      ix86_tune_features[X86_TUNE_READ_MODIFY]
354 #define TARGET_PROMOTE_QImode   ix86_tune_features[X86_TUNE_PROMOTE_QIMODE]
355 #define TARGET_FAST_PREFIX      ix86_tune_features[X86_TUNE_FAST_PREFIX]
356 #define TARGET_SINGLE_STRINGOP  ix86_tune_features[X86_TUNE_SINGLE_STRINGOP]
357 #define TARGET_QIMODE_MATH      ix86_tune_features[X86_TUNE_QIMODE_MATH]
358 #define TARGET_HIMODE_MATH      ix86_tune_features[X86_TUNE_HIMODE_MATH]
359 #define TARGET_PROMOTE_QI_REGS  ix86_tune_features[X86_TUNE_PROMOTE_QI_REGS]
360 #define TARGET_PROMOTE_HI_REGS  ix86_tune_features[X86_TUNE_PROMOTE_HI_REGS]
361 #define TARGET_SINGLE_POP       ix86_tune_features[X86_TUNE_SINGLE_POP]
362 #define TARGET_DOUBLE_POP       ix86_tune_features[X86_TUNE_DOUBLE_POP]
363 #define TARGET_SINGLE_PUSH      ix86_tune_features[X86_TUNE_SINGLE_PUSH]
364 #define TARGET_DOUBLE_PUSH      ix86_tune_features[X86_TUNE_DOUBLE_PUSH]
365 #define TARGET_INTEGER_DFMODE_MOVES \
366         ix86_tune_features[X86_TUNE_INTEGER_DFMODE_MOVES]
367 #define TARGET_PARTIAL_REG_DEPENDENCY \
368         ix86_tune_features[X86_TUNE_PARTIAL_REG_DEPENDENCY]
369 #define TARGET_SSE_PARTIAL_REG_DEPENDENCY \
370         ix86_tune_features[X86_TUNE_SSE_PARTIAL_REG_DEPENDENCY]
371 #define TARGET_SSE_UNALIGNED_LOAD_OPTIMAL \
372         ix86_tune_features[X86_TUNE_SSE_UNALIGNED_LOAD_OPTIMAL]
373 #define TARGET_SSE_UNALIGNED_STORE_OPTIMAL \
374         ix86_tune_features[X86_TUNE_SSE_UNALIGNED_STORE_OPTIMAL]
375 #define TARGET_SSE_PACKED_SINGLE_INSN_OPTIMAL \
376         ix86_tune_features[X86_TUNE_SSE_PACKED_SINGLE_INSN_OPTIMAL]
377 #define TARGET_SSE_SPLIT_REGS   ix86_tune_features[X86_TUNE_SSE_SPLIT_REGS]
378 #define TARGET_SSE_TYPELESS_STORES \
379         ix86_tune_features[X86_TUNE_SSE_TYPELESS_STORES]
380 #define TARGET_SSE_LOAD0_BY_PXOR ix86_tune_features[X86_TUNE_SSE_LOAD0_BY_PXOR]
381 #define TARGET_MEMORY_MISMATCH_STALL \
382         ix86_tune_features[X86_TUNE_MEMORY_MISMATCH_STALL]
383 #define TARGET_PROLOGUE_USING_MOVE \
384         ix86_tune_features[X86_TUNE_PROLOGUE_USING_MOVE]
385 #define TARGET_EPILOGUE_USING_MOVE \
386         ix86_tune_features[X86_TUNE_EPILOGUE_USING_MOVE]
387 #define TARGET_SHIFT1           ix86_tune_features[X86_TUNE_SHIFT1]
388 #define TARGET_USE_FFREEP       ix86_tune_features[X86_TUNE_USE_FFREEP]
389 #define TARGET_INTER_UNIT_MOVES ix86_tune_features[X86_TUNE_INTER_UNIT_MOVES]
390 #define TARGET_INTER_UNIT_CONVERSIONS\
391         ix86_tune_features[X86_TUNE_INTER_UNIT_CONVERSIONS]
392 #define TARGET_FOUR_JUMP_LIMIT  ix86_tune_features[X86_TUNE_FOUR_JUMP_LIMIT]
393 #define TARGET_SCHEDULE         ix86_tune_features[X86_TUNE_SCHEDULE]
394 #define TARGET_USE_BT           ix86_tune_features[X86_TUNE_USE_BT]
395 #define TARGET_USE_INCDEC       ix86_tune_features[X86_TUNE_USE_INCDEC]
396 #define TARGET_PAD_RETURNS      ix86_tune_features[X86_TUNE_PAD_RETURNS]
397 #define TARGET_PAD_SHORT_FUNCTION \
398         ix86_tune_features[X86_TUNE_PAD_SHORT_FUNCTION]
399 #define TARGET_EXT_80387_CONSTANTS \
400         ix86_tune_features[X86_TUNE_EXT_80387_CONSTANTS]
401 #define TARGET_SHORTEN_X87_SSE  ix86_tune_features[X86_TUNE_SHORTEN_X87_SSE]
402 #define TARGET_AVOID_VECTOR_DECODE \
403         ix86_tune_features[X86_TUNE_AVOID_VECTOR_DECODE]
404 #define TARGET_TUNE_PROMOTE_HIMODE_IMUL \
405         ix86_tune_features[X86_TUNE_PROMOTE_HIMODE_IMUL]
406 #define TARGET_SLOW_IMUL_IMM32_MEM \
407         ix86_tune_features[X86_TUNE_SLOW_IMUL_IMM32_MEM]
408 #define TARGET_SLOW_IMUL_IMM8   ix86_tune_features[X86_TUNE_SLOW_IMUL_IMM8]
409 #define TARGET_MOVE_M1_VIA_OR   ix86_tune_features[X86_TUNE_MOVE_M1_VIA_OR]
410 #define TARGET_NOT_UNPAIRABLE   ix86_tune_features[X86_TUNE_NOT_UNPAIRABLE]
411 #define TARGET_NOT_VECTORMODE   ix86_tune_features[X86_TUNE_NOT_VECTORMODE]
412 #define TARGET_USE_VECTOR_FP_CONVERTS \
413         ix86_tune_features[X86_TUNE_USE_VECTOR_FP_CONVERTS]
414 #define TARGET_USE_VECTOR_CONVERTS \
415         ix86_tune_features[X86_TUNE_USE_VECTOR_CONVERTS]
416 #define TARGET_FUSE_CMP_AND_BRANCH \
417         ix86_tune_features[X86_TUNE_FUSE_CMP_AND_BRANCH]
418 #define TARGET_OPT_AGU ix86_tune_features[X86_TUNE_OPT_AGU]
419 #define TARGET_VECTORIZE_DOUBLE \
420         ix86_tune_features[X86_TUNE_VECTORIZE_DOUBLE]
421
422 /* Feature tests against the various architecture variations.  */
423 enum ix86_arch_indices {
424   X86_ARCH_CMOVE,               /* || TARGET_SSE */
425   X86_ARCH_CMPXCHG,
426   X86_ARCH_CMPXCHG8B,
427   X86_ARCH_XADD,
428   X86_ARCH_BSWAP,
429
430   X86_ARCH_LAST
431 };
432
433 extern unsigned char ix86_arch_features[X86_ARCH_LAST];
434
435 #define TARGET_CMOVE            ix86_arch_features[X86_ARCH_CMOVE]
436 #define TARGET_CMPXCHG          ix86_arch_features[X86_ARCH_CMPXCHG]
437 #define TARGET_CMPXCHG8B        ix86_arch_features[X86_ARCH_CMPXCHG8B]
438 #define TARGET_XADD             ix86_arch_features[X86_ARCH_XADD]
439 #define TARGET_BSWAP            ix86_arch_features[X86_ARCH_BSWAP]
440
441 #define TARGET_FISTTP           (TARGET_SSE3 && TARGET_80387)
442
443 extern int x86_prefetch_sse;
444
445 #define TARGET_PREFETCH_SSE     x86_prefetch_sse
446
447 #define ASSEMBLER_DIALECT       (ix86_asm_dialect)
448
449 #define TARGET_SSE_MATH         ((ix86_fpmath & FPMATH_SSE) != 0)
450 #define TARGET_MIX_SSE_I387 \
451  ((ix86_fpmath & (FPMATH_SSE | FPMATH_387)) == (FPMATH_SSE | FPMATH_387))
452
453 #define TARGET_GNU_TLS          (ix86_tls_dialect == TLS_DIALECT_GNU)
454 #define TARGET_GNU2_TLS         (ix86_tls_dialect == TLS_DIALECT_GNU2)
455 #define TARGET_ANY_GNU_TLS      (TARGET_GNU_TLS || TARGET_GNU2_TLS)
456 #define TARGET_SUN_TLS          0
457
458 #ifndef TARGET_64BIT_DEFAULT
459 #define TARGET_64BIT_DEFAULT 0
460 #endif
461 #ifndef TARGET_TLS_DIRECT_SEG_REFS_DEFAULT
462 #define TARGET_TLS_DIRECT_SEG_REFS_DEFAULT 0
463 #endif
464
465 /* Fence to use after loop using storent.  */
466
467 extern tree x86_mfence;
468 #define FENCE_FOLLOWING_MOVNT x86_mfence
469
470 /* Once GDB has been enhanced to deal with functions without frame
471    pointers, we can change this to allow for elimination of
472    the frame pointer in leaf functions.  */
473 #define TARGET_DEFAULT 0
474
475 /* Extra bits to force.  */
476 #define TARGET_SUBTARGET_DEFAULT 0
477 #define TARGET_SUBTARGET_ISA_DEFAULT 0
478
479 /* Extra bits to force on w/ 32-bit mode.  */
480 #define TARGET_SUBTARGET32_DEFAULT 0
481 #define TARGET_SUBTARGET32_ISA_DEFAULT 0
482
483 /* Extra bits to force on w/ 64-bit mode.  */
484 #define TARGET_SUBTARGET64_DEFAULT 0
485 #define TARGET_SUBTARGET64_ISA_DEFAULT 0
486
487 /* Replace MACH-O, ifdefs by in-line tests, where possible. 
488    (a) Macros defined in config/i386/darwin.h  */
489 #define TARGET_MACHO 0
490 #define TARGET_MACHO_BRANCH_ISLANDS 0
491 #define MACHOPIC_ATT_STUB 0
492 /* (b) Macros defined in config/darwin.h  */
493 #define MACHO_DYNAMIC_NO_PIC_P 0
494 #define MACHOPIC_INDIRECT 0
495 #define MACHOPIC_PURE 0
496
497 /* For the Windows 64-bit ABI.  */
498 #define TARGET_64BIT_MS_ABI (TARGET_64BIT && ix86_cfun_abi () == MS_ABI)
499
500 /* This is re-defined by cygming.h.  */
501 #define TARGET_SEH 0
502
503 /* Available call abi.  */
504 enum calling_abi
505 {
506   SYSV_ABI = 0,
507   MS_ABI = 1
508 };
509
510 /* The abi used by target.  */
511 extern enum calling_abi ix86_abi;
512
513 /* The default abi used by target.  */
514 #define DEFAULT_ABI SYSV_ABI
515
516 /* Subtargets may reset this to 1 in order to enable 96-bit long double
517    with the rounding mode forced to 53 bits.  */
518 #define TARGET_96_ROUND_53_LONG_DOUBLE 0
519
520 /* -march=native handling only makes sense with compiler running on
521    an x86 or x86_64 chip.  If changing this condition, also change
522    the condition in driver-i386.c.  */
523 #if defined(__i386__) || defined(__x86_64__)
524 /* In driver-i386.c.  */
525 extern const char *host_detect_local_cpu (int argc, const char **argv);
526 #define EXTRA_SPEC_FUNCTIONS \
527   { "local_cpu_detect", host_detect_local_cpu },
528 #define HAVE_LOCAL_CPU_DETECT
529 #endif
530
531 #if TARGET_64BIT_DEFAULT
532 #define OPT_ARCH64 "!m32"
533 #define OPT_ARCH32 "m32"
534 #else
535 #define OPT_ARCH64 "m64"
536 #define OPT_ARCH32 "!m64"
537 #endif
538
539 /* Support for configure-time defaults of some command line options.
540    The order here is important so that -march doesn't squash the
541    tune or cpu values.  */
542 #define OPTION_DEFAULT_SPECS                                       \
543   {"parlib", "-lparlib -u force_parlib_symbols"},                          \
544   {"tune", "%{!mtune=*:%{!mcpu=*:%{!march=*:-mtune=%(VALUE)}}}" }, \
545   {"tune_32", "%{" OPT_ARCH32 ":%{!mtune=*:%{!mcpu=*:%{!march=*:-mtune=%(VALUE)}}}}" }, \
546   {"tune_64", "%{" OPT_ARCH64 ":%{!mtune=*:%{!mcpu=*:%{!march=*:-mtune=%(VALUE)}}}}" }, \
547   {"cpu", "%{!mtune=*:%{!mcpu=*:%{!march=*:-mtune=%(VALUE)}}}" },  \
548   {"cpu_32", "%{" OPT_ARCH32 ":%{!mtune=*:%{!mcpu=*:%{!march=*:-mtune=%(VALUE)}}}}" }, \
549   {"cpu_64", "%{" OPT_ARCH64 ":%{!mtune=*:%{!mcpu=*:%{!march=*:-mtune=%(VALUE)}}}}" }, \
550   {"arch", "%{!march=*:-march=%(VALUE)}"},                         \
551   {"arch_32", "%{" OPT_ARCH32 ":%{!march=*:-march=%(VALUE)}}"},    \
552   {"arch_64", "%{" OPT_ARCH64 ":%{!march=*:-march=%(VALUE)}}"},
553
554 /* Specs for the compiler proper */
555
556 #ifndef CC1_CPU_SPEC
557 #define CC1_CPU_SPEC_1 ""
558
559 #ifndef HAVE_LOCAL_CPU_DETECT
560 #define CC1_CPU_SPEC CC1_CPU_SPEC_1
561 #else
562 #define CC1_CPU_SPEC CC1_CPU_SPEC_1 \
563 "%{march=native:%>march=native %:local_cpu_detect(arch) \
564   %{!mtune=*:%>mtune=native %:local_cpu_detect(tune)}} \
565 %{mtune=native:%>mtune=native %:local_cpu_detect(tune)}"
566 #endif
567 #endif
568 \f
569 /* Target CPU builtins.  */
570 #define TARGET_CPU_CPP_BUILTINS() ix86_target_macros ()
571
572 /* Target Pragmas.  */
573 #define REGISTER_TARGET_PRAGMAS() ix86_register_pragmas ()
574
575 enum target_cpu_default
576 {
577   TARGET_CPU_DEFAULT_generic = 0,
578
579   TARGET_CPU_DEFAULT_i386,
580   TARGET_CPU_DEFAULT_i486,
581   TARGET_CPU_DEFAULT_pentium,
582   TARGET_CPU_DEFAULT_pentium_mmx,
583   TARGET_CPU_DEFAULT_pentiumpro,
584   TARGET_CPU_DEFAULT_pentium2,
585   TARGET_CPU_DEFAULT_pentium3,
586   TARGET_CPU_DEFAULT_pentium4,
587   TARGET_CPU_DEFAULT_pentium_m,
588   TARGET_CPU_DEFAULT_prescott,
589   TARGET_CPU_DEFAULT_nocona,
590   TARGET_CPU_DEFAULT_core2,
591   TARGET_CPU_DEFAULT_corei7,
592   TARGET_CPU_DEFAULT_atom,
593
594   TARGET_CPU_DEFAULT_geode,
595   TARGET_CPU_DEFAULT_k6,
596   TARGET_CPU_DEFAULT_k6_2,
597   TARGET_CPU_DEFAULT_k6_3,
598   TARGET_CPU_DEFAULT_athlon,
599   TARGET_CPU_DEFAULT_athlon_sse,
600   TARGET_CPU_DEFAULT_k8,
601   TARGET_CPU_DEFAULT_amdfam10,
602   TARGET_CPU_DEFAULT_bdver1,
603   TARGET_CPU_DEFAULT_btver1,
604
605   TARGET_CPU_DEFAULT_max
606 };
607
608 #ifndef CC1_SPEC
609 #define CC1_SPEC "%(cc1_cpu) "
610 #endif
611
612 /* This macro defines names of additional specifications to put in the
613    specs that can be used in various specifications like CC1_SPEC.  Its
614    definition is an initializer with a subgrouping for each command option.
615
616    Each subgrouping contains a string constant, that defines the
617    specification name, and a string constant that used by the GCC driver
618    program.
619
620    Do not define this macro if it does not need to do anything.  */
621
622 #ifndef SUBTARGET_EXTRA_SPECS
623 #define SUBTARGET_EXTRA_SPECS
624 #endif
625
626 #define EXTRA_SPECS                                                     \
627   { "cc1_cpu",  CC1_CPU_SPEC },                                         \
628   SUBTARGET_EXTRA_SPECS
629 \f
630
631 /* Set the value of FLT_EVAL_METHOD in float.h.  When using only the
632    FPU, assume that the fpcw is set to extended precision; when using
633    only SSE, rounding is correct; when using both SSE and the FPU,
634    the rounding precision is indeterminate, since either may be chosen
635    apparently at random.  */
636 #define TARGET_FLT_EVAL_METHOD \
637   (TARGET_MIX_SSE_I387 ? -1 : TARGET_SSE_MATH ? 0 : 2)
638
639 /* Whether to allow x87 floating-point arithmetic on MODE (one of
640    SFmode, DFmode and XFmode) in the current excess precision
641    configuration.  */
642 #define X87_ENABLE_ARITH(MODE) \
643   (flag_excess_precision == EXCESS_PRECISION_FAST || (MODE) == XFmode)
644
645 /* Likewise, whether to allow direct conversions from integer mode
646    IMODE (HImode, SImode or DImode) to MODE.  */
647 #define X87_ENABLE_FLOAT(MODE, IMODE)                   \
648   (flag_excess_precision == EXCESS_PRECISION_FAST       \
649    || (MODE) == XFmode                                  \
650    || ((MODE) == DFmode && (IMODE) == SImode)           \
651    || (IMODE) == HImode)
652
653 /* target machine storage layout */
654
655 #define SHORT_TYPE_SIZE 16
656 #define INT_TYPE_SIZE 32
657 #define LONG_LONG_TYPE_SIZE 64
658 #define FLOAT_TYPE_SIZE 32
659 #define DOUBLE_TYPE_SIZE 64
660 #define LONG_DOUBLE_TYPE_SIZE 80
661
662 #define WIDEST_HARDWARE_FP_SIZE LONG_DOUBLE_TYPE_SIZE
663
664 #if defined (TARGET_BI_ARCH) || TARGET_64BIT_DEFAULT
665 #define MAX_BITS_PER_WORD 64
666 #else
667 #define MAX_BITS_PER_WORD 32
668 #endif
669
670 /* Define this if most significant byte of a word is the lowest numbered.  */
671 /* That is true on the 80386.  */
672
673 #define BITS_BIG_ENDIAN 0
674
675 /* Define this if most significant byte of a word is the lowest numbered.  */
676 /* That is not true on the 80386.  */
677 #define BYTES_BIG_ENDIAN 0
678
679 /* Define this if most significant word of a multiword number is the lowest
680    numbered.  */
681 /* Not true for 80386 */
682 #define WORDS_BIG_ENDIAN 0
683
684 /* Width of a word, in units (bytes).  */
685 #define UNITS_PER_WORD          (TARGET_64BIT ? 8 : 4)
686
687 #ifndef IN_LIBGCC2
688 #define MIN_UNITS_PER_WORD      4
689 #endif
690
691 /* Allocation boundary (in *bits*) for storing arguments in argument list.  */
692 #define PARM_BOUNDARY BITS_PER_WORD
693
694 /* Boundary (in *bits*) on which stack pointer should be aligned.  */
695 #define STACK_BOUNDARY \
696  (TARGET_64BIT && ix86_abi == MS_ABI ? 128 : BITS_PER_WORD)
697
698 /* Stack boundary of the main function guaranteed by OS.  */
699 #define MAIN_STACK_BOUNDARY (TARGET_64BIT ? 128 : 32)
700
701 /* Minimum stack boundary.  */
702 #define MIN_STACK_BOUNDARY (TARGET_64BIT ? 128 : 32)
703
704 /* Boundary (in *bits*) on which the stack pointer prefers to be
705    aligned; the compiler cannot rely on having this alignment.  */
706 #define PREFERRED_STACK_BOUNDARY ix86_preferred_stack_boundary
707
708 /* It should be MIN_STACK_BOUNDARY.  But we set it to 128 bits for
709    both 32bit and 64bit, to support codes that need 128 bit stack
710    alignment for SSE instructions, but can't realign the stack.  */
711 #define PREFERRED_STACK_BOUNDARY_DEFAULT 128
712
713 /* 1 if -mstackrealign should be turned on by default.  It will
714    generate an alternate prologue and epilogue that realigns the
715    runtime stack if nessary.  This supports mixing codes that keep a
716    4-byte aligned stack, as specified by i386 psABI, with codes that
717    need a 16-byte aligned stack, as required by SSE instructions.  */
718 #define STACK_REALIGN_DEFAULT 0
719
720 /* Boundary (in *bits*) on which the incoming stack is aligned.  */
721 #define INCOMING_STACK_BOUNDARY ix86_incoming_stack_boundary
722
723 /* Target OS keeps a vector-aligned (128-bit, 16-byte) stack.  This is
724    mandatory for the 64-bit ABI, and may or may not be true for other
725    operating systems.  */
726 #define TARGET_KEEPS_VECTOR_ALIGNED_STACK TARGET_64BIT
727
728 /* Minimum allocation boundary for the code of a function.  */
729 #define FUNCTION_BOUNDARY 8
730
731 /* C++ stores the virtual bit in the lowest bit of function pointers.  */
732 #define TARGET_PTRMEMFUNC_VBIT_LOCATION ptrmemfunc_vbit_in_pfn
733
734 /* Minimum size in bits of the largest boundary to which any
735    and all fundamental data types supported by the hardware
736    might need to be aligned. No data type wants to be aligned
737    rounder than this.
738
739    Pentium+ prefers DFmode values to be aligned to 64 bit boundary
740    and Pentium Pro XFmode values at 128 bit boundaries.  */
741
742 #define BIGGEST_ALIGNMENT (TARGET_AVX ? 256 : 128)
743
744 /* Maximum stack alignment.  */
745 #define MAX_STACK_ALIGNMENT MAX_OFILE_ALIGNMENT
746
747 /* Alignment value for attribute ((aligned)).  It is a constant since
748    it is the part of the ABI.  We shouldn't change it with -mavx.  */
749 #define ATTRIBUTE_ALIGNED_VALUE 128
750
751 /* Decide whether a variable of mode MODE should be 128 bit aligned.  */
752 #define ALIGN_MODE_128(MODE) \
753  ((MODE) == XFmode || SSE_REG_MODE_P (MODE))
754
755 /* The published ABIs say that doubles should be aligned on word
756    boundaries, so lower the alignment for structure fields unless
757    -malign-double is set.  */
758
759 /* ??? Blah -- this macro is used directly by libobjc.  Since it
760    supports no vector modes, cut out the complexity and fall back
761    on BIGGEST_FIELD_ALIGNMENT.  */
762 #ifdef IN_TARGET_LIBS
763 #ifdef __x86_64__
764 #define BIGGEST_FIELD_ALIGNMENT 128
765 #else
766 #define BIGGEST_FIELD_ALIGNMENT 32
767 #endif
768 #else
769 #define ADJUST_FIELD_ALIGN(FIELD, COMPUTED) \
770    x86_field_alignment (FIELD, COMPUTED)
771 #endif
772
773 /* If defined, a C expression to compute the alignment given to a
774    constant that is being placed in memory.  EXP is the constant
775    and ALIGN is the alignment that the object would ordinarily have.
776    The value of this macro is used instead of that alignment to align
777    the object.
778
779    If this macro is not defined, then ALIGN is used.
780
781    The typical use of this macro is to increase alignment for string
782    constants to be word aligned so that `strcpy' calls that copy
783    constants can be done inline.  */
784
785 #define CONSTANT_ALIGNMENT(EXP, ALIGN) ix86_constant_alignment ((EXP), (ALIGN))
786
787 /* If defined, a C expression to compute the alignment for a static
788    variable.  TYPE is the data type, and ALIGN is the alignment that
789    the object would ordinarily have.  The value of this macro is used
790    instead of that alignment to align the object.
791
792    If this macro is not defined, then ALIGN is used.
793
794    One use of this macro is to increase alignment of medium-size
795    data to make it all fit in fewer cache lines.  Another is to
796    cause character arrays to be word-aligned so that `strcpy' calls
797    that copy constants to character arrays can be done inline.  */
798
799 #define DATA_ALIGNMENT(TYPE, ALIGN) ix86_data_alignment ((TYPE), (ALIGN))
800
801 /* If defined, a C expression to compute the alignment for a local
802    variable.  TYPE is the data type, and ALIGN is the alignment that
803    the object would ordinarily have.  The value of this macro is used
804    instead of that alignment to align the object.
805
806    If this macro is not defined, then ALIGN is used.
807
808    One use of this macro is to increase alignment of medium-size
809    data to make it all fit in fewer cache lines.  */
810
811 #define LOCAL_ALIGNMENT(TYPE, ALIGN) \
812   ix86_local_alignment ((TYPE), VOIDmode, (ALIGN))
813
814 /* If defined, a C expression to compute the alignment for stack slot.
815    TYPE is the data type, MODE is the widest mode available, and ALIGN
816    is the alignment that the slot would ordinarily have.  The value of
817    this macro is used instead of that alignment to align the slot.
818
819    If this macro is not defined, then ALIGN is used when TYPE is NULL,
820    Otherwise, LOCAL_ALIGNMENT will be used.
821
822    One use of this macro is to set alignment of stack slot to the
823    maximum alignment of all possible modes which the slot may have.  */
824
825 #define STACK_SLOT_ALIGNMENT(TYPE, MODE, ALIGN) \
826   ix86_local_alignment ((TYPE), (MODE), (ALIGN))
827
828 /* If defined, a C expression to compute the alignment for a local
829    variable DECL.
830
831    If this macro is not defined, then
832    LOCAL_ALIGNMENT (TREE_TYPE (DECL), DECL_ALIGN (DECL)) will be used.
833
834    One use of this macro is to increase alignment of medium-size
835    data to make it all fit in fewer cache lines.  */
836
837 #define LOCAL_DECL_ALIGNMENT(DECL) \
838   ix86_local_alignment ((DECL), VOIDmode, DECL_ALIGN (DECL))
839
840 /* If defined, a C expression to compute the minimum required alignment
841    for dynamic stack realignment purposes for EXP (a TYPE or DECL),
842    MODE, assuming normal alignment ALIGN.
843
844    If this macro is not defined, then (ALIGN) will be used.  */
845
846 #define MINIMUM_ALIGNMENT(EXP, MODE, ALIGN) \
847   ix86_minimum_alignment (EXP, MODE, ALIGN)
848
849
850 /* Set this nonzero if move instructions will actually fail to work
851    when given unaligned data.  */
852 #define STRICT_ALIGNMENT 0
853
854 /* If bit field type is int, don't let it cross an int,
855    and give entire struct the alignment of an int.  */
856 /* Required on the 386 since it doesn't have bit-field insns.  */
857 #define PCC_BITFIELD_TYPE_MATTERS 1
858 \f
859 /* Standard register usage.  */
860
861 /* This processor has special stack-like registers.  See reg-stack.c
862    for details.  */
863
864 #define STACK_REGS
865
866 #define IS_STACK_MODE(MODE)                                     \
867   (((MODE) == SFmode && !(TARGET_SSE && TARGET_SSE_MATH))       \
868    || ((MODE) == DFmode && !(TARGET_SSE2 && TARGET_SSE_MATH))   \
869    || (MODE) == XFmode)
870
871 /* Cover class containing the stack registers.  */
872 #define STACK_REG_COVER_CLASS FLOAT_REGS
873
874 /* Number of actual hardware registers.
875    The hardware registers are assigned numbers for the compiler
876    from 0 to just below FIRST_PSEUDO_REGISTER.
877    All registers that the compiler knows about must be given numbers,
878    even those that are not normally considered general registers.
879
880    In the 80386 we give the 8 general purpose registers the numbers 0-7.
881    We number the floating point registers 8-15.
882    Note that registers 0-7 can be accessed as a  short or int,
883    while only 0-3 may be used with byte `mov' instructions.
884
885    Reg 16 does not correspond to any hardware register, but instead
886    appears in the RTL as an argument pointer prior to reload, and is
887    eliminated during reloading in favor of either the stack or frame
888    pointer.  */
889
890 #define FIRST_PSEUDO_REGISTER 53
891
892 /* Number of hardware registers that go into the DWARF-2 unwind info.
893    If not defined, equals FIRST_PSEUDO_REGISTER.  */
894
895 #define DWARF_FRAME_REGISTERS 17
896
897 /* 1 for registers that have pervasive standard uses
898    and are not available for the register allocator.
899    On the 80386, the stack pointer is such, as is the arg pointer.
900
901    The value is zero if the register is not fixed on either 32 or
902    64 bit targets, one if the register if fixed on both 32 and 64
903    bit targets, two if it is only fixed on 32bit targets and three
904    if its only fixed on 64bit targets.
905    Proper values are computed in TARGET_CONDITIONAL_REGISTER_USAGE.
906  */
907 #define FIXED_REGISTERS                                         \
908 /*ax,dx,cx,bx,si,di,bp,sp,st,st1,st2,st3,st4,st5,st6,st7*/      \
909 {  0, 0, 0, 0, 0, 0, 0, 1, 0,  0,  0,  0,  0,  0,  0,  0,       \
910 /*arg,flags,fpsr,fpcr,frame*/                                   \
911     1,    1,   1,   1,    1,                                    \
912 /*xmm0,xmm1,xmm2,xmm3,xmm4,xmm5,xmm6,xmm7*/                     \
913      0,   0,   0,   0,   0,   0,   0,   0,                      \
914 /* mm0, mm1, mm2, mm3, mm4, mm5, mm6, mm7*/                     \
915      0,   0,   0,   0,   0,   0,   0,   0,                      \
916 /*  r8,  r9, r10, r11, r12, r13, r14, r15*/                     \
917      2,   2,   2,   2,   2,   2,   2,   2,                      \
918 /*xmm8,xmm9,xmm10,xmm11,xmm12,xmm13,xmm14,xmm15*/               \
919      2,   2,    2,    2,    2,    2,    2,    2 }
920
921
922 /* 1 for registers not available across function calls.
923    These must include the FIXED_REGISTERS and also any
924    registers that can be used without being saved.
925    The latter must include the registers where values are returned
926    and the register where structure-value addresses are passed.
927    Aside from that, you can include as many other registers as you like.
928
929    The value is zero if the register is not call used on either 32 or
930    64 bit targets, one if the register if call used on both 32 and 64
931    bit targets, two if it is only call used on 32bit targets and three
932    if its only call used on 64bit targets.
933    Proper values are computed in TARGET_CONDITIONAL_REGISTER_USAGE.
934 */
935 #define CALL_USED_REGISTERS                                     \
936 /*ax,dx,cx,bx,si,di,bp,sp,st,st1,st2,st3,st4,st5,st6,st7*/      \
937 {  1, 1, 1, 0, 3, 3, 0, 1, 1,  1,  1,  1,  1,  1,  1,  1,       \
938 /*arg,flags,fpsr,fpcr,frame*/                                   \
939     1,   1,    1,   1,    1,                                    \
940 /*xmm0,xmm1,xmm2,xmm3,xmm4,xmm5,xmm6,xmm7*/                     \
941      1,   1,   1,   1,   1,   1,   1,   1,                      \
942 /* mm0, mm1, mm2, mm3, mm4, mm5, mm6, mm7*/                     \
943      1,   1,   1,   1,   1,   1,   1,   1,                      \
944 /*  r8,  r9, r10, r11, r12, r13, r14, r15*/                     \
945      1,   1,   1,   1,   2,   2,   2,   2,                      \
946 /*xmm8,xmm9,xmm10,xmm11,xmm12,xmm13,xmm14,xmm15*/               \
947      1,   1,    1,    1,    1,    1,    1,    1 }
948
949 /* Order in which to allocate registers.  Each register must be
950    listed once, even those in FIXED_REGISTERS.  List frame pointer
951    late and fixed registers last.  Note that, in general, we prefer
952    registers listed in CALL_USED_REGISTERS, keeping the others
953    available for storage of persistent values.
954
955    The ADJUST_REG_ALLOC_ORDER actually overwrite the order,
956    so this is just empty initializer for array.  */
957
958 #define REG_ALLOC_ORDER                                         \
959 {  0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17,\
960    18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31, 32,  \
961    33, 34, 35, 36, 37, 38, 39, 40, 41, 42, 43, 44, 45, 46, 47,  \
962    48, 49, 50, 51, 52 }
963
964 /* ADJUST_REG_ALLOC_ORDER is a macro which permits reg_alloc_order
965    to be rearranged based on a particular function.  When using sse math,
966    we want to allocate SSE before x87 registers and vice versa.  */
967
968 #define ADJUST_REG_ALLOC_ORDER x86_order_regs_for_local_alloc ()
969
970
971 #define OVERRIDE_ABI_FORMAT(FNDECL) ix86_call_abi_override (FNDECL)
972
973 /* Return number of consecutive hard regs needed starting at reg REGNO
974    to hold something of mode MODE.
975    This is ordinarily the length in words of a value of mode MODE
976    but can be less for certain modes in special long registers.
977
978    Actually there are no two word move instructions for consecutive
979    registers.  And only registers 0-3 may have mov byte instructions
980    applied to them.  */
981
982 #define HARD_REGNO_NREGS(REGNO, MODE)                                   \
983   (FP_REGNO_P (REGNO) || SSE_REGNO_P (REGNO) || MMX_REGNO_P (REGNO)     \
984    ? (COMPLEX_MODE_P (MODE) ? 2 : 1)                                    \
985    : ((MODE) == XFmode                                                  \
986       ? (TARGET_64BIT ? 2 : 3)                                          \
987       : (MODE) == XCmode                                                \
988       ? (TARGET_64BIT ? 4 : 6)                                          \
989       : ((GET_MODE_SIZE (MODE) + UNITS_PER_WORD - 1) / UNITS_PER_WORD)))
990
991 #define HARD_REGNO_NREGS_HAS_PADDING(REGNO, MODE)                       \
992   ((TARGET_128BIT_LONG_DOUBLE && !TARGET_64BIT)                         \
993    ? (FP_REGNO_P (REGNO) || SSE_REGNO_P (REGNO) || MMX_REGNO_P (REGNO)  \
994       ? 0                                                               \
995       : ((MODE) == XFmode || (MODE) == XCmode))                         \
996    : 0)
997
998 #define HARD_REGNO_NREGS_WITH_PADDING(REGNO, MODE) ((MODE) == XFmode ? 4 : 8)
999
1000 #define VALID_AVX256_REG_MODE(MODE)                                     \
1001   ((MODE) == V32QImode || (MODE) == V16HImode || (MODE) == V8SImode     \
1002    || (MODE) == V4DImode || (MODE) == V8SFmode || (MODE) == V4DFmode)
1003
1004 #define VALID_SSE2_REG_MODE(MODE)                                       \
1005   ((MODE) == V16QImode || (MODE) == V8HImode || (MODE) == V2DFmode      \
1006    || (MODE) == V2DImode || (MODE) == DFmode)
1007
1008 #define VALID_SSE_REG_MODE(MODE)                                        \
1009   ((MODE) == V1TImode || (MODE) == TImode                               \
1010    || (MODE) == V4SFmode || (MODE) == V4SImode                          \
1011    || (MODE) == SFmode || (MODE) == TFmode)
1012
1013 #define VALID_MMX_REG_MODE_3DNOW(MODE) \
1014   ((MODE) == V2SFmode || (MODE) == SFmode)
1015
1016 #define VALID_MMX_REG_MODE(MODE)                                        \
1017   ((MODE == V1DImode) || (MODE) == DImode                               \
1018    || (MODE) == V2SImode || (MODE) == SImode                            \
1019    || (MODE) == V4HImode || (MODE) == V8QImode)
1020
1021 #define VALID_DFP_MODE_P(MODE) \
1022   ((MODE) == SDmode || (MODE) == DDmode || (MODE) == TDmode)
1023
1024 #define VALID_FP_MODE_P(MODE)                                           \
1025   ((MODE) == SFmode || (MODE) == DFmode || (MODE) == XFmode             \
1026    || (MODE) == SCmode || (MODE) == DCmode || (MODE) == XCmode)         \
1027
1028 #define VALID_INT_MODE_P(MODE)                                          \
1029   ((MODE) == QImode || (MODE) == HImode || (MODE) == SImode             \
1030    || (MODE) == DImode                                                  \
1031    || (MODE) == CQImode || (MODE) == CHImode || (MODE) == CSImode       \
1032    || (MODE) == CDImode                                                 \
1033    || (TARGET_64BIT && ((MODE) == TImode || (MODE) == CTImode           \
1034                         || (MODE) == TFmode || (MODE) == TCmode)))
1035
1036 /* Return true for modes passed in SSE registers.  */
1037 #define SSE_REG_MODE_P(MODE)                                            \
1038   ((MODE) == V1TImode || (MODE) == TImode || (MODE) == V16QImode        \
1039    || (MODE) == TFmode || (MODE) == V8HImode || (MODE) == V2DFmode      \
1040    || (MODE) == V2DImode || (MODE) == V4SFmode || (MODE) == V4SImode    \
1041    || (MODE) == V32QImode || (MODE) == V16HImode || (MODE) == V8SImode  \
1042    || (MODE) == V4DImode || (MODE) == V8SFmode || (MODE) == V4DFmode)
1043
1044 /* Value is 1 if hard register REGNO can hold a value of machine-mode MODE.  */
1045
1046 #define HARD_REGNO_MODE_OK(REGNO, MODE) \
1047    ix86_hard_regno_mode_ok ((REGNO), (MODE))
1048
1049 /* Value is 1 if it is a good idea to tie two pseudo registers
1050    when one has mode MODE1 and one has mode MODE2.
1051    If HARD_REGNO_MODE_OK could produce different values for MODE1 and MODE2,
1052    for any hard reg, then this must be 0 for correct output.  */
1053
1054 #define MODES_TIEABLE_P(MODE1, MODE2)  ix86_modes_tieable_p (MODE1, MODE2)
1055
1056 /* It is possible to write patterns to move flags; but until someone
1057    does it,  */
1058 #define AVOID_CCMODE_COPIES
1059
1060 /* Specify the modes required to caller save a given hard regno.
1061    We do this on i386 to prevent flags from being saved at all.
1062
1063    Kill any attempts to combine saving of modes.  */
1064
1065 #define HARD_REGNO_CALLER_SAVE_MODE(REGNO, NREGS, MODE)                 \
1066   (CC_REGNO_P (REGNO) ? VOIDmode                                        \
1067    : (MODE) == VOIDmode && (NREGS) != 1 ? VOIDmode                      \
1068    : (MODE) == VOIDmode ? choose_hard_reg_mode ((REGNO), (NREGS), false) \
1069    : (MODE) == HImode && !TARGET_PARTIAL_REG_STALL ? SImode             \
1070    : (MODE) == QImode && (REGNO) > BX_REG && !TARGET_64BIT ? SImode     \
1071    : (MODE))
1072
1073 /* The only ABI that saves SSE registers across calls is Win64 (thus no
1074    need to check the current ABI here), and with AVX enabled Win64 only
1075    guarantees that the low 16 bytes are saved.  */
1076 #define HARD_REGNO_CALL_PART_CLOBBERED(REGNO, MODE)             \
1077   (SSE_REGNO_P (REGNO) && GET_MODE_SIZE (MODE) > 16)
1078
1079 /* Specify the registers used for certain standard purposes.
1080    The values of these macros are register numbers.  */
1081
1082 /* on the 386 the pc register is %eip, and is not usable as a general
1083    register.  The ordinary mov instructions won't work */
1084 /* #define PC_REGNUM  */
1085
1086 /* Register to use for pushing function arguments.  */
1087 #define STACK_POINTER_REGNUM 7
1088
1089 /* Base register for access to local variables of the function.  */
1090 #define HARD_FRAME_POINTER_REGNUM 6
1091
1092 /* Base register for access to local variables of the function.  */
1093 #define FRAME_POINTER_REGNUM 20
1094
1095 /* First floating point reg */
1096 #define FIRST_FLOAT_REG 8
1097
1098 /* First & last stack-like regs */
1099 #define FIRST_STACK_REG FIRST_FLOAT_REG
1100 #define LAST_STACK_REG (FIRST_FLOAT_REG + 7)
1101
1102 #define FIRST_SSE_REG (FRAME_POINTER_REGNUM + 1)
1103 #define LAST_SSE_REG  (FIRST_SSE_REG + 7)
1104
1105 #define FIRST_MMX_REG  (LAST_SSE_REG + 1)
1106 #define LAST_MMX_REG   (FIRST_MMX_REG + 7)
1107
1108 #define FIRST_REX_INT_REG  (LAST_MMX_REG + 1)
1109 #define LAST_REX_INT_REG   (FIRST_REX_INT_REG + 7)
1110
1111 #define FIRST_REX_SSE_REG  (LAST_REX_INT_REG + 1)
1112 #define LAST_REX_SSE_REG   (FIRST_REX_SSE_REG + 7)
1113
1114 /* Override this in other tm.h files to cope with various OS lossage
1115    requiring a frame pointer.  */
1116 #ifndef SUBTARGET_FRAME_POINTER_REQUIRED
1117 #define SUBTARGET_FRAME_POINTER_REQUIRED 0
1118 #endif
1119
1120 /* Make sure we can access arbitrary call frames.  */
1121 #define SETUP_FRAME_ADDRESSES()  ix86_setup_frame_addresses ()
1122
1123 /* Base register for access to arguments of the function.  */
1124 #define ARG_POINTER_REGNUM 16
1125
1126 /* Register to hold the addressing base for position independent
1127    code access to data items.  We don't use PIC pointer for 64bit
1128    mode.  Define the regnum to dummy value to prevent gcc from
1129    pessimizing code dealing with EBX.
1130
1131    To avoid clobbering a call-saved register unnecessarily, we renumber
1132    the pic register when possible.  The change is visible after the
1133    prologue has been emitted.  */
1134
1135 #define REAL_PIC_OFFSET_TABLE_REGNUM  BX_REG
1136
1137 #define PIC_OFFSET_TABLE_REGNUM                         \
1138   ((TARGET_64BIT && ix86_cmodel == CM_SMALL_PIC)        \
1139    || !flag_pic ? INVALID_REGNUM                        \
1140    : reload_completed ? REGNO (pic_offset_table_rtx)    \
1141    : REAL_PIC_OFFSET_TABLE_REGNUM)
1142
1143 #define GOT_SYMBOL_NAME "_GLOBAL_OFFSET_TABLE_"
1144
1145 /* This is overridden by <cygwin.h>.  */
1146 #define MS_AGGREGATE_RETURN 0
1147
1148 /* This is overridden by <netware.h>.  */
1149 #define KEEP_AGGREGATE_RETURN_POINTER 0
1150 \f
1151 /* Define the classes of registers for register constraints in the
1152    machine description.  Also define ranges of constants.
1153
1154    One of the classes must always be named ALL_REGS and include all hard regs.
1155    If there is more than one class, another class must be named NO_REGS
1156    and contain no registers.
1157
1158    The name GENERAL_REGS must be the name of a class (or an alias for
1159    another name such as ALL_REGS).  This is the class of registers
1160    that is allowed by "g" or "r" in a register constraint.
1161    Also, registers outside this class are allocated only when
1162    instructions express preferences for them.
1163
1164    The classes must be numbered in nondecreasing order; that is,
1165    a larger-numbered class must never be contained completely
1166    in a smaller-numbered class.
1167
1168    For any two classes, it is very desirable that there be another
1169    class that represents their union.
1170
1171    It might seem that class BREG is unnecessary, since no useful 386
1172    opcode needs reg %ebx.  But some systems pass args to the OS in ebx,
1173    and the "b" register constraint is useful in asms for syscalls.
1174
1175    The flags, fpsr and fpcr registers are in no class.  */
1176
1177 enum reg_class
1178 {
1179   NO_REGS,
1180   AREG, DREG, CREG, BREG, SIREG, DIREG,
1181   AD_REGS,                      /* %eax/%edx for DImode */
1182   CLOBBERED_REGS,               /* call-clobbered integers */
1183   Q_REGS,                       /* %eax %ebx %ecx %edx */
1184   NON_Q_REGS,                   /* %esi %edi %ebp %esp */
1185   INDEX_REGS,                   /* %eax %ebx %ecx %edx %esi %edi %ebp */
1186   LEGACY_REGS,                  /* %eax %ebx %ecx %edx %esi %edi %ebp %esp */
1187   GENERAL_REGS,                 /* %eax %ebx %ecx %edx %esi %edi %ebp %esp
1188                                    %r8 %r9 %r10 %r11 %r12 %r13 %r14 %r15 */
1189   FP_TOP_REG, FP_SECOND_REG,    /* %st(0) %st(1) */
1190   FLOAT_REGS,
1191   SSE_FIRST_REG,
1192   SSE_REGS,
1193   MMX_REGS,
1194   FP_TOP_SSE_REGS,
1195   FP_SECOND_SSE_REGS,
1196   FLOAT_SSE_REGS,
1197   FLOAT_INT_REGS,
1198   INT_SSE_REGS,
1199   FLOAT_INT_SSE_REGS,
1200   ALL_REGS, LIM_REG_CLASSES
1201 };
1202
1203 #define N_REG_CLASSES ((int) LIM_REG_CLASSES)
1204
1205 #define INTEGER_CLASS_P(CLASS) \
1206   reg_class_subset_p ((CLASS), GENERAL_REGS)
1207 #define FLOAT_CLASS_P(CLASS) \
1208   reg_class_subset_p ((CLASS), FLOAT_REGS)
1209 #define SSE_CLASS_P(CLASS) \
1210   reg_class_subset_p ((CLASS), SSE_REGS)
1211 #define MMX_CLASS_P(CLASS) \
1212   ((CLASS) == MMX_REGS)
1213 #define MAYBE_INTEGER_CLASS_P(CLASS) \
1214   reg_classes_intersect_p ((CLASS), GENERAL_REGS)
1215 #define MAYBE_FLOAT_CLASS_P(CLASS) \
1216   reg_classes_intersect_p ((CLASS), FLOAT_REGS)
1217 #define MAYBE_SSE_CLASS_P(CLASS) \
1218   reg_classes_intersect_p (SSE_REGS, (CLASS))
1219 #define MAYBE_MMX_CLASS_P(CLASS) \
1220   reg_classes_intersect_p (MMX_REGS, (CLASS))
1221
1222 #define Q_CLASS_P(CLASS) \
1223   reg_class_subset_p ((CLASS), Q_REGS)
1224
1225 /* Give names of register classes as strings for dump file.  */
1226
1227 #define REG_CLASS_NAMES \
1228 {  "NO_REGS",                           \
1229    "AREG", "DREG", "CREG", "BREG",      \
1230    "SIREG", "DIREG",                    \
1231    "AD_REGS",                           \
1232    "CLOBBERED_REGS",                    \
1233    "Q_REGS", "NON_Q_REGS",              \
1234    "INDEX_REGS",                        \
1235    "LEGACY_REGS",                       \
1236    "GENERAL_REGS",                      \
1237    "FP_TOP_REG", "FP_SECOND_REG",       \
1238    "FLOAT_REGS",                        \
1239    "SSE_FIRST_REG",                     \
1240    "SSE_REGS",                          \
1241    "MMX_REGS",                          \
1242    "FP_TOP_SSE_REGS",                   \
1243    "FP_SECOND_SSE_REGS",                \
1244    "FLOAT_SSE_REGS",                    \
1245    "FLOAT_INT_REGS",                    \
1246    "INT_SSE_REGS",                      \
1247    "FLOAT_INT_SSE_REGS",                \
1248    "ALL_REGS" }
1249
1250 /* Define which registers fit in which classes.  This is an initializer
1251    for a vector of HARD_REG_SET of length N_REG_CLASSES.
1252
1253    Note that the default setting of CLOBBERED_REGS is for 32-bit; this
1254    is adjusted by TARGET_CONDITIONAL_REGISTER_USAGE for the 64-bit ABI
1255    in effect.  */
1256
1257 #define REG_CLASS_CONTENTS                                              \
1258 {     { 0x00,     0x0 },                                                \
1259       { 0x01,     0x0 }, { 0x02, 0x0 }, /* AREG, DREG */                \
1260       { 0x04,     0x0 }, { 0x08, 0x0 }, /* CREG, BREG */                \
1261       { 0x10,     0x0 }, { 0x20, 0x0 }, /* SIREG, DIREG */              \
1262       { 0x03,     0x0 },                /* AD_REGS */                   \
1263       { 0x07,     0x0 },                /* CLOBBERED_REGS */            \
1264       { 0x0f,     0x0 },                /* Q_REGS */                    \
1265   { 0x1100f0,  0x1fe0 },                /* NON_Q_REGS */                \
1266       { 0x7f,  0x1fe0 },                /* INDEX_REGS */                \
1267   { 0x1100ff,     0x0 },                /* LEGACY_REGS */               \
1268   { 0x1100ff,  0x1fe0 },                /* GENERAL_REGS */              \
1269      { 0x100,     0x0 }, { 0x0200, 0x0 },/* FP_TOP_REG, FP_SECOND_REG */\
1270     { 0xff00,     0x0 },                /* FLOAT_REGS */                \
1271   { 0x200000,     0x0 },                /* SSE_FIRST_REG */             \
1272 { 0x1fe00000,0x1fe000 },                /* SSE_REGS */                  \
1273 { 0xe0000000,    0x1f },                /* MMX_REGS */                  \
1274 { 0x1fe00100,0x1fe000 },                /* FP_TOP_SSE_REG */            \
1275 { 0x1fe00200,0x1fe000 },                /* FP_SECOND_SSE_REG */         \
1276 { 0x1fe0ff00,0x1fe000 },                /* FLOAT_SSE_REGS */            \
1277    { 0x1ffff,  0x1fe0 },                /* FLOAT_INT_REGS */            \
1278 { 0x1fe100ff,0x1fffe0 },                /* INT_SSE_REGS */              \
1279 { 0x1fe1ffff,0x1fffe0 },                /* FLOAT_INT_SSE_REGS */        \
1280 { 0xffffffff,0x1fffff }                                                 \
1281 }
1282
1283 /* The same information, inverted:
1284    Return the class number of the smallest class containing
1285    reg number REGNO.  This could be a conditional expression
1286    or could index an array.  */
1287
1288 #define REGNO_REG_CLASS(REGNO) (regclass_map[REGNO])
1289
1290 /* When this hook returns true for MODE, the compiler allows
1291    registers explicitly used in the rtl to be used as spill registers
1292    but prevents the compiler from extending the lifetime of these
1293    registers.  */
1294 #define TARGET_SMALL_REGISTER_CLASSES_FOR_MODE_P hook_bool_mode_true
1295
1296 #define QI_REG_P(X) (REG_P (X) && REGNO (X) <= BX_REG)
1297
1298 #define GENERAL_REGNO_P(N) \
1299   ((N) <= STACK_POINTER_REGNUM || REX_INT_REGNO_P (N))
1300
1301 #define GENERAL_REG_P(X) \
1302   (REG_P (X) && GENERAL_REGNO_P (REGNO (X)))
1303
1304 #define ANY_QI_REG_P(X) (TARGET_64BIT ? GENERAL_REG_P(X) : QI_REG_P (X))
1305
1306 #define REX_INT_REGNO_P(N) \
1307   IN_RANGE ((N), FIRST_REX_INT_REG, LAST_REX_INT_REG)
1308 #define REX_INT_REG_P(X) (REG_P (X) && REX_INT_REGNO_P (REGNO (X)))
1309
1310 #define FP_REG_P(X) (REG_P (X) && FP_REGNO_P (REGNO (X)))
1311 #define FP_REGNO_P(N) IN_RANGE ((N), FIRST_STACK_REG, LAST_STACK_REG)
1312 #define ANY_FP_REG_P(X) (REG_P (X) && ANY_FP_REGNO_P (REGNO (X)))
1313 #define ANY_FP_REGNO_P(N) (FP_REGNO_P (N) || SSE_REGNO_P (N))
1314
1315 #define X87_FLOAT_MODE_P(MODE)  \
1316   (TARGET_80387 && ((MODE) == SFmode || (MODE) == DFmode || (MODE) == XFmode))
1317
1318 #define SSE_REG_P(N) (REG_P (N) && SSE_REGNO_P (REGNO (N)))
1319 #define SSE_REGNO_P(N)                                          \
1320   (IN_RANGE ((N), FIRST_SSE_REG, LAST_SSE_REG)                  \
1321    || REX_SSE_REGNO_P (N))
1322
1323 #define REX_SSE_REGNO_P(N) \
1324   IN_RANGE ((N), FIRST_REX_SSE_REG, LAST_REX_SSE_REG)
1325
1326 #define SSE_REGNO(N) \
1327   ((N) < 8 ? FIRST_SSE_REG + (N) : FIRST_REX_SSE_REG + (N) - 8)
1328
1329 #define SSE_FLOAT_MODE_P(MODE) \
1330   ((TARGET_SSE && (MODE) == SFmode) || (TARGET_SSE2 && (MODE) == DFmode))
1331
1332 #define SSE_VEC_FLOAT_MODE_P(MODE) \
1333   ((TARGET_SSE && (MODE) == V4SFmode) || (TARGET_SSE2 && (MODE) == V2DFmode))
1334
1335 #define AVX_FLOAT_MODE_P(MODE) \
1336   (TARGET_AVX && ((MODE) == SFmode || (MODE) == DFmode))
1337
1338 #define AVX128_VEC_FLOAT_MODE_P(MODE) \
1339   (TARGET_AVX && ((MODE) == V4SFmode || (MODE) == V2DFmode))
1340
1341 #define AVX256_VEC_FLOAT_MODE_P(MODE) \
1342   (TARGET_AVX && ((MODE) == V8SFmode || (MODE) == V4DFmode))
1343
1344 #define AVX_VEC_FLOAT_MODE_P(MODE) \
1345   (TARGET_AVX && ((MODE) == V4SFmode || (MODE) == V2DFmode \
1346                   || (MODE) == V8SFmode || (MODE) == V4DFmode))
1347
1348 #define FMA4_VEC_FLOAT_MODE_P(MODE) \
1349   (TARGET_FMA4 && ((MODE) == V4SFmode || (MODE) == V2DFmode \
1350                   || (MODE) == V8SFmode || (MODE) == V4DFmode))
1351
1352 #define MMX_REG_P(XOP) (REG_P (XOP) && MMX_REGNO_P (REGNO (XOP)))
1353 #define MMX_REGNO_P(N) IN_RANGE ((N), FIRST_MMX_REG, LAST_MMX_REG)
1354
1355 #define STACK_REG_P(XOP) (REG_P (XOP) && STACK_REGNO_P (REGNO (XOP)))
1356 #define STACK_REGNO_P(N) IN_RANGE ((N), FIRST_STACK_REG, LAST_STACK_REG)
1357
1358 #define STACK_TOP_P(XOP) (REG_P (XOP) && REGNO (XOP) == FIRST_STACK_REG)
1359
1360 #define CC_REG_P(X) (REG_P (X) && CC_REGNO_P (REGNO (X)))
1361 #define CC_REGNO_P(X) ((X) == FLAGS_REG || (X) == FPSR_REG)
1362
1363 /* The class value for index registers, and the one for base regs.  */
1364
1365 #define INDEX_REG_CLASS INDEX_REGS
1366 #define BASE_REG_CLASS GENERAL_REGS
1367
1368 /* Place additional restrictions on the register class to use when it
1369    is necessary to be able to hold a value of mode MODE in a reload
1370    register for which class CLASS would ordinarily be used.  */
1371
1372 #define LIMIT_RELOAD_CLASS(MODE, CLASS)                         \
1373   ((MODE) == QImode && !TARGET_64BIT                            \
1374    && ((CLASS) == ALL_REGS || (CLASS) == GENERAL_REGS           \
1375        || (CLASS) == LEGACY_REGS || (CLASS) == INDEX_REGS)      \
1376    ? Q_REGS : (CLASS))
1377
1378 /* If we are copying between general and FP registers, we need a memory
1379    location. The same is true for SSE and MMX registers.  */
1380 #define SECONDARY_MEMORY_NEEDED(CLASS1, CLASS2, MODE) \
1381   ix86_secondary_memory_needed ((CLASS1), (CLASS2), (MODE), 1)
1382
1383 /* Get_secondary_mem widens integral modes to BITS_PER_WORD.
1384    There is no need to emit full 64 bit move on 64 bit targets
1385    for integral modes that can be moved using 32 bit move.  */
1386 #define SECONDARY_MEMORY_NEEDED_MODE(MODE)                      \
1387   (GET_MODE_BITSIZE (MODE) < 32 && INTEGRAL_MODE_P (MODE)       \
1388    ? mode_for_size (32, GET_MODE_CLASS (MODE), 0)               \
1389    : MODE)
1390
1391 /* Return the maximum number of consecutive registers
1392    needed to represent mode MODE in a register of class CLASS.  */
1393 /* On the 80386, this is the size of MODE in words,
1394    except in the FP regs, where a single reg is always enough.  */
1395 #define CLASS_MAX_NREGS(CLASS, MODE)                                    \
1396   (MAYBE_INTEGER_CLASS_P (CLASS)                                        \
1397    ? ((MODE) == XFmode                                                  \
1398       ? (TARGET_64BIT ? 2 : 3)                                          \
1399       : (MODE) == XCmode                                                \
1400       ? (TARGET_64BIT ? 4 : 6)                                          \
1401       : ((GET_MODE_SIZE (MODE) + UNITS_PER_WORD - 1) / UNITS_PER_WORD)) \
1402    : (COMPLEX_MODE_P (MODE) ? 2 : 1))
1403
1404 /* Return a class of registers that cannot change FROM mode to TO mode.  */
1405
1406 #define CANNOT_CHANGE_MODE_CLASS(FROM, TO, CLASS) \
1407   ix86_cannot_change_mode_class (FROM, TO, CLASS)
1408 \f
1409 /* Stack layout; function entry, exit and calling.  */
1410
1411 /* Define this if pushing a word on the stack
1412    makes the stack pointer a smaller address.  */
1413 #define STACK_GROWS_DOWNWARD
1414
1415 /* Define this to nonzero if the nominal address of the stack frame
1416    is at the high-address end of the local variables;
1417    that is, each additional local variable allocated
1418    goes at a more negative offset in the frame.  */
1419 #define FRAME_GROWS_DOWNWARD 1
1420
1421 /* Offset within stack frame to start allocating local variables at.
1422    If FRAME_GROWS_DOWNWARD, this is the offset to the END of the
1423    first local allocated.  Otherwise, it is the offset to the BEGINNING
1424    of the first local allocated.  */
1425 #define STARTING_FRAME_OFFSET 0
1426
1427 /* If we generate an insn to push BYTES bytes, this says how many the stack
1428    pointer really advances by.  On 386, we have pushw instruction that
1429    decrements by exactly 2 no matter what the position was, there is no pushb.
1430
1431    But as CIE data alignment factor on this arch is -4 for 32bit targets
1432    and -8 for 64bit targets, we need to make sure all stack pointer adjustments
1433    are in multiple of 4 for 32bit targets and 8 for 64bit targets.  */
1434
1435 #define PUSH_ROUNDING(BYTES) \
1436   (((BYTES) + UNITS_PER_WORD - 1) & -UNITS_PER_WORD)
1437
1438 /* If defined, the maximum amount of space required for outgoing arguments
1439    will be computed and placed into the variable `crtl->outgoing_args_size'.
1440    No space will be pushed onto the stack for each call; instead, the
1441    function prologue should increase the stack frame size by this amount.  
1442    
1443    MS ABI seem to require 16 byte alignment everywhere except for function
1444    prologue and apilogue.  This is not possible without
1445    ACCUMULATE_OUTGOING_ARGS.  */
1446
1447 #define ACCUMULATE_OUTGOING_ARGS \
1448   (TARGET_ACCUMULATE_OUTGOING_ARGS || ix86_cfun_abi () == MS_ABI)
1449
1450 /* If defined, a C expression whose value is nonzero when we want to use PUSH
1451    instructions to pass outgoing arguments.  */
1452
1453 #define PUSH_ARGS (TARGET_PUSH_ARGS && !ACCUMULATE_OUTGOING_ARGS)
1454
1455 /* We want the stack and args grow in opposite directions, even if
1456    PUSH_ARGS is 0.  */
1457 #define PUSH_ARGS_REVERSED 1
1458
1459 /* Offset of first parameter from the argument pointer register value.  */
1460 #define FIRST_PARM_OFFSET(FNDECL) 0
1461
1462 /* Define this macro if functions should assume that stack space has been
1463    allocated for arguments even when their values are passed in registers.
1464
1465    The value of this macro is the size, in bytes, of the area reserved for
1466    arguments passed in registers for the function represented by FNDECL.
1467
1468    This space can be allocated by the caller, or be a part of the
1469    machine-dependent stack frame: `OUTGOING_REG_PARM_STACK_SPACE' says
1470    which.  */
1471 #define REG_PARM_STACK_SPACE(FNDECL) ix86_reg_parm_stack_space (FNDECL)
1472
1473 #define OUTGOING_REG_PARM_STACK_SPACE(FNTYPE) \
1474   (ix86_function_type_abi (FNTYPE) == MS_ABI)
1475
1476 /* Define how to find the value returned by a library function
1477    assuming the value has mode MODE.  */
1478
1479 #define LIBCALL_VALUE(MODE) ix86_libcall_value (MODE)
1480
1481 /* Define the size of the result block used for communication between
1482    untyped_call and untyped_return.  The block contains a DImode value
1483    followed by the block used by fnsave and frstor.  */
1484
1485 #define APPLY_RESULT_SIZE (8+108)
1486
1487 /* 1 if N is a possible register number for function argument passing.  */
1488 #define FUNCTION_ARG_REGNO_P(N) ix86_function_arg_regno_p (N)
1489
1490 /* Define a data type for recording info about an argument list
1491    during the scan of that argument list.  This data type should
1492    hold all necessary information about the function itself
1493    and about the args processed so far, enough to enable macros
1494    such as FUNCTION_ARG to determine where the next arg should go.  */
1495
1496 typedef struct ix86_args {
1497   int words;                    /* # words passed so far */
1498   int nregs;                    /* # registers available for passing */
1499   int regno;                    /* next available register number */
1500   int fastcall;                 /* fastcall or thiscall calling convention
1501                                    is used */
1502   int sse_words;                /* # sse words passed so far */
1503   int sse_nregs;                /* # sse registers available for passing */
1504   int warn_avx;                 /* True when we want to warn about AVX ABI.  */
1505   int warn_sse;                 /* True when we want to warn about SSE ABI.  */
1506   int warn_mmx;                 /* True when we want to warn about MMX ABI.  */
1507   int sse_regno;                /* next available sse register number */
1508   int mmx_words;                /* # mmx words passed so far */
1509   int mmx_nregs;                /* # mmx registers available for passing */
1510   int mmx_regno;                /* next available mmx register number */
1511   int maybe_vaarg;              /* true for calls to possibly vardic fncts.  */
1512   int caller;                   /* true if it is caller.  */
1513   int float_in_sse;             /* Set to 1 or 2 for 32bit targets if
1514                                    SFmode/DFmode arguments should be passed
1515                                    in SSE registers.  Otherwise 0.  */
1516   enum calling_abi call_abi;    /* Set to SYSV_ABI for sysv abi. Otherwise
1517                                    MS_ABI for ms abi.  */
1518 } CUMULATIVE_ARGS;
1519
1520 /* Initialize a variable CUM of type CUMULATIVE_ARGS
1521    for a call to a function whose data type is FNTYPE.
1522    For a library call, FNTYPE is 0.  */
1523
1524 #define INIT_CUMULATIVE_ARGS(CUM, FNTYPE, LIBNAME, FNDECL, N_NAMED_ARGS) \
1525   init_cumulative_args (&(CUM), (FNTYPE), (LIBNAME), (FNDECL), \
1526                         (N_NAMED_ARGS) != -1)
1527
1528 /* Output assembler code to FILE to increment profiler label # LABELNO
1529    for profiling a function entry.  */
1530
1531 #define FUNCTION_PROFILER(FILE, LABELNO) x86_function_profiler (FILE, LABELNO)
1532
1533 #define MCOUNT_NAME "_mcount"
1534
1535 #define MCOUNT_NAME_BEFORE_PROLOGUE "__fentry__"
1536
1537 #define PROFILE_COUNT_REGISTER "edx"
1538
1539 /* EXIT_IGNORE_STACK should be nonzero if, when returning from a function,
1540    the stack pointer does not matter.  The value is tested only in
1541    functions that have frame pointers.
1542    No definition is equivalent to always zero.  */
1543 /* Note on the 386 it might be more efficient not to define this since
1544    we have to restore it ourselves from the frame pointer, in order to
1545    use pop */
1546
1547 #define EXIT_IGNORE_STACK 1
1548
1549 /* Output assembler code for a block containing the constant parts
1550    of a trampoline, leaving space for the variable parts.  */
1551
1552 /* On the 386, the trampoline contains two instructions:
1553      mov #STATIC,ecx
1554      jmp FUNCTION
1555    The trampoline is generated entirely at runtime.  The operand of JMP
1556    is the address of FUNCTION relative to the instruction following the
1557    JMP (which is 5 bytes long).  */
1558
1559 /* Length in units of the trampoline for entering a nested function.  */
1560
1561 #define TRAMPOLINE_SIZE (TARGET_64BIT ? 24 : 10)
1562 \f
1563 /* Definitions for register eliminations.
1564
1565    This is an array of structures.  Each structure initializes one pair
1566    of eliminable registers.  The "from" register number is given first,
1567    followed by "to".  Eliminations of the same "from" register are listed
1568    in order of preference.
1569
1570    There are two registers that can always be eliminated on the i386.
1571    The frame pointer and the arg pointer can be replaced by either the
1572    hard frame pointer or to the stack pointer, depending upon the
1573    circumstances.  The hard frame pointer is not used before reload and
1574    so it is not eligible for elimination.  */
1575
1576 #define ELIMINABLE_REGS                                 \
1577 {{ ARG_POINTER_REGNUM, STACK_POINTER_REGNUM},           \
1578  { ARG_POINTER_REGNUM, HARD_FRAME_POINTER_REGNUM},      \
1579  { FRAME_POINTER_REGNUM, STACK_POINTER_REGNUM},         \
1580  { FRAME_POINTER_REGNUM, HARD_FRAME_POINTER_REGNUM}}    \
1581
1582 /* Define the offset between two registers, one to be eliminated, and the other
1583    its replacement, at the start of a routine.  */
1584
1585 #define INITIAL_ELIMINATION_OFFSET(FROM, TO, OFFSET) \
1586   ((OFFSET) = ix86_initial_elimination_offset ((FROM), (TO)))
1587 \f
1588 /* Addressing modes, and classification of registers for them.  */
1589
1590 /* Macros to check register numbers against specific register classes.  */
1591
1592 /* These assume that REGNO is a hard or pseudo reg number.
1593    They give nonzero only if REGNO is a hard reg of the suitable class
1594    or a pseudo reg currently allocated to a suitable hard reg.
1595    Since they use reg_renumber, they are safe only once reg_renumber
1596    has been allocated, which happens in local-alloc.c.  */
1597
1598 #define REGNO_OK_FOR_INDEX_P(REGNO)                                     \
1599   ((REGNO) < STACK_POINTER_REGNUM                                       \
1600    || REX_INT_REGNO_P (REGNO)                                           \
1601    || (unsigned) reg_renumber[(REGNO)] < STACK_POINTER_REGNUM           \
1602    || REX_INT_REGNO_P ((unsigned) reg_renumber[(REGNO)]))
1603
1604 #define REGNO_OK_FOR_BASE_P(REGNO)                                      \
1605   (GENERAL_REGNO_P (REGNO)                                              \
1606    || (REGNO) == ARG_POINTER_REGNUM                                     \
1607    || (REGNO) == FRAME_POINTER_REGNUM                                   \
1608    || GENERAL_REGNO_P ((unsigned) reg_renumber[(REGNO)]))
1609
1610 /* The macros REG_OK_FOR..._P assume that the arg is a REG rtx
1611    and check its validity for a certain class.
1612    We have two alternate definitions for each of them.
1613    The usual definition accepts all pseudo regs; the other rejects
1614    them unless they have been allocated suitable hard regs.
1615    The symbol REG_OK_STRICT causes the latter definition to be used.
1616
1617    Most source files want to accept pseudo regs in the hope that
1618    they will get allocated to the class that the insn wants them to be in.
1619    Source files for reload pass need to be strict.
1620    After reload, it makes no difference, since pseudo regs have
1621    been eliminated by then.  */
1622
1623
1624 /* Non strict versions, pseudos are ok.  */
1625 #define REG_OK_FOR_INDEX_NONSTRICT_P(X)                                 \
1626   (REGNO (X) < STACK_POINTER_REGNUM                                     \
1627    || REX_INT_REGNO_P (REGNO (X))                                       \
1628    || REGNO (X) >= FIRST_PSEUDO_REGISTER)
1629
1630 #define REG_OK_FOR_BASE_NONSTRICT_P(X)                                  \
1631   (GENERAL_REGNO_P (REGNO (X))                                          \
1632    || REGNO (X) == ARG_POINTER_REGNUM                                   \
1633    || REGNO (X) == FRAME_POINTER_REGNUM                                 \
1634    || REGNO (X) >= FIRST_PSEUDO_REGISTER)
1635
1636 /* Strict versions, hard registers only */
1637 #define REG_OK_FOR_INDEX_STRICT_P(X) REGNO_OK_FOR_INDEX_P (REGNO (X))
1638 #define REG_OK_FOR_BASE_STRICT_P(X)  REGNO_OK_FOR_BASE_P (REGNO (X))
1639
1640 #ifndef REG_OK_STRICT
1641 #define REG_OK_FOR_INDEX_P(X)  REG_OK_FOR_INDEX_NONSTRICT_P (X)
1642 #define REG_OK_FOR_BASE_P(X)   REG_OK_FOR_BASE_NONSTRICT_P (X)
1643
1644 #else
1645 #define REG_OK_FOR_INDEX_P(X)  REG_OK_FOR_INDEX_STRICT_P (X)
1646 #define REG_OK_FOR_BASE_P(X)   REG_OK_FOR_BASE_STRICT_P (X)
1647 #endif
1648
1649 /* TARGET_LEGITIMATE_ADDRESS_P recognizes an RTL expression
1650    that is a valid memory address for an instruction.
1651    The MODE argument is the machine mode for the MEM expression
1652    that wants to use this address.
1653
1654    The other macros defined here are used only in TARGET_LEGITIMATE_ADDRESS_P,
1655    except for CONSTANT_ADDRESS_P which is usually machine-independent.
1656
1657    See legitimize_pic_address in i386.c for details as to what
1658    constitutes a legitimate address when -fpic is used.  */
1659
1660 #define MAX_REGS_PER_ADDRESS 2
1661
1662 #define CONSTANT_ADDRESS_P(X)  constant_address_p (X)
1663
1664 /* Nonzero if the constant value X is a legitimate general operand.
1665    It is given that X satisfies CONSTANT_P or is a CONST_DOUBLE.  */
1666
1667 #define LEGITIMATE_CONSTANT_P(X)  legitimate_constant_p (X)
1668
1669 /* If defined, a C expression to determine the base term of address X.
1670    This macro is used in only one place: `find_base_term' in alias.c.
1671
1672    It is always safe for this macro to not be defined.  It exists so
1673    that alias analysis can understand machine-dependent addresses.
1674
1675    The typical use of this macro is to handle addresses containing
1676    a label_ref or symbol_ref within an UNSPEC.  */
1677
1678 #define FIND_BASE_TERM(X) ix86_find_base_term (X)
1679
1680 /* Nonzero if the constant value X is a legitimate general operand
1681    when generating PIC code.  It is given that flag_pic is on and
1682    that X satisfies CONSTANT_P or is a CONST_DOUBLE.  */
1683
1684 #define LEGITIMATE_PIC_OPERAND_P(X) legitimate_pic_operand_p (X)
1685
1686 #define SYMBOLIC_CONST(X)       \
1687   (GET_CODE (X) == SYMBOL_REF                                           \
1688    || GET_CODE (X) == LABEL_REF                                         \
1689    || (GET_CODE (X) == CONST && symbolic_reference_mentioned_p (X)))
1690 \f
1691 /* Max number of args passed in registers.  If this is more than 3, we will
1692    have problems with ebx (register #4), since it is a caller save register and
1693    is also used as the pic register in ELF.  So for now, don't allow more than
1694    3 registers to be passed in registers.  */
1695
1696 /* Abi specific values for REGPARM_MAX and SSE_REGPARM_MAX */
1697 #define X86_64_REGPARM_MAX 6
1698 #define X86_64_MS_REGPARM_MAX 4
1699
1700 #define X86_32_REGPARM_MAX 3
1701
1702 #define REGPARM_MAX                                                     \
1703   (TARGET_64BIT                                                         \
1704    ? (TARGET_64BIT_MS_ABI                                               \
1705       ? X86_64_MS_REGPARM_MAX                                           \
1706       : X86_64_REGPARM_MAX)                                             \
1707    : X86_32_REGPARM_MAX)
1708
1709 #define X86_64_SSE_REGPARM_MAX 8
1710 #define X86_64_MS_SSE_REGPARM_MAX 4
1711
1712 #define X86_32_SSE_REGPARM_MAX (TARGET_SSE ? (TARGET_MACHO ? 4 : 3) : 0)
1713
1714 #define SSE_REGPARM_MAX                                                 \
1715   (TARGET_64BIT                                                         \
1716    ? (TARGET_64BIT_MS_ABI                                               \
1717       ? X86_64_MS_SSE_REGPARM_MAX                                       \
1718       : X86_64_SSE_REGPARM_MAX)                                         \
1719    : X86_32_SSE_REGPARM_MAX)
1720
1721 #define MMX_REGPARM_MAX (TARGET_64BIT ? 0 : (TARGET_MMX ? 3 : 0))
1722 \f
1723 /* Specify the machine mode that this machine uses
1724    for the index in the tablejump instruction.  */
1725 #define CASE_VECTOR_MODE \
1726  (!TARGET_64BIT || (flag_pic && ix86_cmodel != CM_LARGE_PIC) ? SImode : DImode)
1727
1728 /* Define this as 1 if `char' should by default be signed; else as 0.  */
1729 #define DEFAULT_SIGNED_CHAR 1
1730
1731 /* Max number of bytes we can move from memory to memory
1732    in one reasonably fast instruction.  */
1733 #define MOVE_MAX 16
1734
1735 /* MOVE_MAX_PIECES is the number of bytes at a time which we can
1736    move efficiently, as opposed to  MOVE_MAX which is the maximum
1737    number of bytes we can move with a single instruction.  */
1738 #define MOVE_MAX_PIECES UNITS_PER_WORD
1739
1740 /* If a memory-to-memory move would take MOVE_RATIO or more simple
1741    move-instruction pairs, we will do a movmem or libcall instead.
1742    Increasing the value will always make code faster, but eventually
1743    incurs high cost in increased code size.
1744
1745    If you don't define this, a reasonable default is used.  */
1746
1747 #define MOVE_RATIO(speed) ((speed) ? ix86_cost->move_ratio : 3)
1748
1749 /* If a clear memory operation would take CLEAR_RATIO or more simple
1750    move-instruction sequences, we will do a clrmem or libcall instead.  */
1751
1752 #define CLEAR_RATIO(speed) ((speed) ? MIN (6, ix86_cost->move_ratio) : 2)
1753
1754 /* Define if shifts truncate the shift count which implies one can
1755    omit a sign-extension or zero-extension of a shift count.
1756
1757    On i386, shifts do truncate the count.  But bit test instructions
1758    take the modulo of the bit offset operand.  */
1759
1760 /* #define SHIFT_COUNT_TRUNCATED */
1761
1762 /* Value is 1 if truncating an integer of INPREC bits to OUTPREC bits
1763    is done just by pretending it is already truncated.  */
1764 #define TRULY_NOOP_TRUNCATION(OUTPREC, INPREC) 1
1765
1766 /* A macro to update M and UNSIGNEDP when an object whose type is
1767    TYPE and which has the specified mode and signedness is to be
1768    stored in a register.  This macro is only called when TYPE is a
1769    scalar type.
1770
1771    On i386 it is sometimes useful to promote HImode and QImode
1772    quantities to SImode.  The choice depends on target type.  */
1773
1774 #define PROMOTE_MODE(MODE, UNSIGNEDP, TYPE)             \
1775 do {                                                    \
1776   if (((MODE) == HImode && TARGET_PROMOTE_HI_REGS)      \
1777       || ((MODE) == QImode && TARGET_PROMOTE_QI_REGS))  \
1778     (MODE) = SImode;                                    \
1779 } while (0)
1780
1781 /* Specify the machine mode that pointers have.
1782    After generation of rtl, the compiler makes no further distinction
1783    between pointers and any other objects of this machine mode.  */
1784 #define Pmode (TARGET_64BIT ? DImode : SImode)
1785
1786 /* A function address in a call instruction
1787    is a byte address (for indexing purposes)
1788    so give the MEM rtx a byte's mode.  */
1789 #define FUNCTION_MODE QImode
1790 \f
1791
1792 /* A C expression for the cost of a branch instruction.  A value of 1
1793    is the default; other values are interpreted relative to that.  */
1794
1795 #define BRANCH_COST(speed_p, predictable_p) \
1796   (!(speed_p) ? 2 : (predictable_p) ? 0 : ix86_branch_cost)
1797
1798 /* Define this macro as a C expression which is nonzero if accessing
1799    less than a word of memory (i.e. a `char' or a `short') is no
1800    faster than accessing a word of memory, i.e., if such access
1801    require more than one instruction or if there is no difference in
1802    cost between byte and (aligned) word loads.
1803
1804    When this macro is not defined, the compiler will access a field by
1805    finding the smallest containing object; when it is defined, a
1806    fullword load will be used if alignment permits.  Unless bytes
1807    accesses are faster than word accesses, using word accesses is
1808    preferable since it may eliminate subsequent memory access if
1809    subsequent accesses occur to other fields in the same word of the
1810    structure, but to different bytes.  */
1811
1812 #define SLOW_BYTE_ACCESS 0
1813
1814 /* Nonzero if access to memory by shorts is slow and undesirable.  */
1815 #define SLOW_SHORT_ACCESS 0
1816
1817 /* Define this macro to be the value 1 if unaligned accesses have a
1818    cost many times greater than aligned accesses, for example if they
1819    are emulated in a trap handler.
1820
1821    When this macro is nonzero, the compiler will act as if
1822    `STRICT_ALIGNMENT' were nonzero when generating code for block
1823    moves.  This can cause significantly more instructions to be
1824    produced.  Therefore, do not set this macro nonzero if unaligned
1825    accesses only add a cycle or two to the time for a memory access.
1826
1827    If the value of this macro is always zero, it need not be defined.  */
1828
1829 /* #define SLOW_UNALIGNED_ACCESS(MODE, ALIGN) 0 */
1830
1831 /* Define this macro if it is as good or better to call a constant
1832    function address than to call an address kept in a register.
1833
1834    Desirable on the 386 because a CALL with a constant address is
1835    faster than one with a register address.  */
1836
1837 #define NO_FUNCTION_CSE
1838 \f
1839 /* Given a comparison code (EQ, NE, etc.) and the first operand of a COMPARE,
1840    return the mode to be used for the comparison.
1841
1842    For floating-point equality comparisons, CCFPEQmode should be used.
1843    VOIDmode should be used in all other cases.
1844
1845    For integer comparisons against zero, reduce to CCNOmode or CCZmode if
1846    possible, to allow for more combinations.  */
1847
1848 #define SELECT_CC_MODE(OP, X, Y) ix86_cc_mode ((OP), (X), (Y))
1849
1850 /* Return nonzero if MODE implies a floating point inequality can be
1851    reversed.  */
1852
1853 #define REVERSIBLE_CC_MODE(MODE) 1
1854
1855 /* A C expression whose value is reversed condition code of the CODE for
1856    comparison done in CC_MODE mode.  */
1857 #define REVERSE_CONDITION(CODE, MODE) ix86_reverse_condition ((CODE), (MODE))
1858
1859 \f
1860 /* Control the assembler format that we output, to the extent
1861    this does not vary between assemblers.  */
1862
1863 /* How to refer to registers in assembler output.
1864    This sequence is indexed by compiler's hard-register-number (see above).  */
1865
1866 /* In order to refer to the first 8 regs as 32-bit regs, prefix an "e".
1867    For non floating point regs, the following are the HImode names.
1868
1869    For float regs, the stack top is sometimes referred to as "%st(0)"
1870    instead of just "%st".  TARGET_PRINT_OPERAND handles this with the
1871    "y" code.  */
1872
1873 #define HI_REGISTER_NAMES                                               \
1874 {"ax","dx","cx","bx","si","di","bp","sp",                               \
1875  "st","st(1)","st(2)","st(3)","st(4)","st(5)","st(6)","st(7)",          \
1876  "argp", "flags", "fpsr", "fpcr", "frame",                              \
1877  "xmm0","xmm1","xmm2","xmm3","xmm4","xmm5","xmm6","xmm7",               \
1878  "mm0", "mm1", "mm2", "mm3", "mm4", "mm5", "mm6", "mm7",                \
1879  "r8", "r9", "r10", "r11", "r12", "r13", "r14", "r15",                  \
1880  "xmm8", "xmm9", "xmm10", "xmm11", "xmm12", "xmm13", "xmm14", "xmm15"}
1881
1882 #define REGISTER_NAMES HI_REGISTER_NAMES
1883
1884 /* Table of additional register names to use in user input.  */
1885
1886 #define ADDITIONAL_REGISTER_NAMES \
1887 { { "eax", 0 }, { "edx", 1 }, { "ecx", 2 }, { "ebx", 3 },       \
1888   { "esi", 4 }, { "edi", 5 }, { "ebp", 6 }, { "esp", 7 },       \
1889   { "rax", 0 }, { "rdx", 1 }, { "rcx", 2 }, { "rbx", 3 },       \
1890   { "rsi", 4 }, { "rdi", 5 }, { "rbp", 6 }, { "rsp", 7 },       \
1891   { "al", 0 }, { "dl", 1 }, { "cl", 2 }, { "bl", 3 },           \
1892   { "ah", 0 }, { "dh", 1 }, { "ch", 2 }, { "bh", 3 } }
1893
1894 /* Note we are omitting these since currently I don't know how
1895 to get gcc to use these, since they want the same but different
1896 number as al, and ax.
1897 */
1898
1899 #define QI_REGISTER_NAMES \
1900 {"al", "dl", "cl", "bl", "sil", "dil", "bpl", "spl",}
1901
1902 /* These parallel the array above, and can be used to access bits 8:15
1903    of regs 0 through 3.  */
1904
1905 #define QI_HIGH_REGISTER_NAMES \
1906 {"ah", "dh", "ch", "bh", }
1907
1908 /* How to renumber registers for dbx and gdb.  */
1909
1910 #define DBX_REGISTER_NUMBER(N) \
1911   (TARGET_64BIT ? dbx64_register_map[(N)] : dbx_register_map[(N)])
1912
1913 extern int const dbx_register_map[FIRST_PSEUDO_REGISTER];
1914 extern int const dbx64_register_map[FIRST_PSEUDO_REGISTER];
1915 extern int const svr4_dbx_register_map[FIRST_PSEUDO_REGISTER];
1916
1917 /* Before the prologue, RA is at 0(%esp).  */
1918 #define INCOMING_RETURN_ADDR_RTX \
1919   gen_rtx_MEM (VOIDmode, gen_rtx_REG (VOIDmode, STACK_POINTER_REGNUM))
1920
1921 /* After the prologue, RA is at -4(AP) in the current frame.  */
1922 #define RETURN_ADDR_RTX(COUNT, FRAME)                                      \
1923   ((COUNT) == 0                                                            \
1924    ? gen_rtx_MEM (Pmode, plus_constant (arg_pointer_rtx, -UNITS_PER_WORD)) \
1925    : gen_rtx_MEM (Pmode, plus_constant (FRAME, UNITS_PER_WORD)))
1926
1927 /* PC is dbx register 8; let's use that column for RA.  */
1928 #define DWARF_FRAME_RETURN_COLUMN       (TARGET_64BIT ? 16 : 8)
1929
1930 /* Before the prologue, the top of the frame is at 4(%esp).  */
1931 #define INCOMING_FRAME_SP_OFFSET UNITS_PER_WORD
1932
1933 /* Describe how we implement __builtin_eh_return.  */
1934 #define EH_RETURN_DATA_REGNO(N) ((N) <= DX_REG ? (N) : INVALID_REGNUM)
1935 #define EH_RETURN_STACKADJ_RTX  gen_rtx_REG (Pmode, CX_REG)
1936
1937
1938 /* Select a format to encode pointers in exception handling data.  CODE
1939    is 0 for data, 1 for code labels, 2 for function pointers.  GLOBAL is
1940    true if the symbol may be affected by dynamic relocations.
1941
1942    ??? All x86 object file formats are capable of representing this.
1943    After all, the relocation needed is the same as for the call insn.
1944    Whether or not a particular assembler allows us to enter such, I
1945    guess we'll have to see.  */
1946 #define ASM_PREFERRED_EH_DATA_FORMAT(CODE, GLOBAL)                      \
1947   asm_preferred_eh_data_format ((CODE), (GLOBAL))
1948
1949 /* This is how to output an insn to push a register on the stack.
1950    It need not be very fast code.  */
1951
1952 #define ASM_OUTPUT_REG_PUSH(FILE, REGNO)  \
1953 do {                                                                    \
1954   if (TARGET_64BIT)                                                     \
1955     asm_fprintf ((FILE), "\tpush{q}\t%%r%s\n",                          \
1956                  reg_names[(REGNO)] + (REX_INT_REGNO_P (REGNO) != 0));  \
1957   else                                                                  \
1958     asm_fprintf ((FILE), "\tpush{l}\t%%e%s\n", reg_names[(REGNO)]);     \
1959 } while (0)
1960
1961 /* This is how to output an insn to pop a register from the stack.
1962    It need not be very fast code.  */
1963
1964 #define ASM_OUTPUT_REG_POP(FILE, REGNO)  \
1965 do {                                                                    \
1966   if (TARGET_64BIT)                                                     \
1967     asm_fprintf ((FILE), "\tpop{q}\t%%r%s\n",                           \
1968                  reg_names[(REGNO)] + (REX_INT_REGNO_P (REGNO) != 0));  \
1969   else                                                                  \
1970     asm_fprintf ((FILE), "\tpop{l}\t%%e%s\n", reg_names[(REGNO)]);      \
1971 } while (0)
1972
1973 /* This is how to output an element of a case-vector that is absolute.  */
1974
1975 #define ASM_OUTPUT_ADDR_VEC_ELT(FILE, VALUE)  \
1976   ix86_output_addr_vec_elt ((FILE), (VALUE))
1977
1978 /* This is how to output an element of a case-vector that is relative.  */
1979
1980 #define ASM_OUTPUT_ADDR_DIFF_ELT(FILE, BODY, VALUE, REL) \
1981   ix86_output_addr_diff_elt ((FILE), (VALUE), (REL))
1982
1983 /* When we see %v, we will print the 'v' prefix if TARGET_AVX is true.  */
1984
1985 #define ASM_OUTPUT_AVX_PREFIX(STREAM, PTR)      \
1986 {                                               \
1987   if ((PTR)[0] == '%' && (PTR)[1] == 'v')       \
1988     (PTR) += TARGET_AVX ? 1 : 2;                \
1989 }
1990
1991 /* A C statement or statements which output an assembler instruction
1992    opcode to the stdio stream STREAM.  The macro-operand PTR is a
1993    variable of type `char *' which points to the opcode name in
1994    its "internal" form--the form that is written in the machine
1995    description.  */
1996
1997 #define ASM_OUTPUT_OPCODE(STREAM, PTR) \
1998   ASM_OUTPUT_AVX_PREFIX ((STREAM), (PTR))
1999
2000 /* A C statement to output to the stdio stream FILE an assembler
2001    command to pad the location counter to a multiple of 1<<LOG
2002    bytes if it is within MAX_SKIP bytes.  */
2003
2004 #ifdef HAVE_GAS_MAX_SKIP_P2ALIGN
2005 #undef  ASM_OUTPUT_MAX_SKIP_PAD
2006 #define ASM_OUTPUT_MAX_SKIP_PAD(FILE, LOG, MAX_SKIP)                    \
2007   if ((LOG) != 0)                                                       \
2008     {                                                                   \
2009       if ((MAX_SKIP) == 0)                                              \
2010         fprintf ((FILE), "\t.p2align %d\n", (LOG));                     \
2011       else                                                              \
2012         fprintf ((FILE), "\t.p2align %d,,%d\n", (LOG), (MAX_SKIP));     \
2013     }
2014 #endif
2015
2016 /* Write the extra assembler code needed to declare a function
2017    properly.  */
2018
2019 #undef ASM_OUTPUT_FUNCTION_LABEL
2020 #define ASM_OUTPUT_FUNCTION_LABEL(FILE, NAME, DECL) \
2021   ix86_asm_output_function_label (FILE, NAME, DECL)
2022
2023 /* Under some conditions we need jump tables in the text section,
2024    because the assembler cannot handle label differences between
2025    sections.  This is the case for x86_64 on Mach-O for example.  */
2026
2027 #define JUMP_TABLES_IN_TEXT_SECTION \
2028   (flag_pic && ((TARGET_MACHO && TARGET_64BIT) \
2029    || (!TARGET_64BIT && !HAVE_AS_GOTOFF_IN_DATA)))
2030
2031 /* Switch to init or fini section via SECTION_OP, emit a call to FUNC,
2032    and switch back.  For x86 we do this only to save a few bytes that
2033    would otherwise be unused in the text section.  */
2034 #define CRT_MKSTR2(VAL) #VAL
2035 #define CRT_MKSTR(x) CRT_MKSTR2(x)
2036
2037 #define CRT_CALL_STATIC_FUNCTION(SECTION_OP, FUNC)              \
2038    asm (SECTION_OP "\n\t"                                       \
2039         "call " CRT_MKSTR(__USER_LABEL_PREFIX__) #FUNC "\n"     \
2040         TEXT_SECTION_ASM_OP);
2041 \f
2042 /* Which processor to tune code generation for.  */
2043
2044 enum processor_type
2045 {
2046   PROCESSOR_I386 = 0,                   /* 80386 */
2047   PROCESSOR_I486,                       /* 80486DX, 80486SX, 80486DX[24] */
2048   PROCESSOR_PENTIUM,
2049   PROCESSOR_PENTIUMPRO,
2050   PROCESSOR_GEODE,
2051   PROCESSOR_K6,
2052   PROCESSOR_ATHLON,
2053   PROCESSOR_PENTIUM4,
2054   PROCESSOR_K8,
2055   PROCESSOR_NOCONA,
2056   PROCESSOR_CORE2_32,
2057   PROCESSOR_CORE2_64,
2058   PROCESSOR_COREI7_32,
2059   PROCESSOR_COREI7_64,
2060   PROCESSOR_GENERIC32,
2061   PROCESSOR_GENERIC64,
2062   PROCESSOR_AMDFAM10,
2063   PROCESSOR_BDVER1,
2064   PROCESSOR_BTVER1,
2065   PROCESSOR_ATOM,
2066   PROCESSOR_max
2067 };
2068
2069 extern enum processor_type ix86_tune;
2070 extern enum processor_type ix86_arch;
2071
2072 enum fpmath_unit
2073 {
2074   FPMATH_387 = 1,
2075   FPMATH_SSE = 2
2076 };
2077
2078 extern enum fpmath_unit ix86_fpmath;
2079
2080 enum tls_dialect
2081 {
2082   TLS_DIALECT_GNU,
2083   TLS_DIALECT_GNU2,
2084   TLS_DIALECT_SUN
2085 };
2086
2087 extern enum tls_dialect ix86_tls_dialect;
2088
2089 enum cmodel {
2090   CM_32,        /* The traditional 32-bit ABI.  */
2091   CM_SMALL,     /* Assumes all code and data fits in the low 31 bits.  */
2092   CM_KERNEL,    /* Assumes all code and data fits in the high 31 bits.  */
2093   CM_MEDIUM,    /* Assumes code fits in the low 31 bits; data unlimited.  */
2094   CM_LARGE,     /* No assumptions.  */
2095   CM_SMALL_PIC, /* Assumes code+data+got/plt fits in a 31 bit region.  */
2096   CM_MEDIUM_PIC,/* Assumes code+got/plt fits in a 31 bit region.  */
2097   CM_LARGE_PIC  /* No assumptions.  */
2098 };
2099
2100 extern enum cmodel ix86_cmodel;
2101
2102 /* Size of the RED_ZONE area.  */
2103 #define RED_ZONE_SIZE 128
2104 /* Reserved area of the red zone for temporaries.  */
2105 #define RED_ZONE_RESERVE 8
2106
2107 enum asm_dialect {
2108   ASM_ATT,
2109   ASM_INTEL
2110 };
2111
2112 extern enum asm_dialect ix86_asm_dialect;
2113 extern unsigned int ix86_preferred_stack_boundary;
2114 extern unsigned int ix86_incoming_stack_boundary;
2115 extern int ix86_branch_cost, ix86_section_threshold;
2116
2117 /* Smallest class containing REGNO.  */
2118 extern enum reg_class const regclass_map[FIRST_PSEUDO_REGISTER];
2119
2120 enum ix86_fpcmp_strategy {
2121   IX86_FPCMP_SAHF,
2122   IX86_FPCMP_COMI,
2123   IX86_FPCMP_ARITH
2124 };
2125 \f
2126 /* To properly truncate FP values into integers, we need to set i387 control
2127    word.  We can't emit proper mode switching code before reload, as spills
2128    generated by reload may truncate values incorrectly, but we still can avoid
2129    redundant computation of new control word by the mode switching pass.
2130    The fldcw instructions are still emitted redundantly, but this is probably
2131    not going to be noticeable problem, as most CPUs do have fast path for
2132    the sequence.
2133
2134    The machinery is to emit simple truncation instructions and split them
2135    before reload to instructions having USEs of two memory locations that
2136    are filled by this code to old and new control word.
2137
2138    Post-reload pass may be later used to eliminate the redundant fildcw if
2139    needed.  */
2140
2141 enum ix86_entity
2142 {
2143   I387_TRUNC = 0,
2144   I387_FLOOR,
2145   I387_CEIL,
2146   I387_MASK_PM,
2147   MAX_386_ENTITIES
2148 };
2149
2150 enum ix86_stack_slot
2151 {
2152   SLOT_VIRTUAL = 0,
2153   SLOT_TEMP,
2154   SLOT_CW_STORED,
2155   SLOT_CW_TRUNC,
2156   SLOT_CW_FLOOR,
2157   SLOT_CW_CEIL,
2158   SLOT_CW_MASK_PM,
2159   MAX_386_STACK_LOCALS
2160 };
2161
2162 /* Define this macro if the port needs extra instructions inserted
2163    for mode switching in an optimizing compilation.  */
2164
2165 #define OPTIMIZE_MODE_SWITCHING(ENTITY) \
2166    ix86_optimize_mode_switching[(ENTITY)]
2167
2168 /* If you define `OPTIMIZE_MODE_SWITCHING', you have to define this as
2169    initializer for an array of integers.  Each initializer element N
2170    refers to an entity that needs mode switching, and specifies the
2171    number of different modes that might need to be set for this
2172    entity.  The position of the initializer in the initializer -
2173    starting counting at zero - determines the integer that is used to
2174    refer to the mode-switched entity in question.  */
2175
2176 #define NUM_MODES_FOR_MODE_SWITCHING \
2177    { I387_CW_ANY, I387_CW_ANY, I387_CW_ANY, I387_CW_ANY }
2178
2179 /* ENTITY is an integer specifying a mode-switched entity.  If
2180    `OPTIMIZE_MODE_SWITCHING' is defined, you must define this macro to
2181    return an integer value not larger than the corresponding element
2182    in `NUM_MODES_FOR_MODE_SWITCHING', to denote the mode that ENTITY
2183    must be switched into prior to the execution of INSN. */
2184
2185 #define MODE_NEEDED(ENTITY, I) ix86_mode_needed ((ENTITY), (I))
2186
2187 /* This macro specifies the order in which modes for ENTITY are
2188    processed.  0 is the highest priority.  */
2189
2190 #define MODE_PRIORITY_TO_MODE(ENTITY, N) (N)
2191
2192 /* Generate one or more insns to set ENTITY to MODE.  HARD_REG_LIVE
2193    is the set of hard registers live at the point where the insn(s)
2194    are to be inserted.  */
2195
2196 #define EMIT_MODE_SET(ENTITY, MODE, HARD_REGS_LIVE)                     \
2197   ((MODE) != I387_CW_ANY && (MODE) != I387_CW_UNINITIALIZED             \
2198    ? emit_i387_cw_initialization (MODE), 0                              \
2199    : 0)
2200
2201 \f
2202 /* Avoid renaming of stack registers, as doing so in combination with
2203    scheduling just increases amount of live registers at time and in
2204    the turn amount of fxch instructions needed.
2205
2206    ??? Maybe Pentium chips benefits from renaming, someone can try....  */
2207
2208 #define HARD_REGNO_RENAME_OK(SRC, TARGET)  \
2209   (! IN_RANGE ((SRC), FIRST_STACK_REG, LAST_STACK_REG))
2210
2211 \f
2212 #define FASTCALL_PREFIX '@'
2213 \f
2214 /* Machine specific frame tracking during prologue/epilogue generation.  */
2215
2216 #ifndef USED_FOR_TARGET
2217 struct GTY(()) machine_frame_state
2218 {
2219   /* This pair tracks the currently active CFA as reg+offset.  When reg
2220      is drap_reg, we don't bother trying to record here the real CFA when
2221      it might really be a DW_CFA_def_cfa_expression.  */
2222   rtx cfa_reg;
2223   HOST_WIDE_INT cfa_offset;
2224
2225   /* The current offset (canonically from the CFA) of ESP and EBP.
2226      When stack frame re-alignment is active, these may not be relative
2227      to the CFA.  However, in all cases they are relative to the offsets
2228      of the saved registers stored in ix86_frame.  */
2229   HOST_WIDE_INT sp_offset;
2230   HOST_WIDE_INT fp_offset;
2231
2232   /* The size of the red-zone that may be assumed for the purposes of
2233      eliding register restore notes in the epilogue.  This may be zero
2234      if no red-zone is in effect, or may be reduced from the real
2235      red-zone value by a maximum runtime stack re-alignment value.  */
2236   int red_zone_offset;
2237
2238   /* Indicate whether each of ESP, EBP or DRAP currently holds a valid
2239      value within the frame.  If false then the offset above should be
2240      ignored.  Note that DRAP, if valid, *always* points to the CFA and
2241      thus has an offset of zero.  */
2242   BOOL_BITFIELD sp_valid : 1;
2243   BOOL_BITFIELD fp_valid : 1;
2244   BOOL_BITFIELD drap_valid : 1;
2245
2246   /* Indicate whether the local stack frame has been re-aligned.  When
2247      set, the SP/FP offsets above are relative to the aligned frame
2248      and not the CFA.  */
2249   BOOL_BITFIELD realigned : 1;
2250 };
2251
2252 /* Private to winnt.c.  */
2253 struct seh_frame_state;
2254
2255 struct GTY(()) machine_function {
2256   struct stack_local_entry *stack_locals;
2257   const char *some_ld_name;
2258   int varargs_gpr_size;
2259   int varargs_fpr_size;
2260   int optimize_mode_switching[MAX_386_ENTITIES];
2261
2262   /* Number of saved registers USE_FAST_PROLOGUE_EPILOGUE
2263      has been computed for.  */
2264   int use_fast_prologue_epilogue_nregs;
2265
2266   /* For -fsplit-stack support: A stack local which holds a pointer to
2267      the stack arguments for a function with a variable number of
2268      arguments.  This is set at the start of the function and is used
2269      to initialize the overflow_arg_area field of the va_list
2270      structure.  */
2271   rtx split_stack_varargs_pointer;
2272
2273   /* This value is used for amd64 targets and specifies the current abi
2274      to be used. MS_ABI means ms abi. Otherwise SYSV_ABI means sysv abi.  */
2275   ENUM_BITFIELD(calling_abi) call_abi : 8;
2276
2277   /* Nonzero if the function accesses a previous frame.  */
2278   BOOL_BITFIELD accesses_prev_frame : 1;
2279
2280   /* Nonzero if the function requires a CLD in the prologue.  */
2281   BOOL_BITFIELD needs_cld : 1;
2282
2283   /* Set by ix86_compute_frame_layout and used by prologue/epilogue
2284      expander to determine the style used.  */
2285   BOOL_BITFIELD use_fast_prologue_epilogue : 1;
2286
2287   /* If true, the current function needs the default PIC register, not
2288      an alternate register (on x86) and must not use the red zone (on
2289      x86_64), even if it's a leaf function.  We don't want the
2290      function to be regarded as non-leaf because TLS calls need not
2291      affect register allocation.  This flag is set when a TLS call
2292      instruction is expanded within a function, and never reset, even
2293      if all such instructions are optimized away.  Use the
2294      ix86_current_function_calls_tls_descriptor macro for a better
2295      approximation.  */
2296   BOOL_BITFIELD tls_descriptor_call_expanded_p : 1;
2297
2298   /* If true, the current function has a STATIC_CHAIN is placed on the
2299      stack below the return address.  */
2300   BOOL_BITFIELD static_chain_on_stack : 1;
2301
2302   /* Nonzero if caller passes 256bit AVX modes.  */
2303   BOOL_BITFIELD caller_pass_avx256_p : 1;
2304
2305   /* Nonzero if caller returns 256bit AVX modes.  */
2306   BOOL_BITFIELD caller_return_avx256_p : 1;
2307
2308   /* Nonzero if the current callee passes 256bit AVX modes.  */
2309   BOOL_BITFIELD callee_pass_avx256_p : 1;
2310
2311   /* Nonzero if the current callee returns 256bit AVX modes.  */
2312   BOOL_BITFIELD callee_return_avx256_p : 1;
2313
2314   /* Nonzero if rescan vzerouppers in the current function is needed.  */
2315   BOOL_BITFIELD rescan_vzeroupper_p : 1;
2316
2317   /* During prologue/epilogue generation, the current frame state.
2318      Otherwise, the frame state at the end of the prologue.  */
2319   struct machine_frame_state fs;
2320
2321   /* During SEH output, this is non-null.  */
2322   struct seh_frame_state * GTY((skip(""))) seh;
2323 };
2324 #endif
2325
2326 #define ix86_stack_locals (cfun->machine->stack_locals)
2327 #define ix86_varargs_gpr_size (cfun->machine->varargs_gpr_size)
2328 #define ix86_varargs_fpr_size (cfun->machine->varargs_fpr_size)
2329 #define ix86_optimize_mode_switching (cfun->machine->optimize_mode_switching)
2330 #define ix86_current_function_needs_cld (cfun->machine->needs_cld)
2331 #define ix86_tls_descriptor_calls_expanded_in_cfun \
2332   (cfun->machine->tls_descriptor_call_expanded_p)
2333 /* Since tls_descriptor_call_expanded is not cleared, even if all TLS
2334    calls are optimized away, we try to detect cases in which it was
2335    optimized away.  Since such instructions (use (reg REG_SP)), we can
2336    verify whether there's any such instruction live by testing that
2337    REG_SP is live.  */
2338 #define ix86_current_function_calls_tls_descriptor \
2339   (ix86_tls_descriptor_calls_expanded_in_cfun && df_regs_ever_live_p (SP_REG))
2340 #define ix86_static_chain_on_stack (cfun->machine->static_chain_on_stack)
2341
2342 /* Control behavior of x86_file_start.  */
2343 #define X86_FILE_START_VERSION_DIRECTIVE false
2344 #define X86_FILE_START_FLTUSED false
2345
2346 /* Flag to mark data that is in the large address area.  */
2347 #define SYMBOL_FLAG_FAR_ADDR            (SYMBOL_FLAG_MACH_DEP << 0)
2348 #define SYMBOL_REF_FAR_ADDR_P(X)        \
2349         ((SYMBOL_REF_FLAGS (X) & SYMBOL_FLAG_FAR_ADDR) != 0)
2350
2351 /* Flags to mark dllimport/dllexport.  Used by PE ports, but handy to
2352    have defined always, to avoid ifdefing.  */
2353 #define SYMBOL_FLAG_DLLIMPORT           (SYMBOL_FLAG_MACH_DEP << 1)
2354 #define SYMBOL_REF_DLLIMPORT_P(X) \
2355         ((SYMBOL_REF_FLAGS (X) & SYMBOL_FLAG_DLLIMPORT) != 0)
2356
2357 #define SYMBOL_FLAG_DLLEXPORT           (SYMBOL_FLAG_MACH_DEP << 2)
2358 #define SYMBOL_REF_DLLEXPORT_P(X) \
2359         ((SYMBOL_REF_FLAGS (X) & SYMBOL_FLAG_DLLEXPORT) != 0)
2360
2361 extern void debug_ready_dispatch (void);
2362 extern void debug_dispatch_window (int);
2363
2364 /* The value at zero is only defined for the BMI instructions
2365    LZCNT and TZCNT, not the BSR/BSF insns in the original isa.  */
2366 #define CTZ_DEFINED_VALUE_AT_ZERO(MODE, VALUE) \
2367         ((VALUE) = GET_MODE_BITSIZE (MODE), TARGET_BMI)
2368 #define CLZ_DEFINED_VALUE_AT_ZERO(MODE, VALUE) \
2369         ((VALUE) = GET_MODE_BITSIZE (MODE), TARGET_BMI)
2370
2371
2372 /*
2373 Local variables:
2374 version-control: t
2375 End:
2376 */