mlx4: Allow override MLX4_DEFAULT_MGM_LOG_ENTRY_SIZE
[akaros.git] / kern / drivers / net / mlx4 / mlx4.h
1 /*
2  * Copyright (c) 2004, 2005 Topspin Communications.  All rights reserved.
3  * Copyright (c) 2005 Sun Microsystems, Inc. All rights reserved.
4  * Copyright (c) 2005, 2006, 2007 Cisco Systems.  All rights reserved.
5  * Copyright (c) 2005, 2006, 2007, 2008 Mellanox Technologies. All rights reserved.
6  * Copyright (c) 2004 Voltaire, Inc. All rights reserved.
7  *
8  * This software is available to you under a choice of one of two
9  * licenses.  You may choose to be licensed under the terms of the GNU
10  * General Public License (GPL) Version 2, available from the file
11  * COPYING in the main directory of this source tree, or the
12  * OpenIB.org BSD license below:
13  *
14  *     Redistribution and use in source and binary forms, with or
15  *     without modification, are permitted provided that the following
16  *     conditions are met:
17  *
18  *      - Redistributions of source code must retain the above
19  *        copyright notice, this list of conditions and the following
20  *        disclaimer.
21  *
22  *      - Redistributions in binary form must reproduce the above
23  *        copyright notice, this list of conditions and the following
24  *        disclaimer in the documentation and/or other materials
25  *        provided with the distribution.
26  *
27  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
28  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
29  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
30  * NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS
31  * BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN
32  * ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN
33  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
34  * SOFTWARE.
35  */
36
37 #ifndef MLX4_H
38 #define MLX4_H
39
40 #include <linux/mlx4/device.h>
41 #include <linux/mlx4/driver.h>
42 #include <linux/mlx4/doorbell.h>
43 #include <linux/mlx4/cmd.h>
44 #include "fw_qos.h"
45
46 #define DRV_NAME        "mlx4_core"
47 #define PFX             DRV_NAME ": "
48 #define DRV_VERSION     "2.2-1"
49 #define DRV_RELDATE     "Feb, 2014"
50
51 #define MLX4_FS_UDP_UC_EN               (1 << 1)
52 #define MLX4_FS_TCP_UC_EN               (1 << 2)
53 #define MLX4_FS_NUM_OF_L2_ADDR          8
54 #define MLX4_FS_MGM_LOG_ENTRY_SIZE      7
55 #define MLX4_FS_NUM_MCG                 (1 << 17)
56
57 #define INIT_HCA_TPT_MW_ENABLE          (1 << 7)
58
59 enum {
60         MLX4_HCR_BASE           = 0x80680,
61         MLX4_HCR_SIZE           = 0x0001c,
62         MLX4_CLR_INT_SIZE       = 0x00008,
63         MLX4_SLAVE_COMM_BASE    = 0x0,
64         MLX4_COMM_PAGESIZE      = 0x1000,
65         MLX4_CLOCK_SIZE         = 0x00008,
66         MLX4_COMM_CHAN_CAPS     = 0x8,
67         MLX4_COMM_CHAN_FLAGS    = 0xc
68 };
69
70 enum {
71 #ifdef CONFIG_MLX4_DEFAULT_MGM_LOG_ENTRY_SIZE
72         MLX4_DEFAULT_MGM_LOG_ENTRY_SIZE = CONFIG_MLX4_DEFAULT_MGM_LOG_ENTRY_SIZE,
73 #else
74         MLX4_DEFAULT_MGM_LOG_ENTRY_SIZE = 10,
75 #endif
76         MLX4_MIN_MGM_LOG_ENTRY_SIZE = 7,
77         MLX4_MAX_MGM_LOG_ENTRY_SIZE = 12,
78         MLX4_MAX_QP_PER_MGM = 4 * ((1 << MLX4_MAX_MGM_LOG_ENTRY_SIZE) / 16 - 2),
79         MLX4_MTT_ENTRY_PER_SEG  = 8,
80 };
81
82 enum {
83         MLX4_NUM_PDS            = 1 << 15
84 };
85
86 enum {
87         MLX4_CMPT_TYPE_QP       = 0,
88         MLX4_CMPT_TYPE_SRQ      = 1,
89         MLX4_CMPT_TYPE_CQ       = 2,
90         MLX4_CMPT_TYPE_EQ       = 3,
91         MLX4_CMPT_NUM_TYPE
92 };
93
94 enum {
95         MLX4_CMPT_SHIFT         = 24,
96         MLX4_NUM_CMPTS          = MLX4_CMPT_NUM_TYPE << MLX4_CMPT_SHIFT
97 };
98
99 enum mlx4_mpt_state {
100         MLX4_MPT_DISABLED = 0,
101         MLX4_MPT_EN_HW,
102         MLX4_MPT_EN_SW
103 };
104
105 #define MLX4_COMM_TIME          10000
106 #define MLX4_COMM_OFFLINE_TIME_OUT 30000
107 #define MLX4_COMM_CMD_NA_OP    0x0
108
109
110 enum {
111         MLX4_COMM_CMD_RESET,
112         MLX4_COMM_CMD_VHCR0,
113         MLX4_COMM_CMD_VHCR1,
114         MLX4_COMM_CMD_VHCR2,
115         MLX4_COMM_CMD_VHCR_EN,
116         MLX4_COMM_CMD_VHCR_POST,
117         MLX4_COMM_CMD_FLR = 254
118 };
119
120 enum {
121         MLX4_VF_SMI_DISABLED,
122         MLX4_VF_SMI_ENABLED
123 };
124
125 /*The flag indicates that the slave should delay the RESET cmd*/
126 #define MLX4_DELAY_RESET_SLAVE 0xbbbbbbb
127 /*indicates how many retries will be done if we are in the middle of FLR*/
128 #define NUM_OF_RESET_RETRIES    10
129 #define SLEEP_TIME_IN_RESET     (2 * 1000)
130 enum mlx4_resource {
131         RES_QP,
132         RES_CQ,
133         RES_SRQ,
134         RES_XRCD,
135         RES_MPT,
136         RES_MTT,
137         RES_MAC,
138         RES_VLAN,
139         RES_EQ,
140         RES_COUNTER,
141         RES_FS_RULE,
142         MLX4_NUM_OF_RESOURCE_TYPE
143 };
144
145 enum mlx4_alloc_mode {
146         RES_OP_RESERVE,
147         RES_OP_RESERVE_AND_MAP,
148         RES_OP_MAP_ICM,
149 };
150
151 enum mlx4_res_tracker_free_type {
152         RES_TR_FREE_ALL,
153         RES_TR_FREE_SLAVES_ONLY,
154         RES_TR_FREE_STRUCTS_ONLY,
155 };
156
157 /*
158  *Virtual HCR structures.
159  * mlx4_vhcr is the sw representation, in machine endianness
160  *
161  * mlx4_vhcr_cmd is the formalized structure, the one that is passed
162  * to FW to go through communication channel.
163  * It is big endian, and has the same structure as the physical HCR
164  * used by command interface
165  */
166 struct mlx4_vhcr {
167         uint64_t        in_param;
168         uint64_t        out_param;
169         uint32_t        in_modifier;
170         uint32_t        errno;
171         uint16_t        op;
172         uint16_t        token;
173         uint8_t op_modifier;
174         uint8_t e_bit;
175 };
176
177 struct mlx4_vhcr_cmd {
178         __be64 in_param;
179         __be32 in_modifier;
180         uint32_t reserved1;
181         __be64 out_param;
182         __be16 token;
183         uint16_t reserved;
184         uint8_t status;
185         uint8_t flags;
186         __be16 opcode;
187 };
188
189 struct mlx4_cmd_info {
190         uint16_t opcode;
191         bool has_inbox;
192         bool has_outbox;
193         bool out_is_imm;
194         bool encode_slave_id;
195         int (*verify)(struct mlx4_dev *dev, int slave, struct mlx4_vhcr *vhcr,
196                       struct mlx4_cmd_mailbox *inbox);
197         int (*wrapper)(struct mlx4_dev *dev, int slave, struct mlx4_vhcr *vhcr,
198                        struct mlx4_cmd_mailbox *inbox,
199                        struct mlx4_cmd_mailbox *outbox,
200                        struct mlx4_cmd_info *cmd);
201 };
202
203 #ifdef CONFIG_MLX4_DEBUG
204 extern int mlx4_debug_level;
205 #else /* CONFIG_MLX4_DEBUG */
206 #define mlx4_debug_level        (0)
207 #endif /* CONFIG_MLX4_DEBUG */
208
209 #define mlx4_dbg(mdev, format, ...)                                     \
210 do {                                                                    \
211         if (mlx4_debug_level)                                           \
212                 dev_printk(KERN_DEBUG,                                  \
213                            &(mdev)->persist->pdev->dev, format,         \
214                            ##__VA_ARGS__);                              \
215 } while (0)
216
217 #define mlx4_err(mdev, format, ...)                                     \
218         dev_err(&(mdev)->persist->pdev->dev, format, ##__VA_ARGS__)
219 #define mlx4_info(mdev, format, ...)                                    \
220         dev_info(&(mdev)->persist->pdev->dev, format, ##__VA_ARGS__)
221 #define mlx4_warn(mdev, format, ...)                                    \
222         dev_warn(&(mdev)->persist->pdev->dev, format, ##__VA_ARGS__)
223
224 extern int mlx4_log_num_mgm_entry_size;
225 extern int log_mtts_per_seg;
226 extern int mlx4_internal_err_reset;
227
228 #define MLX4_MAX_NUM_SLAVES     (MIN(MLX4_MAX_NUM_PF + MLX4_MAX_NUM_VF, MLX4_MFUNC_MAX))
229 #define ALL_SLAVES 0xff
230
231 struct mlx4_bitmap {
232         uint32_t                        last;
233         uint32_t                        top;
234         uint32_t                        max;
235         uint32_t                     reserved_top;
236         uint32_t                        mask;
237         uint32_t                        avail;
238         uint32_t                        effective_len;
239         spinlock_t              lock;
240         unsigned long          *table;
241 };
242
243 struct mlx4_buddy {
244         unsigned long         **bits;
245         unsigned int           *num_free;
246         uint32_t                        max_order;
247         spinlock_t              lock;
248 };
249
250 struct mlx4_icm;
251
252 struct mlx4_icm_table {
253         uint64_t                        virt;
254         int                     num_icm;
255         uint32_t                        num_obj;
256         int                     obj_size;
257         int                     lowmem;
258         int                     coherent;
259         qlock_t         mutex;
260         struct mlx4_icm       **icm;
261 };
262
263 #define MLX4_MPT_FLAG_SW_OWNS       (0xfUL << 28)
264 #define MLX4_MPT_FLAG_FREE          (0x3UL << 28)
265 #define MLX4_MPT_FLAG_MIO           (1 << 17)
266 #define MLX4_MPT_FLAG_BIND_ENABLE   (1 << 15)
267 #define MLX4_MPT_FLAG_PHYSICAL      (1 <<  9)
268 #define MLX4_MPT_FLAG_REGION        (1 <<  8)
269
270 #define MLX4_MPT_PD_MASK            (0x1FFFFUL)
271 #define MLX4_MPT_PD_VF_MASK         (0xFE0000UL)
272 #define MLX4_MPT_PD_FLAG_FAST_REG   (1 << 27)
273 #define MLX4_MPT_PD_FLAG_RAE        (1 << 28)
274 #define MLX4_MPT_PD_FLAG_EN_INV     (3 << 24)
275
276 #define MLX4_MPT_QP_FLAG_BOUND_QP   (1 << 7)
277
278 #define MLX4_MPT_STATUS_SW              0xF0
279 #define MLX4_MPT_STATUS_HW              0x00
280
281 #define MLX4_CQE_SIZE_MASK_STRIDE       0x3
282 #define MLX4_EQE_SIZE_MASK_STRIDE       0x30
283
284 /*
285  * Must be packed because mtt_seg is 64 bits but only aligned to 32 bits.
286  */
287 struct mlx4_mpt_entry {
288         __be32 flags;
289         __be32 qpn;
290         __be32 key;
291         __be32 pd_flags;
292         __be64 start;
293         __be64 length;
294         __be32 lkey;
295         __be32 win_cnt;
296         uint8_t reserved1[3];
297         uint8_t mtt_rep;
298         __be64 mtt_addr;
299         __be32 mtt_sz;
300         __be32 entity_size;
301         __be32 first_byte_offset;
302 } __packed;
303
304 /*
305  * Must be packed because start is 64 bits but only aligned to 32 bits.
306  */
307 struct mlx4_eq_context {
308         __be32                  flags;
309         uint16_t                        reserved1[3];
310         __be16                  page_offset;
311         uint8_t                 log_eq_size;
312         uint8_t                 reserved2[4];
313         uint8_t                 eq_period;
314         uint8_t                 reserved3;
315         uint8_t                 eq_max_count;
316         uint8_t                 reserved4[3];
317         uint8_t                 intr;
318         uint8_t                 log_page_size;
319         uint8_t                 reserved5[2];
320         uint8_t                 mtt_base_addr_h;
321         __be32                  mtt_base_addr_l;
322         uint32_t                        reserved6[2];
323         __be32                  consumer_index;
324         __be32                  producer_index;
325         uint32_t                        reserved7[4];
326 };
327
328 struct mlx4_cq_context {
329         __be32                  flags;
330         uint16_t                        reserved1[3];
331         __be16                  page_offset;
332         __be32                  logsize_usrpage;
333         __be16                  cq_period;
334         __be16                  cq_max_count;
335         uint8_t                 reserved2[3];
336         uint8_t                 comp_eqn;
337         uint8_t                 log_page_size;
338         uint8_t                 reserved3[2];
339         uint8_t                 mtt_base_addr_h;
340         __be32                  mtt_base_addr_l;
341         __be32                  last_notified_index;
342         __be32                  solicit_producer_index;
343         __be32                  consumer_index;
344         __be32                  producer_index;
345         uint32_t                        reserved4[2];
346         __be64                  db_rec_addr;
347 };
348
349 struct mlx4_srq_context {
350         __be32                  state_logsize_srqn;
351         uint8_t                 logstride;
352         uint8_t                 reserved1;
353         __be16                  xrcd;
354         __be32                  pg_offset_cqn;
355         uint32_t                        reserved2;
356         uint8_t                 log_page_size;
357         uint8_t                 reserved3[2];
358         uint8_t                 mtt_base_addr_h;
359         __be32                  mtt_base_addr_l;
360         __be32                  pd;
361         __be16                  limit_watermark;
362         __be16                  wqe_cnt;
363         uint16_t                        reserved4;
364         __be16                  wqe_counter;
365         uint32_t                        reserved5;
366         __be64                  db_rec_addr;
367 };
368
369 struct mlx4_eq_tasklet {
370         struct list_head list;
371         struct list_head process_list;
372         struct tasklet_struct task;
373         /* lock on completion tasklet list */
374         spinlock_t lock;
375 };
376
377 struct mlx4_eq {
378         struct mlx4_dev        *dev;
379         void __iomem           *doorbell;
380         int                     eqn;
381         uint32_t                        cons_index;
382         uint16_t                        irq;
383         uint16_t                        have_irq;
384         int                     nent;
385         struct mlx4_buf_list   *page_list;
386         struct mlx4_mtt         mtt;
387         struct mlx4_eq_tasklet  tasklet_ctx;
388 };
389
390 struct mlx4_slave_eqe {
391         uint8_t type;
392         uint8_t port;
393         uint32_t param;
394 };
395
396 struct mlx4_slave_event_eq_info {
397         int eqn;
398         uint16_t token;
399 };
400
401 struct mlx4_profile {
402         int                     num_qp;
403         int                     rdmarc_per_qp;
404         int                     num_srq;
405         int                     num_cq;
406         int                     num_mcg;
407         int                     num_mpt;
408         unsigned                num_mtt;
409 };
410
411 struct mlx4_fw {
412         uint64_t                        clr_int_base;
413         uint64_t                        catas_offset;
414         uint64_t                        comm_base;
415         uint64_t                        clock_offset;
416         struct mlx4_icm        *fw_icm;
417         struct mlx4_icm        *aux_icm;
418         uint32_t                        catas_size;
419         uint16_t                        fw_pages;
420         uint8_t                 clr_int_bar;
421         uint8_t                 catas_bar;
422         uint8_t                 comm_bar;
423         uint8_t                 clock_bar;
424 };
425
426 struct mlx4_comm {
427         uint32_t                        slave_write;
428         uint32_t                        slave_read;
429 };
430
431 enum {
432         MLX4_MCAST_CONFIG       = 0,
433         MLX4_MCAST_DISABLE      = 1,
434         MLX4_MCAST_ENABLE       = 2,
435 };
436
437 #define VLAN_FLTR_SIZE  128
438
439 struct mlx4_vlan_fltr {
440         __be32 entry[VLAN_FLTR_SIZE];
441 };
442
443 struct mlx4_mcast_entry {
444         struct list_head list;
445         uint64_t addr;
446 };
447
448 struct mlx4_promisc_qp {
449         struct list_head list;
450         uint32_t qpn;
451 };
452
453 struct mlx4_steer_index {
454         struct list_head list;
455         unsigned int index;
456         struct list_head duplicates;
457 };
458
459 #define MLX4_EVENT_TYPES_NUM 64
460
461 struct mlx4_slave_state {
462         uint8_t comm_toggle;
463         uint8_t last_cmd;
464         uint8_t init_port_mask;
465         bool active;
466         bool old_vlan_api;
467         uint8_t function;
468         dma_addr_t vhcr_dma;
469         uint16_t mtu[MLX4_MAX_PORTS + 1];
470         __be32 ib_cap_mask[MLX4_MAX_PORTS + 1];
471         struct mlx4_slave_eqe eq[MLX4_MFUNC_MAX_EQES];
472         struct list_head mcast_filters[MLX4_MAX_PORTS + 1];
473         struct mlx4_vlan_fltr *vlan_filter[MLX4_MAX_PORTS + 1];
474         /* event type to eq number lookup */
475         struct mlx4_slave_event_eq_info event_eq[MLX4_EVENT_TYPES_NUM];
476         uint16_t eq_pi;
477         uint16_t eq_ci;
478         spinlock_t lock;
479         /*initialized via the kzalloc*/
480         uint8_t is_slave_going_down;
481         uint32_t cookie;
482         enum slave_port_state port_state[MLX4_MAX_PORTS + 1];
483 };
484
485 #define MLX4_VGT 4095
486 #define NO_INDX  (-1)
487
488 struct mlx4_vport_state {
489         uint64_t mac;
490         uint16_t default_vlan;
491         uint8_t  default_qos;
492         uint32_t tx_rate;
493         bool spoofchk;
494         uint32_t link_state;
495         uint8_t qos_vport;
496         __be64 guid;
497 };
498
499 struct mlx4_vf_admin_state {
500         struct mlx4_vport_state vport[MLX4_MAX_PORTS + 1];
501         uint8_t enable_smi[MLX4_MAX_PORTS + 1];
502 };
503
504 struct mlx4_vport_oper_state {
505         struct mlx4_vport_state state;
506         int mac_idx;
507         int vlan_idx;
508 };
509
510 struct mlx4_vf_oper_state {
511         struct mlx4_vport_oper_state vport[MLX4_MAX_PORTS + 1];
512         uint8_t smi_enabled[MLX4_MAX_PORTS + 1];
513 };
514
515 struct slave_list {
516         qlock_t mutex;
517         struct list_head res_list[MLX4_NUM_OF_RESOURCE_TYPE];
518 };
519
520 struct resource_allocator {
521         spinlock_t alloc_lock; /* protect quotas */
522         union {
523                 int res_reserved;
524                 int res_port_rsvd[MLX4_MAX_PORTS];
525         };
526         union {
527                 int res_free;
528                 int res_port_free[MLX4_MAX_PORTS];
529         };
530         int *quota;
531         int *allocated;
532         int *guaranteed;
533 };
534
535 struct mlx4_resource_tracker {
536         spinlock_t lock;
537         /* tree for each resources */
538         struct rb_root res_tree[MLX4_NUM_OF_RESOURCE_TYPE];
539         /* num_of_slave's lists, one per slave */
540         struct slave_list *slave_list;
541         struct resource_allocator res_alloc[MLX4_NUM_OF_RESOURCE_TYPE];
542 };
543
544 #define SLAVE_EVENT_EQ_SIZE     128
545 struct mlx4_slave_event_eq {
546         uint32_t eqn;
547         uint32_t cons;
548         uint32_t prod;
549         spinlock_t event_lock;
550         struct mlx4_eqe event_eqe[SLAVE_EVENT_EQ_SIZE];
551 };
552
553 struct mlx4_qos_manager {
554         int num_of_qos_vfs;
555         DECLARE_BITMAP(priority_bm, MLX4_NUM_UP);
556 };
557
558 struct mlx4_master_qp0_state {
559         int proxy_qp0_active;
560         int qp0_active;
561         int port_active;
562 };
563
564 struct mlx4_mfunc_master_ctx {
565         struct mlx4_slave_state *slave_state;
566         struct mlx4_vf_admin_state *vf_admin;
567         struct mlx4_vf_oper_state *vf_oper;
568         struct mlx4_master_qp0_state qp0_state[MLX4_MAX_PORTS + 1];
569         int                     init_port_ref[MLX4_MAX_PORTS + 1];
570         uint16_t                        max_mtu[MLX4_MAX_PORTS + 1];
571         int                     disable_mcast_ref[MLX4_MAX_PORTS + 1];
572         struct mlx4_resource_tracker res_tracker;
573         struct workqueue_struct *comm_wq;
574         struct work_struct      comm_work;
575         struct work_struct      slave_event_work;
576         struct work_struct      slave_flr_event_work;
577         spinlock_t              slave_state_lock;
578         __be32                  comm_arm_bit_vector[4];
579         struct mlx4_eqe         cmd_eqe;
580         struct mlx4_slave_event_eq slave_eq;
581         qlock_t         gen_eqe_mutex[MLX4_MFUNC_MAX];
582         struct mlx4_qos_manager qos_ctl[MLX4_MAX_PORTS + 1];
583 };
584
585 struct mlx4_mfunc {
586         struct mlx4_comm __iomem       *comm;
587         struct mlx4_vhcr_cmd           *vhcr;
588         dma_addr_t                      vhcr_dma;
589
590         struct mlx4_mfunc_master_ctx    master;
591 };
592
593 #define MGM_QPN_MASK       0x00FFFFFF
594 #define MGM_BLCK_LB_BIT    30
595
596 struct mlx4_mgm {
597         __be32                  next_gid_index;
598         __be32                  members_count;
599         uint32_t                        reserved[2];
600         uint8_t                 gid[16];
601         __be32                  qp[MLX4_MAX_QP_PER_MGM];
602 };
603
604 struct mlx4_cmd {
605         struct pci_pool        *pool;
606         void __iomem           *hcr;
607         qlock_t         slave_cmd_mutex;
608         struct semaphore        poll_sem;
609         struct semaphore        event_sem;
610         int                     max_cmds;
611         spinlock_t              context_lock;
612         int                     free_head;
613         struct mlx4_cmd_context *context;
614         uint16_t                        token_mask;
615         uint8_t                 use_events;
616         uint8_t                 toggle;
617         uint8_t                 comm_toggle;
618         uint8_t                 initialized;
619 };
620
621 enum {
622         MLX4_VF_IMMED_VLAN_FLAG_VLAN = 1 << 0,
623         MLX4_VF_IMMED_VLAN_FLAG_QOS = 1 << 1,
624         MLX4_VF_IMMED_VLAN_FLAG_LINK_DISABLE = 1 << 2,
625 };
626 struct mlx4_vf_immed_vlan_work {
627         struct work_struct      work;
628         struct mlx4_priv        *priv;
629         int                     flags;
630         int                     slave;
631         int                     vlan_ix;
632         int                     orig_vlan_ix;
633         uint8_t                 port;
634         uint8_t                 qos;
635         uint8_t                      qos_vport;
636         uint16_t                        vlan_id;
637         uint16_t                        orig_vlan_id;
638 };
639
640
641 struct mlx4_uar_table {
642         struct mlx4_bitmap      bitmap;
643 };
644
645 struct mlx4_mr_table {
646         struct mlx4_bitmap      mpt_bitmap;
647         struct mlx4_buddy       mtt_buddy;
648         uint64_t                        mtt_base;
649         uint64_t                        mpt_base;
650         struct mlx4_icm_table   mtt_table;
651         struct mlx4_icm_table   dmpt_table;
652 };
653
654 struct mlx4_cq_table {
655         struct mlx4_bitmap      bitmap;
656         spinlock_t              lock;
657         struct radix_tree_root  tree;
658         struct mlx4_icm_table   table;
659         struct mlx4_icm_table   cmpt_table;
660 };
661
662 struct mlx4_eq_table {
663         struct mlx4_bitmap      bitmap;
664         char                   *irq_names;
665         void __iomem           *clr_int;
666         void __iomem          **uar_map;
667         uint32_t                        clr_mask;
668         struct mlx4_eq         *eq;
669         struct mlx4_icm_table   table;
670         struct mlx4_icm_table   cmpt_table;
671         int                     have_irq;
672         uint8_t                 inta_pin;
673 };
674
675 struct mlx4_srq_table {
676         struct mlx4_bitmap      bitmap;
677         spinlock_t              lock;
678         struct radix_tree_root  tree;
679         struct mlx4_icm_table   table;
680         struct mlx4_icm_table   cmpt_table;
681 };
682
683 enum mlx4_qp_table_zones {
684         MLX4_QP_TABLE_ZONE_GENERAL,
685         MLX4_QP_TABLE_ZONE_RSS,
686         MLX4_QP_TABLE_ZONE_RAW_ETH,
687         MLX4_QP_TABLE_ZONE_NUM
688 };
689
690 struct mlx4_qp_table {
691         struct mlx4_bitmap      *bitmap_gen;
692         struct mlx4_zone_allocator *zones;
693         uint32_t                        zones_uids[MLX4_QP_TABLE_ZONE_NUM];
694         uint32_t                        rdmarc_base;
695         int                     rdmarc_shift;
696         spinlock_t              lock;
697         struct mlx4_icm_table   qp_table;
698         struct mlx4_icm_table   auxc_table;
699         struct mlx4_icm_table   altc_table;
700         struct mlx4_icm_table   rdmarc_table;
701         struct mlx4_icm_table   cmpt_table;
702 };
703
704 struct mlx4_mcg_table {
705         qlock_t         mutex;
706         struct mlx4_bitmap      bitmap;
707         struct mlx4_icm_table   table;
708 };
709
710 struct mlx4_catas_err {
711         uint32_t __iomem               *map;
712         struct timer_list       timer;
713         struct list_head        list;
714 };
715
716 #define MLX4_MAX_MAC_NUM        128
717 #define MLX4_MAC_TABLE_SIZE     (MLX4_MAX_MAC_NUM << 3)
718
719 struct mlx4_mac_table {
720         __be64                  entries[MLX4_MAX_MAC_NUM];
721         int                     refs[MLX4_MAX_MAC_NUM];
722         qlock_t         mutex;
723         int                     total;
724         int                     max;
725 };
726
727 #define MLX4_ROCE_GID_ENTRY_SIZE        16
728
729 struct mlx4_roce_gid_entry {
730         uint8_t raw[MLX4_ROCE_GID_ENTRY_SIZE];
731 };
732
733 struct mlx4_roce_gid_table {
734         struct mlx4_roce_gid_entry      roce_gids[MLX4_ROCE_MAX_GIDS];
735         qlock_t                 mutex;
736 };
737
738 #define MLX4_MAX_VLAN_NUM       128
739 #define MLX4_VLAN_TABLE_SIZE    (MLX4_MAX_VLAN_NUM << 2)
740
741 struct mlx4_vlan_table {
742         __be32                  entries[MLX4_MAX_VLAN_NUM];
743         int                     refs[MLX4_MAX_VLAN_NUM];
744         qlock_t         mutex;
745         int                     total;
746         int                     max;
747 };
748
749 #define SET_PORT_GEN_ALL_VALID          0x7
750 #define SET_PORT_PROMISC_SHIFT          31
751 #define SET_PORT_MC_PROMISC_SHIFT       30
752
753 enum {
754         MCAST_DIRECT_ONLY       = 0,
755         MCAST_DIRECT            = 1,
756         MCAST_DEFAULT           = 2
757 };
758
759
760 struct mlx4_set_port_general_context {
761         uint16_t reserved1;
762         uint8_t v_ignore_fcs;
763         uint8_t flags;
764         uint8_t ignore_fcs;
765         uint8_t reserved2;
766         __be16 mtu;
767         uint8_t pptx;
768         uint8_t pfctx;
769         uint16_t reserved3;
770         uint8_t pprx;
771         uint8_t pfcrx;
772         uint16_t reserved4;
773 };
774
775 struct mlx4_set_port_rqp_calc_context {
776         __be32 base_qpn;
777         uint8_t rererved;
778         uint8_t n_mac;
779         uint8_t n_vlan;
780         uint8_t n_prio;
781         uint8_t reserved2[3];
782         uint8_t mac_miss;
783         uint8_t intra_no_vlan;
784         uint8_t no_vlan;
785         uint8_t intra_vlan_miss;
786         uint8_t vlan_miss;
787         uint8_t reserved3[3];
788         uint8_t no_vlan_prio;
789         __be32 promisc;
790         __be32 mcast;
791 };
792
793 struct mlx4_port_info {
794         struct mlx4_dev        *dev;
795         int                     port;
796         char                    dev_name[16];
797         struct device_attribute port_attr;
798         enum mlx4_port_type     tmp_type;
799         char                    dev_mtu_name[16];
800         struct device_attribute port_mtu_attr;
801         struct mlx4_mac_table   mac_table;
802         struct mlx4_vlan_table  vlan_table;
803         struct mlx4_roce_gid_table gid_table;
804         int                     base_qpn;
805 };
806
807 struct mlx4_sense {
808         struct mlx4_dev         *dev;
809         uint8_t                 do_sense_port[MLX4_MAX_PORTS + 1];
810         uint8_t                 sense_allowed[MLX4_MAX_PORTS + 1];
811         struct delayed_work     sense_poll;
812 };
813
814 struct mlx4_msix_ctl {
815         uint64_t                pool_bm;
816         qlock_t pool_lock;
817 };
818
819 struct mlx4_steer {
820         struct list_head promisc_qps[MLX4_NUM_STEERS];
821         struct list_head steer_entries[MLX4_NUM_STEERS];
822 };
823
824 enum {
825         MLX4_PCI_DEV_IS_VF              = 1 << 0,
826         MLX4_PCI_DEV_FORCE_SENSE_PORT   = 1 << 1,
827 };
828
829 enum {
830         MLX4_NO_RR      = 0,
831         MLX4_USE_RR     = 1,
832 };
833
834 struct mlx4_priv {
835         struct mlx4_dev         dev;
836
837         struct list_head        dev_list;
838         struct list_head        ctx_list;
839         spinlock_t              ctx_lock;
840
841         int                     pci_dev_data;
842         int                     removed;
843
844         struct list_head        pgdir_list;
845         qlock_t            pgdir_mutex;
846
847         struct mlx4_fw          fw;
848         struct mlx4_cmd         cmd;
849         struct mlx4_mfunc       mfunc;
850
851         struct mlx4_bitmap      pd_bitmap;
852         struct mlx4_bitmap      xrcd_bitmap;
853         struct mlx4_uar_table   uar_table;
854         struct mlx4_mr_table    mr_table;
855         struct mlx4_cq_table    cq_table;
856         struct mlx4_eq_table    eq_table;
857         struct mlx4_srq_table   srq_table;
858         struct mlx4_qp_table    qp_table;
859         struct mlx4_mcg_table   mcg_table;
860         struct mlx4_bitmap      counters_bitmap;
861
862         struct mlx4_catas_err   catas_err;
863
864         void __iomem           *clr_base;
865
866         struct mlx4_uar         driver_uar;
867         void __iomem           *kar;
868         struct mlx4_port_info   port[MLX4_MAX_PORTS + 1];
869         struct mlx4_sense       sense;
870         qlock_t         port_mutex;
871         struct mlx4_msix_ctl    msix_ctl;
872         struct mlx4_steer       *steer;
873         struct list_head        bf_list;
874         qlock_t         bf_mutex;
875         struct io_mapping       *bf_mapping;
876         void __iomem            *clock_mapping;
877         int                     reserved_mtts;
878         int                     fs_hash_mode;
879         uint8_t virt2phys_pkey[MLX4_MFUNC_MAX][MLX4_MAX_PORTS][MLX4_MAX_PORT_PKEYS];
880         struct mlx4_port_map    v2p; /* cached port mapping configuration */
881         qlock_t         bond_mutex; /* for bond mode */
882         __be64                  slave_node_guids[MLX4_MFUNC_MAX];
883
884         atomic_t                opreq_count;
885         struct work_struct      opreq_task;
886 };
887
888 static inline struct mlx4_priv *mlx4_priv(struct mlx4_dev *dev)
889 {
890         return container_of(dev, struct mlx4_priv, dev);
891 }
892
893 #define MLX4_SENSE_RANGE        (HZ * 3)
894
895 extern struct workqueue_struct *mlx4_wq;
896
897 uint32_t mlx4_bitmap_alloc(struct mlx4_bitmap *bitmap);
898 void mlx4_bitmap_free(struct mlx4_bitmap *bitmap, uint32_t obj, int use_rr);
899 uint32_t mlx4_bitmap_alloc_range(struct mlx4_bitmap *bitmap, int cnt,
900                             int align, uint32_t skip_mask);
901 void mlx4_bitmap_free_range(struct mlx4_bitmap *bitmap, uint32_t obj, int cnt,
902                             int use_rr);
903 uint32_t mlx4_bitmap_avail(struct mlx4_bitmap *bitmap);
904 int mlx4_bitmap_init(struct mlx4_bitmap *bitmap, uint32_t num, uint32_t mask,
905                      uint32_t reserved_bot, uint32_t resetrved_top);
906 void mlx4_bitmap_cleanup(struct mlx4_bitmap *bitmap);
907
908 int mlx4_reset(struct mlx4_dev *dev);
909
910 int mlx4_alloc_eq_table(struct mlx4_dev *dev);
911 void mlx4_free_eq_table(struct mlx4_dev *dev);
912
913 int mlx4_init_pd_table(struct mlx4_dev *dev);
914 int mlx4_init_xrcd_table(struct mlx4_dev *dev);
915 int mlx4_init_uar_table(struct mlx4_dev *dev);
916 int mlx4_init_mr_table(struct mlx4_dev *dev);
917 int mlx4_init_eq_table(struct mlx4_dev *dev);
918 int mlx4_init_cq_table(struct mlx4_dev *dev);
919 int mlx4_init_qp_table(struct mlx4_dev *dev);
920 int mlx4_init_srq_table(struct mlx4_dev *dev);
921 int mlx4_init_mcg_table(struct mlx4_dev *dev);
922
923 void mlx4_cleanup_pd_table(struct mlx4_dev *dev);
924 void mlx4_cleanup_xrcd_table(struct mlx4_dev *dev);
925 void mlx4_cleanup_uar_table(struct mlx4_dev *dev);
926 void mlx4_cleanup_mr_table(struct mlx4_dev *dev);
927 void mlx4_cleanup_eq_table(struct mlx4_dev *dev);
928 void mlx4_cleanup_cq_table(struct mlx4_dev *dev);
929 void mlx4_cleanup_qp_table(struct mlx4_dev *dev);
930 void mlx4_cleanup_srq_table(struct mlx4_dev *dev);
931 void mlx4_cleanup_mcg_table(struct mlx4_dev *dev);
932 int __mlx4_qp_alloc_icm(struct mlx4_dev *dev, int qpn, gfp_t gfp);
933 void __mlx4_qp_free_icm(struct mlx4_dev *dev, int qpn);
934 int __mlx4_cq_alloc_icm(struct mlx4_dev *dev, int *cqn);
935 void __mlx4_cq_free_icm(struct mlx4_dev *dev, int cqn);
936 int __mlx4_srq_alloc_icm(struct mlx4_dev *dev, int *srqn);
937 void __mlx4_srq_free_icm(struct mlx4_dev *dev, int srqn);
938 int __mlx4_mpt_reserve(struct mlx4_dev *dev);
939 void __mlx4_mpt_release(struct mlx4_dev *dev, uint32_t index);
940 int __mlx4_mpt_alloc_icm(struct mlx4_dev *dev, uint32_t index, gfp_t gfp);
941 void __mlx4_mpt_free_icm(struct mlx4_dev *dev, uint32_t index);
942 uint32_t __mlx4_alloc_mtt_range(struct mlx4_dev *dev, int order);
943 void __mlx4_free_mtt_range(struct mlx4_dev *dev, uint32_t first_seg,
944                            int order);
945
946 int mlx4_WRITE_MTT_wrapper(struct mlx4_dev *dev, int slave,
947                            struct mlx4_vhcr *vhcr,
948                            struct mlx4_cmd_mailbox *inbox,
949                            struct mlx4_cmd_mailbox *outbox,
950                            struct mlx4_cmd_info *cmd);
951 int mlx4_SYNC_TPT_wrapper(struct mlx4_dev *dev, int slave,
952                            struct mlx4_vhcr *vhcr,
953                            struct mlx4_cmd_mailbox *inbox,
954                            struct mlx4_cmd_mailbox *outbox,
955                            struct mlx4_cmd_info *cmd);
956 int mlx4_SW2HW_MPT_wrapper(struct mlx4_dev *dev, int slave,
957                            struct mlx4_vhcr *vhcr,
958                            struct mlx4_cmd_mailbox *inbox,
959                            struct mlx4_cmd_mailbox *outbox,
960                            struct mlx4_cmd_info *cmd);
961 int mlx4_HW2SW_MPT_wrapper(struct mlx4_dev *dev, int slave,
962                            struct mlx4_vhcr *vhcr,
963                            struct mlx4_cmd_mailbox *inbox,
964                            struct mlx4_cmd_mailbox *outbox,
965                            struct mlx4_cmd_info *cmd);
966 int mlx4_QUERY_MPT_wrapper(struct mlx4_dev *dev, int slave,
967                            struct mlx4_vhcr *vhcr,
968                            struct mlx4_cmd_mailbox *inbox,
969                            struct mlx4_cmd_mailbox *outbox,
970                            struct mlx4_cmd_info *cmd);
971 int mlx4_SW2HW_EQ_wrapper(struct mlx4_dev *dev, int slave,
972                           struct mlx4_vhcr *vhcr,
973                           struct mlx4_cmd_mailbox *inbox,
974                           struct mlx4_cmd_mailbox *outbox,
975                           struct mlx4_cmd_info *cmd);
976 int mlx4_CONFIG_DEV_wrapper(struct mlx4_dev *dev, int slave,
977                             struct mlx4_vhcr *vhcr,
978                             struct mlx4_cmd_mailbox *inbox,
979                             struct mlx4_cmd_mailbox *outbox,
980                             struct mlx4_cmd_info *cmd);
981 int mlx4_DMA_wrapper(struct mlx4_dev *dev, int slave,
982                      struct mlx4_vhcr *vhcr,
983                      struct mlx4_cmd_mailbox *inbox,
984                      struct mlx4_cmd_mailbox *outbox,
985                      struct mlx4_cmd_info *cmd);
986 int __mlx4_qp_reserve_range(struct mlx4_dev *dev, int cnt, int align,
987                             int *base, uint8_t flags);
988 void __mlx4_qp_release_range(struct mlx4_dev *dev, int base_qpn, int cnt);
989 int __mlx4_register_mac(struct mlx4_dev *dev, uint8_t port, uint64_t mac);
990 void __mlx4_unregister_mac(struct mlx4_dev *dev, uint8_t port, uint64_t mac);
991 int __mlx4_write_mtt(struct mlx4_dev *dev, struct mlx4_mtt *mtt,
992                      int start_index, int npages, uint64_t *page_list);
993 int __mlx4_counter_alloc(struct mlx4_dev *dev, uint32_t *idx);
994 void __mlx4_counter_free(struct mlx4_dev *dev, uint32_t idx);
995 int __mlx4_xrcd_alloc(struct mlx4_dev *dev, uint32_t *xrcdn);
996 void __mlx4_xrcd_free(struct mlx4_dev *dev, uint32_t xrcdn);
997
998 void mlx4_start_catas_poll(struct mlx4_dev *dev);
999 void mlx4_stop_catas_poll(struct mlx4_dev *dev);
1000 int mlx4_catas_init(struct mlx4_dev *dev);
1001 void mlx4_catas_end(struct mlx4_dev *dev);
1002 int mlx4_restart_one(struct pci_device *pdev);
1003 int mlx4_register_device(struct mlx4_dev *dev);
1004 void mlx4_unregister_device(struct mlx4_dev *dev);
1005 void mlx4_dispatch_event(struct mlx4_dev *dev, enum mlx4_dev_event type,
1006                          unsigned long param);
1007
1008 struct mlx4_dev_cap;
1009 struct mlx4_init_hca_param;
1010
1011 uint64_t mlx4_make_profile(struct mlx4_dev *dev,
1012                       struct mlx4_profile *request,
1013                       struct mlx4_dev_cap *dev_cap,
1014                       struct mlx4_init_hca_param *init_hca);
1015 void mlx4_master_comm_channel(struct work_struct *work);
1016 void mlx4_gen_slave_eqe(struct work_struct *work);
1017 void mlx4_master_handle_slave_flr(struct work_struct *work);
1018
1019 int mlx4_ALLOC_RES_wrapper(struct mlx4_dev *dev, int slave,
1020                            struct mlx4_vhcr *vhcr,
1021                            struct mlx4_cmd_mailbox *inbox,
1022                            struct mlx4_cmd_mailbox *outbox,
1023                            struct mlx4_cmd_info *cmd);
1024 int mlx4_FREE_RES_wrapper(struct mlx4_dev *dev, int slave,
1025                           struct mlx4_vhcr *vhcr,
1026                           struct mlx4_cmd_mailbox *inbox,
1027                           struct mlx4_cmd_mailbox *outbox,
1028                           struct mlx4_cmd_info *cmd);
1029 int mlx4_MAP_EQ_wrapper(struct mlx4_dev *dev, int slave,
1030                         struct mlx4_vhcr *vhcr, struct mlx4_cmd_mailbox *inbox,
1031                         struct mlx4_cmd_mailbox *outbox,
1032                         struct mlx4_cmd_info *cmd);
1033 int mlx4_COMM_INT_wrapper(struct mlx4_dev *dev, int slave,
1034                           struct mlx4_vhcr *vhcr,
1035                           struct mlx4_cmd_mailbox *inbox,
1036                           struct mlx4_cmd_mailbox *outbox,
1037                           struct mlx4_cmd_info *cmd);
1038 int mlx4_HW2SW_EQ_wrapper(struct mlx4_dev *dev, int slave,
1039                             struct mlx4_vhcr *vhcr,
1040                             struct mlx4_cmd_mailbox *inbox,
1041                             struct mlx4_cmd_mailbox *outbox,
1042                           struct mlx4_cmd_info *cmd);
1043 int mlx4_QUERY_EQ_wrapper(struct mlx4_dev *dev, int slave,
1044                           struct mlx4_vhcr *vhcr,
1045                           struct mlx4_cmd_mailbox *inbox,
1046                           struct mlx4_cmd_mailbox *outbox,
1047                           struct mlx4_cmd_info *cmd);
1048 int mlx4_SW2HW_CQ_wrapper(struct mlx4_dev *dev, int slave,
1049                           struct mlx4_vhcr *vhcr,
1050                           struct mlx4_cmd_mailbox *inbox,
1051                           struct mlx4_cmd_mailbox *outbox,
1052                           struct mlx4_cmd_info *cmd);
1053 int mlx4_HW2SW_CQ_wrapper(struct mlx4_dev *dev, int slave,
1054                           struct mlx4_vhcr *vhcr,
1055                           struct mlx4_cmd_mailbox *inbox,
1056                           struct mlx4_cmd_mailbox *outbox,
1057                           struct mlx4_cmd_info *cmd);
1058 int mlx4_QUERY_CQ_wrapper(struct mlx4_dev *dev, int slave,
1059                           struct mlx4_vhcr *vhcr,
1060                           struct mlx4_cmd_mailbox *inbox,
1061                           struct mlx4_cmd_mailbox *outbox,
1062                           struct mlx4_cmd_info *cmd);
1063 int mlx4_MODIFY_CQ_wrapper(struct mlx4_dev *dev, int slave,
1064                           struct mlx4_vhcr *vhcr,
1065                           struct mlx4_cmd_mailbox *inbox,
1066                           struct mlx4_cmd_mailbox *outbox,
1067                            struct mlx4_cmd_info *cmd);
1068 int mlx4_SW2HW_SRQ_wrapper(struct mlx4_dev *dev, int slave,
1069                            struct mlx4_vhcr *vhcr,
1070                            struct mlx4_cmd_mailbox *inbox,
1071                            struct mlx4_cmd_mailbox *outbox,
1072                            struct mlx4_cmd_info *cmd);
1073 int mlx4_HW2SW_SRQ_wrapper(struct mlx4_dev *dev, int slave,
1074                            struct mlx4_vhcr *vhcr,
1075                            struct mlx4_cmd_mailbox *inbox,
1076                            struct mlx4_cmd_mailbox *outbox,
1077                            struct mlx4_cmd_info *cmd);
1078 int mlx4_QUERY_SRQ_wrapper(struct mlx4_dev *dev, int slave,
1079                            struct mlx4_vhcr *vhcr,
1080                            struct mlx4_cmd_mailbox *inbox,
1081                            struct mlx4_cmd_mailbox *outbox,
1082                            struct mlx4_cmd_info *cmd);
1083 int mlx4_ARM_SRQ_wrapper(struct mlx4_dev *dev, int slave,
1084                          struct mlx4_vhcr *vhcr,
1085                          struct mlx4_cmd_mailbox *inbox,
1086                          struct mlx4_cmd_mailbox *outbox,
1087                          struct mlx4_cmd_info *cmd);
1088 int mlx4_GEN_QP_wrapper(struct mlx4_dev *dev, int slave,
1089                         struct mlx4_vhcr *vhcr,
1090                         struct mlx4_cmd_mailbox *inbox,
1091                         struct mlx4_cmd_mailbox *outbox,
1092                         struct mlx4_cmd_info *cmd);
1093 int mlx4_RST2INIT_QP_wrapper(struct mlx4_dev *dev, int slave,
1094                              struct mlx4_vhcr *vhcr,
1095                              struct mlx4_cmd_mailbox *inbox,
1096                              struct mlx4_cmd_mailbox *outbox,
1097                              struct mlx4_cmd_info *cmd);
1098 int mlx4_INIT2INIT_QP_wrapper(struct mlx4_dev *dev, int slave,
1099                               struct mlx4_vhcr *vhcr,
1100                               struct mlx4_cmd_mailbox *inbox,
1101                               struct mlx4_cmd_mailbox *outbox,
1102                               struct mlx4_cmd_info *cmd);
1103 int mlx4_INIT2RTR_QP_wrapper(struct mlx4_dev *dev, int slave,
1104                              struct mlx4_vhcr *vhcr,
1105                              struct mlx4_cmd_mailbox *inbox,
1106                              struct mlx4_cmd_mailbox *outbox,
1107                              struct mlx4_cmd_info *cmd);
1108 int mlx4_RTR2RTS_QP_wrapper(struct mlx4_dev *dev, int slave,
1109                             struct mlx4_vhcr *vhcr,
1110                             struct mlx4_cmd_mailbox *inbox,
1111                             struct mlx4_cmd_mailbox *outbox,
1112                             struct mlx4_cmd_info *cmd);
1113 int mlx4_RTS2RTS_QP_wrapper(struct mlx4_dev *dev, int slave,
1114                             struct mlx4_vhcr *vhcr,
1115                             struct mlx4_cmd_mailbox *inbox,
1116                             struct mlx4_cmd_mailbox *outbox,
1117                             struct mlx4_cmd_info *cmd);
1118 int mlx4_SQERR2RTS_QP_wrapper(struct mlx4_dev *dev, int slave,
1119                               struct mlx4_vhcr *vhcr,
1120                               struct mlx4_cmd_mailbox *inbox,
1121                               struct mlx4_cmd_mailbox *outbox,
1122                               struct mlx4_cmd_info *cmd);
1123 int mlx4_2ERR_QP_wrapper(struct mlx4_dev *dev, int slave,
1124                          struct mlx4_vhcr *vhcr,
1125                          struct mlx4_cmd_mailbox *inbox,
1126                          struct mlx4_cmd_mailbox *outbox,
1127                          struct mlx4_cmd_info *cmd);
1128 int mlx4_RTS2SQD_QP_wrapper(struct mlx4_dev *dev, int slave,
1129                             struct mlx4_vhcr *vhcr,
1130                             struct mlx4_cmd_mailbox *inbox,
1131                             struct mlx4_cmd_mailbox *outbox,
1132                             struct mlx4_cmd_info *cmd);
1133 int mlx4_SQD2SQD_QP_wrapper(struct mlx4_dev *dev, int slave,
1134                             struct mlx4_vhcr *vhcr,
1135                             struct mlx4_cmd_mailbox *inbox,
1136                             struct mlx4_cmd_mailbox *outbox,
1137                             struct mlx4_cmd_info *cmd);
1138 int mlx4_SQD2RTS_QP_wrapper(struct mlx4_dev *dev, int slave,
1139                             struct mlx4_vhcr *vhcr,
1140                             struct mlx4_cmd_mailbox *inbox,
1141                             struct mlx4_cmd_mailbox *outbox,
1142                             struct mlx4_cmd_info *cmd);
1143 int mlx4_2RST_QP_wrapper(struct mlx4_dev *dev, int slave,
1144                          struct mlx4_vhcr *vhcr,
1145                          struct mlx4_cmd_mailbox *inbox,
1146                          struct mlx4_cmd_mailbox *outbox,
1147                          struct mlx4_cmd_info *cmd);
1148 int mlx4_QUERY_QP_wrapper(struct mlx4_dev *dev, int slave,
1149                           struct mlx4_vhcr *vhcr,
1150                           struct mlx4_cmd_mailbox *inbox,
1151                           struct mlx4_cmd_mailbox *outbox,
1152                           struct mlx4_cmd_info *cmd);
1153
1154 int mlx4_GEN_EQE(struct mlx4_dev *dev, int slave, struct mlx4_eqe *eqe);
1155
1156 enum {
1157         MLX4_CMD_CLEANUP_STRUCT = 1UL << 0,
1158         MLX4_CMD_CLEANUP_POOL   = 1UL << 1,
1159         MLX4_CMD_CLEANUP_HCR    = 1UL << 2,
1160         MLX4_CMD_CLEANUP_VHCR   = 1UL << 3,
1161         MLX4_CMD_CLEANUP_ALL    = (MLX4_CMD_CLEANUP_VHCR << 1) - 1
1162 };
1163
1164 int mlx4_cmd_init(struct mlx4_dev *dev);
1165 void mlx4_cmd_cleanup(struct mlx4_dev *dev, int cleanup_mask);
1166 int mlx4_multi_func_init(struct mlx4_dev *dev);
1167 int mlx4_ARM_COMM_CHANNEL(struct mlx4_dev *dev);
1168 void mlx4_multi_func_cleanup(struct mlx4_dev *dev);
1169 void mlx4_cmd_event(struct mlx4_dev *dev, uint16_t token, uint8_t status,
1170                     uint64_t out_param);
1171 int mlx4_cmd_use_events(struct mlx4_dev *dev);
1172 void mlx4_cmd_use_polling(struct mlx4_dev *dev);
1173
1174 int mlx4_comm_cmd(struct mlx4_dev *dev, uint8_t cmd, uint16_t param,
1175                   uint16_t op, unsigned long timeout);
1176
1177 void mlx4_cq_tasklet_cb(unsigned long data);
1178 void mlx4_cq_completion(struct mlx4_dev *dev, uint32_t cqn);
1179 void mlx4_cq_event(struct mlx4_dev *dev, uint32_t cqn, int event_type);
1180
1181 void mlx4_qp_event(struct mlx4_dev *dev, uint32_t qpn, int event_type);
1182
1183 void mlx4_srq_event(struct mlx4_dev *dev, uint32_t srqn, int event_type);
1184
1185 void mlx4_enter_error_state(struct mlx4_dev_persistent *persist);
1186
1187 int mlx4_SENSE_PORT(struct mlx4_dev *dev, int port,
1188                     enum mlx4_port_type *type);
1189 void mlx4_do_sense_ports(struct mlx4_dev *dev,
1190                          enum mlx4_port_type *stype,
1191                          enum mlx4_port_type *defaults);
1192 void mlx4_start_sense(struct mlx4_dev *dev);
1193 void mlx4_stop_sense(struct mlx4_dev *dev);
1194 void mlx4_sense_init(struct mlx4_dev *dev);
1195 int mlx4_check_port_params(struct mlx4_dev *dev,
1196                            enum mlx4_port_type *port_type);
1197 int mlx4_change_port_types(struct mlx4_dev *dev,
1198                            enum mlx4_port_type *port_types);
1199
1200 void mlx4_init_mac_table(struct mlx4_dev *dev, struct mlx4_mac_table *table);
1201 void mlx4_init_vlan_table(struct mlx4_dev *dev, struct mlx4_vlan_table *table);
1202 void mlx4_init_roce_gid_table(struct mlx4_dev *dev,
1203                               struct mlx4_roce_gid_table *table);
1204 void __mlx4_unregister_vlan(struct mlx4_dev *dev, uint8_t port, uint16_t vlan);
1205 int __mlx4_register_vlan(struct mlx4_dev *dev, uint8_t port, uint16_t vlan,
1206                          int *index);
1207
1208 int mlx4_SET_PORT(struct mlx4_dev *dev, uint8_t port, int pkey_tbl_sz);
1209 /* resource tracker functions*/
1210 int mlx4_get_slave_from_resource_id(struct mlx4_dev *dev,
1211                                     enum mlx4_resource resource_type,
1212                                     uint64_t resource_id, int *slave);
1213 void mlx4_delete_all_resources_for_slave(struct mlx4_dev *dev, int slave_id);
1214 void mlx4_reset_roce_gids(struct mlx4_dev *dev, int slave);
1215 int mlx4_init_resource_tracker(struct mlx4_dev *dev);
1216
1217 void mlx4_free_resource_tracker(struct mlx4_dev *dev,
1218                                 enum mlx4_res_tracker_free_type type);
1219
1220 int mlx4_QUERY_FW_wrapper(struct mlx4_dev *dev, int slave,
1221                           struct mlx4_vhcr *vhcr,
1222                           struct mlx4_cmd_mailbox *inbox,
1223                           struct mlx4_cmd_mailbox *outbox,
1224                           struct mlx4_cmd_info *cmd);
1225 int mlx4_SET_PORT_wrapper(struct mlx4_dev *dev, int slave,
1226                           struct mlx4_vhcr *vhcr,
1227                           struct mlx4_cmd_mailbox *inbox,
1228                           struct mlx4_cmd_mailbox *outbox,
1229                           struct mlx4_cmd_info *cmd);
1230 int mlx4_INIT_PORT_wrapper(struct mlx4_dev *dev, int slave,
1231                            struct mlx4_vhcr *vhcr,
1232                            struct mlx4_cmd_mailbox *inbox,
1233                            struct mlx4_cmd_mailbox *outbox,
1234                            struct mlx4_cmd_info *cmd);
1235 int mlx4_CLOSE_PORT_wrapper(struct mlx4_dev *dev, int slave,
1236                             struct mlx4_vhcr *vhcr,
1237                             struct mlx4_cmd_mailbox *inbox,
1238                             struct mlx4_cmd_mailbox *outbox,
1239                             struct mlx4_cmd_info *cmd);
1240 int mlx4_QUERY_DEV_CAP_wrapper(struct mlx4_dev *dev, int slave,
1241                                struct mlx4_vhcr *vhcr,
1242                                struct mlx4_cmd_mailbox *inbox,
1243                                struct mlx4_cmd_mailbox *outbox,
1244                                struct mlx4_cmd_info *cmd);
1245 int mlx4_QUERY_PORT_wrapper(struct mlx4_dev *dev, int slave,
1246                             struct mlx4_vhcr *vhcr,
1247                             struct mlx4_cmd_mailbox *inbox,
1248                             struct mlx4_cmd_mailbox *outbox,
1249                             struct mlx4_cmd_info *cmd);
1250 int mlx4_get_port_ib_caps(struct mlx4_dev *dev, uint8_t port, __be32 *caps);
1251
1252 int mlx4_get_slave_pkey_gid_tbl_len(struct mlx4_dev *dev, uint8_t port,
1253                                     int *gid_tbl_len, int *pkey_tbl_len);
1254
1255 int mlx4_QP_ATTACH_wrapper(struct mlx4_dev *dev, int slave,
1256                            struct mlx4_vhcr *vhcr,
1257                            struct mlx4_cmd_mailbox *inbox,
1258                            struct mlx4_cmd_mailbox *outbox,
1259                            struct mlx4_cmd_info *cmd);
1260
1261 int mlx4_UPDATE_QP_wrapper(struct mlx4_dev *dev, int slave,
1262                            struct mlx4_vhcr *vhcr,
1263                            struct mlx4_cmd_mailbox *inbox,
1264                            struct mlx4_cmd_mailbox *outbox,
1265                            struct mlx4_cmd_info *cmd);
1266
1267 int mlx4_PROMISC_wrapper(struct mlx4_dev *dev, int slave,
1268                          struct mlx4_vhcr *vhcr,
1269                          struct mlx4_cmd_mailbox *inbox,
1270                          struct mlx4_cmd_mailbox *outbox,
1271                          struct mlx4_cmd_info *cmd);
1272 int mlx4_qp_detach_common(struct mlx4_dev *dev, struct mlx4_qp *qp,
1273                           uint8_t gid[16],
1274                           enum mlx4_protocol prot, enum mlx4_steer_type steer);
1275 int mlx4_qp_attach_common(struct mlx4_dev *dev, struct mlx4_qp *qp,
1276                           uint8_t gid[16],
1277                           int block_mcast_loopback, enum mlx4_protocol prot,
1278                           enum mlx4_steer_type steer);
1279 int mlx4_trans_to_dmfs_attach(struct mlx4_dev *dev, struct mlx4_qp *qp,
1280                               uint8_t gid[16], uint8_t port,
1281                               int block_mcast_loopback,
1282                               enum mlx4_protocol prot, uint64_t *reg_id);
1283 int mlx4_SET_MCAST_FLTR_wrapper(struct mlx4_dev *dev, int slave,
1284                                 struct mlx4_vhcr *vhcr,
1285                                 struct mlx4_cmd_mailbox *inbox,
1286                                 struct mlx4_cmd_mailbox *outbox,
1287                                 struct mlx4_cmd_info *cmd);
1288 int mlx4_SET_VLAN_FLTR_wrapper(struct mlx4_dev *dev, int slave,
1289                                struct mlx4_vhcr *vhcr,
1290                                struct mlx4_cmd_mailbox *inbox,
1291                                struct mlx4_cmd_mailbox *outbox,
1292                                struct mlx4_cmd_info *cmd);
1293 int mlx4_common_set_vlan_fltr(struct mlx4_dev *dev, int function,
1294                                      int port, void *buf);
1295 int mlx4_common_dump_eth_stats(struct mlx4_dev *dev, int slave,
1296                                 uint32_t in_mod,
1297                                 struct mlx4_cmd_mailbox *outbox);
1298 int mlx4_DUMP_ETH_STATS_wrapper(struct mlx4_dev *dev, int slave,
1299                                    struct mlx4_vhcr *vhcr,
1300                                    struct mlx4_cmd_mailbox *inbox,
1301                                    struct mlx4_cmd_mailbox *outbox,
1302                                 struct mlx4_cmd_info *cmd);
1303 int mlx4_PKEY_TABLE_wrapper(struct mlx4_dev *dev, int slave,
1304                             struct mlx4_vhcr *vhcr,
1305                             struct mlx4_cmd_mailbox *inbox,
1306                             struct mlx4_cmd_mailbox *outbox,
1307                             struct mlx4_cmd_info *cmd);
1308 int mlx4_QUERY_IF_STAT_wrapper(struct mlx4_dev *dev, int slave,
1309                                struct mlx4_vhcr *vhcr,
1310                                struct mlx4_cmd_mailbox *inbox,
1311                                struct mlx4_cmd_mailbox *outbox,
1312                                struct mlx4_cmd_info *cmd);
1313 int mlx4_QP_FLOW_STEERING_ATTACH_wrapper(struct mlx4_dev *dev, int slave,
1314                                          struct mlx4_vhcr *vhcr,
1315                                          struct mlx4_cmd_mailbox *inbox,
1316                                          struct mlx4_cmd_mailbox *outbox,
1317                                          struct mlx4_cmd_info *cmd);
1318 int mlx4_QP_FLOW_STEERING_DETACH_wrapper(struct mlx4_dev *dev, int slave,
1319                                          struct mlx4_vhcr *vhcr,
1320                                          struct mlx4_cmd_mailbox *inbox,
1321                                          struct mlx4_cmd_mailbox *outbox,
1322                                          struct mlx4_cmd_info *cmd);
1323 int mlx4_ACCESS_REG_wrapper(struct mlx4_dev *dev, int slave,
1324                             struct mlx4_vhcr *vhcr,
1325                             struct mlx4_cmd_mailbox *inbox,
1326                             struct mlx4_cmd_mailbox *outbox,
1327                             struct mlx4_cmd_info *cmd);
1328
1329 int mlx4_get_mgm_entry_size(struct mlx4_dev *dev);
1330 int mlx4_get_qp_per_mgm(struct mlx4_dev *dev);
1331
1332 static inline void set_param_l(uint64_t *arg, uint32_t val)
1333 {
1334         *arg = (*arg & 0xffffffff00000000ULL) | (uint64_t) val;
1335 }
1336
1337 static inline void set_param_h(uint64_t *arg, uint32_t val)
1338 {
1339         *arg = (*arg & 0xffffffff) | ((uint64_t) val << 32);
1340 }
1341
1342 static inline uint32_t get_param_l(uint64_t *arg)
1343 {
1344         return (uint32_t) (*arg & 0xffffffff);
1345 }
1346
1347 static inline uint32_t get_param_h(uint64_t *arg)
1348 {
1349         return (uint32_t)(*arg >> 32);
1350 }
1351
1352 static inline spinlock_t *mlx4_tlock(struct mlx4_dev *dev)
1353 {
1354         return &mlx4_priv(dev)->mfunc.master.res_tracker.lock;
1355 }
1356
1357 #define NOT_MASKED_PD_BITS 17
1358
1359 void mlx4_vf_immed_vlan_work_handler(struct work_struct *_work);
1360
1361 void mlx4_init_quotas(struct mlx4_dev *dev);
1362
1363 int mlx4_get_slave_num_gids(struct mlx4_dev *dev, int slave, int port);
1364 /* Returns the VF index of slave */
1365 int mlx4_get_vf_indx(struct mlx4_dev *dev, int slave);
1366 int mlx4_config_mad_demux(struct mlx4_dev *dev);
1367 int mlx4_do_bond(struct mlx4_dev *dev, bool enable);
1368
1369 enum mlx4_zone_flags {
1370         MLX4_ZONE_ALLOW_ALLOC_FROM_LOWER_PRIO   = 1UL << 0,
1371         MLX4_ZONE_ALLOW_ALLOC_FROM_EQ_PRIO      = 1UL << 1,
1372         MLX4_ZONE_FALLBACK_TO_HIGHER_PRIO       = 1UL << 2,
1373         MLX4_ZONE_USE_RR                        = 1UL << 3,
1374 };
1375
1376 enum mlx4_zone_alloc_flags {
1377         /* No two objects could overlap between zones. UID
1378          * could be left unused. If this flag is given and
1379          * two overlapped zones are used, an object will be free'd
1380          * from the smallest possible matching zone.
1381          */
1382         MLX4_ZONE_ALLOC_FLAGS_NO_OVERLAP        = 1UL << 0,
1383 };
1384
1385 struct mlx4_zone_allocator;
1386
1387 /* Create a new zone allocator */
1388 struct mlx4_zone_allocator *mlx4_zone_allocator_create(enum mlx4_zone_alloc_flags flags);
1389
1390 /* Attach a mlx4_bitmap <bitmap> of priority <priority> to the zone allocator
1391  * <zone_alloc>. Allocating an object from this zone adds an offset <offset>.
1392  * Similarly, when searching for an object to free, this offset it taken into
1393  * account. The use_rr mlx4_ib parameter for allocating objects from this <bitmap>
1394  * is given through the MLX4_ZONE_USE_RR flag in <flags>.
1395  * When an allocation fails, <zone_alloc> tries to allocate from other zones
1396  * according to the policy set by <flags>. <puid> is the unique identifier
1397  * received to this zone.
1398  */
1399 int mlx4_zone_add_one(struct mlx4_zone_allocator *zone_alloc,
1400                       struct mlx4_bitmap *bitmap,
1401                       uint32_t flags,
1402                       int priority,
1403                       int offset,
1404                       uint32_t *puid);
1405
1406 /* Remove bitmap indicated by <uid> from <zone_alloc> */
1407 int mlx4_zone_remove_one(struct mlx4_zone_allocator *zone_alloc, uint32_t uid);
1408
1409 /* Delete the zone allocator <zone_alloc. This function doesn't destroy
1410  * the attached bitmaps.
1411  */
1412 void mlx4_zone_allocator_destroy(struct mlx4_zone_allocator *zone_alloc);
1413
1414 /* Allocate <count> objects with align <align> and skip_mask <skip_mask>
1415  * from the mlx4_bitmap whose uid is <uid>. The bitmap which we actually
1416  * allocated from is returned in <puid>. If the allocation fails, a negative
1417  * number is returned. Otherwise, the offset of the first object is returned.
1418  */
1419 uint32_t mlx4_zone_alloc_entries(struct mlx4_zone_allocator *zones,
1420                                  uint32_t uid, int count,
1421                                  int align, uint32_t skip_mask,
1422                                  uint32_t *puid);
1423
1424 /* Free <count> objects, start from <obj> of the uid <uid> from zone_allocator
1425  * <zones>.
1426  */
1427 uint32_t mlx4_zone_free_entries(struct mlx4_zone_allocator *zones,
1428                            uint32_t uid, uint32_t obj, uint32_t count);
1429
1430 /* If <zones> was allocated with MLX4_ZONE_ALLOC_FLAGS_NO_OVERLAP, instead of
1431  * specifying the uid when freeing an object, zone allocator could figure it by
1432  * itself. Other parameters are similar to mlx4_zone_free.
1433  */
1434 uint32_t mlx4_zone_free_entries_unique(struct mlx4_zone_allocator *zones,
1435                                        uint32_t obj, uint32_t count);
1436
1437 /* Returns a pointer to mlx4_bitmap that was attached to <zones> with <uid> */
1438 struct mlx4_bitmap *mlx4_zone_get_bitmap(struct mlx4_zone_allocator *zones,
1439                                          uint32_t uid);
1440
1441 #endif /* MLX4_H */