6c34d048e69df2279862554bf03328626f956730
[akaros.git] / kern / drivers / net / mlx4 / mlx4.h
1 /*
2  * Copyright (c) 2004, 2005 Topspin Communications.  All rights reserved.
3  * Copyright (c) 2005 Sun Microsystems, Inc. All rights reserved.
4  * Copyright (c) 2005, 2006, 2007 Cisco Systems.  All rights reserved.
5  * Copyright (c) 2005, 2006, 2007, 2008 Mellanox Technologies. All rights reserved.
6  * Copyright (c) 2004 Voltaire, Inc. All rights reserved.
7  *
8  * This software is available to you under a choice of one of two
9  * licenses.  You may choose to be licensed under the terms of the GNU
10  * General Public License (GPL) Version 2, available from the file
11  * COPYING in the main directory of this source tree, or the
12  * OpenIB.org BSD license below:
13  *
14  *     Redistribution and use in source and binary forms, with or
15  *     without modification, are permitted provided that the following
16  *     conditions are met:
17  *
18  *      - Redistributions of source code must retain the above
19  *        copyright notice, this list of conditions and the following
20  *        disclaimer.
21  *
22  *      - Redistributions in binary form must reproduce the above
23  *        copyright notice, this list of conditions and the following
24  *        disclaimer in the documentation and/or other materials
25  *        provided with the distribution.
26  *
27  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
28  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
29  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
30  * NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS
31  * BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN
32  * ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN
33  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
34  * SOFTWARE.
35  */
36
37 #ifndef MLX4_H
38 #define MLX4_H
39
40 #include <linux/mlx4/device.h>
41 #include <linux/mlx4/driver.h>
42 #include <linux/mlx4/doorbell.h>
43 #include <linux/mlx4/cmd.h>
44 #include "fw_qos.h"
45
46 #define DRV_NAME        "mlx4_core"
47 #define PFX             DRV_NAME ": "
48 #define DRV_VERSION     "2.2-1"
49 #define DRV_RELDATE     "Feb, 2014"
50
51 #define MLX4_FS_UDP_UC_EN               (1 << 1)
52 #define MLX4_FS_TCP_UC_EN               (1 << 2)
53 #define MLX4_FS_NUM_OF_L2_ADDR          8
54 #define MLX4_FS_MGM_LOG_ENTRY_SIZE      7
55 #define MLX4_FS_NUM_MCG                 (1 << 17)
56
57 #define INIT_HCA_TPT_MW_ENABLE          (1 << 7)
58
59 enum {
60         MLX4_HCR_BASE           = 0x80680,
61         MLX4_HCR_SIZE           = 0x0001c,
62         MLX4_CLR_INT_SIZE       = 0x00008,
63         MLX4_SLAVE_COMM_BASE    = 0x0,
64         MLX4_COMM_PAGESIZE      = 0x1000,
65         MLX4_CLOCK_SIZE         = 0x00008,
66         MLX4_COMM_CHAN_CAPS     = 0x8,
67         MLX4_COMM_CHAN_FLAGS    = 0xc
68 };
69
70 enum {
71         MLX4_DEFAULT_MGM_LOG_ENTRY_SIZE = 10,
72         MLX4_MIN_MGM_LOG_ENTRY_SIZE = 7,
73         MLX4_MAX_MGM_LOG_ENTRY_SIZE = 12,
74         MLX4_MAX_QP_PER_MGM = 4 * ((1 << MLX4_MAX_MGM_LOG_ENTRY_SIZE) / 16 - 2),
75         MLX4_MTT_ENTRY_PER_SEG  = 8,
76 };
77
78 enum {
79         MLX4_NUM_PDS            = 1 << 15
80 };
81
82 enum {
83         MLX4_CMPT_TYPE_QP       = 0,
84         MLX4_CMPT_TYPE_SRQ      = 1,
85         MLX4_CMPT_TYPE_CQ       = 2,
86         MLX4_CMPT_TYPE_EQ       = 3,
87         MLX4_CMPT_NUM_TYPE
88 };
89
90 enum {
91         MLX4_CMPT_SHIFT         = 24,
92         MLX4_NUM_CMPTS          = MLX4_CMPT_NUM_TYPE << MLX4_CMPT_SHIFT
93 };
94
95 enum mlx4_mpt_state {
96         MLX4_MPT_DISABLED = 0,
97         MLX4_MPT_EN_HW,
98         MLX4_MPT_EN_SW
99 };
100
101 #define MLX4_COMM_TIME          10000
102 #define MLX4_COMM_OFFLINE_TIME_OUT 30000
103 #define MLX4_COMM_CMD_NA_OP    0x0
104
105
106 enum {
107         MLX4_COMM_CMD_RESET,
108         MLX4_COMM_CMD_VHCR0,
109         MLX4_COMM_CMD_VHCR1,
110         MLX4_COMM_CMD_VHCR2,
111         MLX4_COMM_CMD_VHCR_EN,
112         MLX4_COMM_CMD_VHCR_POST,
113         MLX4_COMM_CMD_FLR = 254
114 };
115
116 enum {
117         MLX4_VF_SMI_DISABLED,
118         MLX4_VF_SMI_ENABLED
119 };
120
121 /*The flag indicates that the slave should delay the RESET cmd*/
122 #define MLX4_DELAY_RESET_SLAVE 0xbbbbbbb
123 /*indicates how many retries will be done if we are in the middle of FLR*/
124 #define NUM_OF_RESET_RETRIES    10
125 #define SLEEP_TIME_IN_RESET     (2 * 1000)
126 enum mlx4_resource {
127         RES_QP,
128         RES_CQ,
129         RES_SRQ,
130         RES_XRCD,
131         RES_MPT,
132         RES_MTT,
133         RES_MAC,
134         RES_VLAN,
135         RES_EQ,
136         RES_COUNTER,
137         RES_FS_RULE,
138         MLX4_NUM_OF_RESOURCE_TYPE
139 };
140
141 enum mlx4_alloc_mode {
142         RES_OP_RESERVE,
143         RES_OP_RESERVE_AND_MAP,
144         RES_OP_MAP_ICM,
145 };
146
147 enum mlx4_res_tracker_free_type {
148         RES_TR_FREE_ALL,
149         RES_TR_FREE_SLAVES_ONLY,
150         RES_TR_FREE_STRUCTS_ONLY,
151 };
152
153 /*
154  *Virtual HCR structures.
155  * mlx4_vhcr is the sw representation, in machine endianness
156  *
157  * mlx4_vhcr_cmd is the formalized structure, the one that is passed
158  * to FW to go through communication channel.
159  * It is big endian, and has the same structure as the physical HCR
160  * used by command interface
161  */
162 struct mlx4_vhcr {
163         uint64_t        in_param;
164         uint64_t        out_param;
165         uint32_t        in_modifier;
166         uint32_t        errno;
167         uint16_t        op;
168         uint16_t        token;
169         uint8_t op_modifier;
170         uint8_t e_bit;
171 };
172
173 struct mlx4_vhcr_cmd {
174         __be64 in_param;
175         __be32 in_modifier;
176         uint32_t reserved1;
177         __be64 out_param;
178         __be16 token;
179         uint16_t reserved;
180         uint8_t status;
181         uint8_t flags;
182         __be16 opcode;
183 };
184
185 struct mlx4_cmd_info {
186         uint16_t opcode;
187         bool has_inbox;
188         bool has_outbox;
189         bool out_is_imm;
190         bool encode_slave_id;
191         int (*verify)(struct mlx4_dev *dev, int slave, struct mlx4_vhcr *vhcr,
192                       struct mlx4_cmd_mailbox *inbox);
193         int (*wrapper)(struct mlx4_dev *dev, int slave, struct mlx4_vhcr *vhcr,
194                        struct mlx4_cmd_mailbox *inbox,
195                        struct mlx4_cmd_mailbox *outbox,
196                        struct mlx4_cmd_info *cmd);
197 };
198
199 #ifdef CONFIG_MLX4_DEBUG
200 extern int mlx4_debug_level;
201 #else /* CONFIG_MLX4_DEBUG */
202 #define mlx4_debug_level        (0)
203 #endif /* CONFIG_MLX4_DEBUG */
204
205 #define mlx4_dbg(mdev, format, ...)                                     \
206 do {                                                                    \
207         if (mlx4_debug_level)                                           \
208                 dev_printk(KERN_DEBUG,                                  \
209                            &(mdev)->persist->pdev->dev, format,         \
210                            ##__VA_ARGS__);                              \
211 } while (0)
212
213 #define mlx4_err(mdev, format, ...)                                     \
214         dev_err(&(mdev)->persist->pdev->dev, format, ##__VA_ARGS__)
215 #define mlx4_info(mdev, format, ...)                                    \
216         dev_info(&(mdev)->persist->pdev->dev, format, ##__VA_ARGS__)
217 #define mlx4_warn(mdev, format, ...)                                    \
218         dev_warn(&(mdev)->persist->pdev->dev, format, ##__VA_ARGS__)
219
220 extern int mlx4_log_num_mgm_entry_size;
221 extern int log_mtts_per_seg;
222 extern int mlx4_internal_err_reset;
223
224 #define MLX4_MAX_NUM_SLAVES     (MIN(MLX4_MAX_NUM_PF + MLX4_MAX_NUM_VF, MLX4_MFUNC_MAX))
225 #define ALL_SLAVES 0xff
226
227 struct mlx4_bitmap {
228         uint32_t                        last;
229         uint32_t                        top;
230         uint32_t                        max;
231         uint32_t                     reserved_top;
232         uint32_t                        mask;
233         uint32_t                        avail;
234         uint32_t                        effective_len;
235         spinlock_t              lock;
236         unsigned long          *table;
237 };
238
239 struct mlx4_buddy {
240         unsigned long         **bits;
241         unsigned int           *num_free;
242         uint32_t                        max_order;
243         spinlock_t              lock;
244 };
245
246 struct mlx4_icm;
247
248 struct mlx4_icm_table {
249         uint64_t                        virt;
250         int                     num_icm;
251         uint32_t                        num_obj;
252         int                     obj_size;
253         int                     lowmem;
254         int                     coherent;
255         qlock_t         mutex;
256         struct mlx4_icm       **icm;
257 };
258
259 #define MLX4_MPT_FLAG_SW_OWNS       (0xfUL << 28)
260 #define MLX4_MPT_FLAG_FREE          (0x3UL << 28)
261 #define MLX4_MPT_FLAG_MIO           (1 << 17)
262 #define MLX4_MPT_FLAG_BIND_ENABLE   (1 << 15)
263 #define MLX4_MPT_FLAG_PHYSICAL      (1 <<  9)
264 #define MLX4_MPT_FLAG_REGION        (1 <<  8)
265
266 #define MLX4_MPT_PD_MASK            (0x1FFFFUL)
267 #define MLX4_MPT_PD_VF_MASK         (0xFE0000UL)
268 #define MLX4_MPT_PD_FLAG_FAST_REG   (1 << 27)
269 #define MLX4_MPT_PD_FLAG_RAE        (1 << 28)
270 #define MLX4_MPT_PD_FLAG_EN_INV     (3 << 24)
271
272 #define MLX4_MPT_QP_FLAG_BOUND_QP   (1 << 7)
273
274 #define MLX4_MPT_STATUS_SW              0xF0
275 #define MLX4_MPT_STATUS_HW              0x00
276
277 #define MLX4_CQE_SIZE_MASK_STRIDE       0x3
278 #define MLX4_EQE_SIZE_MASK_STRIDE       0x30
279
280 /*
281  * Must be packed because mtt_seg is 64 bits but only aligned to 32 bits.
282  */
283 struct mlx4_mpt_entry {
284         __be32 flags;
285         __be32 qpn;
286         __be32 key;
287         __be32 pd_flags;
288         __be64 start;
289         __be64 length;
290         __be32 lkey;
291         __be32 win_cnt;
292         uint8_t reserved1[3];
293         uint8_t mtt_rep;
294         __be64 mtt_addr;
295         __be32 mtt_sz;
296         __be32 entity_size;
297         __be32 first_byte_offset;
298 } __packed;
299
300 /*
301  * Must be packed because start is 64 bits but only aligned to 32 bits.
302  */
303 struct mlx4_eq_context {
304         __be32                  flags;
305         uint16_t                        reserved1[3];
306         __be16                  page_offset;
307         uint8_t                 log_eq_size;
308         uint8_t                 reserved2[4];
309         uint8_t                 eq_period;
310         uint8_t                 reserved3;
311         uint8_t                 eq_max_count;
312         uint8_t                 reserved4[3];
313         uint8_t                 intr;
314         uint8_t                 log_page_size;
315         uint8_t                 reserved5[2];
316         uint8_t                 mtt_base_addr_h;
317         __be32                  mtt_base_addr_l;
318         uint32_t                        reserved6[2];
319         __be32                  consumer_index;
320         __be32                  producer_index;
321         uint32_t                        reserved7[4];
322 };
323
324 struct mlx4_cq_context {
325         __be32                  flags;
326         uint16_t                        reserved1[3];
327         __be16                  page_offset;
328         __be32                  logsize_usrpage;
329         __be16                  cq_period;
330         __be16                  cq_max_count;
331         uint8_t                 reserved2[3];
332         uint8_t                 comp_eqn;
333         uint8_t                 log_page_size;
334         uint8_t                 reserved3[2];
335         uint8_t                 mtt_base_addr_h;
336         __be32                  mtt_base_addr_l;
337         __be32                  last_notified_index;
338         __be32                  solicit_producer_index;
339         __be32                  consumer_index;
340         __be32                  producer_index;
341         uint32_t                        reserved4[2];
342         __be64                  db_rec_addr;
343 };
344
345 struct mlx4_srq_context {
346         __be32                  state_logsize_srqn;
347         uint8_t                 logstride;
348         uint8_t                 reserved1;
349         __be16                  xrcd;
350         __be32                  pg_offset_cqn;
351         uint32_t                        reserved2;
352         uint8_t                 log_page_size;
353         uint8_t                 reserved3[2];
354         uint8_t                 mtt_base_addr_h;
355         __be32                  mtt_base_addr_l;
356         __be32                  pd;
357         __be16                  limit_watermark;
358         __be16                  wqe_cnt;
359         uint16_t                        reserved4;
360         __be16                  wqe_counter;
361         uint32_t                        reserved5;
362         __be64                  db_rec_addr;
363 };
364
365 struct mlx4_eq_tasklet {
366         struct list_head list;
367         struct list_head process_list;
368         struct tasklet_struct task;
369         /* lock on completion tasklet list */
370         spinlock_t lock;
371 };
372
373 struct mlx4_eq {
374         struct mlx4_dev        *dev;
375         void __iomem           *doorbell;
376         int                     eqn;
377         uint32_t                        cons_index;
378         uint16_t                        irq;
379         uint16_t                        have_irq;
380         int                     nent;
381         struct mlx4_buf_list   *page_list;
382         struct mlx4_mtt         mtt;
383         struct mlx4_eq_tasklet  tasklet_ctx;
384 };
385
386 struct mlx4_slave_eqe {
387         uint8_t type;
388         uint8_t port;
389         uint32_t param;
390 };
391
392 struct mlx4_slave_event_eq_info {
393         int eqn;
394         uint16_t token;
395 };
396
397 struct mlx4_profile {
398         int                     num_qp;
399         int                     rdmarc_per_qp;
400         int                     num_srq;
401         int                     num_cq;
402         int                     num_mcg;
403         int                     num_mpt;
404         unsigned                num_mtt;
405 };
406
407 struct mlx4_fw {
408         uint64_t                        clr_int_base;
409         uint64_t                        catas_offset;
410         uint64_t                        comm_base;
411         uint64_t                        clock_offset;
412         struct mlx4_icm        *fw_icm;
413         struct mlx4_icm        *aux_icm;
414         uint32_t                        catas_size;
415         uint16_t                        fw_pages;
416         uint8_t                 clr_int_bar;
417         uint8_t                 catas_bar;
418         uint8_t                 comm_bar;
419         uint8_t                 clock_bar;
420 };
421
422 struct mlx4_comm {
423         uint32_t                        slave_write;
424         uint32_t                        slave_read;
425 };
426
427 enum {
428         MLX4_MCAST_CONFIG       = 0,
429         MLX4_MCAST_DISABLE      = 1,
430         MLX4_MCAST_ENABLE       = 2,
431 };
432
433 #define VLAN_FLTR_SIZE  128
434
435 struct mlx4_vlan_fltr {
436         __be32 entry[VLAN_FLTR_SIZE];
437 };
438
439 struct mlx4_mcast_entry {
440         struct list_head list;
441         uint64_t addr;
442 };
443
444 struct mlx4_promisc_qp {
445         struct list_head list;
446         uint32_t qpn;
447 };
448
449 struct mlx4_steer_index {
450         struct list_head list;
451         unsigned int index;
452         struct list_head duplicates;
453 };
454
455 #define MLX4_EVENT_TYPES_NUM 64
456
457 struct mlx4_slave_state {
458         uint8_t comm_toggle;
459         uint8_t last_cmd;
460         uint8_t init_port_mask;
461         bool active;
462         bool old_vlan_api;
463         uint8_t function;
464         dma_addr_t vhcr_dma;
465         uint16_t mtu[MLX4_MAX_PORTS + 1];
466         __be32 ib_cap_mask[MLX4_MAX_PORTS + 1];
467         struct mlx4_slave_eqe eq[MLX4_MFUNC_MAX_EQES];
468         struct list_head mcast_filters[MLX4_MAX_PORTS + 1];
469         struct mlx4_vlan_fltr *vlan_filter[MLX4_MAX_PORTS + 1];
470         /* event type to eq number lookup */
471         struct mlx4_slave_event_eq_info event_eq[MLX4_EVENT_TYPES_NUM];
472         uint16_t eq_pi;
473         uint16_t eq_ci;
474         spinlock_t lock;
475         /*initialized via the kzalloc*/
476         uint8_t is_slave_going_down;
477         uint32_t cookie;
478         enum slave_port_state port_state[MLX4_MAX_PORTS + 1];
479 };
480
481 #define MLX4_VGT 4095
482 #define NO_INDX  (-1)
483
484 struct mlx4_vport_state {
485         uint64_t mac;
486         uint16_t default_vlan;
487         uint8_t  default_qos;
488         uint32_t tx_rate;
489         bool spoofchk;
490         uint32_t link_state;
491         uint8_t qos_vport;
492         __be64 guid;
493 };
494
495 struct mlx4_vf_admin_state {
496         struct mlx4_vport_state vport[MLX4_MAX_PORTS + 1];
497         uint8_t enable_smi[MLX4_MAX_PORTS + 1];
498 };
499
500 struct mlx4_vport_oper_state {
501         struct mlx4_vport_state state;
502         int mac_idx;
503         int vlan_idx;
504 };
505
506 struct mlx4_vf_oper_state {
507         struct mlx4_vport_oper_state vport[MLX4_MAX_PORTS + 1];
508         uint8_t smi_enabled[MLX4_MAX_PORTS + 1];
509 };
510
511 struct slave_list {
512         qlock_t mutex;
513         struct list_head res_list[MLX4_NUM_OF_RESOURCE_TYPE];
514 };
515
516 struct resource_allocator {
517         spinlock_t alloc_lock; /* protect quotas */
518         union {
519                 int res_reserved;
520                 int res_port_rsvd[MLX4_MAX_PORTS];
521         };
522         union {
523                 int res_free;
524                 int res_port_free[MLX4_MAX_PORTS];
525         };
526         int *quota;
527         int *allocated;
528         int *guaranteed;
529 };
530
531 struct mlx4_resource_tracker {
532         spinlock_t lock;
533         /* tree for each resources */
534         struct rb_root res_tree[MLX4_NUM_OF_RESOURCE_TYPE];
535         /* num_of_slave's lists, one per slave */
536         struct slave_list *slave_list;
537         struct resource_allocator res_alloc[MLX4_NUM_OF_RESOURCE_TYPE];
538 };
539
540 #define SLAVE_EVENT_EQ_SIZE     128
541 struct mlx4_slave_event_eq {
542         uint32_t eqn;
543         uint32_t cons;
544         uint32_t prod;
545         spinlock_t event_lock;
546         struct mlx4_eqe event_eqe[SLAVE_EVENT_EQ_SIZE];
547 };
548
549 struct mlx4_qos_manager {
550         int num_of_qos_vfs;
551         DECLARE_BITMAP(priority_bm, MLX4_NUM_UP);
552 };
553
554 struct mlx4_master_qp0_state {
555         int proxy_qp0_active;
556         int qp0_active;
557         int port_active;
558 };
559
560 struct mlx4_mfunc_master_ctx {
561         struct mlx4_slave_state *slave_state;
562         struct mlx4_vf_admin_state *vf_admin;
563         struct mlx4_vf_oper_state *vf_oper;
564         struct mlx4_master_qp0_state qp0_state[MLX4_MAX_PORTS + 1];
565         int                     init_port_ref[MLX4_MAX_PORTS + 1];
566         uint16_t                        max_mtu[MLX4_MAX_PORTS + 1];
567         int                     disable_mcast_ref[MLX4_MAX_PORTS + 1];
568         struct mlx4_resource_tracker res_tracker;
569         struct workqueue_struct *comm_wq;
570         struct work_struct      comm_work;
571         struct work_struct      slave_event_work;
572         struct work_struct      slave_flr_event_work;
573         spinlock_t              slave_state_lock;
574         __be32                  comm_arm_bit_vector[4];
575         struct mlx4_eqe         cmd_eqe;
576         struct mlx4_slave_event_eq slave_eq;
577         qlock_t         gen_eqe_mutex[MLX4_MFUNC_MAX];
578         struct mlx4_qos_manager qos_ctl[MLX4_MAX_PORTS + 1];
579 };
580
581 struct mlx4_mfunc {
582         struct mlx4_comm __iomem       *comm;
583         struct mlx4_vhcr_cmd           *vhcr;
584         dma_addr_t                      vhcr_dma;
585
586         struct mlx4_mfunc_master_ctx    master;
587 };
588
589 #define MGM_QPN_MASK       0x00FFFFFF
590 #define MGM_BLCK_LB_BIT    30
591
592 struct mlx4_mgm {
593         __be32                  next_gid_index;
594         __be32                  members_count;
595         uint32_t                        reserved[2];
596         uint8_t                 gid[16];
597         __be32                  qp[MLX4_MAX_QP_PER_MGM];
598 };
599
600 struct mlx4_cmd {
601         struct pci_pool        *pool;
602         void __iomem           *hcr;
603         qlock_t         slave_cmd_mutex;
604         struct semaphore        poll_sem;
605         struct semaphore        event_sem;
606         int                     max_cmds;
607         spinlock_t              context_lock;
608         int                     free_head;
609         struct mlx4_cmd_context *context;
610         uint16_t                        token_mask;
611         uint8_t                 use_events;
612         uint8_t                 toggle;
613         uint8_t                 comm_toggle;
614         uint8_t                 initialized;
615 };
616
617 enum {
618         MLX4_VF_IMMED_VLAN_FLAG_VLAN = 1 << 0,
619         MLX4_VF_IMMED_VLAN_FLAG_QOS = 1 << 1,
620         MLX4_VF_IMMED_VLAN_FLAG_LINK_DISABLE = 1 << 2,
621 };
622 struct mlx4_vf_immed_vlan_work {
623         struct work_struct      work;
624         struct mlx4_priv        *priv;
625         int                     flags;
626         int                     slave;
627         int                     vlan_ix;
628         int                     orig_vlan_ix;
629         uint8_t                 port;
630         uint8_t                 qos;
631         uint8_t                      qos_vport;
632         uint16_t                        vlan_id;
633         uint16_t                        orig_vlan_id;
634 };
635
636
637 struct mlx4_uar_table {
638         struct mlx4_bitmap      bitmap;
639 };
640
641 struct mlx4_mr_table {
642         struct mlx4_bitmap      mpt_bitmap;
643         struct mlx4_buddy       mtt_buddy;
644         uint64_t                        mtt_base;
645         uint64_t                        mpt_base;
646         struct mlx4_icm_table   mtt_table;
647         struct mlx4_icm_table   dmpt_table;
648 };
649
650 struct mlx4_cq_table {
651         struct mlx4_bitmap      bitmap;
652         spinlock_t              lock;
653         struct radix_tree_root  tree;
654         struct mlx4_icm_table   table;
655         struct mlx4_icm_table   cmpt_table;
656 };
657
658 struct mlx4_eq_table {
659         struct mlx4_bitmap      bitmap;
660         char                   *irq_names;
661         void __iomem           *clr_int;
662         void __iomem          **uar_map;
663         uint32_t                        clr_mask;
664         struct mlx4_eq         *eq;
665         struct mlx4_icm_table   table;
666         struct mlx4_icm_table   cmpt_table;
667         int                     have_irq;
668         uint8_t                 inta_pin;
669 };
670
671 struct mlx4_srq_table {
672         struct mlx4_bitmap      bitmap;
673         spinlock_t              lock;
674         struct radix_tree_root  tree;
675         struct mlx4_icm_table   table;
676         struct mlx4_icm_table   cmpt_table;
677 };
678
679 enum mlx4_qp_table_zones {
680         MLX4_QP_TABLE_ZONE_GENERAL,
681         MLX4_QP_TABLE_ZONE_RSS,
682         MLX4_QP_TABLE_ZONE_RAW_ETH,
683         MLX4_QP_TABLE_ZONE_NUM
684 };
685
686 struct mlx4_qp_table {
687         struct mlx4_bitmap      *bitmap_gen;
688         struct mlx4_zone_allocator *zones;
689         uint32_t                        zones_uids[MLX4_QP_TABLE_ZONE_NUM];
690         uint32_t                        rdmarc_base;
691         int                     rdmarc_shift;
692         spinlock_t              lock;
693         struct mlx4_icm_table   qp_table;
694         struct mlx4_icm_table   auxc_table;
695         struct mlx4_icm_table   altc_table;
696         struct mlx4_icm_table   rdmarc_table;
697         struct mlx4_icm_table   cmpt_table;
698 };
699
700 struct mlx4_mcg_table {
701         qlock_t         mutex;
702         struct mlx4_bitmap      bitmap;
703         struct mlx4_icm_table   table;
704 };
705
706 struct mlx4_catas_err {
707         uint32_t __iomem               *map;
708         struct timer_list       timer;
709         struct list_head        list;
710 };
711
712 #define MLX4_MAX_MAC_NUM        128
713 #define MLX4_MAC_TABLE_SIZE     (MLX4_MAX_MAC_NUM << 3)
714
715 struct mlx4_mac_table {
716         __be64                  entries[MLX4_MAX_MAC_NUM];
717         int                     refs[MLX4_MAX_MAC_NUM];
718         qlock_t         mutex;
719         int                     total;
720         int                     max;
721 };
722
723 #define MLX4_ROCE_GID_ENTRY_SIZE        16
724
725 struct mlx4_roce_gid_entry {
726         uint8_t raw[MLX4_ROCE_GID_ENTRY_SIZE];
727 };
728
729 struct mlx4_roce_gid_table {
730         struct mlx4_roce_gid_entry      roce_gids[MLX4_ROCE_MAX_GIDS];
731         qlock_t                 mutex;
732 };
733
734 #define MLX4_MAX_VLAN_NUM       128
735 #define MLX4_VLAN_TABLE_SIZE    (MLX4_MAX_VLAN_NUM << 2)
736
737 struct mlx4_vlan_table {
738         __be32                  entries[MLX4_MAX_VLAN_NUM];
739         int                     refs[MLX4_MAX_VLAN_NUM];
740         qlock_t         mutex;
741         int                     total;
742         int                     max;
743 };
744
745 #define SET_PORT_GEN_ALL_VALID          0x7
746 #define SET_PORT_PROMISC_SHIFT          31
747 #define SET_PORT_MC_PROMISC_SHIFT       30
748
749 enum {
750         MCAST_DIRECT_ONLY       = 0,
751         MCAST_DIRECT            = 1,
752         MCAST_DEFAULT           = 2
753 };
754
755
756 struct mlx4_set_port_general_context {
757         uint16_t reserved1;
758         uint8_t v_ignore_fcs;
759         uint8_t flags;
760         uint8_t ignore_fcs;
761         uint8_t reserved2;
762         __be16 mtu;
763         uint8_t pptx;
764         uint8_t pfctx;
765         uint16_t reserved3;
766         uint8_t pprx;
767         uint8_t pfcrx;
768         uint16_t reserved4;
769 };
770
771 struct mlx4_set_port_rqp_calc_context {
772         __be32 base_qpn;
773         uint8_t rererved;
774         uint8_t n_mac;
775         uint8_t n_vlan;
776         uint8_t n_prio;
777         uint8_t reserved2[3];
778         uint8_t mac_miss;
779         uint8_t intra_no_vlan;
780         uint8_t no_vlan;
781         uint8_t intra_vlan_miss;
782         uint8_t vlan_miss;
783         uint8_t reserved3[3];
784         uint8_t no_vlan_prio;
785         __be32 promisc;
786         __be32 mcast;
787 };
788
789 struct mlx4_port_info {
790         struct mlx4_dev        *dev;
791         int                     port;
792         char                    dev_name[16];
793         struct device_attribute port_attr;
794         enum mlx4_port_type     tmp_type;
795         char                    dev_mtu_name[16];
796         struct device_attribute port_mtu_attr;
797         struct mlx4_mac_table   mac_table;
798         struct mlx4_vlan_table  vlan_table;
799         struct mlx4_roce_gid_table gid_table;
800         int                     base_qpn;
801 };
802
803 struct mlx4_sense {
804         struct mlx4_dev         *dev;
805         uint8_t                 do_sense_port[MLX4_MAX_PORTS + 1];
806         uint8_t                 sense_allowed[MLX4_MAX_PORTS + 1];
807         struct delayed_work     sense_poll;
808 };
809
810 struct mlx4_msix_ctl {
811         uint64_t                pool_bm;
812         qlock_t pool_lock;
813 };
814
815 struct mlx4_steer {
816         struct list_head promisc_qps[MLX4_NUM_STEERS];
817         struct list_head steer_entries[MLX4_NUM_STEERS];
818 };
819
820 enum {
821         MLX4_PCI_DEV_IS_VF              = 1 << 0,
822         MLX4_PCI_DEV_FORCE_SENSE_PORT   = 1 << 1,
823 };
824
825 enum {
826         MLX4_NO_RR      = 0,
827         MLX4_USE_RR     = 1,
828 };
829
830 struct mlx4_priv {
831         struct mlx4_dev         dev;
832
833         struct list_head        dev_list;
834         struct list_head        ctx_list;
835         spinlock_t              ctx_lock;
836
837         int                     pci_dev_data;
838         int                     removed;
839
840         struct list_head        pgdir_list;
841         qlock_t            pgdir_mutex;
842
843         struct mlx4_fw          fw;
844         struct mlx4_cmd         cmd;
845         struct mlx4_mfunc       mfunc;
846
847         struct mlx4_bitmap      pd_bitmap;
848         struct mlx4_bitmap      xrcd_bitmap;
849         struct mlx4_uar_table   uar_table;
850         struct mlx4_mr_table    mr_table;
851         struct mlx4_cq_table    cq_table;
852         struct mlx4_eq_table    eq_table;
853         struct mlx4_srq_table   srq_table;
854         struct mlx4_qp_table    qp_table;
855         struct mlx4_mcg_table   mcg_table;
856         struct mlx4_bitmap      counters_bitmap;
857
858         struct mlx4_catas_err   catas_err;
859
860         void __iomem           *clr_base;
861
862         struct mlx4_uar         driver_uar;
863         void __iomem           *kar;
864         struct mlx4_port_info   port[MLX4_MAX_PORTS + 1];
865         struct mlx4_sense       sense;
866         qlock_t         port_mutex;
867         struct mlx4_msix_ctl    msix_ctl;
868         struct mlx4_steer       *steer;
869         struct list_head        bf_list;
870         qlock_t         bf_mutex;
871         struct io_mapping       *bf_mapping;
872         void __iomem            *clock_mapping;
873         int                     reserved_mtts;
874         int                     fs_hash_mode;
875         uint8_t virt2phys_pkey[MLX4_MFUNC_MAX][MLX4_MAX_PORTS][MLX4_MAX_PORT_PKEYS];
876         struct mlx4_port_map    v2p; /* cached port mapping configuration */
877         qlock_t         bond_mutex; /* for bond mode */
878         __be64                  slave_node_guids[MLX4_MFUNC_MAX];
879
880         atomic_t                opreq_count;
881         struct work_struct      opreq_task;
882 };
883
884 static inline struct mlx4_priv *mlx4_priv(struct mlx4_dev *dev)
885 {
886         return container_of(dev, struct mlx4_priv, dev);
887 }
888
889 #define MLX4_SENSE_RANGE        (HZ * 3)
890
891 extern struct workqueue_struct *mlx4_wq;
892
893 uint32_t mlx4_bitmap_alloc(struct mlx4_bitmap *bitmap);
894 void mlx4_bitmap_free(struct mlx4_bitmap *bitmap, uint32_t obj, int use_rr);
895 uint32_t mlx4_bitmap_alloc_range(struct mlx4_bitmap *bitmap, int cnt,
896                             int align, uint32_t skip_mask);
897 void mlx4_bitmap_free_range(struct mlx4_bitmap *bitmap, uint32_t obj, int cnt,
898                             int use_rr);
899 uint32_t mlx4_bitmap_avail(struct mlx4_bitmap *bitmap);
900 int mlx4_bitmap_init(struct mlx4_bitmap *bitmap, uint32_t num, uint32_t mask,
901                      uint32_t reserved_bot, uint32_t resetrved_top);
902 void mlx4_bitmap_cleanup(struct mlx4_bitmap *bitmap);
903
904 int mlx4_reset(struct mlx4_dev *dev);
905
906 int mlx4_alloc_eq_table(struct mlx4_dev *dev);
907 void mlx4_free_eq_table(struct mlx4_dev *dev);
908
909 int mlx4_init_pd_table(struct mlx4_dev *dev);
910 int mlx4_init_xrcd_table(struct mlx4_dev *dev);
911 int mlx4_init_uar_table(struct mlx4_dev *dev);
912 int mlx4_init_mr_table(struct mlx4_dev *dev);
913 int mlx4_init_eq_table(struct mlx4_dev *dev);
914 int mlx4_init_cq_table(struct mlx4_dev *dev);
915 int mlx4_init_qp_table(struct mlx4_dev *dev);
916 int mlx4_init_srq_table(struct mlx4_dev *dev);
917 int mlx4_init_mcg_table(struct mlx4_dev *dev);
918
919 void mlx4_cleanup_pd_table(struct mlx4_dev *dev);
920 void mlx4_cleanup_xrcd_table(struct mlx4_dev *dev);
921 void mlx4_cleanup_uar_table(struct mlx4_dev *dev);
922 void mlx4_cleanup_mr_table(struct mlx4_dev *dev);
923 void mlx4_cleanup_eq_table(struct mlx4_dev *dev);
924 void mlx4_cleanup_cq_table(struct mlx4_dev *dev);
925 void mlx4_cleanup_qp_table(struct mlx4_dev *dev);
926 void mlx4_cleanup_srq_table(struct mlx4_dev *dev);
927 void mlx4_cleanup_mcg_table(struct mlx4_dev *dev);
928 int __mlx4_qp_alloc_icm(struct mlx4_dev *dev, int qpn, gfp_t gfp);
929 void __mlx4_qp_free_icm(struct mlx4_dev *dev, int qpn);
930 int __mlx4_cq_alloc_icm(struct mlx4_dev *dev, int *cqn);
931 void __mlx4_cq_free_icm(struct mlx4_dev *dev, int cqn);
932 int __mlx4_srq_alloc_icm(struct mlx4_dev *dev, int *srqn);
933 void __mlx4_srq_free_icm(struct mlx4_dev *dev, int srqn);
934 int __mlx4_mpt_reserve(struct mlx4_dev *dev);
935 void __mlx4_mpt_release(struct mlx4_dev *dev, uint32_t index);
936 int __mlx4_mpt_alloc_icm(struct mlx4_dev *dev, uint32_t index, gfp_t gfp);
937 void __mlx4_mpt_free_icm(struct mlx4_dev *dev, uint32_t index);
938 uint32_t __mlx4_alloc_mtt_range(struct mlx4_dev *dev, int order);
939 void __mlx4_free_mtt_range(struct mlx4_dev *dev, uint32_t first_seg,
940                            int order);
941
942 int mlx4_WRITE_MTT_wrapper(struct mlx4_dev *dev, int slave,
943                            struct mlx4_vhcr *vhcr,
944                            struct mlx4_cmd_mailbox *inbox,
945                            struct mlx4_cmd_mailbox *outbox,
946                            struct mlx4_cmd_info *cmd);
947 int mlx4_SYNC_TPT_wrapper(struct mlx4_dev *dev, int slave,
948                            struct mlx4_vhcr *vhcr,
949                            struct mlx4_cmd_mailbox *inbox,
950                            struct mlx4_cmd_mailbox *outbox,
951                            struct mlx4_cmd_info *cmd);
952 int mlx4_SW2HW_MPT_wrapper(struct mlx4_dev *dev, int slave,
953                            struct mlx4_vhcr *vhcr,
954                            struct mlx4_cmd_mailbox *inbox,
955                            struct mlx4_cmd_mailbox *outbox,
956                            struct mlx4_cmd_info *cmd);
957 int mlx4_HW2SW_MPT_wrapper(struct mlx4_dev *dev, int slave,
958                            struct mlx4_vhcr *vhcr,
959                            struct mlx4_cmd_mailbox *inbox,
960                            struct mlx4_cmd_mailbox *outbox,
961                            struct mlx4_cmd_info *cmd);
962 int mlx4_QUERY_MPT_wrapper(struct mlx4_dev *dev, int slave,
963                            struct mlx4_vhcr *vhcr,
964                            struct mlx4_cmd_mailbox *inbox,
965                            struct mlx4_cmd_mailbox *outbox,
966                            struct mlx4_cmd_info *cmd);
967 int mlx4_SW2HW_EQ_wrapper(struct mlx4_dev *dev, int slave,
968                           struct mlx4_vhcr *vhcr,
969                           struct mlx4_cmd_mailbox *inbox,
970                           struct mlx4_cmd_mailbox *outbox,
971                           struct mlx4_cmd_info *cmd);
972 int mlx4_CONFIG_DEV_wrapper(struct mlx4_dev *dev, int slave,
973                             struct mlx4_vhcr *vhcr,
974                             struct mlx4_cmd_mailbox *inbox,
975                             struct mlx4_cmd_mailbox *outbox,
976                             struct mlx4_cmd_info *cmd);
977 int mlx4_DMA_wrapper(struct mlx4_dev *dev, int slave,
978                      struct mlx4_vhcr *vhcr,
979                      struct mlx4_cmd_mailbox *inbox,
980                      struct mlx4_cmd_mailbox *outbox,
981                      struct mlx4_cmd_info *cmd);
982 int __mlx4_qp_reserve_range(struct mlx4_dev *dev, int cnt, int align,
983                             int *base, uint8_t flags);
984 void __mlx4_qp_release_range(struct mlx4_dev *dev, int base_qpn, int cnt);
985 int __mlx4_register_mac(struct mlx4_dev *dev, uint8_t port, uint64_t mac);
986 void __mlx4_unregister_mac(struct mlx4_dev *dev, uint8_t port, uint64_t mac);
987 int __mlx4_write_mtt(struct mlx4_dev *dev, struct mlx4_mtt *mtt,
988                      int start_index, int npages, uint64_t *page_list);
989 int __mlx4_counter_alloc(struct mlx4_dev *dev, uint32_t *idx);
990 void __mlx4_counter_free(struct mlx4_dev *dev, uint32_t idx);
991 int __mlx4_xrcd_alloc(struct mlx4_dev *dev, uint32_t *xrcdn);
992 void __mlx4_xrcd_free(struct mlx4_dev *dev, uint32_t xrcdn);
993
994 void mlx4_start_catas_poll(struct mlx4_dev *dev);
995 void mlx4_stop_catas_poll(struct mlx4_dev *dev);
996 int mlx4_catas_init(struct mlx4_dev *dev);
997 void mlx4_catas_end(struct mlx4_dev *dev);
998 int mlx4_restart_one(struct pci_device *pdev);
999 int mlx4_register_device(struct mlx4_dev *dev);
1000 void mlx4_unregister_device(struct mlx4_dev *dev);
1001 void mlx4_dispatch_event(struct mlx4_dev *dev, enum mlx4_dev_event type,
1002                          unsigned long param);
1003
1004 struct mlx4_dev_cap;
1005 struct mlx4_init_hca_param;
1006
1007 uint64_t mlx4_make_profile(struct mlx4_dev *dev,
1008                       struct mlx4_profile *request,
1009                       struct mlx4_dev_cap *dev_cap,
1010                       struct mlx4_init_hca_param *init_hca);
1011 void mlx4_master_comm_channel(struct work_struct *work);
1012 void mlx4_gen_slave_eqe(struct work_struct *work);
1013 void mlx4_master_handle_slave_flr(struct work_struct *work);
1014
1015 int mlx4_ALLOC_RES_wrapper(struct mlx4_dev *dev, int slave,
1016                            struct mlx4_vhcr *vhcr,
1017                            struct mlx4_cmd_mailbox *inbox,
1018                            struct mlx4_cmd_mailbox *outbox,
1019                            struct mlx4_cmd_info *cmd);
1020 int mlx4_FREE_RES_wrapper(struct mlx4_dev *dev, int slave,
1021                           struct mlx4_vhcr *vhcr,
1022                           struct mlx4_cmd_mailbox *inbox,
1023                           struct mlx4_cmd_mailbox *outbox,
1024                           struct mlx4_cmd_info *cmd);
1025 int mlx4_MAP_EQ_wrapper(struct mlx4_dev *dev, int slave,
1026                         struct mlx4_vhcr *vhcr, struct mlx4_cmd_mailbox *inbox,
1027                         struct mlx4_cmd_mailbox *outbox,
1028                         struct mlx4_cmd_info *cmd);
1029 int mlx4_COMM_INT_wrapper(struct mlx4_dev *dev, int slave,
1030                           struct mlx4_vhcr *vhcr,
1031                           struct mlx4_cmd_mailbox *inbox,
1032                           struct mlx4_cmd_mailbox *outbox,
1033                           struct mlx4_cmd_info *cmd);
1034 int mlx4_HW2SW_EQ_wrapper(struct mlx4_dev *dev, int slave,
1035                             struct mlx4_vhcr *vhcr,
1036                             struct mlx4_cmd_mailbox *inbox,
1037                             struct mlx4_cmd_mailbox *outbox,
1038                           struct mlx4_cmd_info *cmd);
1039 int mlx4_QUERY_EQ_wrapper(struct mlx4_dev *dev, int slave,
1040                           struct mlx4_vhcr *vhcr,
1041                           struct mlx4_cmd_mailbox *inbox,
1042                           struct mlx4_cmd_mailbox *outbox,
1043                           struct mlx4_cmd_info *cmd);
1044 int mlx4_SW2HW_CQ_wrapper(struct mlx4_dev *dev, int slave,
1045                           struct mlx4_vhcr *vhcr,
1046                           struct mlx4_cmd_mailbox *inbox,
1047                           struct mlx4_cmd_mailbox *outbox,
1048                           struct mlx4_cmd_info *cmd);
1049 int mlx4_HW2SW_CQ_wrapper(struct mlx4_dev *dev, int slave,
1050                           struct mlx4_vhcr *vhcr,
1051                           struct mlx4_cmd_mailbox *inbox,
1052                           struct mlx4_cmd_mailbox *outbox,
1053                           struct mlx4_cmd_info *cmd);
1054 int mlx4_QUERY_CQ_wrapper(struct mlx4_dev *dev, int slave,
1055                           struct mlx4_vhcr *vhcr,
1056                           struct mlx4_cmd_mailbox *inbox,
1057                           struct mlx4_cmd_mailbox *outbox,
1058                           struct mlx4_cmd_info *cmd);
1059 int mlx4_MODIFY_CQ_wrapper(struct mlx4_dev *dev, int slave,
1060                           struct mlx4_vhcr *vhcr,
1061                           struct mlx4_cmd_mailbox *inbox,
1062                           struct mlx4_cmd_mailbox *outbox,
1063                            struct mlx4_cmd_info *cmd);
1064 int mlx4_SW2HW_SRQ_wrapper(struct mlx4_dev *dev, int slave,
1065                            struct mlx4_vhcr *vhcr,
1066                            struct mlx4_cmd_mailbox *inbox,
1067                            struct mlx4_cmd_mailbox *outbox,
1068                            struct mlx4_cmd_info *cmd);
1069 int mlx4_HW2SW_SRQ_wrapper(struct mlx4_dev *dev, int slave,
1070                            struct mlx4_vhcr *vhcr,
1071                            struct mlx4_cmd_mailbox *inbox,
1072                            struct mlx4_cmd_mailbox *outbox,
1073                            struct mlx4_cmd_info *cmd);
1074 int mlx4_QUERY_SRQ_wrapper(struct mlx4_dev *dev, int slave,
1075                            struct mlx4_vhcr *vhcr,
1076                            struct mlx4_cmd_mailbox *inbox,
1077                            struct mlx4_cmd_mailbox *outbox,
1078                            struct mlx4_cmd_info *cmd);
1079 int mlx4_ARM_SRQ_wrapper(struct mlx4_dev *dev, int slave,
1080                          struct mlx4_vhcr *vhcr,
1081                          struct mlx4_cmd_mailbox *inbox,
1082                          struct mlx4_cmd_mailbox *outbox,
1083                          struct mlx4_cmd_info *cmd);
1084 int mlx4_GEN_QP_wrapper(struct mlx4_dev *dev, int slave,
1085                         struct mlx4_vhcr *vhcr,
1086                         struct mlx4_cmd_mailbox *inbox,
1087                         struct mlx4_cmd_mailbox *outbox,
1088                         struct mlx4_cmd_info *cmd);
1089 int mlx4_RST2INIT_QP_wrapper(struct mlx4_dev *dev, int slave,
1090                              struct mlx4_vhcr *vhcr,
1091                              struct mlx4_cmd_mailbox *inbox,
1092                              struct mlx4_cmd_mailbox *outbox,
1093                              struct mlx4_cmd_info *cmd);
1094 int mlx4_INIT2INIT_QP_wrapper(struct mlx4_dev *dev, int slave,
1095                               struct mlx4_vhcr *vhcr,
1096                               struct mlx4_cmd_mailbox *inbox,
1097                               struct mlx4_cmd_mailbox *outbox,
1098                               struct mlx4_cmd_info *cmd);
1099 int mlx4_INIT2RTR_QP_wrapper(struct mlx4_dev *dev, int slave,
1100                              struct mlx4_vhcr *vhcr,
1101                              struct mlx4_cmd_mailbox *inbox,
1102                              struct mlx4_cmd_mailbox *outbox,
1103                              struct mlx4_cmd_info *cmd);
1104 int mlx4_RTR2RTS_QP_wrapper(struct mlx4_dev *dev, int slave,
1105                             struct mlx4_vhcr *vhcr,
1106                             struct mlx4_cmd_mailbox *inbox,
1107                             struct mlx4_cmd_mailbox *outbox,
1108                             struct mlx4_cmd_info *cmd);
1109 int mlx4_RTS2RTS_QP_wrapper(struct mlx4_dev *dev, int slave,
1110                             struct mlx4_vhcr *vhcr,
1111                             struct mlx4_cmd_mailbox *inbox,
1112                             struct mlx4_cmd_mailbox *outbox,
1113                             struct mlx4_cmd_info *cmd);
1114 int mlx4_SQERR2RTS_QP_wrapper(struct mlx4_dev *dev, int slave,
1115                               struct mlx4_vhcr *vhcr,
1116                               struct mlx4_cmd_mailbox *inbox,
1117                               struct mlx4_cmd_mailbox *outbox,
1118                               struct mlx4_cmd_info *cmd);
1119 int mlx4_2ERR_QP_wrapper(struct mlx4_dev *dev, int slave,
1120                          struct mlx4_vhcr *vhcr,
1121                          struct mlx4_cmd_mailbox *inbox,
1122                          struct mlx4_cmd_mailbox *outbox,
1123                          struct mlx4_cmd_info *cmd);
1124 int mlx4_RTS2SQD_QP_wrapper(struct mlx4_dev *dev, int slave,
1125                             struct mlx4_vhcr *vhcr,
1126                             struct mlx4_cmd_mailbox *inbox,
1127                             struct mlx4_cmd_mailbox *outbox,
1128                             struct mlx4_cmd_info *cmd);
1129 int mlx4_SQD2SQD_QP_wrapper(struct mlx4_dev *dev, int slave,
1130                             struct mlx4_vhcr *vhcr,
1131                             struct mlx4_cmd_mailbox *inbox,
1132                             struct mlx4_cmd_mailbox *outbox,
1133                             struct mlx4_cmd_info *cmd);
1134 int mlx4_SQD2RTS_QP_wrapper(struct mlx4_dev *dev, int slave,
1135                             struct mlx4_vhcr *vhcr,
1136                             struct mlx4_cmd_mailbox *inbox,
1137                             struct mlx4_cmd_mailbox *outbox,
1138                             struct mlx4_cmd_info *cmd);
1139 int mlx4_2RST_QP_wrapper(struct mlx4_dev *dev, int slave,
1140                          struct mlx4_vhcr *vhcr,
1141                          struct mlx4_cmd_mailbox *inbox,
1142                          struct mlx4_cmd_mailbox *outbox,
1143                          struct mlx4_cmd_info *cmd);
1144 int mlx4_QUERY_QP_wrapper(struct mlx4_dev *dev, int slave,
1145                           struct mlx4_vhcr *vhcr,
1146                           struct mlx4_cmd_mailbox *inbox,
1147                           struct mlx4_cmd_mailbox *outbox,
1148                           struct mlx4_cmd_info *cmd);
1149
1150 int mlx4_GEN_EQE(struct mlx4_dev *dev, int slave, struct mlx4_eqe *eqe);
1151
1152 enum {
1153         MLX4_CMD_CLEANUP_STRUCT = 1UL << 0,
1154         MLX4_CMD_CLEANUP_POOL   = 1UL << 1,
1155         MLX4_CMD_CLEANUP_HCR    = 1UL << 2,
1156         MLX4_CMD_CLEANUP_VHCR   = 1UL << 3,
1157         MLX4_CMD_CLEANUP_ALL    = (MLX4_CMD_CLEANUP_VHCR << 1) - 1
1158 };
1159
1160 int mlx4_cmd_init(struct mlx4_dev *dev);
1161 void mlx4_cmd_cleanup(struct mlx4_dev *dev, int cleanup_mask);
1162 int mlx4_multi_func_init(struct mlx4_dev *dev);
1163 int mlx4_ARM_COMM_CHANNEL(struct mlx4_dev *dev);
1164 void mlx4_multi_func_cleanup(struct mlx4_dev *dev);
1165 void mlx4_cmd_event(struct mlx4_dev *dev, uint16_t token, uint8_t status,
1166                     uint64_t out_param);
1167 int mlx4_cmd_use_events(struct mlx4_dev *dev);
1168 void mlx4_cmd_use_polling(struct mlx4_dev *dev);
1169
1170 int mlx4_comm_cmd(struct mlx4_dev *dev, uint8_t cmd, uint16_t param,
1171                   uint16_t op, unsigned long timeout);
1172
1173 void mlx4_cq_tasklet_cb(unsigned long data);
1174 void mlx4_cq_completion(struct mlx4_dev *dev, uint32_t cqn);
1175 void mlx4_cq_event(struct mlx4_dev *dev, uint32_t cqn, int event_type);
1176
1177 void mlx4_qp_event(struct mlx4_dev *dev, uint32_t qpn, int event_type);
1178
1179 void mlx4_srq_event(struct mlx4_dev *dev, uint32_t srqn, int event_type);
1180
1181 void mlx4_enter_error_state(struct mlx4_dev_persistent *persist);
1182
1183 int mlx4_SENSE_PORT(struct mlx4_dev *dev, int port,
1184                     enum mlx4_port_type *type);
1185 void mlx4_do_sense_ports(struct mlx4_dev *dev,
1186                          enum mlx4_port_type *stype,
1187                          enum mlx4_port_type *defaults);
1188 void mlx4_start_sense(struct mlx4_dev *dev);
1189 void mlx4_stop_sense(struct mlx4_dev *dev);
1190 void mlx4_sense_init(struct mlx4_dev *dev);
1191 int mlx4_check_port_params(struct mlx4_dev *dev,
1192                            enum mlx4_port_type *port_type);
1193 int mlx4_change_port_types(struct mlx4_dev *dev,
1194                            enum mlx4_port_type *port_types);
1195
1196 void mlx4_init_mac_table(struct mlx4_dev *dev, struct mlx4_mac_table *table);
1197 void mlx4_init_vlan_table(struct mlx4_dev *dev, struct mlx4_vlan_table *table);
1198 void mlx4_init_roce_gid_table(struct mlx4_dev *dev,
1199                               struct mlx4_roce_gid_table *table);
1200 void __mlx4_unregister_vlan(struct mlx4_dev *dev, uint8_t port, uint16_t vlan);
1201 int __mlx4_register_vlan(struct mlx4_dev *dev, uint8_t port, uint16_t vlan,
1202                          int *index);
1203
1204 int mlx4_SET_PORT(struct mlx4_dev *dev, uint8_t port, int pkey_tbl_sz);
1205 /* resource tracker functions*/
1206 int mlx4_get_slave_from_resource_id(struct mlx4_dev *dev,
1207                                     enum mlx4_resource resource_type,
1208                                     uint64_t resource_id, int *slave);
1209 void mlx4_delete_all_resources_for_slave(struct mlx4_dev *dev, int slave_id);
1210 void mlx4_reset_roce_gids(struct mlx4_dev *dev, int slave);
1211 int mlx4_init_resource_tracker(struct mlx4_dev *dev);
1212
1213 void mlx4_free_resource_tracker(struct mlx4_dev *dev,
1214                                 enum mlx4_res_tracker_free_type type);
1215
1216 int mlx4_QUERY_FW_wrapper(struct mlx4_dev *dev, int slave,
1217                           struct mlx4_vhcr *vhcr,
1218                           struct mlx4_cmd_mailbox *inbox,
1219                           struct mlx4_cmd_mailbox *outbox,
1220                           struct mlx4_cmd_info *cmd);
1221 int mlx4_SET_PORT_wrapper(struct mlx4_dev *dev, int slave,
1222                           struct mlx4_vhcr *vhcr,
1223                           struct mlx4_cmd_mailbox *inbox,
1224                           struct mlx4_cmd_mailbox *outbox,
1225                           struct mlx4_cmd_info *cmd);
1226 int mlx4_INIT_PORT_wrapper(struct mlx4_dev *dev, int slave,
1227                            struct mlx4_vhcr *vhcr,
1228                            struct mlx4_cmd_mailbox *inbox,
1229                            struct mlx4_cmd_mailbox *outbox,
1230                            struct mlx4_cmd_info *cmd);
1231 int mlx4_CLOSE_PORT_wrapper(struct mlx4_dev *dev, int slave,
1232                             struct mlx4_vhcr *vhcr,
1233                             struct mlx4_cmd_mailbox *inbox,
1234                             struct mlx4_cmd_mailbox *outbox,
1235                             struct mlx4_cmd_info *cmd);
1236 int mlx4_QUERY_DEV_CAP_wrapper(struct mlx4_dev *dev, int slave,
1237                                struct mlx4_vhcr *vhcr,
1238                                struct mlx4_cmd_mailbox *inbox,
1239                                struct mlx4_cmd_mailbox *outbox,
1240                                struct mlx4_cmd_info *cmd);
1241 int mlx4_QUERY_PORT_wrapper(struct mlx4_dev *dev, int slave,
1242                             struct mlx4_vhcr *vhcr,
1243                             struct mlx4_cmd_mailbox *inbox,
1244                             struct mlx4_cmd_mailbox *outbox,
1245                             struct mlx4_cmd_info *cmd);
1246 int mlx4_get_port_ib_caps(struct mlx4_dev *dev, uint8_t port, __be32 *caps);
1247
1248 int mlx4_get_slave_pkey_gid_tbl_len(struct mlx4_dev *dev, uint8_t port,
1249                                     int *gid_tbl_len, int *pkey_tbl_len);
1250
1251 int mlx4_QP_ATTACH_wrapper(struct mlx4_dev *dev, int slave,
1252                            struct mlx4_vhcr *vhcr,
1253                            struct mlx4_cmd_mailbox *inbox,
1254                            struct mlx4_cmd_mailbox *outbox,
1255                            struct mlx4_cmd_info *cmd);
1256
1257 int mlx4_UPDATE_QP_wrapper(struct mlx4_dev *dev, int slave,
1258                            struct mlx4_vhcr *vhcr,
1259                            struct mlx4_cmd_mailbox *inbox,
1260                            struct mlx4_cmd_mailbox *outbox,
1261                            struct mlx4_cmd_info *cmd);
1262
1263 int mlx4_PROMISC_wrapper(struct mlx4_dev *dev, int slave,
1264                          struct mlx4_vhcr *vhcr,
1265                          struct mlx4_cmd_mailbox *inbox,
1266                          struct mlx4_cmd_mailbox *outbox,
1267                          struct mlx4_cmd_info *cmd);
1268 int mlx4_qp_detach_common(struct mlx4_dev *dev, struct mlx4_qp *qp,
1269                           uint8_t gid[16],
1270                           enum mlx4_protocol prot, enum mlx4_steer_type steer);
1271 int mlx4_qp_attach_common(struct mlx4_dev *dev, struct mlx4_qp *qp,
1272                           uint8_t gid[16],
1273                           int block_mcast_loopback, enum mlx4_protocol prot,
1274                           enum mlx4_steer_type steer);
1275 int mlx4_trans_to_dmfs_attach(struct mlx4_dev *dev, struct mlx4_qp *qp,
1276                               uint8_t gid[16], uint8_t port,
1277                               int block_mcast_loopback,
1278                               enum mlx4_protocol prot, uint64_t *reg_id);
1279 int mlx4_SET_MCAST_FLTR_wrapper(struct mlx4_dev *dev, int slave,
1280                                 struct mlx4_vhcr *vhcr,
1281                                 struct mlx4_cmd_mailbox *inbox,
1282                                 struct mlx4_cmd_mailbox *outbox,
1283                                 struct mlx4_cmd_info *cmd);
1284 int mlx4_SET_VLAN_FLTR_wrapper(struct mlx4_dev *dev, int slave,
1285                                struct mlx4_vhcr *vhcr,
1286                                struct mlx4_cmd_mailbox *inbox,
1287                                struct mlx4_cmd_mailbox *outbox,
1288                                struct mlx4_cmd_info *cmd);
1289 int mlx4_common_set_vlan_fltr(struct mlx4_dev *dev, int function,
1290                                      int port, void *buf);
1291 int mlx4_common_dump_eth_stats(struct mlx4_dev *dev, int slave,
1292                                 uint32_t in_mod,
1293                                 struct mlx4_cmd_mailbox *outbox);
1294 int mlx4_DUMP_ETH_STATS_wrapper(struct mlx4_dev *dev, int slave,
1295                                    struct mlx4_vhcr *vhcr,
1296                                    struct mlx4_cmd_mailbox *inbox,
1297                                    struct mlx4_cmd_mailbox *outbox,
1298                                 struct mlx4_cmd_info *cmd);
1299 int mlx4_PKEY_TABLE_wrapper(struct mlx4_dev *dev, int slave,
1300                             struct mlx4_vhcr *vhcr,
1301                             struct mlx4_cmd_mailbox *inbox,
1302                             struct mlx4_cmd_mailbox *outbox,
1303                             struct mlx4_cmd_info *cmd);
1304 int mlx4_QUERY_IF_STAT_wrapper(struct mlx4_dev *dev, int slave,
1305                                struct mlx4_vhcr *vhcr,
1306                                struct mlx4_cmd_mailbox *inbox,
1307                                struct mlx4_cmd_mailbox *outbox,
1308                                struct mlx4_cmd_info *cmd);
1309 int mlx4_QP_FLOW_STEERING_ATTACH_wrapper(struct mlx4_dev *dev, int slave,
1310                                          struct mlx4_vhcr *vhcr,
1311                                          struct mlx4_cmd_mailbox *inbox,
1312                                          struct mlx4_cmd_mailbox *outbox,
1313                                          struct mlx4_cmd_info *cmd);
1314 int mlx4_QP_FLOW_STEERING_DETACH_wrapper(struct mlx4_dev *dev, int slave,
1315                                          struct mlx4_vhcr *vhcr,
1316                                          struct mlx4_cmd_mailbox *inbox,
1317                                          struct mlx4_cmd_mailbox *outbox,
1318                                          struct mlx4_cmd_info *cmd);
1319 int mlx4_ACCESS_REG_wrapper(struct mlx4_dev *dev, int slave,
1320                             struct mlx4_vhcr *vhcr,
1321                             struct mlx4_cmd_mailbox *inbox,
1322                             struct mlx4_cmd_mailbox *outbox,
1323                             struct mlx4_cmd_info *cmd);
1324
1325 int mlx4_get_mgm_entry_size(struct mlx4_dev *dev);
1326 int mlx4_get_qp_per_mgm(struct mlx4_dev *dev);
1327
1328 static inline void set_param_l(uint64_t *arg, uint32_t val)
1329 {
1330         *arg = (*arg & 0xffffffff00000000ULL) | (uint64_t) val;
1331 }
1332
1333 static inline void set_param_h(uint64_t *arg, uint32_t val)
1334 {
1335         *arg = (*arg & 0xffffffff) | ((uint64_t) val << 32);
1336 }
1337
1338 static inline uint32_t get_param_l(uint64_t *arg)
1339 {
1340         return (uint32_t) (*arg & 0xffffffff);
1341 }
1342
1343 static inline uint32_t get_param_h(uint64_t *arg)
1344 {
1345         return (uint32_t)(*arg >> 32);
1346 }
1347
1348 static inline spinlock_t *mlx4_tlock(struct mlx4_dev *dev)
1349 {
1350         return &mlx4_priv(dev)->mfunc.master.res_tracker.lock;
1351 }
1352
1353 #define NOT_MASKED_PD_BITS 17
1354
1355 void mlx4_vf_immed_vlan_work_handler(struct work_struct *_work);
1356
1357 void mlx4_init_quotas(struct mlx4_dev *dev);
1358
1359 int mlx4_get_slave_num_gids(struct mlx4_dev *dev, int slave, int port);
1360 /* Returns the VF index of slave */
1361 int mlx4_get_vf_indx(struct mlx4_dev *dev, int slave);
1362 int mlx4_config_mad_demux(struct mlx4_dev *dev);
1363 int mlx4_do_bond(struct mlx4_dev *dev, bool enable);
1364
1365 enum mlx4_zone_flags {
1366         MLX4_ZONE_ALLOW_ALLOC_FROM_LOWER_PRIO   = 1UL << 0,
1367         MLX4_ZONE_ALLOW_ALLOC_FROM_EQ_PRIO      = 1UL << 1,
1368         MLX4_ZONE_FALLBACK_TO_HIGHER_PRIO       = 1UL << 2,
1369         MLX4_ZONE_USE_RR                        = 1UL << 3,
1370 };
1371
1372 enum mlx4_zone_alloc_flags {
1373         /* No two objects could overlap between zones. UID
1374          * could be left unused. If this flag is given and
1375          * two overlapped zones are used, an object will be free'd
1376          * from the smallest possible matching zone.
1377          */
1378         MLX4_ZONE_ALLOC_FLAGS_NO_OVERLAP        = 1UL << 0,
1379 };
1380
1381 struct mlx4_zone_allocator;
1382
1383 /* Create a new zone allocator */
1384 struct mlx4_zone_allocator *mlx4_zone_allocator_create(enum mlx4_zone_alloc_flags flags);
1385
1386 /* Attach a mlx4_bitmap <bitmap> of priority <priority> to the zone allocator
1387  * <zone_alloc>. Allocating an object from this zone adds an offset <offset>.
1388  * Similarly, when searching for an object to free, this offset it taken into
1389  * account. The use_rr mlx4_ib parameter for allocating objects from this <bitmap>
1390  * is given through the MLX4_ZONE_USE_RR flag in <flags>.
1391  * When an allocation fails, <zone_alloc> tries to allocate from other zones
1392  * according to the policy set by <flags>. <puid> is the unique identifier
1393  * received to this zone.
1394  */
1395 int mlx4_zone_add_one(struct mlx4_zone_allocator *zone_alloc,
1396                       struct mlx4_bitmap *bitmap,
1397                       uint32_t flags,
1398                       int priority,
1399                       int offset,
1400                       uint32_t *puid);
1401
1402 /* Remove bitmap indicated by <uid> from <zone_alloc> */
1403 int mlx4_zone_remove_one(struct mlx4_zone_allocator *zone_alloc, uint32_t uid);
1404
1405 /* Delete the zone allocator <zone_alloc. This function doesn't destroy
1406  * the attached bitmaps.
1407  */
1408 void mlx4_zone_allocator_destroy(struct mlx4_zone_allocator *zone_alloc);
1409
1410 /* Allocate <count> objects with align <align> and skip_mask <skip_mask>
1411  * from the mlx4_bitmap whose uid is <uid>. The bitmap which we actually
1412  * allocated from is returned in <puid>. If the allocation fails, a negative
1413  * number is returned. Otherwise, the offset of the first object is returned.
1414  */
1415 uint32_t mlx4_zone_alloc_entries(struct mlx4_zone_allocator *zones,
1416                                  uint32_t uid, int count,
1417                                  int align, uint32_t skip_mask,
1418                                  uint32_t *puid);
1419
1420 /* Free <count> objects, start from <obj> of the uid <uid> from zone_allocator
1421  * <zones>.
1422  */
1423 uint32_t mlx4_zone_free_entries(struct mlx4_zone_allocator *zones,
1424                            uint32_t uid, uint32_t obj, uint32_t count);
1425
1426 /* If <zones> was allocated with MLX4_ZONE_ALLOC_FLAGS_NO_OVERLAP, instead of
1427  * specifying the uid when freeing an object, zone allocator could figure it by
1428  * itself. Other parameters are similar to mlx4_zone_free.
1429  */
1430 uint32_t mlx4_zone_free_entries_unique(struct mlx4_zone_allocator *zones,
1431                                        uint32_t obj, uint32_t count);
1432
1433 /* Returns a pointer to mlx4_bitmap that was attached to <zones> with <uid> */
1434 struct mlx4_bitmap *mlx4_zone_get_bitmap(struct mlx4_zone_allocator *zones,
1435                                          uint32_t uid);
1436
1437 #endif /* MLX4_H */