mlx4: /dev/ -> /dev_vfs/
[akaros.git] / kern / drivers / net / mlx4 / mlx4.h
1 /*
2  * Copyright (c) 2004, 2005 Topspin Communications.  All rights reserved.
3  * Copyright (c) 2005 Sun Microsystems, Inc. All rights reserved.
4  * Copyright (c) 2005, 2006, 2007 Cisco Systems.  All rights reserved.
5  * Copyright (c) 2005, 2006, 2007, 2008 Mellanox Technologies. All rights reserved.
6  * Copyright (c) 2004 Voltaire, Inc. All rights reserved.
7  *
8  * This software is available to you under a choice of one of two
9  * licenses.  You may choose to be licensed under the terms of the GNU
10  * General Public License (GPL) Version 2, available from the file
11  * COPYING in the main directory of this source tree, or the
12  * OpenIB.org BSD license below:
13  *
14  *     Redistribution and use in source and binary forms, with or
15  *     without modification, are permitted provided that the following
16  *     conditions are met:
17  *
18  *      - Redistributions of source code must retain the above
19  *        copyright notice, this list of conditions and the following
20  *        disclaimer.
21  *
22  *      - Redistributions in binary form must reproduce the above
23  *        copyright notice, this list of conditions and the following
24  *        disclaimer in the documentation and/or other materials
25  *        provided with the distribution.
26  *
27  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
28  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
29  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
30  * NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS
31  * BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN
32  * ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN
33  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
34  * SOFTWARE.
35  */
36
37 #pragma once
38
39 #include <linux/mlx4/device.h>
40 #include <linux/mlx4/driver.h>
41 #include <linux/mlx4/doorbell.h>
42 #include <linux/mlx4/cmd.h>
43 #include "fw_qos.h"
44
45 #define DRV_NAME        "mlx4_core"
46 #define PFX             DRV_NAME ": "
47 #define DRV_VERSION     "2.2-1"
48 #define DRV_RELDATE     "Feb, 2014"
49
50 #define MLX4_FS_UDP_UC_EN               (1 << 1)
51 #define MLX4_FS_TCP_UC_EN               (1 << 2)
52 #define MLX4_FS_NUM_OF_L2_ADDR          8
53 #define MLX4_FS_MGM_LOG_ENTRY_SIZE      7
54 #define MLX4_FS_NUM_MCG                 (1 << 17)
55
56 #define INIT_HCA_TPT_MW_ENABLE          (1 << 7)
57
58 enum {
59         MLX4_HCR_BASE           = 0x80680,
60         MLX4_HCR_SIZE           = 0x0001c,
61         MLX4_CLR_INT_SIZE       = 0x00008,
62         MLX4_SLAVE_COMM_BASE    = 0x0,
63         MLX4_COMM_PAGESIZE      = 0x1000,
64         MLX4_CLOCK_SIZE         = 0x00008,
65         MLX4_COMM_CHAN_CAPS     = 0x8,
66         MLX4_COMM_CHAN_FLAGS    = 0xc
67 };
68
69 enum {
70 #ifdef CONFIG_MLX4_DEFAULT_MGM_LOG_ENTRY_SIZE
71         MLX4_DEFAULT_MGM_LOG_ENTRY_SIZE = CONFIG_MLX4_DEFAULT_MGM_LOG_ENTRY_SIZE,
72 #else
73         MLX4_DEFAULT_MGM_LOG_ENTRY_SIZE = 10,
74 #endif
75         MLX4_MIN_MGM_LOG_ENTRY_SIZE = 7,
76         MLX4_MAX_MGM_LOG_ENTRY_SIZE = 12,
77         MLX4_MAX_QP_PER_MGM = 4 * ((1 << MLX4_MAX_MGM_LOG_ENTRY_SIZE) / 16 - 2),
78         MLX4_MTT_ENTRY_PER_SEG  = 8,
79 };
80
81 enum {
82         MLX4_NUM_PDS            = 1 << 15
83 };
84
85 enum {
86         MLX4_CMPT_TYPE_QP       = 0,
87         MLX4_CMPT_TYPE_SRQ      = 1,
88         MLX4_CMPT_TYPE_CQ       = 2,
89         MLX4_CMPT_TYPE_EQ       = 3,
90         MLX4_CMPT_NUM_TYPE
91 };
92
93 enum {
94         MLX4_CMPT_SHIFT         = 24,
95         MLX4_NUM_CMPTS          = MLX4_CMPT_NUM_TYPE << MLX4_CMPT_SHIFT
96 };
97
98 enum mlx4_mpt_state {
99         MLX4_MPT_DISABLED = 0,
100         MLX4_MPT_EN_HW,
101         MLX4_MPT_EN_SW
102 };
103
104 #define MLX4_COMM_TIME          10000
105 #define MLX4_COMM_OFFLINE_TIME_OUT 30000
106 #define MLX4_COMM_CMD_NA_OP    0x0
107
108
109 enum {
110         MLX4_COMM_CMD_RESET,
111         MLX4_COMM_CMD_VHCR0,
112         MLX4_COMM_CMD_VHCR1,
113         MLX4_COMM_CMD_VHCR2,
114         MLX4_COMM_CMD_VHCR_EN,
115         MLX4_COMM_CMD_VHCR_POST,
116         MLX4_COMM_CMD_FLR = 254
117 };
118
119 enum {
120         MLX4_VF_SMI_DISABLED,
121         MLX4_VF_SMI_ENABLED
122 };
123
124 /*The flag indicates that the slave should delay the RESET cmd*/
125 #define MLX4_DELAY_RESET_SLAVE 0xbbbbbbb
126 /*indicates how many retries will be done if we are in the middle of FLR*/
127 #define NUM_OF_RESET_RETRIES    10
128 #define SLEEP_TIME_IN_RESET     (2 * 1000)
129 enum mlx4_resource {
130         RES_QP,
131         RES_CQ,
132         RES_SRQ,
133         RES_XRCD,
134         RES_MPT,
135         RES_MTT,
136         RES_MAC,
137         RES_VLAN,
138         RES_EQ,
139         RES_COUNTER,
140         RES_FS_RULE,
141         MLX4_NUM_OF_RESOURCE_TYPE
142 };
143
144 enum mlx4_alloc_mode {
145         RES_OP_RESERVE,
146         RES_OP_RESERVE_AND_MAP,
147         RES_OP_MAP_ICM,
148 };
149
150 enum mlx4_res_tracker_free_type {
151         RES_TR_FREE_ALL,
152         RES_TR_FREE_SLAVES_ONLY,
153         RES_TR_FREE_STRUCTS_ONLY,
154 };
155
156 /*
157  *Virtual HCR structures.
158  * mlx4_vhcr is the sw representation, in machine endianness
159  *
160  * mlx4_vhcr_cmd is the formalized structure, the one that is passed
161  * to FW to go through communication channel.
162  * It is big endian, and has the same structure as the physical HCR
163  * used by command interface
164  */
165 struct mlx4_vhcr {
166         uint64_t        in_param;
167         uint64_t        out_param;
168         uint32_t        in_modifier;
169         uint32_t        errno;
170         uint16_t        op;
171         uint16_t        token;
172         uint8_t op_modifier;
173         uint8_t e_bit;
174 };
175
176 struct mlx4_vhcr_cmd {
177         __be64 in_param;
178         __be32 in_modifier;
179         uint32_t reserved1;
180         __be64 out_param;
181         __be16 token;
182         uint16_t reserved;
183         uint8_t status;
184         uint8_t flags;
185         __be16 opcode;
186 };
187
188 struct mlx4_cmd_info {
189         uint16_t opcode;
190         bool has_inbox;
191         bool has_outbox;
192         bool out_is_imm;
193         bool encode_slave_id;
194         int (*verify)(struct mlx4_dev *dev, int slave, struct mlx4_vhcr *vhcr,
195                       struct mlx4_cmd_mailbox *inbox);
196         int (*wrapper)(struct mlx4_dev *dev, int slave, struct mlx4_vhcr *vhcr,
197                        struct mlx4_cmd_mailbox *inbox,
198                        struct mlx4_cmd_mailbox *outbox,
199                        struct mlx4_cmd_info *cmd);
200 };
201
202 #ifdef CONFIG_MLX4_DEBUG
203 extern int mlx4_debug_level;
204 #else /* CONFIG_MLX4_DEBUG */
205 #define mlx4_debug_level        (0)
206 #endif /* CONFIG_MLX4_DEBUG */
207
208 #define mlx4_dbg(mdev, format, ...)                                     \
209 do {                                                                    \
210         if (mlx4_debug_level)                                           \
211                 dev_printk(KERN_DEBUG,                                  \
212                            &(mdev)->persist->pdev->dev, format,         \
213                            ##__VA_ARGS__);                              \
214 } while (0)
215
216 #define mlx4_err(mdev, format, ...)                                     \
217         dev_err(&(mdev)->persist->pdev->dev, format, ##__VA_ARGS__)
218 #define mlx4_info(mdev, format, ...)                                    \
219         dev_info(&(mdev)->persist->pdev->dev, format, ##__VA_ARGS__)
220 #define mlx4_warn(mdev, format, ...)                                    \
221         dev_warn(&(mdev)->persist->pdev->dev, format, ##__VA_ARGS__)
222
223 extern int mlx4_log_num_mgm_entry_size;
224 extern int log_mtts_per_seg;
225 extern int mlx4_internal_err_reset;
226
227 #define MLX4_MAX_NUM_SLAVES     (MIN(MLX4_MAX_NUM_PF + MLX4_MAX_NUM_VF, MLX4_MFUNC_MAX))
228 #define ALL_SLAVES 0xff
229
230 struct mlx4_bitmap {
231         uint32_t                        last;
232         uint32_t                        top;
233         uint32_t                        max;
234         uint32_t                     reserved_top;
235         uint32_t                        mask;
236         uint32_t                        avail;
237         uint32_t                        effective_len;
238         spinlock_t              lock;
239         unsigned long          *table;
240 };
241
242 struct mlx4_buddy {
243         unsigned long         **bits;
244         unsigned int           *num_free;
245         uint32_t                        max_order;
246         spinlock_t              lock;
247 };
248
249 struct mlx4_icm;
250
251 struct mlx4_icm_table {
252         uint64_t                        virt;
253         int                     num_icm;
254         uint32_t                        num_obj;
255         int                     obj_size;
256         int                     lowmem;
257         int                     coherent;
258         qlock_t         mutex;
259         struct mlx4_icm       **icm;
260 };
261
262 #define MLX4_MPT_FLAG_SW_OWNS       (0xfUL << 28)
263 #define MLX4_MPT_FLAG_FREE          (0x3UL << 28)
264 #define MLX4_MPT_FLAG_MIO           (1 << 17)
265 #define MLX4_MPT_FLAG_BIND_ENABLE   (1 << 15)
266 #define MLX4_MPT_FLAG_PHYSICAL      (1 <<  9)
267 #define MLX4_MPT_FLAG_REGION        (1 <<  8)
268
269 #define MLX4_MPT_PD_MASK            (0x1FFFFUL)
270 #define MLX4_MPT_PD_VF_MASK         (0xFE0000UL)
271 #define MLX4_MPT_PD_FLAG_FAST_REG   (1 << 27)
272 #define MLX4_MPT_PD_FLAG_RAE        (1 << 28)
273 #define MLX4_MPT_PD_FLAG_EN_INV     (3 << 24)
274
275 #define MLX4_MPT_QP_FLAG_BOUND_QP   (1 << 7)
276
277 #define MLX4_MPT_STATUS_SW              0xF0
278 #define MLX4_MPT_STATUS_HW              0x00
279
280 #define MLX4_CQE_SIZE_MASK_STRIDE       0x3
281 #define MLX4_EQE_SIZE_MASK_STRIDE       0x30
282
283 /*
284  * Must be packed because mtt_seg is 64 bits but only aligned to 32 bits.
285  */
286 struct mlx4_mpt_entry {
287         __be32 flags;
288         __be32 qpn;
289         __be32 key;
290         __be32 pd_flags;
291         __be64 start;
292         __be64 length;
293         __be32 lkey;
294         __be32 win_cnt;
295         uint8_t reserved1[3];
296         uint8_t mtt_rep;
297         __be64 mtt_addr;
298         __be32 mtt_sz;
299         __be32 entity_size;
300         __be32 first_byte_offset;
301 } __packed;
302
303 /*
304  * Must be packed because start is 64 bits but only aligned to 32 bits.
305  */
306 struct mlx4_eq_context {
307         __be32                  flags;
308         uint16_t                        reserved1[3];
309         __be16                  page_offset;
310         uint8_t                 log_eq_size;
311         uint8_t                 reserved2[4];
312         uint8_t                 eq_period;
313         uint8_t                 reserved3;
314         uint8_t                 eq_max_count;
315         uint8_t                 reserved4[3];
316         uint8_t                 intr;
317         uint8_t                 log_page_size;
318         uint8_t                 reserved5[2];
319         uint8_t                 mtt_base_addr_h;
320         __be32                  mtt_base_addr_l;
321         uint32_t                        reserved6[2];
322         __be32                  consumer_index;
323         __be32                  producer_index;
324         uint32_t                        reserved7[4];
325 };
326
327 struct mlx4_cq_context {
328         __be32                  flags;
329         uint16_t                        reserved1[3];
330         __be16                  page_offset;
331         __be32                  logsize_usrpage;
332         __be16                  cq_period;
333         __be16                  cq_max_count;
334         uint8_t                 reserved2[3];
335         uint8_t                 comp_eqn;
336         uint8_t                 log_page_size;
337         uint8_t                 reserved3[2];
338         uint8_t                 mtt_base_addr_h;
339         __be32                  mtt_base_addr_l;
340         __be32                  last_notified_index;
341         __be32                  solicit_producer_index;
342         __be32                  consumer_index;
343         __be32                  producer_index;
344         uint32_t                        reserved4[2];
345         __be64                  db_rec_addr;
346 };
347
348 struct mlx4_srq_context {
349         __be32                  state_logsize_srqn;
350         uint8_t                 logstride;
351         uint8_t                 reserved1;
352         __be16                  xrcd;
353         __be32                  pg_offset_cqn;
354         uint32_t                        reserved2;
355         uint8_t                 log_page_size;
356         uint8_t                 reserved3[2];
357         uint8_t                 mtt_base_addr_h;
358         __be32                  mtt_base_addr_l;
359         __be32                  pd;
360         __be16                  limit_watermark;
361         __be16                  wqe_cnt;
362         uint16_t                        reserved4;
363         __be16                  wqe_counter;
364         uint32_t                        reserved5;
365         __be64                  db_rec_addr;
366 };
367
368 struct mlx4_eq_tasklet {
369         struct list_head list;
370         struct list_head process_list;
371         struct tasklet_struct task;
372         /* lock on completion tasklet list */
373         spinlock_t lock;
374 };
375
376 struct mlx4_eq {
377         struct mlx4_dev        *dev;
378         void __iomem           *doorbell;
379         int                     eqn;
380         uint32_t                        cons_index;
381         uint16_t                        irq;
382         uint16_t                        have_irq;
383         int                     nent;
384         struct mlx4_buf_list   *page_list;
385         struct mlx4_mtt         mtt;
386         struct mlx4_eq_tasklet  tasklet_ctx;
387 };
388
389 struct mlx4_slave_eqe {
390         uint8_t type;
391         uint8_t port;
392         uint32_t param;
393 };
394
395 struct mlx4_slave_event_eq_info {
396         int eqn;
397         uint16_t token;
398 };
399
400 struct mlx4_profile {
401         int                     num_qp;
402         int                     rdmarc_per_qp;
403         int                     num_srq;
404         int                     num_cq;
405         int                     num_mcg;
406         int                     num_mpt;
407         unsigned                num_mtt;
408 };
409
410 struct mlx4_fw {
411         uint64_t                        clr_int_base;
412         uint64_t                        catas_offset;
413         uint64_t                        comm_base;
414         uint64_t                        clock_offset;
415         struct mlx4_icm        *fw_icm;
416         struct mlx4_icm        *aux_icm;
417         uint32_t                        catas_size;
418         uint16_t                        fw_pages;
419         uint8_t                 clr_int_bar;
420         uint8_t                 catas_bar;
421         uint8_t                 comm_bar;
422         uint8_t                 clock_bar;
423 };
424
425 struct mlx4_comm {
426         uint32_t                        slave_write;
427         uint32_t                        slave_read;
428 };
429
430 enum {
431         MLX4_MCAST_CONFIG       = 0,
432         MLX4_MCAST_DISABLE      = 1,
433         MLX4_MCAST_ENABLE       = 2,
434 };
435
436 #define VLAN_FLTR_SIZE  128
437
438 struct mlx4_vlan_fltr {
439         __be32 entry[VLAN_FLTR_SIZE];
440 };
441
442 struct mlx4_mcast_entry {
443         struct list_head list;
444         uint64_t addr;
445 };
446
447 struct mlx4_promisc_qp {
448         struct list_head list;
449         uint32_t qpn;
450 };
451
452 struct mlx4_steer_index {
453         struct list_head list;
454         unsigned int index;
455         struct list_head duplicates;
456 };
457
458 #define MLX4_EVENT_TYPES_NUM 64
459
460 struct mlx4_slave_state {
461         uint8_t comm_toggle;
462         uint8_t last_cmd;
463         uint8_t init_port_mask;
464         bool active;
465         bool old_vlan_api;
466         uint8_t function;
467         dma_addr_t vhcr_dma;
468         uint16_t mtu[MLX4_MAX_PORTS + 1];
469         __be32 ib_cap_mask[MLX4_MAX_PORTS + 1];
470         struct mlx4_slave_eqe eq[MLX4_MFUNC_MAX_EQES];
471         struct list_head mcast_filters[MLX4_MAX_PORTS + 1];
472         struct mlx4_vlan_fltr *vlan_filter[MLX4_MAX_PORTS + 1];
473         /* event type to eq number lookup */
474         struct mlx4_slave_event_eq_info event_eq[MLX4_EVENT_TYPES_NUM];
475         uint16_t eq_pi;
476         uint16_t eq_ci;
477         spinlock_t lock;
478         /*initialized via the kzalloc*/
479         uint8_t is_slave_going_down;
480         uint32_t cookie;
481         enum slave_port_state port_state[MLX4_MAX_PORTS + 1];
482 };
483
484 #define MLX4_VGT 4095
485 #define NO_INDX  (-1)
486
487 struct mlx4_vport_state {
488         uint64_t mac;
489         uint16_t default_vlan;
490         uint8_t  default_qos;
491         uint32_t tx_rate;
492         bool spoofchk;
493         uint32_t link_state;
494         uint8_t qos_vport;
495         __be64 guid;
496 };
497
498 struct mlx4_vf_admin_state {
499         struct mlx4_vport_state vport[MLX4_MAX_PORTS + 1];
500         uint8_t enable_smi[MLX4_MAX_PORTS + 1];
501 };
502
503 struct mlx4_vport_oper_state {
504         struct mlx4_vport_state state;
505         int mac_idx;
506         int vlan_idx;
507 };
508
509 struct mlx4_vf_oper_state {
510         struct mlx4_vport_oper_state vport[MLX4_MAX_PORTS + 1];
511         uint8_t smi_enabled[MLX4_MAX_PORTS + 1];
512 };
513
514 struct slave_list {
515         qlock_t mutex;
516         struct list_head res_list[MLX4_NUM_OF_RESOURCE_TYPE];
517 };
518
519 struct resource_allocator {
520         spinlock_t alloc_lock; /* protect quotas */
521         union {
522                 int res_reserved;
523                 int res_port_rsvd[MLX4_MAX_PORTS];
524         };
525         union {
526                 int res_free;
527                 int res_port_free[MLX4_MAX_PORTS];
528         };
529         int *quota;
530         int *allocated;
531         int *guaranteed;
532 };
533
534 struct mlx4_resource_tracker {
535         spinlock_t lock;
536         /* tree for each resources */
537         struct rb_root res_tree[MLX4_NUM_OF_RESOURCE_TYPE];
538         /* num_of_slave's lists, one per slave */
539         struct slave_list *slave_list;
540         struct resource_allocator res_alloc[MLX4_NUM_OF_RESOURCE_TYPE];
541 };
542
543 #define SLAVE_EVENT_EQ_SIZE     128
544 struct mlx4_slave_event_eq {
545         uint32_t eqn;
546         uint32_t cons;
547         uint32_t prod;
548         spinlock_t event_lock;
549         struct mlx4_eqe event_eqe[SLAVE_EVENT_EQ_SIZE];
550 };
551
552 struct mlx4_qos_manager {
553         int num_of_qos_vfs;
554         DECLARE_BITMAP(priority_bm, MLX4_NUM_UP);
555 };
556
557 struct mlx4_master_qp0_state {
558         int proxy_qp0_active;
559         int qp0_active;
560         int port_active;
561 };
562
563 struct mlx4_mfunc_master_ctx {
564         struct mlx4_slave_state *slave_state;
565         struct mlx4_vf_admin_state *vf_admin;
566         struct mlx4_vf_oper_state *vf_oper;
567         struct mlx4_master_qp0_state qp0_state[MLX4_MAX_PORTS + 1];
568         int                     init_port_ref[MLX4_MAX_PORTS + 1];
569         uint16_t                        max_mtu[MLX4_MAX_PORTS + 1];
570         int                     disable_mcast_ref[MLX4_MAX_PORTS + 1];
571         struct mlx4_resource_tracker res_tracker;
572         struct workqueue_struct *comm_wq;
573         struct work_struct      comm_work;
574         struct work_struct      slave_event_work;
575         struct work_struct      slave_flr_event_work;
576         spinlock_t              slave_state_lock;
577         __be32                  comm_arm_bit_vector[4];
578         struct mlx4_eqe         cmd_eqe;
579         struct mlx4_slave_event_eq slave_eq;
580         qlock_t         gen_eqe_mutex[MLX4_MFUNC_MAX];
581         struct mlx4_qos_manager qos_ctl[MLX4_MAX_PORTS + 1];
582 };
583
584 struct mlx4_mfunc {
585         struct mlx4_comm __iomem       *comm;
586         struct mlx4_vhcr_cmd           *vhcr;
587         dma_addr_t                      vhcr_dma;
588
589         struct mlx4_mfunc_master_ctx    master;
590 };
591
592 #define MGM_QPN_MASK       0x00FFFFFF
593 #define MGM_BLCK_LB_BIT    30
594
595 struct mlx4_mgm {
596         __be32                  next_gid_index;
597         __be32                  members_count;
598         uint32_t                        reserved[2];
599         uint8_t                 gid[16];
600         __be32                  qp[MLX4_MAX_QP_PER_MGM];
601 };
602
603 struct mlx4_cmd {
604         struct pci_pool        *pool;
605         void __iomem           *hcr;
606         qlock_t         slave_cmd_mutex;
607         struct semaphore        poll_sem;
608         struct semaphore        event_sem;
609         int                     max_cmds;
610         spinlock_t              context_lock;
611         int                     free_head;
612         struct mlx4_cmd_context *context;
613         uint16_t                        token_mask;
614         uint8_t                 use_events;
615         uint8_t                 toggle;
616         uint8_t                 comm_toggle;
617         uint8_t                 initialized;
618 };
619
620 enum {
621         MLX4_VF_IMMED_VLAN_FLAG_VLAN = 1 << 0,
622         MLX4_VF_IMMED_VLAN_FLAG_QOS = 1 << 1,
623         MLX4_VF_IMMED_VLAN_FLAG_LINK_DISABLE = 1 << 2,
624 };
625 struct mlx4_vf_immed_vlan_work {
626         struct work_struct      work;
627         struct mlx4_priv        *priv;
628         int                     flags;
629         int                     slave;
630         int                     vlan_ix;
631         int                     orig_vlan_ix;
632         uint8_t                 port;
633         uint8_t                 qos;
634         uint8_t                      qos_vport;
635         uint16_t                        vlan_id;
636         uint16_t                        orig_vlan_id;
637 };
638
639
640 struct mlx4_uar_table {
641         struct mlx4_bitmap      bitmap;
642 };
643
644 struct mlx4_mr_table {
645         struct mlx4_bitmap      mpt_bitmap;
646         struct mlx4_buddy       mtt_buddy;
647         uint64_t                        mtt_base;
648         uint64_t                        mpt_base;
649         struct mlx4_icm_table   mtt_table;
650         struct mlx4_icm_table   dmpt_table;
651 };
652
653 struct mlx4_cq_table {
654         struct mlx4_bitmap      bitmap;
655         spinlock_t              lock;
656         struct radix_tree_root  tree;
657         struct mlx4_icm_table   table;
658         struct mlx4_icm_table   cmpt_table;
659 };
660
661 struct mlx4_eq_table {
662         struct mlx4_bitmap      bitmap;
663         char                   *irq_names;
664         void __iomem           *clr_int;
665         void __iomem          **uar_map;
666         uint32_t                        clr_mask;
667         struct mlx4_eq         *eq;
668         struct mlx4_icm_table   table;
669         struct mlx4_icm_table   cmpt_table;
670         int                     have_irq;
671         uint8_t                 inta_pin;
672 };
673
674 struct mlx4_srq_table {
675         struct mlx4_bitmap      bitmap;
676         spinlock_t              lock;
677         struct radix_tree_root  tree;
678         struct mlx4_icm_table   table;
679         struct mlx4_icm_table   cmpt_table;
680 };
681
682 enum mlx4_qp_table_zones {
683         MLX4_QP_TABLE_ZONE_GENERAL,
684         MLX4_QP_TABLE_ZONE_RSS,
685         MLX4_QP_TABLE_ZONE_RAW_ETH,
686         MLX4_QP_TABLE_ZONE_NUM
687 };
688
689 struct mlx4_qp_table {
690         struct mlx4_bitmap      *bitmap_gen;
691         struct mlx4_zone_allocator *zones;
692         uint32_t                        zones_uids[MLX4_QP_TABLE_ZONE_NUM];
693         uint32_t                        rdmarc_base;
694         int                     rdmarc_shift;
695         spinlock_t              lock;
696         struct mlx4_icm_table   qp_table;
697         struct mlx4_icm_table   auxc_table;
698         struct mlx4_icm_table   altc_table;
699         struct mlx4_icm_table   rdmarc_table;
700         struct mlx4_icm_table   cmpt_table;
701 };
702
703 struct mlx4_mcg_table {
704         qlock_t         mutex;
705         struct mlx4_bitmap      bitmap;
706         struct mlx4_icm_table   table;
707 };
708
709 struct mlx4_catas_err {
710         uint32_t __iomem               *map;
711         struct timer_list       timer;
712         struct list_head        list;
713 };
714
715 #define MLX4_MAX_MAC_NUM        128
716 #define MLX4_MAC_TABLE_SIZE     (MLX4_MAX_MAC_NUM << 3)
717
718 struct mlx4_mac_table {
719         __be64                  entries[MLX4_MAX_MAC_NUM];
720         int                     refs[MLX4_MAX_MAC_NUM];
721         qlock_t         mutex;
722         int                     total;
723         int                     max;
724 };
725
726 #define MLX4_ROCE_GID_ENTRY_SIZE        16
727
728 struct mlx4_roce_gid_entry {
729         uint8_t raw[MLX4_ROCE_GID_ENTRY_SIZE];
730 };
731
732 struct mlx4_roce_gid_table {
733         struct mlx4_roce_gid_entry      roce_gids[MLX4_ROCE_MAX_GIDS];
734         qlock_t                 mutex;
735 };
736
737 #define MLX4_MAX_VLAN_NUM       128
738 #define MLX4_VLAN_TABLE_SIZE    (MLX4_MAX_VLAN_NUM << 2)
739
740 struct mlx4_vlan_table {
741         __be32                  entries[MLX4_MAX_VLAN_NUM];
742         int                     refs[MLX4_MAX_VLAN_NUM];
743         qlock_t         mutex;
744         int                     total;
745         int                     max;
746 };
747
748 #define SET_PORT_GEN_ALL_VALID          0x7
749 #define SET_PORT_PROMISC_SHIFT          31
750 #define SET_PORT_MC_PROMISC_SHIFT       30
751
752 enum {
753         MCAST_DIRECT_ONLY       = 0,
754         MCAST_DIRECT            = 1,
755         MCAST_DEFAULT           = 2
756 };
757
758
759 struct mlx4_set_port_general_context {
760         uint16_t reserved1;
761         uint8_t v_ignore_fcs;
762         uint8_t flags;
763         uint8_t ignore_fcs;
764         uint8_t reserved2;
765         __be16 mtu;
766         uint8_t pptx;
767         uint8_t pfctx;
768         uint16_t reserved3;
769         uint8_t pprx;
770         uint8_t pfcrx;
771         uint16_t reserved4;
772 };
773
774 struct mlx4_set_port_rqp_calc_context {
775         __be32 base_qpn;
776         uint8_t rererved;
777         uint8_t n_mac;
778         uint8_t n_vlan;
779         uint8_t n_prio;
780         uint8_t reserved2[3];
781         uint8_t mac_miss;
782         uint8_t intra_no_vlan;
783         uint8_t no_vlan;
784         uint8_t intra_vlan_miss;
785         uint8_t vlan_miss;
786         uint8_t reserved3[3];
787         uint8_t no_vlan_prio;
788         __be32 promisc;
789         __be32 mcast;
790 };
791
792 struct mlx4_port_info {
793         struct mlx4_dev        *dev;
794         int                     port;
795         char                    dev_name[16];
796         struct device_attribute port_attr;
797         enum mlx4_port_type     tmp_type;
798         char                    dev_mtu_name[16];
799         struct device_attribute port_mtu_attr;
800         struct mlx4_mac_table   mac_table;
801         struct mlx4_vlan_table  vlan_table;
802         struct mlx4_roce_gid_table gid_table;
803         int                     base_qpn;
804 };
805
806 struct mlx4_sense {
807         struct mlx4_dev         *dev;
808         uint8_t                 do_sense_port[MLX4_MAX_PORTS + 1];
809         uint8_t                 sense_allowed[MLX4_MAX_PORTS + 1];
810         struct delayed_work     sense_poll;
811 };
812
813 struct mlx4_msix_ctl {
814         uint64_t                pool_bm;
815         qlock_t pool_lock;
816 };
817
818 struct mlx4_steer {
819         struct list_head promisc_qps[MLX4_NUM_STEERS];
820         struct list_head steer_entries[MLX4_NUM_STEERS];
821 };
822
823 enum {
824         MLX4_PCI_DEV_IS_VF              = 1 << 0,
825         MLX4_PCI_DEV_FORCE_SENSE_PORT   = 1 << 1,
826 };
827
828 enum {
829         MLX4_NO_RR      = 0,
830         MLX4_USE_RR     = 1,
831 };
832
833 struct mlx4_priv {
834         struct mlx4_dev         dev;
835
836         struct list_head        dev_list;
837         struct list_head        ctx_list;
838         spinlock_t              ctx_lock;
839
840         int                     pci_dev_data;
841         int                     removed;
842
843         struct list_head        pgdir_list;
844         qlock_t            pgdir_mutex;
845
846         struct mlx4_fw          fw;
847         struct mlx4_cmd         cmd;
848         struct mlx4_mfunc       mfunc;
849
850         struct mlx4_bitmap      pd_bitmap;
851         struct mlx4_bitmap      xrcd_bitmap;
852         struct mlx4_uar_table   uar_table;
853         struct mlx4_mr_table    mr_table;
854         struct mlx4_cq_table    cq_table;
855         struct mlx4_eq_table    eq_table;
856         struct mlx4_srq_table   srq_table;
857         struct mlx4_qp_table    qp_table;
858         struct mlx4_mcg_table   mcg_table;
859         struct mlx4_bitmap      counters_bitmap;
860
861         struct mlx4_catas_err   catas_err;
862
863         void __iomem           *clr_base;
864
865         struct mlx4_uar         driver_uar;
866         void __iomem           *kar;
867         struct mlx4_port_info   port[MLX4_MAX_PORTS + 1];
868         struct mlx4_sense       sense;
869         qlock_t         port_mutex;
870         struct mlx4_msix_ctl    msix_ctl;
871         struct mlx4_steer       *steer;
872         struct list_head        bf_list;
873         qlock_t         bf_mutex;
874         struct io_mapping       *bf_mapping;
875         void __iomem            *clock_mapping;
876         int                     reserved_mtts;
877         int                     fs_hash_mode;
878         uint8_t virt2phys_pkey[MLX4_MFUNC_MAX][MLX4_MAX_PORTS][MLX4_MAX_PORT_PKEYS];
879         struct mlx4_port_map    v2p; /* cached port mapping configuration */
880         qlock_t         bond_mutex; /* for bond mode */
881         __be64                  slave_node_guids[MLX4_MFUNC_MAX];
882
883         atomic_t                opreq_count;
884         struct work_struct      opreq_task;
885 };
886
887 static inline struct mlx4_priv *mlx4_priv(struct mlx4_dev *dev)
888 {
889         return container_of(dev, struct mlx4_priv, dev);
890 }
891
892 #define MLX4_SENSE_RANGE        (HZ * 3)
893
894 extern struct workqueue_struct *mlx4_wq;
895
896 uint32_t mlx4_bitmap_alloc(struct mlx4_bitmap *bitmap);
897 void mlx4_bitmap_free(struct mlx4_bitmap *bitmap, uint32_t obj, int use_rr);
898 uint32_t mlx4_bitmap_alloc_range(struct mlx4_bitmap *bitmap, int cnt,
899                             int align, uint32_t skip_mask);
900 void mlx4_bitmap_free_range(struct mlx4_bitmap *bitmap, uint32_t obj, int cnt,
901                             int use_rr);
902 uint32_t mlx4_bitmap_avail(struct mlx4_bitmap *bitmap);
903 int mlx4_bitmap_init(struct mlx4_bitmap *bitmap, uint32_t num, uint32_t mask,
904                      uint32_t reserved_bot, uint32_t resetrved_top);
905 void mlx4_bitmap_cleanup(struct mlx4_bitmap *bitmap);
906
907 int mlx4_reset(struct mlx4_dev *dev);
908
909 int mlx4_alloc_eq_table(struct mlx4_dev *dev);
910 void mlx4_free_eq_table(struct mlx4_dev *dev);
911
912 int mlx4_init_pd_table(struct mlx4_dev *dev);
913 int mlx4_init_xrcd_table(struct mlx4_dev *dev);
914 int mlx4_init_uar_table(struct mlx4_dev *dev);
915 int mlx4_init_mr_table(struct mlx4_dev *dev);
916 int mlx4_init_eq_table(struct mlx4_dev *dev);
917 int mlx4_init_cq_table(struct mlx4_dev *dev);
918 int mlx4_init_qp_table(struct mlx4_dev *dev);
919 int mlx4_init_srq_table(struct mlx4_dev *dev);
920 int mlx4_init_mcg_table(struct mlx4_dev *dev);
921
922 void mlx4_cleanup_pd_table(struct mlx4_dev *dev);
923 void mlx4_cleanup_xrcd_table(struct mlx4_dev *dev);
924 void mlx4_cleanup_uar_table(struct mlx4_dev *dev);
925 void mlx4_cleanup_mr_table(struct mlx4_dev *dev);
926 void mlx4_cleanup_eq_table(struct mlx4_dev *dev);
927 void mlx4_cleanup_cq_table(struct mlx4_dev *dev);
928 void mlx4_cleanup_qp_table(struct mlx4_dev *dev);
929 void mlx4_cleanup_srq_table(struct mlx4_dev *dev);
930 void mlx4_cleanup_mcg_table(struct mlx4_dev *dev);
931 int __mlx4_qp_alloc_icm(struct mlx4_dev *dev, int qpn, gfp_t gfp);
932 void __mlx4_qp_free_icm(struct mlx4_dev *dev, int qpn);
933 int __mlx4_cq_alloc_icm(struct mlx4_dev *dev, int *cqn);
934 void __mlx4_cq_free_icm(struct mlx4_dev *dev, int cqn);
935 int __mlx4_srq_alloc_icm(struct mlx4_dev *dev, int *srqn);
936 void __mlx4_srq_free_icm(struct mlx4_dev *dev, int srqn);
937 int __mlx4_mpt_reserve(struct mlx4_dev *dev);
938 void __mlx4_mpt_release(struct mlx4_dev *dev, uint32_t index);
939 int __mlx4_mpt_alloc_icm(struct mlx4_dev *dev, uint32_t index, gfp_t gfp);
940 void __mlx4_mpt_free_icm(struct mlx4_dev *dev, uint32_t index);
941 uint32_t __mlx4_alloc_mtt_range(struct mlx4_dev *dev, int order);
942 void __mlx4_free_mtt_range(struct mlx4_dev *dev, uint32_t first_seg,
943                            int order);
944
945 int mlx4_WRITE_MTT_wrapper(struct mlx4_dev *dev, int slave,
946                            struct mlx4_vhcr *vhcr,
947                            struct mlx4_cmd_mailbox *inbox,
948                            struct mlx4_cmd_mailbox *outbox,
949                            struct mlx4_cmd_info *cmd);
950 int mlx4_SYNC_TPT_wrapper(struct mlx4_dev *dev, int slave,
951                            struct mlx4_vhcr *vhcr,
952                            struct mlx4_cmd_mailbox *inbox,
953                            struct mlx4_cmd_mailbox *outbox,
954                            struct mlx4_cmd_info *cmd);
955 int mlx4_SW2HW_MPT_wrapper(struct mlx4_dev *dev, int slave,
956                            struct mlx4_vhcr *vhcr,
957                            struct mlx4_cmd_mailbox *inbox,
958                            struct mlx4_cmd_mailbox *outbox,
959                            struct mlx4_cmd_info *cmd);
960 int mlx4_HW2SW_MPT_wrapper(struct mlx4_dev *dev, int slave,
961                            struct mlx4_vhcr *vhcr,
962                            struct mlx4_cmd_mailbox *inbox,
963                            struct mlx4_cmd_mailbox *outbox,
964                            struct mlx4_cmd_info *cmd);
965 int mlx4_QUERY_MPT_wrapper(struct mlx4_dev *dev, int slave,
966                            struct mlx4_vhcr *vhcr,
967                            struct mlx4_cmd_mailbox *inbox,
968                            struct mlx4_cmd_mailbox *outbox,
969                            struct mlx4_cmd_info *cmd);
970 int mlx4_SW2HW_EQ_wrapper(struct mlx4_dev *dev, int slave,
971                           struct mlx4_vhcr *vhcr,
972                           struct mlx4_cmd_mailbox *inbox,
973                           struct mlx4_cmd_mailbox *outbox,
974                           struct mlx4_cmd_info *cmd);
975 int mlx4_CONFIG_DEV_wrapper(struct mlx4_dev *dev, int slave,
976                             struct mlx4_vhcr *vhcr,
977                             struct mlx4_cmd_mailbox *inbox,
978                             struct mlx4_cmd_mailbox *outbox,
979                             struct mlx4_cmd_info *cmd);
980 int mlx4_DMA_wrapper(struct mlx4_dev *dev, int slave,
981                      struct mlx4_vhcr *vhcr,
982                      struct mlx4_cmd_mailbox *inbox,
983                      struct mlx4_cmd_mailbox *outbox,
984                      struct mlx4_cmd_info *cmd);
985 int __mlx4_qp_reserve_range(struct mlx4_dev *dev, int cnt, int align,
986                             int *base, uint8_t flags);
987 void __mlx4_qp_release_range(struct mlx4_dev *dev, int base_qpn, int cnt);
988 int __mlx4_register_mac(struct mlx4_dev *dev, uint8_t port, uint64_t mac);
989 void __mlx4_unregister_mac(struct mlx4_dev *dev, uint8_t port, uint64_t mac);
990 int __mlx4_write_mtt(struct mlx4_dev *dev, struct mlx4_mtt *mtt,
991                      int start_index, int npages, uint64_t *page_list);
992 int __mlx4_counter_alloc(struct mlx4_dev *dev, uint32_t *idx);
993 void __mlx4_counter_free(struct mlx4_dev *dev, uint32_t idx);
994 int __mlx4_xrcd_alloc(struct mlx4_dev *dev, uint32_t *xrcdn);
995 void __mlx4_xrcd_free(struct mlx4_dev *dev, uint32_t xrcdn);
996
997 void mlx4_start_catas_poll(struct mlx4_dev *dev);
998 void mlx4_stop_catas_poll(struct mlx4_dev *dev);
999 int mlx4_catas_init(struct mlx4_dev *dev);
1000 void mlx4_catas_end(struct mlx4_dev *dev);
1001 int mlx4_restart_one(struct pci_device *pdev);
1002 int mlx4_register_device(struct mlx4_dev *dev);
1003 void mlx4_unregister_device(struct mlx4_dev *dev);
1004 void mlx4_dispatch_event(struct mlx4_dev *dev, enum mlx4_dev_event type,
1005                          unsigned long param);
1006
1007 struct mlx4_dev_cap;
1008 struct mlx4_init_hca_param;
1009
1010 uint64_t mlx4_make_profile(struct mlx4_dev *dev,
1011                       struct mlx4_profile *request,
1012                       struct mlx4_dev_cap *dev_cap,
1013                       struct mlx4_init_hca_param *init_hca);
1014 void mlx4_master_comm_channel(struct work_struct *work);
1015 void mlx4_gen_slave_eqe(struct work_struct *work);
1016 void mlx4_master_handle_slave_flr(struct work_struct *work);
1017
1018 int mlx4_ALLOC_RES_wrapper(struct mlx4_dev *dev, int slave,
1019                            struct mlx4_vhcr *vhcr,
1020                            struct mlx4_cmd_mailbox *inbox,
1021                            struct mlx4_cmd_mailbox *outbox,
1022                            struct mlx4_cmd_info *cmd);
1023 int mlx4_FREE_RES_wrapper(struct mlx4_dev *dev, int slave,
1024                           struct mlx4_vhcr *vhcr,
1025                           struct mlx4_cmd_mailbox *inbox,
1026                           struct mlx4_cmd_mailbox *outbox,
1027                           struct mlx4_cmd_info *cmd);
1028 int mlx4_MAP_EQ_wrapper(struct mlx4_dev *dev, int slave,
1029                         struct mlx4_vhcr *vhcr, struct mlx4_cmd_mailbox *inbox,
1030                         struct mlx4_cmd_mailbox *outbox,
1031                         struct mlx4_cmd_info *cmd);
1032 int mlx4_COMM_INT_wrapper(struct mlx4_dev *dev, int slave,
1033                           struct mlx4_vhcr *vhcr,
1034                           struct mlx4_cmd_mailbox *inbox,
1035                           struct mlx4_cmd_mailbox *outbox,
1036                           struct mlx4_cmd_info *cmd);
1037 int mlx4_HW2SW_EQ_wrapper(struct mlx4_dev *dev, int slave,
1038                             struct mlx4_vhcr *vhcr,
1039                             struct mlx4_cmd_mailbox *inbox,
1040                             struct mlx4_cmd_mailbox *outbox,
1041                           struct mlx4_cmd_info *cmd);
1042 int mlx4_QUERY_EQ_wrapper(struct mlx4_dev *dev, int slave,
1043                           struct mlx4_vhcr *vhcr,
1044                           struct mlx4_cmd_mailbox *inbox,
1045                           struct mlx4_cmd_mailbox *outbox,
1046                           struct mlx4_cmd_info *cmd);
1047 int mlx4_SW2HW_CQ_wrapper(struct mlx4_dev *dev, int slave,
1048                           struct mlx4_vhcr *vhcr,
1049                           struct mlx4_cmd_mailbox *inbox,
1050                           struct mlx4_cmd_mailbox *outbox,
1051                           struct mlx4_cmd_info *cmd);
1052 int mlx4_HW2SW_CQ_wrapper(struct mlx4_dev *dev, int slave,
1053                           struct mlx4_vhcr *vhcr,
1054                           struct mlx4_cmd_mailbox *inbox,
1055                           struct mlx4_cmd_mailbox *outbox,
1056                           struct mlx4_cmd_info *cmd);
1057 int mlx4_QUERY_CQ_wrapper(struct mlx4_dev *dev, int slave,
1058                           struct mlx4_vhcr *vhcr,
1059                           struct mlx4_cmd_mailbox *inbox,
1060                           struct mlx4_cmd_mailbox *outbox,
1061                           struct mlx4_cmd_info *cmd);
1062 int mlx4_MODIFY_CQ_wrapper(struct mlx4_dev *dev, int slave,
1063                           struct mlx4_vhcr *vhcr,
1064                           struct mlx4_cmd_mailbox *inbox,
1065                           struct mlx4_cmd_mailbox *outbox,
1066                            struct mlx4_cmd_info *cmd);
1067 int mlx4_SW2HW_SRQ_wrapper(struct mlx4_dev *dev, int slave,
1068                            struct mlx4_vhcr *vhcr,
1069                            struct mlx4_cmd_mailbox *inbox,
1070                            struct mlx4_cmd_mailbox *outbox,
1071                            struct mlx4_cmd_info *cmd);
1072 int mlx4_HW2SW_SRQ_wrapper(struct mlx4_dev *dev, int slave,
1073                            struct mlx4_vhcr *vhcr,
1074                            struct mlx4_cmd_mailbox *inbox,
1075                            struct mlx4_cmd_mailbox *outbox,
1076                            struct mlx4_cmd_info *cmd);
1077 int mlx4_QUERY_SRQ_wrapper(struct mlx4_dev *dev, int slave,
1078                            struct mlx4_vhcr *vhcr,
1079                            struct mlx4_cmd_mailbox *inbox,
1080                            struct mlx4_cmd_mailbox *outbox,
1081                            struct mlx4_cmd_info *cmd);
1082 int mlx4_ARM_SRQ_wrapper(struct mlx4_dev *dev, int slave,
1083                          struct mlx4_vhcr *vhcr,
1084                          struct mlx4_cmd_mailbox *inbox,
1085                          struct mlx4_cmd_mailbox *outbox,
1086                          struct mlx4_cmd_info *cmd);
1087 int mlx4_GEN_QP_wrapper(struct mlx4_dev *dev, int slave,
1088                         struct mlx4_vhcr *vhcr,
1089                         struct mlx4_cmd_mailbox *inbox,
1090                         struct mlx4_cmd_mailbox *outbox,
1091                         struct mlx4_cmd_info *cmd);
1092 int mlx4_RST2INIT_QP_wrapper(struct mlx4_dev *dev, int slave,
1093                              struct mlx4_vhcr *vhcr,
1094                              struct mlx4_cmd_mailbox *inbox,
1095                              struct mlx4_cmd_mailbox *outbox,
1096                              struct mlx4_cmd_info *cmd);
1097 int mlx4_INIT2INIT_QP_wrapper(struct mlx4_dev *dev, int slave,
1098                               struct mlx4_vhcr *vhcr,
1099                               struct mlx4_cmd_mailbox *inbox,
1100                               struct mlx4_cmd_mailbox *outbox,
1101                               struct mlx4_cmd_info *cmd);
1102 int mlx4_INIT2RTR_QP_wrapper(struct mlx4_dev *dev, int slave,
1103                              struct mlx4_vhcr *vhcr,
1104                              struct mlx4_cmd_mailbox *inbox,
1105                              struct mlx4_cmd_mailbox *outbox,
1106                              struct mlx4_cmd_info *cmd);
1107 int mlx4_RTR2RTS_QP_wrapper(struct mlx4_dev *dev, int slave,
1108                             struct mlx4_vhcr *vhcr,
1109                             struct mlx4_cmd_mailbox *inbox,
1110                             struct mlx4_cmd_mailbox *outbox,
1111                             struct mlx4_cmd_info *cmd);
1112 int mlx4_RTS2RTS_QP_wrapper(struct mlx4_dev *dev, int slave,
1113                             struct mlx4_vhcr *vhcr,
1114                             struct mlx4_cmd_mailbox *inbox,
1115                             struct mlx4_cmd_mailbox *outbox,
1116                             struct mlx4_cmd_info *cmd);
1117 int mlx4_SQERR2RTS_QP_wrapper(struct mlx4_dev *dev, int slave,
1118                               struct mlx4_vhcr *vhcr,
1119                               struct mlx4_cmd_mailbox *inbox,
1120                               struct mlx4_cmd_mailbox *outbox,
1121                               struct mlx4_cmd_info *cmd);
1122 int mlx4_2ERR_QP_wrapper(struct mlx4_dev *dev, int slave,
1123                          struct mlx4_vhcr *vhcr,
1124                          struct mlx4_cmd_mailbox *inbox,
1125                          struct mlx4_cmd_mailbox *outbox,
1126                          struct mlx4_cmd_info *cmd);
1127 int mlx4_RTS2SQD_QP_wrapper(struct mlx4_dev *dev, int slave,
1128                             struct mlx4_vhcr *vhcr,
1129                             struct mlx4_cmd_mailbox *inbox,
1130                             struct mlx4_cmd_mailbox *outbox,
1131                             struct mlx4_cmd_info *cmd);
1132 int mlx4_SQD2SQD_QP_wrapper(struct mlx4_dev *dev, int slave,
1133                             struct mlx4_vhcr *vhcr,
1134                             struct mlx4_cmd_mailbox *inbox,
1135                             struct mlx4_cmd_mailbox *outbox,
1136                             struct mlx4_cmd_info *cmd);
1137 int mlx4_SQD2RTS_QP_wrapper(struct mlx4_dev *dev, int slave,
1138                             struct mlx4_vhcr *vhcr,
1139                             struct mlx4_cmd_mailbox *inbox,
1140                             struct mlx4_cmd_mailbox *outbox,
1141                             struct mlx4_cmd_info *cmd);
1142 int mlx4_2RST_QP_wrapper(struct mlx4_dev *dev, int slave,
1143                          struct mlx4_vhcr *vhcr,
1144                          struct mlx4_cmd_mailbox *inbox,
1145                          struct mlx4_cmd_mailbox *outbox,
1146                          struct mlx4_cmd_info *cmd);
1147 int mlx4_QUERY_QP_wrapper(struct mlx4_dev *dev, int slave,
1148                           struct mlx4_vhcr *vhcr,
1149                           struct mlx4_cmd_mailbox *inbox,
1150                           struct mlx4_cmd_mailbox *outbox,
1151                           struct mlx4_cmd_info *cmd);
1152
1153 int mlx4_GEN_EQE(struct mlx4_dev *dev, int slave, struct mlx4_eqe *eqe);
1154
1155 enum {
1156         MLX4_CMD_CLEANUP_STRUCT = 1UL << 0,
1157         MLX4_CMD_CLEANUP_POOL   = 1UL << 1,
1158         MLX4_CMD_CLEANUP_HCR    = 1UL << 2,
1159         MLX4_CMD_CLEANUP_VHCR   = 1UL << 3,
1160         MLX4_CMD_CLEANUP_ALL    = (MLX4_CMD_CLEANUP_VHCR << 1) - 1
1161 };
1162
1163 int mlx4_cmd_init(struct mlx4_dev *dev);
1164 void mlx4_cmd_cleanup(struct mlx4_dev *dev, int cleanup_mask);
1165 int mlx4_multi_func_init(struct mlx4_dev *dev);
1166 int mlx4_ARM_COMM_CHANNEL(struct mlx4_dev *dev);
1167 void mlx4_multi_func_cleanup(struct mlx4_dev *dev);
1168 void mlx4_cmd_event(struct mlx4_dev *dev, uint16_t token, uint8_t status,
1169                     uint64_t out_param);
1170 int mlx4_cmd_use_events(struct mlx4_dev *dev);
1171 void mlx4_cmd_use_polling(struct mlx4_dev *dev);
1172
1173 int mlx4_comm_cmd(struct mlx4_dev *dev, uint8_t cmd, uint16_t param,
1174                   uint16_t op, unsigned long timeout);
1175
1176 void mlx4_cq_tasklet_cb(unsigned long data);
1177 void mlx4_cq_completion(struct mlx4_dev *dev, uint32_t cqn);
1178 void mlx4_cq_event(struct mlx4_dev *dev, uint32_t cqn, int event_type);
1179
1180 void mlx4_qp_event(struct mlx4_dev *dev, uint32_t qpn, int event_type);
1181
1182 void mlx4_srq_event(struct mlx4_dev *dev, uint32_t srqn, int event_type);
1183
1184 void mlx4_enter_error_state(struct mlx4_dev_persistent *persist);
1185
1186 int mlx4_SENSE_PORT(struct mlx4_dev *dev, int port,
1187                     enum mlx4_port_type *type);
1188 void mlx4_do_sense_ports(struct mlx4_dev *dev,
1189                          enum mlx4_port_type *stype,
1190                          enum mlx4_port_type *defaults);
1191 void mlx4_start_sense(struct mlx4_dev *dev);
1192 void mlx4_stop_sense(struct mlx4_dev *dev);
1193 void mlx4_sense_init(struct mlx4_dev *dev);
1194 int mlx4_check_port_params(struct mlx4_dev *dev,
1195                            enum mlx4_port_type *port_type);
1196 int mlx4_change_port_types(struct mlx4_dev *dev,
1197                            enum mlx4_port_type *port_types);
1198
1199 void mlx4_init_mac_table(struct mlx4_dev *dev, struct mlx4_mac_table *table);
1200 void mlx4_init_vlan_table(struct mlx4_dev *dev, struct mlx4_vlan_table *table);
1201 void mlx4_init_roce_gid_table(struct mlx4_dev *dev,
1202                               struct mlx4_roce_gid_table *table);
1203 void __mlx4_unregister_vlan(struct mlx4_dev *dev, uint8_t port, uint16_t vlan);
1204 int __mlx4_register_vlan(struct mlx4_dev *dev, uint8_t port, uint16_t vlan,
1205                          int *index);
1206
1207 int mlx4_SET_PORT(struct mlx4_dev *dev, uint8_t port, int pkey_tbl_sz);
1208 /* resource tracker functions*/
1209 int mlx4_get_slave_from_resource_id(struct mlx4_dev *dev,
1210                                     enum mlx4_resource resource_type,
1211                                     uint64_t resource_id, int *slave);
1212 void mlx4_delete_all_resources_for_slave(struct mlx4_dev *dev, int slave_id);
1213 void mlx4_reset_roce_gids(struct mlx4_dev *dev, int slave);
1214 int mlx4_init_resource_tracker(struct mlx4_dev *dev);
1215
1216 void mlx4_free_resource_tracker(struct mlx4_dev *dev,
1217                                 enum mlx4_res_tracker_free_type type);
1218
1219 int mlx4_QUERY_FW_wrapper(struct mlx4_dev *dev, int slave,
1220                           struct mlx4_vhcr *vhcr,
1221                           struct mlx4_cmd_mailbox *inbox,
1222                           struct mlx4_cmd_mailbox *outbox,
1223                           struct mlx4_cmd_info *cmd);
1224 int mlx4_SET_PORT_wrapper(struct mlx4_dev *dev, int slave,
1225                           struct mlx4_vhcr *vhcr,
1226                           struct mlx4_cmd_mailbox *inbox,
1227                           struct mlx4_cmd_mailbox *outbox,
1228                           struct mlx4_cmd_info *cmd);
1229 int mlx4_INIT_PORT_wrapper(struct mlx4_dev *dev, int slave,
1230                            struct mlx4_vhcr *vhcr,
1231                            struct mlx4_cmd_mailbox *inbox,
1232                            struct mlx4_cmd_mailbox *outbox,
1233                            struct mlx4_cmd_info *cmd);
1234 int mlx4_CLOSE_PORT_wrapper(struct mlx4_dev *dev, int slave,
1235                             struct mlx4_vhcr *vhcr,
1236                             struct mlx4_cmd_mailbox *inbox,
1237                             struct mlx4_cmd_mailbox *outbox,
1238                             struct mlx4_cmd_info *cmd);
1239 int mlx4_QUERY_DEV_CAP_wrapper(struct mlx4_dev *dev, int slave,
1240                                struct mlx4_vhcr *vhcr,
1241                                struct mlx4_cmd_mailbox *inbox,
1242                                struct mlx4_cmd_mailbox *outbox,
1243                                struct mlx4_cmd_info *cmd);
1244 int mlx4_QUERY_PORT_wrapper(struct mlx4_dev *dev, int slave,
1245                             struct mlx4_vhcr *vhcr,
1246                             struct mlx4_cmd_mailbox *inbox,
1247                             struct mlx4_cmd_mailbox *outbox,
1248                             struct mlx4_cmd_info *cmd);
1249 int mlx4_get_port_ib_caps(struct mlx4_dev *dev, uint8_t port, __be32 *caps);
1250
1251 int mlx4_get_slave_pkey_gid_tbl_len(struct mlx4_dev *dev, uint8_t port,
1252                                     int *gid_tbl_len, int *pkey_tbl_len);
1253
1254 int mlx4_QP_ATTACH_wrapper(struct mlx4_dev *dev, int slave,
1255                            struct mlx4_vhcr *vhcr,
1256                            struct mlx4_cmd_mailbox *inbox,
1257                            struct mlx4_cmd_mailbox *outbox,
1258                            struct mlx4_cmd_info *cmd);
1259
1260 int mlx4_UPDATE_QP_wrapper(struct mlx4_dev *dev, int slave,
1261                            struct mlx4_vhcr *vhcr,
1262                            struct mlx4_cmd_mailbox *inbox,
1263                            struct mlx4_cmd_mailbox *outbox,
1264                            struct mlx4_cmd_info *cmd);
1265
1266 int mlx4_PROMISC_wrapper(struct mlx4_dev *dev, int slave,
1267                          struct mlx4_vhcr *vhcr,
1268                          struct mlx4_cmd_mailbox *inbox,
1269                          struct mlx4_cmd_mailbox *outbox,
1270                          struct mlx4_cmd_info *cmd);
1271 int mlx4_qp_detach_common(struct mlx4_dev *dev, struct mlx4_qp *qp,
1272                           uint8_t gid[16],
1273                           enum mlx4_protocol prot, enum mlx4_steer_type steer);
1274 int mlx4_qp_attach_common(struct mlx4_dev *dev, struct mlx4_qp *qp,
1275                           uint8_t gid[16],
1276                           int block_mcast_loopback, enum mlx4_protocol prot,
1277                           enum mlx4_steer_type steer);
1278 int mlx4_trans_to_dmfs_attach(struct mlx4_dev *dev, struct mlx4_qp *qp,
1279                               uint8_t gid[16], uint8_t port,
1280                               int block_mcast_loopback,
1281                               enum mlx4_protocol prot, uint64_t *reg_id);
1282 int mlx4_SET_MCAST_FLTR_wrapper(struct mlx4_dev *dev, int slave,
1283                                 struct mlx4_vhcr *vhcr,
1284                                 struct mlx4_cmd_mailbox *inbox,
1285                                 struct mlx4_cmd_mailbox *outbox,
1286                                 struct mlx4_cmd_info *cmd);
1287 int mlx4_SET_VLAN_FLTR_wrapper(struct mlx4_dev *dev, int slave,
1288                                struct mlx4_vhcr *vhcr,
1289                                struct mlx4_cmd_mailbox *inbox,
1290                                struct mlx4_cmd_mailbox *outbox,
1291                                struct mlx4_cmd_info *cmd);
1292 int mlx4_common_set_vlan_fltr(struct mlx4_dev *dev, int function,
1293                                      int port, void *buf);
1294 int mlx4_common_dump_eth_stats(struct mlx4_dev *dev, int slave,
1295                                 uint32_t in_mod,
1296                                 struct mlx4_cmd_mailbox *outbox);
1297 int mlx4_DUMP_ETH_STATS_wrapper(struct mlx4_dev *dev, int slave,
1298                                    struct mlx4_vhcr *vhcr,
1299                                    struct mlx4_cmd_mailbox *inbox,
1300                                    struct mlx4_cmd_mailbox *outbox,
1301                                 struct mlx4_cmd_info *cmd);
1302 int mlx4_PKEY_TABLE_wrapper(struct mlx4_dev *dev, int slave,
1303                             struct mlx4_vhcr *vhcr,
1304                             struct mlx4_cmd_mailbox *inbox,
1305                             struct mlx4_cmd_mailbox *outbox,
1306                             struct mlx4_cmd_info *cmd);
1307 int mlx4_QUERY_IF_STAT_wrapper(struct mlx4_dev *dev, int slave,
1308                                struct mlx4_vhcr *vhcr,
1309                                struct mlx4_cmd_mailbox *inbox,
1310                                struct mlx4_cmd_mailbox *outbox,
1311                                struct mlx4_cmd_info *cmd);
1312 int mlx4_QP_FLOW_STEERING_ATTACH_wrapper(struct mlx4_dev *dev, int slave,
1313                                          struct mlx4_vhcr *vhcr,
1314                                          struct mlx4_cmd_mailbox *inbox,
1315                                          struct mlx4_cmd_mailbox *outbox,
1316                                          struct mlx4_cmd_info *cmd);
1317 int mlx4_QP_FLOW_STEERING_DETACH_wrapper(struct mlx4_dev *dev, int slave,
1318                                          struct mlx4_vhcr *vhcr,
1319                                          struct mlx4_cmd_mailbox *inbox,
1320                                          struct mlx4_cmd_mailbox *outbox,
1321                                          struct mlx4_cmd_info *cmd);
1322 int mlx4_ACCESS_REG_wrapper(struct mlx4_dev *dev, int slave,
1323                             struct mlx4_vhcr *vhcr,
1324                             struct mlx4_cmd_mailbox *inbox,
1325                             struct mlx4_cmd_mailbox *outbox,
1326                             struct mlx4_cmd_info *cmd);
1327
1328 int mlx4_get_mgm_entry_size(struct mlx4_dev *dev);
1329 int mlx4_get_qp_per_mgm(struct mlx4_dev *dev);
1330
1331 static inline void set_param_l(uint64_t *arg, uint32_t val)
1332 {
1333         *arg = (*arg & 0xffffffff00000000ULL) | (uint64_t) val;
1334 }
1335
1336 static inline void set_param_h(uint64_t *arg, uint32_t val)
1337 {
1338         *arg = (*arg & 0xffffffff) | ((uint64_t) val << 32);
1339 }
1340
1341 static inline uint32_t get_param_l(uint64_t *arg)
1342 {
1343         return (uint32_t) (*arg & 0xffffffff);
1344 }
1345
1346 static inline uint32_t get_param_h(uint64_t *arg)
1347 {
1348         return (uint32_t)(*arg >> 32);
1349 }
1350
1351 static inline spinlock_t *mlx4_tlock(struct mlx4_dev *dev)
1352 {
1353         return &mlx4_priv(dev)->mfunc.master.res_tracker.lock;
1354 }
1355
1356 #define NOT_MASKED_PD_BITS 17
1357
1358 void mlx4_vf_immed_vlan_work_handler(struct work_struct *_work);
1359
1360 void mlx4_init_quotas(struct mlx4_dev *dev);
1361
1362 int mlx4_get_slave_num_gids(struct mlx4_dev *dev, int slave, int port);
1363 /* Returns the VF index of slave */
1364 int mlx4_get_vf_indx(struct mlx4_dev *dev, int slave);
1365 int mlx4_config_mad_demux(struct mlx4_dev *dev);
1366 int mlx4_do_bond(struct mlx4_dev *dev, bool enable);
1367
1368 enum mlx4_zone_flags {
1369         MLX4_ZONE_ALLOW_ALLOC_FROM_LOWER_PRIO   = 1UL << 0,
1370         MLX4_ZONE_ALLOW_ALLOC_FROM_EQ_PRIO      = 1UL << 1,
1371         MLX4_ZONE_FALLBACK_TO_HIGHER_PRIO       = 1UL << 2,
1372         MLX4_ZONE_USE_RR                        = 1UL << 3,
1373 };
1374
1375 enum mlx4_zone_alloc_flags {
1376         /* No two objects could overlap between zones. UID
1377          * could be left unused. If this flag is given and
1378          * two overlapped zones are used, an object will be free'd
1379          * from the smallest possible matching zone.
1380          */
1381         MLX4_ZONE_ALLOC_FLAGS_NO_OVERLAP        = 1UL << 0,
1382 };
1383
1384 struct mlx4_zone_allocator;
1385
1386 /* Create a new zone allocator */
1387 struct mlx4_zone_allocator *mlx4_zone_allocator_create(enum mlx4_zone_alloc_flags flags);
1388
1389 /* Attach a mlx4_bitmap <bitmap> of priority <priority> to the zone allocator
1390  * <zone_alloc>. Allocating an object from this zone adds an offset <offset>.
1391  * Similarly, when searching for an object to free, this offset it taken into
1392  * account. The use_rr mlx4_ib parameter for allocating objects from this <bitmap>
1393  * is given through the MLX4_ZONE_USE_RR flag in <flags>.
1394  * When an allocation fails, <zone_alloc> tries to allocate from other zones
1395  * according to the policy set by <flags>. <puid> is the unique identifier
1396  * received to this zone.
1397  */
1398 int mlx4_zone_add_one(struct mlx4_zone_allocator *zone_alloc,
1399                       struct mlx4_bitmap *bitmap,
1400                       uint32_t flags,
1401                       int priority,
1402                       int offset,
1403                       uint32_t *puid);
1404
1405 /* Remove bitmap indicated by <uid> from <zone_alloc> */
1406 int mlx4_zone_remove_one(struct mlx4_zone_allocator *zone_alloc, uint32_t uid);
1407
1408 /* Delete the zone allocator <zone_alloc. This function doesn't destroy
1409  * the attached bitmaps.
1410  */
1411 void mlx4_zone_allocator_destroy(struct mlx4_zone_allocator *zone_alloc);
1412
1413 /* Allocate <count> objects with align <align> and skip_mask <skip_mask>
1414  * from the mlx4_bitmap whose uid is <uid>. The bitmap which we actually
1415  * allocated from is returned in <puid>. If the allocation fails, a negative
1416  * number is returned. Otherwise, the offset of the first object is returned.
1417  */
1418 uint32_t mlx4_zone_alloc_entries(struct mlx4_zone_allocator *zones,
1419                                  uint32_t uid, int count,
1420                                  int align, uint32_t skip_mask,
1421                                  uint32_t *puid);
1422
1423 /* Free <count> objects, start from <obj> of the uid <uid> from zone_allocator
1424  * <zones>.
1425  */
1426 uint32_t mlx4_zone_free_entries(struct mlx4_zone_allocator *zones,
1427                            uint32_t uid, uint32_t obj, uint32_t count);
1428
1429 /* If <zones> was allocated with MLX4_ZONE_ALLOC_FLAGS_NO_OVERLAP, instead of
1430  * specifying the uid when freeing an object, zone allocator could figure it by
1431  * itself. Other parameters are similar to mlx4_zone_free.
1432  */
1433 uint32_t mlx4_zone_free_entries_unique(struct mlx4_zone_allocator *zones,
1434                                        uint32_t obj, uint32_t count);
1435
1436 /* Returns a pointer to mlx4_bitmap that was attached to <zones> with <uid> */
1437 struct mlx4_bitmap *mlx4_zone_get_bitmap(struct mlx4_zone_allocator *zones,
1438                                          uint32_t uid);