Bus space barriers (XCC)
[akaros.git] / kern / drivers / net / bxe / ecore_fw_defs.h
1 /*-
2  * Copyright (c) 2007-2014 QLogic Corporation. All rights reserved.
3  *
4  * Redistribution and use in source and binary forms, with or without
5  * modification, are permitted provided that the following conditions
6  * are met:
7  *
8  * 1. Redistributions of source code must retain the above copyright
9  *    notice, this list of conditions and the following disclaimer.
10  * 2. Redistributions in binary form must reproduce the above copyright
11  *    notice, this list of conditions and the following disclaimer in the
12  *    documentation and/or other materials provided with the distribution.
13  *
14  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS'
15  * AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
16  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
17  * ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT OWNER OR CONTRIBUTORS
18  * BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
19  * CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
20  * SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
21  * INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
22  * CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
23  * ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF
24  * THE POSSIBILITY OF SUCH DAMAGE.
25  */
26
27
28 //__FBSDID("$FreeBSD: head/sys/dev/bxe/ecore_fw_defs.h 265411 2014-05-06 02:32:27Z davidcs $");
29
30 #ifndef ECORE_FW_DEFS_H
31 #define ECORE_FW_DEFS_H
32
33
34 #define CSTORM_ASSERT_LIST_INDEX_OFFSET (IRO[148].base)
35 #define CSTORM_ASSERT_LIST_OFFSET(assertListEntry) \
36         (IRO[147].base + ((assertListEntry) * IRO[147].m1))
37 #define CSTORM_EVENT_RING_DATA_OFFSET(pfId) \
38         (IRO[153].base + (((pfId)>>1) * IRO[153].m1) + (((pfId)&1) * \
39         IRO[153].m2))
40 #define CSTORM_EVENT_RING_PROD_OFFSET(pfId) \
41         (IRO[154].base + (((pfId)>>1) * IRO[154].m1) + (((pfId)&1) * \
42         IRO[154].m2))
43 #define CSTORM_FINAL_CLEANUP_COMPLETE_OFFSET(funcId) \
44         (IRO[159].base + ((funcId) * IRO[159].m1))
45 #define CSTORM_FUNC_EN_OFFSET(funcId) \
46         (IRO[149].base + ((funcId) * IRO[149].m1))
47 #define CSTORM_HC_SYNC_LINE_INDEX_E1X_OFFSET(hcIndex, sbId) \
48         (IRO[139].base + ((hcIndex) * IRO[139].m1) + ((sbId) * IRO[139].m2))
49 #define CSTORM_HC_SYNC_LINE_INDEX_E2_OFFSET(hcIndex, sbId) \
50         (IRO[138].base + (((hcIndex)>>2) * IRO[138].m1) + (((hcIndex)&3) \
51         * IRO[138].m2) + ((sbId) * IRO[138].m3))
52 #define CSTORM_IGU_MODE_OFFSET (IRO[157].base)
53 #define CSTORM_ISCSI_CQ_SIZE_OFFSET(pfId) \
54         (IRO[317].base + ((pfId) * IRO[317].m1))
55 #define CSTORM_ISCSI_CQ_SQN_SIZE_OFFSET(pfId) \
56         (IRO[318].base + ((pfId) * IRO[318].m1))
57 #define CSTORM_ISCSI_EQ_CONS_OFFSET(pfId, iscsiEqId) \
58         (IRO[310].base + ((pfId) * IRO[310].m1) + ((iscsiEqId) * IRO[310].m2))
59 #define CSTORM_ISCSI_EQ_NEXT_EQE_ADDR_OFFSET(pfId, iscsiEqId) \
60         (IRO[312].base + ((pfId) * IRO[312].m1) + ((iscsiEqId) * IRO[312].m2))
61 #define CSTORM_ISCSI_EQ_NEXT_PAGE_ADDR_OFFSET(pfId, iscsiEqId) \
62         (IRO[311].base + ((pfId) * IRO[311].m1) + ((iscsiEqId) * IRO[311].m2))
63 #define CSTORM_ISCSI_EQ_NEXT_PAGE_ADDR_VALID_OFFSET(pfId, iscsiEqId) \
64         (IRO[313].base + ((pfId) * IRO[313].m1) + ((iscsiEqId) * IRO[313].m2))
65 #define CSTORM_ISCSI_EQ_PROD_OFFSET(pfId, iscsiEqId) \
66         (IRO[309].base + ((pfId) * IRO[309].m1) + ((iscsiEqId) * IRO[309].m2))
67 #define CSTORM_ISCSI_EQ_SB_INDEX_OFFSET(pfId, iscsiEqId) \
68         (IRO[315].base + ((pfId) * IRO[315].m1) + ((iscsiEqId) * IRO[315].m2))
69 #define CSTORM_ISCSI_EQ_SB_NUM_OFFSET(pfId, iscsiEqId) \
70         (IRO[314].base + ((pfId) * IRO[314].m1) + ((iscsiEqId) * IRO[314].m2))
71 #define CSTORM_ISCSI_HQ_SIZE_OFFSET(pfId) \
72         (IRO[316].base + ((pfId) * IRO[316].m1))
73 #define CSTORM_ISCSI_NUM_OF_TASKS_OFFSET(pfId) \
74         (IRO[308].base + ((pfId) * IRO[308].m1))
75 #define CSTORM_ISCSI_PAGE_SIZE_LOG_OFFSET(pfId) \
76         (IRO[307].base + ((pfId) * IRO[307].m1))
77 #define CSTORM_ISCSI_PAGE_SIZE_OFFSET(pfId) \
78         (IRO[306].base + ((pfId) * IRO[306].m1))
79 #define CSTORM_RECORD_SLOW_PATH_OFFSET(funcId) \
80         (IRO[151].base + ((funcId) * IRO[151].m1))
81 #define CSTORM_SP_STATUS_BLOCK_DATA_OFFSET(pfId) \
82         (IRO[142].base + ((pfId) * IRO[142].m1))
83 #define CSTORM_SP_STATUS_BLOCK_DATA_STATE_OFFSET(pfId) \
84         (IRO[143].base + ((pfId) * IRO[143].m1))
85 #define CSTORM_SP_STATUS_BLOCK_OFFSET(pfId) \
86         (IRO[141].base + ((pfId) * IRO[141].m1))
87 #define CSTORM_SP_STATUS_BLOCK_SIZE (IRO[141].size)
88 #define CSTORM_SP_SYNC_BLOCK_OFFSET(pfId) \
89         (IRO[144].base + ((pfId) * IRO[144].m1))
90 #define CSTORM_SP_SYNC_BLOCK_SIZE (IRO[144].size)
91 #define CSTORM_STATUS_BLOCK_DATA_FLAGS_OFFSET(sbId, hcIndex) \
92         (IRO[136].base + ((sbId) * IRO[136].m1) + ((hcIndex) * IRO[136].m2))
93 #define CSTORM_STATUS_BLOCK_DATA_OFFSET(sbId) \
94         (IRO[133].base + ((sbId) * IRO[133].m1))
95 #define CSTORM_STATUS_BLOCK_DATA_STATE_OFFSET(sbId) \
96         (IRO[134].base + ((sbId) * IRO[134].m1))
97 #define CSTORM_STATUS_BLOCK_DATA_TIMEOUT_OFFSET(sbId, hcIndex) \
98         (IRO[135].base + ((sbId) * IRO[135].m1) + ((hcIndex) * IRO[135].m2))
99 #define CSTORM_STATUS_BLOCK_OFFSET(sbId) \
100         (IRO[132].base + ((sbId) * IRO[132].m1))
101 #define CSTORM_STATUS_BLOCK_SIZE (IRO[132].size)
102 #define CSTORM_SYNC_BLOCK_OFFSET(sbId) \
103         (IRO[137].base + ((sbId) * IRO[137].m1))
104 #define CSTORM_SYNC_BLOCK_SIZE (IRO[137].size)
105 #define CSTORM_VF_TO_PF_OFFSET(funcId) \
106         (IRO[150].base + ((funcId) * IRO[150].m1))
107 #define TSTORM_ACCEPT_CLASSIFY_FAILED_OFFSET (IRO[204].base)
108 #define TSTORM_APPROXIMATE_MATCH_MULTICAST_FILTERING_OFFSET(pfId) \
109         (IRO[203].base + ((pfId) * IRO[203].m1))
110 #define TSTORM_ASSERT_LIST_INDEX_OFFSET (IRO[102].base)
111 #define TSTORM_ASSERT_LIST_OFFSET(assertListEntry) \
112         (IRO[101].base + ((assertListEntry) * IRO[101].m1))
113 #define TSTORM_FUNCTION_COMMON_CONFIG_OFFSET(pfId) \
114         (IRO[201].base + ((pfId) * IRO[201].m1))
115 #define TSTORM_FUNC_EN_OFFSET(funcId) \
116         (IRO[103].base + ((funcId) * IRO[103].m1))
117 #define TSTORM_ISCSI_ERROR_BITMAP_OFFSET(pfId) \
118         (IRO[272].base + ((pfId) * IRO[272].m1))
119 #define TSTORM_ISCSI_NUM_OF_TASKS_OFFSET(pfId) \
120         (IRO[271].base + ((pfId) * IRO[271].m1))
121 #define TSTORM_ISCSI_PAGE_SIZE_LOG_OFFSET(pfId) \
122         (IRO[270].base + ((pfId) * IRO[270].m1))
123 #define TSTORM_ISCSI_PAGE_SIZE_OFFSET(pfId) \
124         (IRO[269].base + ((pfId) * IRO[269].m1))
125 #define TSTORM_ISCSI_RQ_SIZE_OFFSET(pfId) \
126         (IRO[268].base + ((pfId) * IRO[268].m1))
127 #define TSTORM_ISCSI_TCP_LOCAL_ADV_WND_OFFSET(pfId) \
128         (IRO[278].base + ((pfId) * IRO[278].m1))
129 #define TSTORM_ISCSI_TCP_VARS_FLAGS_OFFSET(pfId) \
130         (IRO[264].base + ((pfId) * IRO[264].m1))
131 #define TSTORM_ISCSI_TCP_VARS_LSB_LOCAL_MAC_ADDR_OFFSET(pfId) \
132         (IRO[265].base + ((pfId) * IRO[265].m1))
133 #define TSTORM_ISCSI_TCP_VARS_MID_LOCAL_MAC_ADDR_OFFSET(pfId) \
134         (IRO[266].base + ((pfId) * IRO[266].m1))
135 #define TSTORM_ISCSI_TCP_VARS_MSB_LOCAL_MAC_ADDR_OFFSET(pfId) \
136         (IRO[267].base + ((pfId) * IRO[267].m1))
137 #define TSTORM_MAC_FILTER_CONFIG_OFFSET(pfId) \
138         (IRO[202].base + ((pfId) * IRO[202].m1))
139 #define TSTORM_RECORD_SLOW_PATH_OFFSET(funcId) \
140         (IRO[105].base + ((funcId) * IRO[105].m1))
141 #define TSTORM_TCP_MAX_CWND_OFFSET(pfId) \
142         (IRO[217].base + ((pfId) * IRO[217].m1))
143 #define TSTORM_VF_TO_PF_OFFSET(funcId) \
144         (IRO[104].base + ((funcId) * IRO[104].m1))
145 #define USTORM_AGG_DATA_OFFSET (IRO[206].base)
146 #define USTORM_AGG_DATA_SIZE (IRO[206].size)
147 #define USTORM_ASSERT_LIST_INDEX_OFFSET (IRO[177].base)
148 #define USTORM_ASSERT_LIST_OFFSET(assertListEntry) \
149         (IRO[176].base + ((assertListEntry) * IRO[176].m1))
150 #define USTORM_ETH_PAUSE_ENABLED_OFFSET(portId) \
151         (IRO[183].base + ((portId) * IRO[183].m1))
152 #define USTORM_FCOE_EQ_PROD_OFFSET(pfId) \
153         (IRO[319].base + ((pfId) * IRO[319].m1))
154 #define USTORM_FUNC_EN_OFFSET(funcId) \
155         (IRO[178].base + ((funcId) * IRO[178].m1))
156 #define USTORM_ISCSI_CQ_SIZE_OFFSET(pfId) \
157         (IRO[283].base + ((pfId) * IRO[283].m1))
158 #define USTORM_ISCSI_CQ_SQN_SIZE_OFFSET(pfId) \
159         (IRO[284].base + ((pfId) * IRO[284].m1))
160 #define USTORM_ISCSI_ERROR_BITMAP_OFFSET(pfId) \
161         (IRO[288].base + ((pfId) * IRO[288].m1))
162 #define USTORM_ISCSI_GLOBAL_BUF_PHYS_ADDR_OFFSET(pfId) \
163         (IRO[285].base + ((pfId) * IRO[285].m1))
164 #define USTORM_ISCSI_NUM_OF_TASKS_OFFSET(pfId) \
165         (IRO[281].base + ((pfId) * IRO[281].m1))
166 #define USTORM_ISCSI_PAGE_SIZE_LOG_OFFSET(pfId) \
167         (IRO[280].base + ((pfId) * IRO[280].m1))
168 #define USTORM_ISCSI_PAGE_SIZE_OFFSET(pfId) \
169         (IRO[279].base + ((pfId) * IRO[279].m1))
170 #define USTORM_ISCSI_R2TQ_SIZE_OFFSET(pfId) \
171         (IRO[282].base + ((pfId) * IRO[282].m1))
172 #define USTORM_ISCSI_RQ_BUFFER_SIZE_OFFSET(pfId) \
173         (IRO[286].base + ((pfId) * IRO[286].m1))
174 #define USTORM_ISCSI_RQ_SIZE_OFFSET(pfId) \
175         (IRO[287].base + ((pfId) * IRO[287].m1))
176 #define USTORM_MEM_WORKAROUND_ADDRESS_OFFSET(pfId) \
177         (IRO[182].base + ((pfId) * IRO[182].m1))
178 #define USTORM_RECORD_SLOW_PATH_OFFSET(funcId) \
179         (IRO[180].base + ((funcId) * IRO[180].m1))
180 #define USTORM_RX_PRODS_E1X_OFFSET(portId, clientId) \
181         (IRO[209].base + ((portId) * IRO[209].m1) + ((clientId) * \
182         IRO[209].m2))
183 #define USTORM_RX_PRODS_E2_OFFSET(qzoneId) \
184         (IRO[210].base + ((qzoneId) * IRO[210].m1))
185 #define USTORM_TPA_BTR_OFFSET (IRO[207].base)
186 #define USTORM_TPA_BTR_SIZE (IRO[207].size)
187 #define USTORM_VF_TO_PF_OFFSET(funcId) \
188         (IRO[179].base + ((funcId) * IRO[179].m1))
189 #define XSTORM_AGG_INT_FINAL_CLEANUP_COMP_TYPE (IRO[67].base)
190 #define XSTORM_AGG_INT_FINAL_CLEANUP_INDEX (IRO[66].base)
191 #define XSTORM_ASSERT_LIST_INDEX_OFFSET (IRO[51].base)
192 #define XSTORM_ASSERT_LIST_OFFSET(assertListEntry) \
193         (IRO[50].base + ((assertListEntry) * IRO[50].m1))
194 #define XSTORM_CMNG_PER_PORT_VARS_OFFSET(portId) \
195         (IRO[43].base + ((portId) * IRO[43].m1))
196 #define XSTORM_FAIRNESS_PER_VN_VARS_OFFSET(pfId) \
197         (IRO[45].base + ((pfId) * IRO[45].m1))
198 #define XSTORM_FUNC_EN_OFFSET(funcId) \
199         (IRO[47].base + ((funcId) * IRO[47].m1))
200 #define XSTORM_ISCSI_HQ_SIZE_OFFSET(pfId) \
201         (IRO[296].base + ((pfId) * IRO[296].m1))
202 #define XSTORM_ISCSI_LOCAL_MAC_ADDR0_OFFSET(pfId) \
203         (IRO[299].base + ((pfId) * IRO[299].m1))
204 #define XSTORM_ISCSI_LOCAL_MAC_ADDR1_OFFSET(pfId) \
205         (IRO[300].base + ((pfId) * IRO[300].m1))
206 #define XSTORM_ISCSI_LOCAL_MAC_ADDR2_OFFSET(pfId) \
207         (IRO[301].base + ((pfId) * IRO[301].m1))
208 #define XSTORM_ISCSI_LOCAL_MAC_ADDR3_OFFSET(pfId) \
209         (IRO[302].base + ((pfId) * IRO[302].m1))
210 #define XSTORM_ISCSI_LOCAL_MAC_ADDR4_OFFSET(pfId) \
211         (IRO[303].base + ((pfId) * IRO[303].m1))
212 #define XSTORM_ISCSI_LOCAL_MAC_ADDR5_OFFSET(pfId) \
213         (IRO[304].base + ((pfId) * IRO[304].m1))
214 #define XSTORM_ISCSI_LOCAL_VLAN_OFFSET(pfId) \
215         (IRO[305].base + ((pfId) * IRO[305].m1))
216 #define XSTORM_ISCSI_NUM_OF_TASKS_OFFSET(pfId) \
217         (IRO[295].base + ((pfId) * IRO[295].m1))
218 #define XSTORM_ISCSI_PAGE_SIZE_LOG_OFFSET(pfId) \
219         (IRO[294].base + ((pfId) * IRO[294].m1))
220 #define XSTORM_ISCSI_PAGE_SIZE_OFFSET(pfId) \
221         (IRO[293].base + ((pfId) * IRO[293].m1))
222 #define XSTORM_ISCSI_R2TQ_SIZE_OFFSET(pfId) \
223         (IRO[298].base + ((pfId) * IRO[298].m1))
224 #define XSTORM_ISCSI_SQ_SIZE_OFFSET(pfId) \
225         (IRO[297].base + ((pfId) * IRO[297].m1))
226 #define XSTORM_ISCSI_TCP_VARS_ADV_WND_SCL_OFFSET(pfId) \
227         (IRO[292].base + ((pfId) * IRO[292].m1))
228 #define XSTORM_ISCSI_TCP_VARS_FLAGS_OFFSET(pfId) \
229         (IRO[291].base + ((pfId) * IRO[291].m1))
230 #define XSTORM_ISCSI_TCP_VARS_TOS_OFFSET(pfId) \
231         (IRO[290].base + ((pfId) * IRO[290].m1))
232 #define XSTORM_ISCSI_TCP_VARS_TTL_OFFSET(pfId) \
233         (IRO[289].base + ((pfId) * IRO[289].m1))
234 #define XSTORM_RATE_SHAPING_PER_VN_VARS_OFFSET(pfId) \
235         (IRO[44].base + ((pfId) * IRO[44].m1))
236 #define XSTORM_RECORD_SLOW_PATH_OFFSET(funcId) \
237         (IRO[49].base + ((funcId) * IRO[49].m1))
238 #define XSTORM_SPQ_DATA_OFFSET(funcId) \
239         (IRO[32].base + ((funcId) * IRO[32].m1))
240 #define XSTORM_SPQ_DATA_SIZE (IRO[32].size)
241 #define XSTORM_SPQ_PAGE_BASE_OFFSET(funcId) \
242         (IRO[30].base + ((funcId) * IRO[30].m1))
243 #define XSTORM_SPQ_PROD_OFFSET(funcId) \
244         (IRO[31].base + ((funcId) * IRO[31].m1))
245 #define XSTORM_TCP_GLOBAL_DEL_ACK_COUNTER_ENABLED_OFFSET(portId) \
246         (IRO[211].base + ((portId) * IRO[211].m1))
247 #define XSTORM_TCP_GLOBAL_DEL_ACK_COUNTER_MAX_COUNT_OFFSET(portId) \
248         (IRO[212].base + ((portId) * IRO[212].m1))
249 #define XSTORM_TCP_TX_SWS_TIMER_VAL_OFFSET(pfId) \
250         (IRO[214].base + (((pfId)>>1) * IRO[214].m1) + (((pfId)&1) * \
251         IRO[214].m2))
252 #define XSTORM_VF_TO_PF_OFFSET(funcId) \
253         (IRO[48].base + ((funcId) * IRO[48].m1))
254 #define COMMON_ASM_INVALID_ASSERT_OPCODE (IRO[7].base)
255
256
257 /* Ethernet Ring parameters */
258 #define X_ETH_LOCAL_RING_SIZE 13
259 #define FIRST_BD_IN_PKT 0
260 #define PARSE_BD_INDEX 1
261 #define NUM_OF_ETH_BDS_IN_PAGE ((PAGE_SIZE)/(STRUCT_SIZE(eth_tx_bd)/8))
262 #define U_ETH_NUM_OF_SGES_TO_FETCH 8
263 #define U_ETH_MAX_SGES_FOR_PACKET 3
264
265 /* Rx ring params */
266 #define U_ETH_LOCAL_BD_RING_SIZE 8
267 #define U_ETH_LOCAL_SGE_RING_SIZE 10
268 #define U_ETH_SGL_SIZE 8
269         /* The fw will padd the buffer with this value, so the IP header \
270         will be align to 4 Byte */
271 #define IP_HEADER_ALIGNMENT_PADDING 2
272
273 #define U_ETH_SGES_PER_PAGE_INVERSE_MASK \
274         (0xFFFF - ((PAGE_SIZE/((STRUCT_SIZE(eth_rx_sge))/8))-1))
275
276 #define TU_ETH_CQES_PER_PAGE (PAGE_SIZE/(STRUCT_SIZE(eth_rx_cqe)/8))
277 #define U_ETH_BDS_PER_PAGE (PAGE_SIZE/(STRUCT_SIZE(eth_rx_bd)/8))
278 #define U_ETH_SGES_PER_PAGE (PAGE_SIZE/(STRUCT_SIZE(eth_rx_sge)/8))
279
280 #define U_ETH_BDS_PER_PAGE_MASK (U_ETH_BDS_PER_PAGE-1)
281 #define U_ETH_CQE_PER_PAGE_MASK (TU_ETH_CQES_PER_PAGE-1)
282 #define U_ETH_SGES_PER_PAGE_MASK (U_ETH_SGES_PER_PAGE-1)
283
284 #define U_ETH_UNDEFINED_Q 0xFF
285
286 #define T_ETH_INDIRECTION_TABLE_SIZE 128
287 #define T_ETH_RSS_KEY 10
288 #define ETH_NUM_OF_RSS_ENGINES_E2 72
289
290 #define FILTER_RULES_COUNT 16
291 #define MULTICAST_RULES_COUNT 16
292 #define CLASSIFY_RULES_COUNT 16
293
294 /*The CRC32 seed, that is used for the hash(reduction) multicast address */
295 #define ETH_CRC32_HASH_SEED 0x00000000
296
297 #define ETH_CRC32_HASH_BIT_SIZE (8)
298 #define ETH_CRC32_HASH_MASK EVAL((1<<ETH_CRC32_HASH_BIT_SIZE)-1)
299
300 /* Maximal L2 clients supported */
301 #define ETH_MAX_RX_CLIENTS_E1 18
302 #define ETH_MAX_RX_CLIENTS_E1H 28
303 #define ETH_MAX_RX_CLIENTS_E2 152
304
305 /* Maximal statistics client Ids */
306 #define MAX_STAT_COUNTER_ID_E1 36
307 #define MAX_STAT_COUNTER_ID_E1H 56
308 #define MAX_STAT_COUNTER_ID_E2 140
309
310 #define MAX_MAC_CREDIT_E1 192 /* Per Chip */
311 #define MAX_MAC_CREDIT_E1H 256 /* Per Chip */
312 #define MAX_MAC_CREDIT_E2 272 /* Per Path */
313 #define MAX_VLAN_CREDIT_E1 0 /* Per Chip */
314 #define MAX_VLAN_CREDIT_E1H 0 /* Per Chip */
315 #define MAX_VLAN_CREDIT_E2 272 /* Per Path */
316
317
318 /* Maximal aggregation queues supported */
319 #define ETH_MAX_AGGREGATION_QUEUES_E1 32
320 #define ETH_MAX_AGGREGATION_QUEUES_E1H_E2 64
321
322
323 #define ETH_NUM_OF_MCAST_BINS 256
324 #define ETH_NUM_OF_MCAST_ENGINES_E2 72
325
326 #define ETH_MIN_RX_CQES_WITHOUT_TPA (MAX_RAMRODS_PER_PORT + 3)
327 #define ETH_MIN_RX_CQES_WITH_TPA_E1 \
328         (ETH_MAX_AGGREGATION_QUEUES_E1 + ETH_MIN_RX_CQES_WITHOUT_TPA)
329 #define ETH_MIN_RX_CQES_WITH_TPA_E1H_E2 \
330         (ETH_MAX_AGGREGATION_QUEUES_E1H_E2 + ETH_MIN_RX_CQES_WITHOUT_TPA)
331
332 #define DISABLE_STATISTIC_COUNTER_ID_VALUE 0
333
334
335 /* This file defines HSI constants common to all microcode flows */
336
337 /* offset in bits of protocol in the state context parameter */
338 #define PROTOCOL_STATE_BIT_OFFSET 6
339
340 #define ETH_STATE (ETH_CONNECTION_TYPE << PROTOCOL_STATE_BIT_OFFSET)
341 #define TOE_STATE (TOE_CONNECTION_TYPE << PROTOCOL_STATE_BIT_OFFSET)
342 #define RDMA_STATE (RDMA_CONNECTION_TYPE << PROTOCOL_STATE_BIT_OFFSET)
343
344 /* microcode fixed page page size 4K (chains and ring segments) */
345 #define MC_PAGE_SIZE 4096
346
347 /* Number of indices per slow-path SB */
348 #define HC_SP_SB_MAX_INDICES 16 /* The Maximum of all */
349
350 /* Number of indices per SB */
351 #define HC_SB_MAX_INDICES_E1X 8 /* Multiple of 4 */
352 #define HC_SB_MAX_INDICES_E2 8 /* Multiple of 4 */
353
354 /* Number of SB */
355 #define HC_SB_MAX_SB_E1X 32
356 #define HC_SB_MAX_SB_E2 136 /* include PF */
357
358 /* ID of slow path status block */
359 #define HC_SP_SB_ID 0xde
360
361 /* Num of State machines */
362 #define HC_SB_MAX_SM 2 /* Fixed */
363
364 /* Num of dynamic indices */
365 #define HC_SB_MAX_DYNAMIC_INDICES 4 /* 0..3 fixed */
366
367 /* max number of slow path commands per port */
368 #define MAX_RAMRODS_PER_PORT 8
369
370
371 /**** DEFINES FOR TIMERS/CLOCKS RESOLUTIONS ****/
372
373 /* chip timers frequency constants */
374 #define TIMERS_TICK_SIZE_CHIP (1e-3)
375
376 /* used in toe: TsRecentAge, MaxRt, and temporarily RTT */
377 #define TSEMI_CLK1_RESUL_CHIP (1e-3)
378
379 /* temporarily used for RTT */
380 #define XSEMI_CLK1_RESUL_CHIP (1e-3)
381
382 /* used for Host Coallescing */
383 #define SDM_TIMER_TICK_RESUL_CHIP (4 * (1e-6))
384
385 /**** END DEFINES FOR TIMERS/CLOCKS RESOLUTIONS ****/
386
387 #define XSTORM_IP_ID_ROLL_HALF 0x8000
388 #define XSTORM_IP_ID_ROLL_ALL 0
389
390 /* assert list: number of entries */
391 #define FW_LOG_LIST_SIZE 50
392
393 #define NUM_OF_SAFC_BITS 16
394 #define MAX_COS_NUMBER 4
395 #define MAX_TRAFFIC_TYPES 8
396 #define MAX_PFC_PRIORITIES 8
397
398         /* used by array traffic_type_to_priority[] to mark traffic type \
399         that is not mapped to priority*/
400 #define LLFC_TRAFFIC_TYPE_TO_PRIORITY_UNMAPPED 0xFF
401
402 /* Event Ring definitions */
403 #define C_ERES_PER_PAGE \
404         (PAGE_SIZE / BITS_TO_BYTES(STRUCT_SIZE(event_ring_elem)))
405 #define C_ERE_PER_PAGE_MASK (C_ERES_PER_PAGE - 1)
406
407 /* number of statistic command */
408 #define STATS_QUERY_CMD_COUNT 16
409
410 /* niv list table size */
411 #define AFEX_LIST_TABLE_SIZE 4096
412
413 /* invalid VNIC Id. used in VNIC classification */
414 #define INVALID_VNIC_ID 0xFF
415
416 /* used for indicating an undefined RAM offset in the IRO arrays */
417 #define UNDEF_IRO 0x80000000
418
419 /* used for defining the amount of FCoE tasks supported for PF */
420 #define MAX_FCOE_FUNCS_PER_ENGINE 2
421 #define MAX_NUM_FCOE_TASKS_PER_ENGINE \
422         4096 /*Each port can have at max 1 function*/
423
424
425 #endif /* ECORE_FW_DEFS_H */
426