Put things in the right place and start building. Not passing yet!
[akaros.git] / kern / drivers / net / bxe / bxe.h
1 /*-
2  * Copyright (c) 2007-2014 QLogic Corporation. All rights reserved.
3  *
4  * Redistribution and use in source and binary forms, with or without
5  * modification, are permitted provided that the following conditions
6  * are met:
7  *
8  * 1. Redistributions of source code must retain the above copyright
9  *    notice, this list of conditions and the following disclaimer.
10  * 2. Redistributions in binary form must reproduce the above copyright
11  *    notice, this list of conditions and the following disclaimer in the
12  *    documentation and/or other materials provided with the distribution.
13  *
14  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS'
15  * AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
16  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
17  * ARE DISCLAIMED.  IN NO EVENT SHALL THE COPYRIGHT OWNER OR CONTRIBUTORS
18  * BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
19  * CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
20  * SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
21  * INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
22  * CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
23  * ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF
24  * THE POSSIBILITY OF SUCH DAMAGE.
25  */
26
27 #ifndef __BXE_H__
28 #define __BXE_H__
29
30 //__FBSDID("$FreeBSD: head/sys/dev/bxe/bxe.h 268854 2014-07-18 20:04:11Z davidcs $");
31
32 #include <assert.h>
33 #include <error.h>
34 #include <ip.h>
35 #include <kmalloc.h>
36 #include <kref.h>
37 #include <pmap.h>
38 #include <slab.h>
39 #include <smp.h>
40 #include <stdio.h>
41 #include <string.h>
42
43 #if _BYTE_ORDER == _LITTLE_ENDIAN
44 #ifndef LITTLE_ENDIAN
45 #define LITTLE_ENDIAN
46 #endif
47 #ifndef __LITTLE_ENDIAN
48 #define __LITTLE_ENDIAN
49 #endif
50 #undef BIG_ENDIAN
51 #undef __BIG_ENDIAN
52 #else /* _BIG_ENDIAN */
53 #ifndef BIG_ENDIAN
54 #define BIG_ENDIAN
55 #endif
56 #ifndef __BIG_ENDIAN
57 #define __BIG_ENDIAN
58 #endif
59 #undef LITTLE_ENDIAN
60 #undef __LITTLE_ENDIAN
61 #endif
62
63 #include "ecore_mfw_req.h"
64 #include "ecore_fw_defs.h"
65 #include "ecore_hsi.h"
66 #include "ecore_reg.h"
67 #include "bxe_dcb.h"
68 #include "bxe_stats.h"
69
70 #include "bxe_elink.h"
71
72 #endif
73
74
75 #if __FreeBSD_version >= 1000000
76 #define PCIR_EXPRESS_DEVICE_STA        PCIER_DEVICE_STA
77 #define PCIM_EXP_STA_TRANSACTION_PND   PCIEM_STA_TRANSACTION_PND
78 #define PCIR_EXPRESS_LINK_STA          PCIER_LINK_STA
79 #define PCIM_LINK_STA_WIDTH            PCIEM_LINK_STA_WIDTH
80 #define PCIM_LINK_STA_SPEED            PCIEM_LINK_STA_SPEED
81 #define PCIR_EXPRESS_DEVICE_CTL        PCIER_DEVICE_CTL
82 #define PCIM_EXP_CTL_MAX_PAYLOAD       PCIEM_CTL_MAX_PAYLOAD
83 #define PCIM_EXP_CTL_MAX_READ_REQUEST  PCIEM_CTL_MAX_READ_REQUEST
84 #endif
85
86 #include "ecore_sp.h"
87
88 #define BRCM_VENDORID 0x14e4
89 #define PCI_ANY_ID    (uint16_t)(~0U)
90
91 struct bxe_device_type
92 {
93     uint16_t bxe_vid;
94     uint16_t bxe_did;
95     uint16_t bxe_svid;
96     uint16_t bxe_sdid;
97     char     *bxe_name;
98 };
99
100 #define BCM_PAGE_SHIFT       12
101 #define BCM_PAGE_SIZE        (1 << BCM_PAGE_SHIFT)
102 #define BCM_PAGE_MASK        (~(BCM_PAGE_SIZE - 1))
103 #define BCM_PAGE_ALIGN(addr) ((addr + BCM_PAGE_SIZE - 1) & BCM_PAGE_MASK)
104
105 #if BCM_PAGE_SIZE != 4096
106 #error Page sizes other than 4KB are unsupported!
107 #endif
108
109 #if (BUS_SPACE_MAXADDR > 0xFFFFFFFF)
110 #define U64_LO(addr) ((uint32_t)(((uint64_t)(addr)) & 0xFFFFFFFF))
111 #define U64_HI(addr) ((uint32_t)(((uint64_t)(addr)) >> 32))
112 #else
113 #define U64_LO(addr) ((uint32_t)(addr))
114 #define U64_HI(addr) (0)
115 #endif
116 #define HILO_U64(hi, lo) ((((uint64_t)(hi)) << 32) + (lo))
117
118 #define SET_FLAG(value, mask, flag)            \
119     do {                                       \
120         (value) &= ~(mask);                    \
121         (value) |= ((flag) << (mask##_SHIFT)); \
122     } while (0)
123
124 #define GET_FLAG(value, mask)              \
125     (((value) & (mask)) >> (mask##_SHIFT))
126
127 #define GET_FIELD(value, fname)                     \
128     (((value) & (fname##_MASK)) >> (fname##_SHIFT))
129
130 #define BXE_MAX_SEGMENTS     12 /* 13-1 for parsing buffer */
131 #define BXE_TSO_MAX_SEGMENTS 32
132 #define BXE_TSO_MAX_SIZE     (65535 + sizeof(struct ether_vlan_header))
133 #define BXE_TSO_MAX_SEG_SIZE 4096
134
135 /* dropless fc FW/HW related params */
136 #define BRB_SIZE(sc)         (CHIP_IS_E3(sc) ? 1024 : 512)
137 #define MAX_AGG_QS(sc)       (CHIP_IS_E1(sc) ?                       \
138                                   ETH_MAX_AGGREGATION_QUEUES_E1 :    \
139                                   ETH_MAX_AGGREGATION_QUEUES_E1H_E2)
140 #define FW_DROP_LEVEL(sc)    (3 + MAX_SPQ_PENDING + MAX_AGG_QS(sc))
141 #define FW_PREFETCH_CNT      16
142 #define DROPLESS_FC_HEADROOM 100
143
144 /******************/
145 /* RX SGE defines */
146 /******************/
147
148 #define RX_SGE_NUM_PAGES       2 /* must be a power of 2 */
149 #define RX_SGE_TOTAL_PER_PAGE  (BCM_PAGE_SIZE / sizeof(struct eth_rx_sge))
150 #define RX_SGE_NEXT_PAGE_DESC_CNT 2
151 #define RX_SGE_USABLE_PER_PAGE (RX_SGE_TOTAL_PER_PAGE - RX_SGE_NEXT_PAGE_DESC_CNT)
152 #define RX_SGE_PER_PAGE_MASK   (RX_SGE_TOTAL_PER_PAGE - 1)
153 #define RX_SGE_TOTAL           (RX_SGE_TOTAL_PER_PAGE * RX_SGE_NUM_PAGES)
154 #define RX_SGE_USABLE          (RX_SGE_USABLE_PER_PAGE * RX_SGE_NUM_PAGES)
155 #define RX_SGE_MAX             (RX_SGE_TOTAL - 1)
156 #define RX_SGE(x)              ((x) & RX_SGE_MAX)
157
158 #define RX_SGE_NEXT(x)                                              \
159     ((((x) & RX_SGE_PER_PAGE_MASK) == (RX_SGE_USABLE_PER_PAGE - 1)) \
160      ? (x) + 1 + RX_SGE_NEXT_PAGE_DESC_CNT : (x) + 1)
161
162 #define RX_SGE_MASK_ELEM_SZ    64
163 #define RX_SGE_MASK_ELEM_SHIFT 6
164 #define RX_SGE_MASK_ELEM_MASK  ((uint64_t)RX_SGE_MASK_ELEM_SZ - 1)
165
166 /*
167  * Creates a bitmask of all ones in less significant bits.
168  * idx - index of the most significant bit in the created mask.
169  */
170 #define RX_SGE_ONES_MASK(idx)                                      \
171     (((uint64_t)0x1 << (((idx) & RX_SGE_MASK_ELEM_MASK) + 1)) - 1)
172 #define RX_SGE_MASK_ELEM_ONE_MASK ((uint64_t)(~0))
173
174 /* Number of uint64_t elements in SGE mask array. */
175 #define RX_SGE_MASK_LEN                                                \
176     ((RX_SGE_NUM_PAGES * RX_SGE_TOTAL_PER_PAGE) / RX_SGE_MASK_ELEM_SZ)
177 #define RX_SGE_MASK_LEN_MASK      (RX_SGE_MASK_LEN - 1)
178 #define RX_SGE_NEXT_MASK_ELEM(el) (((el) + 1) & RX_SGE_MASK_LEN_MASK)
179
180 /*
181  * dropless fc calculations for SGEs
182  * Number of required SGEs is the sum of two:
183  * 1. Number of possible opened aggregations (next packet for
184  *    these aggregations will probably consume SGE immidiatelly)
185  * 2. Rest of BRB blocks divided by 2 (block will consume new SGE only
186  *    after placement on BD for new TPA aggregation)
187  * Takes into account RX_SGE_NEXT_PAGE_DESC_CNT "next" elements on each page
188  */
189 #define NUM_SGE_REQ(sc)                                    \
190     (MAX_AGG_QS(sc) + (BRB_SIZE(sc) - MAX_AGG_QS(sc)) / 2)
191 #define NUM_SGE_PG_REQ(sc)                                                    \
192     ((NUM_SGE_REQ(sc) + RX_SGE_USABLE_PER_PAGE - 1) / RX_SGE_USABLE_PER_PAGE)
193 #define SGE_TH_LO(sc)                                                  \
194     (NUM_SGE_REQ(sc) + NUM_SGE_PG_REQ(sc) * RX_SGE_NEXT_PAGE_DESC_CNT)
195 #define SGE_TH_HI(sc)                      \
196     (SGE_TH_LO(sc) + DROPLESS_FC_HEADROOM)
197
198 #define PAGES_PER_SGE_SHIFT  0
199 #define PAGES_PER_SGE        (1 << PAGES_PER_SGE_SHIFT)
200 #define SGE_PAGE_SIZE        BCM_PAGE_SIZE
201 #define SGE_PAGE_SHIFT       BCM_PAGE_SHIFT
202 #define SGE_PAGE_ALIGN(addr) BCM_PAGE_ALIGN(addr)
203 #define SGE_PAGES            (SGE_PAGE_SIZE * PAGES_PER_SGE)
204 #define TPA_AGG_SIZE         min((8 * SGE_PAGES), 0xffff)
205
206 /*****************/
207 /* TX BD defines */
208 /*****************/
209
210 #define TX_BD_NUM_PAGES       16 /* must be a power of 2 */
211 #define TX_BD_TOTAL_PER_PAGE  (BCM_PAGE_SIZE / sizeof(union eth_tx_bd_types))
212 #define TX_BD_USABLE_PER_PAGE (TX_BD_TOTAL_PER_PAGE - 1)
213 #define TX_BD_TOTAL           (TX_BD_TOTAL_PER_PAGE * TX_BD_NUM_PAGES)
214 #define TX_BD_USABLE          (TX_BD_USABLE_PER_PAGE * TX_BD_NUM_PAGES)
215 #define TX_BD_MAX             (TX_BD_TOTAL - 1)
216
217 #define TX_BD_NEXT(x)                                                 \
218     ((((x) & TX_BD_USABLE_PER_PAGE) == (TX_BD_USABLE_PER_PAGE - 1)) ? \
219      ((x) + 2) : ((x) + 1))
220 #define TX_BD(x)      ((x) & TX_BD_MAX)
221 #define TX_BD_PAGE(x) (((x) & ~TX_BD_USABLE_PER_PAGE) >> 8)
222 #define TX_BD_IDX(x)  ((x) & TX_BD_USABLE_PER_PAGE)
223
224 /*
225  * Trigger pending transmits when the number of available BDs is greater
226  * than 1/8 of the total number of usable BDs.
227  */
228 #define BXE_TX_CLEANUP_THRESHOLD (TX_BD_USABLE / 8)
229 #define BXE_TX_TIMEOUT 5
230
231 /*****************/
232 /* RX BD defines */
233 /*****************/
234
235 #define RX_BD_NUM_PAGES       8 /* power of 2 */
236 #define RX_BD_TOTAL_PER_PAGE  (BCM_PAGE_SIZE / sizeof(struct eth_rx_bd))
237 #define RX_BD_NEXT_PAGE_DESC_CNT 2
238 #define RX_BD_USABLE_PER_PAGE (RX_BD_TOTAL_PER_PAGE - RX_BD_NEXT_PAGE_DESC_CNT)
239 #define RX_BD_PER_PAGE_MASK   (RX_BD_TOTAL_PER_PAGE - 1)
240 #define RX_BD_TOTAL           (RX_BD_TOTAL_PER_PAGE * RX_BD_NUM_PAGES)
241 #define RX_BD_USABLE          (RX_BD_USABLE_PER_PAGE * RX_BD_NUM_PAGES)
242 #define RX_BD_MAX             (RX_BD_TOTAL - 1)
243
244 #if 0
245 #define NUM_RX_RINGS RX_BD_NUM_PAGES
246 #define NUM_RX_BD    RX_BD_TOTAL
247 #define MAX_RX_BD    RX_BD_MAX
248 #define MAX_RX_AVAIL RX_BD_USABLE
249 #endif
250
251 #define RX_BD_NEXT(x)                                               \
252     ((((x) & RX_BD_PER_PAGE_MASK) == (RX_BD_USABLE_PER_PAGE - 1)) ? \
253      ((x) + 3) : ((x) + 1))
254 #define RX_BD(x)      ((x) & RX_BD_MAX)
255 #define RX_BD_PAGE(x) (((x) & ~RX_BD_PER_PAGE_MASK) >> 9)
256 #define RX_BD_IDX(x)  ((x) & RX_BD_PER_PAGE_MASK)
257
258 /*
259  * dropless fc calculations for BDs
260  * Number of BDs should be as number of buffers in BRB:
261  * Low threshold takes into account RX_BD_NEXT_PAGE_DESC_CNT
262  * "next" elements on each page
263  */
264 #define NUM_BD_REQ(sc) \
265     BRB_SIZE(sc)
266 #define NUM_BD_PG_REQ(sc)                                                  \
267     ((NUM_BD_REQ(sc) + RX_BD_USABLE_PER_PAGE - 1) / RX_BD_USABLE_PER_PAGE)
268 #define BD_TH_LO(sc)                                \
269     (NUM_BD_REQ(sc) +                               \
270      NUM_BD_PG_REQ(sc) * RX_BD_NEXT_PAGE_DESC_CNT + \
271      FW_DROP_LEVEL(sc))
272 #define BD_TH_HI(sc)                      \
273     (BD_TH_LO(sc) + DROPLESS_FC_HEADROOM)
274 #define MIN_RX_AVAIL(sc)                           \
275     ((sc)->dropless_fc ? BD_TH_HI(sc) + 128 : 128)
276 #define MIN_RX_SIZE_TPA_HW(sc)                         \
277     (CHIP_IS_E1(sc) ? ETH_MIN_RX_CQES_WITH_TPA_E1 :    \
278                       ETH_MIN_RX_CQES_WITH_TPA_E1H_E2)
279 #define MIN_RX_SIZE_NONTPA_HW ETH_MIN_RX_CQES_WITHOUT_TPA
280 #define MIN_RX_SIZE_TPA(sc)                         \
281     (max(MIN_RX_SIZE_TPA_HW(sc), MIN_RX_AVAIL(sc)))
282 #define MIN_RX_SIZE_NONTPA(sc)                     \
283     (max(MIN_RX_SIZE_NONTPA_HW, MIN_RX_AVAIL(sc)))
284
285 /***************/
286 /* RCQ defines */
287 /***************/
288
289 /*
290  * As long as CQE is X times bigger than BD entry we have to allocate X times
291  * more pages for CQ ring in order to keep it balanced with BD ring
292  */
293 #define CQE_BD_REL          (sizeof(union eth_rx_cqe) / \
294                              sizeof(struct eth_rx_bd))
295 #define RCQ_NUM_PAGES       (RX_BD_NUM_PAGES * CQE_BD_REL) /* power of 2 */
296 #define RCQ_TOTAL_PER_PAGE  (BCM_PAGE_SIZE / sizeof(union eth_rx_cqe))
297 #define RCQ_NEXT_PAGE_DESC_CNT 1
298 #define RCQ_USABLE_PER_PAGE (RCQ_TOTAL_PER_PAGE - RCQ_NEXT_PAGE_DESC_CNT)
299 #define RCQ_TOTAL           (RCQ_TOTAL_PER_PAGE * RCQ_NUM_PAGES)
300 #define RCQ_USABLE          (RCQ_USABLE_PER_PAGE * RCQ_NUM_PAGES)
301 #define RCQ_MAX             (RCQ_TOTAL - 1)
302
303 #define RCQ_NEXT(x)                                               \
304     ((((x) & RCQ_USABLE_PER_PAGE) == (RCQ_USABLE_PER_PAGE - 1)) ? \
305      ((x) + 1 + RCQ_NEXT_PAGE_DESC_CNT) : ((x) + 1))
306 #define RCQ(x)      ((x) & RCQ_MAX)
307 #define RCQ_PAGE(x) (((x) & ~RCQ_USABLE_PER_PAGE) >> 7)
308 #define RCQ_IDX(x)  ((x) & RCQ_USABLE_PER_PAGE)
309
310 #if 0
311 #define NUM_RCQ_RINGS RCQ_NUM_PAGES
312 #define NUM_RCQ_BD    RCQ_TOTAL
313 #define MAX_RCQ_BD    RCQ_MAX
314 #define MAX_RCQ_AVAIL RCQ_USABLE
315 #endif
316
317 /*
318  * dropless fc calculations for RCQs
319  * Number of RCQs should be as number of buffers in BRB:
320  * Low threshold takes into account RCQ_NEXT_PAGE_DESC_CNT
321  * "next" elements on each page
322  */
323 #define NUM_RCQ_REQ(sc) \
324     BRB_SIZE(sc)
325 #define NUM_RCQ_PG_REQ(sc)                                              \
326     ((NUM_RCQ_REQ(sc) + RCQ_USABLE_PER_PAGE - 1) / RCQ_USABLE_PER_PAGE)
327 #define RCQ_TH_LO(sc)                              \
328     (NUM_RCQ_REQ(sc) +                             \
329      NUM_RCQ_PG_REQ(sc) * RCQ_NEXT_PAGE_DESC_CNT + \
330      FW_DROP_LEVEL(sc))
331 #define RCQ_TH_HI(sc)                      \
332     (RCQ_TH_LO(sc) + DROPLESS_FC_HEADROOM)
333
334 /* This is needed for determening of last_max */
335 #define SUB_S16(a, b) (int16_t)((int16_t)(a) - (int16_t)(b))
336
337 #define __SGE_MASK_SET_BIT(el, bit)               \
338     do {                                          \
339         (el) = ((el) | ((uint64_t)0x1 << (bit))); \
340     } while (0)
341
342 #define __SGE_MASK_CLEAR_BIT(el, bit)                \
343     do {                                             \
344         (el) = ((el) & (~((uint64_t)0x1 << (bit)))); \
345     } while (0)
346
347 #define SGE_MASK_SET_BIT(fp, idx)                                       \
348     __SGE_MASK_SET_BIT((fp)->sge_mask[(idx) >> RX_SGE_MASK_ELEM_SHIFT], \
349                        ((idx) & RX_SGE_MASK_ELEM_MASK))
350
351 #define SGE_MASK_CLEAR_BIT(fp, idx)                                       \
352     __SGE_MASK_CLEAR_BIT((fp)->sge_mask[(idx) >> RX_SGE_MASK_ELEM_SHIFT], \
353                          ((idx) & RX_SGE_MASK_ELEM_MASK))
354
355 /* Load / Unload modes */
356 #define LOAD_NORMAL       0
357 #define LOAD_OPEN         1
358 #define LOAD_DIAG         2
359 #define LOAD_LOOPBACK_EXT 3
360 #define UNLOAD_NORMAL     0
361 #define UNLOAD_CLOSE      1
362 #define UNLOAD_RECOVERY   2
363
364 /* Some constants... */
365 //#define MAX_PATH_NUM       2
366 //#define E2_MAX_NUM_OF_VFS  64
367 //#define E1H_FUNC_MAX       8
368 //#define E2_FUNC_MAX        4   /* per path */
369 #define MAX_VNIC_NUM       4
370 #define MAX_FUNC_NUM       8   /* common to all chips */
371 //#define MAX_NDSB           HC_SB_MAX_SB_E2 /* max non-default status block */
372 #define MAX_RSS_CHAINS     16 /* a constant for HW limit */
373 #define MAX_MSI_VECTOR     8  /* a constant for HW limit */
374
375 #define ILT_NUM_PAGE_ENTRIES 3072
376 /*
377  * 57710/11 we use whole table since we have 8 functions.
378  * 57712 we have only 4 functions, but use same size per func, so only half
379  * of the table is used.
380  */
381 #define ILT_PER_FUNC        (ILT_NUM_PAGE_ENTRIES / 8)
382 #define FUNC_ILT_BASE(func) (func * ILT_PER_FUNC)
383 /*
384  * the phys address is shifted right 12 bits and has an added
385  * 1=valid bit added to the 53rd bit
386  * then since this is a wide register(TM)
387  * we split it into two 32 bit writes
388  */
389 #define ONCHIP_ADDR1(x) ((uint32_t)(((uint64_t)x >> 12) & 0xFFFFFFFF))
390 #define ONCHIP_ADDR2(x) ((uint32_t)((1 << 20) | ((uint64_t)x >> 44)))
391
392 /* L2 header size + 2*VLANs (8 bytes) + LLC SNAP (8 bytes) */
393 #define ETH_HLEN                  14
394 #define ETH_OVERHEAD              (ETH_HLEN + 8 + 8)
395 #define ETH_MIN_PACKET_SIZE       60
396 #define ETH_MAX_PACKET_SIZE       ETHERMTU /* 1500 */
397 #define ETH_MAX_JUMBO_PACKET_SIZE 9600
398 /* TCP with Timestamp Option (32) + IPv6 (40) */
399 #define ETH_MAX_TPA_HEADER_SIZE   72
400
401 /* max supported alignment is 256 (8 shift) */
402 //#define BXE_RX_ALIGN_SHIFT ((CACHE_LINE_SHIFT < 8) ? CACHE_LINE_SHIFT : 8)
403 #define BXE_RX_ALIGN_SHIFT 8
404 /* FW uses 2 cache lines alignment for start packet and size  */
405 #define BXE_FW_RX_ALIGN_START (1 << BXE_RX_ALIGN_SHIFT)
406 #define BXE_FW_RX_ALIGN_END   (1 << BXE_RX_ALIGN_SHIFT)
407
408 #define BXE_PXP_DRAM_ALIGN (BXE_RX_ALIGN_SHIFT - 5) /* XXX ??? */
409
410 struct bxe_bar {
411     struct resource    *resource;
412     int                rid;
413     bus_space_tag_t    tag;
414     bus_space_handle_t handle;
415     vm_offset_t        kva;
416 };
417
418 struct bxe_intr {
419     struct resource *resource;
420     int             rid;
421     void            *tag;
422 };
423
424 /* Used to manage DMA allocations. */
425 struct bxe_dma {
426     struct bxe_softc  *sc;
427     bus_addr_t        paddr;
428     void              *vaddr;
429     bus_dma_tag_t     tag;
430     bus_dmamap_t      map;
431     bus_dma_segment_t seg;
432     bus_size_t        size;
433     int               nseg;
434     char              msg[32];
435 };
436
437 /* attn group wiring */
438 #define MAX_DYNAMIC_ATTN_GRPS 8
439
440 struct attn_route {
441     uint32_t sig[5];
442 };
443
444 struct iro {
445     uint32_t base;
446     uint16_t m1;
447     uint16_t m2;
448     uint16_t m3;
449     uint16_t size;
450 };
451
452 union bxe_host_hc_status_block {
453     /* pointer to fp status block e2 */
454     struct host_hc_status_block_e2  *e2_sb;
455     /* pointer to fp status block e1x */
456     struct host_hc_status_block_e1x *e1x_sb;
457 };
458
459 union bxe_db_prod {
460     struct doorbell_set_prod data;
461     uint32_t                 raw;
462 };
463
464 struct bxe_sw_tx_bd {
465     struct mbuf  *m;
466     bus_dmamap_t m_map;
467     uint16_t     first_bd;
468     uint8_t      flags;
469 /* set on the first BD descriptor when there is a split BD */
470 #define BXE_TSO_SPLIT_BD (1 << 0)
471 };
472
473 struct bxe_sw_rx_bd {
474     struct mbuf  *m;
475     bus_dmamap_t m_map;
476 };
477
478 struct bxe_sw_tpa_info {
479     struct bxe_sw_rx_bd bd;
480     bus_dma_segment_t   seg;
481     uint8_t             state;
482 #define BXE_TPA_STATE_START 1
483 #define BXE_TPA_STATE_STOP  2
484     uint8_t             placement_offset;
485     uint16_t            parsing_flags;
486     uint16_t            vlan_tag;
487     uint16_t            len_on_bd;
488 };
489
490 /*
491  * This is the HSI fastpath data structure. There can be up to MAX_RSS_CHAIN
492  * instances of the fastpath structure when using multiple queues.
493  */
494 struct bxe_fastpath {
495     /* pointer back to parent structure */
496     struct bxe_softc *sc;
497
498     struct mtx tx_mtx;
499     char       tx_mtx_name[32];
500     struct mtx rx_mtx;
501     char       rx_mtx_name[32];
502
503 #define BXE_FP_TX_LOCK(fp)        mtx_lock(&fp->tx_mtx)
504 #define BXE_FP_TX_UNLOCK(fp)      mtx_unlock(&fp->tx_mtx)
505 #define BXE_FP_TX_LOCK_ASSERT(fp) mtx_assert(&fp->tx_mtx, MA_OWNED)
506
507 #define BXE_FP_RX_LOCK(fp)        mtx_lock(&fp->rx_mtx)
508 #define BXE_FP_RX_UNLOCK(fp)      mtx_unlock(&fp->rx_mtx)
509 #define BXE_FP_RX_LOCK_ASSERT(fp) mtx_assert(&fp->rx_mtx, MA_OWNED)
510
511     /* status block */
512     struct bxe_dma                 sb_dma;
513     union bxe_host_hc_status_block status_block;
514
515     /* transmit chain (tx bds) */
516     struct bxe_dma        tx_dma;
517     union eth_tx_bd_types *tx_chain;
518
519     /* receive chain (rx bds) */
520     struct bxe_dma   rx_dma;
521     struct eth_rx_bd *rx_chain;
522
523     /* receive completion queue chain (rcq bds) */
524     struct bxe_dma   rcq_dma;
525     union eth_rx_cqe *rcq_chain;
526
527     /* receive scatter/gather entry chain (for TPA) */
528     struct bxe_dma    rx_sge_dma;
529     struct eth_rx_sge *rx_sge_chain;
530
531     /* tx mbufs */
532     bus_dma_tag_t       tx_mbuf_tag;
533     struct bxe_sw_tx_bd tx_mbuf_chain[TX_BD_TOTAL];
534
535     /* rx mbufs */
536     bus_dma_tag_t       rx_mbuf_tag;
537     struct bxe_sw_rx_bd rx_mbuf_chain[RX_BD_TOTAL];
538     bus_dmamap_t        rx_mbuf_spare_map;
539
540     /* rx sge mbufs */
541     bus_dma_tag_t       rx_sge_mbuf_tag;
542     struct bxe_sw_rx_bd rx_sge_mbuf_chain[RX_SGE_TOTAL];
543     bus_dmamap_t        rx_sge_mbuf_spare_map;
544
545     /* rx tpa mbufs (use the larger size for TPA queue length) */
546     int                    tpa_enable; /* disabled per fastpath upon error */
547     struct bxe_sw_tpa_info rx_tpa_info[ETH_MAX_AGGREGATION_QUEUES_E1H_E2];
548     bus_dmamap_t           rx_tpa_info_mbuf_spare_map;
549     uint64_t               rx_tpa_queue_used;
550 #if 0
551     bus_dmamap_t      rx_tpa_mbuf_map[ETH_MAX_AGGREGATION_QUEUES_E1H_E2];
552     bus_dmamap_t      rx_tpa_mbuf_spare_map;
553     struct mbuf       *rx_tpa_mbuf_ptr[ETH_MAX_AGGREGATION_QUEUES_E1H_E2];
554     bus_dma_segment_t rx_tpa_mbuf_segs[ETH_MAX_AGGREGATION_QUEUES_E1H_E2];
555
556     uint8_t tpa_state[ETH_MAX_AGGREGATION_QUEUES_E1H_E2];
557 #endif
558
559     uint16_t *sb_index_values;
560     uint16_t *sb_running_index;
561     uint32_t ustorm_rx_prods_offset;
562
563     uint8_t igu_sb_id; /* status block number in HW */
564     uint8_t fw_sb_id;  /* status block number in FW */
565
566     uint32_t rx_buf_size;
567     int mbuf_alloc_size;
568
569     int state;
570 #define BXE_FP_STATE_CLOSED  0x01
571 #define BXE_FP_STATE_IRQ     0x02
572 #define BXE_FP_STATE_OPENING 0x04
573 #define BXE_FP_STATE_OPEN    0x08
574 #define BXE_FP_STATE_HALTING 0x10
575 #define BXE_FP_STATE_HALTED  0x20
576
577     /* reference back to this fastpath queue number */
578     uint8_t index; /* this is also the 'cid' */
579 #define FP_IDX(fp) (fp->index)
580
581     /* interrupt taskqueue (fast) */
582     struct task      tq_task;
583     struct taskqueue *tq;
584     char             tq_name[32];
585
586     /* ethernet client ID (each fastpath set of RX/TX/CQE is a client) */
587     uint8_t cl_id;
588 #define FP_CL_ID(fp) (fp->cl_id)
589     uint8_t cl_qzone_id;
590
591     uint16_t fp_hc_idx;
592
593     /* driver copy of the receive buffer descriptor prod/cons indices */
594     uint16_t rx_bd_prod;
595     uint16_t rx_bd_cons;
596
597     /* driver copy of the receive completion queue prod/cons indices */
598     uint16_t rx_cq_prod;
599     uint16_t rx_cq_cons;
600
601     union bxe_db_prod tx_db;
602
603     /* Transmit packet producer index (used in eth_tx_bd). */
604     uint16_t tx_pkt_prod;
605     uint16_t tx_pkt_cons;
606
607     /* Transmit buffer descriptor producer index. */
608     uint16_t tx_bd_prod;
609     uint16_t tx_bd_cons;
610
611 #if 0
612     /* status block number in hardware */
613     uint8_t sb_id;
614 #define FP_SB_ID(fp) (fp->sb_id)
615
616     /* driver copy of the fastpath CSTORM/USTORM indices */
617     uint16_t fp_c_idx;
618     uint16_t fp_u_idx;
619 #endif
620
621     uint64_t sge_mask[RX_SGE_MASK_LEN];
622     uint16_t rx_sge_prod;
623
624     struct tstorm_per_queue_stats old_tclient;
625     struct ustorm_per_queue_stats old_uclient;
626     struct xstorm_per_queue_stats old_xclient;
627     struct bxe_eth_q_stats        eth_q_stats;
628     struct bxe_eth_q_stats_old    eth_q_stats_old;
629
630     /* Pointer to the receive consumer in the status block */
631     uint16_t *rx_cq_cons_sb;
632
633     /* Pointer to the transmit consumer in the status block */
634     uint16_t *tx_cons_sb;
635
636     /* transmit timeout until chip reset */
637     int watchdog_timer;
638
639     /* Free/used buffer descriptor counters. */
640     //uint16_t used_tx_bd;
641
642     /* Last maximal completed SGE */
643     uint16_t last_max_sge;
644
645     //uint16_t rx_sge_free_idx;
646
647     //uint8_t segs;
648
649 #if __FreeBSD_version >= 800000
650 #define BXE_BR_SIZE 4096
651     struct buf_ring *tx_br;
652 #endif
653 }; /* struct bxe_fastpath */
654
655 /* sriov XXX */
656 #define BXE_MAX_NUM_OF_VFS 64
657 #define BXE_VF_CID_WND     0
658 #define BXE_CIDS_PER_VF    (1 << BXE_VF_CID_WND)
659 #define BXE_CLIENTS_PER_VF 1
660 #define BXE_FIRST_VF_CID   256
661 #define BXE_VF_CIDS        (BXE_MAX_NUM_OF_VFS * BXE_CIDS_PER_VF)
662 #define BXE_VF_ID_INVALID  0xFF
663 #define IS_SRIOV(sc) 0
664
665 #define GET_NUM_VFS_PER_PATH(sc) 0
666 #define GET_NUM_VFS_PER_PF(sc)   0
667
668 /* maximum number of fast-path interrupt contexts */
669 #define FP_SB_MAX_E1x 16
670 #define FP_SB_MAX_E2  HC_SB_MAX_SB_E2
671
672 union cdu_context {
673     struct eth_context eth;
674     char pad[1024];
675 };
676
677 /* CDU host DB constants */
678 #define CDU_ILT_PAGE_SZ_HW 2
679 #define CDU_ILT_PAGE_SZ    (8192 << CDU_ILT_PAGE_SZ_HW) /* 32K */
680 #define ILT_PAGE_CIDS      (CDU_ILT_PAGE_SZ / sizeof(union cdu_context))
681
682 #define CNIC_ISCSI_CID_MAX 256
683 #define CNIC_FCOE_CID_MAX  2048
684 #define CNIC_CID_MAX       (CNIC_ISCSI_CID_MAX + CNIC_FCOE_CID_MAX)
685 #define CNIC_ILT_LINES     DIV_ROUND_UP(CNIC_CID_MAX, ILT_PAGE_CIDS)
686
687 #define QM_ILT_PAGE_SZ_HW  0
688 #define QM_ILT_PAGE_SZ     (4096 << QM_ILT_PAGE_SZ_HW) /* 4K */
689 #define QM_CID_ROUND       1024
690
691 /* TM (timers) host DB constants */
692 #define TM_ILT_PAGE_SZ_HW  0
693 #define TM_ILT_PAGE_SZ     (4096 << TM_ILT_PAGE_SZ_HW) /* 4K */
694 /*#define TM_CONN_NUM        (CNIC_STARTING_CID+CNIC_ISCSI_CXT_MAX) */
695 #define TM_CONN_NUM        1024
696 #define TM_ILT_SZ          (8 * TM_CONN_NUM)
697 #define TM_ILT_LINES       DIV_ROUND_UP(TM_ILT_SZ, TM_ILT_PAGE_SZ)
698
699 /* SRC (Searcher) host DB constants */
700 #define SRC_ILT_PAGE_SZ_HW 0
701 #define SRC_ILT_PAGE_SZ    (4096 << SRC_ILT_PAGE_SZ_HW) /* 4K */
702 #define SRC_HASH_BITS      10
703 #define SRC_CONN_NUM       (1 << SRC_HASH_BITS) /* 1024 */
704 #define SRC_ILT_SZ         (sizeof(struct src_ent) * SRC_CONN_NUM)
705 #define SRC_T2_SZ          SRC_ILT_SZ
706 #define SRC_ILT_LINES      DIV_ROUND_UP(SRC_ILT_SZ, SRC_ILT_PAGE_SZ)
707
708 struct hw_context {
709     struct bxe_dma    vcxt_dma;
710     union cdu_context *vcxt;
711     //bus_addr_t        cxt_mapping;
712     size_t            size;
713 };
714
715 #define SM_RX_ID 0
716 #define SM_TX_ID 1
717
718 /* defines for multiple tx priority indices */
719 #define FIRST_TX_ONLY_COS_INDEX 1
720 #define FIRST_TX_COS_INDEX      0
721
722 #define CID_TO_FP(cid, sc) ((cid) % BXE_NUM_NON_CNIC_QUEUES(sc))
723
724 #define HC_INDEX_ETH_RX_CQ_CONS       1
725 #define HC_INDEX_OOO_TX_CQ_CONS       4
726 #define HC_INDEX_ETH_TX_CQ_CONS_COS0  5
727 #define HC_INDEX_ETH_TX_CQ_CONS_COS1  6
728 #define HC_INDEX_ETH_TX_CQ_CONS_COS2  7
729 #define HC_INDEX_ETH_FIRST_TX_CQ_CONS HC_INDEX_ETH_TX_CQ_CONS_COS0
730
731 /* congestion management fairness mode */
732 #define CMNG_FNS_NONE   0
733 #define CMNG_FNS_MINMAX 1
734
735 /* CMNG constants, as derived from system spec calculations */
736 /* default MIN rate in case VNIC min rate is configured to zero - 100Mbps */
737 #define DEF_MIN_RATE 100
738 /* resolution of the rate shaping timer - 400 usec */
739 #define RS_PERIODIC_TIMEOUT_USEC 400
740 /* number of bytes in single QM arbitration cycle -
741  * coefficient for calculating the fairness timer */
742 #define QM_ARB_BYTES 160000
743 /* resolution of Min algorithm 1:100 */
744 #define MIN_RES 100
745 /* how many bytes above threshold for the minimal credit of Min algorithm*/
746 #define MIN_ABOVE_THRESH 32768
747 /* fairness algorithm integration time coefficient -
748  * for calculating the actual Tfair */
749 #define T_FAIR_COEF ((MIN_ABOVE_THRESH + QM_ARB_BYTES) * 8 * MIN_RES)
750 /* memory of fairness algorithm - 2 cycles */
751 #define FAIR_MEM 2
752
753 #define HC_SEG_ACCESS_DEF   0 /* Driver decision 0-3 */
754 #define HC_SEG_ACCESS_ATTN  4
755 #define HC_SEG_ACCESS_NORM  0 /* Driver decision 0-1 */
756
757 /*
758  * The total number of L2 queues, MSIX vectors and HW contexts (CIDs) is
759  * control by the number of fast-path status blocks supported by the
760  * device (HW/FW). Each fast-path status block (FP-SB) aka non-default
761  * status block represents an independent interrupts context that can
762  * serve a regular L2 networking queue. However special L2 queues such
763  * as the FCoE queue do not require a FP-SB and other components like
764  * the CNIC may consume FP-SB reducing the number of possible L2 queues
765  *
766  * If the maximum number of FP-SB available is X then:
767  * a. If CNIC is supported it consumes 1 FP-SB thus the max number of
768  *    regular L2 queues is Y=X-1
769  * b. in MF mode the actual number of L2 queues is Y= (X-1/MF_factor)
770  * c. If the FCoE L2 queue is supported the actual number of L2 queues
771  *    is Y+1
772  * d. The number of irqs (MSIX vectors) is either Y+1 (one extra for
773  *    slow-path interrupts) or Y+2 if CNIC is supported (one additional
774  *    FP interrupt context for the CNIC).
775  * e. The number of HW context (CID count) is always X or X+1 if FCoE
776  *    L2 queue is supported. the cid for the FCoE L2 queue is always X.
777  *
778  * So this is quite simple for now as no ULPs are supported yet. :-)
779  */
780 #define BXE_NUM_QUEUES(sc)          ((sc)->num_queues)
781 #define BXE_NUM_ETH_QUEUES(sc)      BXE_NUM_QUEUES(sc)
782 #define BXE_NUM_NON_CNIC_QUEUES(sc) BXE_NUM_QUEUES(sc)
783 #define BXE_NUM_RX_QUEUES(sc)       BXE_NUM_QUEUES(sc)
784
785 #define FOR_EACH_QUEUE(sc, var)                          \
786     for ((var) = 0; (var) < BXE_NUM_QUEUES(sc); (var)++)
787
788 #define FOR_EACH_NONDEFAULT_QUEUE(sc, var)               \
789     for ((var) = 1; (var) < BXE_NUM_QUEUES(sc); (var)++)
790
791 #define FOR_EACH_ETH_QUEUE(sc, var)                          \
792     for ((var) = 0; (var) < BXE_NUM_ETH_QUEUES(sc); (var)++)
793
794 #define FOR_EACH_NONDEFAULT_ETH_QUEUE(sc, var)               \
795     for ((var) = 1; (var) < BXE_NUM_ETH_QUEUES(sc); (var)++)
796
797 #define FOR_EACH_COS_IN_TX_QUEUE(sc, var)           \
798     for ((var) = 0; (var) < (sc)->max_cos; (var)++)
799
800 #define FOR_EACH_CNIC_QUEUE(sc, var)     \
801     for ((var) = BXE_NUM_ETH_QUEUES(sc); \
802          (var) < BXE_NUM_QUEUES(sc);     \
803          (var)++)
804
805 enum {
806     OOO_IDX_OFFSET,
807     FCOE_IDX_OFFSET,
808     FWD_IDX_OFFSET,
809 };
810
811 #define FCOE_IDX(sc)              (BXE_NUM_NON_CNIC_QUEUES(sc) + FCOE_IDX_OFFSET)
812 #define bxe_fcoe_fp(sc)           (&sc->fp[FCOE_IDX(sc)])
813 #define bxe_fcoe(sc, var)         (bxe_fcoe_fp(sc)->var)
814 #define bxe_fcoe_inner_sp_obj(sc) (&sc->sp_objs[FCOE_IDX(sc)])
815 #define bxe_fcoe_sp_obj(sc, var)  (bxe_fcoe_inner_sp_obj(sc)->var)
816 #define bxe_fcoe_tx(sc, var)      (bxe_fcoe_fp(sc)->txdata_ptr[FIRST_TX_COS_INDEX]->var)
817
818 #define OOO_IDX(sc)               (BXE_NUM_NON_CNIC_QUEUES(sc) + OOO_IDX_OFFSET)
819 #define bxe_ooo_fp(sc)            (&sc->fp[OOO_IDX(sc)])
820 #define bxe_ooo(sc, var)          (bxe_ooo_fp(sc)->var)
821 #define bxe_ooo_inner_sp_obj(sc)  (&sc->sp_objs[OOO_IDX(sc)])
822 #define bxe_ooo_sp_obj(sc, var)   (bxe_ooo_inner_sp_obj(sc)->var)
823
824 #define FWD_IDX(sc)               (BXE_NUM_NON_CNIC_QUEUES(sc) + FWD_IDX_OFFSET)
825 #define bxe_fwd_fp(sc)            (&sc->fp[FWD_IDX(sc)])
826 #define bxe_fwd(sc, var)          (bxe_fwd_fp(sc)->var)
827 #define bxe_fwd_inner_sp_obj(sc)  (&sc->sp_objs[FWD_IDX(sc)])
828 #define bxe_fwd_sp_obj(sc, var)   (bxe_fwd_inner_sp_obj(sc)->var)
829 #define bxe_fwd_txdata(fp)        (fp->txdata_ptr[FIRST_TX_COS_INDEX])
830
831 #define IS_ETH_FP(fp)    ((fp)->index < BXE_NUM_ETH_QUEUES((fp)->sc))
832 #define IS_FCOE_FP(fp)   ((fp)->index == FCOE_IDX((fp)->sc))
833 #define IS_FCOE_IDX(idx) ((idx) == FCOE_IDX(sc))
834 #define IS_FWD_FP(fp)    ((fp)->index == FWD_IDX((fp)->sc))
835 #define IS_FWD_IDX(idx)  ((idx) == FWD_IDX(sc))
836 #define IS_OOO_FP(fp)    ((fp)->index == OOO_IDX((fp)->sc))
837 #define IS_OOO_IDX(idx)  ((idx) == OOO_IDX(sc))
838
839 enum {
840     BXE_PORT_QUERY_IDX,
841     BXE_PF_QUERY_IDX,
842     BXE_FCOE_QUERY_IDX,
843     BXE_FIRST_QUEUE_QUERY_IDX,
844 };
845
846 struct bxe_fw_stats_req {
847     struct stats_query_header hdr;
848     struct stats_query_entry  query[FP_SB_MAX_E1x +
849                                     BXE_FIRST_QUEUE_QUERY_IDX];
850 };
851
852 struct bxe_fw_stats_data {
853     struct stats_counter          storm_counters;
854     struct per_port_stats         port;
855     struct per_pf_stats           pf;
856     //struct fcoe_statistics_params fcoe;
857     struct per_queue_stats        queue_stats[1];
858 };
859
860 /* IGU MSIX STATISTICS on 57712: 64 for VFs; 4 for PFs; 4 for Attentions */
861 #define BXE_IGU_STAS_MSG_VF_CNT 64
862 #define BXE_IGU_STAS_MSG_PF_CNT 4
863
864 #define MAX_DMAE_C 8
865
866 /*
867  * For the main interface up/down code paths, a not-so-fine-grained CORE
868  * mutex lock is used. Inside this code are various calls to kernel routines
869  * that can cause a sleep to occur. Namely memory allocations and taskqueue
870  * handling. If using an MTX lock we are *not* allowed to sleep but we can
871  * with an SX lock. This define forces the CORE lock to use and SX lock.
872  * Undefine this and an MTX lock will be used instead. Note that the IOCTL
873  * path can cause problems since it's called by a non-sleepable thread. To
874  * alleviate a potential sleep, any IOCTL processing that results in the
875  * chip/interface being started/stopped/reinitialized, the actual work is
876  * offloaded to a taskqueue.
877  */
878 #define BXE_CORE_LOCK_SX
879
880 /*
881  * This is the slowpath data structure. It is mapped into non-paged memory
882  * so that the hardware can access it's contents directly and must be page
883  * aligned.
884  */
885 struct bxe_slowpath {
886
887 #if 0
888     /*
889      * The cdu_context array MUST be the first element in this
890      * structure. It is used during the leading edge ramrod
891      * operation.
892      */
893     union cdu_context context[MAX_CONTEXT];
894
895     /* Used as a DMA source for MAC configuration. */
896     struct mac_configuration_cmd    mac_config;
897     struct mac_configuration_cmd    mcast_config;
898 #endif
899
900     /* used by the DMAE command executer */
901     struct dmae_command dmae[MAX_DMAE_C];
902
903     /* statistics completion */
904     uint32_t stats_comp;
905
906     /* firmware defined statistics blocks */
907     union mac_stats        mac_stats;
908     struct nig_stats       nig_stats;
909     struct host_port_stats port_stats;
910     struct host_func_stats func_stats;
911     //struct host_func_stats func_stats_base;
912
913     /* DMAE completion value and data source/sink */
914     uint32_t wb_comp;
915     uint32_t wb_data[4];
916
917     union {
918         struct mac_configuration_cmd          e1x;
919         struct eth_classify_rules_ramrod_data e2;
920     } mac_rdata;
921
922     union {
923         struct tstorm_eth_mac_filter_config e1x;
924         struct eth_filter_rules_ramrod_data e2;
925     } rx_mode_rdata;
926
927     struct eth_rss_update_ramrod_data rss_rdata;
928
929     union {
930         struct mac_configuration_cmd           e1;
931         struct eth_multicast_rules_ramrod_data e2;
932     } mcast_rdata;
933
934     union {
935         struct function_start_data        func_start;
936         struct flow_control_configuration pfc_config; /* for DCBX ramrod */
937     } func_rdata;
938
939     /* Queue State related ramrods */
940     union {
941         struct client_init_ramrod_data   init_data;
942         struct client_update_ramrod_data update_data;
943     } q_rdata;
944
945     /*
946      * AFEX ramrod can not be a part of func_rdata union because these
947      * events might arrive in parallel to other events from func_rdata.
948      * If they were defined in the same union the data can get corrupted.
949      */
950     struct afex_vif_list_ramrod_data func_afex_rdata;
951
952     union drv_info_to_mcp drv_info_to_mcp;
953 }; /* struct bxe_slowpath */
954
955 /*
956  * Port specifc data structure.
957  */
958 struct bxe_port {
959     /*
960      * Port Management Function (for 57711E only).
961      * When this field is set the driver instance is
962      * responsible for managing port specifc
963      * configurations such as handling link attentions.
964      */
965     uint32_t pmf;
966
967     /* Ethernet maximum transmission unit. */
968     uint16_t ether_mtu;
969
970     uint32_t link_config[ELINK_LINK_CONFIG_SIZE];
971
972     uint32_t ext_phy_config;
973
974     /* Port feature config.*/
975     uint32_t config;
976
977     /* Defines the features supported by the PHY. */
978     uint32_t supported[ELINK_LINK_CONFIG_SIZE];
979
980     /* Defines the features advertised by the PHY. */
981     uint32_t advertising[ELINK_LINK_CONFIG_SIZE];
982 #define ADVERTISED_10baseT_Half    (1 << 1)
983 #define ADVERTISED_10baseT_Full    (1 << 2)
984 #define ADVERTISED_100baseT_Half   (1 << 3)
985 #define ADVERTISED_100baseT_Full   (1 << 4)
986 #define ADVERTISED_1000baseT_Half  (1 << 5)
987 #define ADVERTISED_1000baseT_Full  (1 << 6)
988 #define ADVERTISED_TP              (1 << 7)
989 #define ADVERTISED_FIBRE           (1 << 8)
990 #define ADVERTISED_Autoneg         (1 << 9)
991 #define ADVERTISED_Asym_Pause      (1 << 10)
992 #define ADVERTISED_Pause           (1 << 11)
993 #define ADVERTISED_2500baseX_Full  (1 << 15)
994 #define ADVERTISED_10000baseT_Full (1 << 16)
995
996     uint32_t    phy_addr;
997
998     /* Used to synchronize phy accesses. */
999     struct mtx  phy_mtx;
1000     char        phy_mtx_name[32];
1001
1002 #define BXE_PHY_LOCK(sc)          mtx_lock(&sc->port.phy_mtx)
1003 #define BXE_PHY_UNLOCK(sc)        mtx_unlock(&sc->port.phy_mtx)
1004 #define BXE_PHY_LOCK_ASSERT(sc)   mtx_assert(&sc->port.phy_mtx, MA_OWNED)
1005
1006     /*
1007      * MCP scratchpad address for port specific statistics.
1008      * The device is responsible for writing statistcss
1009      * back to the MCP for use with management firmware such
1010      * as UMP/NC-SI.
1011      */
1012     uint32_t port_stx;
1013
1014     struct nig_stats old_nig_stats;
1015 }; /* struct bxe_port */
1016
1017 struct bxe_mf_info {
1018     uint32_t mf_config[E1HVN_MAX];
1019
1020     uint32_t vnics_per_port;   /* 1, 2 or 4 */
1021     uint32_t multi_vnics_mode; /* can be set even if vnics_per_port = 1 */
1022     uint32_t path_has_ovlan;   /* MF mode in the path (can be different than the MF mode of the function */
1023
1024 #define IS_MULTI_VNIC(sc)  ((sc)->devinfo.mf_info.multi_vnics_mode)
1025 #define VNICS_PER_PORT(sc) ((sc)->devinfo.mf_info.vnics_per_port)
1026 #define VNICS_PER_PATH(sc)                                  \
1027     ((sc)->devinfo.mf_info.vnics_per_port *                 \
1028      ((CHIP_PORT_MODE(sc) == CHIP_4_PORT_MODE) ? 2 : 1 ))
1029
1030     uint8_t min_bw[MAX_VNIC_NUM];
1031     uint8_t max_bw[MAX_VNIC_NUM];
1032
1033     uint16_t ext_id; /* vnic outer vlan or VIF ID */
1034 #define VALID_OVLAN(ovlan) ((ovlan) <= 4096)
1035 #define INVALID_VIF_ID 0xFFFF
1036 #define OVLAN(sc) ((sc)->devinfo.mf_info.ext_id)
1037 #define VIF_ID(sc) ((sc)->devinfo.mf_info.ext_id)
1038
1039     uint16_t default_vlan;
1040 #define NIV_DEFAULT_VLAN(sc) ((sc)->devinfo.mf_info.default_vlan)
1041
1042     uint8_t niv_allowed_priorities;
1043 #define NIV_ALLOWED_PRIORITIES(sc) ((sc)->devinfo.mf_info.niv_allowed_priorities)
1044
1045     uint8_t niv_default_cos;
1046 #define NIV_DEFAULT_COS(sc) ((sc)->devinfo.mf_info.niv_default_cos)
1047
1048     uint8_t niv_mba_enabled;
1049
1050     enum mf_cfg_afex_vlan_mode afex_vlan_mode;
1051 #define AFEX_VLAN_MODE(sc) ((sc)->devinfo.mf_info.afex_vlan_mode)
1052     int                        afex_def_vlan_tag;
1053     uint32_t                   pending_max;
1054
1055     uint16_t flags;
1056 #define MF_INFO_VALID_MAC       0x0001
1057
1058     uint8_t mf_mode; /* Switch-Dependent or Switch-Independent */
1059 #define IS_MF(sc)                        \
1060     (IS_MULTI_VNIC(sc) &&                \
1061      ((sc)->devinfo.mf_info.mf_mode != 0))
1062 #define IS_MF_SD(sc)                                     \
1063     (IS_MULTI_VNIC(sc) &&                                \
1064      ((sc)->devinfo.mf_info.mf_mode == MULTI_FUNCTION_SD))
1065 #define IS_MF_SI(sc)                                     \
1066     (IS_MULTI_VNIC(sc) &&                                \
1067      ((sc)->devinfo.mf_info.mf_mode == MULTI_FUNCTION_SI))
1068 #define IS_MF_AFEX(sc)                              \
1069     (IS_MULTI_VNIC(sc) &&                           \
1070      ((sc)->devinfo.mf_info.mf_mode == MULTI_FUNCTION_AFEX))
1071 #define IS_MF_SD_MODE(sc)   IS_MF_SD(sc)
1072 #define IS_MF_SI_MODE(sc)   IS_MF_SI(sc)
1073 #define IS_MF_AFEX_MODE(sc) IS_MF_AFEX(sc)
1074
1075     uint32_t mf_protos_supported;
1076     #define MF_PROTO_SUPPORT_ETHERNET 0x1
1077     #define MF_PROTO_SUPPORT_ISCSI    0x2
1078     #define MF_PROTO_SUPPORT_FCOE     0x4
1079 }; /* struct bxe_mf_info */
1080
1081 /* Device information data structure. */
1082 struct bxe_devinfo {
1083     /* PCIe info */
1084     uint16_t vendor_id;
1085     uint16_t device_id;
1086     uint16_t subvendor_id;
1087     uint16_t subdevice_id;
1088
1089     /*
1090      * chip_id = 0b'CCCCCCCCCCCCCCCCRRRRMMMMMMMMBBBB'
1091      *   C = Chip Number   (bits 16-31)
1092      *   R = Chip Revision (bits 12-15)
1093      *   M = Chip Metal    (bits 4-11)
1094      *   B = Chip Bond ID  (bits 0-3)
1095      */
1096     uint32_t chip_id;
1097 #define CHIP_ID(sc)           ((sc)->devinfo.chip_id & 0xffff0000)
1098 #define CHIP_NUM(sc)          ((sc)->devinfo.chip_id >> 16)
1099 /* device ids */
1100 #define CHIP_NUM_57710        0x164e
1101 #define CHIP_NUM_57711        0x164f
1102 #define CHIP_NUM_57711E       0x1650
1103 #define CHIP_NUM_57712        0x1662
1104 #define CHIP_NUM_57712_MF     0x1663
1105 #define CHIP_NUM_57712_VF     0x166f
1106 #define CHIP_NUM_57800        0x168a
1107 #define CHIP_NUM_57800_MF     0x16a5
1108 #define CHIP_NUM_57800_VF     0x16a9
1109 #define CHIP_NUM_57810        0x168e
1110 #define CHIP_NUM_57810_MF     0x16ae
1111 #define CHIP_NUM_57810_VF     0x16af
1112 #define CHIP_NUM_57811        0x163d
1113 #define CHIP_NUM_57811_MF     0x163e
1114 #define CHIP_NUM_57811_VF     0x163f
1115 #define CHIP_NUM_57840_OBS    0x168d
1116 #define CHIP_NUM_57840_OBS_MF 0x16ab
1117 #define CHIP_NUM_57840_4_10   0x16a1
1118 #define CHIP_NUM_57840_2_20   0x16a2
1119 #define CHIP_NUM_57840_MF     0x16a4
1120 #define CHIP_NUM_57840_VF     0x16ad
1121
1122 #define CHIP_REV_SHIFT      12
1123 #define CHIP_REV_MASK       (0xF << CHIP_REV_SHIFT)
1124 #define CHIP_REV(sc)        ((sc)->devinfo.chip_id & CHIP_REV_MASK)
1125
1126 #define CHIP_REV_Ax         (0x0 << CHIP_REV_SHIFT)
1127 #define CHIP_REV_Bx         (0x1 << CHIP_REV_SHIFT)
1128 #define CHIP_REV_Cx         (0x2 << CHIP_REV_SHIFT)
1129
1130 #define CHIP_REV_IS_SLOW(sc)    \
1131     (CHIP_REV(sc) > 0x00005000)
1132 #define CHIP_REV_IS_FPGA(sc)                              \
1133     (CHIP_REV_IS_SLOW(sc) && (CHIP_REV(sc) & 0x00001000))
1134 #define CHIP_REV_IS_EMUL(sc)                               \
1135     (CHIP_REV_IS_SLOW(sc) && !(CHIP_REV(sc) & 0x00001000))
1136 #define CHIP_REV_IS_ASIC(sc) \
1137     (!CHIP_REV_IS_SLOW(sc))
1138
1139 #define CHIP_METAL(sc)      ((sc->devinfo.chip_id) & 0x00000ff0)
1140 #define CHIP_BOND_ID(sc)    ((sc->devinfo.chip_id) & 0x0000000f)
1141
1142 #define CHIP_IS_E1(sc)      (CHIP_NUM(sc) == CHIP_NUM_57710)
1143 #define CHIP_IS_57710(sc)   (CHIP_NUM(sc) == CHIP_NUM_57710)
1144 #define CHIP_IS_57711(sc)   (CHIP_NUM(sc) == CHIP_NUM_57711)
1145 #define CHIP_IS_57711E(sc)  (CHIP_NUM(sc) == CHIP_NUM_57711E)
1146 #define CHIP_IS_E1H(sc)     ((CHIP_IS_57711(sc)) || \
1147                              (CHIP_IS_57711E(sc)))
1148 #define CHIP_IS_E1x(sc)     (CHIP_IS_E1((sc)) || \
1149                              CHIP_IS_E1H((sc)))
1150
1151 #define CHIP_IS_57712(sc)    (CHIP_NUM(sc) == CHIP_NUM_57712)
1152 #define CHIP_IS_57712_MF(sc) (CHIP_NUM(sc) == CHIP_NUM_57712_MF)
1153 #define CHIP_IS_57712_VF(sc) (CHIP_NUM(sc) == CHIP_NUM_57712_VF)
1154 #define CHIP_IS_E2(sc)       (CHIP_IS_57712(sc) ||  \
1155                               CHIP_IS_57712_MF(sc))
1156
1157 #define CHIP_IS_57800(sc)    (CHIP_NUM(sc) == CHIP_NUM_57800)
1158 #define CHIP_IS_57800_MF(sc) (CHIP_NUM(sc) == CHIP_NUM_57800_MF)
1159 #define CHIP_IS_57800_VF(sc) (CHIP_NUM(sc) == CHIP_NUM_57800_VF)
1160 #define CHIP_IS_57810(sc)    (CHIP_NUM(sc) == CHIP_NUM_57810)
1161 #define CHIP_IS_57810_MF(sc) (CHIP_NUM(sc) == CHIP_NUM_57810_MF)
1162 #define CHIP_IS_57810_VF(sc) (CHIP_NUM(sc) == CHIP_NUM_57810_VF)
1163 #define CHIP_IS_57811(sc)    (CHIP_NUM(sc) == CHIP_NUM_57811)
1164 #define CHIP_IS_57811_MF(sc) (CHIP_NUM(sc) == CHIP_NUM_57811_MF)
1165 #define CHIP_IS_57811_VF(sc) (CHIP_NUM(sc) == CHIP_NUM_57811_VF)
1166 #define CHIP_IS_57840(sc)    ((CHIP_NUM(sc) == CHIP_NUM_57840_OBS)  || \
1167                               (CHIP_NUM(sc) == CHIP_NUM_57840_4_10) || \
1168                               (CHIP_NUM(sc) == CHIP_NUM_57840_2_20))
1169 #define CHIP_IS_57840_MF(sc) ((CHIP_NUM(sc) == CHIP_NUM_57840_OBS_MF) || \
1170                               (CHIP_NUM(sc) == CHIP_NUM_57840_MF))
1171 #define CHIP_IS_57840_VF(sc) (CHIP_NUM(sc) == CHIP_NUM_57840_VF)
1172
1173 #define CHIP_IS_E3(sc)      (CHIP_IS_57800(sc)    || \
1174                              CHIP_IS_57800_MF(sc) || \
1175                              CHIP_IS_57800_VF(sc) || \
1176                              CHIP_IS_57810(sc)    || \
1177                              CHIP_IS_57810_MF(sc) || \
1178                              CHIP_IS_57810_VF(sc) || \
1179                              CHIP_IS_57811(sc)    || \
1180                              CHIP_IS_57811_MF(sc) || \
1181                              CHIP_IS_57811_VF(sc) || \
1182                              CHIP_IS_57840(sc)    || \
1183                              CHIP_IS_57840_MF(sc) || \
1184                              CHIP_IS_57840_VF(sc))
1185 #define CHIP_IS_E3A0(sc)    (CHIP_IS_E3(sc) &&              \
1186                              (CHIP_REV(sc) == CHIP_REV_Ax))
1187 #define CHIP_IS_E3B0(sc)    (CHIP_IS_E3(sc) &&              \
1188                              (CHIP_REV(sc) == CHIP_REV_Bx))
1189
1190 #define USES_WARPCORE(sc)   (CHIP_IS_E3(sc))
1191 #define CHIP_IS_E2E3(sc)    (CHIP_IS_E2(sc) || \
1192                              CHIP_IS_E3(sc))
1193
1194 #define CHIP_IS_MF_CAP(sc)  (CHIP_IS_57711E(sc)  ||  \
1195                              CHIP_IS_57712_MF(sc) || \
1196                              CHIP_IS_E3(sc))
1197
1198 #define IS_VF(sc)           (CHIP_IS_57712_VF(sc) || \
1199                              CHIP_IS_57800_VF(sc) || \
1200                              CHIP_IS_57810_VF(sc) || \
1201                              CHIP_IS_57840_VF(sc))
1202 #define IS_PF(sc)           (!IS_VF(sc))
1203
1204 /*
1205  * This define is used in two main places:
1206  * 1. In the early stages of nic_load, to know if to configure Parser/Searcher
1207  * to nic-only mode or to offload mode. Offload mode is configured if either
1208  * the chip is E1x (where NIC_MODE register is not applicable), or if cnic
1209  * already registered for this port (which means that the user wants storage
1210  * services).
1211  * 2. During cnic-related load, to know if offload mode is already configured
1212  * in the HW or needs to be configrued. Since the transition from nic-mode to
1213  * offload-mode in HW causes traffic coruption, nic-mode is configured only
1214  * in ports on which storage services where never requested.
1215  */
1216 #define CONFIGURE_NIC_MODE(sc) (!CHIP_IS_E1x(sc) && !CNIC_ENABLED(sc))
1217
1218     uint8_t  chip_port_mode;
1219 #define CHIP_4_PORT_MODE        0x0
1220 #define CHIP_2_PORT_MODE        0x1
1221 #define CHIP_PORT_MODE_NONE     0x2
1222 #define CHIP_PORT_MODE(sc)      ((sc)->devinfo.chip_port_mode)
1223 #define CHIP_IS_MODE_4_PORT(sc) (CHIP_PORT_MODE(sc) == CHIP_4_PORT_MODE)
1224
1225     uint8_t int_block;
1226 #define INT_BLOCK_HC            0
1227 #define INT_BLOCK_IGU           1
1228 #define INT_BLOCK_MODE_NORMAL   0
1229 #define INT_BLOCK_MODE_BW_COMP  2
1230 #define CHIP_INT_MODE_IS_NBC(sc)                          \
1231     (!CHIP_IS_E1x(sc) &&                                  \
1232      !((sc)->devinfo.int_block & INT_BLOCK_MODE_BW_COMP))
1233 #define CHIP_INT_MODE_IS_BC(sc) (!CHIP_INT_MODE_IS_NBC(sc))
1234
1235     uint32_t shmem_base;
1236     uint32_t shmem2_base;
1237     uint32_t bc_ver;
1238     char bc_ver_str[32];
1239     uint32_t mf_cfg_base; /* bootcode shmem address in BAR memory */
1240     struct bxe_mf_info mf_info;
1241
1242     int flash_size;
1243 #define NVRAM_1MB_SIZE      0x20000
1244 #define NVRAM_TIMEOUT_COUNT 30000
1245 #define NVRAM_PAGE_SIZE     256
1246
1247     /* PCIe capability information */
1248     uint32_t pcie_cap_flags;
1249 #define BXE_PM_CAPABLE_FLAG     0x00000001
1250 #define BXE_PCIE_CAPABLE_FLAG   0x00000002
1251 #define BXE_MSI_CAPABLE_FLAG    0x00000004
1252 #define BXE_MSIX_CAPABLE_FLAG   0x00000008
1253     uint16_t pcie_pm_cap_reg;
1254     uint16_t pcie_pcie_cap_reg;
1255     //uint16_t pcie_devctl;
1256     uint16_t pcie_link_width;
1257     uint16_t pcie_link_speed;
1258     uint16_t pcie_msi_cap_reg;
1259     uint16_t pcie_msix_cap_reg;
1260
1261     /* device configuration read from bootcode shared memory */
1262     uint32_t hw_config;
1263     uint32_t hw_config2;
1264 }; /* struct bxe_devinfo */
1265
1266 struct bxe_sp_objs {
1267     struct ecore_vlan_mac_obj mac_obj; /* MACs object */
1268     struct ecore_queue_sp_obj q_obj; /* Queue State object */
1269 }; /* struct bxe_sp_objs */
1270
1271 /*
1272  * Data that will be used to create a link report message. We will keep the
1273  * data used for the last link report in order to prevent reporting the same
1274  * link parameters twice.
1275  */
1276 struct bxe_link_report_data {
1277     uint16_t      line_speed;        /* Effective line speed */
1278     unsigned long link_report_flags; /* BXE_LINK_REPORT_XXX flags */
1279 };
1280 enum {
1281     BXE_LINK_REPORT_FULL_DUPLEX,
1282     BXE_LINK_REPORT_LINK_DOWN,
1283     BXE_LINK_REPORT_RX_FC_ON,
1284     BXE_LINK_REPORT_TX_FC_ON
1285 };
1286
1287 /* Top level device private data structure. */
1288 struct bxe_softc {
1289     /*
1290      * First entry must be a pointer to the BSD ifnet struct which
1291      * has a first element of 'void *if_softc' (which is us). XXX
1292      */
1293     if_t            ifp;
1294     struct ifmedia  ifmedia; /* network interface media structure */
1295     int             media;
1296
1297     int             state; /* device state */
1298 #define BXE_STATE_CLOSED                 0x0000
1299 #define BXE_STATE_OPENING_WAITING_LOAD   0x1000
1300 #define BXE_STATE_OPENING_WAITING_PORT   0x2000
1301 #define BXE_STATE_OPEN                   0x3000
1302 #define BXE_STATE_CLOSING_WAITING_HALT   0x4000
1303 #define BXE_STATE_CLOSING_WAITING_DELETE 0x5000
1304 #define BXE_STATE_CLOSING_WAITING_UNLOAD 0x6000
1305 #define BXE_STATE_DISABLED               0xD000
1306 #define BXE_STATE_DIAG                   0xE000
1307 #define BXE_STATE_ERROR                  0xF000
1308
1309     int flags;
1310 #define BXE_ONE_PORT_FLAG    0x00000001
1311 #define BXE_NO_ISCSI         0x00000002
1312 #define BXE_NO_FCOE          0x00000004
1313 #define BXE_ONE_PORT(sc)     (sc->flags & BXE_ONE_PORT_FLAG)
1314 //#define BXE_NO_WOL_FLAG      0x00000008
1315 //#define BXE_USING_DAC_FLAG   0x00000010
1316 //#define BXE_USING_MSIX_FLAG  0x00000020
1317 //#define BXE_USING_MSI_FLAG   0x00000040
1318 //#define BXE_DISABLE_MSI_FLAG 0x00000080
1319 #define BXE_NO_MCP_FLAG      0x00000200
1320 #define BXE_NOMCP(sc)        (sc->flags & BXE_NO_MCP_FLAG)
1321 //#define BXE_SAFC_TX_FLAG     0x00000400
1322 #define BXE_MF_FUNC_DIS      0x00000800
1323 #define BXE_TX_SWITCHING     0x00001000
1324
1325     unsigned long debug; /* per-instance debug logging config */
1326
1327 #define MAX_BARS 5
1328     struct bxe_bar bar[MAX_BARS]; /* map BARs 0, 2, 4 */
1329
1330     uint16_t doorbell_size;
1331
1332     /* periodic timer callout */
1333 #define PERIODIC_STOP 0
1334 #define PERIODIC_GO   1
1335     volatile unsigned long periodic_flags;
1336     struct callout         periodic_callout;
1337
1338     /* chip start/stop/reset taskqueue */
1339 #define CHIP_TQ_NONE   0
1340 #define CHIP_TQ_START  1
1341 #define CHIP_TQ_STOP   2
1342 #define CHIP_TQ_REINIT 3
1343     volatile unsigned long chip_tq_flags;
1344     struct task            chip_tq_task;
1345     struct taskqueue       *chip_tq;
1346     char                   chip_tq_name[32];
1347
1348     /* slowpath interrupt taskqueue */
1349     struct task      sp_tq_task;
1350     struct taskqueue *sp_tq;
1351     char             sp_tq_name[32];
1352
1353     /* set rx_mode asynchronous taskqueue */
1354     struct task      rx_mode_tq_task;
1355     struct taskqueue *rx_mode_tq;
1356     char             rx_mode_tq_name[32];
1357
1358     struct bxe_fastpath fp[MAX_RSS_CHAINS];
1359     struct bxe_sp_objs  sp_objs[MAX_RSS_CHAINS];
1360
1361     device_t dev;  /* parent device handle */
1362     uint8_t  unit; /* driver instance number */
1363
1364     int pcie_bus;    /* PCIe bus number */
1365     int pcie_device; /* PCIe device/slot number */
1366     int pcie_func;   /* PCIe function number */
1367
1368     uint8_t pfunc_rel; /* function relative */
1369     uint8_t pfunc_abs; /* function absolute */
1370     uint8_t path_id;   /* function absolute */
1371 #define SC_PATH(sc)     (sc->path_id)
1372 #define SC_PORT(sc)     (sc->pfunc_rel & 1)
1373 #define SC_FUNC(sc)     (sc->pfunc_rel)
1374 #define SC_ABS_FUNC(sc) (sc->pfunc_abs)
1375 #define SC_VN(sc)       (sc->pfunc_rel >> 1)
1376 #define SC_L_ID(sc)     (SC_VN(sc) << 2)
1377 #define PORT_ID(sc)     SC_PORT(sc)
1378 #define PATH_ID(sc)     SC_PATH(sc)
1379 #define VNIC_ID(sc)     SC_VN(sc)
1380 #define FUNC_ID(sc)     SC_FUNC(sc)
1381 #define ABS_FUNC_ID(sc) SC_ABS_FUNC(sc)
1382 #define SC_FW_MB_IDX_VN(sc, vn)                                \
1383     (SC_PORT(sc) + (vn) *                                      \
1384      ((CHIP_IS_E1x(sc) || (CHIP_IS_MODE_4_PORT(sc))) ? 2 : 1))
1385 #define SC_FW_MB_IDX(sc) SC_FW_MB_IDX_VN(sc, SC_VN(sc))
1386
1387     int if_capen; /* enabled interface capabilities */
1388
1389     struct bxe_devinfo devinfo;
1390     char fw_ver_str[32];
1391     char mf_mode_str[32];
1392     char pci_link_str[32];
1393
1394     const struct iro *iro_array;
1395
1396 #ifdef BXE_CORE_LOCK_SX
1397     struct sx      core_sx;
1398     char           core_sx_name[32];
1399 #else
1400     struct mtx     core_mtx;
1401     char           core_mtx_name[32];
1402 #endif
1403     struct mtx     sp_mtx;
1404     char           sp_mtx_name[32];
1405     struct mtx     dmae_mtx;
1406     char           dmae_mtx_name[32];
1407     struct mtx     fwmb_mtx;
1408     char           fwmb_mtx_name[32];
1409     struct mtx     print_mtx;
1410     char           print_mtx_name[32];
1411     struct mtx     stats_mtx;
1412     char           stats_mtx_name[32];
1413     struct mtx     mcast_mtx;
1414     char           mcast_mtx_name[32];
1415
1416 #ifdef BXE_CORE_LOCK_SX
1417 #define BXE_CORE_TRYLOCK(sc)      sx_try_xlock(&sc->core_sx)
1418 #define BXE_CORE_LOCK(sc)         sx_xlock(&sc->core_sx)
1419 #define BXE_CORE_UNLOCK(sc)       sx_xunlock(&sc->core_sx)
1420 #define BXE_CORE_LOCK_ASSERT(sc)  sx_assert(&sc->core_sx, SA_XLOCKED)
1421 #else
1422 #define BXE_CORE_TRYLOCK(sc)      mtx_trylock(&sc->core_mtx)
1423 #define BXE_CORE_LOCK(sc)         mtx_lock(&sc->core_mtx)
1424 #define BXE_CORE_UNLOCK(sc)       mtx_unlock(&sc->core_mtx)
1425 #define BXE_CORE_LOCK_ASSERT(sc)  mtx_assert(&sc->core_mtx, MA_OWNED)
1426 #endif
1427
1428 #define BXE_SP_LOCK(sc)           mtx_lock(&sc->sp_mtx)
1429 #define BXE_SP_UNLOCK(sc)         mtx_unlock(&sc->sp_mtx)
1430 #define BXE_SP_LOCK_ASSERT(sc)    mtx_assert(&sc->sp_mtx, MA_OWNED)
1431
1432 #define BXE_DMAE_LOCK(sc)         mtx_lock(&sc->dmae_mtx)
1433 #define BXE_DMAE_UNLOCK(sc)       mtx_unlock(&sc->dmae_mtx)
1434 #define BXE_DMAE_LOCK_ASSERT(sc)  mtx_assert(&sc->dmae_mtx, MA_OWNED)
1435
1436 #define BXE_FWMB_LOCK(sc)         mtx_lock(&sc->fwmb_mtx)
1437 #define BXE_FWMB_UNLOCK(sc)       mtx_unlock(&sc->fwmb_mtx)
1438 #define BXE_FWMB_LOCK_ASSERT(sc)  mtx_assert(&sc->fwmb_mtx, MA_OWNED)
1439
1440 #define BXE_PRINT_LOCK(sc)        mtx_lock(&sc->print_mtx)
1441 #define BXE_PRINT_UNLOCK(sc)      mtx_unlock(&sc->print_mtx)
1442 #define BXE_PRINT_LOCK_ASSERT(sc) mtx_assert(&sc->print_mtx, MA_OWNED)
1443
1444 #define BXE_STATS_LOCK(sc)        mtx_lock(&sc->stats_mtx)
1445 #define BXE_STATS_UNLOCK(sc)      mtx_unlock(&sc->stats_mtx)
1446 #define BXE_STATS_LOCK_ASSERT(sc) mtx_assert(&sc->stats_mtx, MA_OWNED)
1447
1448 #if __FreeBSD_version < 800000
1449 #define BXE_MCAST_LOCK(sc)        \
1450     do {                          \
1451         mtx_lock(&sc->mcast_mtx); \
1452         IF_ADDR_LOCK(sc->ifp);  \
1453     } while (0)
1454 #define BXE_MCAST_UNLOCK(sc)        \
1455     do {                            \
1456         IF_ADDR_UNLOCK(sc->ifp);  \
1457         mtx_unlock(&sc->mcast_mtx); \
1458     } while (0)
1459 #else
1460 #define BXE_MCAST_LOCK(sc)         \
1461     do {                           \
1462         mtx_lock(&sc->mcast_mtx);  \
1463         if_maddr_rlock(sc->ifp); \
1464     } while (0)
1465 #define BXE_MCAST_UNLOCK(sc)         \
1466     do {                             \
1467         if_maddr_runlock(sc->ifp); \
1468         mtx_unlock(&sc->mcast_mtx);  \
1469     } while (0)
1470 #endif
1471 #define BXE_MCAST_LOCK_ASSERT(sc) mtx_assert(&sc->mcast_mtx, MA_OWNED)
1472
1473     int dmae_ready;
1474 #define DMAE_READY(sc) (sc->dmae_ready)
1475
1476     struct ecore_credit_pool_obj vlans_pool;
1477     struct ecore_credit_pool_obj macs_pool;
1478     struct ecore_rx_mode_obj     rx_mode_obj;
1479     struct ecore_mcast_obj       mcast_obj;
1480     struct ecore_rss_config_obj  rss_conf_obj;
1481     struct ecore_func_sp_obj     func_obj;
1482
1483     uint16_t fw_seq;
1484     uint16_t fw_drv_pulse_wr_seq;
1485     uint32_t func_stx;
1486
1487     struct elink_params         link_params;
1488     struct elink_vars           link_vars;
1489     uint32_t                    link_cnt;
1490     struct bxe_link_report_data last_reported_link;
1491     char mac_addr_str[32];
1492
1493     int last_reported_link_state;
1494
1495     int tx_ring_size;
1496     int rx_ring_size;
1497     int wol;
1498
1499     int is_leader;
1500     int recovery_state;
1501 #define BXE_RECOVERY_DONE        1
1502 #define BXE_RECOVERY_INIT        2
1503 #define BXE_RECOVERY_WAIT        3
1504 #define BXE_RECOVERY_FAILED      4
1505 #define BXE_RECOVERY_NIC_LOADING 5
1506
1507     uint32_t rx_mode;
1508 #define BXE_RX_MODE_NONE     0
1509 #define BXE_RX_MODE_NORMAL   1
1510 #define BXE_RX_MODE_ALLMULTI 2
1511 #define BXE_RX_MODE_PROMISC  3
1512 #define BXE_MAX_MULTICAST    64
1513
1514     struct bxe_port port;
1515
1516     struct cmng_init cmng;
1517
1518     /* user configs */
1519     int      num_queues;
1520     int      max_rx_bufs;
1521     int      hc_rx_ticks;
1522     int      hc_tx_ticks;
1523     int      rx_budget;
1524     int      max_aggregation_size;
1525     int      mrrs;
1526     int      autogreeen;
1527 #define AUTO_GREEN_HW_DEFAULT 0
1528 #define AUTO_GREEN_FORCE_ON   1
1529 #define AUTO_GREEN_FORCE_OFF  2
1530     int      interrupt_mode;
1531 #define INTR_MODE_INTX 0
1532 #define INTR_MODE_MSI  1
1533 #define INTR_MODE_MSIX 2
1534     int      udp_rss;
1535
1536     /* interrupt allocations */
1537     struct bxe_intr intr[MAX_RSS_CHAINS+1];
1538     int             intr_count;
1539     uint8_t         igu_dsb_id;
1540     uint8_t         igu_base_sb;
1541     uint8_t         igu_sb_cnt;
1542     //uint8_t         min_msix_vec_cnt;
1543     uint32_t        igu_base_addr;
1544     //bus_addr_t      def_status_blk_mapping;
1545     uint8_t         base_fw_ndsb;
1546 #define DEF_SB_IGU_ID 16
1547 #define DEF_SB_ID     HC_SP_SB_ID
1548
1549     /* parent bus DMA tag  */
1550     bus_dma_tag_t parent_dma_tag;
1551
1552     /* default status block */
1553     struct bxe_dma              def_sb_dma;
1554     struct host_sp_status_block *def_sb;
1555     uint16_t                    def_idx;
1556     uint16_t                    def_att_idx;
1557     uint32_t                    attn_state;
1558     struct attn_route           attn_group[MAX_DYNAMIC_ATTN_GRPS];
1559
1560 /* general SP events - stats query, cfc delete, etc */
1561 #define HC_SP_INDEX_ETH_DEF_CONS         3
1562 /* EQ completions */
1563 #define HC_SP_INDEX_EQ_CONS              7
1564 /* FCoE L2 connection completions */
1565 #define HC_SP_INDEX_ETH_FCOE_TX_CQ_CONS  6
1566 #define HC_SP_INDEX_ETH_FCOE_RX_CQ_CONS  4
1567 /* iSCSI L2 */
1568 #define HC_SP_INDEX_ETH_ISCSI_CQ_CONS    5
1569 #define HC_SP_INDEX_ETH_ISCSI_RX_CQ_CONS 1
1570
1571     /* event queue */
1572     struct bxe_dma        eq_dma;
1573     union event_ring_elem *eq;
1574     uint16_t              eq_prod;
1575     uint16_t              eq_cons;
1576     uint16_t              *eq_cons_sb;
1577 #define NUM_EQ_PAGES     1 /* must be a power of 2 */
1578 #define EQ_DESC_CNT_PAGE (BCM_PAGE_SIZE / sizeof(union event_ring_elem))
1579 #define EQ_DESC_MAX_PAGE (EQ_DESC_CNT_PAGE - 1)
1580 #define NUM_EQ_DESC      (EQ_DESC_CNT_PAGE * NUM_EQ_PAGES)
1581 #define EQ_DESC_MASK     (NUM_EQ_DESC - 1)
1582 #define MAX_EQ_AVAIL     (EQ_DESC_MAX_PAGE * NUM_EQ_PAGES - 2)
1583 /* depends on EQ_DESC_CNT_PAGE being a power of 2 */
1584 #define NEXT_EQ_IDX(x)                                      \
1585     ((((x) & EQ_DESC_MAX_PAGE) == (EQ_DESC_MAX_PAGE - 1)) ? \
1586          ((x) + 2) : ((x) + 1))
1587 /* depends on the above and on NUM_EQ_PAGES being a power of 2 */
1588 #define EQ_DESC(x) ((x) & EQ_DESC_MASK)
1589
1590     /* slow path */
1591     struct bxe_dma      sp_dma;
1592     struct bxe_slowpath *sp;
1593     unsigned long       sp_state;
1594
1595     /* slow path queue */
1596     struct bxe_dma spq_dma;
1597     struct eth_spe *spq;
1598 #define SP_DESC_CNT     (BCM_PAGE_SIZE / sizeof(struct eth_spe))
1599 #define MAX_SP_DESC_CNT (SP_DESC_CNT - 1)
1600 #define MAX_SPQ_PENDING 8
1601
1602     uint16_t       spq_prod_idx;
1603     struct eth_spe *spq_prod_bd;
1604     struct eth_spe *spq_last_bd;
1605     uint16_t       *dsb_sp_prod;
1606     //uint16_t       *spq_hw_con;
1607     //uint16_t       spq_left;
1608
1609     volatile unsigned long eq_spq_left; /* COMMON_xxx ramrod credit */
1610     volatile unsigned long cq_spq_left; /* ETH_xxx ramrod credit */
1611
1612     /* fw decompression buffer */
1613     struct bxe_dma gz_buf_dma;
1614     void           *gz_buf;
1615     z_streamp      gz_strm;
1616     uint32_t       gz_outlen;
1617 #define GUNZIP_BUF(sc)    (sc->gz_buf)
1618 #define GUNZIP_OUTLEN(sc) (sc->gz_outlen)
1619 #define GUNZIP_PHYS(sc)   (sc->gz_buf_dma.paddr)
1620 #define FW_BUF_SIZE       0x40000
1621
1622     const struct raw_op *init_ops;
1623     const uint16_t *init_ops_offsets; /* init block offsets inside init_ops */
1624     const uint32_t *init_data;        /* data blob, 32 bit granularity */
1625     uint32_t       init_mode_flags;
1626 #define INIT_MODE_FLAGS(sc) (sc->init_mode_flags)
1627     /* PRAM blobs - raw data */
1628     const uint8_t *tsem_int_table_data;
1629     const uint8_t *tsem_pram_data;
1630     const uint8_t *usem_int_table_data;
1631     const uint8_t *usem_pram_data;
1632     const uint8_t *xsem_int_table_data;
1633     const uint8_t *xsem_pram_data;
1634     const uint8_t *csem_int_table_data;
1635     const uint8_t *csem_pram_data;
1636 #define INIT_OPS(sc)                 (sc->init_ops)
1637 #define INIT_OPS_OFFSETS(sc)         (sc->init_ops_offsets)
1638 #define INIT_DATA(sc)                (sc->init_data)
1639 #define INIT_TSEM_INT_TABLE_DATA(sc) (sc->tsem_int_table_data)
1640 #define INIT_TSEM_PRAM_DATA(sc)      (sc->tsem_pram_data)
1641 #define INIT_USEM_INT_TABLE_DATA(sc) (sc->usem_int_table_data)
1642 #define INIT_USEM_PRAM_DATA(sc)      (sc->usem_pram_data)
1643 #define INIT_XSEM_INT_TABLE_DATA(sc) (sc->xsem_int_table_data)
1644 #define INIT_XSEM_PRAM_DATA(sc)      (sc->xsem_pram_data)
1645 #define INIT_CSEM_INT_TABLE_DATA(sc) (sc->csem_int_table_data)
1646 #define INIT_CSEM_PRAM_DATA(sc)      (sc->csem_pram_data)
1647
1648     /* ILT
1649      * For max 196 cids (64*3 + non-eth), 32KB ILT page size and 1KB
1650      * context size we need 8 ILT entries.
1651      */
1652 #define ILT_MAX_L2_LINES 8
1653     struct hw_context context[ILT_MAX_L2_LINES];
1654     struct ecore_ilt *ilt;
1655 #define ILT_MAX_LINES 256
1656
1657 /* max supported number of RSS queues: IGU SBs minus one for CNIC */
1658 #define BXE_MAX_RSS_COUNT(sc) ((sc)->igu_sb_cnt - CNIC_SUPPORT(sc))
1659 /* max CID count: Max RSS * Max_Tx_Multi_Cos + FCoE + iSCSI */
1660 #if 1
1661 #define BXE_L2_MAX_CID(sc)                                              \
1662     (BXE_MAX_RSS_COUNT(sc) * ECORE_MULTI_TX_COS + 2 * CNIC_SUPPORT(sc))
1663 #else
1664 #define BXE_L2_MAX_CID(sc) /* OOO + FWD */                              \
1665     (BXE_MAX_RSS_COUNT(sc) * ECORE_MULTI_TX_COS + 4 * CNIC_SUPPORT(sc))
1666 #endif
1667 #if 1
1668 #define BXE_L2_CID_COUNT(sc)                                             \
1669     (BXE_NUM_ETH_QUEUES(sc) * ECORE_MULTI_TX_COS + 2 * CNIC_SUPPORT(sc))
1670 #else
1671 #define BXE_L2_CID_COUNT(sc) /* OOO + FWD */                             \
1672     (BXE_NUM_ETH_QUEUES(sc) * ECORE_MULTI_TX_COS + 4 * CNIC_SUPPORT(sc))
1673 #endif
1674 #define L2_ILT_LINES(sc)                                \
1675     (DIV_ROUND_UP(BXE_L2_CID_COUNT(sc), ILT_PAGE_CIDS))
1676
1677     int qm_cid_count;
1678
1679     uint8_t dropless_fc;
1680
1681 #if 0
1682     struct bxe_dma *t2;
1683 #endif
1684
1685     /* total number of FW statistics requests */
1686     uint8_t fw_stats_num;
1687     /*
1688      * This is a memory buffer that will contain both statistics ramrod
1689      * request and data.
1690      */
1691     struct bxe_dma fw_stats_dma;
1692     /*
1693      * FW statistics request shortcut (points at the beginning of fw_stats
1694      * buffer).
1695      */
1696     int                     fw_stats_req_size;
1697     struct bxe_fw_stats_req *fw_stats_req;
1698     bus_addr_t              fw_stats_req_mapping;
1699     /*
1700      * FW statistics data shortcut (points at the beginning of fw_stats
1701      * buffer + fw_stats_req_size).
1702      */
1703     int                      fw_stats_data_size;
1704     struct bxe_fw_stats_data *fw_stats_data;
1705     bus_addr_t               fw_stats_data_mapping;
1706
1707     /* tracking a pending STAT_QUERY ramrod */
1708     uint16_t stats_pending;
1709     /* number of completed statistics ramrods */
1710     uint16_t stats_comp;
1711     uint16_t stats_counter;
1712     uint8_t  stats_init;
1713     int      stats_state;
1714
1715     struct bxe_eth_stats         eth_stats;
1716     struct host_func_stats       func_stats;
1717     struct bxe_eth_stats_old     eth_stats_old;
1718     struct bxe_net_stats_old     net_stats_old;
1719     struct bxe_fw_port_stats_old fw_stats_old;
1720
1721     struct dmae_command stats_dmae; /* used by dmae command loader */
1722     int                 executer_idx;
1723
1724     int mtu;
1725
1726     /* LLDP params */
1727     struct bxe_config_lldp_params lldp_config_params;
1728     /* DCB support on/off */
1729     int dcb_state;
1730 #define BXE_DCB_STATE_OFF 0
1731 #define BXE_DCB_STATE_ON  1
1732     /* DCBX engine mode */
1733     int dcbx_enabled;
1734 #define BXE_DCBX_ENABLED_OFF        0
1735 #define BXE_DCBX_ENABLED_ON_NEG_OFF 1
1736 #define BXE_DCBX_ENABLED_ON_NEG_ON  2
1737 #define BXE_DCBX_ENABLED_INVALID    -1
1738     uint8_t dcbx_mode_uset;
1739     struct bxe_config_dcbx_params dcbx_config_params;
1740     struct bxe_dcbx_port_params   dcbx_port_params;
1741     int dcb_version;
1742
1743     uint8_t cnic_support;
1744     uint8_t cnic_enabled;
1745     uint8_t cnic_loaded;
1746 #define CNIC_SUPPORT(sc) 0 /* ((sc)->cnic_support) */
1747 #define CNIC_ENABLED(sc) 0 /* ((sc)->cnic_enabled) */
1748 #define CNIC_LOADED(sc)  0 /* ((sc)->cnic_loaded) */
1749
1750     /* multiple tx classes of service */
1751     uint8_t max_cos;
1752 #define BXE_MAX_PRIORITY 8
1753     /* priority to cos mapping */
1754     uint8_t prio_to_cos[BXE_MAX_PRIORITY];
1755
1756     int panic;
1757 }; /* struct bxe_softc */
1758
1759 /* IOCTL sub-commands for edebug and firmware upgrade */
1760 #define BXE_IOC_RD_NVRAM        1
1761 #define BXE_IOC_WR_NVRAM        2
1762 #define BXE_IOC_STATS_SHOW_NUM  3
1763 #define BXE_IOC_STATS_SHOW_STR  4
1764 #define BXE_IOC_STATS_SHOW_CNT  5
1765
1766 struct bxe_nvram_data {
1767     uint32_t op; /* ioctl sub-command */
1768     uint32_t offset;
1769     uint32_t len;
1770     uint32_t value[1]; /* variable */
1771 };
1772
1773 union bxe_stats_show_data {
1774     uint32_t op; /* ioctl sub-command */
1775
1776     struct {
1777         uint32_t num; /* return number of stats */
1778         uint32_t len; /* length of each string item */
1779     } desc;
1780
1781     /* variable length... */
1782     char str[1]; /* holds names of desc.num stats, each desc.len in length */
1783
1784     /* variable length... */
1785     uint64_t stats[1]; /* holds all stats */
1786 };
1787
1788 /* function init flags */
1789 #define FUNC_FLG_RSS     0x0001
1790 #define FUNC_FLG_STATS   0x0002
1791 /* FUNC_FLG_UNMATCHED       0x0004 */
1792 #define FUNC_FLG_TPA     0x0008
1793 #define FUNC_FLG_SPQ     0x0010
1794 #define FUNC_FLG_LEADING 0x0020 /* PF only */
1795
1796 struct bxe_func_init_params {
1797     bus_addr_t fw_stat_map; /* (dma) valid if FUNC_FLG_STATS */
1798     bus_addr_t spq_map;     /* (dma) valid if FUNC_FLG_SPQ */
1799     uint16_t   func_flgs;
1800     uint16_t   func_id;     /* abs function id */
1801     uint16_t   pf_id;
1802     uint16_t   spq_prod;    /* valid if FUNC_FLG_SPQ */
1803 };
1804
1805 /* memory resources reside at BARs 0, 2, 4 */
1806 /* Run `pciconf -lb` to see mappings */
1807 #define BAR0 0
1808 #define BAR1 2
1809 #define BAR2 4
1810
1811 #ifdef BXE_REG_NO_INLINE
1812
1813 uint8_t bxe_reg_read8(struct bxe_softc *sc, bus_size_t offset);
1814 uint16_t bxe_reg_read16(struct bxe_softc *sc, bus_size_t offset);
1815 uint32_t bxe_reg_read32(struct bxe_softc *sc, bus_size_t offset);
1816
1817 void bxe_reg_write8(struct bxe_softc *sc, bus_size_t offset, uint8_t val);
1818 void bxe_reg_write16(struct bxe_softc *sc, bus_size_t offset, uint16_t val);
1819 void bxe_reg_write32(struct bxe_softc *sc, bus_size_t offset, uint32_t val);
1820
1821 #define REG_RD8(sc, offset)  bxe_reg_read8(sc, offset)
1822 #define REG_RD16(sc, offset) bxe_reg_read16(sc, offset)
1823 #define REG_RD32(sc, offset) bxe_reg_read32(sc, offset)
1824
1825 #define REG_WR8(sc, offset, val)  bxe_reg_write8(sc, offset, val)
1826 #define REG_WR16(sc, offset, val) bxe_reg_write16(sc, offset, val)
1827 #define REG_WR32(sc, offset, val) bxe_reg_write32(sc, offset, val)
1828
1829 #else /* not BXE_REG_NO_INLINE */
1830
1831 #define REG_WR8(sc, offset, val)            \
1832     bus_space_write_1(sc->bar[BAR0].tag,    \
1833                       sc->bar[BAR0].handle, \
1834                       offset, val)
1835
1836 #define REG_WR16(sc, offset, val)           \
1837     bus_space_write_2(sc->bar[BAR0].tag,    \
1838                       sc->bar[BAR0].handle, \
1839                       offset, val)
1840
1841 #define REG_WR32(sc, offset, val)           \
1842     bus_space_write_4(sc->bar[BAR0].tag,    \
1843                       sc->bar[BAR0].handle, \
1844                       offset, val)
1845
1846 #define REG_RD8(sc, offset)                \
1847     bus_space_read_1(sc->bar[BAR0].tag,    \
1848                      sc->bar[BAR0].handle, \
1849                      offset)
1850
1851 #define REG_RD16(sc, offset)               \
1852     bus_space_read_2(sc->bar[BAR0].tag,    \
1853                      sc->bar[BAR0].handle, \
1854                      offset)
1855
1856 #define REG_RD32(sc, offset)               \
1857     bus_space_read_4(sc->bar[BAR0].tag,    \
1858                      sc->bar[BAR0].handle, \
1859                      offset)
1860
1861 #endif /* BXE_REG_NO_INLINE */
1862
1863 #define REG_RD(sc, offset)      REG_RD32(sc, offset)
1864 #define REG_WR(sc, offset, val) REG_WR32(sc, offset, val)
1865
1866 #define REG_RD_IND(sc, offset)      bxe_reg_rd_ind(sc, offset)
1867 #define REG_WR_IND(sc, offset, val) bxe_reg_wr_ind(sc, offset, val)
1868
1869 #define BXE_SP(sc, var) (&(sc)->sp->var)
1870 #define BXE_SP_MAPPING(sc, var) \
1871     (sc->sp_dma.paddr + offsetof(struct bxe_slowpath, var))
1872
1873 #define BXE_FP(sc, nr, var) ((sc)->fp[(nr)].var)
1874 #define BXE_SP_OBJ(sc, fp) ((sc)->sp_objs[(fp)->index])
1875
1876 #if 0
1877 #define bxe_fp(sc, nr, var)   ((sc)->fp[nr].var)
1878 #define bxe_sp_obj(sc, fp)    ((sc)->sp_objs[(fp)->index])
1879 #define bxe_fp_stats(sc, fp)  (&(sc)->fp_stats[(fp)->index])
1880 #define bxe_fp_qstats(sc, fp) (&(sc)->fp_stats[(fp)->index].eth_q_stats)
1881 #endif
1882
1883 #define REG_RD_DMAE(sc, offset, valp, len32)               \
1884     do {                                                   \
1885         bxe_read_dmae(sc, offset, len32);                  \
1886         memcpy(valp, BXE_SP(sc, wb_data[0]), (len32) * 4); \
1887     } while (0)
1888
1889 #define REG_WR_DMAE(sc, offset, valp, len32)                            \
1890     do {                                                                \
1891         memcpy(BXE_SP(sc, wb_data[0]), valp, (len32) * 4);              \
1892         bxe_write_dmae(sc, BXE_SP_MAPPING(sc, wb_data), offset, len32); \
1893     } while (0)
1894
1895 #define REG_WR_DMAE_LEN(sc, offset, valp, len32) \
1896     REG_WR_DMAE(sc, offset, valp, len32)
1897
1898 #define REG_RD_DMAE_LEN(sc, offset, valp, len32) \
1899     REG_RD_DMAE(sc, offset, valp, len32)
1900
1901 #define VIRT_WR_DMAE_LEN(sc, data, addr, len32, le32_swap)         \
1902     do {                                                           \
1903         /* if (le32_swap) {                                     */ \
1904         /*    BLOGW(sc, "VIRT_WR_DMAE_LEN with le32_swap=1\n"); */ \
1905         /* }                                                    */ \
1906         memcpy(GUNZIP_BUF(sc), data, len32 * 4);                   \
1907         ecore_write_big_buf_wb(sc, addr, len32);                   \
1908     } while (0)
1909
1910 #define BXE_DB_MIN_SHIFT 3   /* 8 bytes */
1911 #define BXE_DB_SHIFT     7   /* 128 bytes */
1912 #if (BXE_DB_SHIFT < BXE_DB_MIN_SHIFT)
1913 #error "Minimum DB doorbell stride is 8"
1914 #endif
1915 #define DPM_TRIGGER_TYPE 0x40
1916 #define DOORBELL(sc, cid, val)                                              \
1917     do {                                                                    \
1918         bus_space_write_4(sc->bar[BAR1].tag, sc->bar[BAR1].handle,          \
1919                           ((sc->doorbell_size * (cid)) + DPM_TRIGGER_TYPE), \
1920                           (uint32_t)val);                                   \
1921     } while(0)
1922
1923 #define SHMEM_ADDR(sc, field)                                       \
1924     (sc->devinfo.shmem_base + offsetof(struct shmem_region, field))
1925 #define SHMEM_RD(sc, field)      REG_RD(sc, SHMEM_ADDR(sc, field))
1926 #define SHMEM_RD16(sc, field)    REG_RD16(sc, SHMEM_ADDR(sc, field))
1927 #define SHMEM_WR(sc, field, val) REG_WR(sc, SHMEM_ADDR(sc, field), val)
1928
1929 #define SHMEM2_ADDR(sc, field)                                        \
1930     (sc->devinfo.shmem2_base + offsetof(struct shmem2_region, field))
1931 #define SHMEM2_HAS(sc, field)                                            \
1932     (sc->devinfo.shmem2_base && (REG_RD(sc, SHMEM2_ADDR(sc, size)) >     \
1933                                  offsetof(struct shmem2_region, field)))
1934 #define SHMEM2_RD(sc, field)      REG_RD(sc, SHMEM2_ADDR(sc, field))
1935 #define SHMEM2_WR(sc, field, val) REG_WR(sc, SHMEM2_ADDR(sc, field), val)
1936
1937 #define MFCFG_ADDR(sc, field)                                  \
1938     (sc->devinfo.mf_cfg_base + offsetof(struct mf_cfg, field))
1939 #define MFCFG_RD(sc, field)      REG_RD(sc, MFCFG_ADDR(sc, field))
1940 #define MFCFG_RD16(sc, field)    REG_RD16(sc, MFCFG_ADDR(sc, field))
1941 #define MFCFG_WR(sc, field, val) REG_WR(sc, MFCFG_ADDR(sc, field), val)
1942
1943 /* DMAE command defines */
1944
1945 #define DMAE_TIMEOUT      -1
1946 #define DMAE_PCI_ERROR    -2 /* E2 and onward */
1947 #define DMAE_NOT_RDY      -3
1948 #define DMAE_PCI_ERR_FLAG 0x80000000
1949
1950 #define DMAE_SRC_PCI      0
1951 #define DMAE_SRC_GRC      1
1952
1953 #define DMAE_DST_NONE     0
1954 #define DMAE_DST_PCI      1
1955 #define DMAE_DST_GRC      2
1956
1957 #define DMAE_COMP_PCI     0
1958 #define DMAE_COMP_GRC     1
1959
1960 #define DMAE_COMP_REGULAR 0
1961 #define DMAE_COM_SET_ERR  1
1962
1963 #define DMAE_CMD_SRC_PCI (DMAE_SRC_PCI << DMAE_COMMAND_SRC_SHIFT)
1964 #define DMAE_CMD_SRC_GRC (DMAE_SRC_GRC << DMAE_COMMAND_SRC_SHIFT)
1965 #define DMAE_CMD_DST_PCI (DMAE_DST_PCI << DMAE_COMMAND_DST_SHIFT)
1966 #define DMAE_CMD_DST_GRC (DMAE_DST_GRC << DMAE_COMMAND_DST_SHIFT)
1967
1968 #define DMAE_CMD_C_DST_PCI (DMAE_COMP_PCI << DMAE_COMMAND_C_DST_SHIFT)
1969 #define DMAE_CMD_C_DST_GRC (DMAE_COMP_GRC << DMAE_COMMAND_C_DST_SHIFT)
1970
1971 #define DMAE_CMD_ENDIANITY_NO_SWAP   (0 << DMAE_COMMAND_ENDIANITY_SHIFT)
1972 #define DMAE_CMD_ENDIANITY_B_SWAP    (1 << DMAE_COMMAND_ENDIANITY_SHIFT)
1973 #define DMAE_CMD_ENDIANITY_DW_SWAP   (2 << DMAE_COMMAND_ENDIANITY_SHIFT)
1974 #define DMAE_CMD_ENDIANITY_B_DW_SWAP (3 << DMAE_COMMAND_ENDIANITY_SHIFT)
1975
1976 #define DMAE_CMD_PORT_0 0
1977 #define DMAE_CMD_PORT_1 DMAE_COMMAND_PORT
1978
1979 #define DMAE_SRC_PF 0
1980 #define DMAE_SRC_VF 1
1981
1982 #define DMAE_DST_PF 0
1983 #define DMAE_DST_VF 1
1984
1985 #define DMAE_C_SRC 0
1986 #define DMAE_C_DST 1
1987
1988 #define DMAE_LEN32_RD_MAX     0x80
1989 #define DMAE_LEN32_WR_MAX(sc) (CHIP_IS_E1(sc) ? 0x400 : 0x2000)
1990
1991 #define DMAE_COMP_VAL 0x60d0d0ae /* E2 and beyond, upper bit indicates error */
1992
1993 #define MAX_DMAE_C_PER_PORT 8
1994 #define INIT_DMAE_C(sc)     ((SC_PORT(sc) * MAX_DMAE_C_PER_PORT) + SC_VN(sc))
1995 #define PMF_DMAE_C(sc)      ((SC_PORT(sc) * MAX_DMAE_C_PER_PORT) + E1HVN_MAX)
1996
1997 static const uint32_t dmae_reg_go_c[] = {
1998     DMAE_REG_GO_C0,  DMAE_REG_GO_C1,  DMAE_REG_GO_C2,  DMAE_REG_GO_C3,
1999     DMAE_REG_GO_C4,  DMAE_REG_GO_C5,  DMAE_REG_GO_C6,  DMAE_REG_GO_C7,
2000     DMAE_REG_GO_C8,  DMAE_REG_GO_C9,  DMAE_REG_GO_C10, DMAE_REG_GO_C11,
2001     DMAE_REG_GO_C12, DMAE_REG_GO_C13, DMAE_REG_GO_C14, DMAE_REG_GO_C15
2002 };
2003
2004 #define ATTN_NIG_FOR_FUNC     (1L << 8)
2005 #define ATTN_SW_TIMER_4_FUNC  (1L << 9)
2006 #define GPIO_2_FUNC           (1L << 10)
2007 #define GPIO_3_FUNC           (1L << 11)
2008 #define GPIO_4_FUNC           (1L << 12)
2009 #define ATTN_GENERAL_ATTN_1   (1L << 13)
2010 #define ATTN_GENERAL_ATTN_2   (1L << 14)
2011 #define ATTN_GENERAL_ATTN_3   (1L << 15)
2012 #define ATTN_GENERAL_ATTN_4   (1L << 13)
2013 #define ATTN_GENERAL_ATTN_5   (1L << 14)
2014 #define ATTN_GENERAL_ATTN_6   (1L << 15)
2015 #define ATTN_HARD_WIRED_MASK  0xff00
2016 #define ATTENTION_ID          4
2017
2018 #define AEU_IN_ATTN_BITS_PXPPCICLOCKCLIENT_PARITY_ERROR \
2019     AEU_INPUTS_ATTN_BITS_PXPPCICLOCKCLIENT_PARITY_ERROR
2020
2021 #define MAX_IGU_ATTN_ACK_TO 100
2022
2023 #define STORM_ASSERT_ARRAY_SIZE 50
2024
2025 #define BXE_PMF_LINK_ASSERT(sc) \
2026     GENERAL_ATTEN_OFFSET(LINK_SYNC_ATTENTION_BIT_FUNC_0 + SC_FUNC(sc))
2027
2028 #define BXE_MC_ASSERT_BITS \
2029     (GENERAL_ATTEN_OFFSET(TSTORM_FATAL_ASSERT_ATTENTION_BIT) | \
2030      GENERAL_ATTEN_OFFSET(USTORM_FATAL_ASSERT_ATTENTION_BIT) | \
2031      GENERAL_ATTEN_OFFSET(CSTORM_FATAL_ASSERT_ATTENTION_BIT) | \
2032      GENERAL_ATTEN_OFFSET(XSTORM_FATAL_ASSERT_ATTENTION_BIT))
2033
2034 #define BXE_MCP_ASSERT \
2035     GENERAL_ATTEN_OFFSET(MCP_FATAL_ASSERT_ATTENTION_BIT)
2036
2037 #define BXE_GRC_TIMEOUT GENERAL_ATTEN_OFFSET(LATCHED_ATTN_TIMEOUT_GRC)
2038 #define BXE_GRC_RSV     (GENERAL_ATTEN_OFFSET(LATCHED_ATTN_RBCR) | \
2039                          GENERAL_ATTEN_OFFSET(LATCHED_ATTN_RBCT) | \
2040                          GENERAL_ATTEN_OFFSET(LATCHED_ATTN_RBCN) | \
2041                          GENERAL_ATTEN_OFFSET(LATCHED_ATTN_RBCU) | \
2042                          GENERAL_ATTEN_OFFSET(LATCHED_ATTN_RBCP) | \
2043                          GENERAL_ATTEN_OFFSET(LATCHED_ATTN_RSVD_GRC))
2044
2045 #define MULTI_MASK 0x7f
2046
2047 #define PFS_PER_PORT(sc)                               \
2048     ((CHIP_PORT_MODE(sc) == CHIP_4_PORT_MODE) ? 2 : 4)
2049 #define SC_MAX_VN_NUM(sc) PFS_PER_PORT(sc)
2050
2051 #define FIRST_ABS_FUNC_IN_PORT(sc)                    \
2052     ((CHIP_PORT_MODE(sc) == CHIP_PORT_MODE_NONE) ?    \
2053      PORT_ID(sc) : (PATH_ID(sc) + (2 * PORT_ID(sc))))
2054
2055 #define FOREACH_ABS_FUNC_IN_PORT(sc, i)            \
2056     for ((i) = FIRST_ABS_FUNC_IN_PORT(sc);         \
2057          (i) < MAX_FUNC_NUM;                       \
2058          (i) += (MAX_FUNC_NUM / PFS_PER_PORT(sc)))
2059
2060 #define BXE_SWCID_SHIFT 17
2061 #define BXE_SWCID_MASK  ((0x1 << BXE_SWCID_SHIFT) - 1)
2062
2063 #define SW_CID(x)  (le32toh(x) & BXE_SWCID_MASK)
2064 #define CQE_CMD(x) (le32toh(x) >> COMMON_RAMROD_ETH_RX_CQE_CMD_ID_SHIFT)
2065
2066 #define CQE_TYPE(cqe_fp_flags)   ((cqe_fp_flags) & ETH_FAST_PATH_RX_CQE_TYPE)
2067 #define CQE_TYPE_START(cqe_type) ((cqe_type) == RX_ETH_CQE_TYPE_ETH_START_AGG)
2068 #define CQE_TYPE_STOP(cqe_type)  ((cqe_type) == RX_ETH_CQE_TYPE_ETH_STOP_AGG)
2069 #define CQE_TYPE_SLOW(cqe_type)  ((cqe_type) == RX_ETH_CQE_TYPE_ETH_RAMROD)
2070 #define CQE_TYPE_FAST(cqe_type)  ((cqe_type) == RX_ETH_CQE_TYPE_ETH_FASTPATH)
2071
2072 /* must be used on a CID before placing it on a HW ring */
2073 #define HW_CID(sc, x) \
2074     ((SC_PORT(sc) << 23) | (SC_VN(sc) << BXE_SWCID_SHIFT) | (x))
2075
2076 #define SPEED_10    10
2077 #define SPEED_100   100
2078 #define SPEED_1000  1000
2079 #define SPEED_2500  2500
2080 #define SPEED_10000 10000
2081
2082 #define PCI_PM_D0    1
2083 #define PCI_PM_D3hot 2
2084
2085 int  bxe_test_bit(int nr, volatile unsigned long * addr);
2086 void bxe_set_bit(unsigned int nr, volatile unsigned long * addr);
2087 void bxe_clear_bit(int nr, volatile unsigned long * addr);
2088 int  bxe_test_and_set_bit(int nr, volatile unsigned long * addr);
2089 int  bxe_test_and_clear_bit(int nr, volatile unsigned long * addr);
2090 int  bxe_cmpxchg(volatile int *addr, int old, int new);
2091
2092 void bxe_reg_wr_ind(struct bxe_softc *sc, uint32_t addr,
2093                     uint32_t val);
2094 uint32_t bxe_reg_rd_ind(struct bxe_softc *sc, uint32_t addr);
2095
2096
2097 int bxe_dma_alloc(struct bxe_softc *sc, bus_size_t size,
2098                   struct bxe_dma *dma, const char *msg);
2099 void bxe_dma_free(struct bxe_softc *sc, struct bxe_dma *dma);
2100
2101 uint32_t bxe_dmae_opcode_add_comp(uint32_t opcode, uint8_t comp_type);
2102 uint32_t bxe_dmae_opcode_clr_src_reset(uint32_t opcode);
2103 uint32_t bxe_dmae_opcode(struct bxe_softc *sc, uint8_t src_type,
2104                          uint8_t dst_type, uint8_t with_comp,
2105                          uint8_t comp_type);
2106 void bxe_post_dmae(struct bxe_softc *sc, struct dmae_command *dmae, int idx);
2107 void bxe_read_dmae(struct bxe_softc *sc, uint32_t src_addr, uint32_t len32);
2108 void bxe_write_dmae(struct bxe_softc *sc, bus_addr_t dma_addr,
2109                     uint32_t dst_addr, uint32_t len32);
2110 void bxe_write_dmae_phys_len(struct bxe_softc *sc, bus_addr_t phys_addr,
2111                              uint32_t addr, uint32_t len);
2112
2113 void bxe_set_ctx_validation(struct bxe_softc *sc, struct eth_context *cxt,
2114                             uint32_t cid);
2115 void bxe_update_coalesce_sb_index(struct bxe_softc *sc, uint8_t fw_sb_id,
2116                                   uint8_t sb_index, uint8_t disable,
2117                                   uint16_t usec);
2118
2119 int bxe_sp_post(struct bxe_softc *sc, int command, int cid,
2120                 uint32_t data_hi, uint32_t data_lo, int cmd_type);
2121
2122 void bxe_igu_ack_sb(struct bxe_softc *sc, uint8_t igu_sb_id,
2123                     uint8_t segment, uint16_t index, uint8_t op,
2124                     uint8_t update);
2125
2126 void ecore_init_e1_firmware(struct bxe_softc *sc);
2127 void ecore_init_e1h_firmware(struct bxe_softc *sc);
2128 void ecore_init_e2_firmware(struct bxe_softc *sc);
2129
2130 void ecore_storm_memset_struct(struct bxe_softc *sc, uint32_t addr,
2131                                size_t size, uint32_t *data);
2132
2133 /*********************/
2134 /* LOGGING AND DEBUG */
2135 /*********************/
2136
2137 /* debug logging codepaths */
2138 #define DBG_LOAD   0x00000001 /* load and unload    */
2139 #define DBG_INTR   0x00000002 /* interrupt handling */
2140 #define DBG_SP     0x00000004 /* slowpath handling  */
2141 #define DBG_STATS  0x00000008 /* stats updates      */
2142 #define DBG_TX     0x00000010 /* packet transmit    */
2143 #define DBG_RX     0x00000020 /* packet receive     */
2144 #define DBG_PHY    0x00000040 /* phy/link handling  */
2145 #define DBG_IOCTL  0x00000080 /* ioctl handling     */
2146 #define DBG_MBUF   0x00000100 /* dumping mbuf info  */
2147 #define DBG_REGS   0x00000200 /* register access    */
2148 #define DBG_LRO    0x00000400 /* lro processing     */
2149 #define DBG_ASSERT 0x80000000 /* debug assert       */
2150 #define DBG_ALL    0xFFFFFFFF /* flying monkeys     */
2151
2152 #define DBASSERT(sc, exp, msg)                         \
2153     do {                                               \
2154         if (__predict_false(sc->debug & DBG_ASSERT)) { \
2155             if (__predict_false(!(exp))) {             \
2156                 panic msg;                             \
2157             }                                          \
2158         }                                              \
2159     } while (0)
2160
2161 /* log a debug message */
2162 #define BLOGD(sc, codepath, format, args...)           \
2163     do {                                               \
2164         if (__predict_false(sc->debug & (codepath))) { \
2165             device_printf((sc)->dev,                   \
2166                           "%s(%s:%d) " format,         \
2167                           __FUNCTION__,                \
2168                           __FILE__,                    \
2169                           __LINE__,                    \
2170                           ## args);                    \
2171         }                                              \
2172     } while(0)
2173
2174 /* log a info message */
2175 #define BLOGI(sc, format, args...)             \
2176     do {                                       \
2177         if (__predict_false(sc->debug)) {      \
2178             device_printf((sc)->dev,           \
2179                           "%s(%s:%d) " format, \
2180                           __FUNCTION__,        \
2181                           __FILE__,            \
2182                           __LINE__,            \
2183                           ## args);            \
2184         } else {                               \
2185             device_printf((sc)->dev,           \
2186                           format,              \
2187                           ## args);            \
2188         }                                      \
2189     } while(0)
2190
2191 /* log a warning message */
2192 #define BLOGW(sc, format, args...)                      \
2193     do {                                                \
2194         if (__predict_false(sc->debug)) {               \
2195             device_printf((sc)->dev,                    \
2196                           "%s(%s:%d) WARNING: " format, \
2197                           __FUNCTION__,                 \
2198                           __FILE__,                     \
2199                           __LINE__,                     \
2200                           ## args);                     \
2201         } else {                                        \
2202             device_printf((sc)->dev,                    \
2203                           "WARNING: " format,           \
2204                           ## args);                     \
2205         }                                               \
2206     } while(0)
2207
2208 /* log a error message */
2209 #define BLOGE(sc, format, args...)                    \
2210     do {                                              \
2211         if (__predict_false(sc->debug)) {             \
2212             device_printf((sc)->dev,                  \
2213                           "%s(%s:%d) ERROR: " format, \
2214                           __FUNCTION__,               \
2215                           __FILE__,                   \
2216                           __LINE__,                   \
2217                           ## args);                   \
2218         } else {                                      \
2219             device_printf((sc)->dev,                  \
2220                           "ERROR: " format,           \
2221                           ## args);                   \
2222         }                                             \
2223     } while(0)
2224
2225 #ifdef ECORE_STOP_ON_ERROR
2226
2227 #define bxe_panic(sc, msg) \
2228     do {                   \
2229         panic msg;         \
2230     } while (0)
2231
2232 #else
2233
2234 #define bxe_panic(sc, msg) \
2235     device_printf((sc)->dev, "%s (%s,%d)\n", __FUNCTION__, __FILE__, __LINE__);
2236
2237 #endif
2238
2239 #define CATC_TRIGGER(sc, data) REG_WR((sc), 0x2000, (data));
2240 #define CATC_TRIGGER_START(sc) CATC_TRIGGER((sc), 0xcafecafe)
2241
2242 void bxe_dump_mem(struct bxe_softc *sc, char *tag,
2243                   uint8_t *mem, uint32_t len);
2244 void bxe_dump_mbuf_data(struct bxe_softc *sc, char *pTag,
2245                         struct mbuf *m, uint8_t contents);
2246
2247 /***********/
2248 /* INLINES */
2249 /***********/
2250
2251 static inline uint32_t
2252 reg_poll(struct bxe_softc *sc,
2253          uint32_t         reg,
2254          uint32_t         expected,
2255          int              ms,
2256          int              wait)
2257 {
2258     uint32_t val;
2259
2260     do {
2261         val = REG_RD(sc, reg);
2262         if (val == expected) {
2263             break;
2264         }
2265         ms -= wait;
2266         DELAY(wait * 1000);
2267     } while (ms > 0);
2268
2269     return (val);
2270 }
2271
2272 static inline void
2273 bxe_update_fp_sb_idx(struct bxe_fastpath *fp)
2274 {
2275     mb(); /* status block is written to by the chip */
2276     fp->fp_hc_idx = fp->sb_running_index[SM_RX_ID];
2277 }
2278
2279 static inline void
2280 bxe_igu_ack_sb_gen(struct bxe_softc *sc,
2281                    uint8_t          igu_sb_id,
2282                    uint8_t          segment,
2283                    uint16_t         index,
2284                    uint8_t          op,
2285                    uint8_t          update,
2286                    uint32_t         igu_addr)
2287 {
2288     struct igu_regular cmd_data = {0};
2289
2290     cmd_data.sb_id_and_flags =
2291         ((index << IGU_REGULAR_SB_INDEX_SHIFT) |
2292          (segment << IGU_REGULAR_SEGMENT_ACCESS_SHIFT) |
2293          (update << IGU_REGULAR_BUPDATE_SHIFT) |
2294          (op << IGU_REGULAR_ENABLE_INT_SHIFT));
2295
2296     BLOGD(sc, DBG_INTR, "write 0x%08x to IGU addr 0x%x\n",
2297             cmd_data.sb_id_and_flags, igu_addr);
2298     REG_WR(sc, igu_addr, cmd_data.sb_id_and_flags);
2299
2300     /* Make sure that ACK is written */
2301     bus_space_barrier(sc->bar[0].tag, sc->bar[0].handle, 0, 0,
2302                       BUS_SPACE_BARRIER_WRITE);
2303     mb();
2304 }
2305
2306 static inline void
2307 bxe_hc_ack_sb(struct bxe_softc *sc,
2308               uint8_t          sb_id,
2309               uint8_t          storm,
2310               uint16_t         index,
2311               uint8_t          op,
2312               uint8_t          update)
2313 {
2314     uint32_t hc_addr = (HC_REG_COMMAND_REG + SC_PORT(sc)*32 +
2315                         COMMAND_REG_INT_ACK);
2316     struct igu_ack_register igu_ack;
2317
2318     igu_ack.status_block_index = index;
2319     igu_ack.sb_id_and_flags =
2320         ((sb_id << IGU_ACK_REGISTER_STATUS_BLOCK_ID_SHIFT) |
2321          (storm << IGU_ACK_REGISTER_STORM_ID_SHIFT) |
2322          (update << IGU_ACK_REGISTER_UPDATE_INDEX_SHIFT) |
2323          (op << IGU_ACK_REGISTER_INTERRUPT_MODE_SHIFT));
2324
2325     REG_WR(sc, hc_addr, (*(uint32_t *)&igu_ack));
2326
2327     /* Make sure that ACK is written */
2328     bus_space_barrier(sc->bar[0].tag, sc->bar[0].handle, 0, 0,
2329                       BUS_SPACE_BARRIER_WRITE);
2330     mb();
2331 }
2332
2333 static inline void
2334 bxe_ack_sb(struct bxe_softc *sc,
2335            uint8_t          igu_sb_id,
2336            uint8_t          storm,
2337            uint16_t         index,
2338            uint8_t          op,
2339            uint8_t          update)
2340 {
2341     if (sc->devinfo.int_block == INT_BLOCK_HC)
2342         bxe_hc_ack_sb(sc, igu_sb_id, storm, index, op, update);
2343     else {
2344         uint8_t segment;
2345         if (CHIP_INT_MODE_IS_BC(sc)) {
2346             segment = storm;
2347         } else if (igu_sb_id != sc->igu_dsb_id) {
2348             segment = IGU_SEG_ACCESS_DEF;
2349         } else if (storm == ATTENTION_ID) {
2350             segment = IGU_SEG_ACCESS_ATTN;
2351         } else {
2352             segment = IGU_SEG_ACCESS_DEF;
2353         }
2354         bxe_igu_ack_sb(sc, igu_sb_id, segment, index, op, update);
2355     }
2356 }
2357
2358 static inline uint16_t
2359 bxe_hc_ack_int(struct bxe_softc *sc)
2360 {
2361     uint32_t hc_addr = (HC_REG_COMMAND_REG + SC_PORT(sc)*32 +
2362                         COMMAND_REG_SIMD_MASK);
2363     uint32_t result = REG_RD(sc, hc_addr);
2364
2365     mb();
2366     return (result);
2367 }
2368
2369 static inline uint16_t
2370 bxe_igu_ack_int(struct bxe_softc *sc)
2371 {
2372     uint32_t igu_addr = (BAR_IGU_INTMEM + IGU_REG_SISR_MDPC_WMASK_LSB_UPPER*8);
2373     uint32_t result = REG_RD(sc, igu_addr);
2374
2375     BLOGD(sc, DBG_INTR, "read 0x%08x from IGU addr 0x%x\n",
2376           result, igu_addr);
2377
2378     mb();
2379     return (result);
2380 }
2381
2382 static inline uint16_t
2383 bxe_ack_int(struct bxe_softc *sc)
2384 {
2385     mb();
2386     if (sc->devinfo.int_block == INT_BLOCK_HC) {
2387         return (bxe_hc_ack_int(sc));
2388     } else {
2389         return (bxe_igu_ack_int(sc));
2390     }
2391 }
2392
2393 static inline int
2394 func_by_vn(struct bxe_softc *sc,
2395            int              vn)
2396 {
2397     return (2 * vn + SC_PORT(sc));
2398 }
2399
2400 /*
2401  * Statistics ID are global per chip/path, while Client IDs for E1x
2402  * are per port.
2403  */
2404 static inline uint8_t
2405 bxe_stats_id(struct bxe_fastpath *fp)
2406 {
2407     struct bxe_softc *sc = fp->sc;
2408
2409     if (!CHIP_IS_E1x(sc)) {
2410 #if 0
2411         /* there are special statistics counters for FCoE 136..140 */
2412         if (IS_FCOE_FP(fp)) {
2413             return (sc->cnic_base_cl_id + (sc->pf_num >> 1));
2414         }
2415 #endif
2416         return (fp->cl_id);
2417     }
2418
2419     return (fp->cl_id + SC_PORT(sc) * FP_SB_MAX_E1x);
2420 }
2421
2422 #endif /* __BXE_H__ */
2423