Compiles, won't link.
[akaros.git] / kern / drivers / net / bxe / bxe.h
1 /*-
2  * Copyright (c) 2007-2014 QLogic Corporation. All rights reserved.
3  *
4  * Redistribution and use in source and binary forms, with or without
5  * modification, are permitted provided that the following conditions
6  * are met:
7  *
8  * 1. Redistributions of source code must retain the above copyright
9  *    notice, this list of conditions and the following disclaimer.
10  * 2. Redistributions in binary form must reproduce the above copyright
11  *    notice, this list of conditions and the following disclaimer in the
12  *    documentation and/or other materials provided with the distribution.
13  *
14  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS'
15  * AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
16  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
17  * ARE DISCLAIMED.  IN NO EVENT SHALL THE COPYRIGHT OWNER OR CONTRIBUTORS
18  * BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
19  * CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
20  * SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
21  * INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
22  * CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
23  * ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF
24  * THE POSSIBILITY OF SUCH DAMAGE.
25  */
26
27 #ifndef __BXE_H__
28 #define __BXE_H__
29
30 //__FBSDID("$FreeBSD: head/sys/dev/bxe/bxe.h 268854 2014-07-18 20:04:11Z davidcs $");
31
32 #include <assert.h>
33 #include <error.h>
34 #include <ip.h>
35 #include <kmalloc.h>
36 #include <kref.h>
37 #include <pmap.h>
38 #include <slab.h>
39 #include <smp.h>
40 #include <stdio.h>
41 #include <string.h>
42
43
44 /* MACROS for conversion to AKAROS. Might we want this stuff someday? */
45 #define __predict_false(x) (x)
46 #define __noinline 
47 #define ETH_ADDR_LEN 6
48 #define MCLBYTES 2048
49 /* TYPEDEFS for conversion to AKAROS. These are temporary, but it makes it easier to see what is in need of change. */
50 typedef struct netif *if_t;
51 typedef uint64_t ift_counter;
52 typedef uintptr_t bus_addr_t;
53 typedef uintptr_t bus_size_t;
54 typedef uintptr_t bus_space_handle_t;
55 typedef uintptr_t bus_dma_tag_t;
56 typedef uintptr_t bus_dmamap_t;
57 typedef uintptr_t bus_dma_segment_t;
58 typedef uintptr_t bus_space_tag_t;
59 typedef uintptr_t vm_offset_t;
60 typedef spinlock_t ECORE_MUTEX_SPIN;
61 typedef qlock_t ECORE_MUTEX;
62 typedef qlock_t mtx;
63 typedef int device_t;
64 // WTF ...
65 typedef uint64_t uintmax_t;
66 #define mtx_lock(x) qlock(x)
67 #define mtx_unlock(x) qunlock(x)
68 #define MA_OWNED 0
69 #define MTX_ASSERT(lock, thing) assert(0)
70 #define device_printf(ignore, format, args...) printk(format, args)
71
72
73
74 #if _BYTE_ORDER == _LITTLE_ENDIAN
75 #ifndef LITTLE_ENDIAN
76 #define LITTLE_ENDIAN
77 #endif
78 #ifndef __LITTLE_ENDIAN
79 #define __LITTLE_ENDIAN
80 #endif
81 #undef BIG_ENDIAN
82 #undef __BIG_ENDIAN
83 #else /* _BIG_ENDIAN */
84 #ifndef BIG_ENDIAN
85 #define BIG_ENDIAN
86 #endif
87 #ifndef __BIG_ENDIAN
88 #define __BIG_ENDIAN
89 #endif
90 #undef LITTLE_ENDIAN
91 #undef __LITTLE_ENDIAN
92 #endif
93
94 #include "ecore_mfw_req.h"
95 #include "ecore_fw_defs.h"
96 #include "ecore_hsi.h"
97 #include "ecore_reg.h"
98 #include "bxe_dcb.h"
99 #include "bxe_stats.h"
100
101 #include "bxe_elink.h"
102
103 #if __FreeBSD_version >= 1000000
104 #define PCIR_EXPRESS_DEVICE_STA        PCIER_DEVICE_STA
105 #define PCIM_EXP_STA_TRANSACTION_PND   PCIEM_STA_TRANSACTION_PND
106 #define PCIR_EXPRESS_LINK_STA          PCIER_LINK_STA
107 #define PCIM_LINK_STA_WIDTH            PCIEM_LINK_STA_WIDTH
108 #define PCIM_LINK_STA_SPEED            PCIEM_LINK_STA_SPEED
109 #define PCIR_EXPRESS_DEVICE_CTL        PCIER_DEVICE_CTL
110 #define PCIM_EXP_CTL_MAX_PAYLOAD       PCIEM_CTL_MAX_PAYLOAD
111 #define PCIM_EXP_CTL_MAX_READ_REQUEST  PCIEM_CTL_MAX_READ_REQUEST
112 #endif
113
114 #include "ecore_sp.h"
115
116 #define BRCM_VENDORID 0x14e4
117 #define PCI_ANY_ID    (uint16_t)(~0U)
118
119 struct bxe_device_type
120 {
121     uint16_t bxe_vid;
122     uint16_t bxe_did;
123     uint16_t bxe_svid;
124     uint16_t bxe_sdid;
125     char     *bxe_name;
126 };
127
128 #define BCM_PAGE_SHIFT       12
129 #define BCM_PAGE_SIZE        (1 << BCM_PAGE_SHIFT)
130 #define BCM_PAGE_MASK        (~(BCM_PAGE_SIZE - 1))
131 #define BCM_PAGE_ALIGN(addr) ((addr + BCM_PAGE_SIZE - 1) & BCM_PAGE_MASK)
132
133 #if BCM_PAGE_SIZE != 4096
134 #error Page sizes other than 4KB are unsupported!
135 #endif
136
137 #if (BUS_SPACE_MAXADDR > 0xFFFFFFFF)
138 #define U64_LO(addr) ((uint32_t)(((uint64_t)(addr)) & 0xFFFFFFFF))
139 #define U64_HI(addr) ((uint32_t)(((uint64_t)(addr)) >> 32))
140 #else
141 #define U64_LO(addr) ((uint32_t)(addr))
142 #define U64_HI(addr) (0)
143 #endif
144 #define HILO_U64(hi, lo) ((((uint64_t)(hi)) << 32) + (lo))
145
146 #define SET_FLAG(value, mask, flag)            \
147     do {                                       \
148         (value) &= ~(mask);                    \
149         (value) |= ((flag) << (mask##_SHIFT)); \
150     } while (0)
151
152 #define GET_FLAG(value, mask)              \
153     (((value) & (mask)) >> (mask##_SHIFT))
154
155 #define GET_FIELD(value, fname)                     \
156     (((value) & (fname##_MASK)) >> (fname##_SHIFT))
157
158 #define BXE_MAX_SEGMENTS     12 /* 13-1 for parsing buffer */
159 #define BXE_TSO_MAX_SEGMENTS 32
160 #define BXE_TSO_MAX_SIZE     (65535 + sizeof(struct ether_vlan_header))
161 #define BXE_TSO_MAX_SEG_SIZE 4096
162
163 /* dropless fc FW/HW related params */
164 #define BRB_SIZE(sc)         (CHIP_IS_E3(sc) ? 1024 : 512)
165 #define MAX_AGG_QS(sc)       (CHIP_IS_E1(sc) ?                       \
166                                   ETH_MAX_AGGREGATION_QUEUES_E1 :    \
167                                   ETH_MAX_AGGREGATION_QUEUES_E1H_E2)
168 #define FW_DROP_LEVEL(sc)    (3 + MAX_SPQ_PENDING + MAX_AGG_QS(sc))
169 #define FW_PREFETCH_CNT      16
170 #define DROPLESS_FC_HEADROOM 100
171
172 /******************/
173 /* RX SGE defines */
174 /******************/
175
176 #define RX_SGE_NUM_PAGES       2 /* must be a power of 2 */
177 #define RX_SGE_TOTAL_PER_PAGE  (BCM_PAGE_SIZE / sizeof(struct eth_rx_sge))
178 #define RX_SGE_NEXT_PAGE_DESC_CNT 2
179 #define RX_SGE_USABLE_PER_PAGE (RX_SGE_TOTAL_PER_PAGE - RX_SGE_NEXT_PAGE_DESC_CNT)
180 #define RX_SGE_PER_PAGE_MASK   (RX_SGE_TOTAL_PER_PAGE - 1)
181 #define RX_SGE_TOTAL           (RX_SGE_TOTAL_PER_PAGE * RX_SGE_NUM_PAGES)
182 #define RX_SGE_USABLE          (RX_SGE_USABLE_PER_PAGE * RX_SGE_NUM_PAGES)
183 #define RX_SGE_MAX             (RX_SGE_TOTAL - 1)
184 #define RX_SGE(x)              ((x) & RX_SGE_MAX)
185
186 #define RX_SGE_NEXT(x)                                              \
187     ((((x) & RX_SGE_PER_PAGE_MASK) == (RX_SGE_USABLE_PER_PAGE - 1)) \
188      ? (x) + 1 + RX_SGE_NEXT_PAGE_DESC_CNT : (x) + 1)
189
190 #define RX_SGE_MASK_ELEM_SZ    64
191 #define RX_SGE_MASK_ELEM_SHIFT 6
192 #define RX_SGE_MASK_ELEM_MASK  ((uint64_t)RX_SGE_MASK_ELEM_SZ - 1)
193
194 /*
195  * Creates a bitmask of all ones in less significant bits.
196  * idx - index of the most significant bit in the created mask.
197  */
198 #define RX_SGE_ONES_MASK(idx)                                      \
199     (((uint64_t)0x1 << (((idx) & RX_SGE_MASK_ELEM_MASK) + 1)) - 1)
200 #define RX_SGE_MASK_ELEM_ONE_MASK ((uint64_t)(~0))
201
202 /* Number of uint64_t elements in SGE mask array. */
203 #define RX_SGE_MASK_LEN                                                \
204     ((RX_SGE_NUM_PAGES * RX_SGE_TOTAL_PER_PAGE) / RX_SGE_MASK_ELEM_SZ)
205 #define RX_SGE_MASK_LEN_MASK      (RX_SGE_MASK_LEN - 1)
206 #define RX_SGE_NEXT_MASK_ELEM(el) (((el) + 1) & RX_SGE_MASK_LEN_MASK)
207
208 /*
209  * dropless fc calculations for SGEs
210  * Number of required SGEs is the sum of two:
211  * 1. Number of possible opened aggregations (next packet for
212  *    these aggregations will probably consume SGE immidiatelly)
213  * 2. Rest of BRB blocks divided by 2 (block will consume new SGE only
214  *    after placement on BD for new TPA aggregation)
215  * Takes into account RX_SGE_NEXT_PAGE_DESC_CNT "next" elements on each page
216  */
217 #define NUM_SGE_REQ(sc)                                    \
218     (MAX_AGG_QS(sc) + (BRB_SIZE(sc) - MAX_AGG_QS(sc)) / 2)
219 #define NUM_SGE_PG_REQ(sc)                                                    \
220     ((NUM_SGE_REQ(sc) + RX_SGE_USABLE_PER_PAGE - 1) / RX_SGE_USABLE_PER_PAGE)
221 #define SGE_TH_LO(sc)                                                  \
222     (NUM_SGE_REQ(sc) + NUM_SGE_PG_REQ(sc) * RX_SGE_NEXT_PAGE_DESC_CNT)
223 #define SGE_TH_HI(sc)                      \
224     (SGE_TH_LO(sc) + DROPLESS_FC_HEADROOM)
225
226 #define PAGES_PER_SGE_SHIFT  0
227 #define PAGES_PER_SGE        (1 << PAGES_PER_SGE_SHIFT)
228 #define SGE_PAGE_SIZE        BCM_PAGE_SIZE
229 #define SGE_PAGE_SHIFT       BCM_PAGE_SHIFT
230 #define SGE_PAGE_ALIGN(addr) BCM_PAGE_ALIGN(addr)
231 #define SGE_PAGES            (SGE_PAGE_SIZE * PAGES_PER_SGE)
232 #define TPA_AGG_SIZE         min((8 * SGE_PAGES), 0xffff)
233
234 /*****************/
235 /* TX BD defines */
236 /*****************/
237
238 #define TX_BD_NUM_PAGES       16 /* must be a power of 2 */
239 #define TX_BD_TOTAL_PER_PAGE  (BCM_PAGE_SIZE / sizeof(union eth_tx_bd_types))
240 #define TX_BD_USABLE_PER_PAGE (TX_BD_TOTAL_PER_PAGE - 1)
241 #define TX_BD_TOTAL           (TX_BD_TOTAL_PER_PAGE * TX_BD_NUM_PAGES)
242 #define TX_BD_USABLE          (TX_BD_USABLE_PER_PAGE * TX_BD_NUM_PAGES)
243 #define TX_BD_MAX             (TX_BD_TOTAL - 1)
244
245 #define TX_BD_NEXT(x)                                                 \
246     ((((x) & TX_BD_USABLE_PER_PAGE) == (TX_BD_USABLE_PER_PAGE - 1)) ? \
247      ((x) + 2) : ((x) + 1))
248 #define TX_BD(x)      ((x) & TX_BD_MAX)
249 #define TX_BD_PAGE(x) (((x) & ~TX_BD_USABLE_PER_PAGE) >> 8)
250 #define TX_BD_IDX(x)  ((x) & TX_BD_USABLE_PER_PAGE)
251
252 /*
253  * Trigger pending transmits when the number of available BDs is greater
254  * than 1/8 of the total number of usable BDs.
255  */
256 #define BXE_TX_CLEANUP_THRESHOLD (TX_BD_USABLE / 8)
257 #define BXE_TX_TIMEOUT 5
258
259 /*****************/
260 /* RX BD defines */
261 /*****************/
262
263 #define RX_BD_NUM_PAGES       8 /* power of 2 */
264 #define RX_BD_TOTAL_PER_PAGE  (BCM_PAGE_SIZE / sizeof(struct eth_rx_bd))
265 #define RX_BD_NEXT_PAGE_DESC_CNT 2
266 #define RX_BD_USABLE_PER_PAGE (RX_BD_TOTAL_PER_PAGE - RX_BD_NEXT_PAGE_DESC_CNT)
267 #define RX_BD_PER_PAGE_MASK   (RX_BD_TOTAL_PER_PAGE - 1)
268 #define RX_BD_TOTAL           (RX_BD_TOTAL_PER_PAGE * RX_BD_NUM_PAGES)
269 #define RX_BD_USABLE          (RX_BD_USABLE_PER_PAGE * RX_BD_NUM_PAGES)
270 #define RX_BD_MAX             (RX_BD_TOTAL - 1)
271
272 #if 0
273 #define NUM_RX_RINGS RX_BD_NUM_PAGES
274 #define NUM_RX_BD    RX_BD_TOTAL
275 #define MAX_RX_BD    RX_BD_MAX
276 #define MAX_RX_AVAIL RX_BD_USABLE
277 #endif
278
279 #define RX_BD_NEXT(x)                                               \
280     ((((x) & RX_BD_PER_PAGE_MASK) == (RX_BD_USABLE_PER_PAGE - 1)) ? \
281      ((x) + 3) : ((x) + 1))
282 #define RX_BD(x)      ((x) & RX_BD_MAX)
283 #define RX_BD_PAGE(x) (((x) & ~RX_BD_PER_PAGE_MASK) >> 9)
284 #define RX_BD_IDX(x)  ((x) & RX_BD_PER_PAGE_MASK)
285
286 /*
287  * dropless fc calculations for BDs
288  * Number of BDs should be as number of buffers in BRB:
289  * Low threshold takes into account RX_BD_NEXT_PAGE_DESC_CNT
290  * "next" elements on each page
291  */
292 #define NUM_BD_REQ(sc) \
293     BRB_SIZE(sc)
294 #define NUM_BD_PG_REQ(sc)                                                  \
295     ((NUM_BD_REQ(sc) + RX_BD_USABLE_PER_PAGE - 1) / RX_BD_USABLE_PER_PAGE)
296 #define BD_TH_LO(sc)                                \
297     (NUM_BD_REQ(sc) +                               \
298      NUM_BD_PG_REQ(sc) * RX_BD_NEXT_PAGE_DESC_CNT + \
299      FW_DROP_LEVEL(sc))
300 #define BD_TH_HI(sc)                      \
301     (BD_TH_LO(sc) + DROPLESS_FC_HEADROOM)
302 #define MIN_RX_AVAIL(sc)                           \
303     ((sc)->dropless_fc ? BD_TH_HI(sc) + 128 : 128)
304 #define MIN_RX_SIZE_TPA_HW(sc)                         \
305     (CHIP_IS_E1(sc) ? ETH_MIN_RX_CQES_WITH_TPA_E1 :    \
306                       ETH_MIN_RX_CQES_WITH_TPA_E1H_E2)
307 #define MIN_RX_SIZE_NONTPA_HW ETH_MIN_RX_CQES_WITHOUT_TPA
308 #define MIN_RX_SIZE_TPA(sc)                         \
309     (max(MIN_RX_SIZE_TPA_HW(sc), MIN_RX_AVAIL(sc)))
310 #define MIN_RX_SIZE_NONTPA(sc)                     \
311     (max(MIN_RX_SIZE_NONTPA_HW, MIN_RX_AVAIL(sc)))
312
313 /***************/
314 /* RCQ defines */
315 /***************/
316
317 /*
318  * As long as CQE is X times bigger than BD entry we have to allocate X times
319  * more pages for CQ ring in order to keep it balanced with BD ring
320  */
321 #define CQE_BD_REL          (sizeof(union eth_rx_cqe) / \
322                              sizeof(struct eth_rx_bd))
323 #define RCQ_NUM_PAGES       (RX_BD_NUM_PAGES * CQE_BD_REL) /* power of 2 */
324 #define RCQ_TOTAL_PER_PAGE  (BCM_PAGE_SIZE / sizeof(union eth_rx_cqe))
325 #define RCQ_NEXT_PAGE_DESC_CNT 1
326 #define RCQ_USABLE_PER_PAGE (RCQ_TOTAL_PER_PAGE - RCQ_NEXT_PAGE_DESC_CNT)
327 #define RCQ_TOTAL           (RCQ_TOTAL_PER_PAGE * RCQ_NUM_PAGES)
328 #define RCQ_USABLE          (RCQ_USABLE_PER_PAGE * RCQ_NUM_PAGES)
329 #define RCQ_MAX             (RCQ_TOTAL - 1)
330
331 #define RCQ_NEXT(x)                                               \
332     ((((x) & RCQ_USABLE_PER_PAGE) == (RCQ_USABLE_PER_PAGE - 1)) ? \
333      ((x) + 1 + RCQ_NEXT_PAGE_DESC_CNT) : ((x) + 1))
334 #define RCQ(x)      ((x) & RCQ_MAX)
335 #define RCQ_PAGE(x) (((x) & ~RCQ_USABLE_PER_PAGE) >> 7)
336 #define RCQ_IDX(x)  ((x) & RCQ_USABLE_PER_PAGE)
337
338 #if 0
339 #define NUM_RCQ_RINGS RCQ_NUM_PAGES
340 #define NUM_RCQ_BD    RCQ_TOTAL
341 #define MAX_RCQ_BD    RCQ_MAX
342 #define MAX_RCQ_AVAIL RCQ_USABLE
343 #endif
344
345 /*
346  * dropless fc calculations for RCQs
347  * Number of RCQs should be as number of buffers in BRB:
348  * Low threshold takes into account RCQ_NEXT_PAGE_DESC_CNT
349  * "next" elements on each page
350  */
351 #define NUM_RCQ_REQ(sc) \
352     BRB_SIZE(sc)
353 #define NUM_RCQ_PG_REQ(sc)                                              \
354     ((NUM_RCQ_REQ(sc) + RCQ_USABLE_PER_PAGE - 1) / RCQ_USABLE_PER_PAGE)
355 #define RCQ_TH_LO(sc)                              \
356     (NUM_RCQ_REQ(sc) +                             \
357      NUM_RCQ_PG_REQ(sc) * RCQ_NEXT_PAGE_DESC_CNT + \
358      FW_DROP_LEVEL(sc))
359 #define RCQ_TH_HI(sc)                      \
360     (RCQ_TH_LO(sc) + DROPLESS_FC_HEADROOM)
361
362 /* This is needed for determening of last_max */
363 #define SUB_S16(a, b) (int16_t)((int16_t)(a) - (int16_t)(b))
364
365 #define __SGE_MASK_SET_BIT(el, bit)               \
366     do {                                          \
367         (el) = ((el) | ((uint64_t)0x1 << (bit))); \
368     } while (0)
369
370 #define __SGE_MASK_CLEAR_BIT(el, bit)                \
371     do {                                             \
372         (el) = ((el) & (~((uint64_t)0x1 << (bit)))); \
373     } while (0)
374
375 #define SGE_MASK_SET_BIT(fp, idx)                                       \
376     __SGE_MASK_SET_BIT((fp)->sge_mask[(idx) >> RX_SGE_MASK_ELEM_SHIFT], \
377                        ((idx) & RX_SGE_MASK_ELEM_MASK))
378
379 #define SGE_MASK_CLEAR_BIT(fp, idx)                                       \
380     __SGE_MASK_CLEAR_BIT((fp)->sge_mask[(idx) >> RX_SGE_MASK_ELEM_SHIFT], \
381                          ((idx) & RX_SGE_MASK_ELEM_MASK))
382
383 /* Load / Unload modes */
384 #define LOAD_NORMAL       0
385 #define LOAD_OPEN         1
386 #define LOAD_DIAG         2
387 #define LOAD_LOOPBACK_EXT 3
388 #define UNLOAD_NORMAL     0
389 #define UNLOAD_CLOSE      1
390 #define UNLOAD_RECOVERY   2
391
392 /* Some constants... */
393 //#define MAX_PATH_NUM       2
394 //#define E2_MAX_NUM_OF_VFS  64
395 //#define E1H_FUNC_MAX       8
396 //#define E2_FUNC_MAX        4   /* per path */
397 #define MAX_VNIC_NUM       4
398 #define MAX_FUNC_NUM       8   /* common to all chips */
399 //#define MAX_NDSB           HC_SB_MAX_SB_E2 /* max non-default status block */
400 #define MAX_RSS_CHAINS     16 /* a constant for HW limit */
401 #define MAX_MSI_VECTOR     8  /* a constant for HW limit */
402
403 #define ILT_NUM_PAGE_ENTRIES 3072
404 /*
405  * 57710/11 we use whole table since we have 8 functions.
406  * 57712 we have only 4 functions, but use same size per func, so only half
407  * of the table is used.
408  */
409 #define ILT_PER_FUNC        (ILT_NUM_PAGE_ENTRIES / 8)
410 #define FUNC_ILT_BASE(func) (func * ILT_PER_FUNC)
411 /*
412  * the phys address is shifted right 12 bits and has an added
413  * 1=valid bit added to the 53rd bit
414  * then since this is a wide register(TM)
415  * we split it into two 32 bit writes
416  */
417 #define ONCHIP_ADDR1(x) ((uint32_t)(((uint64_t)x >> 12) & 0xFFFFFFFF))
418 #define ONCHIP_ADDR2(x) ((uint32_t)((1 << 20) | ((uint64_t)x >> 44)))
419
420 /* L2 header size + 2*VLANs (8 bytes) + LLC SNAP (8 bytes) */
421 #define ETH_HLEN                  14
422 #define ETH_OVERHEAD              (ETH_HLEN + 8 + 8)
423 #define ETH_MIN_PACKET_SIZE       60
424 #define ETH_MAX_PACKET_SIZE       ETHERMTU /* 1500 */
425 #define ETH_MAX_JUMBO_PACKET_SIZE 9600
426 /* TCP with Timestamp Option (32) + IPv6 (40) */
427 #define ETH_MAX_TPA_HEADER_SIZE   72
428
429 /* max supported alignment is 256 (8 shift) */
430 //#define BXE_RX_ALIGN_SHIFT ((CACHE_LINE_SHIFT < 8) ? CACHE_LINE_SHIFT : 8)
431 #define BXE_RX_ALIGN_SHIFT 8
432 /* FW uses 2 cache lines alignment for start packet and size  */
433 #define BXE_FW_RX_ALIGN_START (1 << BXE_RX_ALIGN_SHIFT)
434 #define BXE_FW_RX_ALIGN_END   (1 << BXE_RX_ALIGN_SHIFT)
435
436 #define BXE_PXP_DRAM_ALIGN (BXE_RX_ALIGN_SHIFT - 5) /* XXX ??? */
437
438 struct bxe_bar {
439     struct resource    *resource;
440     int                rid;
441     bus_space_tag_t    tag;
442     bus_space_handle_t handle;
443     vm_offset_t        kva;
444 };
445
446 struct bxe_intr {
447     struct resource *resource;
448     int             rid;
449     void            *tag;
450 };
451
452 /* Used to manage DMA allocations. */
453 struct bxe_dma {
454     struct bxe_adapter  *sc;
455     bus_addr_t        paddr;
456     void              *vaddr;
457     bus_dma_tag_t     tag;
458     bus_dmamap_t      map;
459     bus_dma_segment_t seg;
460     bus_size_t        size;
461     int               nseg;
462     char              msg[32];
463 };
464
465 /* attn group wiring */
466 #define MAX_DYNAMIC_ATTN_GRPS 8
467
468 struct attn_route {
469     uint32_t sig[5];
470 };
471
472 struct iro {
473     uint32_t base;
474     uint16_t m1;
475     uint16_t m2;
476     uint16_t m3;
477     uint16_t size;
478 };
479
480 union bxe_host_hc_status_block {
481     /* pointer to fp status block e2 */
482     struct host_hc_status_block_e2  *e2_sb;
483     /* pointer to fp status block e1x */
484     struct host_hc_status_block_e1x *e1x_sb;
485 };
486
487 union bxe_db_prod {
488     struct doorbell_set_prod data;
489     uint32_t                 raw;
490 };
491
492 struct bxe_sw_tx_bd {
493     struct mbuf  *m;
494     bus_dmamap_t m_map;
495     uint16_t     first_bd;
496     uint8_t      flags;
497 /* set on the first BD descriptor when there is a split BD */
498 #define BXE_TSO_SPLIT_BD (1 << 0)
499 };
500
501 struct bxe_sw_rx_bd {
502     struct mbuf  *m;
503     bus_dmamap_t m_map;
504 };
505
506 struct bxe_sw_tpa_info {
507     struct bxe_sw_rx_bd bd;
508     bus_dma_segment_t   seg;
509     uint8_t             state;
510 #define BXE_TPA_STATE_START 1
511 #define BXE_TPA_STATE_STOP  2
512     uint8_t             placement_offset;
513     uint16_t            parsing_flags;
514     uint16_t            vlan_tag;
515     uint16_t            len_on_bd;
516 };
517
518 /*
519  * This is the HSI fastpath data structure. There can be up to MAX_RSS_CHAIN
520  * instances of the fastpath structure when using multiple queues.
521  */
522 struct bxe_fastpath {
523     /* pointer back to parent structure */
524     struct bxe_adapter *sc;
525 #warning "need to fix up the mtx"
526     qlock_t tx_mtx;
527     char       tx_mtx_name[32];
528     qlock_t rx_mtx;
529     char       rx_mtx_name[32];
530 #define BXE_FP_TX_LOCK(fp)        mtx_lock(&fp->tx_mtx)
531 #define BXE_FP_TX_UNLOCK(fp)      mtx_unlock(&fp->tx_mtx)
532 #define BXE_FP_TX_LOCK_ASSERT(fp) assert(0) /*mtx_assert(&fp->tx_mtx, MA_OWNED)*/
533
534 #define BXE_FP_RX_LOCK(fp)        mtx_lock(&fp->rx_mtx)
535 #define BXE_FP_RX_UNLOCK(fp)      mtx_unlock(&fp->rx_mtx)
536 #define BXE_FP_RX_LOCK_ASSERT(fp) assert(0) /*mtx_assert(&fp->rx_mtx, MA_OWNED)*/
537
538     /* status block */
539     struct bxe_dma                 sb_dma;
540     union bxe_host_hc_status_block status_block;
541
542     /* transmit chain (tx bds) */
543     struct bxe_dma        tx_dma;
544     union eth_tx_bd_types *tx_chain;
545
546     /* receive chain (rx bds) */
547     struct bxe_dma   rx_dma;
548     struct eth_rx_bd *rx_chain;
549
550     /* receive completion queue chain (rcq bds) */
551     struct bxe_dma   rcq_dma;
552     union eth_rx_cqe *rcq_chain;
553
554     /* receive scatter/gather entry chain (for TPA) */
555     struct bxe_dma    rx_sge_dma;
556     struct eth_rx_sge *rx_sge_chain;
557
558     /* tx mbufs */
559     bus_dma_tag_t       tx_mbuf_tag;
560     struct bxe_sw_tx_bd tx_mbuf_chain[TX_BD_TOTAL];
561
562     /* rx mbufs */
563     bus_dma_tag_t       rx_mbuf_tag;
564     struct bxe_sw_rx_bd rx_mbuf_chain[RX_BD_TOTAL];
565     bus_dmamap_t        rx_mbuf_spare_map;
566
567     /* rx sge mbufs */
568     bus_dma_tag_t       rx_sge_mbuf_tag;
569     struct bxe_sw_rx_bd rx_sge_mbuf_chain[RX_SGE_TOTAL];
570     bus_dmamap_t        rx_sge_mbuf_spare_map;
571
572     /* rx tpa mbufs (use the larger size for TPA queue length) */
573     int                    tpa_enable; /* disabled per fastpath upon error */
574     struct bxe_sw_tpa_info rx_tpa_info[ETH_MAX_AGGREGATION_QUEUES_E1H_E2];
575     bus_dmamap_t           rx_tpa_info_mbuf_spare_map;
576     uint64_t               rx_tpa_queue_used;
577 #if 0
578     bus_dmamap_t      rx_tpa_mbuf_map[ETH_MAX_AGGREGATION_QUEUES_E1H_E2];
579     bus_dmamap_t      rx_tpa_mbuf_spare_map;
580     struct mbuf       *rx_tpa_mbuf_ptr[ETH_MAX_AGGREGATION_QUEUES_E1H_E2];
581     bus_dma_segment_t rx_tpa_mbuf_segs[ETH_MAX_AGGREGATION_QUEUES_E1H_E2];
582
583     uint8_t tpa_state[ETH_MAX_AGGREGATION_QUEUES_E1H_E2];
584 #endif
585
586     uint16_t *sb_index_values;
587     uint16_t *sb_running_index;
588     uint32_t ustorm_rx_prods_offset;
589
590     uint8_t igu_sb_id; /* status block number in HW */
591     uint8_t fw_sb_id;  /* status block number in FW */
592
593     uint32_t rx_buf_size;
594     int mbuf_alloc_size;
595
596     int state;
597 #define BXE_FP_STATE_CLOSED  0x01
598 #define BXE_FP_STATE_IRQ     0x02
599 #define BXE_FP_STATE_OPENING 0x04
600 #define BXE_FP_STATE_OPEN    0x08
601 #define BXE_FP_STATE_HALTING 0x10
602 #define BXE_FP_STATE_HALTED  0x20
603
604     /* reference back to this fastpath queue number */
605     uint8_t index; /* this is also the 'cid' */
606 #define FP_IDX(fp) (fp->index)
607
608 #warning "no interrupt taskqueue -- whatever that is"
609     /* interrupt taskqueue (fast) */
610   /*
611     struct task      tq_task;
612     struct taskqueue *tq;
613     char             tq_name[32];
614   */
615
616     /* ethernet client ID (each fastpath set of RX/TX/CQE is a client) */
617     uint8_t cl_id;
618 #define FP_CL_ID(fp) (fp->cl_id)
619     uint8_t cl_qzone_id;
620
621     uint16_t fp_hc_idx;
622
623     /* driver copy of the receive buffer descriptor prod/cons indices */
624     uint16_t rx_bd_prod;
625     uint16_t rx_bd_cons;
626
627     /* driver copy of the receive completion queue prod/cons indices */
628     uint16_t rx_cq_prod;
629     uint16_t rx_cq_cons;
630
631     union bxe_db_prod tx_db;
632
633     /* Transmit packet producer index (used in eth_tx_bd). */
634     uint16_t tx_pkt_prod;
635     uint16_t tx_pkt_cons;
636
637     /* Transmit buffer descriptor producer index. */
638     uint16_t tx_bd_prod;
639     uint16_t tx_bd_cons;
640
641 #if 0
642     /* status block number in hardware */
643     uint8_t sb_id;
644 #define FP_SB_ID(fp) (fp->sb_id)
645
646     /* driver copy of the fastpath CSTORM/USTORM indices */
647     uint16_t fp_c_idx;
648     uint16_t fp_u_idx;
649 #endif
650
651     uint64_t sge_mask[RX_SGE_MASK_LEN];
652     uint16_t rx_sge_prod;
653
654     struct tstorm_per_queue_stats old_tclient;
655     struct ustorm_per_queue_stats old_uclient;
656     struct xstorm_per_queue_stats old_xclient;
657     struct bxe_eth_q_stats        eth_q_stats;
658     struct bxe_eth_q_stats_old    eth_q_stats_old;
659
660     /* Pointer to the receive consumer in the status block */
661     uint16_t *rx_cq_cons_sb;
662
663     /* Pointer to the transmit consumer in the status block */
664     uint16_t *tx_cons_sb;
665
666     /* transmit timeout until chip reset */
667     int watchdog_timer;
668
669     /* Free/used buffer descriptor counters. */
670     //uint16_t used_tx_bd;
671
672     /* Last maximal completed SGE */
673     uint16_t last_max_sge;
674
675     //uint16_t rx_sge_free_idx;
676
677     //uint8_t segs;
678
679 #if __FreeBSD_version >= 800000
680 #define BXE_BR_SIZE 4096
681     struct buf_ring *tx_br;
682 #endif
683 }; /* struct bxe_fastpath */
684
685 /* sriov XXX */
686 #define BXE_MAX_NUM_OF_VFS 64
687 #define BXE_VF_CID_WND     0
688 #define BXE_CIDS_PER_VF    (1 << BXE_VF_CID_WND)
689 #define BXE_CLIENTS_PER_VF 1
690 #define BXE_FIRST_VF_CID   256
691 #define BXE_VF_CIDS        (BXE_MAX_NUM_OF_VFS * BXE_CIDS_PER_VF)
692 #define BXE_VF_ID_INVALID  0xFF
693 #define IS_SRIOV(sc) 0
694
695 #define GET_NUM_VFS_PER_PATH(sc) 0
696 #define GET_NUM_VFS_PER_PF(sc)   0
697
698 /* maximum number of fast-path interrupt contexts */
699 #define FP_SB_MAX_E1x 16
700 #define FP_SB_MAX_E2  HC_SB_MAX_SB_E2
701
702 union cdu_context {
703     struct eth_context eth;
704     char pad[1024];
705 };
706
707 /* CDU host DB constants */
708 #define CDU_ILT_PAGE_SZ_HW 2
709 #define CDU_ILT_PAGE_SZ    (8192 << CDU_ILT_PAGE_SZ_HW) /* 32K */
710 #define ILT_PAGE_CIDS      (CDU_ILT_PAGE_SZ / sizeof(union cdu_context))
711
712 #define CNIC_ISCSI_CID_MAX 256
713 #define CNIC_FCOE_CID_MAX  2048
714 #define CNIC_CID_MAX       (CNIC_ISCSI_CID_MAX + CNIC_FCOE_CID_MAX)
715 #define CNIC_ILT_LINES     DIV_ROUND_UP(CNIC_CID_MAX, ILT_PAGE_CIDS)
716
717 #define QM_ILT_PAGE_SZ_HW  0
718 #define QM_ILT_PAGE_SZ     (4096 << QM_ILT_PAGE_SZ_HW) /* 4K */
719 #define QM_CID_ROUND       1024
720
721 /* TM (timers) host DB constants */
722 #define TM_ILT_PAGE_SZ_HW  0
723 #define TM_ILT_PAGE_SZ     (4096 << TM_ILT_PAGE_SZ_HW) /* 4K */
724 /*#define TM_CONN_NUM        (CNIC_STARTING_CID+CNIC_ISCSI_CXT_MAX) */
725 #define TM_CONN_NUM        1024
726 #define TM_ILT_SZ          (8 * TM_CONN_NUM)
727 #define TM_ILT_LINES       DIV_ROUND_UP(TM_ILT_SZ, TM_ILT_PAGE_SZ)
728
729 /* SRC (Searcher) host DB constants */
730 #define SRC_ILT_PAGE_SZ_HW 0
731 #define SRC_ILT_PAGE_SZ    (4096 << SRC_ILT_PAGE_SZ_HW) /* 4K */
732 #define SRC_HASH_BITS      10
733 #define SRC_CONN_NUM       (1 << SRC_HASH_BITS) /* 1024 */
734 #define SRC_ILT_SZ         (sizeof(struct src_ent) * SRC_CONN_NUM)
735 #define SRC_T2_SZ          SRC_ILT_SZ
736 #define SRC_ILT_LINES      DIV_ROUND_UP(SRC_ILT_SZ, SRC_ILT_PAGE_SZ)
737
738 struct hw_context {
739     struct bxe_dma    vcxt_dma;
740     union cdu_context *vcxt;
741     //bus_addr_t        cxt_mapping;
742     size_t            size;
743 };
744
745 #define SM_RX_ID 0
746 #define SM_TX_ID 1
747
748 /* defines for multiple tx priority indices */
749 #define FIRST_TX_ONLY_COS_INDEX 1
750 #define FIRST_TX_COS_INDEX      0
751
752 #define CID_TO_FP(cid, sc) ((cid) % BXE_NUM_NON_CNIC_QUEUES(sc))
753
754 #define HC_INDEX_ETH_RX_CQ_CONS       1
755 #define HC_INDEX_OOO_TX_CQ_CONS       4
756 #define HC_INDEX_ETH_TX_CQ_CONS_COS0  5
757 #define HC_INDEX_ETH_TX_CQ_CONS_COS1  6
758 #define HC_INDEX_ETH_TX_CQ_CONS_COS2  7
759 #define HC_INDEX_ETH_FIRST_TX_CQ_CONS HC_INDEX_ETH_TX_CQ_CONS_COS0
760
761 /* congestion management fairness mode */
762 #define CMNG_FNS_NONE   0
763 #define CMNG_FNS_MINMAX 1
764
765 /* CMNG constants, as derived from system spec calculations */
766 /* default MIN rate in case VNIC min rate is configured to zero - 100Mbps */
767 #define DEF_MIN_RATE 100
768 /* resolution of the rate shaping timer - 400 usec */
769 #define RS_PERIODIC_TIMEOUT_USEC 400
770 /* number of bytes in single QM arbitration cycle -
771  * coefficient for calculating the fairness timer */
772 #define QM_ARB_BYTES 160000
773 /* resolution of Min algorithm 1:100 */
774 #define MIN_RES 100
775 /* how many bytes above threshold for the minimal credit of Min algorithm*/
776 #define MIN_ABOVE_THRESH 32768
777 /* fairness algorithm integration time coefficient -
778  * for calculating the actual Tfair */
779 #define T_FAIR_COEF ((MIN_ABOVE_THRESH + QM_ARB_BYTES) * 8 * MIN_RES)
780 /* memory of fairness algorithm - 2 cycles */
781 #define FAIR_MEM 2
782
783 #define HC_SEG_ACCESS_DEF   0 /* Driver decision 0-3 */
784 #define HC_SEG_ACCESS_ATTN  4
785 #define HC_SEG_ACCESS_NORM  0 /* Driver decision 0-1 */
786
787 /*
788  * The total number of L2 queues, MSIX vectors and HW contexts (CIDs) is
789  * control by the number of fast-path status blocks supported by the
790  * device (HW/FW). Each fast-path status block (FP-SB) aka non-default
791  * status block represents an independent interrupts context that can
792  * serve a regular L2 networking queue. However special L2 queues such
793  * as the FCoE queue do not require a FP-SB and other components like
794  * the CNIC may consume FP-SB reducing the number of possible L2 queues
795  *
796  * If the maximum number of FP-SB available is X then:
797  * a. If CNIC is supported it consumes 1 FP-SB thus the max number of
798  *    regular L2 queues is Y=X-1
799  * b. in MF mode the actual number of L2 queues is Y= (X-1/MF_factor)
800  * c. If the FCoE L2 queue is supported the actual number of L2 queues
801  *    is Y+1
802  * d. The number of irqs (MSIX vectors) is either Y+1 (one extra for
803  *    slow-path interrupts) or Y+2 if CNIC is supported (one additional
804  *    FP interrupt context for the CNIC).
805  * e. The number of HW context (CID count) is always X or X+1 if FCoE
806  *    L2 queue is supported. the cid for the FCoE L2 queue is always X.
807  *
808  * So this is quite simple for now as no ULPs are supported yet. :-)
809  */
810 #define BXE_NUM_QUEUES(sc)          ((sc)->num_queues)
811 #define BXE_NUM_ETH_QUEUES(sc)      BXE_NUM_QUEUES(sc)
812 #define BXE_NUM_NON_CNIC_QUEUES(sc) BXE_NUM_QUEUES(sc)
813 #define BXE_NUM_RX_QUEUES(sc)       BXE_NUM_QUEUES(sc)
814
815 #define FOR_EACH_QUEUE(sc, var)                          \
816     for ((var) = 0; (var) < BXE_NUM_QUEUES(sc); (var)++)
817
818 #define FOR_EACH_NONDEFAULT_QUEUE(sc, var)               \
819     for ((var) = 1; (var) < BXE_NUM_QUEUES(sc); (var)++)
820
821 #define FOR_EACH_ETH_QUEUE(sc, var)                          \
822     for ((var) = 0; (var) < BXE_NUM_ETH_QUEUES(sc); (var)++)
823
824 #define FOR_EACH_NONDEFAULT_ETH_QUEUE(sc, var)               \
825     for ((var) = 1; (var) < BXE_NUM_ETH_QUEUES(sc); (var)++)
826
827 #define FOR_EACH_COS_IN_TX_QUEUE(sc, var)           \
828     for ((var) = 0; (var) < (sc)->max_cos; (var)++)
829
830 #define FOR_EACH_CNIC_QUEUE(sc, var)     \
831     for ((var) = BXE_NUM_ETH_QUEUES(sc); \
832          (var) < BXE_NUM_QUEUES(sc);     \
833          (var)++)
834
835 enum {
836     OOO_IDX_OFFSET,
837     FCOE_IDX_OFFSET,
838     FWD_IDX_OFFSET,
839 };
840
841 #define FCOE_IDX(sc)              (BXE_NUM_NON_CNIC_QUEUES(sc) + FCOE_IDX_OFFSET)
842 #define bxe_fcoe_fp(sc)           (&sc->fp[FCOE_IDX(sc)])
843 #define bxe_fcoe(sc, var)         (bxe_fcoe_fp(sc)->var)
844 #define bxe_fcoe_inner_sp_obj(sc) (&sc->sp_objs[FCOE_IDX(sc)])
845 #define bxe_fcoe_sp_obj(sc, var)  (bxe_fcoe_inner_sp_obj(sc)->var)
846 #define bxe_fcoe_tx(sc, var)      (bxe_fcoe_fp(sc)->txdata_ptr[FIRST_TX_COS_INDEX]->var)
847
848 #define OOO_IDX(sc)               (BXE_NUM_NON_CNIC_QUEUES(sc) + OOO_IDX_OFFSET)
849 #define bxe_ooo_fp(sc)            (&sc->fp[OOO_IDX(sc)])
850 #define bxe_ooo(sc, var)          (bxe_ooo_fp(sc)->var)
851 #define bxe_ooo_inner_sp_obj(sc)  (&sc->sp_objs[OOO_IDX(sc)])
852 #define bxe_ooo_sp_obj(sc, var)   (bxe_ooo_inner_sp_obj(sc)->var)
853
854 #define FWD_IDX(sc)               (BXE_NUM_NON_CNIC_QUEUES(sc) + FWD_IDX_OFFSET)
855 #define bxe_fwd_fp(sc)            (&sc->fp[FWD_IDX(sc)])
856 #define bxe_fwd(sc, var)          (bxe_fwd_fp(sc)->var)
857 #define bxe_fwd_inner_sp_obj(sc)  (&sc->sp_objs[FWD_IDX(sc)])
858 #define bxe_fwd_sp_obj(sc, var)   (bxe_fwd_inner_sp_obj(sc)->var)
859 #define bxe_fwd_txdata(fp)        (fp->txdata_ptr[FIRST_TX_COS_INDEX])
860
861 #define IS_ETH_FP(fp)    ((fp)->index < BXE_NUM_ETH_QUEUES((fp)->sc))
862 #define IS_FCOE_FP(fp)   ((fp)->index == FCOE_IDX((fp)->sc))
863 #define IS_FCOE_IDX(idx) ((idx) == FCOE_IDX(sc))
864 #define IS_FWD_FP(fp)    ((fp)->index == FWD_IDX((fp)->sc))
865 #define IS_FWD_IDX(idx)  ((idx) == FWD_IDX(sc))
866 #define IS_OOO_FP(fp)    ((fp)->index == OOO_IDX((fp)->sc))
867 #define IS_OOO_IDX(idx)  ((idx) == OOO_IDX(sc))
868
869 enum {
870     BXE_PORT_QUERY_IDX,
871     BXE_PF_QUERY_IDX,
872     BXE_FCOE_QUERY_IDX,
873     BXE_FIRST_QUEUE_QUERY_IDX,
874 };
875
876 struct bxe_fw_stats_req {
877     struct stats_query_header hdr;
878     struct stats_query_entry  query[FP_SB_MAX_E1x +
879                                     BXE_FIRST_QUEUE_QUERY_IDX];
880 };
881
882 struct bxe_fw_stats_data {
883     struct stats_counter          storm_counters;
884     struct per_port_stats         port;
885     struct per_pf_stats           pf;
886     //struct fcoe_statistics_params fcoe;
887     struct per_queue_stats        queue_stats[1];
888 };
889
890 /* IGU MSIX STATISTICS on 57712: 64 for VFs; 4 for PFs; 4 for Attentions */
891 #define BXE_IGU_STAS_MSG_VF_CNT 64
892 #define BXE_IGU_STAS_MSG_PF_CNT 4
893
894 #define MAX_DMAE_C 8
895
896 /*
897  * For the main interface up/down code paths, a not-so-fine-grained CORE
898  * mutex lock is used. Inside this code are various calls to kernel routines
899  * that can cause a sleep to occur. Namely memory allocations and taskqueue
900  * handling. If using an MTX lock we are *not* allowed to sleep but we can
901  * with an SX lock. This define forces the CORE lock to use and SX lock.
902  * Undefine this and an MTX lock will be used instead. Note that the IOCTL
903  * path can cause problems since it's called by a non-sleepable thread. To
904  * alleviate a potential sleep, any IOCTL processing that results in the
905  * chip/interface being started/stopped/reinitialized, the actual work is
906  * offloaded to a taskqueue.
907  */
908 //#define BXE_CORE_LOCK_SX
909 // For AKAROS, we don't have sx.
910 #undef BXE_CORE_LOCK_SX
911
912 /*
913  * This is the slowpath data structure. It is mapped into non-paged memory
914  * so that the hardware can access it's contents directly and must be page
915  * aligned.
916  */
917 struct bxe_slowpath {
918
919 #if 0
920     /*
921      * The cdu_context array MUST be the first element in this
922      * structure. It is used during the leading edge ramrod
923      * operation.
924      */
925     union cdu_context context[MAX_CONTEXT];
926
927     /* Used as a DMA source for MAC configuration. */
928     struct mac_configuration_cmd    mac_config;
929     struct mac_configuration_cmd    mcast_config;
930 #endif
931
932     /* used by the DMAE command executer */
933     struct dmae_command dmae[MAX_DMAE_C];
934
935     /* statistics completion */
936     uint32_t stats_comp;
937
938     /* firmware defined statistics blocks */
939     union mac_stats        mac_stats;
940     struct nig_stats       nig_stats;
941     struct host_port_stats port_stats;
942     struct host_func_stats func_stats;
943     //struct host_func_stats func_stats_base;
944
945     /* DMAE completion value and data source/sink */
946     uint32_t wb_comp;
947     uint32_t wb_data[4];
948
949     union {
950         struct mac_configuration_cmd          e1x;
951         struct eth_classify_rules_ramrod_data e2;
952     } mac_rdata;
953
954     union {
955         struct tstorm_eth_mac_filter_config e1x;
956         struct eth_filter_rules_ramrod_data e2;
957     } rx_mode_rdata;
958
959     struct eth_rss_update_ramrod_data rss_rdata;
960
961     union {
962         struct mac_configuration_cmd           e1;
963         struct eth_multicast_rules_ramrod_data e2;
964     } mcast_rdata;
965
966     union {
967         struct function_start_data        func_start;
968         struct flow_control_configuration pfc_config; /* for DCBX ramrod */
969     } func_rdata;
970
971     /* Queue State related ramrods */
972     union {
973         struct client_init_ramrod_data   init_data;
974         struct client_update_ramrod_data update_data;
975     } q_rdata;
976
977     /*
978      * AFEX ramrod can not be a part of func_rdata union because these
979      * events might arrive in parallel to other events from func_rdata.
980      * If they were defined in the same union the data can get corrupted.
981      */
982     struct afex_vif_list_ramrod_data func_afex_rdata;
983
984     union drv_info_to_mcp drv_info_to_mcp;
985 }; /* struct bxe_slowpath */
986
987 /*
988  * Port specifc data structure.
989  */
990 struct bxe_port {
991     /*
992      * Port Management Function (for 57711E only).
993      * When this field is set the driver instance is
994      * responsible for managing port specifc
995      * configurations such as handling link attentions.
996      */
997     uint32_t pmf;
998
999     /* Ethernet maximum transmission unit. */
1000     uint16_t ether_mtu;
1001
1002     uint32_t link_config[ELINK_LINK_CONFIG_SIZE];
1003
1004     uint32_t ext_phy_config;
1005
1006     /* Port feature config.*/
1007     uint32_t config;
1008
1009     /* Defines the features supported by the PHY. */
1010     uint32_t supported[ELINK_LINK_CONFIG_SIZE];
1011
1012     /* Defines the features advertised by the PHY. */
1013     uint32_t advertising[ELINK_LINK_CONFIG_SIZE];
1014 #define ADVERTISED_10baseT_Half    (1 << 1)
1015 #define ADVERTISED_10baseT_Full    (1 << 2)
1016 #define ADVERTISED_100baseT_Half   (1 << 3)
1017 #define ADVERTISED_100baseT_Full   (1 << 4)
1018 #define ADVERTISED_1000baseT_Half  (1 << 5)
1019 #define ADVERTISED_1000baseT_Full  (1 << 6)
1020 #define ADVERTISED_TP              (1 << 7)
1021 #define ADVERTISED_FIBRE           (1 << 8)
1022 #define ADVERTISED_Autoneg         (1 << 9)
1023 #define ADVERTISED_Asym_Pause      (1 << 10)
1024 #define ADVERTISED_Pause           (1 << 11)
1025 #define ADVERTISED_2500baseX_Full  (1 << 15)
1026 #define ADVERTISED_10000baseT_Full (1 << 16)
1027
1028     uint32_t    phy_addr;
1029
1030         qlock_t phy_mtx;
1031         char        phy_mtx_name[32];
1032
1033 #define BXE_PHY_LOCK(sc)          mtx_lock(&sc->port.phy_mtx)
1034 #define BXE_PHY_UNLOCK(sc)        mtx_unlock(&sc->port.phy_mtx)
1035 #define BXE_PHY_LOCK_ASSERT(sc)   mtx_assert(&sc->port.phy_mtx, MA_OWNED)
1036
1037     /*
1038      * MCP scratchpad address for port specific statistics.
1039      * The device is responsible for writing statistcss
1040      * back to the MCP for use with management firmware such
1041      * as UMP/NC-SI.
1042      */
1043     uint32_t port_stx;
1044
1045     struct nig_stats old_nig_stats;
1046 }; /* struct bxe_port */
1047
1048 struct bxe_mf_info {
1049     uint32_t mf_config[E1HVN_MAX];
1050
1051     uint32_t vnics_per_port;   /* 1, 2 or 4 */
1052     uint32_t multi_vnics_mode; /* can be set even if vnics_per_port = 1 */
1053     uint32_t path_has_ovlan;   /* MF mode in the path (can be different than the MF mode of the function */
1054
1055 #define IS_MULTI_VNIC(sc)  0 /*((sc)->devinfo.mf_info.multi_vnics_mode)*/
1056 #define VNICS_PER_PORT(sc) 1/*((sc)->devinfo.mf_info.vnics_per_port)*/
1057 #define VNICS_PER_PATH(sc) 1
1058   /*                                                        \
1059     ((sc)->devinfo.mf_info.vnics_per_port *                 \
1060      ((CHIP_PORT_MODE(sc) == CHIP_4_PORT_MODE) ? 2 : 1 ))
1061   */
1062
1063     uint8_t min_bw[MAX_VNIC_NUM];
1064     uint8_t max_bw[MAX_VNIC_NUM];
1065
1066     uint16_t ext_id; /* vnic outer vlan or VIF ID */
1067 #define VALID_OVLAN(ovlan) ((ovlan) <= 4096)
1068 #define INVALID_VIF_ID 0xFFFF
1069 #define OVLAN(sc) ((sc)->devinfo.mf_info.ext_id)
1070 #define VIF_ID(sc) ((sc)->devinfo.mf_info.ext_id)
1071
1072     uint16_t default_vlan;
1073 #define NIV_DEFAULT_VLAN(sc) ((sc)->devinfo.mf_info.default_vlan)
1074
1075     uint8_t niv_allowed_priorities;
1076 #define NIV_ALLOWED_PRIORITIES(sc) ((sc)->devinfo.mf_info.niv_allowed_priorities)
1077
1078     uint8_t niv_default_cos;
1079 #define NIV_DEFAULT_COS(sc) ((sc)->devinfo.mf_info.niv_default_cos)
1080
1081     uint8_t niv_mba_enabled;
1082
1083     enum mf_cfg_afex_vlan_mode afex_vlan_mode;
1084 #define AFEX_VLAN_MODE(sc) ((sc)->devinfo.mf_info.afex_vlan_mode)
1085     int                        afex_def_vlan_tag;
1086     uint32_t                   pending_max;
1087
1088     uint16_t flags;
1089 #define MF_INFO_VALID_MAC       0x0001
1090
1091     uint8_t mf_mode; /* Switch-Dependent or Switch-Independent */
1092 #define IS_MF(sc)                        \
1093     (IS_MULTI_VNIC(sc) &&                \
1094      ((sc)->devinfo.mf_info.mf_mode != 0))
1095 #define IS_MF_SD(sc)                                     \
1096     (IS_MULTI_VNIC(sc) &&                                \
1097      ((sc)->devinfo.mf_info.mf_mode == MULTI_FUNCTION_SD))
1098 #define IS_MF_SI(sc)                                     \
1099     (IS_MULTI_VNIC(sc) &&                                \
1100      ((sc)->devinfo.mf_info.mf_mode == MULTI_FUNCTION_SI))
1101 #define IS_MF_AFEX(sc)                              \
1102     (IS_MULTI_VNIC(sc) &&                           \
1103      ((sc)->devinfo.mf_info.mf_mode == MULTI_FUNCTION_AFEX))
1104 #define IS_MF_SD_MODE(sc)   IS_MF_SD(sc)
1105 #define IS_MF_SI_MODE(sc)   IS_MF_SI(sc)
1106 #define IS_MF_AFEX_MODE(sc) IS_MF_AFEX(sc)
1107
1108     uint32_t mf_protos_supported;
1109     #define MF_PROTO_SUPPORT_ETHERNET 0x1
1110     #define MF_PROTO_SUPPORT_ISCSI    0x2
1111     #define MF_PROTO_SUPPORT_FCOE     0x4
1112 }; /* struct bxe_mf_info */
1113
1114 /* Device information data structure. */
1115 struct bxe_devinfo {
1116     /* PCIe info */
1117     uint16_t vendor_id;
1118     uint16_t device_id;
1119     uint16_t subvendor_id;
1120     uint16_t subdevice_id;
1121
1122     /*
1123      * chip_id = 0b'CCCCCCCCCCCCCCCCRRRRMMMMMMMMBBBB'
1124      *   C = Chip Number   (bits 16-31)
1125      *   R = Chip Revision (bits 12-15)
1126      *   M = Chip Metal    (bits 4-11)
1127      *   B = Chip Bond ID  (bits 0-3)
1128      */
1129     uint32_t chip_id;
1130 #define CHIP_ID(sc)           0 /*((sc)->devinfo.chip_id & 0xffff0000)*/
1131 #define CHIP_NUM(sc)          0 /*((sc)->devinfo.chip_id >> 16)*/
1132 /* device ids */
1133 #define CHIP_NUM_57710        0x164e
1134 #define CHIP_NUM_57711        0x164f
1135 #define CHIP_NUM_57711E       0x1650
1136 #define CHIP_NUM_57712        0x1662
1137 #define CHIP_NUM_57712_MF     0x1663
1138 #define CHIP_NUM_57712_VF     0x166f
1139 #define CHIP_NUM_57800        0x168a
1140 #define CHIP_NUM_57800_MF     0x16a5
1141 #define CHIP_NUM_57800_VF     0x16a9
1142 #define CHIP_NUM_57810        0x168e
1143 #define CHIP_NUM_57810_MF     0x16ae
1144 #define CHIP_NUM_57810_VF     0x16af
1145 #define CHIP_NUM_57811        0x163d
1146 #define CHIP_NUM_57811_MF     0x163e
1147 #define CHIP_NUM_57811_VF     0x163f
1148 #define CHIP_NUM_57840_OBS    0x168d
1149 #define CHIP_NUM_57840_OBS_MF 0x16ab
1150 #define CHIP_NUM_57840_4_10   0x16a1
1151 #define CHIP_NUM_57840_2_20   0x16a2
1152 #define CHIP_NUM_57840_MF     0x16a4
1153 #define CHIP_NUM_57840_VF     0x16ad
1154
1155 #define CHIP_REV_SHIFT      12
1156 #define CHIP_REV_MASK       (0xF << CHIP_REV_SHIFT)
1157 #define CHIP_REV(sc)        ((sc)->devinfo.chip_id & CHIP_REV_MASK)
1158
1159 #define CHIP_REV_Ax         (0x0 << CHIP_REV_SHIFT)
1160 #define CHIP_REV_Bx         (0x1 << CHIP_REV_SHIFT)
1161 #define CHIP_REV_Cx         (0x2 << CHIP_REV_SHIFT)
1162
1163 #define CHIP_REV_IS_SLOW(sc)    \
1164     (CHIP_REV(sc) > 0x00005000)
1165 #define CHIP_REV_IS_FPGA(sc)                              \
1166     (CHIP_REV_IS_SLOW(sc) && (CHIP_REV(sc) & 0x00001000))
1167 #define CHIP_REV_IS_EMUL(sc)                               \
1168     (CHIP_REV_IS_SLOW(sc) && !(CHIP_REV(sc) & 0x00001000))
1169 #define CHIP_REV_IS_ASIC(sc) \
1170     (!CHIP_REV_IS_SLOW(sc))
1171
1172 #define CHIP_METAL(sc)      ((sc->devinfo.chip_id) & 0x00000ff0)
1173 #define CHIP_BOND_ID(sc)    ((sc->devinfo.chip_id) & 0x0000000f)
1174
1175 #define CHIP_IS_E1(sc)      (CHIP_NUM(sc) == CHIP_NUM_57710)
1176 #define CHIP_IS_57710(sc)   (CHIP_NUM(sc) == CHIP_NUM_57710)
1177 #define CHIP_IS_57711(sc)   (CHIP_NUM(sc) == CHIP_NUM_57711)
1178 #define CHIP_IS_57711E(sc)  (CHIP_NUM(sc) == CHIP_NUM_57711E)
1179 #define CHIP_IS_E1H(sc)     ((CHIP_IS_57711(sc)) || \
1180                              (CHIP_IS_57711E(sc)))
1181 #define CHIP_IS_E1x(sc)     (CHIP_IS_E1((sc)) || \
1182                              CHIP_IS_E1H((sc)))
1183
1184 #define CHIP_IS_57712(sc)    (CHIP_NUM(sc) == CHIP_NUM_57712)
1185 #define CHIP_IS_57712_MF(sc) (CHIP_NUM(sc) == CHIP_NUM_57712_MF)
1186 #define CHIP_IS_57712_VF(sc) (CHIP_NUM(sc) == CHIP_NUM_57712_VF)
1187 #define CHIP_IS_E2(sc)       (CHIP_IS_57712(sc) ||  \
1188                               CHIP_IS_57712_MF(sc))
1189
1190 #define CHIP_IS_57800(sc)    (CHIP_NUM(sc) == CHIP_NUM_57800)
1191 #define CHIP_IS_57800_MF(sc) (CHIP_NUM(sc) == CHIP_NUM_57800_MF)
1192 #define CHIP_IS_57800_VF(sc) (CHIP_NUM(sc) == CHIP_NUM_57800_VF)
1193 #define CHIP_IS_57810(sc)    (CHIP_NUM(sc) == CHIP_NUM_57810)
1194 #define CHIP_IS_57810_MF(sc) (CHIP_NUM(sc) == CHIP_NUM_57810_MF)
1195 #define CHIP_IS_57810_VF(sc) (CHIP_NUM(sc) == CHIP_NUM_57810_VF)
1196 #define CHIP_IS_57811(sc)    (CHIP_NUM(sc) == CHIP_NUM_57811)
1197 #define CHIP_IS_57811_MF(sc) (CHIP_NUM(sc) == CHIP_NUM_57811_MF)
1198 #define CHIP_IS_57811_VF(sc) (CHIP_NUM(sc) == CHIP_NUM_57811_VF)
1199 #define CHIP_IS_57840(sc)    ((CHIP_NUM(sc) == CHIP_NUM_57840_OBS)  || \
1200                               (CHIP_NUM(sc) == CHIP_NUM_57840_4_10) || \
1201                               (CHIP_NUM(sc) == CHIP_NUM_57840_2_20))
1202 #define CHIP_IS_57840_MF(sc) ((CHIP_NUM(sc) == CHIP_NUM_57840_OBS_MF) || \
1203                               (CHIP_NUM(sc) == CHIP_NUM_57840_MF))
1204 #define CHIP_IS_57840_VF(sc) (CHIP_NUM(sc) == CHIP_NUM_57840_VF)
1205
1206 #define CHIP_IS_E3(sc)      (CHIP_IS_57800(sc)    || \
1207                              CHIP_IS_57800_MF(sc) || \
1208                              CHIP_IS_57800_VF(sc) || \
1209                              CHIP_IS_57810(sc)    || \
1210                              CHIP_IS_57810_MF(sc) || \
1211                              CHIP_IS_57810_VF(sc) || \
1212                              CHIP_IS_57811(sc)    || \
1213                              CHIP_IS_57811_MF(sc) || \
1214                              CHIP_IS_57811_VF(sc) || \
1215                              CHIP_IS_57840(sc)    || \
1216                              CHIP_IS_57840_MF(sc) || \
1217                              CHIP_IS_57840_VF(sc))
1218 #define CHIP_IS_E3A0(sc)    (CHIP_IS_E3(sc) &&              \
1219                              (CHIP_REV(sc) == CHIP_REV_Ax))
1220 #define CHIP_IS_E3B0(sc)    (CHIP_IS_E3(sc) &&              \
1221                              (CHIP_REV(sc) == CHIP_REV_Bx))
1222
1223 #define USES_WARPCORE(sc)   (CHIP_IS_E3(sc))
1224 #define CHIP_IS_E2E3(sc)    (CHIP_IS_E2(sc) || \
1225                              CHIP_IS_E3(sc))
1226
1227 #define CHIP_IS_MF_CAP(sc)  (CHIP_IS_57711E(sc)  ||  \
1228                              CHIP_IS_57712_MF(sc) || \
1229                              CHIP_IS_E3(sc))
1230
1231 #define IS_VF(sc)           (CHIP_IS_57712_VF(sc) || \
1232                              CHIP_IS_57800_VF(sc) || \
1233                              CHIP_IS_57810_VF(sc) || \
1234                              CHIP_IS_57840_VF(sc))
1235 #define IS_PF(sc)           (!IS_VF(sc))
1236
1237 /*
1238  * This define is used in two main places:
1239  * 1. In the early stages of nic_load, to know if to configure Parser/Searcher
1240  * to nic-only mode or to offload mode. Offload mode is configured if either
1241  * the chip is E1x (where NIC_MODE register is not applicable), or if cnic
1242  * already registered for this port (which means that the user wants storage
1243  * services).
1244  * 2. During cnic-related load, to know if offload mode is already configured
1245  * in the HW or needs to be configrued. Since the transition from nic-mode to
1246  * offload-mode in HW causes traffic coruption, nic-mode is configured only
1247  * in ports on which storage services where never requested.
1248  */
1249 #define CONFIGURE_NIC_MODE(sc) (!CHIP_IS_E1x(sc) && !CNIC_ENABLED(sc))
1250
1251     uint8_t  chip_port_mode;
1252 #define CHIP_4_PORT_MODE        0x0
1253 #define CHIP_2_PORT_MODE        0x1
1254 #define CHIP_PORT_MODE_NONE     0x2
1255 #define CHIP_PORT_MODE(sc)      ((sc)->devinfo.chip_port_mode)
1256 #define CHIP_IS_MODE_4_PORT(sc) (CHIP_PORT_MODE(sc) == CHIP_4_PORT_MODE)
1257
1258     uint8_t int_block;
1259 #define INT_BLOCK_HC            0
1260 #define INT_BLOCK_IGU           1
1261 #define INT_BLOCK_MODE_NORMAL   0
1262 #define INT_BLOCK_MODE_BW_COMP  2
1263 #define CHIP_INT_MODE_IS_NBC(sc)                          \
1264     (!CHIP_IS_E1x(sc) &&                                  \
1265      !((sc)->devinfo.int_block & INT_BLOCK_MODE_BW_COMP))
1266 #define CHIP_INT_MODE_IS_BC(sc) (!CHIP_INT_MODE_IS_NBC(sc))
1267
1268     uint32_t shmem_base;
1269     uint32_t shmem2_base;
1270     uint32_t bc_ver;
1271     char bc_ver_str[32];
1272     uint32_t mf_cfg_base; /* bootcode shmem address in BAR memory */
1273 #warning "bxe_mf_info"
1274         struct bxe_mf_info mf_info;
1275
1276     int flash_size;
1277 #define NVRAM_1MB_SIZE      0x20000
1278 #define NVRAM_TIMEOUT_COUNT 30000
1279 #define NVRAM_PAGE_SIZE     256
1280
1281     /* PCIe capability information */
1282     uint32_t pcie_cap_flags;
1283 #define BXE_PM_CAPABLE_FLAG     0x00000001
1284 #define BXE_PCIE_CAPABLE_FLAG   0x00000002
1285 #define BXE_MSI_CAPABLE_FLAG    0x00000004
1286 #define BXE_MSIX_CAPABLE_FLAG   0x00000008
1287     uint16_t pcie_pm_cap_reg;
1288     uint16_t pcie_pcie_cap_reg;
1289     //uint16_t pcie_devctl;
1290     uint16_t pcie_link_width;
1291     uint16_t pcie_link_speed;
1292     uint16_t pcie_msi_cap_reg;
1293     uint16_t pcie_msix_cap_reg;
1294
1295     /* device configuration read from bootcode shared memory */
1296     uint32_t hw_config;
1297     uint32_t hw_config2;
1298 }; /* struct bxe_devinfo */
1299
1300 struct bxe_sp_objs {
1301     struct ecore_vlan_mac_obj mac_obj; /* MACs object */
1302     struct ecore_queue_sp_obj q_obj; /* Queue State object */
1303 }; /* struct bxe_sp_objs */
1304
1305 /*
1306  * Data that will be used to create a link report message. We will keep the
1307  * data used for the last link report in order to prevent reporting the same
1308  * link parameters twice.
1309  */
1310 struct bxe_link_report_data {
1311     uint16_t      line_speed;        /* Effective line speed */
1312     unsigned long link_report_flags; /* BXE_LINK_REPORT_XXX flags */
1313 };
1314 enum {
1315     BXE_LINK_REPORT_FULL_DUPLEX,
1316     BXE_LINK_REPORT_LINK_DOWN,
1317     BXE_LINK_REPORT_RX_FC_ON,
1318     BXE_LINK_REPORT_TX_FC_ON
1319 };
1320
1321 /* Top level device private data structure. */
1322 #warning "need to fix up device private"
1323 struct bxe_adapter {
1324         /*
1325          * First entry must be a pointer to the BSD ifnet struct which
1326          * has a first element of 'void *if_softc' (which is us). XXX
1327          */
1328         if_t        ifp;
1329         /* OS defined structs */
1330         struct net_device *netdev;
1331         struct pci_device *pdev;
1332         //struct net_device_stats net_stats;
1333 #warning "no ifmedia. "
1334         // struct ifmedia  ifmedia; /* network interface media structure */
1335         int             media;
1336         
1337         int             state; /* device state */
1338 #define BXE_STATE_CLOSED                 0x0000
1339 #define BXE_STATE_OPENING_WAITING_LOAD   0x1000
1340 #define BXE_STATE_OPENING_WAITING_PORT   0x2000
1341 #define BXE_STATE_OPEN                   0x3000
1342 #define BXE_STATE_CLOSING_WAITING_HALT   0x4000
1343 #define BXE_STATE_CLOSING_WAITING_DELETE 0x5000
1344 #define BXE_STATE_CLOSING_WAITING_UNLOAD 0x6000
1345 #define BXE_STATE_DISABLED               0xD000
1346 #define BXE_STATE_DIAG                   0xE000
1347 #define BXE_STATE_ERROR                  0xF000
1348         
1349         int flags;
1350 #define BXE_ONE_PORT_FLAG    0x00000001
1351 #define BXE_NO_ISCSI         0x00000002
1352 #define BXE_NO_FCOE          0x00000004
1353 #define BXE_ONE_PORT(sc)     (sc->flags & BXE_ONE_PORT_FLAG)
1354 //#define BXE_NO_WOL_FLAG      0x00000008
1355 //#define BXE_USING_DAC_FLAG   0x00000010
1356 //#define BXE_USING_MSIX_FLAG  0x00000020
1357 //#define BXE_USING_MSI_FLAG   0x00000040
1358 //#define BXE_DISABLE_MSI_FLAG 0x00000080
1359 #define BXE_NO_MCP_FLAG      0x00000200
1360 #define BXE_NOMCP(sc)        (sc->flags & BXE_NO_MCP_FLAG)
1361 //#define BXE_SAFC_TX_FLAG     0x00000400
1362 #define BXE_MF_FUNC_DIS      0x00000800
1363 #define BXE_TX_SWITCHING     0x00001000
1364         
1365         unsigned long debug; /* per-instance debug logging config */
1366         
1367 #define MAX_BARS 5
1368         struct bxe_bar bar[MAX_BARS]; /* map BARs 0, 2, 4 */
1369         
1370         uint16_t doorbell_size;
1371         
1372 #warning "no timer callout"
1373         /* periodic timer callout */
1374 #define PERIODIC_STOP 0
1375 #define PERIODIC_GO   1
1376         volatile unsigned long periodic_flags;
1377         //      struct callout         periodic_callout;
1378         /* chip start/stop/reset taskqueue */
1379 #define CHIP_TQ_NONE   0
1380 #define CHIP_TQ_START  1
1381 #define CHIP_TQ_STOP   2
1382 #define CHIP_TQ_REINIT 3
1383         volatile unsigned long chip_tq_flags;
1384 #warning "no chip_tq_task or other tasks from here on down"
1385 #if 0
1386         struct task            chip_tq_task;
1387         struct taskqueue       *chip_tq;
1388         char                   chip_tq_name[32];
1389         
1390         /* slowpath interrupt taskqueue */
1391         struct task      sp_tq_task;
1392         struct taskqueue *sp_tq;
1393         char             sp_tq_name[32];
1394         
1395         /* set rx_mode asynchronous taskqueue */
1396         struct task      rx_mode_tq_task;
1397         struct taskqueue *rx_mode_tq;
1398         char             rx_mode_tq_name[32];
1399 #endif  
1400         struct bxe_fastpath fp[MAX_RSS_CHAINS];
1401         struct bxe_sp_objs  sp_objs[MAX_RSS_CHAINS];
1402         
1403
1404         device_t dev;  /* parent device handle */
1405         uint8_t  unit; /* driver instance number */
1406         
1407         int pcie_bus;    /* PCIe bus number */
1408         int pcie_device; /* PCIe device/slot number */
1409         int pcie_func;   /* PCIe function number */
1410         
1411         uint8_t pfunc_rel; /* function relative */
1412         uint8_t pfunc_abs; /* function absolute */
1413         uint8_t path_id;   /* function absolute */
1414 #define SC_PATH(sc)     (sc->path_id)
1415 #define SC_PORT(sc)     (sc->pfunc_rel & 1)
1416 #define SC_FUNC(sc)     (sc->pfunc_rel)
1417 #define SC_ABS_FUNC(sc) (sc->pfunc_abs)
1418 #define SC_VN(sc)       (sc->pfunc_rel >> 1)
1419 #define SC_L_ID(sc)     (SC_VN(sc) << 2)
1420 #define PORT_ID(sc)     SC_PORT(sc)
1421 #define PATH_ID(sc)     SC_PATH(sc)
1422 #define VNIC_ID(sc)     SC_VN(sc)
1423 #define FUNC_ID(sc)     SC_FUNC(sc)
1424 #define ABS_FUNC_ID(sc) SC_ABS_FUNC(sc)
1425 #define SC_FW_MB_IDX_VN(sc, vn)                                \
1426     (SC_PORT(sc) + (vn) *                                      \
1427      ((CHIP_IS_E1x(sc) || (CHIP_IS_MODE_4_PORT(sc))) ? 2 : 1))
1428
1429 #define SC_FW_MB_IDX(sc) SC_FW_MB_IDX_VN(sc, SC_VN(sc))
1430         
1431         int if_capen; /* enabled interface capabilities */
1432         
1433         struct bxe_devinfo devinfo;
1434         char fw_ver_str[32];
1435         char mf_mode_str[32];
1436         char pci_link_str[32];
1437         const struct iro *iro_array;
1438         
1439 #ifdef BXE_CORE_LOCK_SX
1440         struct sx      core_sx;
1441         char           core_sx_name[32];
1442 #else
1443         qlock_t     core_mtx;
1444         char           core_mtx_name[32];
1445 #endif
1446         qlock_t     sp_mtx;
1447         char           sp_mtx_name[32];
1448         qlock_t     dmae_mtx;
1449         char           dmae_mtx_name[32];
1450         qlock_t     fwmb_mtx;
1451         char           fwmb_mtx_name[32];
1452         qlock_t     print_mtx;
1453         char           print_mtx_name[32];
1454         qlock_t     stats_mtx;
1455         char           stats_mtx_name[32];
1456         qlock_t     mcast_mtx;
1457         char           mcast_mtx_name[32];
1458         
1459 #ifdef BXE_CORE_LOCK_SX
1460 #define BXE_CORE_TRYLOCK(sc)      sx_try_xlock(&sc->core_sx)
1461 #define BXE_CORE_LOCK(sc)         sx_xlock(&sc->core_sx)
1462 #define BXE_CORE_UNLOCK(sc)       sx_xunlock(&sc->core_sx)
1463 #define BXE_CORE_LOCK_ASSERT(sc)  sx_assert(&sc->core_sx, SA_XLOCKED)
1464 #else
1465 #define BXE_CORE_TRYLOCK(sc)      mtx_trylock(&sc->core_mtx)
1466 #define BXE_CORE_LOCK(sc)         mtx_lock(&sc->core_mtx)
1467 #define BXE_CORE_UNLOCK(sc)       mtx_unlock(&sc->core_mtx)
1468 #define BXE_CORE_LOCK_ASSERT(sc)  mtx_assert(&sc->core_mtx, MA_OWNED)
1469 #endif
1470
1471 #define BXE_SP_LOCK(sc)           mtx_lock(&sc->sp_mtx)
1472 #define BXE_SP_UNLOCK(sc)         mtx_unlock(&sc->sp_mtx)
1473 #define BXE_SP_LOCK_ASSERT(sc)    mtx_assert(&sc->sp_mtx, MA_OWNED)
1474
1475 #define BXE_DMAE_LOCK(sc)         mtx_lock(&sc->dmae_mtx)
1476 #define BXE_DMAE_UNLOCK(sc)       mtx_unlock(&sc->dmae_mtx)
1477 #define BXE_DMAE_LOCK_ASSERT(sc)  mtx_assert(&sc->dmae_mtx, MA_OWNED)
1478
1479 #define BXE_FWMB_LOCK(sc)         mtx_lock(&sc->fwmb_mtx)
1480 #define BXE_FWMB_UNLOCK(sc)       mtx_unlock(&sc->fwmb_mtx)
1481 #define BXE_FWMB_LOCK_ASSERT(sc)  mtx_assert(&sc->fwmb_mtx, MA_OWNED)
1482
1483 #define BXE_PRINT_LOCK(sc)        mtx_lock(&sc->print_mtx)
1484 #define BXE_PRINT_UNLOCK(sc)      mtx_unlock(&sc->print_mtx)
1485 #define BXE_PRINT_LOCK_ASSERT(sc) mtx_assert(&sc->print_mtx, MA_OWNED)
1486
1487 #define BXE_STATS_LOCK(sc)        mtx_lock(&sc->stats_mtx)
1488 #define BXE_STATS_UNLOCK(sc)      mtx_unlock(&sc->stats_mtx)
1489 #define BXE_STATS_LOCK_ASSERT(sc) mtx_assert(&sc->stats_mtx, MA_OWNED)
1490
1491 #warning "find outwhat IF_ADDR_LOCK is"
1492 #define BXE_MCAST_LOCK(sc)        \
1493     do {                          \
1494             /*IF_ADDR_LOCK(sc->ifp);*/          \
1495     } while (0)
1496 #define BXE_MCAST_LOCK_ASSERT(sc) mtx_assert(&sc->mcast_mtx, MA_OWNED)
1497         
1498         int dmae_ready;
1499 #define DMAE_READY(sc) (sc->dmae_ready)
1500         
1501 #warning "no credit ppools. "
1502
1503         struct ecore_credit_pool_obj vlans_pool;
1504         struct ecore_credit_pool_obj macs_pool;
1505         struct ecore_rx_mode_obj     rx_mode_obj;
1506         struct ecore_mcast_obj       mcast_obj;
1507         struct ecore_rss_config_obj  rss_conf_obj;
1508         struct ecore_func_sp_obj     func_obj;
1509
1510         uint16_t fw_seq;
1511         uint16_t fw_drv_pulse_wr_seq;
1512         uint32_t func_stx;
1513         
1514         struct elink_params         link_params;
1515         struct elink_vars           link_vars;
1516         uint32_t                    link_cnt;
1517         struct bxe_link_report_data last_reported_link;
1518         char mac_addr_str[32];
1519         
1520         int last_reported_link_state;
1521         
1522         int tx_ring_size;
1523         int rx_ring_size;
1524         int wol;
1525         
1526         int is_leader;
1527         int recovery_state;
1528 #define BXE_RECOVERY_DONE        1
1529 #define BXE_RECOVERY_INIT        2
1530 #define BXE_RECOVERY_WAIT        3
1531 #define BXE_RECOVERY_FAILED      4
1532 #define BXE_RECOVERY_NIC_LOADING 5
1533         
1534         uint32_t rx_mode;
1535 #define BXE_RX_MODE_NONE     0
1536 #define BXE_RX_MODE_NORMAL   1
1537 #define BXE_RX_MODE_ALLMULTI 2
1538 #define BXE_RX_MODE_PROMISC  3
1539 #define BXE_MAX_MULTICAST    64
1540         
1541         struct bxe_port port;
1542         
1543         struct cmng_init cmng;
1544         
1545         /* user configs */
1546         int      num_queues;
1547         int      max_rx_bufs;
1548         int      hc_rx_ticks;
1549         int      hc_tx_ticks;
1550         int      rx_budget;
1551         int      max_aggregation_size;
1552         int      mrrs;
1553         int      autogreeen;
1554 #define AUTO_GREEN_HW_DEFAULT 0
1555 #define AUTO_GREEN_FORCE_ON   1
1556 #define AUTO_GREEN_FORCE_OFF  2
1557         int      interrupt_mode;
1558 #define INTR_MODE_INTX 0
1559 #define INTR_MODE_MSI  1
1560 #define INTR_MODE_MSIX 2
1561         int      udp_rss;
1562         
1563         /* interrupt allocations */
1564         struct bxe_intr intr[MAX_RSS_CHAINS+1];
1565         int             intr_count;
1566         uint8_t         igu_dsb_id;
1567         uint8_t         igu_base_sb;
1568         uint8_t         igu_sb_cnt;
1569         //uint8_t         min_msix_vec_cnt;
1570         uint32_t        igu_base_addr;
1571         //bus_addr_t      def_status_blk_mapping;
1572         uint8_t         base_fw_ndsb;
1573 #define DEF_SB_IGU_ID 16
1574 #define DEF_SB_ID     HC_SP_SB_ID
1575         
1576         /* parent bus DMA tag  */
1577         bus_dma_tag_t parent_dma_tag;
1578         
1579         /* default status block */
1580         struct bxe_dma              def_sb_dma;
1581         struct host_sp_status_block *def_sb;
1582         uint16_t                    def_idx;
1583         uint16_t                    def_att_idx;
1584         uint32_t                    attn_state;
1585         struct attn_route           attn_group[MAX_DYNAMIC_ATTN_GRPS];
1586         
1587 /* general SP events - stats query, cfc delete, etc */
1588 #define HC_SP_INDEX_ETH_DEF_CONS         3
1589 /* EQ completions */
1590 #define HC_SP_INDEX_EQ_CONS              7
1591 /* FCoE L2 connection completions */
1592 #define HC_SP_INDEX_ETH_FCOE_TX_CQ_CONS  6
1593 #define HC_SP_INDEX_ETH_FCOE_RX_CQ_CONS  4
1594 /* iSCSI L2 */
1595 #define HC_SP_INDEX_ETH_ISCSI_CQ_CONS    5
1596 #define HC_SP_INDEX_ETH_ISCSI_RX_CQ_CONS 1
1597
1598         /* event queue */
1599         struct bxe_dma        eq_dma;
1600         union event_ring_elem *eq;
1601         uint16_t              eq_prod;
1602         uint16_t              eq_cons;
1603         uint16_t              *eq_cons_sb;
1604 #define NUM_EQ_PAGES     1 /* must be a power of 2 */
1605 #define EQ_DESC_CNT_PAGE (BCM_PAGE_SIZE / sizeof(union event_ring_elem))
1606 #define EQ_DESC_MAX_PAGE (EQ_DESC_CNT_PAGE - 1)
1607 #define NUM_EQ_DESC      (EQ_DESC_CNT_PAGE * NUM_EQ_PAGES)
1608 #define EQ_DESC_MASK     (NUM_EQ_DESC - 1)
1609 #define MAX_EQ_AVAIL     (EQ_DESC_MAX_PAGE * NUM_EQ_PAGES - 2)
1610 /* depends on EQ_DESC_CNT_PAGE being a power of 2 */
1611 #define NEXT_EQ_IDX(x)                                      \
1612     ((((x) & EQ_DESC_MAX_PAGE) == (EQ_DESC_MAX_PAGE - 1)) ? \
1613          ((x) + 2) : ((x) + 1))
1614 /* depends on the above and on NUM_EQ_PAGES being a power of 2 */
1615 #define EQ_DESC(x) ((x) & EQ_DESC_MASK)
1616
1617     /* slow path */
1618         struct bxe_dma      sp_dma;
1619         struct bxe_slowpath *sp;
1620         unsigned long       sp_state;
1621         
1622         /* slow path queue */
1623         struct bxe_dma spq_dma;
1624 struct eth_spe *spq;
1625 #define SP_DESC_CNT     (BCM_PAGE_SIZE / sizeof(struct eth_spe))
1626 #define MAX_SP_DESC_CNT (SP_DESC_CNT - 1)
1627 #define MAX_SPQ_PENDING 8
1628         
1629         uint16_t       spq_prod_idx;
1630 #warning "no eth_spe"
1631         struct eth_spe *spq_prod_bd;
1632         struct eth_spe *spq_last_bd;
1633         uint16_t       *dsb_sp_prod;
1634         uint16_t       *spq_hw_con;
1635         uint16_t       spq_left;
1636         
1637         volatile unsigned long eq_spq_left; /* COMMON_xxx ramrod credit */
1638         volatile unsigned long cq_spq_left; /* ETH_xxx ramrod credit */
1639         
1640         /* fw decompression buffer */
1641 #warning "no decmpress buffer"
1642         struct bxe_dma gz_buf_dma;
1643         void           *gz_buf;
1644         //    z_streamp      gz_strm;
1645         uint32_t       gz_outlen;
1646 #define GUNZIP_BUF(sc)    (sc->gz_buf)
1647 #define GUNZIP_OUTLEN(sc) (sc->gz_outlen)
1648 #define GUNZIP_PHYS(sc)   (sc->gz_buf_dma.paddr)
1649 #define FW_BUF_SIZE       0x40000
1650         
1651         const struct raw_op *init_ops;
1652         const uint16_t *init_ops_offsets; /* init block offsets inside init_ops */
1653         const uint32_t *init_data;        /* data blob, 32 bit granularity */
1654         uint32_t       init_mode_flags;
1655 #define INIT_MODE_FLAGS(sc) (sc->init_mode_flags)
1656         /* PRAM blobs - raw data */
1657         const uint8_t *tsem_int_table_data;
1658         const uint8_t *tsem_pram_data;
1659         const uint8_t *usem_int_table_data;
1660         const uint8_t *usem_pram_data;
1661         const uint8_t *xsem_int_table_data;
1662         const uint8_t *xsem_pram_data;
1663         const uint8_t *csem_int_table_data;
1664         const uint8_t *csem_pram_data;
1665 #define INIT_OPS(sc)                 (sc->init_ops)
1666 #define INIT_OPS_OFFSETS(sc)         (sc->init_ops_offsets)
1667 #define INIT_DATA(sc)                (sc->init_data)
1668 #define INIT_TSEM_INT_TABLE_DATA(sc) (sc->tsem_int_table_data)
1669 #define INIT_TSEM_PRAM_DATA(sc)      (sc->tsem_pram_data)
1670 #define INIT_USEM_INT_TABLE_DATA(sc) (sc->usem_int_table_data)
1671 #define INIT_USEM_PRAM_DATA(sc)      (sc->usem_pram_data)
1672 #define INIT_XSEM_INT_TABLE_DATA(sc) (sc->xsem_int_table_data)
1673 #define INIT_XSEM_PRAM_DATA(sc)      (sc->xsem_pram_data)
1674 #define INIT_CSEM_INT_TABLE_DATA(sc) (sc->csem_int_table_data)
1675 #define INIT_CSEM_PRAM_DATA(sc)      (sc->csem_pram_data)
1676
1677         /* ILT
1678          * For max 196 cids (64*3 + non-eth), 32KB ILT page size and 1KB
1679          * context size we need 8 ILT entries.
1680          */
1681 #define ILT_MAX_L2_LINES 8
1682         //    struct hw_context context[ILT_MAX_L2_LINES];
1683         struct ecore_ilt *ilt;
1684 #define ILT_MAX_LINES 256
1685         
1686 /* max supported number of RSS queues: IGU SBs minus one for CNIC */
1687 #define BXE_MAX_RSS_COUNT(sc) ((sc)->igu_sb_cnt - CNIC_SUPPORT(sc))
1688 /* max CID count: Max RSS * Max_Tx_Multi_Cos + FCoE + iSCSI */
1689 #if 1
1690 #define BXE_L2_MAX_CID(sc)                                              \
1691         (BXE_MAX_RSS_COUNT(sc) * ECORE_MULTI_TX_COS + 2 * CNIC_SUPPORT(sc))
1692 #else
1693 #define BXE_L2_MAX_CID(sc) /* OOO + FWD */                              \
1694         (BXE_MAX_RSS_COUNT(sc) * ECORE_MULTI_TX_COS + 4 * CNIC_SUPPORT(sc))
1695 #endif
1696 #if 1
1697 #define BXE_L2_CID_COUNT(sc)                                            \
1698         (BXE_NUM_ETH_QUEUES(sc) * ECORE_MULTI_TX_COS + 2 * CNIC_SUPPORT(sc))
1699 #else
1700 #define BXE_L2_CID_COUNT(sc) /* OOO + FWD */                            \
1701         (BXE_NUM_ETH_QUEUES(sc) * ECORE_MULTI_TX_COS + 4 * CNIC_SUPPORT(sc))
1702 #endif
1703 #define L2_ILT_LINES(sc)                                \
1704         (DIV_ROUND_UP(BXE_L2_CID_COUNT(sc), ILT_PAGE_CIDS))
1705         
1706         int qm_cid_count;
1707         
1708         uint8_t dropless_fc;
1709
1710         struct bxe_dma *t2;
1711
1712         /* total number of FW statistics requests */
1713         uint8_t fw_stats_num;
1714         /*
1715          * This is a memory buffer that will contain both statistics ramrod
1716          * request and data.
1717          */
1718         struct bxe_dma fw_stats_dma;
1719         /*
1720          * FW statistics request shortcut (points at the beginning of fw_stats
1721          * buffer).
1722          */
1723         int                     fw_stats_req_size;
1724         //    struct bxe_fw_stats_req *fw_stats_req;
1725         bus_addr_t              fw_stats_req_mapping;
1726         /*
1727          * FW statistics data shortcut (points at the beginning of fw_stats
1728          * buffer + fw_stats_req_size).
1729          */
1730         int                      fw_stats_data_size;
1731         //    struct bxe_fw_stats_data *fw_stats_data;
1732         bus_addr_t               fw_stats_data_mapping;
1733         
1734         /* tracking a pending STAT_QUERY ramrod */
1735         uint16_t stats_pending;
1736         /* number of completed statistics ramrods */
1737         uint16_t stats_comp;
1738         uint16_t stats_counter;
1739         uint8_t  stats_init;
1740         int      stats_state;
1741 #if 0
1742         struct bxe_eth_stats         eth_stats;
1743         struct host_func_stats       func_stats;
1744         struct bxe_eth_stats_old     eth_stats_old;
1745         struct bxe_net_stats_old     net_stats_old;
1746         struct bxe_fw_port_stats_old fw_stats_old;
1747         
1748         struct dmae_command stats_dmae; /* used by dmae command loader */
1749 #endif
1750         int                 executer_idx;
1751         
1752         int mtu;
1753         
1754         /* LLDP params */
1755 #if 0
1756         struct bxe_config_lldp_params lldp_config_params;
1757 #endif
1758         /* DCB support on/off */
1759         int dcb_state;
1760 #define BXE_DCB_STATE_OFF 0
1761 #define BXE_DCB_STATE_ON  1
1762         /* DCBX engine mode */
1763         int dcbx_enabled;
1764 #define BXE_DCBX_ENABLED_OFF        0
1765 #define BXE_DCBX_ENABLED_ON_NEG_OFF 1
1766 #define BXE_DCBX_ENABLED_ON_NEG_ON  2
1767 #define BXE_DCBX_ENABLED_INVALID    -1
1768         uint8_t dcbx_mode_uset;
1769         struct bxe_config_dcbx_params dcbx_config_params;
1770         struct bxe_dcbx_port_params   dcbx_port_params;
1771         int dcb_version;
1772         
1773         uint8_t cnic_support;
1774         uint8_t cnic_enabled;
1775         uint8_t cnic_loaded;
1776 #define CNIC_SUPPORT(sc) 0 /* ((sc)->cnic_support) */
1777 #define CNIC_ENABLED(sc) 0 /* ((sc)->cnic_enabled) */
1778 #define CNIC_LOADED(sc)  0 /* ((sc)->cnic_loaded) */
1779         
1780         /* multiple tx classes of service */
1781         uint8_t max_cos;
1782 #define BXE_MAX_PRIORITY 8
1783         /* priority to cos mapping */
1784         uint8_t prio_to_cos[BXE_MAX_PRIORITY];
1785         
1786         int panic;
1787 }; /* struct bxe_adapter */
1788
1789 /* IOCTL sub-commands for edebug and firmware upgrade */
1790 #define BXE_IOC_RD_NVRAM        1
1791 #define BXE_IOC_WR_NVRAM        2
1792 #define BXE_IOC_STATS_SHOW_NUM  3
1793 #define BXE_IOC_STATS_SHOW_STR  4
1794 #define BXE_IOC_STATS_SHOW_CNT  5
1795
1796 struct bxe_nvram_data {
1797     uint32_t op; /* ioctl sub-command */
1798     uint32_t offset;
1799     uint32_t len;
1800     uint32_t value[1]; /* variable */
1801 };
1802
1803 union bxe_stats_show_data {
1804     uint32_t op; /* ioctl sub-command */
1805
1806     struct {
1807         uint32_t num; /* return number of stats */
1808         uint32_t len; /* length of each string item */
1809     } desc;
1810
1811     /* variable length... */
1812     char str[1]; /* holds names of desc.num stats, each desc.len in length */
1813
1814     /* variable length... */
1815     uint64_t stats[1]; /* holds all stats */
1816 };
1817
1818 /* function init flags */
1819 #define FUNC_FLG_RSS     0x0001
1820 #define FUNC_FLG_STATS   0x0002
1821 /* FUNC_FLG_UNMATCHED       0x0004 */
1822 #define FUNC_FLG_TPA     0x0008
1823 #define FUNC_FLG_SPQ     0x0010
1824 #define FUNC_FLG_LEADING 0x0020 /* PF only */
1825
1826 struct bxe_func_init_params {
1827     bus_addr_t fw_stat_map; /* (dma) valid if FUNC_FLG_STATS */
1828     bus_addr_t spq_map;     /* (dma) valid if FUNC_FLG_SPQ */
1829     uint16_t   func_flgs;
1830     uint16_t   func_id;     /* abs function id */
1831     uint16_t   pf_id;
1832     uint16_t   spq_prod;    /* valid if FUNC_FLG_SPQ */
1833 };
1834
1835 /* memory resources reside at BARs 0, 2, 4 */
1836 /* Run `pciconf -lb` to see mappings */
1837 #define BAR0 0
1838 #define BAR1 2
1839 #define BAR2 4
1840
1841 #define BXE_REG_NO_INLINE
1842 #ifdef BXE_REG_NO_INLINE
1843
1844 uint8_t bxe_reg_read8(struct bxe_adapter *sc, bus_size_t offset);
1845 uint16_t bxe_reg_read16(struct bxe_adapter *sc, bus_size_t offset);
1846 uint32_t bxe_reg_read32(struct bxe_adapter *sc, bus_size_t offset);
1847
1848 void bxe_reg_write8(struct bxe_adapter *sc, bus_size_t offset, uint8_t val);
1849 void bxe_reg_write16(struct bxe_adapter *sc, bus_size_t offset, uint16_t val);
1850 void bxe_reg_write32(struct bxe_adapter *sc, bus_size_t offset, uint32_t val);
1851
1852 #define REG_RD8(sc, offset)  bxe_reg_read8(sc, offset)
1853 #define REG_RD16(sc, offset) bxe_reg_read16(sc, offset)
1854 #define REG_RD32(sc, offset) bxe_reg_read32(sc, offset)
1855
1856 #define REG_WR8(sc, offset, val)  bxe_reg_write8(sc, offset, val)
1857 #define REG_WR16(sc, offset, val) bxe_reg_write16(sc, offset, val)
1858 #define REG_WR32(sc, offset, val) bxe_reg_write32(sc, offset, val)
1859
1860 #else /* not BXE_REG_NO_INLINE */
1861
1862 #define REG_WR8(sc, offset, val)            \
1863     bus_space_write_1(sc->bar[BAR0].tag,    \
1864                       sc->bar[BAR0].handle, \
1865                       offset, val)
1866
1867 #define REG_WR16(sc, offset, val)           \
1868     bus_space_write_2(sc->bar[BAR0].tag,    \
1869                       sc->bar[BAR0].handle, \
1870                       offset, val)
1871
1872 #define REG_WR32(sc, offset, val)           \
1873     bus_space_write_4(sc->bar[BAR0].tag,    \
1874                       sc->bar[BAR0].handle, \
1875                       offset, val)
1876
1877 #define REG_RD8(sc, offset)                \
1878     bus_space_read_1(sc->bar[BAR0].tag,    \
1879                      sc->bar[BAR0].handle, \
1880                      offset)
1881
1882 #define REG_RD16(sc, offset)               \
1883     bus_space_read_2(sc->bar[BAR0].tag,    \
1884                      sc->bar[BAR0].handle, \
1885                      offset)
1886
1887 #define REG_RD32(sc, offset)               \
1888     bus_space_read_4(sc->bar[BAR0].tag,    \
1889                      sc->bar[BAR0].handle, \
1890                      offset)
1891
1892 #endif /* BXE_REG_NO_INLINE */
1893
1894 #define REG_RD(sc, offset)      REG_RD32(sc, offset)
1895 #define REG_WR(sc, offset, val) REG_WR32(sc, offset, val)
1896
1897 #define REG_RD_IND(sc, offset)      bxe_reg_rd_ind(sc, offset)
1898 #define REG_WR_IND(sc, offset, val) bxe_reg_wr_ind(sc, offset, val)
1899
1900 #define BXE_SP(sc, var) (&(sc)->sp->var)
1901 #define BXE_SP_MAPPING(sc, var) \
1902     (sc->sp_dma.paddr + offsetof(struct bxe_slowpath, var))
1903
1904 #define BXE_FP(sc, nr, var) ((sc)->fp[(nr)].var)
1905 #define BXE_SP_OBJ(sc, fp) (void *) 0 /*((sc)->sp_objs[(fp)->index])*/
1906
1907 #if 0
1908 #define bxe_fp(sc, nr, var)   ((sc)->fp[nr].var)
1909 #define bxe_sp_obj(sc, fp)    ((sc)->sp_objs[(fp)->index])
1910 #define bxe_fp_stats(sc, fp)  (&(sc)->fp_stats[(fp)->index])
1911 #define bxe_fp_qstats(sc, fp) (&(sc)->fp_stats[(fp)->index].eth_q_stats)
1912 #endif
1913
1914 #define REG_RD_DMAE(sc, offset, valp, len32)               \
1915     do {                                                   \
1916         bxe_read_dmae(sc, offset, len32);                  \
1917         memcpy(valp, BXE_SP(sc, wb_data[0]), (len32) * 4); \
1918     } while (0)
1919
1920 #define REG_WR_DMAE(sc, offset, valp, len32)                            \
1921     do {                                                                \
1922         memcpy(BXE_SP(sc, wb_data[0]), valp, (len32) * 4);              \
1923         bxe_write_dmae(sc, BXE_SP_MAPPING(sc, wb_data), offset, len32); \
1924     } while (0)
1925
1926 #define REG_WR_DMAE_LEN(sc, offset, valp, len32) \
1927     REG_WR_DMAE(sc, offset, valp, len32)
1928
1929 #define REG_RD_DMAE_LEN(sc, offset, valp, len32) \
1930     REG_RD_DMAE(sc, offset, valp, len32)
1931
1932 #define VIRT_WR_DMAE_LEN(sc, data, addr, len32, le32_swap)         \
1933     do {                                                           \
1934         /* if (le32_swap) {                                     */ \
1935         /*    BLOGW(sc, "VIRT_WR_DMAE_LEN with le32_swap=1\n"); */ \
1936         /* }                                                    */ \
1937         memcpy(GUNZIP_BUF(sc), data, len32 * 4);                   \
1938         ecore_write_big_buf_wb(sc, addr, len32);                   \
1939     } while (0)
1940
1941 #define BXE_DB_MIN_SHIFT 3   /* 8 bytes */
1942 #define BXE_DB_SHIFT     7   /* 128 bytes */
1943 #if (BXE_DB_SHIFT < BXE_DB_MIN_SHIFT)
1944 #error "Minimum DB doorbell stride is 8"
1945 #endif
1946 #define DPM_TRIGGER_TYPE 0x40
1947 #define DOORBELL(sc, cid, val)                                              \
1948     do {                                                                    \
1949         bus_space_write_4(sc->bar[BAR1].tag, sc->bar[BAR1].handle,          \
1950                           ((sc->doorbell_size * (cid)) + DPM_TRIGGER_TYPE), \
1951                           (uint32_t)val);                                   \
1952     } while(0)
1953
1954 #define SHMEM_ADDR(sc, field)                                       \
1955     (sc->devinfo.shmem_base + offsetof(struct shmem_region, field))
1956 #define SHMEM_RD(sc, field)      REG_RD(sc, SHMEM_ADDR(sc, field))
1957 #define SHMEM_RD16(sc, field)    REG_RD16(sc, SHMEM_ADDR(sc, field))
1958 #define SHMEM_WR(sc, field, val) REG_WR(sc, SHMEM_ADDR(sc, field), val)
1959
1960 #define SHMEM2_ADDR(sc, field)                                        \
1961     (sc->devinfo.shmem2_base + offsetof(struct shmem2_region, field))
1962 #define SHMEM2_HAS(sc, field)                                            \
1963     (sc->devinfo.shmem2_base && (REG_RD(sc, SHMEM2_ADDR(sc, size)) >     \
1964                                  offsetof(struct shmem2_region, field)))
1965 #define SHMEM2_RD(sc, field)      REG_RD(sc, SHMEM2_ADDR(sc, field))
1966 #define SHMEM2_WR(sc, field, val) REG_WR(sc, SHMEM2_ADDR(sc, field), val)
1967
1968 #define MFCFG_ADDR(sc, field)                                  \
1969     (sc->devinfo.mf_cfg_base + offsetof(struct mf_cfg, field))
1970 #define MFCFG_RD(sc, field)      REG_RD(sc, MFCFG_ADDR(sc, field))
1971 #define MFCFG_RD16(sc, field)    REG_RD16(sc, MFCFG_ADDR(sc, field))
1972 #define MFCFG_WR(sc, field, val) REG_WR(sc, MFCFG_ADDR(sc, field), val)
1973
1974 /* DMAE command defines */
1975
1976 #define DMAE_TIMEOUT      -1
1977 #define DMAE_PCI_ERROR    -2 /* E2 and onward */
1978 #define DMAE_NOT_RDY      -3
1979 #define DMAE_PCI_ERR_FLAG 0x80000000
1980
1981 #define DMAE_SRC_PCI      0
1982 #define DMAE_SRC_GRC      1
1983
1984 #define DMAE_DST_NONE     0
1985 #define DMAE_DST_PCI      1
1986 #define DMAE_DST_GRC      2
1987
1988 #define DMAE_COMP_PCI     0
1989 #define DMAE_COMP_GRC     1
1990
1991 #define DMAE_COMP_REGULAR 0
1992 #define DMAE_COM_SET_ERR  1
1993
1994 #define DMAE_CMD_SRC_PCI (DMAE_SRC_PCI << DMAE_COMMAND_SRC_SHIFT)
1995 #define DMAE_CMD_SRC_GRC (DMAE_SRC_GRC << DMAE_COMMAND_SRC_SHIFT)
1996 #define DMAE_CMD_DST_PCI (DMAE_DST_PCI << DMAE_COMMAND_DST_SHIFT)
1997 #define DMAE_CMD_DST_GRC (DMAE_DST_GRC << DMAE_COMMAND_DST_SHIFT)
1998
1999 #define DMAE_CMD_C_DST_PCI (DMAE_COMP_PCI << DMAE_COMMAND_C_DST_SHIFT)
2000 #define DMAE_CMD_C_DST_GRC (DMAE_COMP_GRC << DMAE_COMMAND_C_DST_SHIFT)
2001
2002 #define DMAE_CMD_ENDIANITY_NO_SWAP   (0 << DMAE_COMMAND_ENDIANITY_SHIFT)
2003 #define DMAE_CMD_ENDIANITY_B_SWAP    (1 << DMAE_COMMAND_ENDIANITY_SHIFT)
2004 #define DMAE_CMD_ENDIANITY_DW_SWAP   (2 << DMAE_COMMAND_ENDIANITY_SHIFT)
2005 #define DMAE_CMD_ENDIANITY_B_DW_SWAP (3 << DMAE_COMMAND_ENDIANITY_SHIFT)
2006
2007 #define DMAE_CMD_PORT_0 0
2008 #define DMAE_CMD_PORT_1 DMAE_COMMAND_PORT
2009
2010 #define DMAE_SRC_PF 0
2011 #define DMAE_SRC_VF 1
2012
2013 #define DMAE_DST_PF 0
2014 #define DMAE_DST_VF 1
2015
2016 #define DMAE_C_SRC 0
2017 #define DMAE_C_DST 1
2018
2019 #define DMAE_LEN32_RD_MAX     0x80
2020 #define DMAE_LEN32_WR_MAX(sc) (CHIP_IS_E1(sc) ? 0x400 : 0x2000)
2021
2022 #define DMAE_COMP_VAL 0x60d0d0ae /* E2 and beyond, upper bit indicates error */
2023
2024 #define MAX_DMAE_C_PER_PORT 8
2025 #define INIT_DMAE_C(sc)     ((SC_PORT(sc) * MAX_DMAE_C_PER_PORT) + SC_VN(sc))
2026 #define PMF_DMAE_C(sc)      ((SC_PORT(sc) * MAX_DMAE_C_PER_PORT) + E1HVN_MAX)
2027
2028 static const uint32_t dmae_reg_go_c[] = {
2029     DMAE_REG_GO_C0,  DMAE_REG_GO_C1,  DMAE_REG_GO_C2,  DMAE_REG_GO_C3,
2030     DMAE_REG_GO_C4,  DMAE_REG_GO_C5,  DMAE_REG_GO_C6,  DMAE_REG_GO_C7,
2031     DMAE_REG_GO_C8,  DMAE_REG_GO_C9,  DMAE_REG_GO_C10, DMAE_REG_GO_C11,
2032     DMAE_REG_GO_C12, DMAE_REG_GO_C13, DMAE_REG_GO_C14, DMAE_REG_GO_C15
2033 };
2034
2035 #define ATTN_NIG_FOR_FUNC     (1L << 8)
2036 #define ATTN_SW_TIMER_4_FUNC  (1L << 9)
2037 #define GPIO_2_FUNC           (1L << 10)
2038 #define GPIO_3_FUNC           (1L << 11)
2039 #define GPIO_4_FUNC           (1L << 12)
2040 #define ATTN_GENERAL_ATTN_1   (1L << 13)
2041 #define ATTN_GENERAL_ATTN_2   (1L << 14)
2042 #define ATTN_GENERAL_ATTN_3   (1L << 15)
2043 #define ATTN_GENERAL_ATTN_4   (1L << 13)
2044 #define ATTN_GENERAL_ATTN_5   (1L << 14)
2045 #define ATTN_GENERAL_ATTN_6   (1L << 15)
2046 #define ATTN_HARD_WIRED_MASK  0xff00
2047 #define ATTENTION_ID          4
2048
2049 #define AEU_IN_ATTN_BITS_PXPPCICLOCKCLIENT_PARITY_ERROR \
2050     AEU_INPUTS_ATTN_BITS_PXPPCICLOCKCLIENT_PARITY_ERROR
2051
2052 #define MAX_IGU_ATTN_ACK_TO 100
2053
2054 #define STORM_ASSERT_ARRAY_SIZE 50
2055
2056 #define BXE_PMF_LINK_ASSERT(sc) \
2057     GENERAL_ATTEN_OFFSET(LINK_SYNC_ATTENTION_BIT_FUNC_0 + SC_FUNC(sc))
2058
2059 #define BXE_MC_ASSERT_BITS \
2060     (GENERAL_ATTEN_OFFSET(TSTORM_FATAL_ASSERT_ATTENTION_BIT) | \
2061      GENERAL_ATTEN_OFFSET(USTORM_FATAL_ASSERT_ATTENTION_BIT) | \
2062      GENERAL_ATTEN_OFFSET(CSTORM_FATAL_ASSERT_ATTENTION_BIT) | \
2063      GENERAL_ATTEN_OFFSET(XSTORM_FATAL_ASSERT_ATTENTION_BIT))
2064
2065 #define BXE_MCP_ASSERT \
2066     GENERAL_ATTEN_OFFSET(MCP_FATAL_ASSERT_ATTENTION_BIT)
2067
2068 #define BXE_GRC_TIMEOUT GENERAL_ATTEN_OFFSET(LATCHED_ATTN_TIMEOUT_GRC)
2069 #define BXE_GRC_RSV     (GENERAL_ATTEN_OFFSET(LATCHED_ATTN_RBCR) | \
2070                          GENERAL_ATTEN_OFFSET(LATCHED_ATTN_RBCT) | \
2071                          GENERAL_ATTEN_OFFSET(LATCHED_ATTN_RBCN) | \
2072                          GENERAL_ATTEN_OFFSET(LATCHED_ATTN_RBCU) | \
2073                          GENERAL_ATTEN_OFFSET(LATCHED_ATTN_RBCP) | \
2074                          GENERAL_ATTEN_OFFSET(LATCHED_ATTN_RSVD_GRC))
2075
2076 #define MULTI_MASK 0x7f
2077
2078 #define PFS_PER_PORT(sc)                               \
2079     ((CHIP_PORT_MODE(sc) == CHIP_4_PORT_MODE) ? 2 : 4)
2080 #define SC_MAX_VN_NUM(sc) PFS_PER_PORT(sc)
2081
2082 #define FIRST_ABS_FUNC_IN_PORT(sc)                    \
2083     ((CHIP_PORT_MODE(sc) == CHIP_PORT_MODE_NONE) ?    \
2084      PORT_ID(sc) : (PATH_ID(sc) + (2 * PORT_ID(sc))))
2085
2086 #define FOREACH_ABS_FUNC_IN_PORT(sc, i)            \
2087     for ((i) = FIRST_ABS_FUNC_IN_PORT(sc);         \
2088          (i) < MAX_FUNC_NUM;                       \
2089          (i) += (MAX_FUNC_NUM / PFS_PER_PORT(sc)))
2090
2091 #define BXE_SWCID_SHIFT 17
2092 #define BXE_SWCID_MASK  ((0x1 << BXE_SWCID_SHIFT) - 1)
2093
2094 #define SW_CID(x)  (le32toh(x) & BXE_SWCID_MASK)
2095 #define CQE_CMD(x) (le32toh(x) >> COMMON_RAMROD_ETH_RX_CQE_CMD_ID_SHIFT)
2096
2097 #define CQE_TYPE(cqe_fp_flags)   ((cqe_fp_flags) & ETH_FAST_PATH_RX_CQE_TYPE)
2098 #define CQE_TYPE_START(cqe_type) ((cqe_type) == RX_ETH_CQE_TYPE_ETH_START_AGG)
2099 #define CQE_TYPE_STOP(cqe_type)  ((cqe_type) == RX_ETH_CQE_TYPE_ETH_STOP_AGG)
2100 #define CQE_TYPE_SLOW(cqe_type)  ((cqe_type) == RX_ETH_CQE_TYPE_ETH_RAMROD)
2101 #define CQE_TYPE_FAST(cqe_type)  ((cqe_type) == RX_ETH_CQE_TYPE_ETH_FASTPATH)
2102
2103 /* must be used on a CID before placing it on a HW ring */
2104 #define HW_CID(sc, x) \
2105     ((SC_PORT(sc) << 23) | (SC_VN(sc) << BXE_SWCID_SHIFT) | (x))
2106
2107 #define SPEED_10    10
2108 #define SPEED_100   100
2109 #define SPEED_1000  1000
2110 #define SPEED_2500  2500
2111 #define SPEED_10000 10000
2112
2113 #define PCI_PM_D0    1
2114 #define PCI_PM_D3hot 2
2115
2116 int  bxe_test_bit(int nr, volatile unsigned long * addr);
2117 void bxe_set_bit(unsigned int nr, volatile unsigned long * addr);
2118 void bxe_clear_bit(int nr, volatile unsigned long * addr);
2119 int  bxe_test_and_set_bit(int nr, volatile unsigned long * addr);
2120 int  bxe_test_and_clear_bit(int nr, volatile unsigned long * addr);
2121 int  bxe_cmpxchg(volatile int *addr, int old, int new);
2122
2123 void bxe_reg_wr_ind(struct bxe_adapter *sc, uint32_t addr,
2124                     uint32_t val);
2125 uint32_t bxe_reg_rd_ind(struct bxe_adapter *sc, uint32_t addr);
2126
2127
2128 int bxe_dma_alloc(struct bxe_adapter *sc, bus_size_t size,
2129                   struct bxe_dma *dma, const char *msg);
2130 void bxe_dma_free(struct bxe_adapter *sc, struct bxe_dma *dma);
2131
2132 uint32_t bxe_dmae_opcode_add_comp(uint32_t opcode, uint8_t comp_type);
2133 uint32_t bxe_dmae_opcode_clr_src_reset(uint32_t opcode);
2134 uint32_t bxe_dmae_opcode(struct bxe_adapter *sc, uint8_t src_type,
2135                          uint8_t dst_type, uint8_t with_comp,
2136                          uint8_t comp_type);
2137 void bxe_post_dmae(struct bxe_adapter *sc, struct dmae_command *dmae, int idx);
2138 void bxe_read_dmae(struct bxe_adapter *sc, uint32_t src_addr, uint32_t len32);
2139 void bxe_write_dmae(struct bxe_adapter *sc, bus_addr_t dma_addr,
2140                     uint32_t dst_addr, uint32_t len32);
2141 void bxe_write_dmae_phys_len(struct bxe_adapter *sc, bus_addr_t phys_addr,
2142                              uint32_t addr, uint32_t len);
2143
2144 void bxe_set_ctx_validation(struct bxe_adapter *sc, struct eth_context *cxt,
2145                             uint32_t cid);
2146 void bxe_update_coalesce_sb_index(struct bxe_adapter *sc, uint8_t fw_sb_id,
2147                                   uint8_t sb_index, uint8_t disable,
2148                                   uint16_t usec);
2149
2150 int bxe_sp_post(struct bxe_adapter *sc, int command, int cid,
2151                 uint32_t data_hi, uint32_t data_lo, int cmd_type);
2152
2153 void bxe_igu_ack_sb(struct bxe_adapter *sc, uint8_t igu_sb_id,
2154                     uint8_t segment, uint16_t index, uint8_t op,
2155                     uint8_t update);
2156
2157 void ecore_init_e1_firmware(struct bxe_adapter *sc);
2158 void ecore_init_e1h_firmware(struct bxe_adapter *sc);
2159 void ecore_init_e2_firmware(struct bxe_adapter *sc);
2160
2161 void ecore_storm_memset_struct(struct bxe_adapter *sc, uint32_t addr,
2162                                size_t size, uint32_t *data);
2163
2164 /*********************/
2165 /* LOGGING AND DEBUG */
2166 /*********************/
2167
2168 /* debug logging codepaths */
2169 #define DBG_LOAD   0x00000001 /* load and unload    */
2170 #define DBG_INTR   0x00000002 /* interrupt handling */
2171 #define DBG_SP     0x00000004 /* slowpath handling  */
2172 #define DBG_STATS  0x00000008 /* stats updates      */
2173 #define DBG_TX     0x00000010 /* packet transmit    */
2174 #define DBG_RX     0x00000020 /* packet receive     */
2175 #define DBG_PHY    0x00000040 /* phy/link handling  */
2176 #define DBG_IOCTL  0x00000080 /* ioctl handling     */
2177 #define DBG_MBUF   0x00000100 /* dumping mbuf info  */
2178 #define DBG_REGS   0x00000200 /* register access    */
2179 #define DBG_LRO    0x00000400 /* lro processing     */
2180 #define DBG_ASSERT 0x80000000 /* debug assert       */
2181 #define DBG_ALL    0xFFFFFFFF /* flying monkeys     */
2182
2183 #define DBASSERT(sc, exp, msg)                         \
2184     do {                                               \
2185         if (__predict_false(sc->debug & DBG_ASSERT)) { \
2186             if (__predict_false(!(exp))) {             \
2187                 panic msg;                             \
2188             }                                          \
2189         }                                              \
2190     } while (0)
2191
2192 /* log a debug message */
2193 #define BLOGD(sc, codepath, format, args...)           \
2194     do {                                               \
2195         if (__predict_false(sc->debug & (codepath))) { \
2196             /*device_printf((sc)->dev,*/printk(                   \
2197                           "%s(%s:%d) " format,         \
2198                           __FUNCTION__,                \
2199                           __FILE__,                    \
2200                           __LINE__,                    \
2201                           ## args);                    \
2202         }                                              \
2203     } while(0)
2204
2205 /* log a info message */
2206 #define BLOGI(sc, format, args...) \
2207     do {                                       \
2208         if (__predict_false(sc->debug)) {      \
2209             /*device_printf((sc)->dev,*/printk(           \
2210                           "%s(%s:%d) " format, \
2211                           __FUNCTION__,        \
2212                           __FILE__,            \
2213                           __LINE__,            \
2214                           ## args);            \
2215         } else {                               \
2216             /*device_printf((sc)->dev,*/printk(           \
2217                           format,              \
2218                           ## args);            \
2219         }                                      \
2220     } while(0)
2221
2222 /* log a warning message */
2223 #define BLOGW(sc, format, args...) \
2224     do {                                                \
2225         if (__predict_false(sc->debug)) {               \
2226             /*device_printf((sc)->dev,*/printk(                    \
2227                           "%s(%s:%d) WARNING: " format, \
2228                           __FUNCTION__,                 \
2229                           __FILE__,                     \
2230                           __LINE__,                     \
2231                           ## args);                     \
2232         } else {                                        \
2233             /*device_printf((sc)->dev,*/printk(                    \
2234                           "WARNING: " format,           \
2235                           ## args);                     \
2236         }                                               \
2237     } while(0)
2238
2239 /* log a error message */
2240 #define BLOGE(sc, format, args...) \
2241     do {                                              \
2242         if (__predict_false(sc->debug)) {             \
2243             /*device_printf((sc)->dev,*/printk(                  \
2244                           "%s(%s:%d) ERROR: " format, \
2245                           __FUNCTION__,               \
2246                           __FILE__,                   \
2247                           __LINE__,                   \
2248                           ## args);                   \
2249         } else {                                      \
2250             /*device_printf((sc)->dev,*/printk(                  \
2251                           "ERROR: " format,           \
2252                           ## args);                   \
2253         }                                             \
2254     } while(0)
2255
2256 #ifdef ECORE_STOP_ON_ERROR
2257
2258 #define bxe_panic(sc, msg) \
2259     do {                   \
2260         panic msg;         \
2261     } while (0)
2262
2263 #else
2264
2265 #define bxe_panic(sc, msg) \
2266     /*device_printf((sc)->dev,*/printk( "%s (%s,%d)\n", __FUNCTION__, __FILE__, __LINE__);
2267
2268 #endif
2269
2270 #define CATC_TRIGGER(sc, data) REG_WR((sc), 0x2000, (data));
2271 #define CATC_TRIGGER_START(sc) CATC_TRIGGER((sc), 0xcafecafe)
2272
2273 void bxe_dump_mem(struct bxe_adapter *sc, char *tag,
2274                   uint8_t *mem, uint32_t len);
2275 void bxe_dump_mbuf_data(struct bxe_adapter *sc, char *pTag,
2276                         struct mbuf *m, uint8_t contents);
2277
2278 /***********/
2279 /* INLINES */
2280 /***********/
2281
2282 static inline uint32_t
2283 reg_poll(struct bxe_adapter *sc,
2284          uint32_t         reg,
2285          uint32_t         expected,
2286          int              ms,
2287          int              wait)
2288 {
2289     uint32_t val;
2290
2291     do {
2292         val = REG_RD(sc, reg);
2293         if (val == expected) {
2294             break;
2295         }
2296         ms -= wait;
2297         udelay(wait);
2298     } while (ms > 0);
2299
2300     return (val);
2301 }
2302
2303 static inline void
2304 bxe_update_fp_sb_idx(struct bxe_fastpath *fp)
2305 {
2306     mb(); /* status block is written to by the chip */
2307     fp->fp_hc_idx = fp->sb_running_index[SM_RX_ID];
2308 }
2309
2310 static inline void
2311 bxe_igu_ack_sb_gen(struct bxe_adapter *sc,
2312                    uint8_t          igu_sb_id,
2313                    uint8_t          segment,
2314                    uint16_t         index,
2315                    uint8_t          op,
2316                    uint8_t          update,
2317                    uint32_t         igu_addr)
2318 {
2319     struct igu_regular cmd_data = {0};
2320
2321     cmd_data.sb_id_and_flags =
2322         ((index << IGU_REGULAR_SB_INDEX_SHIFT) |
2323          (segment << IGU_REGULAR_SEGMENT_ACCESS_SHIFT) |
2324          (update << IGU_REGULAR_BUPDATE_SHIFT) |
2325          (op << IGU_REGULAR_ENABLE_INT_SHIFT));
2326
2327     BLOGD(sc, DBG_INTR, "write 0x%08x to IGU addr 0x%x\n",
2328             cmd_data.sb_id_and_flags, igu_addr);
2329     REG_WR(sc, igu_addr, cmd_data.sb_id_and_flags);
2330
2331     /* Make sure that ACK is written */
2332 #warning "bus space barrier write"
2333     //    bus_space_barrier(sc->bar[0].tag, sc->bar[0].handle, 0, 0,
2334     //                BUS_SPACE_BARRIER_WRITE);
2335     mb();
2336 }
2337
2338 static inline void
2339 bxe_hc_ack_sb(struct bxe_adapter *sc,
2340               uint8_t          sb_id,
2341               uint8_t          storm,
2342               uint16_t         index,
2343               uint8_t          op,
2344               uint8_t          update)
2345 {
2346     uint32_t hc_addr = (HC_REG_COMMAND_REG + SC_PORT(sc)*32 +
2347                         COMMAND_REG_INT_ACK);
2348     struct igu_ack_register igu_ack;
2349
2350     igu_ack.status_block_index = index;
2351     igu_ack.sb_id_and_flags =
2352         ((sb_id << IGU_ACK_REGISTER_STATUS_BLOCK_ID_SHIFT) |
2353          (storm << IGU_ACK_REGISTER_STORM_ID_SHIFT) |
2354          (update << IGU_ACK_REGISTER_UPDATE_INDEX_SHIFT) |
2355          (op << IGU_ACK_REGISTER_INTERRUPT_MODE_SHIFT));
2356
2357     REG_WR(sc, hc_addr, (*(uint32_t *)&igu_ack));
2358
2359     /* Make sure that ACK is written */
2360     //    bus_space_barrier(sc->bar[0].tag, sc->bar[0].handle, 0, 0,
2361     //                      BUS_SPACE_BARRIER_WRITE);
2362     mb();
2363 }
2364
2365 static inline void
2366 bxe_ack_sb(struct bxe_adapter *sc,
2367            uint8_t          igu_sb_id,
2368            uint8_t          storm,
2369            uint16_t         index,
2370            uint8_t          op,
2371            uint8_t          update)
2372 {
2373 #if 0
2374     if (sc->devinfo.int_block == INT_BLOCK_HC)
2375         bxe_hc_ack_sb(sc, igu_sb_id, storm, index, op, update);
2376     else {
2377         uint8_t segment;
2378         if (CHIP_INT_MODE_IS_BC(sc)) {
2379             segment = storm;
2380         } else if (igu_sb_id != sc->igu_dsb_id) {
2381             segment = IGU_SEG_ACCESS_DEF;
2382         } else if (storm == ATTENTION_ID) {
2383             segment = IGU_SEG_ACCESS_ATTN;
2384         } else {
2385             segment = IGU_SEG_ACCESS_DEF;
2386         }
2387         bxe_igu_ack_sb(sc, igu_sb_id, segment, index, op, update);
2388     }
2389 #endif
2390 }
2391
2392 static inline uint16_t
2393 bxe_hc_ack_int(struct bxe_adapter *sc)
2394 {
2395     uint32_t hc_addr = (HC_REG_COMMAND_REG + SC_PORT(sc)*32 +
2396                         COMMAND_REG_SIMD_MASK);
2397     uint32_t result = REG_RD(sc, hc_addr);
2398
2399     mb();
2400     return (result);
2401 }
2402
2403 #warning "fix all igu stuff"
2404 static inline uint16_t
2405 bxe_igu_ack_int(struct bxe_adapter *sc)
2406 {
2407 #if 0
2408     uint32_t igu_addr = (BAR_IGU_INTMEM + IGU_REG_SISR_MDPC_WMASK_LSB_UPPER*8);
2409     uint32_t result = REG_RD(sc, igu_addr);
2410
2411     BLOGD(sc, DBG_INTR, "read 0x%08x from IGU addr 0x%x\n",
2412           result, igu_addr);
2413
2414     mb();
2415     return (result);
2416 #endif
2417     return 0;
2418 }
2419
2420 static inline uint16_t
2421 bxe_ack_int(struct bxe_adapter *sc)
2422 {
2423     mb();
2424 #if 0
2425     if (sc->devinfo.int_block == INT_BLOCK_HC) {
2426         return (bxe_hc_ack_int(sc));
2427     } else {
2428         return (bxe_igu_ack_int(sc));
2429     }
2430 #endif
2431     return 0;
2432 }
2433
2434 static inline int
2435 func_by_vn(struct bxe_adapter *sc,
2436            int              vn)
2437 {
2438     return (2 * vn + SC_PORT(sc));
2439 }
2440
2441 /*
2442  * Statistics ID are global per chip/path, while Client IDs for E1x
2443  * are per port.
2444  */
2445 static inline uint8_t
2446 bxe_stats_id(struct bxe_fastpath *fp)
2447 {
2448   return 0;
2449 #if 0
2450     struct bxe_adapter *sc = fp->sc;
2451
2452     if (!CHIP_IS_E1x(sc)) {
2453 #if 0
2454         /* there are special statistics counters for FCoE 136..140 */
2455         if (IS_FCOE_FP(fp)) {
2456             return (sc->cnic_base_cl_id + (sc->pf_num >> 1));
2457         }
2458 #endif
2459         return (fp->cl_id);
2460     }
2461
2462     return (fp->cl_id + SC_PORT(sc) * FP_SB_MAX_E1x);
2463 #endif
2464 }
2465
2466 #endif /* __BXE_H__ */
2467