d4def6f8e44b1b77e875fa2955b2424e3c032ad0
[akaros.git] / kern / drivers / net / bxe / bxe.h
1 /*-
2  * Copyright (c) 2007-2014 QLogic Corporation. All rights reserved.
3  *
4  * Redistribution and use in source and binary forms, with or without
5  * modification, are permitted provided that the following conditions
6  * are met:
7  *
8  * 1. Redistributions of source code must retain the above copyright
9  *    notice, this list of conditions and the following disclaimer.
10  * 2. Redistributions in binary form must reproduce the above copyright
11  *    notice, this list of conditions and the following disclaimer in the
12  *    documentation and/or other materials provided with the distribution.
13  *
14  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS'
15  * AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
16  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
17  * ARE DISCLAIMED.  IN NO EVENT SHALL THE COPYRIGHT OWNER OR CONTRIBUTORS
18  * BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
19  * CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
20  * SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
21  * INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
22  * CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
23  * ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF
24  * THE POSSIBILITY OF SUCH DAMAGE.
25  */
26
27 #ifndef __BXE_H__
28 #define __BXE_H__
29
30 //__FBSDID("$FreeBSD: head/sys/dev/bxe/bxe.h 268854 2014-07-18 20:04:11Z davidcs $");
31
32 #include <assert.h>
33 #include <error.h>
34 #include <ip.h>
35 #include <kmalloc.h>
36 #include <kref.h>
37 #include <pmap.h>
38 #include <slab.h>
39 #include <smp.h>
40 #include <stdio.h>
41 #include <string.h>
42
43
44 /* MACROS for conversion to AKAROS. Might we want this stuff someday? */
45 #define __predict_false(x) (x)
46 /* TYPEDEFS for conversion to AKAROS. These are temporary, but it makes it easier to see what is in need of change. */
47 typedef struct netif *if_t;
48 typedef uint64_t ift_counter;
49 typedef uintptr_t bus_addr_t;
50 typedef uintptr_t bus_size_t;
51 typedef uintptr_t bus_space_handle_t;
52 typedef uintptr_t bus_dma_tag_t;
53 typedef uintptr_t bus_dmamap_t;
54 typedef uintptr_t bus_dma_segment_t;
55 typedef uintptr_t bus_space_tag_t;
56 typedef uintptr_t vm_offset_t;
57 typedef spinlock_t ECORE_MUTEX_SPIN;
58 typedef qlock_t ECORE_MUTEX;
59 typedef qlock_t mtx;
60 #define mtx_lock(x) ilock(x)
61 #define mtx_unlock(x) iunlock(x)
62 #define MTX_ASSERT(lock, thing)
63
64
65
66 #if _BYTE_ORDER == _LITTLE_ENDIAN
67 #ifndef LITTLE_ENDIAN
68 #define LITTLE_ENDIAN
69 #endif
70 #ifndef __LITTLE_ENDIAN
71 #define __LITTLE_ENDIAN
72 #endif
73 #undef BIG_ENDIAN
74 #undef __BIG_ENDIAN
75 #else /* _BIG_ENDIAN */
76 #ifndef BIG_ENDIAN
77 #define BIG_ENDIAN
78 #endif
79 #ifndef __BIG_ENDIAN
80 #define __BIG_ENDIAN
81 #endif
82 #undef LITTLE_ENDIAN
83 #undef __LITTLE_ENDIAN
84 #endif
85
86 #include "ecore_mfw_req.h"
87 #include "ecore_fw_defs.h"
88 #include "ecore_hsi.h"
89 #include "ecore_reg.h"
90 #include "bxe_dcb.h"
91 #include "bxe_stats.h"
92
93 #include "bxe_elink.h"
94
95 #if __FreeBSD_version >= 1000000
96 #define PCIR_EXPRESS_DEVICE_STA        PCIER_DEVICE_STA
97 #define PCIM_EXP_STA_TRANSACTION_PND   PCIEM_STA_TRANSACTION_PND
98 #define PCIR_EXPRESS_LINK_STA          PCIER_LINK_STA
99 #define PCIM_LINK_STA_WIDTH            PCIEM_LINK_STA_WIDTH
100 #define PCIM_LINK_STA_SPEED            PCIEM_LINK_STA_SPEED
101 #define PCIR_EXPRESS_DEVICE_CTL        PCIER_DEVICE_CTL
102 #define PCIM_EXP_CTL_MAX_PAYLOAD       PCIEM_CTL_MAX_PAYLOAD
103 #define PCIM_EXP_CTL_MAX_READ_REQUEST  PCIEM_CTL_MAX_READ_REQUEST
104 #endif
105
106 #include "ecore_sp.h"
107
108 #define BRCM_VENDORID 0x14e4
109 #define PCI_ANY_ID    (uint16_t)(~0U)
110
111 struct bxe_device_type
112 {
113     uint16_t bxe_vid;
114     uint16_t bxe_did;
115     uint16_t bxe_svid;
116     uint16_t bxe_sdid;
117     char     *bxe_name;
118 };
119
120 #define BCM_PAGE_SHIFT       12
121 #define BCM_PAGE_SIZE        (1 << BCM_PAGE_SHIFT)
122 #define BCM_PAGE_MASK        (~(BCM_PAGE_SIZE - 1))
123 #define BCM_PAGE_ALIGN(addr) ((addr + BCM_PAGE_SIZE - 1) & BCM_PAGE_MASK)
124
125 #if BCM_PAGE_SIZE != 4096
126 #error Page sizes other than 4KB are unsupported!
127 #endif
128
129 #if (BUS_SPACE_MAXADDR > 0xFFFFFFFF)
130 #define U64_LO(addr) ((uint32_t)(((uint64_t)(addr)) & 0xFFFFFFFF))
131 #define U64_HI(addr) ((uint32_t)(((uint64_t)(addr)) >> 32))
132 #else
133 #define U64_LO(addr) ((uint32_t)(addr))
134 #define U64_HI(addr) (0)
135 #endif
136 #define HILO_U64(hi, lo) ((((uint64_t)(hi)) << 32) + (lo))
137
138 #define SET_FLAG(value, mask, flag)            \
139     do {                                       \
140         (value) &= ~(mask);                    \
141         (value) |= ((flag) << (mask##_SHIFT)); \
142     } while (0)
143
144 #define GET_FLAG(value, mask)              \
145     (((value) & (mask)) >> (mask##_SHIFT))
146
147 #define GET_FIELD(value, fname)                     \
148     (((value) & (fname##_MASK)) >> (fname##_SHIFT))
149
150 #define BXE_MAX_SEGMENTS     12 /* 13-1 for parsing buffer */
151 #define BXE_TSO_MAX_SEGMENTS 32
152 #define BXE_TSO_MAX_SIZE     (65535 + sizeof(struct ether_vlan_header))
153 #define BXE_TSO_MAX_SEG_SIZE 4096
154
155 /* dropless fc FW/HW related params */
156 #define BRB_SIZE(sc)         (CHIP_IS_E3(sc) ? 1024 : 512)
157 #define MAX_AGG_QS(sc)       (CHIP_IS_E1(sc) ?                       \
158                                   ETH_MAX_AGGREGATION_QUEUES_E1 :    \
159                                   ETH_MAX_AGGREGATION_QUEUES_E1H_E2)
160 #define FW_DROP_LEVEL(sc)    (3 + MAX_SPQ_PENDING + MAX_AGG_QS(sc))
161 #define FW_PREFETCH_CNT      16
162 #define DROPLESS_FC_HEADROOM 100
163
164 /******************/
165 /* RX SGE defines */
166 /******************/
167
168 #define RX_SGE_NUM_PAGES       2 /* must be a power of 2 */
169 #define RX_SGE_TOTAL_PER_PAGE  (BCM_PAGE_SIZE / sizeof(struct eth_rx_sge))
170 #define RX_SGE_NEXT_PAGE_DESC_CNT 2
171 #define RX_SGE_USABLE_PER_PAGE (RX_SGE_TOTAL_PER_PAGE - RX_SGE_NEXT_PAGE_DESC_CNT)
172 #define RX_SGE_PER_PAGE_MASK   (RX_SGE_TOTAL_PER_PAGE - 1)
173 #define RX_SGE_TOTAL           (RX_SGE_TOTAL_PER_PAGE * RX_SGE_NUM_PAGES)
174 #define RX_SGE_USABLE          (RX_SGE_USABLE_PER_PAGE * RX_SGE_NUM_PAGES)
175 #define RX_SGE_MAX             (RX_SGE_TOTAL - 1)
176 #define RX_SGE(x)              ((x) & RX_SGE_MAX)
177
178 #define RX_SGE_NEXT(x)                                              \
179     ((((x) & RX_SGE_PER_PAGE_MASK) == (RX_SGE_USABLE_PER_PAGE - 1)) \
180      ? (x) + 1 + RX_SGE_NEXT_PAGE_DESC_CNT : (x) + 1)
181
182 #define RX_SGE_MASK_ELEM_SZ    64
183 #define RX_SGE_MASK_ELEM_SHIFT 6
184 #define RX_SGE_MASK_ELEM_MASK  ((uint64_t)RX_SGE_MASK_ELEM_SZ - 1)
185
186 /*
187  * Creates a bitmask of all ones in less significant bits.
188  * idx - index of the most significant bit in the created mask.
189  */
190 #define RX_SGE_ONES_MASK(idx)                                      \
191     (((uint64_t)0x1 << (((idx) & RX_SGE_MASK_ELEM_MASK) + 1)) - 1)
192 #define RX_SGE_MASK_ELEM_ONE_MASK ((uint64_t)(~0))
193
194 /* Number of uint64_t elements in SGE mask array. */
195 #define RX_SGE_MASK_LEN                                                \
196     ((RX_SGE_NUM_PAGES * RX_SGE_TOTAL_PER_PAGE) / RX_SGE_MASK_ELEM_SZ)
197 #define RX_SGE_MASK_LEN_MASK      (RX_SGE_MASK_LEN - 1)
198 #define RX_SGE_NEXT_MASK_ELEM(el) (((el) + 1) & RX_SGE_MASK_LEN_MASK)
199
200 /*
201  * dropless fc calculations for SGEs
202  * Number of required SGEs is the sum of two:
203  * 1. Number of possible opened aggregations (next packet for
204  *    these aggregations will probably consume SGE immidiatelly)
205  * 2. Rest of BRB blocks divided by 2 (block will consume new SGE only
206  *    after placement on BD for new TPA aggregation)
207  * Takes into account RX_SGE_NEXT_PAGE_DESC_CNT "next" elements on each page
208  */
209 #define NUM_SGE_REQ(sc)                                    \
210     (MAX_AGG_QS(sc) + (BRB_SIZE(sc) - MAX_AGG_QS(sc)) / 2)
211 #define NUM_SGE_PG_REQ(sc)                                                    \
212     ((NUM_SGE_REQ(sc) + RX_SGE_USABLE_PER_PAGE - 1) / RX_SGE_USABLE_PER_PAGE)
213 #define SGE_TH_LO(sc)                                                  \
214     (NUM_SGE_REQ(sc) + NUM_SGE_PG_REQ(sc) * RX_SGE_NEXT_PAGE_DESC_CNT)
215 #define SGE_TH_HI(sc)                      \
216     (SGE_TH_LO(sc) + DROPLESS_FC_HEADROOM)
217
218 #define PAGES_PER_SGE_SHIFT  0
219 #define PAGES_PER_SGE        (1 << PAGES_PER_SGE_SHIFT)
220 #define SGE_PAGE_SIZE        BCM_PAGE_SIZE
221 #define SGE_PAGE_SHIFT       BCM_PAGE_SHIFT
222 #define SGE_PAGE_ALIGN(addr) BCM_PAGE_ALIGN(addr)
223 #define SGE_PAGES            (SGE_PAGE_SIZE * PAGES_PER_SGE)
224 #define TPA_AGG_SIZE         min((8 * SGE_PAGES), 0xffff)
225
226 /*****************/
227 /* TX BD defines */
228 /*****************/
229
230 #define TX_BD_NUM_PAGES       16 /* must be a power of 2 */
231 #define TX_BD_TOTAL_PER_PAGE  (BCM_PAGE_SIZE / sizeof(union eth_tx_bd_types))
232 #define TX_BD_USABLE_PER_PAGE (TX_BD_TOTAL_PER_PAGE - 1)
233 #define TX_BD_TOTAL           (TX_BD_TOTAL_PER_PAGE * TX_BD_NUM_PAGES)
234 #define TX_BD_USABLE          (TX_BD_USABLE_PER_PAGE * TX_BD_NUM_PAGES)
235 #define TX_BD_MAX             (TX_BD_TOTAL - 1)
236
237 #define TX_BD_NEXT(x)                                                 \
238     ((((x) & TX_BD_USABLE_PER_PAGE) == (TX_BD_USABLE_PER_PAGE - 1)) ? \
239      ((x) + 2) : ((x) + 1))
240 #define TX_BD(x)      ((x) & TX_BD_MAX)
241 #define TX_BD_PAGE(x) (((x) & ~TX_BD_USABLE_PER_PAGE) >> 8)
242 #define TX_BD_IDX(x)  ((x) & TX_BD_USABLE_PER_PAGE)
243
244 /*
245  * Trigger pending transmits when the number of available BDs is greater
246  * than 1/8 of the total number of usable BDs.
247  */
248 #define BXE_TX_CLEANUP_THRESHOLD (TX_BD_USABLE / 8)
249 #define BXE_TX_TIMEOUT 5
250
251 /*****************/
252 /* RX BD defines */
253 /*****************/
254
255 #define RX_BD_NUM_PAGES       8 /* power of 2 */
256 #define RX_BD_TOTAL_PER_PAGE  (BCM_PAGE_SIZE / sizeof(struct eth_rx_bd))
257 #define RX_BD_NEXT_PAGE_DESC_CNT 2
258 #define RX_BD_USABLE_PER_PAGE (RX_BD_TOTAL_PER_PAGE - RX_BD_NEXT_PAGE_DESC_CNT)
259 #define RX_BD_PER_PAGE_MASK   (RX_BD_TOTAL_PER_PAGE - 1)
260 #define RX_BD_TOTAL           (RX_BD_TOTAL_PER_PAGE * RX_BD_NUM_PAGES)
261 #define RX_BD_USABLE          (RX_BD_USABLE_PER_PAGE * RX_BD_NUM_PAGES)
262 #define RX_BD_MAX             (RX_BD_TOTAL - 1)
263
264 #if 0
265 #define NUM_RX_RINGS RX_BD_NUM_PAGES
266 #define NUM_RX_BD    RX_BD_TOTAL
267 #define MAX_RX_BD    RX_BD_MAX
268 #define MAX_RX_AVAIL RX_BD_USABLE
269 #endif
270
271 #define RX_BD_NEXT(x)                                               \
272     ((((x) & RX_BD_PER_PAGE_MASK) == (RX_BD_USABLE_PER_PAGE - 1)) ? \
273      ((x) + 3) : ((x) + 1))
274 #define RX_BD(x)      ((x) & RX_BD_MAX)
275 #define RX_BD_PAGE(x) (((x) & ~RX_BD_PER_PAGE_MASK) >> 9)
276 #define RX_BD_IDX(x)  ((x) & RX_BD_PER_PAGE_MASK)
277
278 /*
279  * dropless fc calculations for BDs
280  * Number of BDs should be as number of buffers in BRB:
281  * Low threshold takes into account RX_BD_NEXT_PAGE_DESC_CNT
282  * "next" elements on each page
283  */
284 #define NUM_BD_REQ(sc) \
285     BRB_SIZE(sc)
286 #define NUM_BD_PG_REQ(sc)                                                  \
287     ((NUM_BD_REQ(sc) + RX_BD_USABLE_PER_PAGE - 1) / RX_BD_USABLE_PER_PAGE)
288 #define BD_TH_LO(sc)                                \
289     (NUM_BD_REQ(sc) +                               \
290      NUM_BD_PG_REQ(sc) * RX_BD_NEXT_PAGE_DESC_CNT + \
291      FW_DROP_LEVEL(sc))
292 #define BD_TH_HI(sc)                      \
293     (BD_TH_LO(sc) + DROPLESS_FC_HEADROOM)
294 #define MIN_RX_AVAIL(sc)                           \
295     ((sc)->dropless_fc ? BD_TH_HI(sc) + 128 : 128)
296 #define MIN_RX_SIZE_TPA_HW(sc)                         \
297     (CHIP_IS_E1(sc) ? ETH_MIN_RX_CQES_WITH_TPA_E1 :    \
298                       ETH_MIN_RX_CQES_WITH_TPA_E1H_E2)
299 #define MIN_RX_SIZE_NONTPA_HW ETH_MIN_RX_CQES_WITHOUT_TPA
300 #define MIN_RX_SIZE_TPA(sc)                         \
301     (max(MIN_RX_SIZE_TPA_HW(sc), MIN_RX_AVAIL(sc)))
302 #define MIN_RX_SIZE_NONTPA(sc)                     \
303     (max(MIN_RX_SIZE_NONTPA_HW, MIN_RX_AVAIL(sc)))
304
305 /***************/
306 /* RCQ defines */
307 /***************/
308
309 /*
310  * As long as CQE is X times bigger than BD entry we have to allocate X times
311  * more pages for CQ ring in order to keep it balanced with BD ring
312  */
313 #define CQE_BD_REL          (sizeof(union eth_rx_cqe) / \
314                              sizeof(struct eth_rx_bd))
315 #define RCQ_NUM_PAGES       (RX_BD_NUM_PAGES * CQE_BD_REL) /* power of 2 */
316 #define RCQ_TOTAL_PER_PAGE  (BCM_PAGE_SIZE / sizeof(union eth_rx_cqe))
317 #define RCQ_NEXT_PAGE_DESC_CNT 1
318 #define RCQ_USABLE_PER_PAGE (RCQ_TOTAL_PER_PAGE - RCQ_NEXT_PAGE_DESC_CNT)
319 #define RCQ_TOTAL           (RCQ_TOTAL_PER_PAGE * RCQ_NUM_PAGES)
320 #define RCQ_USABLE          (RCQ_USABLE_PER_PAGE * RCQ_NUM_PAGES)
321 #define RCQ_MAX             (RCQ_TOTAL - 1)
322
323 #define RCQ_NEXT(x)                                               \
324     ((((x) & RCQ_USABLE_PER_PAGE) == (RCQ_USABLE_PER_PAGE - 1)) ? \
325      ((x) + 1 + RCQ_NEXT_PAGE_DESC_CNT) : ((x) + 1))
326 #define RCQ(x)      ((x) & RCQ_MAX)
327 #define RCQ_PAGE(x) (((x) & ~RCQ_USABLE_PER_PAGE) >> 7)
328 #define RCQ_IDX(x)  ((x) & RCQ_USABLE_PER_PAGE)
329
330 #if 0
331 #define NUM_RCQ_RINGS RCQ_NUM_PAGES
332 #define NUM_RCQ_BD    RCQ_TOTAL
333 #define MAX_RCQ_BD    RCQ_MAX
334 #define MAX_RCQ_AVAIL RCQ_USABLE
335 #endif
336
337 /*
338  * dropless fc calculations for RCQs
339  * Number of RCQs should be as number of buffers in BRB:
340  * Low threshold takes into account RCQ_NEXT_PAGE_DESC_CNT
341  * "next" elements on each page
342  */
343 #define NUM_RCQ_REQ(sc) \
344     BRB_SIZE(sc)
345 #define NUM_RCQ_PG_REQ(sc)                                              \
346     ((NUM_RCQ_REQ(sc) + RCQ_USABLE_PER_PAGE - 1) / RCQ_USABLE_PER_PAGE)
347 #define RCQ_TH_LO(sc)                              \
348     (NUM_RCQ_REQ(sc) +                             \
349      NUM_RCQ_PG_REQ(sc) * RCQ_NEXT_PAGE_DESC_CNT + \
350      FW_DROP_LEVEL(sc))
351 #define RCQ_TH_HI(sc)                      \
352     (RCQ_TH_LO(sc) + DROPLESS_FC_HEADROOM)
353
354 /* This is needed for determening of last_max */
355 #define SUB_S16(a, b) (int16_t)((int16_t)(a) - (int16_t)(b))
356
357 #define __SGE_MASK_SET_BIT(el, bit)               \
358     do {                                          \
359         (el) = ((el) | ((uint64_t)0x1 << (bit))); \
360     } while (0)
361
362 #define __SGE_MASK_CLEAR_BIT(el, bit)                \
363     do {                                             \
364         (el) = ((el) & (~((uint64_t)0x1 << (bit)))); \
365     } while (0)
366
367 #define SGE_MASK_SET_BIT(fp, idx)                                       \
368     __SGE_MASK_SET_BIT((fp)->sge_mask[(idx) >> RX_SGE_MASK_ELEM_SHIFT], \
369                        ((idx) & RX_SGE_MASK_ELEM_MASK))
370
371 #define SGE_MASK_CLEAR_BIT(fp, idx)                                       \
372     __SGE_MASK_CLEAR_BIT((fp)->sge_mask[(idx) >> RX_SGE_MASK_ELEM_SHIFT], \
373                          ((idx) & RX_SGE_MASK_ELEM_MASK))
374
375 /* Load / Unload modes */
376 #define LOAD_NORMAL       0
377 #define LOAD_OPEN         1
378 #define LOAD_DIAG         2
379 #define LOAD_LOOPBACK_EXT 3
380 #define UNLOAD_NORMAL     0
381 #define UNLOAD_CLOSE      1
382 #define UNLOAD_RECOVERY   2
383
384 /* Some constants... */
385 //#define MAX_PATH_NUM       2
386 //#define E2_MAX_NUM_OF_VFS  64
387 //#define E1H_FUNC_MAX       8
388 //#define E2_FUNC_MAX        4   /* per path */
389 #define MAX_VNIC_NUM       4
390 #define MAX_FUNC_NUM       8   /* common to all chips */
391 //#define MAX_NDSB           HC_SB_MAX_SB_E2 /* max non-default status block */
392 #define MAX_RSS_CHAINS     16 /* a constant for HW limit */
393 #define MAX_MSI_VECTOR     8  /* a constant for HW limit */
394
395 #define ILT_NUM_PAGE_ENTRIES 3072
396 /*
397  * 57710/11 we use whole table since we have 8 functions.
398  * 57712 we have only 4 functions, but use same size per func, so only half
399  * of the table is used.
400  */
401 #define ILT_PER_FUNC        (ILT_NUM_PAGE_ENTRIES / 8)
402 #define FUNC_ILT_BASE(func) (func * ILT_PER_FUNC)
403 /*
404  * the phys address is shifted right 12 bits and has an added
405  * 1=valid bit added to the 53rd bit
406  * then since this is a wide register(TM)
407  * we split it into two 32 bit writes
408  */
409 #define ONCHIP_ADDR1(x) ((uint32_t)(((uint64_t)x >> 12) & 0xFFFFFFFF))
410 #define ONCHIP_ADDR2(x) ((uint32_t)((1 << 20) | ((uint64_t)x >> 44)))
411
412 /* L2 header size + 2*VLANs (8 bytes) + LLC SNAP (8 bytes) */
413 #define ETH_HLEN                  14
414 #define ETH_OVERHEAD              (ETH_HLEN + 8 + 8)
415 #define ETH_MIN_PACKET_SIZE       60
416 #define ETH_MAX_PACKET_SIZE       ETHERMTU /* 1500 */
417 #define ETH_MAX_JUMBO_PACKET_SIZE 9600
418 /* TCP with Timestamp Option (32) + IPv6 (40) */
419 #define ETH_MAX_TPA_HEADER_SIZE   72
420
421 /* max supported alignment is 256 (8 shift) */
422 //#define BXE_RX_ALIGN_SHIFT ((CACHE_LINE_SHIFT < 8) ? CACHE_LINE_SHIFT : 8)
423 #define BXE_RX_ALIGN_SHIFT 8
424 /* FW uses 2 cache lines alignment for start packet and size  */
425 #define BXE_FW_RX_ALIGN_START (1 << BXE_RX_ALIGN_SHIFT)
426 #define BXE_FW_RX_ALIGN_END   (1 << BXE_RX_ALIGN_SHIFT)
427
428 #define BXE_PXP_DRAM_ALIGN (BXE_RX_ALIGN_SHIFT - 5) /* XXX ??? */
429
430 struct bxe_bar {
431     struct resource    *resource;
432     int                rid;
433     bus_space_tag_t    tag;
434     bus_space_handle_t handle;
435     vm_offset_t        kva;
436 };
437
438 struct bxe_intr {
439     struct resource *resource;
440     int             rid;
441     void            *tag;
442 };
443
444 /* Used to manage DMA allocations. */
445 struct bxe_dma {
446     struct bxe_adapter  *sc;
447     bus_addr_t        paddr;
448     void              *vaddr;
449     bus_dma_tag_t     tag;
450     bus_dmamap_t      map;
451     bus_dma_segment_t seg;
452     bus_size_t        size;
453     int               nseg;
454     char              msg[32];
455 };
456
457 /* attn group wiring */
458 #define MAX_DYNAMIC_ATTN_GRPS 8
459
460 struct attn_route {
461     uint32_t sig[5];
462 };
463
464 struct iro {
465     uint32_t base;
466     uint16_t m1;
467     uint16_t m2;
468     uint16_t m3;
469     uint16_t size;
470 };
471
472 union bxe_host_hc_status_block {
473     /* pointer to fp status block e2 */
474     struct host_hc_status_block_e2  *e2_sb;
475     /* pointer to fp status block e1x */
476     struct host_hc_status_block_e1x *e1x_sb;
477 };
478
479 union bxe_db_prod {
480     struct doorbell_set_prod data;
481     uint32_t                 raw;
482 };
483
484 struct bxe_sw_tx_bd {
485     struct mbuf  *m;
486     bus_dmamap_t m_map;
487     uint16_t     first_bd;
488     uint8_t      flags;
489 /* set on the first BD descriptor when there is a split BD */
490 #define BXE_TSO_SPLIT_BD (1 << 0)
491 };
492
493 struct bxe_sw_rx_bd {
494     struct mbuf  *m;
495     bus_dmamap_t m_map;
496 };
497
498 struct bxe_sw_tpa_info {
499     struct bxe_sw_rx_bd bd;
500     bus_dma_segment_t   seg;
501     uint8_t             state;
502 #define BXE_TPA_STATE_START 1
503 #define BXE_TPA_STATE_STOP  2
504     uint8_t             placement_offset;
505     uint16_t            parsing_flags;
506     uint16_t            vlan_tag;
507     uint16_t            len_on_bd;
508 };
509
510 /*
511  * This is the HSI fastpath data structure. There can be up to MAX_RSS_CHAIN
512  * instances of the fastpath structure when using multiple queues.
513  */
514 struct bxe_fastpath {
515     /* pointer back to parent structure */
516     struct bxe_adapter *sc;
517 #warning "need to fix up the mtx"
518   /*
519     struct mtx tx_mtx;
520     char       tx_mtx_name[32];
521     struct mtx rx_mtx;
522     char       rx_mtx_name[32];
523   */
524 #define BXE_FP_TX_LOCK(fp)        mtx_lock(&fp->tx_mtx)
525 #define BXE_FP_TX_UNLOCK(fp)      mtx_unlock(&fp->tx_mtx)
526 #define BXE_FP_TX_LOCK_ASSERT(fp) mtx_assert(&fp->tx_mtx, MA_OWNED)
527
528 #define BXE_FP_RX_LOCK(fp)        mtx_lock(&fp->rx_mtx)
529 #define BXE_FP_RX_UNLOCK(fp)      mtx_unlock(&fp->rx_mtx)
530 #define BXE_FP_RX_LOCK_ASSERT(fp) mtx_assert(&fp->rx_mtx, MA_OWNED)
531
532     /* status block */
533     struct bxe_dma                 sb_dma;
534     union bxe_host_hc_status_block status_block;
535
536     /* transmit chain (tx bds) */
537     struct bxe_dma        tx_dma;
538     union eth_tx_bd_types *tx_chain;
539
540     /* receive chain (rx bds) */
541     struct bxe_dma   rx_dma;
542     struct eth_rx_bd *rx_chain;
543
544     /* receive completion queue chain (rcq bds) */
545     struct bxe_dma   rcq_dma;
546     union eth_rx_cqe *rcq_chain;
547
548     /* receive scatter/gather entry chain (for TPA) */
549     struct bxe_dma    rx_sge_dma;
550     struct eth_rx_sge *rx_sge_chain;
551
552     /* tx mbufs */
553     bus_dma_tag_t       tx_mbuf_tag;
554     struct bxe_sw_tx_bd tx_mbuf_chain[TX_BD_TOTAL];
555
556     /* rx mbufs */
557     bus_dma_tag_t       rx_mbuf_tag;
558     struct bxe_sw_rx_bd rx_mbuf_chain[RX_BD_TOTAL];
559     bus_dmamap_t        rx_mbuf_spare_map;
560
561     /* rx sge mbufs */
562     bus_dma_tag_t       rx_sge_mbuf_tag;
563     struct bxe_sw_rx_bd rx_sge_mbuf_chain[RX_SGE_TOTAL];
564     bus_dmamap_t        rx_sge_mbuf_spare_map;
565
566     /* rx tpa mbufs (use the larger size for TPA queue length) */
567     int                    tpa_enable; /* disabled per fastpath upon error */
568     struct bxe_sw_tpa_info rx_tpa_info[ETH_MAX_AGGREGATION_QUEUES_E1H_E2];
569     bus_dmamap_t           rx_tpa_info_mbuf_spare_map;
570     uint64_t               rx_tpa_queue_used;
571 #if 0
572     bus_dmamap_t      rx_tpa_mbuf_map[ETH_MAX_AGGREGATION_QUEUES_E1H_E2];
573     bus_dmamap_t      rx_tpa_mbuf_spare_map;
574     struct mbuf       *rx_tpa_mbuf_ptr[ETH_MAX_AGGREGATION_QUEUES_E1H_E2];
575     bus_dma_segment_t rx_tpa_mbuf_segs[ETH_MAX_AGGREGATION_QUEUES_E1H_E2];
576
577     uint8_t tpa_state[ETH_MAX_AGGREGATION_QUEUES_E1H_E2];
578 #endif
579
580     uint16_t *sb_index_values;
581     uint16_t *sb_running_index;
582     uint32_t ustorm_rx_prods_offset;
583
584     uint8_t igu_sb_id; /* status block number in HW */
585     uint8_t fw_sb_id;  /* status block number in FW */
586
587     uint32_t rx_buf_size;
588     int mbuf_alloc_size;
589
590     int state;
591 #define BXE_FP_STATE_CLOSED  0x01
592 #define BXE_FP_STATE_IRQ     0x02
593 #define BXE_FP_STATE_OPENING 0x04
594 #define BXE_FP_STATE_OPEN    0x08
595 #define BXE_FP_STATE_HALTING 0x10
596 #define BXE_FP_STATE_HALTED  0x20
597
598     /* reference back to this fastpath queue number */
599     uint8_t index; /* this is also the 'cid' */
600 #define FP_IDX(fp) (fp->index)
601
602 #warning "no interrupt taskqueue -- whatever that is"
603     /* interrupt taskqueue (fast) */
604   /*
605     struct task      tq_task;
606     struct taskqueue *tq;
607     char             tq_name[32];
608   */
609
610     /* ethernet client ID (each fastpath set of RX/TX/CQE is a client) */
611     uint8_t cl_id;
612 #define FP_CL_ID(fp) (fp->cl_id)
613     uint8_t cl_qzone_id;
614
615     uint16_t fp_hc_idx;
616
617     /* driver copy of the receive buffer descriptor prod/cons indices */
618     uint16_t rx_bd_prod;
619     uint16_t rx_bd_cons;
620
621     /* driver copy of the receive completion queue prod/cons indices */
622     uint16_t rx_cq_prod;
623     uint16_t rx_cq_cons;
624
625     union bxe_db_prod tx_db;
626
627     /* Transmit packet producer index (used in eth_tx_bd). */
628     uint16_t tx_pkt_prod;
629     uint16_t tx_pkt_cons;
630
631     /* Transmit buffer descriptor producer index. */
632     uint16_t tx_bd_prod;
633     uint16_t tx_bd_cons;
634
635 #if 0
636     /* status block number in hardware */
637     uint8_t sb_id;
638 #define FP_SB_ID(fp) (fp->sb_id)
639
640     /* driver copy of the fastpath CSTORM/USTORM indices */
641     uint16_t fp_c_idx;
642     uint16_t fp_u_idx;
643 #endif
644
645     uint64_t sge_mask[RX_SGE_MASK_LEN];
646     uint16_t rx_sge_prod;
647
648     struct tstorm_per_queue_stats old_tclient;
649     struct ustorm_per_queue_stats old_uclient;
650     struct xstorm_per_queue_stats old_xclient;
651     struct bxe_eth_q_stats        eth_q_stats;
652     struct bxe_eth_q_stats_old    eth_q_stats_old;
653
654     /* Pointer to the receive consumer in the status block */
655     uint16_t *rx_cq_cons_sb;
656
657     /* Pointer to the transmit consumer in the status block */
658     uint16_t *tx_cons_sb;
659
660     /* transmit timeout until chip reset */
661     int watchdog_timer;
662
663     /* Free/used buffer descriptor counters. */
664     //uint16_t used_tx_bd;
665
666     /* Last maximal completed SGE */
667     uint16_t last_max_sge;
668
669     //uint16_t rx_sge_free_idx;
670
671     //uint8_t segs;
672
673 #if __FreeBSD_version >= 800000
674 #define BXE_BR_SIZE 4096
675     struct buf_ring *tx_br;
676 #endif
677 }; /* struct bxe_fastpath */
678
679 /* sriov XXX */
680 #define BXE_MAX_NUM_OF_VFS 64
681 #define BXE_VF_CID_WND     0
682 #define BXE_CIDS_PER_VF    (1 << BXE_VF_CID_WND)
683 #define BXE_CLIENTS_PER_VF 1
684 #define BXE_FIRST_VF_CID   256
685 #define BXE_VF_CIDS        (BXE_MAX_NUM_OF_VFS * BXE_CIDS_PER_VF)
686 #define BXE_VF_ID_INVALID  0xFF
687 #define IS_SRIOV(sc) 0
688
689 #define GET_NUM_VFS_PER_PATH(sc) 0
690 #define GET_NUM_VFS_PER_PF(sc)   0
691
692 /* maximum number of fast-path interrupt contexts */
693 #define FP_SB_MAX_E1x 16
694 #define FP_SB_MAX_E2  HC_SB_MAX_SB_E2
695
696 union cdu_context {
697     struct eth_context eth;
698     char pad[1024];
699 };
700
701 /* CDU host DB constants */
702 #define CDU_ILT_PAGE_SZ_HW 2
703 #define CDU_ILT_PAGE_SZ    (8192 << CDU_ILT_PAGE_SZ_HW) /* 32K */
704 #define ILT_PAGE_CIDS      (CDU_ILT_PAGE_SZ / sizeof(union cdu_context))
705
706 #define CNIC_ISCSI_CID_MAX 256
707 #define CNIC_FCOE_CID_MAX  2048
708 #define CNIC_CID_MAX       (CNIC_ISCSI_CID_MAX + CNIC_FCOE_CID_MAX)
709 #define CNIC_ILT_LINES     DIV_ROUND_UP(CNIC_CID_MAX, ILT_PAGE_CIDS)
710
711 #define QM_ILT_PAGE_SZ_HW  0
712 #define QM_ILT_PAGE_SZ     (4096 << QM_ILT_PAGE_SZ_HW) /* 4K */
713 #define QM_CID_ROUND       1024
714
715 /* TM (timers) host DB constants */
716 #define TM_ILT_PAGE_SZ_HW  0
717 #define TM_ILT_PAGE_SZ     (4096 << TM_ILT_PAGE_SZ_HW) /* 4K */
718 /*#define TM_CONN_NUM        (CNIC_STARTING_CID+CNIC_ISCSI_CXT_MAX) */
719 #define TM_CONN_NUM        1024
720 #define TM_ILT_SZ          (8 * TM_CONN_NUM)
721 #define TM_ILT_LINES       DIV_ROUND_UP(TM_ILT_SZ, TM_ILT_PAGE_SZ)
722
723 /* SRC (Searcher) host DB constants */
724 #define SRC_ILT_PAGE_SZ_HW 0
725 #define SRC_ILT_PAGE_SZ    (4096 << SRC_ILT_PAGE_SZ_HW) /* 4K */
726 #define SRC_HASH_BITS      10
727 #define SRC_CONN_NUM       (1 << SRC_HASH_BITS) /* 1024 */
728 #define SRC_ILT_SZ         (sizeof(struct src_ent) * SRC_CONN_NUM)
729 #define SRC_T2_SZ          SRC_ILT_SZ
730 #define SRC_ILT_LINES      DIV_ROUND_UP(SRC_ILT_SZ, SRC_ILT_PAGE_SZ)
731
732 struct hw_context {
733     struct bxe_dma    vcxt_dma;
734     union cdu_context *vcxt;
735     //bus_addr_t        cxt_mapping;
736     size_t            size;
737 };
738
739 #define SM_RX_ID 0
740 #define SM_TX_ID 1
741
742 /* defines for multiple tx priority indices */
743 #define FIRST_TX_ONLY_COS_INDEX 1
744 #define FIRST_TX_COS_INDEX      0
745
746 #define CID_TO_FP(cid, sc) ((cid) % BXE_NUM_NON_CNIC_QUEUES(sc))
747
748 #define HC_INDEX_ETH_RX_CQ_CONS       1
749 #define HC_INDEX_OOO_TX_CQ_CONS       4
750 #define HC_INDEX_ETH_TX_CQ_CONS_COS0  5
751 #define HC_INDEX_ETH_TX_CQ_CONS_COS1  6
752 #define HC_INDEX_ETH_TX_CQ_CONS_COS2  7
753 #define HC_INDEX_ETH_FIRST_TX_CQ_CONS HC_INDEX_ETH_TX_CQ_CONS_COS0
754
755 /* congestion management fairness mode */
756 #define CMNG_FNS_NONE   0
757 #define CMNG_FNS_MINMAX 1
758
759 /* CMNG constants, as derived from system spec calculations */
760 /* default MIN rate in case VNIC min rate is configured to zero - 100Mbps */
761 #define DEF_MIN_RATE 100
762 /* resolution of the rate shaping timer - 400 usec */
763 #define RS_PERIODIC_TIMEOUT_USEC 400
764 /* number of bytes in single QM arbitration cycle -
765  * coefficient for calculating the fairness timer */
766 #define QM_ARB_BYTES 160000
767 /* resolution of Min algorithm 1:100 */
768 #define MIN_RES 100
769 /* how many bytes above threshold for the minimal credit of Min algorithm*/
770 #define MIN_ABOVE_THRESH 32768
771 /* fairness algorithm integration time coefficient -
772  * for calculating the actual Tfair */
773 #define T_FAIR_COEF ((MIN_ABOVE_THRESH + QM_ARB_BYTES) * 8 * MIN_RES)
774 /* memory of fairness algorithm - 2 cycles */
775 #define FAIR_MEM 2
776
777 #define HC_SEG_ACCESS_DEF   0 /* Driver decision 0-3 */
778 #define HC_SEG_ACCESS_ATTN  4
779 #define HC_SEG_ACCESS_NORM  0 /* Driver decision 0-1 */
780
781 /*
782  * The total number of L2 queues, MSIX vectors and HW contexts (CIDs) is
783  * control by the number of fast-path status blocks supported by the
784  * device (HW/FW). Each fast-path status block (FP-SB) aka non-default
785  * status block represents an independent interrupts context that can
786  * serve a regular L2 networking queue. However special L2 queues such
787  * as the FCoE queue do not require a FP-SB and other components like
788  * the CNIC may consume FP-SB reducing the number of possible L2 queues
789  *
790  * If the maximum number of FP-SB available is X then:
791  * a. If CNIC is supported it consumes 1 FP-SB thus the max number of
792  *    regular L2 queues is Y=X-1
793  * b. in MF mode the actual number of L2 queues is Y= (X-1/MF_factor)
794  * c. If the FCoE L2 queue is supported the actual number of L2 queues
795  *    is Y+1
796  * d. The number of irqs (MSIX vectors) is either Y+1 (one extra for
797  *    slow-path interrupts) or Y+2 if CNIC is supported (one additional
798  *    FP interrupt context for the CNIC).
799  * e. The number of HW context (CID count) is always X or X+1 if FCoE
800  *    L2 queue is supported. the cid for the FCoE L2 queue is always X.
801  *
802  * So this is quite simple for now as no ULPs are supported yet. :-)
803  */
804 #define BXE_NUM_QUEUES(sc)          ((sc)->num_queues)
805 #define BXE_NUM_ETH_QUEUES(sc)      BXE_NUM_QUEUES(sc)
806 #define BXE_NUM_NON_CNIC_QUEUES(sc) BXE_NUM_QUEUES(sc)
807 #define BXE_NUM_RX_QUEUES(sc)       BXE_NUM_QUEUES(sc)
808
809 #define FOR_EACH_QUEUE(sc, var)                          \
810     for ((var) = 0; (var) < BXE_NUM_QUEUES(sc); (var)++)
811
812 #define FOR_EACH_NONDEFAULT_QUEUE(sc, var)               \
813     for ((var) = 1; (var) < BXE_NUM_QUEUES(sc); (var)++)
814
815 #define FOR_EACH_ETH_QUEUE(sc, var)                          \
816     for ((var) = 0; (var) < BXE_NUM_ETH_QUEUES(sc); (var)++)
817
818 #define FOR_EACH_NONDEFAULT_ETH_QUEUE(sc, var)               \
819     for ((var) = 1; (var) < BXE_NUM_ETH_QUEUES(sc); (var)++)
820
821 #define FOR_EACH_COS_IN_TX_QUEUE(sc, var)           \
822     for ((var) = 0; (var) < (sc)->max_cos; (var)++)
823
824 #define FOR_EACH_CNIC_QUEUE(sc, var)     \
825     for ((var) = BXE_NUM_ETH_QUEUES(sc); \
826          (var) < BXE_NUM_QUEUES(sc);     \
827          (var)++)
828
829 enum {
830     OOO_IDX_OFFSET,
831     FCOE_IDX_OFFSET,
832     FWD_IDX_OFFSET,
833 };
834
835 #define FCOE_IDX(sc)              (BXE_NUM_NON_CNIC_QUEUES(sc) + FCOE_IDX_OFFSET)
836 #define bxe_fcoe_fp(sc)           (&sc->fp[FCOE_IDX(sc)])
837 #define bxe_fcoe(sc, var)         (bxe_fcoe_fp(sc)->var)
838 #define bxe_fcoe_inner_sp_obj(sc) (&sc->sp_objs[FCOE_IDX(sc)])
839 #define bxe_fcoe_sp_obj(sc, var)  (bxe_fcoe_inner_sp_obj(sc)->var)
840 #define bxe_fcoe_tx(sc, var)      (bxe_fcoe_fp(sc)->txdata_ptr[FIRST_TX_COS_INDEX]->var)
841
842 #define OOO_IDX(sc)               (BXE_NUM_NON_CNIC_QUEUES(sc) + OOO_IDX_OFFSET)
843 #define bxe_ooo_fp(sc)            (&sc->fp[OOO_IDX(sc)])
844 #define bxe_ooo(sc, var)          (bxe_ooo_fp(sc)->var)
845 #define bxe_ooo_inner_sp_obj(sc)  (&sc->sp_objs[OOO_IDX(sc)])
846 #define bxe_ooo_sp_obj(sc, var)   (bxe_ooo_inner_sp_obj(sc)->var)
847
848 #define FWD_IDX(sc)               (BXE_NUM_NON_CNIC_QUEUES(sc) + FWD_IDX_OFFSET)
849 #define bxe_fwd_fp(sc)            (&sc->fp[FWD_IDX(sc)])
850 #define bxe_fwd(sc, var)          (bxe_fwd_fp(sc)->var)
851 #define bxe_fwd_inner_sp_obj(sc)  (&sc->sp_objs[FWD_IDX(sc)])
852 #define bxe_fwd_sp_obj(sc, var)   (bxe_fwd_inner_sp_obj(sc)->var)
853 #define bxe_fwd_txdata(fp)        (fp->txdata_ptr[FIRST_TX_COS_INDEX])
854
855 #define IS_ETH_FP(fp)    ((fp)->index < BXE_NUM_ETH_QUEUES((fp)->sc))
856 #define IS_FCOE_FP(fp)   ((fp)->index == FCOE_IDX((fp)->sc))
857 #define IS_FCOE_IDX(idx) ((idx) == FCOE_IDX(sc))
858 #define IS_FWD_FP(fp)    ((fp)->index == FWD_IDX((fp)->sc))
859 #define IS_FWD_IDX(idx)  ((idx) == FWD_IDX(sc))
860 #define IS_OOO_FP(fp)    ((fp)->index == OOO_IDX((fp)->sc))
861 #define IS_OOO_IDX(idx)  ((idx) == OOO_IDX(sc))
862
863 enum {
864     BXE_PORT_QUERY_IDX,
865     BXE_PF_QUERY_IDX,
866     BXE_FCOE_QUERY_IDX,
867     BXE_FIRST_QUEUE_QUERY_IDX,
868 };
869
870 struct bxe_fw_stats_req {
871     struct stats_query_header hdr;
872     struct stats_query_entry  query[FP_SB_MAX_E1x +
873                                     BXE_FIRST_QUEUE_QUERY_IDX];
874 };
875
876 struct bxe_fw_stats_data {
877     struct stats_counter          storm_counters;
878     struct per_port_stats         port;
879     struct per_pf_stats           pf;
880     //struct fcoe_statistics_params fcoe;
881     struct per_queue_stats        queue_stats[1];
882 };
883
884 /* IGU MSIX STATISTICS on 57712: 64 for VFs; 4 for PFs; 4 for Attentions */
885 #define BXE_IGU_STAS_MSG_VF_CNT 64
886 #define BXE_IGU_STAS_MSG_PF_CNT 4
887
888 #define MAX_DMAE_C 8
889
890 /*
891  * For the main interface up/down code paths, a not-so-fine-grained CORE
892  * mutex lock is used. Inside this code are various calls to kernel routines
893  * that can cause a sleep to occur. Namely memory allocations and taskqueue
894  * handling. If using an MTX lock we are *not* allowed to sleep but we can
895  * with an SX lock. This define forces the CORE lock to use and SX lock.
896  * Undefine this and an MTX lock will be used instead. Note that the IOCTL
897  * path can cause problems since it's called by a non-sleepable thread. To
898  * alleviate a potential sleep, any IOCTL processing that results in the
899  * chip/interface being started/stopped/reinitialized, the actual work is
900  * offloaded to a taskqueue.
901  */
902 #define BXE_CORE_LOCK_SX
903
904 /*
905  * This is the slowpath data structure. It is mapped into non-paged memory
906  * so that the hardware can access it's contents directly and must be page
907  * aligned.
908  */
909 struct bxe_slowpath {
910
911 #if 0
912     /*
913      * The cdu_context array MUST be the first element in this
914      * structure. It is used during the leading edge ramrod
915      * operation.
916      */
917     union cdu_context context[MAX_CONTEXT];
918
919     /* Used as a DMA source for MAC configuration. */
920     struct mac_configuration_cmd    mac_config;
921     struct mac_configuration_cmd    mcast_config;
922 #endif
923
924     /* used by the DMAE command executer */
925     struct dmae_command dmae[MAX_DMAE_C];
926
927     /* statistics completion */
928     uint32_t stats_comp;
929
930     /* firmware defined statistics blocks */
931     union mac_stats        mac_stats;
932     struct nig_stats       nig_stats;
933     struct host_port_stats port_stats;
934     struct host_func_stats func_stats;
935     //struct host_func_stats func_stats_base;
936
937     /* DMAE completion value and data source/sink */
938     uint32_t wb_comp;
939     uint32_t wb_data[4];
940
941     union {
942         struct mac_configuration_cmd          e1x;
943         struct eth_classify_rules_ramrod_data e2;
944     } mac_rdata;
945
946     union {
947         struct tstorm_eth_mac_filter_config e1x;
948         struct eth_filter_rules_ramrod_data e2;
949     } rx_mode_rdata;
950
951     struct eth_rss_update_ramrod_data rss_rdata;
952
953     union {
954         struct mac_configuration_cmd           e1;
955         struct eth_multicast_rules_ramrod_data e2;
956     } mcast_rdata;
957
958     union {
959         struct function_start_data        func_start;
960         struct flow_control_configuration pfc_config; /* for DCBX ramrod */
961     } func_rdata;
962
963     /* Queue State related ramrods */
964     union {
965         struct client_init_ramrod_data   init_data;
966         struct client_update_ramrod_data update_data;
967     } q_rdata;
968
969     /*
970      * AFEX ramrod can not be a part of func_rdata union because these
971      * events might arrive in parallel to other events from func_rdata.
972      * If they were defined in the same union the data can get corrupted.
973      */
974     struct afex_vif_list_ramrod_data func_afex_rdata;
975
976     union drv_info_to_mcp drv_info_to_mcp;
977 }; /* struct bxe_slowpath */
978
979 /*
980  * Port specifc data structure.
981  */
982 struct bxe_port {
983     /*
984      * Port Management Function (for 57711E only).
985      * When this field is set the driver instance is
986      * responsible for managing port specifc
987      * configurations such as handling link attentions.
988      */
989     uint32_t pmf;
990
991     /* Ethernet maximum transmission unit. */
992     uint16_t ether_mtu;
993
994     uint32_t link_config[ELINK_LINK_CONFIG_SIZE];
995
996     uint32_t ext_phy_config;
997
998     /* Port feature config.*/
999     uint32_t config;
1000
1001     /* Defines the features supported by the PHY. */
1002     uint32_t supported[ELINK_LINK_CONFIG_SIZE];
1003
1004     /* Defines the features advertised by the PHY. */
1005     uint32_t advertising[ELINK_LINK_CONFIG_SIZE];
1006 #define ADVERTISED_10baseT_Half    (1 << 1)
1007 #define ADVERTISED_10baseT_Full    (1 << 2)
1008 #define ADVERTISED_100baseT_Half   (1 << 3)
1009 #define ADVERTISED_100baseT_Full   (1 << 4)
1010 #define ADVERTISED_1000baseT_Half  (1 << 5)
1011 #define ADVERTISED_1000baseT_Full  (1 << 6)
1012 #define ADVERTISED_TP              (1 << 7)
1013 #define ADVERTISED_FIBRE           (1 << 8)
1014 #define ADVERTISED_Autoneg         (1 << 9)
1015 #define ADVERTISED_Asym_Pause      (1 << 10)
1016 #define ADVERTISED_Pause           (1 << 11)
1017 #define ADVERTISED_2500baseX_Full  (1 << 15)
1018 #define ADVERTISED_10000baseT_Full (1 << 16)
1019
1020     uint32_t    phy_addr;
1021
1022 #warning "no phy mtx"
1023     /* Used to synchronize phy accesses. *
1024     struct mtx  phy_mtx;
1025     char        phy_mtx_name[32];
1026     */
1027
1028 #define BXE_PHY_LOCK(sc)          mtx_lock(&sc->port.phy_mtx)
1029 #define BXE_PHY_UNLOCK(sc)        mtx_unlock(&sc->port.phy_mtx)
1030 #define BXE_PHY_LOCK_ASSERT(sc)   mtx_assert(&sc->port.phy_mtx, MA_OWNED)
1031
1032     /*
1033      * MCP scratchpad address for port specific statistics.
1034      * The device is responsible for writing statistcss
1035      * back to the MCP for use with management firmware such
1036      * as UMP/NC-SI.
1037      */
1038     uint32_t port_stx;
1039
1040     struct nig_stats old_nig_stats;
1041 }; /* struct bxe_port */
1042
1043 struct bxe_mf_info {
1044     uint32_t mf_config[E1HVN_MAX];
1045
1046     uint32_t vnics_per_port;   /* 1, 2 or 4 */
1047     uint32_t multi_vnics_mode; /* can be set even if vnics_per_port = 1 */
1048     uint32_t path_has_ovlan;   /* MF mode in the path (can be different than the MF mode of the function */
1049
1050 #define IS_MULTI_VNIC(sc)  ((sc)->devinfo.mf_info.multi_vnics_mode)
1051 #define VNICS_PER_PORT(sc) ((sc)->devinfo.mf_info.vnics_per_port)
1052 #define VNICS_PER_PATH(sc)                                  \
1053     ((sc)->devinfo.mf_info.vnics_per_port *                 \
1054      ((CHIP_PORT_MODE(sc) == CHIP_4_PORT_MODE) ? 2 : 1 ))
1055
1056     uint8_t min_bw[MAX_VNIC_NUM];
1057     uint8_t max_bw[MAX_VNIC_NUM];
1058
1059     uint16_t ext_id; /* vnic outer vlan or VIF ID */
1060 #define VALID_OVLAN(ovlan) ((ovlan) <= 4096)
1061 #define INVALID_VIF_ID 0xFFFF
1062 #define OVLAN(sc) ((sc)->devinfo.mf_info.ext_id)
1063 #define VIF_ID(sc) ((sc)->devinfo.mf_info.ext_id)
1064
1065     uint16_t default_vlan;
1066 #define NIV_DEFAULT_VLAN(sc) ((sc)->devinfo.mf_info.default_vlan)
1067
1068     uint8_t niv_allowed_priorities;
1069 #define NIV_ALLOWED_PRIORITIES(sc) ((sc)->devinfo.mf_info.niv_allowed_priorities)
1070
1071     uint8_t niv_default_cos;
1072 #define NIV_DEFAULT_COS(sc) ((sc)->devinfo.mf_info.niv_default_cos)
1073
1074     uint8_t niv_mba_enabled;
1075
1076     enum mf_cfg_afex_vlan_mode afex_vlan_mode;
1077 #define AFEX_VLAN_MODE(sc) ((sc)->devinfo.mf_info.afex_vlan_mode)
1078     int                        afex_def_vlan_tag;
1079     uint32_t                   pending_max;
1080
1081     uint16_t flags;
1082 #define MF_INFO_VALID_MAC       0x0001
1083
1084     uint8_t mf_mode; /* Switch-Dependent or Switch-Independent */
1085 #define IS_MF(sc)                        \
1086     (IS_MULTI_VNIC(sc) &&                \
1087      ((sc)->devinfo.mf_info.mf_mode != 0))
1088 #define IS_MF_SD(sc)                                     \
1089     (IS_MULTI_VNIC(sc) &&                                \
1090      ((sc)->devinfo.mf_info.mf_mode == MULTI_FUNCTION_SD))
1091 #define IS_MF_SI(sc)                                     \
1092     (IS_MULTI_VNIC(sc) &&                                \
1093      ((sc)->devinfo.mf_info.mf_mode == MULTI_FUNCTION_SI))
1094 #define IS_MF_AFEX(sc)                              \
1095     (IS_MULTI_VNIC(sc) &&                           \
1096      ((sc)->devinfo.mf_info.mf_mode == MULTI_FUNCTION_AFEX))
1097 #define IS_MF_SD_MODE(sc)   IS_MF_SD(sc)
1098 #define IS_MF_SI_MODE(sc)   IS_MF_SI(sc)
1099 #define IS_MF_AFEX_MODE(sc) IS_MF_AFEX(sc)
1100
1101     uint32_t mf_protos_supported;
1102     #define MF_PROTO_SUPPORT_ETHERNET 0x1
1103     #define MF_PROTO_SUPPORT_ISCSI    0x2
1104     #define MF_PROTO_SUPPORT_FCOE     0x4
1105 }; /* struct bxe_mf_info */
1106
1107 /* Device information data structure. */
1108 struct bxe_devinfo {
1109     /* PCIe info */
1110     uint16_t vendor_id;
1111     uint16_t device_id;
1112     uint16_t subvendor_id;
1113     uint16_t subdevice_id;
1114
1115     /*
1116      * chip_id = 0b'CCCCCCCCCCCCCCCCRRRRMMMMMMMMBBBB'
1117      *   C = Chip Number   (bits 16-31)
1118      *   R = Chip Revision (bits 12-15)
1119      *   M = Chip Metal    (bits 4-11)
1120      *   B = Chip Bond ID  (bits 0-3)
1121      */
1122     uint32_t chip_id;
1123 #define CHIP_ID(sc)           0 /*((sc)->devinfo.chip_id & 0xffff0000)*/
1124 #define CHIP_NUM(sc)          0 /*((sc)->devinfo.chip_id >> 16)*/
1125 /* device ids */
1126 #define CHIP_NUM_57710        0x164e
1127 #define CHIP_NUM_57711        0x164f
1128 #define CHIP_NUM_57711E       0x1650
1129 #define CHIP_NUM_57712        0x1662
1130 #define CHIP_NUM_57712_MF     0x1663
1131 #define CHIP_NUM_57712_VF     0x166f
1132 #define CHIP_NUM_57800        0x168a
1133 #define CHIP_NUM_57800_MF     0x16a5
1134 #define CHIP_NUM_57800_VF     0x16a9
1135 #define CHIP_NUM_57810        0x168e
1136 #define CHIP_NUM_57810_MF     0x16ae
1137 #define CHIP_NUM_57810_VF     0x16af
1138 #define CHIP_NUM_57811        0x163d
1139 #define CHIP_NUM_57811_MF     0x163e
1140 #define CHIP_NUM_57811_VF     0x163f
1141 #define CHIP_NUM_57840_OBS    0x168d
1142 #define CHIP_NUM_57840_OBS_MF 0x16ab
1143 #define CHIP_NUM_57840_4_10   0x16a1
1144 #define CHIP_NUM_57840_2_20   0x16a2
1145 #define CHIP_NUM_57840_MF     0x16a4
1146 #define CHIP_NUM_57840_VF     0x16ad
1147
1148 #define CHIP_REV_SHIFT      12
1149 #define CHIP_REV_MASK       (0xF << CHIP_REV_SHIFT)
1150 #define CHIP_REV(sc)        ((sc)->devinfo.chip_id & CHIP_REV_MASK)
1151
1152 #define CHIP_REV_Ax         (0x0 << CHIP_REV_SHIFT)
1153 #define CHIP_REV_Bx         (0x1 << CHIP_REV_SHIFT)
1154 #define CHIP_REV_Cx         (0x2 << CHIP_REV_SHIFT)
1155
1156 #define CHIP_REV_IS_SLOW(sc)    \
1157     (CHIP_REV(sc) > 0x00005000)
1158 #define CHIP_REV_IS_FPGA(sc)                              \
1159     (CHIP_REV_IS_SLOW(sc) && (CHIP_REV(sc) & 0x00001000))
1160 #define CHIP_REV_IS_EMUL(sc)                               \
1161     (CHIP_REV_IS_SLOW(sc) && !(CHIP_REV(sc) & 0x00001000))
1162 #define CHIP_REV_IS_ASIC(sc) \
1163     (!CHIP_REV_IS_SLOW(sc))
1164
1165 #define CHIP_METAL(sc)      ((sc->devinfo.chip_id) & 0x00000ff0)
1166 #define CHIP_BOND_ID(sc)    ((sc->devinfo.chip_id) & 0x0000000f)
1167
1168 #define CHIP_IS_E1(sc)      (CHIP_NUM(sc) == CHIP_NUM_57710)
1169 #define CHIP_IS_57710(sc)   (CHIP_NUM(sc) == CHIP_NUM_57710)
1170 #define CHIP_IS_57711(sc)   (CHIP_NUM(sc) == CHIP_NUM_57711)
1171 #define CHIP_IS_57711E(sc)  (CHIP_NUM(sc) == CHIP_NUM_57711E)
1172 #define CHIP_IS_E1H(sc)     ((CHIP_IS_57711(sc)) || \
1173                              (CHIP_IS_57711E(sc)))
1174 #define CHIP_IS_E1x(sc)     (CHIP_IS_E1((sc)) || \
1175                              CHIP_IS_E1H((sc)))
1176
1177 #define CHIP_IS_57712(sc)    (CHIP_NUM(sc) == CHIP_NUM_57712)
1178 #define CHIP_IS_57712_MF(sc) (CHIP_NUM(sc) == CHIP_NUM_57712_MF)
1179 #define CHIP_IS_57712_VF(sc) (CHIP_NUM(sc) == CHIP_NUM_57712_VF)
1180 #define CHIP_IS_E2(sc)       (CHIP_IS_57712(sc) ||  \
1181                               CHIP_IS_57712_MF(sc))
1182
1183 #define CHIP_IS_57800(sc)    (CHIP_NUM(sc) == CHIP_NUM_57800)
1184 #define CHIP_IS_57800_MF(sc) (CHIP_NUM(sc) == CHIP_NUM_57800_MF)
1185 #define CHIP_IS_57800_VF(sc) (CHIP_NUM(sc) == CHIP_NUM_57800_VF)
1186 #define CHIP_IS_57810(sc)    (CHIP_NUM(sc) == CHIP_NUM_57810)
1187 #define CHIP_IS_57810_MF(sc) (CHIP_NUM(sc) == CHIP_NUM_57810_MF)
1188 #define CHIP_IS_57810_VF(sc) (CHIP_NUM(sc) == CHIP_NUM_57810_VF)
1189 #define CHIP_IS_57811(sc)    (CHIP_NUM(sc) == CHIP_NUM_57811)
1190 #define CHIP_IS_57811_MF(sc) (CHIP_NUM(sc) == CHIP_NUM_57811_MF)
1191 #define CHIP_IS_57811_VF(sc) (CHIP_NUM(sc) == CHIP_NUM_57811_VF)
1192 #define CHIP_IS_57840(sc)    ((CHIP_NUM(sc) == CHIP_NUM_57840_OBS)  || \
1193                               (CHIP_NUM(sc) == CHIP_NUM_57840_4_10) || \
1194                               (CHIP_NUM(sc) == CHIP_NUM_57840_2_20))
1195 #define CHIP_IS_57840_MF(sc) ((CHIP_NUM(sc) == CHIP_NUM_57840_OBS_MF) || \
1196                               (CHIP_NUM(sc) == CHIP_NUM_57840_MF))
1197 #define CHIP_IS_57840_VF(sc) (CHIP_NUM(sc) == CHIP_NUM_57840_VF)
1198
1199 #define CHIP_IS_E3(sc)      (CHIP_IS_57800(sc)    || \
1200                              CHIP_IS_57800_MF(sc) || \
1201                              CHIP_IS_57800_VF(sc) || \
1202                              CHIP_IS_57810(sc)    || \
1203                              CHIP_IS_57810_MF(sc) || \
1204                              CHIP_IS_57810_VF(sc) || \
1205                              CHIP_IS_57811(sc)    || \
1206                              CHIP_IS_57811_MF(sc) || \
1207                              CHIP_IS_57811_VF(sc) || \
1208                              CHIP_IS_57840(sc)    || \
1209                              CHIP_IS_57840_MF(sc) || \
1210                              CHIP_IS_57840_VF(sc))
1211 #define CHIP_IS_E3A0(sc)    (CHIP_IS_E3(sc) &&              \
1212                              (CHIP_REV(sc) == CHIP_REV_Ax))
1213 #define CHIP_IS_E3B0(sc)    (CHIP_IS_E3(sc) &&              \
1214                              (CHIP_REV(sc) == CHIP_REV_Bx))
1215
1216 #define USES_WARPCORE(sc)   (CHIP_IS_E3(sc))
1217 #define CHIP_IS_E2E3(sc)    (CHIP_IS_E2(sc) || \
1218                              CHIP_IS_E3(sc))
1219
1220 #define CHIP_IS_MF_CAP(sc)  (CHIP_IS_57711E(sc)  ||  \
1221                              CHIP_IS_57712_MF(sc) || \
1222                              CHIP_IS_E3(sc))
1223
1224 #define IS_VF(sc)           (CHIP_IS_57712_VF(sc) || \
1225                              CHIP_IS_57800_VF(sc) || \
1226                              CHIP_IS_57810_VF(sc) || \
1227                              CHIP_IS_57840_VF(sc))
1228 #define IS_PF(sc)           (!IS_VF(sc))
1229
1230 /*
1231  * This define is used in two main places:
1232  * 1. In the early stages of nic_load, to know if to configure Parser/Searcher
1233  * to nic-only mode or to offload mode. Offload mode is configured if either
1234  * the chip is E1x (where NIC_MODE register is not applicable), or if cnic
1235  * already registered for this port (which means that the user wants storage
1236  * services).
1237  * 2. During cnic-related load, to know if offload mode is already configured
1238  * in the HW or needs to be configrued. Since the transition from nic-mode to
1239  * offload-mode in HW causes traffic coruption, nic-mode is configured only
1240  * in ports on which storage services where never requested.
1241  */
1242 #define CONFIGURE_NIC_MODE(sc) (!CHIP_IS_E1x(sc) && !CNIC_ENABLED(sc))
1243
1244     uint8_t  chip_port_mode;
1245 #define CHIP_4_PORT_MODE        0x0
1246 #define CHIP_2_PORT_MODE        0x1
1247 #define CHIP_PORT_MODE_NONE     0x2
1248 #define CHIP_PORT_MODE(sc)      ((sc)->devinfo.chip_port_mode)
1249 #define CHIP_IS_MODE_4_PORT(sc) (CHIP_PORT_MODE(sc) == CHIP_4_PORT_MODE)
1250
1251     uint8_t int_block;
1252 #define INT_BLOCK_HC            0
1253 #define INT_BLOCK_IGU           1
1254 #define INT_BLOCK_MODE_NORMAL   0
1255 #define INT_BLOCK_MODE_BW_COMP  2
1256 #define CHIP_INT_MODE_IS_NBC(sc)                          \
1257     (!CHIP_IS_E1x(sc) &&                                  \
1258      !((sc)->devinfo.int_block & INT_BLOCK_MODE_BW_COMP))
1259 #define CHIP_INT_MODE_IS_BC(sc) (!CHIP_INT_MODE_IS_NBC(sc))
1260
1261     uint32_t shmem_base;
1262     uint32_t shmem2_base;
1263     uint32_t bc_ver;
1264     char bc_ver_str[32];
1265     uint32_t mf_cfg_base; /* bootcode shmem address in BAR memory */
1266 #warning "bxe_mf_info"
1267   //    struct bxe_mf_info mf_info;
1268
1269     int flash_size;
1270 #define NVRAM_1MB_SIZE      0x20000
1271 #define NVRAM_TIMEOUT_COUNT 30000
1272 #define NVRAM_PAGE_SIZE     256
1273
1274     /* PCIe capability information */
1275     uint32_t pcie_cap_flags;
1276 #define BXE_PM_CAPABLE_FLAG     0x00000001
1277 #define BXE_PCIE_CAPABLE_FLAG   0x00000002
1278 #define BXE_MSI_CAPABLE_FLAG    0x00000004
1279 #define BXE_MSIX_CAPABLE_FLAG   0x00000008
1280     uint16_t pcie_pm_cap_reg;
1281     uint16_t pcie_pcie_cap_reg;
1282     //uint16_t pcie_devctl;
1283     uint16_t pcie_link_width;
1284     uint16_t pcie_link_speed;
1285     uint16_t pcie_msi_cap_reg;
1286     uint16_t pcie_msix_cap_reg;
1287
1288     /* device configuration read from bootcode shared memory */
1289     uint32_t hw_config;
1290     uint32_t hw_config2;
1291 }; /* struct bxe_devinfo */
1292
1293 struct bxe_sp_objs {
1294     struct ecore_vlan_mac_obj mac_obj; /* MACs object */
1295     struct ecore_queue_sp_obj q_obj; /* Queue State object */
1296 }; /* struct bxe_sp_objs */
1297
1298 /*
1299  * Data that will be used to create a link report message. We will keep the
1300  * data used for the last link report in order to prevent reporting the same
1301  * link parameters twice.
1302  */
1303 struct bxe_link_report_data {
1304     uint16_t      line_speed;        /* Effective line speed */
1305     unsigned long link_report_flags; /* BXE_LINK_REPORT_XXX flags */
1306 };
1307 enum {
1308     BXE_LINK_REPORT_FULL_DUPLEX,
1309     BXE_LINK_REPORT_LINK_DOWN,
1310     BXE_LINK_REPORT_RX_FC_ON,
1311     BXE_LINK_REPORT_TX_FC_ON
1312 };
1313
1314 /* Top level device private data structure. */
1315 #warning "need to fix up device private"
1316 struct bxe_adapter {
1317     /*
1318      * First entry must be a pointer to the BSD ifnet struct which
1319      * has a first element of 'void *if_softc' (which is us). XXX
1320      */
1321     if_t            ifp;
1322         /* OS defined structs */
1323         struct net_device *netdev;
1324         struct pci_device *pdev;
1325         //struct net_device_stats net_stats;
1326 #warning "no ifmedia. "
1327   // struct ifmedia  ifmedia; /* network interface media structure */
1328     int             media;
1329
1330     int             state; /* device state */
1331 #define BXE_STATE_CLOSED                 0x0000
1332 #define BXE_STATE_OPENING_WAITING_LOAD   0x1000
1333 #define BXE_STATE_OPENING_WAITING_PORT   0x2000
1334 #define BXE_STATE_OPEN                   0x3000
1335 #define BXE_STATE_CLOSING_WAITING_HALT   0x4000
1336 #define BXE_STATE_CLOSING_WAITING_DELETE 0x5000
1337 #define BXE_STATE_CLOSING_WAITING_UNLOAD 0x6000
1338 #define BXE_STATE_DISABLED               0xD000
1339 #define BXE_STATE_DIAG                   0xE000
1340 #define BXE_STATE_ERROR                  0xF000
1341
1342     int flags;
1343 #define BXE_ONE_PORT_FLAG    0x00000001
1344 #define BXE_NO_ISCSI         0x00000002
1345 #define BXE_NO_FCOE          0x00000004
1346 #define BXE_ONE_PORT(sc)     (sc->flags & BXE_ONE_PORT_FLAG)
1347 //#define BXE_NO_WOL_FLAG      0x00000008
1348 //#define BXE_USING_DAC_FLAG   0x00000010
1349 //#define BXE_USING_MSIX_FLAG  0x00000020
1350 //#define BXE_USING_MSI_FLAG   0x00000040
1351 //#define BXE_DISABLE_MSI_FLAG 0x00000080
1352 #define BXE_NO_MCP_FLAG      0x00000200
1353 #define BXE_NOMCP(sc)        (sc->flags & BXE_NO_MCP_FLAG)
1354 //#define BXE_SAFC_TX_FLAG     0x00000400
1355 #define BXE_MF_FUNC_DIS      0x00000800
1356 #define BXE_TX_SWITCHING     0x00001000
1357
1358     unsigned long debug; /* per-instance debug logging config */
1359
1360 #define MAX_BARS 5
1361     struct bxe_bar bar[MAX_BARS]; /* map BARs 0, 2, 4 */
1362
1363     uint16_t doorbell_size;
1364
1365 #warning "no timer callout"
1366     /* periodic timer callout */
1367 #define PERIODIC_STOP 0
1368 #define PERIODIC_GO   1
1369   /*    volatile unsigned long periodic_flags;
1370     struct callout         periodic_callout;
1371   */
1372     /* chip start/stop/reset taskqueue */
1373 #define CHIP_TQ_NONE   0
1374 #define CHIP_TQ_START  1
1375 #define CHIP_TQ_STOP   2
1376 #define CHIP_TQ_REINIT 3
1377     volatile unsigned long chip_tq_flags;
1378 #warning "no chip_tq_task or other tasks from here on down"
1379 #if 0
1380   struct task            chip_tq_task;
1381   struct taskqueue       *chip_tq;
1382   char                   chip_tq_name[32];
1383
1384     /* slowpath interrupt taskqueue */
1385     struct task      sp_tq_task;
1386     struct taskqueue *sp_tq;
1387     char             sp_tq_name[32];
1388
1389     /* set rx_mode asynchronous taskqueue */
1390     struct task      rx_mode_tq_task;
1391     struct taskqueue *rx_mode_tq;
1392     char             rx_mode_tq_name[32];
1393
1394     struct bxe_fastpath fp[MAX_RSS_CHAINS];
1395     struct bxe_sp_objs  sp_objs[MAX_RSS_CHAINS];
1396
1397     device_t dev;  /* parent device handle */
1398 #endif
1399     uint8_t  unit; /* driver instance number */
1400
1401     int pcie_bus;    /* PCIe bus number */
1402     int pcie_device; /* PCIe device/slot number */
1403     int pcie_func;   /* PCIe function number */
1404
1405     uint8_t pfunc_rel; /* function relative */
1406     uint8_t pfunc_abs; /* function absolute */
1407     uint8_t path_id;   /* function absolute */
1408 #define SC_PATH(sc)     (sc->path_id)
1409 #define SC_PORT(sc)     (sc->pfunc_rel & 1)
1410 #define SC_FUNC(sc)     (sc->pfunc_rel)
1411 #define SC_ABS_FUNC(sc) (sc->pfunc_abs)
1412 #define SC_VN(sc)       (sc->pfunc_rel >> 1)
1413 #define SC_L_ID(sc)     (SC_VN(sc) << 2)
1414 #define PORT_ID(sc)     SC_PORT(sc)
1415 #define PATH_ID(sc)     SC_PATH(sc)
1416 #define VNIC_ID(sc)     SC_VN(sc)
1417 #define FUNC_ID(sc)     SC_FUNC(sc)
1418 #define ABS_FUNC_ID(sc) SC_ABS_FUNC(sc)
1419 #define SC_FW_MB_IDX_VN(sc, vn)                                
1420 #if 0
1421 \
1422     (SC_PORT(sc) + (vn) *                                      \
1423      ((CHIP_IS_E1x(sc) || (CHIP_IS_MODE_4_PORT(sc))) ? 2 : 1))
1424 #endif
1425
1426 #define SC_FW_MB_IDX(sc) SC_FW_MB_IDX_VN(sc, SC_VN(sc))
1427
1428     int if_capen; /* enabled interface capabilities */
1429
1430 #warning "no bxe_devinfo"
1431   //    struct bxe_devinfo devinfo;
1432     char fw_ver_str[32];
1433     char mf_mode_str[32];
1434     char pci_link_str[32];
1435 #warning "iro_array"
1436   //    const struct iro *iro_array;
1437
1438 #warning "no locking of any kind"
1439 #if 0
1440 #ifdef BXE_CORE_LOCK_SX
1441     struct sx      core_sx;
1442     char           core_sx_name[32];
1443 #else
1444     struct mtx     core_mtx;
1445     char           core_mtx_name[32];
1446 #endif
1447     struct mtx     sp_mtx;
1448     char           sp_mtx_name[32];
1449     struct mtx     dmae_mtx;
1450     char           dmae_mtx_name[32];
1451     struct mtx     fwmb_mtx;
1452     char           fwmb_mtx_name[32];
1453     struct mtx     print_mtx;
1454     char           print_mtx_name[32];
1455     struct mtx     stats_mtx;
1456     char           stats_mtx_name[32];
1457     struct mtx     mcast_mtx;
1458     char           mcast_mtx_name[32];
1459 #endif
1460 #ifdef BXE_CORE_LOCK_SX
1461 #define BXE_CORE_TRYLOCK(sc)      sx_try_xlock(&sc->core_sx)
1462 #define BXE_CORE_LOCK(sc)         sx_xlock(&sc->core_sx)
1463 #define BXE_CORE_UNLOCK(sc)       sx_xunlock(&sc->core_sx)
1464 #define BXE_CORE_LOCK_ASSERT(sc)  sx_assert(&sc->core_sx, SA_XLOCKED)
1465 #else
1466 #define BXE_CORE_TRYLOCK(sc)      mtx_trylock(&sc->core_mtx)
1467 #define BXE_CORE_LOCK(sc)         mtx_lock(&sc->core_mtx)
1468 #define BXE_CORE_UNLOCK(sc)       mtx_unlock(&sc->core_mtx)
1469 #define BXE_CORE_LOCK_ASSERT(sc)  mtx_assert(&sc->core_mtx, MA_OWNED)
1470 #endif
1471
1472 #define BXE_SP_LOCK(sc)           mtx_lock(&sc->sp_mtx)
1473 #define BXE_SP_UNLOCK(sc)         mtx_unlock(&sc->sp_mtx)
1474 #define BXE_SP_LOCK_ASSERT(sc)    mtx_assert(&sc->sp_mtx, MA_OWNED)
1475
1476 #define BXE_DMAE_LOCK(sc)         mtx_lock(&sc->dmae_mtx)
1477 #define BXE_DMAE_UNLOCK(sc)       mtx_unlock(&sc->dmae_mtx)
1478 #define BXE_DMAE_LOCK_ASSERT(sc)  mtx_assert(&sc->dmae_mtx, MA_OWNED)
1479
1480 #define BXE_FWMB_LOCK(sc)         mtx_lock(&sc->fwmb_mtx)
1481 #define BXE_FWMB_UNLOCK(sc)       mtx_unlock(&sc->fwmb_mtx)
1482 #define BXE_FWMB_LOCK_ASSERT(sc)  mtx_assert(&sc->fwmb_mtx, MA_OWNED)
1483
1484 #define BXE_PRINT_LOCK(sc)        mtx_lock(&sc->print_mtx)
1485 #define BXE_PRINT_UNLOCK(sc)      mtx_unlock(&sc->print_mtx)
1486 #define BXE_PRINT_LOCK_ASSERT(sc) mtx_assert(&sc->print_mtx, MA_OWNED)
1487
1488 #define BXE_STATS_LOCK(sc)        mtx_lock(&sc->stats_mtx)
1489 #define BXE_STATS_UNLOCK(sc)      mtx_unlock(&sc->stats_mtx)
1490 #define BXE_STATS_LOCK_ASSERT(sc) mtx_assert(&sc->stats_mtx, MA_OWNED)
1491
1492 #define BXE_MCAST_LOCK(sc)        \
1493     do {                          \
1494     whatever. \\
1495         IF_ADDR_LOCK(sc->ifp);  \
1496     } while (0)
1497 #define BXE_MCAST_LOCK_ASSERT(sc) mtx_assert(&sc->mcast_mtx, MA_OWNED)
1498
1499     int dmae_ready;
1500 #define DMAE_READY(sc) (sc->dmae_ready)
1501
1502 #warning "no credit ppools. "
1503 #if 0
1504     struct ecore_credit_pool_obj vlans_pool;
1505     struct ecore_credit_pool_obj macs_pool;
1506     struct ecore_rx_mode_obj     rx_mode_obj;
1507     struct ecore_mcast_obj       mcast_obj;
1508     struct ecore_rss_config_obj  rss_conf_obj;
1509     struct ecore_func_sp_obj     func_obj;
1510 #endif
1511     uint16_t fw_seq;
1512     uint16_t fw_drv_pulse_wr_seq;
1513     uint32_t func_stx;
1514
1515 #warning "no elink params"
1516 #if 0
1517     struct elink_params         link_params;
1518     struct elink_vars           link_vars;
1519 #endif
1520     uint32_t                    link_cnt;
1521 #warning "no last reported link"
1522   //    struct bxe_link_report_data last_reported_link;
1523     char mac_addr_str[32];
1524
1525     int last_reported_link_state;
1526
1527     int tx_ring_size;
1528     int rx_ring_size;
1529     int wol;
1530
1531     int is_leader;
1532     int recovery_state;
1533 #define BXE_RECOVERY_DONE        1
1534 #define BXE_RECOVERY_INIT        2
1535 #define BXE_RECOVERY_WAIT        3
1536 #define BXE_RECOVERY_FAILED      4
1537 #define BXE_RECOVERY_NIC_LOADING 5
1538
1539     uint32_t rx_mode;
1540 #define BXE_RX_MODE_NONE     0
1541 #define BXE_RX_MODE_NORMAL   1
1542 #define BXE_RX_MODE_ALLMULTI 2
1543 #define BXE_RX_MODE_PROMISC  3
1544 #define BXE_MAX_MULTICAST    64
1545
1546   //    struct bxe_port port;
1547
1548   //    struct cmng_init cmng;
1549
1550     /* user configs */
1551     int      num_queues;
1552     int      max_rx_bufs;
1553     int      hc_rx_ticks;
1554     int      hc_tx_ticks;
1555     int      rx_budget;
1556     int      max_aggregation_size;
1557     int      mrrs;
1558     int      autogreeen;
1559 #define AUTO_GREEN_HW_DEFAULT 0
1560 #define AUTO_GREEN_FORCE_ON   1
1561 #define AUTO_GREEN_FORCE_OFF  2
1562     int      interrupt_mode;
1563 #define INTR_MODE_INTX 0
1564 #define INTR_MODE_MSI  1
1565 #define INTR_MODE_MSIX 2
1566     int      udp_rss;
1567
1568     /* interrupt allocations */
1569     struct bxe_intr intr[MAX_RSS_CHAINS+1];
1570     int             intr_count;
1571     uint8_t         igu_dsb_id;
1572     uint8_t         igu_base_sb;
1573     uint8_t         igu_sb_cnt;
1574     //uint8_t         min_msix_vec_cnt;
1575     uint32_t        igu_base_addr;
1576     //bus_addr_t      def_status_blk_mapping;
1577     uint8_t         base_fw_ndsb;
1578 #define DEF_SB_IGU_ID 16
1579 #define DEF_SB_ID     HC_SP_SB_ID
1580
1581     /* parent bus DMA tag  */
1582     bus_dma_tag_t parent_dma_tag;
1583
1584     /* default status block */
1585   //    struct bxe_dma              def_sb_dma;
1586   //    struct host_sp_status_block *def_sb;
1587     uint16_t                    def_idx;
1588     uint16_t                    def_att_idx;
1589     uint32_t                    attn_state;
1590   //    struct attn_route           attn_group[MAX_DYNAMIC_ATTN_GRPS];
1591
1592 /* general SP events - stats query, cfc delete, etc */
1593 #define HC_SP_INDEX_ETH_DEF_CONS         3
1594 /* EQ completions */
1595 #define HC_SP_INDEX_EQ_CONS              7
1596 /* FCoE L2 connection completions */
1597 #define HC_SP_INDEX_ETH_FCOE_TX_CQ_CONS  6
1598 #define HC_SP_INDEX_ETH_FCOE_RX_CQ_CONS  4
1599 /* iSCSI L2 */
1600 #define HC_SP_INDEX_ETH_ISCSI_CQ_CONS    5
1601 #define HC_SP_INDEX_ETH_ISCSI_RX_CQ_CONS 1
1602
1603     /* event queue */
1604   //    struct bxe_dma        eq_dma;
1605   //    union event_ring_elem *eq;
1606     uint16_t              eq_prod;
1607     uint16_t              eq_cons;
1608     uint16_t              *eq_cons_sb;
1609 #define NUM_EQ_PAGES     1 /* must be a power of 2 */
1610 #define EQ_DESC_CNT_PAGE (BCM_PAGE_SIZE / sizeof(union event_ring_elem))
1611 #define EQ_DESC_MAX_PAGE (EQ_DESC_CNT_PAGE - 1)
1612 #define NUM_EQ_DESC      (EQ_DESC_CNT_PAGE * NUM_EQ_PAGES)
1613 #define EQ_DESC_MASK     (NUM_EQ_DESC - 1)
1614 #define MAX_EQ_AVAIL     (EQ_DESC_MAX_PAGE * NUM_EQ_PAGES - 2)
1615 /* depends on EQ_DESC_CNT_PAGE being a power of 2 */
1616 #define NEXT_EQ_IDX(x)                                      \
1617     ((((x) & EQ_DESC_MAX_PAGE) == (EQ_DESC_MAX_PAGE - 1)) ? \
1618          ((x) + 2) : ((x) + 1))
1619 /* depends on the above and on NUM_EQ_PAGES being a power of 2 */
1620 #define EQ_DESC(x) ((x) & EQ_DESC_MASK)
1621
1622     /* slow path */
1623   //    struct bxe_dma      sp_dma;
1624   //    struct bxe_slowpath *sp;
1625     unsigned long       sp_state;
1626
1627     /* slow path queue */
1628   //    struct bxe_dma spq_dma;
1629   //    struct eth_spe *spq;
1630 #define SP_DESC_CNT     (BCM_PAGE_SIZE / sizeof(struct eth_spe))
1631 #define MAX_SP_DESC_CNT (SP_DESC_CNT - 1)
1632 #define MAX_SPQ_PENDING 8
1633
1634     uint16_t       spq_prod_idx;
1635 #warning "no eth_spe"
1636   //    struct eth_spe *spq_prod_bd;
1637   //    struct eth_spe *spq_last_bd;
1638     uint16_t       *dsb_sp_prod;
1639     //uint16_t       *spq_hw_con;
1640     //uint16_t       spq_left;
1641
1642     volatile unsigned long eq_spq_left; /* COMMON_xxx ramrod credit */
1643     volatile unsigned long cq_spq_left; /* ETH_xxx ramrod credit */
1644
1645     /* fw decompression buffer */
1646 #warning "no decmpress buffer"
1647   //    struct bxe_dma gz_buf_dma;
1648     void           *gz_buf;
1649   //    z_streamp      gz_strm;
1650     uint32_t       gz_outlen;
1651 #define GUNZIP_BUF(sc)    (sc->gz_buf)
1652 #define GUNZIP_OUTLEN(sc) (sc->gz_outlen)
1653 #define GUNZIP_PHYS(sc)   (sc->gz_buf_dma.paddr)
1654 #define FW_BUF_SIZE       0x40000
1655
1656     const struct raw_op *init_ops;
1657     const uint16_t *init_ops_offsets; /* init block offsets inside init_ops */
1658     const uint32_t *init_data;        /* data blob, 32 bit granularity */
1659     uint32_t       init_mode_flags;
1660 #define INIT_MODE_FLAGS(sc) (sc->init_mode_flags)
1661     /* PRAM blobs - raw data */
1662     const uint8_t *tsem_int_table_data;
1663     const uint8_t *tsem_pram_data;
1664     const uint8_t *usem_int_table_data;
1665     const uint8_t *usem_pram_data;
1666     const uint8_t *xsem_int_table_data;
1667     const uint8_t *xsem_pram_data;
1668     const uint8_t *csem_int_table_data;
1669     const uint8_t *csem_pram_data;
1670 #define INIT_OPS(sc)                 (sc->init_ops)
1671 #define INIT_OPS_OFFSETS(sc)         (sc->init_ops_offsets)
1672 #define INIT_DATA(sc)                (sc->init_data)
1673 #define INIT_TSEM_INT_TABLE_DATA(sc) (sc->tsem_int_table_data)
1674 #define INIT_TSEM_PRAM_DATA(sc)      (sc->tsem_pram_data)
1675 #define INIT_USEM_INT_TABLE_DATA(sc) (sc->usem_int_table_data)
1676 #define INIT_USEM_PRAM_DATA(sc)      (sc->usem_pram_data)
1677 #define INIT_XSEM_INT_TABLE_DATA(sc) (sc->xsem_int_table_data)
1678 #define INIT_XSEM_PRAM_DATA(sc)      (sc->xsem_pram_data)
1679 #define INIT_CSEM_INT_TABLE_DATA(sc) (sc->csem_int_table_data)
1680 #define INIT_CSEM_PRAM_DATA(sc)      (sc->csem_pram_data)
1681
1682     /* ILT
1683      * For max 196 cids (64*3 + non-eth), 32KB ILT page size and 1KB
1684      * context size we need 8 ILT entries.
1685      */
1686 #warning "ILT -- will this struct ever end?"
1687 #define ILT_MAX_L2_LINES 8
1688   //    struct hw_context context[ILT_MAX_L2_LINES];
1689   //    struct ecore_ilt *ilt;
1690 #define ILT_MAX_LINES 256
1691
1692 /* max supported number of RSS queues: IGU SBs minus one for CNIC */
1693 #define BXE_MAX_RSS_COUNT(sc) ((sc)->igu_sb_cnt - CNIC_SUPPORT(sc))
1694 /* max CID count: Max RSS * Max_Tx_Multi_Cos + FCoE + iSCSI */
1695 #if 1
1696 #define BXE_L2_MAX_CID(sc)                                              \
1697     (BXE_MAX_RSS_COUNT(sc) * ECORE_MULTI_TX_COS + 2 * CNIC_SUPPORT(sc))
1698 #else
1699 #define BXE_L2_MAX_CID(sc) /* OOO + FWD */                              \
1700     (BXE_MAX_RSS_COUNT(sc) * ECORE_MULTI_TX_COS + 4 * CNIC_SUPPORT(sc))
1701 #endif
1702 #if 1
1703 #define BXE_L2_CID_COUNT(sc)                                             \
1704     (BXE_NUM_ETH_QUEUES(sc) * ECORE_MULTI_TX_COS + 2 * CNIC_SUPPORT(sc))
1705 #else
1706 #define BXE_L2_CID_COUNT(sc) /* OOO + FWD */                             \
1707     (BXE_NUM_ETH_QUEUES(sc) * ECORE_MULTI_TX_COS + 4 * CNIC_SUPPORT(sc))
1708 #endif
1709 #define L2_ILT_LINES(sc)                                \
1710     (DIV_ROUND_UP(BXE_L2_CID_COUNT(sc), ILT_PAGE_CIDS))
1711
1712     int qm_cid_count;
1713
1714     uint8_t dropless_fc;
1715
1716 #if 0
1717     struct bxe_dma *t2;
1718 #endif
1719
1720     /* total number of FW statistics requests */
1721     uint8_t fw_stats_num;
1722     /*
1723      * This is a memory buffer that will contain both statistics ramrod
1724      * request and data.
1725      */
1726   //    struct bxe_dma fw_stats_dma;
1727     /*
1728      * FW statistics request shortcut (points at the beginning of fw_stats
1729      * buffer).
1730      */
1731     int                     fw_stats_req_size;
1732   //    struct bxe_fw_stats_req *fw_stats_req;
1733     bus_addr_t              fw_stats_req_mapping;
1734     /*
1735      * FW statistics data shortcut (points at the beginning of fw_stats
1736      * buffer + fw_stats_req_size).
1737      */
1738     int                      fw_stats_data_size;
1739   //    struct bxe_fw_stats_data *fw_stats_data;
1740     bus_addr_t               fw_stats_data_mapping;
1741
1742     /* tracking a pending STAT_QUERY ramrod */
1743     uint16_t stats_pending;
1744     /* number of completed statistics ramrods */
1745     uint16_t stats_comp;
1746     uint16_t stats_counter;
1747     uint8_t  stats_init;
1748     int      stats_state;
1749 #if 0
1750     struct bxe_eth_stats         eth_stats;
1751     struct host_func_stats       func_stats;
1752     struct bxe_eth_stats_old     eth_stats_old;
1753     struct bxe_net_stats_old     net_stats_old;
1754     struct bxe_fw_port_stats_old fw_stats_old;
1755
1756     struct dmae_command stats_dmae; /* used by dmae command loader */
1757 #endif
1758     int                 executer_idx;
1759
1760     int mtu;
1761
1762     /* LLDP params */
1763 #if 0
1764     struct bxe_config_lldp_params lldp_config_params;
1765 #endif
1766     /* DCB support on/off */
1767     int dcb_state;
1768 #define BXE_DCB_STATE_OFF 0
1769 #define BXE_DCB_STATE_ON  1
1770     /* DCBX engine mode */
1771     int dcbx_enabled;
1772 #define BXE_DCBX_ENABLED_OFF        0
1773 #define BXE_DCBX_ENABLED_ON_NEG_OFF 1
1774 #define BXE_DCBX_ENABLED_ON_NEG_ON  2
1775 #define BXE_DCBX_ENABLED_INVALID    -1
1776     uint8_t dcbx_mode_uset;
1777 #if 0
1778     struct bxe_config_dcbx_params dcbx_config_params;
1779     struct bxe_dcbx_port_params   dcbx_port_params;
1780 #endif
1781     int dcb_version;
1782
1783     uint8_t cnic_support;
1784     uint8_t cnic_enabled;
1785     uint8_t cnic_loaded;
1786 #define CNIC_SUPPORT(sc) 0 /* ((sc)->cnic_support) */
1787 #define CNIC_ENABLED(sc) 0 /* ((sc)->cnic_enabled) */
1788 #define CNIC_LOADED(sc)  0 /* ((sc)->cnic_loaded) */
1789
1790     /* multiple tx classes of service */
1791     uint8_t max_cos;
1792 #define BXE_MAX_PRIORITY 8
1793     /* priority to cos mapping */
1794     uint8_t prio_to_cos[BXE_MAX_PRIORITY];
1795
1796     int panic;
1797 }; /* struct bxe_adapter */
1798
1799 /* IOCTL sub-commands for edebug and firmware upgrade */
1800 #define BXE_IOC_RD_NVRAM        1
1801 #define BXE_IOC_WR_NVRAM        2
1802 #define BXE_IOC_STATS_SHOW_NUM  3
1803 #define BXE_IOC_STATS_SHOW_STR  4
1804 #define BXE_IOC_STATS_SHOW_CNT  5
1805
1806 struct bxe_nvram_data {
1807     uint32_t op; /* ioctl sub-command */
1808     uint32_t offset;
1809     uint32_t len;
1810     uint32_t value[1]; /* variable */
1811 };
1812
1813 union bxe_stats_show_data {
1814     uint32_t op; /* ioctl sub-command */
1815
1816     struct {
1817         uint32_t num; /* return number of stats */
1818         uint32_t len; /* length of each string item */
1819     } desc;
1820
1821     /* variable length... */
1822     char str[1]; /* holds names of desc.num stats, each desc.len in length */
1823
1824     /* variable length... */
1825     uint64_t stats[1]; /* holds all stats */
1826 };
1827
1828 /* function init flags */
1829 #define FUNC_FLG_RSS     0x0001
1830 #define FUNC_FLG_STATS   0x0002
1831 /* FUNC_FLG_UNMATCHED       0x0004 */
1832 #define FUNC_FLG_TPA     0x0008
1833 #define FUNC_FLG_SPQ     0x0010
1834 #define FUNC_FLG_LEADING 0x0020 /* PF only */
1835
1836 struct bxe_func_init_params {
1837     bus_addr_t fw_stat_map; /* (dma) valid if FUNC_FLG_STATS */
1838     bus_addr_t spq_map;     /* (dma) valid if FUNC_FLG_SPQ */
1839     uint16_t   func_flgs;
1840     uint16_t   func_id;     /* abs function id */
1841     uint16_t   pf_id;
1842     uint16_t   spq_prod;    /* valid if FUNC_FLG_SPQ */
1843 };
1844
1845 /* memory resources reside at BARs 0, 2, 4 */
1846 /* Run `pciconf -lb` to see mappings */
1847 #define BAR0 0
1848 #define BAR1 2
1849 #define BAR2 4
1850
1851 #ifdef BXE_REG_NO_INLINE
1852
1853 uint8_t bxe_reg_read8(struct bxe_adapter *sc, bus_size_t offset);
1854 uint16_t bxe_reg_read16(struct bxe_adapter *sc, bus_size_t offset);
1855 uint32_t bxe_reg_read32(struct bxe_adapter *sc, bus_size_t offset);
1856
1857 void bxe_reg_write8(struct bxe_adapter *sc, bus_size_t offset, uint8_t val);
1858 void bxe_reg_write16(struct bxe_adapter *sc, bus_size_t offset, uint16_t val);
1859 void bxe_reg_write32(struct bxe_adapter *sc, bus_size_t offset, uint32_t val);
1860
1861 #define REG_RD8(sc, offset)  bxe_reg_read8(sc, offset)
1862 #define REG_RD16(sc, offset) bxe_reg_read16(sc, offset)
1863 #define REG_RD32(sc, offset) bxe_reg_read32(sc, offset)
1864
1865 #define REG_WR8(sc, offset, val)  bxe_reg_write8(sc, offset, val)
1866 #define REG_WR16(sc, offset, val) bxe_reg_write16(sc, offset, val)
1867 #define REG_WR32(sc, offset, val) bxe_reg_write32(sc, offset, val)
1868
1869 #else /* not BXE_REG_NO_INLINE */
1870
1871 #define REG_WR8(sc, offset, val)            \
1872     bus_space_write_1(sc->bar[BAR0].tag,    \
1873                       sc->bar[BAR0].handle, \
1874                       offset, val)
1875
1876 #define REG_WR16(sc, offset, val)           \
1877     bus_space_write_2(sc->bar[BAR0].tag,    \
1878                       sc->bar[BAR0].handle, \
1879                       offset, val)
1880
1881 #define REG_WR32(sc, offset, val)           \
1882     bus_space_write_4(sc->bar[BAR0].tag,    \
1883                       sc->bar[BAR0].handle, \
1884                       offset, val)
1885
1886 #define REG_RD8(sc, offset)                \
1887     bus_space_read_1(sc->bar[BAR0].tag,    \
1888                      sc->bar[BAR0].handle, \
1889                      offset)
1890
1891 #define REG_RD16(sc, offset)               \
1892     bus_space_read_2(sc->bar[BAR0].tag,    \
1893                      sc->bar[BAR0].handle, \
1894                      offset)
1895
1896 #define REG_RD32(sc, offset)               \
1897     bus_space_read_4(sc->bar[BAR0].tag,    \
1898                      sc->bar[BAR0].handle, \
1899                      offset)
1900
1901 #endif /* BXE_REG_NO_INLINE */
1902
1903 #define REG_RD(sc, offset)      REG_RD32(sc, offset)
1904 #define REG_WR(sc, offset, val) REG_WR32(sc, offset, val)
1905
1906 #define REG_RD_IND(sc, offset)      bxe_reg_rd_ind(sc, offset)
1907 #define REG_WR_IND(sc, offset, val) bxe_reg_wr_ind(sc, offset, val)
1908
1909 #define BXE_SP(sc, var) (&(sc)->sp->var)
1910 #define BXE_SP_MAPPING(sc, var) \
1911     (sc->sp_dma.paddr + offsetof(struct bxe_slowpath, var))
1912
1913 #define BXE_FP(sc, nr, var) ((sc)->fp[(nr)].var)
1914 #define BXE_SP_OBJ(sc, fp) ((sc)->sp_objs[(fp)->index])
1915
1916 #if 0
1917 #define bxe_fp(sc, nr, var)   ((sc)->fp[nr].var)
1918 #define bxe_sp_obj(sc, fp)    ((sc)->sp_objs[(fp)->index])
1919 #define bxe_fp_stats(sc, fp)  (&(sc)->fp_stats[(fp)->index])
1920 #define bxe_fp_qstats(sc, fp) (&(sc)->fp_stats[(fp)->index].eth_q_stats)
1921 #endif
1922
1923 #define REG_RD_DMAE(sc, offset, valp, len32)               \
1924     do {                                                   \
1925         bxe_read_dmae(sc, offset, len32);                  \
1926         memcpy(valp, BXE_SP(sc, wb_data[0]), (len32) * 4); \
1927     } while (0)
1928
1929 #define REG_WR_DMAE(sc, offset, valp, len32)                            \
1930     do {                                                                \
1931         memcpy(BXE_SP(sc, wb_data[0]), valp, (len32) * 4);              \
1932         bxe_write_dmae(sc, BXE_SP_MAPPING(sc, wb_data), offset, len32); \
1933     } while (0)
1934
1935 #define REG_WR_DMAE_LEN(sc, offset, valp, len32) \
1936     REG_WR_DMAE(sc, offset, valp, len32)
1937
1938 #define REG_RD_DMAE_LEN(sc, offset, valp, len32) \
1939     REG_RD_DMAE(sc, offset, valp, len32)
1940
1941 #define VIRT_WR_DMAE_LEN(sc, data, addr, len32, le32_swap)         \
1942     do {                                                           \
1943         /* if (le32_swap) {                                     */ \
1944         /*    BLOGW(sc, "VIRT_WR_DMAE_LEN with le32_swap=1\n"); */ \
1945         /* }                                                    */ \
1946         memcpy(GUNZIP_BUF(sc), data, len32 * 4);                   \
1947         ecore_write_big_buf_wb(sc, addr, len32);                   \
1948     } while (0)
1949
1950 #define BXE_DB_MIN_SHIFT 3   /* 8 bytes */
1951 #define BXE_DB_SHIFT     7   /* 128 bytes */
1952 #if (BXE_DB_SHIFT < BXE_DB_MIN_SHIFT)
1953 #error "Minimum DB doorbell stride is 8"
1954 #endif
1955 #define DPM_TRIGGER_TYPE 0x40
1956 #define DOORBELL(sc, cid, val)                                              \
1957     do {                                                                    \
1958         bus_space_write_4(sc->bar[BAR1].tag, sc->bar[BAR1].handle,          \
1959                           ((sc->doorbell_size * (cid)) + DPM_TRIGGER_TYPE), \
1960                           (uint32_t)val);                                   \
1961     } while(0)
1962
1963 #define SHMEM_ADDR(sc, field)                                       \
1964     (sc->devinfo.shmem_base + offsetof(struct shmem_region, field))
1965 #define SHMEM_RD(sc, field)      REG_RD(sc, SHMEM_ADDR(sc, field))
1966 #define SHMEM_RD16(sc, field)    REG_RD16(sc, SHMEM_ADDR(sc, field))
1967 #define SHMEM_WR(sc, field, val) REG_WR(sc, SHMEM_ADDR(sc, field), val)
1968
1969 #define SHMEM2_ADDR(sc, field)                                        \
1970     (sc->devinfo.shmem2_base + offsetof(struct shmem2_region, field))
1971 #define SHMEM2_HAS(sc, field)                                            \
1972     (sc->devinfo.shmem2_base && (REG_RD(sc, SHMEM2_ADDR(sc, size)) >     \
1973                                  offsetof(struct shmem2_region, field)))
1974 #define SHMEM2_RD(sc, field)      REG_RD(sc, SHMEM2_ADDR(sc, field))
1975 #define SHMEM2_WR(sc, field, val) REG_WR(sc, SHMEM2_ADDR(sc, field), val)
1976
1977 #define MFCFG_ADDR(sc, field)                                  \
1978     (sc->devinfo.mf_cfg_base + offsetof(struct mf_cfg, field))
1979 #define MFCFG_RD(sc, field)      REG_RD(sc, MFCFG_ADDR(sc, field))
1980 #define MFCFG_RD16(sc, field)    REG_RD16(sc, MFCFG_ADDR(sc, field))
1981 #define MFCFG_WR(sc, field, val) REG_WR(sc, MFCFG_ADDR(sc, field), val)
1982
1983 /* DMAE command defines */
1984
1985 #define DMAE_TIMEOUT      -1
1986 #define DMAE_PCI_ERROR    -2 /* E2 and onward */
1987 #define DMAE_NOT_RDY      -3
1988 #define DMAE_PCI_ERR_FLAG 0x80000000
1989
1990 #define DMAE_SRC_PCI      0
1991 #define DMAE_SRC_GRC      1
1992
1993 #define DMAE_DST_NONE     0
1994 #define DMAE_DST_PCI      1
1995 #define DMAE_DST_GRC      2
1996
1997 #define DMAE_COMP_PCI     0
1998 #define DMAE_COMP_GRC     1
1999
2000 #define DMAE_COMP_REGULAR 0
2001 #define DMAE_COM_SET_ERR  1
2002
2003 #define DMAE_CMD_SRC_PCI (DMAE_SRC_PCI << DMAE_COMMAND_SRC_SHIFT)
2004 #define DMAE_CMD_SRC_GRC (DMAE_SRC_GRC << DMAE_COMMAND_SRC_SHIFT)
2005 #define DMAE_CMD_DST_PCI (DMAE_DST_PCI << DMAE_COMMAND_DST_SHIFT)
2006 #define DMAE_CMD_DST_GRC (DMAE_DST_GRC << DMAE_COMMAND_DST_SHIFT)
2007
2008 #define DMAE_CMD_C_DST_PCI (DMAE_COMP_PCI << DMAE_COMMAND_C_DST_SHIFT)
2009 #define DMAE_CMD_C_DST_GRC (DMAE_COMP_GRC << DMAE_COMMAND_C_DST_SHIFT)
2010
2011 #define DMAE_CMD_ENDIANITY_NO_SWAP   (0 << DMAE_COMMAND_ENDIANITY_SHIFT)
2012 #define DMAE_CMD_ENDIANITY_B_SWAP    (1 << DMAE_COMMAND_ENDIANITY_SHIFT)
2013 #define DMAE_CMD_ENDIANITY_DW_SWAP   (2 << DMAE_COMMAND_ENDIANITY_SHIFT)
2014 #define DMAE_CMD_ENDIANITY_B_DW_SWAP (3 << DMAE_COMMAND_ENDIANITY_SHIFT)
2015
2016 #define DMAE_CMD_PORT_0 0
2017 #define DMAE_CMD_PORT_1 DMAE_COMMAND_PORT
2018
2019 #define DMAE_SRC_PF 0
2020 #define DMAE_SRC_VF 1
2021
2022 #define DMAE_DST_PF 0
2023 #define DMAE_DST_VF 1
2024
2025 #define DMAE_C_SRC 0
2026 #define DMAE_C_DST 1
2027
2028 #define DMAE_LEN32_RD_MAX     0x80
2029 #define DMAE_LEN32_WR_MAX(sc) (CHIP_IS_E1(sc) ? 0x400 : 0x2000)
2030
2031 #define DMAE_COMP_VAL 0x60d0d0ae /* E2 and beyond, upper bit indicates error */
2032
2033 #define MAX_DMAE_C_PER_PORT 8
2034 #define INIT_DMAE_C(sc)     ((SC_PORT(sc) * MAX_DMAE_C_PER_PORT) + SC_VN(sc))
2035 #define PMF_DMAE_C(sc)      ((SC_PORT(sc) * MAX_DMAE_C_PER_PORT) + E1HVN_MAX)
2036
2037 static const uint32_t dmae_reg_go_c[] = {
2038     DMAE_REG_GO_C0,  DMAE_REG_GO_C1,  DMAE_REG_GO_C2,  DMAE_REG_GO_C3,
2039     DMAE_REG_GO_C4,  DMAE_REG_GO_C5,  DMAE_REG_GO_C6,  DMAE_REG_GO_C7,
2040     DMAE_REG_GO_C8,  DMAE_REG_GO_C9,  DMAE_REG_GO_C10, DMAE_REG_GO_C11,
2041     DMAE_REG_GO_C12, DMAE_REG_GO_C13, DMAE_REG_GO_C14, DMAE_REG_GO_C15
2042 };
2043
2044 #define ATTN_NIG_FOR_FUNC     (1L << 8)
2045 #define ATTN_SW_TIMER_4_FUNC  (1L << 9)
2046 #define GPIO_2_FUNC           (1L << 10)
2047 #define GPIO_3_FUNC           (1L << 11)
2048 #define GPIO_4_FUNC           (1L << 12)
2049 #define ATTN_GENERAL_ATTN_1   (1L << 13)
2050 #define ATTN_GENERAL_ATTN_2   (1L << 14)
2051 #define ATTN_GENERAL_ATTN_3   (1L << 15)
2052 #define ATTN_GENERAL_ATTN_4   (1L << 13)
2053 #define ATTN_GENERAL_ATTN_5   (1L << 14)
2054 #define ATTN_GENERAL_ATTN_6   (1L << 15)
2055 #define ATTN_HARD_WIRED_MASK  0xff00
2056 #define ATTENTION_ID          4
2057
2058 #define AEU_IN_ATTN_BITS_PXPPCICLOCKCLIENT_PARITY_ERROR \
2059     AEU_INPUTS_ATTN_BITS_PXPPCICLOCKCLIENT_PARITY_ERROR
2060
2061 #define MAX_IGU_ATTN_ACK_TO 100
2062
2063 #define STORM_ASSERT_ARRAY_SIZE 50
2064
2065 #define BXE_PMF_LINK_ASSERT(sc) \
2066     GENERAL_ATTEN_OFFSET(LINK_SYNC_ATTENTION_BIT_FUNC_0 + SC_FUNC(sc))
2067
2068 #define BXE_MC_ASSERT_BITS \
2069     (GENERAL_ATTEN_OFFSET(TSTORM_FATAL_ASSERT_ATTENTION_BIT) | \
2070      GENERAL_ATTEN_OFFSET(USTORM_FATAL_ASSERT_ATTENTION_BIT) | \
2071      GENERAL_ATTEN_OFFSET(CSTORM_FATAL_ASSERT_ATTENTION_BIT) | \
2072      GENERAL_ATTEN_OFFSET(XSTORM_FATAL_ASSERT_ATTENTION_BIT))
2073
2074 #define BXE_MCP_ASSERT \
2075     GENERAL_ATTEN_OFFSET(MCP_FATAL_ASSERT_ATTENTION_BIT)
2076
2077 #define BXE_GRC_TIMEOUT GENERAL_ATTEN_OFFSET(LATCHED_ATTN_TIMEOUT_GRC)
2078 #define BXE_GRC_RSV     (GENERAL_ATTEN_OFFSET(LATCHED_ATTN_RBCR) | \
2079                          GENERAL_ATTEN_OFFSET(LATCHED_ATTN_RBCT) | \
2080                          GENERAL_ATTEN_OFFSET(LATCHED_ATTN_RBCN) | \
2081                          GENERAL_ATTEN_OFFSET(LATCHED_ATTN_RBCU) | \
2082                          GENERAL_ATTEN_OFFSET(LATCHED_ATTN_RBCP) | \
2083                          GENERAL_ATTEN_OFFSET(LATCHED_ATTN_RSVD_GRC))
2084
2085 #define MULTI_MASK 0x7f
2086
2087 #define PFS_PER_PORT(sc)                               \
2088     ((CHIP_PORT_MODE(sc) == CHIP_4_PORT_MODE) ? 2 : 4)
2089 #define SC_MAX_VN_NUM(sc) PFS_PER_PORT(sc)
2090
2091 #define FIRST_ABS_FUNC_IN_PORT(sc)                    \
2092     ((CHIP_PORT_MODE(sc) == CHIP_PORT_MODE_NONE) ?    \
2093      PORT_ID(sc) : (PATH_ID(sc) + (2 * PORT_ID(sc))))
2094
2095 #define FOREACH_ABS_FUNC_IN_PORT(sc, i)            \
2096     for ((i) = FIRST_ABS_FUNC_IN_PORT(sc);         \
2097          (i) < MAX_FUNC_NUM;                       \
2098          (i) += (MAX_FUNC_NUM / PFS_PER_PORT(sc)))
2099
2100 #define BXE_SWCID_SHIFT 17
2101 #define BXE_SWCID_MASK  ((0x1 << BXE_SWCID_SHIFT) - 1)
2102
2103 #define SW_CID(x)  (le32toh(x) & BXE_SWCID_MASK)
2104 #define CQE_CMD(x) (le32toh(x) >> COMMON_RAMROD_ETH_RX_CQE_CMD_ID_SHIFT)
2105
2106 #define CQE_TYPE(cqe_fp_flags)   ((cqe_fp_flags) & ETH_FAST_PATH_RX_CQE_TYPE)
2107 #define CQE_TYPE_START(cqe_type) ((cqe_type) == RX_ETH_CQE_TYPE_ETH_START_AGG)
2108 #define CQE_TYPE_STOP(cqe_type)  ((cqe_type) == RX_ETH_CQE_TYPE_ETH_STOP_AGG)
2109 #define CQE_TYPE_SLOW(cqe_type)  ((cqe_type) == RX_ETH_CQE_TYPE_ETH_RAMROD)
2110 #define CQE_TYPE_FAST(cqe_type)  ((cqe_type) == RX_ETH_CQE_TYPE_ETH_FASTPATH)
2111
2112 /* must be used on a CID before placing it on a HW ring */
2113 #define HW_CID(sc, x) \
2114     ((SC_PORT(sc) << 23) | (SC_VN(sc) << BXE_SWCID_SHIFT) | (x))
2115
2116 #define SPEED_10    10
2117 #define SPEED_100   100
2118 #define SPEED_1000  1000
2119 #define SPEED_2500  2500
2120 #define SPEED_10000 10000
2121
2122 #define PCI_PM_D0    1
2123 #define PCI_PM_D3hot 2
2124
2125 int  bxe_test_bit(int nr, volatile unsigned long * addr);
2126 void bxe_set_bit(unsigned int nr, volatile unsigned long * addr);
2127 void bxe_clear_bit(int nr, volatile unsigned long * addr);
2128 int  bxe_test_and_set_bit(int nr, volatile unsigned long * addr);
2129 int  bxe_test_and_clear_bit(int nr, volatile unsigned long * addr);
2130 int  bxe_cmpxchg(volatile int *addr, int old, int new);
2131
2132 void bxe_reg_wr_ind(struct bxe_adapter *sc, uint32_t addr,
2133                     uint32_t val);
2134 uint32_t bxe_reg_rd_ind(struct bxe_adapter *sc, uint32_t addr);
2135
2136
2137 int bxe_dma_alloc(struct bxe_adapter *sc, bus_size_t size,
2138                   struct bxe_dma *dma, const char *msg);
2139 void bxe_dma_free(struct bxe_adapter *sc, struct bxe_dma *dma);
2140
2141 uint32_t bxe_dmae_opcode_add_comp(uint32_t opcode, uint8_t comp_type);
2142 uint32_t bxe_dmae_opcode_clr_src_reset(uint32_t opcode);
2143 uint32_t bxe_dmae_opcode(struct bxe_adapter *sc, uint8_t src_type,
2144                          uint8_t dst_type, uint8_t with_comp,
2145                          uint8_t comp_type);
2146 void bxe_post_dmae(struct bxe_adapter *sc, struct dmae_command *dmae, int idx);
2147 void bxe_read_dmae(struct bxe_adapter *sc, uint32_t src_addr, uint32_t len32);
2148 void bxe_write_dmae(struct bxe_adapter *sc, bus_addr_t dma_addr,
2149                     uint32_t dst_addr, uint32_t len32);
2150 void bxe_write_dmae_phys_len(struct bxe_adapter *sc, bus_addr_t phys_addr,
2151                              uint32_t addr, uint32_t len);
2152
2153 void bxe_set_ctx_validation(struct bxe_adapter *sc, struct eth_context *cxt,
2154                             uint32_t cid);
2155 void bxe_update_coalesce_sb_index(struct bxe_adapter *sc, uint8_t fw_sb_id,
2156                                   uint8_t sb_index, uint8_t disable,
2157                                   uint16_t usec);
2158
2159 int bxe_sp_post(struct bxe_adapter *sc, int command, int cid,
2160                 uint32_t data_hi, uint32_t data_lo, int cmd_type);
2161
2162 void bxe_igu_ack_sb(struct bxe_adapter *sc, uint8_t igu_sb_id,
2163                     uint8_t segment, uint16_t index, uint8_t op,
2164                     uint8_t update);
2165
2166 void ecore_init_e1_firmware(struct bxe_adapter *sc);
2167 void ecore_init_e1h_firmware(struct bxe_adapter *sc);
2168 void ecore_init_e2_firmware(struct bxe_adapter *sc);
2169
2170 void ecore_storm_memset_struct(struct bxe_adapter *sc, uint32_t addr,
2171                                size_t size, uint32_t *data);
2172
2173 /*********************/
2174 /* LOGGING AND DEBUG */
2175 /*********************/
2176
2177 /* debug logging codepaths */
2178 #define DBG_LOAD   0x00000001 /* load and unload    */
2179 #define DBG_INTR   0x00000002 /* interrupt handling */
2180 #define DBG_SP     0x00000004 /* slowpath handling  */
2181 #define DBG_STATS  0x00000008 /* stats updates      */
2182 #define DBG_TX     0x00000010 /* packet transmit    */
2183 #define DBG_RX     0x00000020 /* packet receive     */
2184 #define DBG_PHY    0x00000040 /* phy/link handling  */
2185 #define DBG_IOCTL  0x00000080 /* ioctl handling     */
2186 #define DBG_MBUF   0x00000100 /* dumping mbuf info  */
2187 #define DBG_REGS   0x00000200 /* register access    */
2188 #define DBG_LRO    0x00000400 /* lro processing     */
2189 #define DBG_ASSERT 0x80000000 /* debug assert       */
2190 #define DBG_ALL    0xFFFFFFFF /* flying monkeys     */
2191
2192 #define DBASSERT(sc, exp, msg)                         \
2193     do {                                               \
2194         if (__predict_false(sc->debug & DBG_ASSERT)) { \
2195             if (__predict_false(!(exp))) {             \
2196                 panic msg;                             \
2197             }                                          \
2198         }                                              \
2199     } while (0)
2200
2201 /* log a debug message */
2202 #define BLOGD(sc, codepath, format, args...)           \
2203     do {                                               \
2204         if (__predict_false(sc->debug & (codepath))) { \
2205             /*device_printf((sc)->dev,*/printk(                   \
2206                           "%s(%s:%d) " format,         \
2207                           __FUNCTION__,                \
2208                           __FILE__,                    \
2209                           __LINE__,                    \
2210                           ## args);                    \
2211         }                                              \
2212     } while(0)
2213
2214 /* log a info message */
2215 #define BLOGI(sc, format, args...) \
2216     do {                                       \
2217         if (__predict_false(sc->debug)) {      \
2218             /*device_printf((sc)->dev,*/printk(           \
2219                           "%s(%s:%d) " format, \
2220                           __FUNCTION__,        \
2221                           __FILE__,            \
2222                           __LINE__,            \
2223                           ## args);            \
2224         } else {                               \
2225             /*device_printf((sc)->dev,*/printk(           \
2226                           format,              \
2227                           ## args);            \
2228         }                                      \
2229     } while(0)
2230
2231 /* log a warning message */
2232 #define BLOGW(sc, format, args...) \
2233     do {                                                \
2234         if (__predict_false(sc->debug)) {               \
2235             /*device_printf((sc)->dev,*/printk(                    \
2236                           "%s(%s:%d) WARNING: " format, \
2237                           __FUNCTION__,                 \
2238                           __FILE__,                     \
2239                           __LINE__,                     \
2240                           ## args);                     \
2241         } else {                                        \
2242             /*device_printf((sc)->dev,*/printk(                    \
2243                           "WARNING: " format,           \
2244                           ## args);                     \
2245         }                                               \
2246     } while(0)
2247
2248 /* log a error message */
2249 #define BLOGE(sc, format, args...) \
2250     do {                                              \
2251         if (__predict_false(sc->debug)) {             \
2252             /*device_printf((sc)->dev,*/printk(                  \
2253                           "%s(%s:%d) ERROR: " format, \
2254                           __FUNCTION__,               \
2255                           __FILE__,                   \
2256                           __LINE__,                   \
2257                           ## args);                   \
2258         } else {                                      \
2259             /*device_printf((sc)->dev,*/printk(                  \
2260                           "ERROR: " format,           \
2261                           ## args);                   \
2262         }                                             \
2263     } while(0)
2264
2265 #ifdef ECORE_STOP_ON_ERROR
2266
2267 #define bxe_panic(sc, msg) \
2268     do {                   \
2269         panic msg;         \
2270     } while (0)
2271
2272 #else
2273
2274 #define bxe_panic(sc, msg) \
2275     /*device_printf((sc)->dev,*/printk( "%s (%s,%d)\n", __FUNCTION__, __FILE__, __LINE__);
2276
2277 #endif
2278
2279 #define CATC_TRIGGER(sc, data) REG_WR((sc), 0x2000, (data));
2280 #define CATC_TRIGGER_START(sc) CATC_TRIGGER((sc), 0xcafecafe)
2281
2282 void bxe_dump_mem(struct bxe_adapter *sc, char *tag,
2283                   uint8_t *mem, uint32_t len);
2284 void bxe_dump_mbuf_data(struct bxe_adapter *sc, char *pTag,
2285                         struct mbuf *m, uint8_t contents);
2286
2287 /***********/
2288 /* INLINES */
2289 /***********/
2290
2291 static inline uint32_t
2292 reg_poll(struct bxe_adapter *sc,
2293          uint32_t         reg,
2294          uint32_t         expected,
2295          int              ms,
2296          int              wait)
2297 {
2298     uint32_t val;
2299
2300     do {
2301         val = REG_RD(sc, reg);
2302         if (val == expected) {
2303             break;
2304         }
2305         ms -= wait;
2306         udelay(wait);
2307     } while (ms > 0);
2308
2309     return (val);
2310 }
2311
2312 static inline void
2313 bxe_update_fp_sb_idx(struct bxe_fastpath *fp)
2314 {
2315     mb(); /* status block is written to by the chip */
2316     fp->fp_hc_idx = fp->sb_running_index[SM_RX_ID];
2317 }
2318
2319 static inline void
2320 bxe_igu_ack_sb_gen(struct bxe_adapter *sc,
2321                    uint8_t          igu_sb_id,
2322                    uint8_t          segment,
2323                    uint16_t         index,
2324                    uint8_t          op,
2325                    uint8_t          update,
2326                    uint32_t         igu_addr)
2327 {
2328     struct igu_regular cmd_data = {0};
2329
2330     cmd_data.sb_id_and_flags =
2331         ((index << IGU_REGULAR_SB_INDEX_SHIFT) |
2332          (segment << IGU_REGULAR_SEGMENT_ACCESS_SHIFT) |
2333          (update << IGU_REGULAR_BUPDATE_SHIFT) |
2334          (op << IGU_REGULAR_ENABLE_INT_SHIFT));
2335
2336     BLOGD(sc, DBG_INTR, "write 0x%08x to IGU addr 0x%x\n",
2337             cmd_data.sb_id_and_flags, igu_addr);
2338     REG_WR(sc, igu_addr, cmd_data.sb_id_and_flags);
2339
2340     /* Make sure that ACK is written */
2341 #warning "bus space barrier write"
2342     //    bus_space_barrier(sc->bar[0].tag, sc->bar[0].handle, 0, 0,
2343     //                BUS_SPACE_BARRIER_WRITE);
2344     mb();
2345 }
2346
2347 static inline void
2348 bxe_hc_ack_sb(struct bxe_adapter *sc,
2349               uint8_t          sb_id,
2350               uint8_t          storm,
2351               uint16_t         index,
2352               uint8_t          op,
2353               uint8_t          update)
2354 {
2355     uint32_t hc_addr = (HC_REG_COMMAND_REG + SC_PORT(sc)*32 +
2356                         COMMAND_REG_INT_ACK);
2357     struct igu_ack_register igu_ack;
2358
2359     igu_ack.status_block_index = index;
2360     igu_ack.sb_id_and_flags =
2361         ((sb_id << IGU_ACK_REGISTER_STATUS_BLOCK_ID_SHIFT) |
2362          (storm << IGU_ACK_REGISTER_STORM_ID_SHIFT) |
2363          (update << IGU_ACK_REGISTER_UPDATE_INDEX_SHIFT) |
2364          (op << IGU_ACK_REGISTER_INTERRUPT_MODE_SHIFT));
2365
2366     REG_WR(sc, hc_addr, (*(uint32_t *)&igu_ack));
2367
2368     /* Make sure that ACK is written */
2369     //    bus_space_barrier(sc->bar[0].tag, sc->bar[0].handle, 0, 0,
2370     //                      BUS_SPACE_BARRIER_WRITE);
2371     mb();
2372 }
2373
2374 static inline void
2375 bxe_ack_sb(struct bxe_adapter *sc,
2376            uint8_t          igu_sb_id,
2377            uint8_t          storm,
2378            uint16_t         index,
2379            uint8_t          op,
2380            uint8_t          update)
2381 {
2382 #if 0
2383     if (sc->devinfo.int_block == INT_BLOCK_HC)
2384         bxe_hc_ack_sb(sc, igu_sb_id, storm, index, op, update);
2385     else {
2386         uint8_t segment;
2387         if (CHIP_INT_MODE_IS_BC(sc)) {
2388             segment = storm;
2389         } else if (igu_sb_id != sc->igu_dsb_id) {
2390             segment = IGU_SEG_ACCESS_DEF;
2391         } else if (storm == ATTENTION_ID) {
2392             segment = IGU_SEG_ACCESS_ATTN;
2393         } else {
2394             segment = IGU_SEG_ACCESS_DEF;
2395         }
2396         bxe_igu_ack_sb(sc, igu_sb_id, segment, index, op, update);
2397     }
2398 #endif
2399 }
2400
2401 static inline uint16_t
2402 bxe_hc_ack_int(struct bxe_adapter *sc)
2403 {
2404     uint32_t hc_addr = (HC_REG_COMMAND_REG + SC_PORT(sc)*32 +
2405                         COMMAND_REG_SIMD_MASK);
2406     uint32_t result = REG_RD(sc, hc_addr);
2407
2408     mb();
2409     return (result);
2410 }
2411
2412 #warning "fix all igu stuff"
2413 static inline uint16_t
2414 bxe_igu_ack_int(struct bxe_adapter *sc)
2415 {
2416 #if 0
2417     uint32_t igu_addr = (BAR_IGU_INTMEM + IGU_REG_SISR_MDPC_WMASK_LSB_UPPER*8);
2418     uint32_t result = REG_RD(sc, igu_addr);
2419
2420     BLOGD(sc, DBG_INTR, "read 0x%08x from IGU addr 0x%x\n",
2421           result, igu_addr);
2422
2423     mb();
2424     return (result);
2425 #endif
2426     return 0;
2427 }
2428
2429 static inline uint16_t
2430 bxe_ack_int(struct bxe_adapter *sc)
2431 {
2432     mb();
2433 #if 0
2434     if (sc->devinfo.int_block == INT_BLOCK_HC) {
2435         return (bxe_hc_ack_int(sc));
2436     } else {
2437         return (bxe_igu_ack_int(sc));
2438     }
2439 #endif
2440     return 0;
2441 }
2442
2443 static inline int
2444 func_by_vn(struct bxe_adapter *sc,
2445            int              vn)
2446 {
2447     return (2 * vn + SC_PORT(sc));
2448 }
2449
2450 /*
2451  * Statistics ID are global per chip/path, while Client IDs for E1x
2452  * are per port.
2453  */
2454 static inline uint8_t
2455 bxe_stats_id(struct bxe_fastpath *fp)
2456 {
2457   return 0;
2458 #if 0
2459     struct bxe_adapter *sc = fp->sc;
2460
2461     if (!CHIP_IS_E1x(sc)) {
2462 #if 0
2463         /* there are special statistics counters for FCoE 136..140 */
2464         if (IS_FCOE_FP(fp)) {
2465             return (sc->cnic_base_cl_id + (sc->pf_num >> 1));
2466         }
2467 #endif
2468         return (fp->cl_id);
2469     }
2470
2471     return (fp->cl_id + SC_PORT(sc) * FP_SB_MAX_E1x);
2472 #endif
2473 }
2474
2475 #endif /* __BXE_H__ */
2476