Bus space barriers (XCC)
[akaros.git] / kern / drivers / net / bxe / bxe.h
1 /*-
2  * Copyright (c) 2007-2014 QLogic Corporation. All rights reserved.
3  *
4  * Redistribution and use in source and binary forms, with or without
5  * modification, are permitted provided that the following conditions
6  * are met:
7  *
8  * 1. Redistributions of source code must retain the above copyright
9  *    notice, this list of conditions and the following disclaimer.
10  * 2. Redistributions in binary form must reproduce the above copyright
11  *    notice, this list of conditions and the following disclaimer in the
12  *    documentation and/or other materials provided with the distribution.
13  *
14  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS'
15  * AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
16  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
17  * ARE DISCLAIMED.  IN NO EVENT SHALL THE COPYRIGHT OWNER OR CONTRIBUTORS
18  * BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
19  * CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
20  * SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
21  * INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
22  * CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
23  * ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF
24  * THE POSSIBILITY OF SUCH DAMAGE.
25  */
26
27 #ifndef __BXE_H__
28 #define __BXE_H__
29
30 //__FBSDID("$FreeBSD: head/sys/dev/bxe/bxe.h 268854 2014-07-18 20:04:11Z davidcs $");
31
32 #include <assert.h>
33 #include <error.h>
34 #include <ip.h>
35 #include <kmalloc.h>
36 #include <kref.h>
37 #include <pmap.h>
38 #include <slab.h>
39 #include <smp.h>
40 #include <stdio.h>
41 #include <string.h>
42 #include <bitmap.h>
43 #include <taskqueue.h>
44
45
46 /* MACROS for conversion to AKAROS. Might we want this stuff someday? */
47 #define __predict_false(x) (x)
48 #define __noinline 
49 #define ETH_ADDR_LEN 6
50 #define MCLBYTES 2048
51 /* TYPEDEFS for conversion to AKAROS. These are temporary, but it makes it easier to see what is in need of change. */
52 typedef struct netif *if_t;
53 typedef uint64_t ift_counter;
54 typedef uintptr_t bus_addr_t;
55 typedef uintptr_t bus_size_t;
56 typedef uintptr_t bus_space_handle_t;
57 typedef void* bus_dma_tag_t;
58 typedef uintptr_t bus_dmamap_t;
59 typedef uintptr_t bus_dma_segment_t;
60 typedef uintptr_t bus_space_tag_t;
61 typedef uintptr_t vm_offset_t;
62 typedef int device_t;
63 // WTF ...
64 typedef uint64_t uintmax_t;
65
66 #define bus_dma_tag_create(...) (0)
67 #define bus_dma_tag_destroy(...)
68 #define bus_dmamap_sync(...)
69 #define bus_dmamap_unload(...)
70
71 /* FreeBSD x86/include/bus.h
72  * Bus read/write barrier methods.
73  *
74  *      void bus_space_barrier(bus_space_tag_t tag, bus_space_handle_t bsh,
75  *                             bus_size_t offset, bus_size_t len, int flags);
76  *
77  *
78  * Note that BUS_SPACE_BARRIER_WRITE doesn't do anything other than
79  * prevent reordering by the compiler; all Intel x86 processors currently
80  * retire operations outside the CPU in program order.
81  */
82 #define BUS_SPACE_BARRIER_READ  0x01            /* force read barrier */
83 #define BUS_SPACE_BARRIER_WRITE 0x02            /* force write barrier */
84
85 static inline void
86 bus_space_barrier(bus_space_tag_t tag, bus_space_handle_t bsh,
87                   bus_size_t offset, bus_size_t len, int flags)
88 {
89         if (flags & BUS_SPACE_BARRIER_READ)
90                 bus_rmb();
91         else
92                 bus_wmb();
93 }
94
95 #define MA_OWNED 0
96 #define mtx_assert(lock, thing) assert(1)
97 #define device_printf(ignore, format, args...) printk(format, args)
98
99 #if _BYTE_ORDER == _LITTLE_ENDIAN
100 #ifndef LITTLE_ENDIAN
101 #define LITTLE_ENDIAN
102 #endif
103 #ifndef __LITTLE_ENDIAN
104 #define __LITTLE_ENDIAN
105 #endif
106 #undef BIG_ENDIAN
107 #undef __BIG_ENDIAN
108 #else /* _BIG_ENDIAN */
109 #ifndef BIG_ENDIAN
110 #define BIG_ENDIAN
111 #endif
112 #ifndef __BIG_ENDIAN
113 #define __BIG_ENDIAN
114 #endif
115 #undef LITTLE_ENDIAN
116 #undef __LITTLE_ENDIAN
117 #endif
118
119 #include "ecore_mfw_req.h"
120 #include "ecore_fw_defs.h"
121 #include "ecore_hsi.h"
122 #include "ecore_reg.h"
123 #include "bxe_dcb.h"
124 #include "bxe_stats.h"
125
126 #include "bxe_elink.h"
127
128 #if __FreeBSD_version >= 1000000
129 #define PCIR_EXPRESS_DEVICE_STA        PCIER_DEVICE_STA
130 #define PCIM_EXP_STA_TRANSACTION_PND   PCIEM_STA_TRANSACTION_PND
131 #define PCIR_EXPRESS_LINK_STA          PCIER_LINK_STA
132 #define PCIM_LINK_STA_WIDTH            PCIEM_LINK_STA_WIDTH
133 #define PCIM_LINK_STA_SPEED            PCIEM_LINK_STA_SPEED
134 #define PCIR_EXPRESS_DEVICE_CTL        PCIER_DEVICE_CTL
135 #define PCIM_EXP_CTL_MAX_PAYLOAD       PCIEM_CTL_MAX_PAYLOAD
136 #define PCIM_EXP_CTL_MAX_READ_REQUEST  PCIEM_CTL_MAX_READ_REQUEST
137 #endif
138
139 #include "ecore_sp.h"
140
141 #define BRCM_VENDORID 0x14e4
142 #define PCI_ANY_ID    (uint16_t)(~0U)
143
144 struct bxe_device_type
145 {
146     uint16_t bxe_vid;
147     uint16_t bxe_did;
148     uint16_t bxe_svid;
149     uint16_t bxe_sdid;
150     char     *bxe_name;
151 };
152
153 #define BCM_PAGE_SHIFT       12
154 #define BCM_PAGE_SIZE        (1 << BCM_PAGE_SHIFT)
155 #define BCM_PAGE_MASK        (~(BCM_PAGE_SIZE - 1))
156 #define BCM_PAGE_ALIGN(addr) ((addr + BCM_PAGE_SIZE - 1) & BCM_PAGE_MASK)
157
158 #if BCM_PAGE_SIZE != 4096
159 #error Page sizes other than 4KB are unsupported!
160 #endif
161
162 #if (BUS_SPACE_MAXADDR > 0xFFFFFFFF)
163 #define U64_LO(addr) ((uint32_t)(((uint64_t)(addr)) & 0xFFFFFFFF))
164 #define U64_HI(addr) ((uint32_t)(((uint64_t)(addr)) >> 32))
165 #else
166 #define U64_LO(addr) ((uint32_t)(addr))
167 #define U64_HI(addr) (0)
168 #endif
169 #define HILO_U64(hi, lo) ((((uint64_t)(hi)) << 32) + (lo))
170
171 #define SET_FLAG(value, mask, flag)            \
172     do {                                       \
173         (value) &= ~(mask);                    \
174         (value) |= ((flag) << (mask##_SHIFT)); \
175     } while (0)
176
177 #define GET_FLAG(value, mask)              \
178     (((value) & (mask)) >> (mask##_SHIFT))
179
180 #define GET_FIELD(value, fname)                     \
181     (((value) & (fname##_MASK)) >> (fname##_SHIFT))
182
183 #define BXE_MAX_SEGMENTS     12 /* 13-1 for parsing buffer */
184 #define BXE_TSO_MAX_SEGMENTS 32
185 #define BXE_TSO_MAX_SIZE     (65535 + sizeof(struct ether_vlan_header))
186 #define BXE_TSO_MAX_SEG_SIZE 4096
187
188 /* dropless fc FW/HW related params */
189 #define BRB_SIZE(sc)         (CHIP_IS_E3(sc) ? 1024 : 512)
190 #define MAX_AGG_QS(sc)       (CHIP_IS_E1(sc) ?                       \
191                                   ETH_MAX_AGGREGATION_QUEUES_E1 :    \
192                                   ETH_MAX_AGGREGATION_QUEUES_E1H_E2)
193 #define FW_DROP_LEVEL(sc)    (3 + MAX_SPQ_PENDING + MAX_AGG_QS(sc))
194 #define FW_PREFETCH_CNT      16
195 #define DROPLESS_FC_HEADROOM 100
196
197 /******************/
198 /* RX SGE defines */
199 /******************/
200
201 #define RX_SGE_NUM_PAGES       2 /* must be a power of 2 */
202 #define RX_SGE_TOTAL_PER_PAGE  (BCM_PAGE_SIZE / sizeof(struct eth_rx_sge))
203 #define RX_SGE_NEXT_PAGE_DESC_CNT 2
204 #define RX_SGE_USABLE_PER_PAGE (RX_SGE_TOTAL_PER_PAGE - RX_SGE_NEXT_PAGE_DESC_CNT)
205 #define RX_SGE_PER_PAGE_MASK   (RX_SGE_TOTAL_PER_PAGE - 1)
206 #define RX_SGE_TOTAL           (RX_SGE_TOTAL_PER_PAGE * RX_SGE_NUM_PAGES)
207 #define RX_SGE_USABLE          (RX_SGE_USABLE_PER_PAGE * RX_SGE_NUM_PAGES)
208 #define RX_SGE_MAX             (RX_SGE_TOTAL - 1)
209 #define RX_SGE(x)              ((x) & RX_SGE_MAX)
210
211 #define RX_SGE_NEXT(x)                                              \
212     ((((x) & RX_SGE_PER_PAGE_MASK) == (RX_SGE_USABLE_PER_PAGE - 1)) \
213      ? (x) + 1 + RX_SGE_NEXT_PAGE_DESC_CNT : (x) + 1)
214
215 #define RX_SGE_MASK_ELEM_SZ    64
216 #define RX_SGE_MASK_ELEM_SHIFT 6
217 #define RX_SGE_MASK_ELEM_MASK  ((uint64_t)RX_SGE_MASK_ELEM_SZ - 1)
218
219 /*
220  * Creates a bitmask of all ones in less significant bits.
221  * idx - index of the most significant bit in the created mask.
222  */
223 #define RX_SGE_ONES_MASK(idx)                                      \
224     (((uint64_t)0x1 << (((idx) & RX_SGE_MASK_ELEM_MASK) + 1)) - 1)
225 #define RX_SGE_MASK_ELEM_ONE_MASK ((uint64_t)(~0))
226
227 /* Number of uint64_t elements in SGE mask array. */
228 #define RX_SGE_MASK_LEN                                                \
229     ((RX_SGE_NUM_PAGES * RX_SGE_TOTAL_PER_PAGE) / RX_SGE_MASK_ELEM_SZ)
230 #define RX_SGE_MASK_LEN_MASK      (RX_SGE_MASK_LEN - 1)
231 #define RX_SGE_NEXT_MASK_ELEM(el) (((el) + 1) & RX_SGE_MASK_LEN_MASK)
232
233 /*
234  * dropless fc calculations for SGEs
235  * Number of required SGEs is the sum of two:
236  * 1. Number of possible opened aggregations (next packet for
237  *    these aggregations will probably consume SGE immidiatelly)
238  * 2. Rest of BRB blocks divided by 2 (block will consume new SGE only
239  *    after placement on BD for new TPA aggregation)
240  * Takes into account RX_SGE_NEXT_PAGE_DESC_CNT "next" elements on each page
241  */
242 #define NUM_SGE_REQ(sc)                                    \
243     (MAX_AGG_QS(sc) + (BRB_SIZE(sc) - MAX_AGG_QS(sc)) / 2)
244 #define NUM_SGE_PG_REQ(sc)                                                    \
245     ((NUM_SGE_REQ(sc) + RX_SGE_USABLE_PER_PAGE - 1) / RX_SGE_USABLE_PER_PAGE)
246 #define SGE_TH_LO(sc)                                                  \
247     (NUM_SGE_REQ(sc) + NUM_SGE_PG_REQ(sc) * RX_SGE_NEXT_PAGE_DESC_CNT)
248 #define SGE_TH_HI(sc)                      \
249     (SGE_TH_LO(sc) + DROPLESS_FC_HEADROOM)
250
251 #define PAGES_PER_SGE_SHIFT  0
252 #define PAGES_PER_SGE        (1 << PAGES_PER_SGE_SHIFT)
253 #define SGE_PAGE_SIZE        BCM_PAGE_SIZE
254 #define SGE_PAGE_SHIFT       BCM_PAGE_SHIFT
255 #define SGE_PAGE_ALIGN(addr) BCM_PAGE_ALIGN(addr)
256 #define SGE_PAGES            (SGE_PAGE_SIZE * PAGES_PER_SGE)
257 #define TPA_AGG_SIZE         MIN((8 * SGE_PAGES), 0xffff)
258
259 /*****************/
260 /* TX BD defines */
261 /*****************/
262
263 #define TX_BD_NUM_PAGES       16 /* must be a power of 2 */
264 #define TX_BD_TOTAL_PER_PAGE  (BCM_PAGE_SIZE / sizeof(union eth_tx_bd_types))
265 #define TX_BD_USABLE_PER_PAGE (TX_BD_TOTAL_PER_PAGE - 1)
266 #define TX_BD_TOTAL           (TX_BD_TOTAL_PER_PAGE * TX_BD_NUM_PAGES)
267 #define TX_BD_USABLE          (TX_BD_USABLE_PER_PAGE * TX_BD_NUM_PAGES)
268 #define TX_BD_MAX             (TX_BD_TOTAL - 1)
269
270 #define TX_BD_NEXT(x)                                                 \
271     ((((x) & TX_BD_USABLE_PER_PAGE) == (TX_BD_USABLE_PER_PAGE - 1)) ? \
272      ((x) + 2) : ((x) + 1))
273 #define TX_BD(x)      ((x) & TX_BD_MAX)
274 #define TX_BD_PAGE(x) (((x) & ~TX_BD_USABLE_PER_PAGE) >> 8)
275 #define TX_BD_IDX(x)  ((x) & TX_BD_USABLE_PER_PAGE)
276
277 /*
278  * Trigger pending transmits when the number of available BDs is greater
279  * than 1/8 of the total number of usable BDs.
280  */
281 #define BXE_TX_CLEANUP_THRESHOLD (TX_BD_USABLE / 8)
282 #define BXE_TX_TIMEOUT 5
283
284 /*****************/
285 /* RX BD defines */
286 /*****************/
287
288 #define RX_BD_NUM_PAGES       8 /* power of 2 */
289 #define RX_BD_TOTAL_PER_PAGE  (BCM_PAGE_SIZE / sizeof(struct eth_rx_bd))
290 #define RX_BD_NEXT_PAGE_DESC_CNT 2
291 #define RX_BD_USABLE_PER_PAGE (RX_BD_TOTAL_PER_PAGE - RX_BD_NEXT_PAGE_DESC_CNT)
292 #define RX_BD_PER_PAGE_MASK   (RX_BD_TOTAL_PER_PAGE - 1)
293 #define RX_BD_TOTAL           (RX_BD_TOTAL_PER_PAGE * RX_BD_NUM_PAGES)
294 #define RX_BD_USABLE          (RX_BD_USABLE_PER_PAGE * RX_BD_NUM_PAGES)
295 #define RX_BD_MAX             (RX_BD_TOTAL - 1)
296
297 #if 0
298 #define NUM_RX_RINGS RX_BD_NUM_PAGES
299 #define NUM_RX_BD    RX_BD_TOTAL
300 #define MAX_RX_BD    RX_BD_MAX
301 #define MAX_RX_AVAIL RX_BD_USABLE
302 #endif
303
304 #define RX_BD_NEXT(x)                                               \
305     ((((x) & RX_BD_PER_PAGE_MASK) == (RX_BD_USABLE_PER_PAGE - 1)) ? \
306      ((x) + 3) : ((x) + 1))
307 #define RX_BD(x)      ((x) & RX_BD_MAX)
308 #define RX_BD_PAGE(x) (((x) & ~RX_BD_PER_PAGE_MASK) >> 9)
309 #define RX_BD_IDX(x)  ((x) & RX_BD_PER_PAGE_MASK)
310
311 /*
312  * dropless fc calculations for BDs
313  * Number of BDs should be as number of buffers in BRB:
314  * Low threshold takes into account RX_BD_NEXT_PAGE_DESC_CNT
315  * "next" elements on each page
316  */
317 #define NUM_BD_REQ(sc) \
318     BRB_SIZE(sc)
319 #define NUM_BD_PG_REQ(sc)                                                  \
320     ((NUM_BD_REQ(sc) + RX_BD_USABLE_PER_PAGE - 1) / RX_BD_USABLE_PER_PAGE)
321 #define BD_TH_LO(sc)                                \
322     (NUM_BD_REQ(sc) +                               \
323      NUM_BD_PG_REQ(sc) * RX_BD_NEXT_PAGE_DESC_CNT + \
324      FW_DROP_LEVEL(sc))
325 #define BD_TH_HI(sc)                      \
326     (BD_TH_LO(sc) + DROPLESS_FC_HEADROOM)
327 #define MIN_RX_AVAIL(sc)                           \
328     ((sc)->dropless_fc ? BD_TH_HI(sc) + 128 : 128)
329 #define MIN_RX_SIZE_TPA_HW(sc)                         \
330     (CHIP_IS_E1(sc) ? ETH_MIN_RX_CQES_WITH_TPA_E1 :    \
331                       ETH_MIN_RX_CQES_WITH_TPA_E1H_E2)
332 #define MIN_RX_SIZE_NONTPA_HW ETH_MIN_RX_CQES_WITHOUT_TPA
333 #define MIN_RX_SIZE_TPA(sc)                         \
334     (max(MIN_RX_SIZE_TPA_HW(sc), MIN_RX_AVAIL(sc)))
335 #define MIN_RX_SIZE_NONTPA(sc)                     \
336     (max(MIN_RX_SIZE_NONTPA_HW, MIN_RX_AVAIL(sc)))
337
338 /***************/
339 /* RCQ defines */
340 /***************/
341
342 /*
343  * As long as CQE is X times bigger than BD entry we have to allocate X times
344  * more pages for CQ ring in order to keep it balanced with BD ring
345  */
346 #define CQE_BD_REL          (sizeof(union eth_rx_cqe) / \
347                              sizeof(struct eth_rx_bd))
348 #define RCQ_NUM_PAGES       (RX_BD_NUM_PAGES * CQE_BD_REL) /* power of 2 */
349 #define RCQ_TOTAL_PER_PAGE  (BCM_PAGE_SIZE / sizeof(union eth_rx_cqe))
350 #define RCQ_NEXT_PAGE_DESC_CNT 1
351 #define RCQ_USABLE_PER_PAGE (RCQ_TOTAL_PER_PAGE - RCQ_NEXT_PAGE_DESC_CNT)
352 #define RCQ_TOTAL           (RCQ_TOTAL_PER_PAGE * RCQ_NUM_PAGES)
353 #define RCQ_USABLE          (RCQ_USABLE_PER_PAGE * RCQ_NUM_PAGES)
354 #define RCQ_MAX             (RCQ_TOTAL - 1)
355
356 #define RCQ_NEXT(x)                                               \
357     ((((x) & RCQ_USABLE_PER_PAGE) == (RCQ_USABLE_PER_PAGE - 1)) ? \
358      ((x) + 1 + RCQ_NEXT_PAGE_DESC_CNT) : ((x) + 1))
359 #define RCQ(x)      ((x) & RCQ_MAX)
360 #define RCQ_PAGE(x) (((x) & ~RCQ_USABLE_PER_PAGE) >> 7)
361 #define RCQ_IDX(x)  ((x) & RCQ_USABLE_PER_PAGE)
362
363 #if 0
364 #define NUM_RCQ_RINGS RCQ_NUM_PAGES
365 #define NUM_RCQ_BD    RCQ_TOTAL
366 #define MAX_RCQ_BD    RCQ_MAX
367 #define MAX_RCQ_AVAIL RCQ_USABLE
368 #endif
369
370 /*
371  * dropless fc calculations for RCQs
372  * Number of RCQs should be as number of buffers in BRB:
373  * Low threshold takes into account RCQ_NEXT_PAGE_DESC_CNT
374  * "next" elements on each page
375  */
376 #define NUM_RCQ_REQ(sc) \
377     BRB_SIZE(sc)
378 #define NUM_RCQ_PG_REQ(sc)                                              \
379     ((NUM_RCQ_REQ(sc) + RCQ_USABLE_PER_PAGE - 1) / RCQ_USABLE_PER_PAGE)
380 #define RCQ_TH_LO(sc)                              \
381     (NUM_RCQ_REQ(sc) +                             \
382      NUM_RCQ_PG_REQ(sc) * RCQ_NEXT_PAGE_DESC_CNT + \
383      FW_DROP_LEVEL(sc))
384 #define RCQ_TH_HI(sc)                      \
385     (RCQ_TH_LO(sc) + DROPLESS_FC_HEADROOM)
386
387 /* This is needed for determening of last_max */
388 #define SUB_S16(a, b) (int16_t)((int16_t)(a) - (int16_t)(b))
389
390 #define __SGE_MASK_SET_BIT(el, bit)               \
391     do {                                          \
392         (el) = ((el) | ((uint64_t)0x1 << (bit))); \
393     } while (0)
394
395 #define __SGE_MASK_CLEAR_BIT(el, bit)                \
396     do {                                             \
397         (el) = ((el) & (~((uint64_t)0x1 << (bit)))); \
398     } while (0)
399
400 #define SGE_MASK_SET_BIT(fp, idx)                                       \
401     __SGE_MASK_SET_BIT((fp)->sge_mask[(idx) >> RX_SGE_MASK_ELEM_SHIFT], \
402                        ((idx) & RX_SGE_MASK_ELEM_MASK))
403
404 #define SGE_MASK_CLEAR_BIT(fp, idx)                                       \
405     __SGE_MASK_CLEAR_BIT((fp)->sge_mask[(idx) >> RX_SGE_MASK_ELEM_SHIFT], \
406                          ((idx) & RX_SGE_MASK_ELEM_MASK))
407
408 /* Load / Unload modes */
409 #define LOAD_NORMAL       0
410 #define LOAD_OPEN         1
411 #define LOAD_DIAG         2
412 #define LOAD_LOOPBACK_EXT 3
413 #define UNLOAD_NORMAL     0
414 #define UNLOAD_CLOSE      1
415 #define UNLOAD_RECOVERY   2
416
417 /* Some constants... */
418 //#define MAX_PATH_NUM       2
419 //#define E2_MAX_NUM_OF_VFS  64
420 //#define E1H_FUNC_MAX       8
421 //#define E2_FUNC_MAX        4   /* per path */
422 #define MAX_VNIC_NUM       4
423 #define MAX_FUNC_NUM       8   /* common to all chips */
424 //#define MAX_NDSB           HC_SB_MAX_SB_E2 /* max non-default status block */
425 #define MAX_RSS_CHAINS     16 /* a constant for HW limit */
426 #define MAX_MSI_VECTOR     8  /* a constant for HW limit */
427
428 #define ILT_NUM_PAGE_ENTRIES 3072
429 /*
430  * 57710/11 we use whole table since we have 8 functions.
431  * 57712 we have only 4 functions, but use same size per func, so only half
432  * of the table is used.
433  */
434 #define ILT_PER_FUNC        (ILT_NUM_PAGE_ENTRIES / 8)
435 #define FUNC_ILT_BASE(func) (func * ILT_PER_FUNC)
436 /*
437  * the phys address is shifted right 12 bits and has an added
438  * 1=valid bit added to the 53rd bit
439  * then since this is a wide register(TM)
440  * we split it into two 32 bit writes
441  */
442 #define ONCHIP_ADDR1(x) ((uint32_t)(((uint64_t)x >> 12) & 0xFFFFFFFF))
443 #define ONCHIP_ADDR2(x) ((uint32_t)((1 << 20) | ((uint64_t)x >> 44)))
444
445 /* L2 header size + 2*VLANs (8 bytes) + LLC SNAP (8 bytes) */
446 #define ETH_HLEN                  14
447 #define ETH_OVERHEAD              (ETH_HLEN + 8 + 8)
448 #define ETH_MIN_PACKET_SIZE       60
449 #define ETH_MAX_PACKET_SIZE       ETHERMTU /* 1500 */
450 #define ETH_MAX_JUMBO_PACKET_SIZE 9600
451 /* TCP with Timestamp Option (32) + IPv6 (40) */
452 #define ETH_MAX_TPA_HEADER_SIZE   72
453
454 /* max supported alignment is 256 (8 shift) */
455 //#define BXE_RX_ALIGN_SHIFT ((CACHE_LINE_SHIFT < 8) ? CACHE_LINE_SHIFT : 8)
456 #define BXE_RX_ALIGN_SHIFT 8
457 /* FW uses 2 cache lines alignment for start packet and size  */
458 #define BXE_FW_RX_ALIGN_START (1 << BXE_RX_ALIGN_SHIFT)
459 #define BXE_FW_RX_ALIGN_END   (1 << BXE_RX_ALIGN_SHIFT)
460
461 #define BXE_PXP_DRAM_ALIGN (BXE_RX_ALIGN_SHIFT - 5) /* XXX ??? */
462
463 struct bxe_bar {
464     struct resource    *resource;
465     int                rid;
466     bus_space_tag_t    tag;
467     bus_space_handle_t handle;
468     vm_offset_t        kva;
469 };
470
471 struct bxe_intr {
472     struct resource *resource;
473     int             rid;
474     void            *tag;
475 };
476
477 /* Used to manage DMA allocations. */
478 struct bxe_dma {
479     struct bxe_adapter  *sc;
480     bus_addr_t        paddr;
481     void              *vaddr;
482     bus_dma_tag_t     tag;
483     bus_dmamap_t      map;
484     bus_dma_segment_t seg;
485     bus_size_t        size;
486     int               nseg;
487     char              msg[32];
488 };
489
490 /* attn group wiring */
491 #define MAX_DYNAMIC_ATTN_GRPS 8
492
493 struct attn_route {
494     uint32_t sig[5];
495 };
496
497 struct iro {
498     uint32_t base;
499     uint16_t m1;
500     uint16_t m2;
501     uint16_t m3;
502     uint16_t size;
503 };
504
505 union bxe_host_hc_status_block {
506     /* pointer to fp status block e2 */
507     struct host_hc_status_block_e2  *e2_sb;
508     /* pointer to fp status block e1x */
509     struct host_hc_status_block_e1x *e1x_sb;
510 };
511
512 union bxe_db_prod {
513     struct doorbell_set_prod data;
514     uint32_t                 raw;
515 };
516
517 struct bxe_sw_tx_bd {
518     struct mbuf  *m;
519     bus_dmamap_t m_map;
520     uint16_t     first_bd;
521     uint8_t      flags;
522 /* set on the first BD descriptor when there is a split BD */
523 #define BXE_TSO_SPLIT_BD (1 << 0)
524 };
525
526 struct bxe_sw_rx_bd {
527     struct mbuf  *m;
528     bus_dmamap_t m_map;
529 };
530
531 struct bxe_sw_tpa_info {
532     struct bxe_sw_rx_bd bd;
533     bus_dma_segment_t   seg;
534     uint8_t             state;
535 #define BXE_TPA_STATE_START 1
536 #define BXE_TPA_STATE_STOP  2
537     uint8_t             placement_offset;
538     uint16_t            parsing_flags;
539     uint16_t            vlan_tag;
540     uint16_t            len_on_bd;
541 };
542
543 /*
544  * This is the HSI fastpath data structure. There can be up to MAX_RSS_CHAIN
545  * instances of the fastpath structure when using multiple queues.
546  */
547 struct bxe_fastpath {
548     /* pointer back to parent structure */
549     struct bxe_adapter *sc;
550     qlock_t tx_mtx;
551     char       tx_mtx_name[32];
552     qlock_t rx_mtx;
553     char       rx_mtx_name[32];
554 #define BXE_FP_TX_LOCK(fp)        qlock(&fp->tx_mtx)
555 #define BXE_FP_TX_UNLOCK(fp)      qunlock(&fp->tx_mtx)
556 #define BXE_FP_TX_LOCK_ASSERT(fp) mtx_assert(&fp->tx_mtx, MA_OWNED)
557
558 #define BXE_FP_RX_LOCK(fp)        qlock(&fp->rx_mtx)
559 #define BXE_FP_RX_UNLOCK(fp)      qunlock(&fp->rx_mtx)
560 #define BXE_FP_RX_LOCK_ASSERT(fp) mtx_assert(&fp->rx_mtx, MA_OWNED)
561
562     /* status block */
563     struct bxe_dma                 sb_dma;
564     union bxe_host_hc_status_block status_block;
565
566     /* transmit chain (tx bds) */
567     struct bxe_dma        tx_dma;
568     union eth_tx_bd_types *tx_chain;
569
570     /* receive chain (rx bds) */
571     struct bxe_dma   rx_dma;
572     struct eth_rx_bd *rx_chain;
573
574     /* receive completion queue chain (rcq bds) */
575     struct bxe_dma   rcq_dma;
576     union eth_rx_cqe *rcq_chain;
577
578     /* receive scatter/gather entry chain (for TPA) */
579     struct bxe_dma    rx_sge_dma;
580     struct eth_rx_sge *rx_sge_chain;
581
582     /* tx mbufs */
583     bus_dma_tag_t       tx_mbuf_tag;
584     struct bxe_sw_tx_bd tx_mbuf_chain[TX_BD_TOTAL];
585
586     /* rx mbufs */
587     bus_dma_tag_t       rx_mbuf_tag;
588     struct bxe_sw_rx_bd rx_mbuf_chain[RX_BD_TOTAL];
589     bus_dmamap_t        rx_mbuf_spare_map;
590
591     /* rx sge mbufs */
592     bus_dma_tag_t       rx_sge_mbuf_tag;
593     struct bxe_sw_rx_bd rx_sge_mbuf_chain[RX_SGE_TOTAL];
594     bus_dmamap_t        rx_sge_mbuf_spare_map;
595
596     /* rx tpa mbufs (use the larger size for TPA queue length) */
597     int                    tpa_enable; /* disabled per fastpath upon error */
598     struct bxe_sw_tpa_info rx_tpa_info[ETH_MAX_AGGREGATION_QUEUES_E1H_E2];
599     bus_dmamap_t           rx_tpa_info_mbuf_spare_map;
600     uint64_t               rx_tpa_queue_used;
601 #if 0
602     bus_dmamap_t      rx_tpa_mbuf_map[ETH_MAX_AGGREGATION_QUEUES_E1H_E2];
603     bus_dmamap_t      rx_tpa_mbuf_spare_map;
604     struct mbuf       *rx_tpa_mbuf_ptr[ETH_MAX_AGGREGATION_QUEUES_E1H_E2];
605     bus_dma_segment_t rx_tpa_mbuf_segs[ETH_MAX_AGGREGATION_QUEUES_E1H_E2];
606
607     uint8_t tpa_state[ETH_MAX_AGGREGATION_QUEUES_E1H_E2];
608 #endif
609
610     uint16_t *sb_index_values;
611     uint16_t *sb_running_index;
612     uint32_t ustorm_rx_prods_offset;
613
614     uint8_t igu_sb_id; /* status block number in HW */
615     uint8_t fw_sb_id;  /* status block number in FW */
616
617     uint32_t rx_buf_size;
618     int mbuf_alloc_size;
619
620     int state;
621 #define BXE_FP_STATE_CLOSED  0x01
622 #define BXE_FP_STATE_IRQ     0x02
623 #define BXE_FP_STATE_OPENING 0x04
624 #define BXE_FP_STATE_OPEN    0x08
625 #define BXE_FP_STATE_HALTING 0x10
626 #define BXE_FP_STATE_HALTED  0x20
627
628     /* reference back to this fastpath queue number */
629     uint8_t index; /* this is also the 'cid' */
630 #define FP_IDX(fp) (fp->index)
631
632     /* interrupt taskqueue (fast) */
633     struct task      tq_task;
634     struct taskqueue *tq;
635     char             tq_name[32];
636
637     /* ethernet client ID (each fastpath set of RX/TX/CQE is a client) */
638     uint8_t cl_id;
639 #define FP_CL_ID(fp) (fp->cl_id)
640     uint8_t cl_qzone_id;
641
642     uint16_t fp_hc_idx;
643
644     /* driver copy of the receive buffer descriptor prod/cons indices */
645     uint16_t rx_bd_prod;
646     uint16_t rx_bd_cons;
647
648     /* driver copy of the receive completion queue prod/cons indices */
649     uint16_t rx_cq_prod;
650     uint16_t rx_cq_cons;
651
652     union bxe_db_prod tx_db;
653
654     /* Transmit packet producer index (used in eth_tx_bd). */
655     uint16_t tx_pkt_prod;
656     uint16_t tx_pkt_cons;
657
658     /* Transmit buffer descriptor producer index. */
659     uint16_t tx_bd_prod;
660     uint16_t tx_bd_cons;
661
662 #if 0
663     /* status block number in hardware */
664     uint8_t sb_id;
665 #define FP_SB_ID(fp) (fp->sb_id)
666
667     /* driver copy of the fastpath CSTORM/USTORM indices */
668     uint16_t fp_c_idx;
669     uint16_t fp_u_idx;
670 #endif
671
672     uint64_t sge_mask[RX_SGE_MASK_LEN];
673     uint16_t rx_sge_prod;
674
675     struct tstorm_per_queue_stats old_tclient;
676     struct ustorm_per_queue_stats old_uclient;
677     struct xstorm_per_queue_stats old_xclient;
678     struct bxe_eth_q_stats        eth_q_stats;
679     struct bxe_eth_q_stats_old    eth_q_stats_old;
680
681     /* Pointer to the receive consumer in the status block */
682     uint16_t *rx_cq_cons_sb;
683
684     /* Pointer to the transmit consumer in the status block */
685     uint16_t *tx_cons_sb;
686
687     /* transmit timeout until chip reset */
688     int watchdog_timer;
689
690     /* Free/used buffer descriptor counters. */
691     //uint16_t used_tx_bd;
692
693     /* Last maximal completed SGE */
694     uint16_t last_max_sge;
695
696     //uint16_t rx_sge_free_idx;
697
698     //uint8_t segs;
699
700 #if __FreeBSD_version >= 800000
701 #define BXE_BR_SIZE 4096
702     struct buf_ring *tx_br;
703 #endif
704 }; /* struct bxe_fastpath */
705
706 /* sriov XXX */
707 #define BXE_MAX_NUM_OF_VFS 64
708 #define BXE_VF_CID_WND     0
709 #define BXE_CIDS_PER_VF    (1 << BXE_VF_CID_WND)
710 #define BXE_CLIENTS_PER_VF 1
711 #define BXE_FIRST_VF_CID   256
712 #define BXE_VF_CIDS        (BXE_MAX_NUM_OF_VFS * BXE_CIDS_PER_VF)
713 #define BXE_VF_ID_INVALID  0xFF
714 #define IS_SRIOV(sc) 0
715
716 #define GET_NUM_VFS_PER_PATH(sc) 0
717 #define GET_NUM_VFS_PER_PF(sc)   0
718
719 /* maximum number of fast-path interrupt contexts */
720 #define FP_SB_MAX_E1x 16
721 #define FP_SB_MAX_E2  HC_SB_MAX_SB_E2
722
723 #define MAX_CONTEXT 16 /* XXX taken from other fbsd source. */
724 union cdu_context {
725     struct eth_context eth;
726     char pad[1024];
727 };
728
729 /* CDU host DB constants */
730 #define CDU_ILT_PAGE_SZ_HW 2
731 #define CDU_ILT_PAGE_SZ    (8192 << CDU_ILT_PAGE_SZ_HW) /* 32K */
732 #define ILT_PAGE_CIDS      (CDU_ILT_PAGE_SZ / sizeof(union cdu_context))
733
734 #define CNIC_ISCSI_CID_MAX 256
735 #define CNIC_FCOE_CID_MAX  2048
736 #define CNIC_CID_MAX       (CNIC_ISCSI_CID_MAX + CNIC_FCOE_CID_MAX)
737 #define CNIC_ILT_LINES     DIV_ROUND_UP(CNIC_CID_MAX, ILT_PAGE_CIDS)
738
739 #define QM_ILT_PAGE_SZ_HW  0
740 #define QM_ILT_PAGE_SZ     (4096 << QM_ILT_PAGE_SZ_HW) /* 4K */
741 #define QM_CID_ROUND       1024
742
743 /* TM (timers) host DB constants */
744 #define TM_ILT_PAGE_SZ_HW  0
745 #define TM_ILT_PAGE_SZ     (4096 << TM_ILT_PAGE_SZ_HW) /* 4K */
746 /*#define TM_CONN_NUM        (CNIC_STARTING_CID+CNIC_ISCSI_CXT_MAX) */
747 #define TM_CONN_NUM        1024
748 #define TM_ILT_SZ          (8 * TM_CONN_NUM)
749 #define TM_ILT_LINES       DIV_ROUND_UP(TM_ILT_SZ, TM_ILT_PAGE_SZ)
750
751 /* SRC (Searcher) host DB constants */
752 #define SRC_ILT_PAGE_SZ_HW 0
753 #define SRC_ILT_PAGE_SZ    (4096 << SRC_ILT_PAGE_SZ_HW) /* 4K */
754 #define SRC_HASH_BITS      10
755 #define SRC_CONN_NUM       (1 << SRC_HASH_BITS) /* 1024 */
756 #define SRC_ILT_SZ         (sizeof(struct src_ent) * SRC_CONN_NUM)
757 #define SRC_T2_SZ          SRC_ILT_SZ
758 #define SRC_ILT_LINES      DIV_ROUND_UP(SRC_ILT_SZ, SRC_ILT_PAGE_SZ)
759
760 struct hw_context {
761     struct bxe_dma    vcxt_dma;
762     union cdu_context *vcxt;
763     //bus_addr_t        cxt_mapping;
764     size_t            size;
765 };
766
767 #define SM_RX_ID 0
768 #define SM_TX_ID 1
769
770 /* defines for multiple tx priority indices */
771 #define FIRST_TX_ONLY_COS_INDEX 1
772 #define FIRST_TX_COS_INDEX      0
773
774 #define CID_TO_FP(cid, sc) ((cid) % BXE_NUM_NON_CNIC_QUEUES(sc))
775
776 #define HC_INDEX_ETH_RX_CQ_CONS       1
777 #define HC_INDEX_OOO_TX_CQ_CONS       4
778 #define HC_INDEX_ETH_TX_CQ_CONS_COS0  5
779 #define HC_INDEX_ETH_TX_CQ_CONS_COS1  6
780 #define HC_INDEX_ETH_TX_CQ_CONS_COS2  7
781 #define HC_INDEX_ETH_FIRST_TX_CQ_CONS HC_INDEX_ETH_TX_CQ_CONS_COS0
782
783 /* congestion management fairness mode */
784 #define CMNG_FNS_NONE   0
785 #define CMNG_FNS_MINMAX 1
786
787 /* CMNG constants, as derived from system spec calculations */
788 /* default MIN rate in case VNIC min rate is configured to zero - 100Mbps */
789 #define DEF_MIN_RATE 100
790 /* resolution of the rate shaping timer - 400 usec */
791 #define RS_PERIODIC_TIMEOUT_USEC 400
792 /* number of bytes in single QM arbitration cycle -
793  * coefficient for calculating the fairness timer */
794 #define QM_ARB_BYTES 160000
795 /* resolution of Min algorithm 1:100 */
796 #define MIN_RES 100
797 /* how many bytes above threshold for the minimal credit of Min algorithm*/
798 #define MIN_ABOVE_THRESH 32768
799 /* fairness algorithm integration time coefficient -
800  * for calculating the actual Tfair */
801 #define T_FAIR_COEF ((MIN_ABOVE_THRESH + QM_ARB_BYTES) * 8 * MIN_RES)
802 /* memory of fairness algorithm - 2 cycles */
803 #define FAIR_MEM 2
804
805 #define HC_SEG_ACCESS_DEF   0 /* Driver decision 0-3 */
806 #define HC_SEG_ACCESS_ATTN  4
807 #define HC_SEG_ACCESS_NORM  0 /* Driver decision 0-1 */
808
809 /*
810  * The total number of L2 queues, MSIX vectors and HW contexts (CIDs) is
811  * control by the number of fast-path status blocks supported by the
812  * device (HW/FW). Each fast-path status block (FP-SB) aka non-default
813  * status block represents an independent interrupts context that can
814  * serve a regular L2 networking queue. However special L2 queues such
815  * as the FCoE queue do not require a FP-SB and other components like
816  * the CNIC may consume FP-SB reducing the number of possible L2 queues
817  *
818  * If the maximum number of FP-SB available is X then:
819  * a. If CNIC is supported it consumes 1 FP-SB thus the max number of
820  *    regular L2 queues is Y=X-1
821  * b. in MF mode the actual number of L2 queues is Y= (X-1/MF_factor)
822  * c. If the FCoE L2 queue is supported the actual number of L2 queues
823  *    is Y+1
824  * d. The number of irqs (MSIX vectors) is either Y+1 (one extra for
825  *    slow-path interrupts) or Y+2 if CNIC is supported (one additional
826  *    FP interrupt context for the CNIC).
827  * e. The number of HW context (CID count) is always X or X+1 if FCoE
828  *    L2 queue is supported. the cid for the FCoE L2 queue is always X.
829  *
830  * So this is quite simple for now as no ULPs are supported yet. :-)
831  */
832 #define BXE_NUM_QUEUES(sc)          ((sc)->num_queues)
833 #define BXE_NUM_ETH_QUEUES(sc)      BXE_NUM_QUEUES(sc)
834 #define BXE_NUM_NON_CNIC_QUEUES(sc) BXE_NUM_QUEUES(sc)
835 #define BXE_NUM_RX_QUEUES(sc)       BXE_NUM_QUEUES(sc)
836
837 #define FOR_EACH_QUEUE(sc, var)                          \
838     for ((var) = 0; (var) < BXE_NUM_QUEUES(sc); (var)++)
839
840 #define FOR_EACH_NONDEFAULT_QUEUE(sc, var)               \
841     for ((var) = 1; (var) < BXE_NUM_QUEUES(sc); (var)++)
842
843 #define FOR_EACH_ETH_QUEUE(sc, var)                          \
844     for ((var) = 0; (var) < BXE_NUM_ETH_QUEUES(sc); (var)++)
845
846 #define FOR_EACH_NONDEFAULT_ETH_QUEUE(sc, var)               \
847     for ((var) = 1; (var) < BXE_NUM_ETH_QUEUES(sc); (var)++)
848
849 #define FOR_EACH_COS_IN_TX_QUEUE(sc, var)           \
850     for ((var) = 0; (var) < (sc)->max_cos; (var)++)
851
852 #define FOR_EACH_CNIC_QUEUE(sc, var)     \
853     for ((var) = BXE_NUM_ETH_QUEUES(sc); \
854          (var) < BXE_NUM_QUEUES(sc);     \
855          (var)++)
856
857 enum {
858     OOO_IDX_OFFSET,
859     FCOE_IDX_OFFSET,
860     FWD_IDX_OFFSET,
861 };
862
863 #define FCOE_IDX(sc)              (BXE_NUM_NON_CNIC_QUEUES(sc) + FCOE_IDX_OFFSET)
864 #define bxe_fcoe_fp(sc)           (&sc->fp[FCOE_IDX(sc)])
865 #define bxe_fcoe(sc, var)         (bxe_fcoe_fp(sc)->var)
866 #define bxe_fcoe_inner_sp_obj(sc) (&sc->sp_objs[FCOE_IDX(sc)])
867 #define bxe_fcoe_sp_obj(sc, var)  (bxe_fcoe_inner_sp_obj(sc)->var)
868 #define bxe_fcoe_tx(sc, var)      (bxe_fcoe_fp(sc)->txdata_ptr[FIRST_TX_COS_INDEX]->var)
869
870 #define OOO_IDX(sc)               (BXE_NUM_NON_CNIC_QUEUES(sc) + OOO_IDX_OFFSET)
871 #define bxe_ooo_fp(sc)            (&sc->fp[OOO_IDX(sc)])
872 #define bxe_ooo(sc, var)          (bxe_ooo_fp(sc)->var)
873 #define bxe_ooo_inner_sp_obj(sc)  (&sc->sp_objs[OOO_IDX(sc)])
874 #define bxe_ooo_sp_obj(sc, var)   (bxe_ooo_inner_sp_obj(sc)->var)
875
876 #define FWD_IDX(sc)               (BXE_NUM_NON_CNIC_QUEUES(sc) + FWD_IDX_OFFSET)
877 #define bxe_fwd_fp(sc)            (&sc->fp[FWD_IDX(sc)])
878 #define bxe_fwd(sc, var)          (bxe_fwd_fp(sc)->var)
879 #define bxe_fwd_inner_sp_obj(sc)  (&sc->sp_objs[FWD_IDX(sc)])
880 #define bxe_fwd_sp_obj(sc, var)   (bxe_fwd_inner_sp_obj(sc)->var)
881 #define bxe_fwd_txdata(fp)        (fp->txdata_ptr[FIRST_TX_COS_INDEX])
882
883 #define IS_ETH_FP(fp)    ((fp)->index < BXE_NUM_ETH_QUEUES((fp)->sc))
884 #define IS_FCOE_FP(fp)   ((fp)->index == FCOE_IDX((fp)->sc))
885 #define IS_FCOE_IDX(idx) ((idx) == FCOE_IDX(sc))
886 #define IS_FWD_FP(fp)    ((fp)->index == FWD_IDX((fp)->sc))
887 #define IS_FWD_IDX(idx)  ((idx) == FWD_IDX(sc))
888 #define IS_OOO_FP(fp)    ((fp)->index == OOO_IDX((fp)->sc))
889 #define IS_OOO_IDX(idx)  ((idx) == OOO_IDX(sc))
890
891 enum {
892     BXE_PORT_QUERY_IDX,
893     BXE_PF_QUERY_IDX,
894     BXE_FCOE_QUERY_IDX,
895     BXE_FIRST_QUEUE_QUERY_IDX,
896 };
897
898 struct bxe_fw_stats_req {
899     struct stats_query_header hdr;
900     struct stats_query_entry  query[FP_SB_MAX_E1x +
901                                     BXE_FIRST_QUEUE_QUERY_IDX];
902 };
903
904 struct bxe_fw_stats_data {
905     struct stats_counter          storm_counters;
906     struct per_port_stats         port;
907     struct per_pf_stats           pf;
908     //struct fcoe_statistics_params fcoe;
909     struct per_queue_stats        queue_stats[1];
910 };
911
912 /* IGU MSIX STATISTICS on 57712: 64 for VFs; 4 for PFs; 4 for Attentions */
913 #define BXE_IGU_STAS_MSG_VF_CNT 64
914 #define BXE_IGU_STAS_MSG_PF_CNT 4
915
916 #define MAX_DMAE_C 8
917
918 /*
919  * For the main interface up/down code paths, a not-so-fine-grained CORE
920  * mutex lock is used. Inside this code are various calls to kernel routines
921  * that can cause a sleep to occur. Namely memory allocations and taskqueue
922  * handling. If using an MTX lock we are *not* allowed to sleep but we can
923  * with an SX lock. This define forces the CORE lock to use and SX lock.
924  * Undefine this and an MTX lock will be used instead. Note that the IOCTL
925  * path can cause problems since it's called by a non-sleepable thread. To
926  * alleviate a potential sleep, any IOCTL processing that results in the
927  * chip/interface being started/stopped/reinitialized, the actual work is
928  * offloaded to a taskqueue.
929  */
930 //#define BXE_CORE_LOCK_SX
931 // For AKAROS, we don't have sx.
932 #undef BXE_CORE_LOCK_SX
933
934 /*
935  * This is the slowpath data structure. It is mapped into non-paged memory
936  * so that the hardware can access it's contents directly and must be page
937  * aligned.
938  */
939 struct bxe_slowpath {
940     /*
941      * The cdu_context array MUST be the first element in this
942      * structure. It is used during the leading edge ramrod
943      * operation.
944      */
945     union cdu_context context[MAX_CONTEXT];
946
947     /* Used as a DMA source for MAC configuration. */
948     struct mac_configuration_cmd    mac_config;
949     struct mac_configuration_cmd    mcast_config;
950
951     /* used by the DMAE command executer */
952     struct dmae_command dmae[MAX_DMAE_C];
953
954     /* statistics completion */
955     uint32_t stats_comp;
956
957     /* firmware defined statistics blocks */
958     union mac_stats        mac_stats;
959     struct nig_stats       nig_stats;
960     struct host_port_stats port_stats;
961     struct host_func_stats func_stats;
962     //struct host_func_stats func_stats_base;
963
964     /* DMAE completion value and data source/sink */
965     uint32_t wb_comp;
966     uint32_t wb_data[4];
967
968     union {
969         struct mac_configuration_cmd          e1x;
970         struct eth_classify_rules_ramrod_data e2;
971     } mac_rdata;
972
973     union {
974         struct tstorm_eth_mac_filter_config e1x;
975         struct eth_filter_rules_ramrod_data e2;
976     } rx_mode_rdata;
977
978     struct eth_rss_update_ramrod_data rss_rdata;
979
980     union {
981         struct mac_configuration_cmd           e1;
982         struct eth_multicast_rules_ramrod_data e2;
983     } mcast_rdata;
984
985     union {
986         struct function_start_data        func_start;
987         struct flow_control_configuration pfc_config; /* for DCBX ramrod */
988     } func_rdata;
989
990     /* Queue State related ramrods */
991     union {
992         struct client_init_ramrod_data   init_data;
993         struct client_update_ramrod_data update_data;
994     } q_rdata;
995
996     /*
997      * AFEX ramrod can not be a part of func_rdata union because these
998      * events might arrive in parallel to other events from func_rdata.
999      * If they were defined in the same union the data can get corrupted.
1000      */
1001     struct afex_vif_list_ramrod_data func_afex_rdata;
1002
1003     union drv_info_to_mcp drv_info_to_mcp;
1004 }; /* struct bxe_slowpath */
1005
1006 /*
1007  * Port specifc data structure.
1008  */
1009 struct bxe_port {
1010     /*
1011      * Port Management Function (for 57711E only).
1012      * When this field is set the driver instance is
1013      * responsible for managing port specifc
1014      * configurations such as handling link attentions.
1015      */
1016     uint32_t pmf;
1017
1018     /* Ethernet maximum transmission unit. */
1019     uint16_t ether_mtu;
1020
1021     uint32_t link_config[ELINK_LINK_CONFIG_SIZE];
1022
1023     uint32_t ext_phy_config;
1024
1025     /* Port feature config.*/
1026     uint32_t config;
1027
1028     /* Defines the features supported by the PHY. */
1029     uint32_t supported[ELINK_LINK_CONFIG_SIZE];
1030
1031     /* Defines the features advertised by the PHY. */
1032     uint32_t advertising[ELINK_LINK_CONFIG_SIZE];
1033 #define ADVERTISED_10baseT_Half    (1 << 1)
1034 #define ADVERTISED_10baseT_Full    (1 << 2)
1035 #define ADVERTISED_100baseT_Half   (1 << 3)
1036 #define ADVERTISED_100baseT_Full   (1 << 4)
1037 #define ADVERTISED_1000baseT_Half  (1 << 5)
1038 #define ADVERTISED_1000baseT_Full  (1 << 6)
1039 #define ADVERTISED_TP              (1 << 7)
1040 #define ADVERTISED_FIBRE           (1 << 8)
1041 #define ADVERTISED_Autoneg         (1 << 9)
1042 #define ADVERTISED_Asym_Pause      (1 << 10)
1043 #define ADVERTISED_Pause           (1 << 11)
1044 #define ADVERTISED_2500baseX_Full  (1 << 15)
1045 #define ADVERTISED_10000baseT_Full (1 << 16)
1046
1047     uint32_t    phy_addr;
1048
1049         qlock_t phy_mtx;
1050         char        phy_mtx_name[32];
1051
1052 #define BXE_PHY_LOCK(sc)          qlock(&sc->port.phy_mtx)
1053 #define BXE_PHY_UNLOCK(sc)        qunlock(&sc->port.phy_mtx)
1054 #define BXE_PHY_LOCK_ASSERT(sc)   mtx_assert(&sc->port.phy_mtx, MA_OWNED)
1055
1056     /*
1057      * MCP scratchpad address for port specific statistics.
1058      * The device is responsible for writing statistcss
1059      * back to the MCP for use with management firmware such
1060      * as UMP/NC-SI.
1061      */
1062     uint32_t port_stx;
1063
1064     struct nig_stats old_nig_stats;
1065 }; /* struct bxe_port */
1066
1067 struct bxe_mf_info {
1068     uint32_t mf_config[E1HVN_MAX];
1069
1070     uint32_t vnics_per_port;   /* 1, 2 or 4 */
1071     uint32_t multi_vnics_mode; /* can be set even if vnics_per_port = 1 */
1072     uint32_t path_has_ovlan;   /* MF mode in the path (can be different than the MF mode of the function */
1073
1074 #define IS_MULTI_VNIC(sc)  0 /*((sc)->devinfo.mf_info.multi_vnics_mode)*/
1075 #define VNICS_PER_PORT(sc) 1/*((sc)->devinfo.mf_info.vnics_per_port)*/
1076 #define VNICS_PER_PATH(sc) 1
1077   /*                                                        \
1078     ((sc)->devinfo.mf_info.vnics_per_port *                 \
1079      ((CHIP_PORT_MODE(sc) == CHIP_4_PORT_MODE) ? 2 : 1 ))
1080   */
1081
1082     uint8_t min_bw[MAX_VNIC_NUM];
1083     uint8_t max_bw[MAX_VNIC_NUM];
1084
1085     uint16_t ext_id; /* vnic outer vlan or VIF ID */
1086 #define VALID_OVLAN(ovlan) ((ovlan) <= 4096)
1087 #define INVALID_VIF_ID 0xFFFF
1088 #define OVLAN(sc) ((sc)->devinfo.mf_info.ext_id)
1089 #define VIF_ID(sc) ((sc)->devinfo.mf_info.ext_id)
1090
1091     uint16_t default_vlan;
1092 #define NIV_DEFAULT_VLAN(sc) ((sc)->devinfo.mf_info.default_vlan)
1093
1094     uint8_t niv_allowed_priorities;
1095 #define NIV_ALLOWED_PRIORITIES(sc) ((sc)->devinfo.mf_info.niv_allowed_priorities)
1096
1097     uint8_t niv_default_cos;
1098 #define NIV_DEFAULT_COS(sc) ((sc)->devinfo.mf_info.niv_default_cos)
1099
1100     uint8_t niv_mba_enabled;
1101
1102     enum mf_cfg_afex_vlan_mode afex_vlan_mode;
1103 #define AFEX_VLAN_MODE(sc) ((sc)->devinfo.mf_info.afex_vlan_mode)
1104     int                        afex_def_vlan_tag;
1105     uint32_t                   pending_max;
1106
1107     uint16_t flags;
1108 #define MF_INFO_VALID_MAC       0x0001
1109
1110     uint8_t mf_mode; /* Switch-Dependent or Switch-Independent */
1111 #define IS_MF(sc)                        \
1112     (IS_MULTI_VNIC(sc) &&                \
1113      ((sc)->devinfo.mf_info.mf_mode != 0))
1114 #define IS_MF_SD(sc)                                     \
1115     (IS_MULTI_VNIC(sc) &&                                \
1116      ((sc)->devinfo.mf_info.mf_mode == MULTI_FUNCTION_SD))
1117 #define IS_MF_SI(sc)                                     \
1118     (IS_MULTI_VNIC(sc) &&                                \
1119      ((sc)->devinfo.mf_info.mf_mode == MULTI_FUNCTION_SI))
1120 #define IS_MF_AFEX(sc)                              \
1121     (IS_MULTI_VNIC(sc) &&                           \
1122      ((sc)->devinfo.mf_info.mf_mode == MULTI_FUNCTION_AFEX))
1123 #define IS_MF_SD_MODE(sc)   IS_MF_SD(sc)
1124 #define IS_MF_SI_MODE(sc)   IS_MF_SI(sc)
1125 #define IS_MF_AFEX_MODE(sc) IS_MF_AFEX(sc)
1126
1127     uint32_t mf_protos_supported;
1128     #define MF_PROTO_SUPPORT_ETHERNET 0x1
1129     #define MF_PROTO_SUPPORT_ISCSI    0x2
1130     #define MF_PROTO_SUPPORT_FCOE     0x4
1131 }; /* struct bxe_mf_info */
1132
1133 /* Device information data structure. */
1134 struct bxe_devinfo {
1135     /* PCIe info */
1136     uint16_t vendor_id;
1137     uint16_t device_id;
1138     uint16_t subvendor_id;
1139     uint16_t subdevice_id;
1140
1141     /*
1142      * chip_id = 0b'CCCCCCCCCCCCCCCCRRRRMMMMMMMMBBBB'
1143      *   C = Chip Number   (bits 16-31)
1144      *   R = Chip Revision (bits 12-15)
1145      *   M = Chip Metal    (bits 4-11)
1146      *   B = Chip Bond ID  (bits 0-3)
1147      */
1148     uint32_t chip_id;
1149 #define CHIP_ID(sc)           0 /*((sc)->devinfo.chip_id & 0xffff0000)*/
1150 #define CHIP_NUM(sc)          0 /*((sc)->devinfo.chip_id >> 16)*/
1151 /* device ids */
1152 #define CHIP_NUM_57710        0x164e
1153 #define CHIP_NUM_57711        0x164f
1154 #define CHIP_NUM_57711E       0x1650
1155 #define CHIP_NUM_57712        0x1662
1156 #define CHIP_NUM_57712_MF     0x1663
1157 #define CHIP_NUM_57712_VF     0x166f
1158 #define CHIP_NUM_57800        0x168a
1159 #define CHIP_NUM_57800_MF     0x16a5
1160 #define CHIP_NUM_57800_VF     0x16a9
1161 #define CHIP_NUM_57810        0x168e
1162 #define CHIP_NUM_57810_MF     0x16ae
1163 #define CHIP_NUM_57810_VF     0x16af
1164 #define CHIP_NUM_57811        0x163d
1165 #define CHIP_NUM_57811_MF     0x163e
1166 #define CHIP_NUM_57811_VF     0x163f
1167 #define CHIP_NUM_57840_OBS    0x168d
1168 #define CHIP_NUM_57840_OBS_MF 0x16ab
1169 #define CHIP_NUM_57840_4_10   0x16a1
1170 #define CHIP_NUM_57840_2_20   0x16a2
1171 #define CHIP_NUM_57840_MF     0x16a4
1172 #define CHIP_NUM_57840_VF     0x16ad
1173
1174 #define CHIP_REV_SHIFT      12
1175 #define CHIP_REV_MASK       (0xF << CHIP_REV_SHIFT)
1176 #define CHIP_REV(sc)        ((sc)->devinfo.chip_id & CHIP_REV_MASK)
1177
1178 #define CHIP_REV_Ax         (0x0 << CHIP_REV_SHIFT)
1179 #define CHIP_REV_Bx         (0x1 << CHIP_REV_SHIFT)
1180 #define CHIP_REV_Cx         (0x2 << CHIP_REV_SHIFT)
1181
1182 #define CHIP_REV_IS_SLOW(sc)    \
1183     (CHIP_REV(sc) > 0x00005000)
1184 #define CHIP_REV_IS_FPGA(sc)                              \
1185     (CHIP_REV_IS_SLOW(sc) && (CHIP_REV(sc) & 0x00001000))
1186 #define CHIP_REV_IS_EMUL(sc)                               \
1187     (CHIP_REV_IS_SLOW(sc) && !(CHIP_REV(sc) & 0x00001000))
1188 #define CHIP_REV_IS_ASIC(sc) \
1189     (!CHIP_REV_IS_SLOW(sc))
1190
1191 #define CHIP_METAL(sc)      ((sc->devinfo.chip_id) & 0x00000ff0)
1192 #define CHIP_BOND_ID(sc)    ((sc->devinfo.chip_id) & 0x0000000f)
1193
1194 #define CHIP_IS_E1(sc)      (CHIP_NUM(sc) == CHIP_NUM_57710)
1195 #define CHIP_IS_57710(sc)   (CHIP_NUM(sc) == CHIP_NUM_57710)
1196 #define CHIP_IS_57711(sc)   (CHIP_NUM(sc) == CHIP_NUM_57711)
1197 #define CHIP_IS_57711E(sc)  (CHIP_NUM(sc) == CHIP_NUM_57711E)
1198 #define CHIP_IS_E1H(sc)     ((CHIP_IS_57711(sc)) || \
1199                              (CHIP_IS_57711E(sc)))
1200 #define CHIP_IS_E1x(sc)     (CHIP_IS_E1((sc)) || \
1201                              CHIP_IS_E1H((sc)))
1202
1203 #define CHIP_IS_57712(sc)    (CHIP_NUM(sc) == CHIP_NUM_57712)
1204 #define CHIP_IS_57712_MF(sc) (CHIP_NUM(sc) == CHIP_NUM_57712_MF)
1205 #define CHIP_IS_57712_VF(sc) (CHIP_NUM(sc) == CHIP_NUM_57712_VF)
1206 #define CHIP_IS_E2(sc)       (CHIP_IS_57712(sc) ||  \
1207                               CHIP_IS_57712_MF(sc))
1208
1209 #define CHIP_IS_57800(sc)    (CHIP_NUM(sc) == CHIP_NUM_57800)
1210 #define CHIP_IS_57800_MF(sc) (CHIP_NUM(sc) == CHIP_NUM_57800_MF)
1211 #define CHIP_IS_57800_VF(sc) (CHIP_NUM(sc) == CHIP_NUM_57800_VF)
1212 #define CHIP_IS_57810(sc)    (CHIP_NUM(sc) == CHIP_NUM_57810)
1213 #define CHIP_IS_57810_MF(sc) (CHIP_NUM(sc) == CHIP_NUM_57810_MF)
1214 #define CHIP_IS_57810_VF(sc) (CHIP_NUM(sc) == CHIP_NUM_57810_VF)
1215 #define CHIP_IS_57811(sc)    (CHIP_NUM(sc) == CHIP_NUM_57811)
1216 #define CHIP_IS_57811_MF(sc) (CHIP_NUM(sc) == CHIP_NUM_57811_MF)
1217 #define CHIP_IS_57811_VF(sc) (CHIP_NUM(sc) == CHIP_NUM_57811_VF)
1218 #define CHIP_IS_57840(sc)    ((CHIP_NUM(sc) == CHIP_NUM_57840_OBS)  || \
1219                               (CHIP_NUM(sc) == CHIP_NUM_57840_4_10) || \
1220                               (CHIP_NUM(sc) == CHIP_NUM_57840_2_20))
1221 #define CHIP_IS_57840_MF(sc) ((CHIP_NUM(sc) == CHIP_NUM_57840_OBS_MF) || \
1222                               (CHIP_NUM(sc) == CHIP_NUM_57840_MF))
1223 #define CHIP_IS_57840_VF(sc) (CHIP_NUM(sc) == CHIP_NUM_57840_VF)
1224
1225 #define CHIP_IS_E3(sc)      (CHIP_IS_57800(sc)    || \
1226                              CHIP_IS_57800_MF(sc) || \
1227                              CHIP_IS_57800_VF(sc) || \
1228                              CHIP_IS_57810(sc)    || \
1229                              CHIP_IS_57810_MF(sc) || \
1230                              CHIP_IS_57810_VF(sc) || \
1231                              CHIP_IS_57811(sc)    || \
1232                              CHIP_IS_57811_MF(sc) || \
1233                              CHIP_IS_57811_VF(sc) || \
1234                              CHIP_IS_57840(sc)    || \
1235                              CHIP_IS_57840_MF(sc) || \
1236                              CHIP_IS_57840_VF(sc))
1237 #define CHIP_IS_E3A0(sc)    (CHIP_IS_E3(sc) &&              \
1238                              (CHIP_REV(sc) == CHIP_REV_Ax))
1239 #define CHIP_IS_E3B0(sc)    (CHIP_IS_E3(sc) &&              \
1240                              (CHIP_REV(sc) == CHIP_REV_Bx))
1241
1242 #define USES_WARPCORE(sc)   (CHIP_IS_E3(sc))
1243 #define CHIP_IS_E2E3(sc)    (CHIP_IS_E2(sc) || \
1244                              CHIP_IS_E3(sc))
1245
1246 #define CHIP_IS_MF_CAP(sc)  (CHIP_IS_57711E(sc)  ||  \
1247                              CHIP_IS_57712_MF(sc) || \
1248                              CHIP_IS_E3(sc))
1249
1250 #define IS_VF(sc)           (CHIP_IS_57712_VF(sc) || \
1251                              CHIP_IS_57800_VF(sc) || \
1252                              CHIP_IS_57810_VF(sc) || \
1253                              CHIP_IS_57840_VF(sc))
1254 #define IS_PF(sc)           (!IS_VF(sc))
1255
1256 /*
1257  * This define is used in two main places:
1258  * 1. In the early stages of nic_load, to know if to configure Parser/Searcher
1259  * to nic-only mode or to offload mode. Offload mode is configured if either
1260  * the chip is E1x (where NIC_MODE register is not applicable), or if cnic
1261  * already registered for this port (which means that the user wants storage
1262  * services).
1263  * 2. During cnic-related load, to know if offload mode is already configured
1264  * in the HW or needs to be configrued. Since the transition from nic-mode to
1265  * offload-mode in HW causes traffic coruption, nic-mode is configured only
1266  * in ports on which storage services where never requested.
1267  */
1268 #define CONFIGURE_NIC_MODE(sc) (!CHIP_IS_E1x(sc) && !CNIC_ENABLED(sc))
1269
1270     uint8_t  chip_port_mode;
1271 #define CHIP_4_PORT_MODE        0x0
1272 #define CHIP_2_PORT_MODE        0x1
1273 #define CHIP_PORT_MODE_NONE     0x2
1274 #define CHIP_PORT_MODE(sc)      ((sc)->devinfo.chip_port_mode)
1275 #define CHIP_IS_MODE_4_PORT(sc) (CHIP_PORT_MODE(sc) == CHIP_4_PORT_MODE)
1276
1277     uint8_t int_block;
1278 #define INT_BLOCK_HC            0
1279 #define INT_BLOCK_IGU           1
1280 #define INT_BLOCK_MODE_NORMAL   0
1281 #define INT_BLOCK_MODE_BW_COMP  2
1282 #define CHIP_INT_MODE_IS_NBC(sc)                          \
1283     (!CHIP_IS_E1x(sc) &&                                  \
1284      !((sc)->devinfo.int_block & INT_BLOCK_MODE_BW_COMP))
1285 #define CHIP_INT_MODE_IS_BC(sc) (!CHIP_INT_MODE_IS_NBC(sc))
1286
1287     uint32_t shmem_base;
1288     uint32_t shmem2_base;
1289     uint32_t bc_ver;
1290     char bc_ver_str[32];
1291     uint32_t mf_cfg_base; /* bootcode shmem address in BAR memory */
1292   struct bxe_mf_info mf_info;
1293
1294     int flash_size;
1295 #define NVRAM_1MB_SIZE      0x20000
1296 #define NVRAM_TIMEOUT_COUNT 30000
1297 #define NVRAM_PAGE_SIZE     256
1298
1299     /* PCIe capability information */
1300     uint32_t pcie_cap_flags;
1301 #define BXE_PM_CAPABLE_FLAG     0x00000001
1302 #define BXE_PCIE_CAPABLE_FLAG   0x00000002
1303 #define BXE_MSI_CAPABLE_FLAG    0x00000004
1304 #define BXE_MSIX_CAPABLE_FLAG   0x00000008
1305     uint16_t pcie_pm_cap_reg;
1306     uint16_t pcie_pcie_cap_reg;
1307     //uint16_t pcie_devctl;
1308     uint16_t pcie_link_width;
1309     uint16_t pcie_link_speed;
1310     uint16_t pcie_msi_cap_reg;
1311     uint16_t pcie_msix_cap_reg;
1312
1313     /* device configuration read from bootcode shared memory */
1314     uint32_t hw_config;
1315     uint32_t hw_config2;
1316 }; /* struct bxe_devinfo */
1317
1318 struct bxe_sp_objs {
1319     struct ecore_vlan_mac_obj mac_obj; /* MACs object */
1320     struct ecore_queue_sp_obj q_obj; /* Queue State object */
1321 }; /* struct bxe_sp_objs */
1322
1323 /*
1324  * Data that will be used to create a link report message. We will keep the
1325  * data used for the last link report in order to prevent reporting the same
1326  * link parameters twice.
1327  */
1328 struct bxe_link_report_data {
1329     uint16_t      line_speed;        /* Effective line speed */
1330     unsigned long link_report_flags; /* BXE_LINK_REPORT_XXX flags */
1331 };
1332 enum {
1333     BXE_LINK_REPORT_FULL_DUPLEX,
1334     BXE_LINK_REPORT_LINK_DOWN,
1335     BXE_LINK_REPORT_RX_FC_ON,
1336     BXE_LINK_REPORT_TX_FC_ON
1337 };
1338
1339 /* Top level device private data structure. */
1340
1341 struct bxe_adapter {
1342         /*
1343          * First entry must be a pointer to the BSD ifnet struct which
1344          * has a first element of 'void *if_softc' (which is us). XXX
1345          */
1346         if_t        ifp;
1347         /* OS defined structs */
1348         struct net_device *netdev;
1349         struct pci_device *pcidev;
1350         /* commonly used Plan 9 driver struct members. */
1351         struct ether                            *edev;
1352
1353         bool                                            active;
1354         void                                            *mmio;
1355         spinlock_t                                      imlock;                         /* interrupt mask lock */
1356         spinlock_t                                      tlock;                          /* transmit lock */
1357         qlock_t                                         slock;                          /* stats */
1358         qlock_t                                         alock;                          /* attach */
1359         struct rendez                           rrendez;                        /* rproc rendez */
1360 #define Nstatistics 2
1361         unsigned int                            statistics[Nstatistics];
1362
1363         //struct net_device_stats net_stats;
1364 #warning "no ifmedia. "
1365         // struct ifmedia  ifmedia; /* network interface media structure */
1366         int             media;
1367         
1368         int             state; /* device state */
1369 #define BXE_STATE_CLOSED                 0x0000
1370 #define BXE_STATE_OPENING_WAITING_LOAD   0x1000
1371 #define BXE_STATE_OPENING_WAITING_PORT   0x2000
1372 #define BXE_STATE_OPEN                   0x3000
1373 #define BXE_STATE_CLOSING_WAITING_HALT   0x4000
1374 #define BXE_STATE_CLOSING_WAITING_DELETE 0x5000
1375 #define BXE_STATE_CLOSING_WAITING_UNLOAD 0x6000
1376 #define BXE_STATE_DISABLED               0xD000
1377 #define BXE_STATE_DIAG                   0xE000
1378 #define BXE_STATE_ERROR                  0xF000
1379         
1380         int flags;
1381 #define BXE_ONE_PORT_FLAG    0x00000001
1382 #define BXE_NO_ISCSI         0x00000002
1383 #define BXE_NO_FCOE          0x00000004
1384 #define BXE_ONE_PORT(sc)     (sc->flags & BXE_ONE_PORT_FLAG)
1385 //#define BXE_NO_WOL_FLAG      0x00000008
1386 //#define BXE_USING_DAC_FLAG   0x00000010
1387 //#define BXE_USING_MSIX_FLAG  0x00000020
1388 //#define BXE_USING_MSI_FLAG   0x00000040
1389 //#define BXE_DISABLE_MSI_FLAG 0x00000080
1390 #define BXE_NO_MCP_FLAG      0x00000200
1391 #define BXE_NOMCP(sc)        (sc->flags & BXE_NO_MCP_FLAG)
1392 //#define BXE_SAFC_TX_FLAG     0x00000400
1393 #define BXE_MF_FUNC_DIS      0x00000800
1394 #define BXE_TX_SWITCHING     0x00001000
1395         
1396         unsigned long debug; /* per-instance debug logging config */
1397         
1398 #define MAX_BARS 5
1399         struct bxe_bar bar[MAX_BARS]; /* map BARs 0, 2, 4 */
1400         
1401         uint16_t doorbell_size;
1402         
1403 #warning "no timer callout"
1404         /* periodic timer callout */
1405 #define PERIODIC_STOP 0
1406 #define PERIODIC_GO   1
1407         atomic_t periodic_flags;
1408         //      struct callout         periodic_callout;
1409         /* chip start/stop/reset taskqueue */
1410 #define CHIP_TQ_NONE   0
1411 #define CHIP_TQ_START  1
1412 #define CHIP_TQ_STOP   2
1413 #define CHIP_TQ_REINIT 3
1414         atomic_t chip_tq_flags;
1415         struct task            chip_tq_task;
1416         struct taskqueue       *chip_tq;
1417         char                   chip_tq_name[32];
1418         
1419         /* slowpath interrupt taskqueue */
1420         struct task      sp_tq_task;
1421         struct taskqueue *sp_tq;
1422         char             sp_tq_name[32];
1423         
1424         /* set rx_mode asynchronous taskqueue */
1425         struct task      rx_mode_tq_task;
1426         struct taskqueue *rx_mode_tq;
1427         char             rx_mode_tq_name[32];
1428         struct bxe_fastpath fp[MAX_RSS_CHAINS];
1429         struct bxe_sp_objs  sp_objs[MAX_RSS_CHAINS];
1430         
1431
1432         uint8_t  unit; /* driver instance number */
1433         
1434         int pcie_bus;    /* PCIe bus number */
1435         int pcie_device; /* PCIe device/slot number */
1436         int pcie_func;   /* PCIe function number */
1437         
1438         uint8_t pfunc_rel; /* function relative */
1439         uint8_t pfunc_abs; /* function absolute */
1440         uint8_t path_id;   /* function absolute */
1441 #define SC_PATH(sc)     (sc->path_id)
1442 #define SC_PORT(sc)     (sc->pfunc_rel & 1)
1443 #define SC_FUNC(sc)     (sc->pfunc_rel)
1444 #define SC_ABS_FUNC(sc) (sc->pfunc_abs)
1445 #define SC_VN(sc)       (sc->pfunc_rel >> 1)
1446 #define SC_L_ID(sc)     (SC_VN(sc) << 2)
1447 #define PORT_ID(sc)     SC_PORT(sc)
1448 #define PATH_ID(sc)     SC_PATH(sc)
1449 #define VNIC_ID(sc)     SC_VN(sc)
1450 #define FUNC_ID(sc)     SC_FUNC(sc)
1451 #define ABS_FUNC_ID(sc) SC_ABS_FUNC(sc)
1452 #define SC_FW_MB_IDX_VN(sc, vn)                                \
1453     (SC_PORT(sc) + (vn) *                                      \
1454      ((CHIP_IS_E1x(sc) || (CHIP_IS_MODE_4_PORT(sc))) ? 2 : 1))
1455
1456 #define SC_FW_MB_IDX(sc) SC_FW_MB_IDX_VN(sc, SC_VN(sc))
1457         
1458         int if_capen; /* enabled interface capabilities */
1459         
1460         struct bxe_devinfo devinfo;
1461         char fw_ver_str[32];
1462         char mf_mode_str[32];
1463         char pci_link_str[32];
1464         const struct iro *iro_array;
1465         
1466 #ifdef BXE_CORE_LOCK_SX
1467         struct sx      core_sx;
1468         char           core_sx_name[32];
1469 #else
1470         qlock_t     core_mtx;
1471         char           core_mtx_name[32];
1472 #endif
1473         qlock_t     sp_mtx;
1474         char           sp_mtx_name[32];
1475         qlock_t     dmae_mtx;
1476         char           dmae_mtx_name[32];
1477         qlock_t     fwmb_mtx;
1478         char           fwmb_mtx_name[32];
1479         qlock_t     print_mtx;
1480         char           print_mtx_name[32];
1481         qlock_t     stats_mtx;
1482         char           stats_mtx_name[32];
1483         qlock_t     mcast_mtx;
1484         char           mcast_mtx_name[32];
1485         
1486 #ifdef BXE_CORE_LOCK_SX
1487 #define BXE_CORE_TRYLOCK(sc)      sx_try_xlock(&sc->core_sx)
1488 #define BXE_CORE_LOCK(sc)         sx_xlock(&sc->core_sx)
1489 #define BXE_CORE_UNLOCK(sc)       sx_xunlock(&sc->core_sx)
1490 #define BXE_CORE_LOCK_ASSERT(sc)  sx_assert(&sc->core_sx, SA_XLOCKED)
1491 #else
1492 #define BXE_CORE_TRYLOCK(sc)      canqlock(&sc->core_mtx)
1493 #define BXE_CORE_LOCK(sc)         qlock(&sc->core_mtx)
1494 #define BXE_CORE_UNLOCK(sc)       qunlock(&sc->core_mtx)
1495 #define BXE_CORE_LOCK_ASSERT(sc)  mtx_assert(&sc->core_mtx, MA_OWNED)
1496 #endif
1497
1498 #define BXE_SP_LOCK(sc)           qlock(&sc->sp_mtx)
1499 #define BXE_SP_UNLOCK(sc)         qunlock(&sc->sp_mtx)
1500 #define BXE_SP_LOCK_ASSERT(sc)    mtx_assert(&sc->sp_mtx, MA_OWNED)
1501
1502 #define BXE_DMAE_LOCK(sc)         qlock(&sc->dmae_mtx)
1503 #define BXE_DMAE_UNLOCK(sc)       qunlock(&sc->dmae_mtx)
1504 #define BXE_DMAE_LOCK_ASSERT(sc)  mtx_assert(&sc->dmae_mtx, MA_OWNED)
1505
1506 #define BXE_FWMB_LOCK(sc)         qlock(&sc->fwmb_mtx)
1507 #define BXE_FWMB_UNLOCK(sc)       qunlock(&sc->fwmb_mtx)
1508 #define BXE_FWMB_LOCK_ASSERT(sc)  mtx_assert(&sc->fwmb_mtx, MA_OWNED)
1509
1510 #define BXE_PRINT_LOCK(sc)        qlock(&sc->print_mtx)
1511 #define BXE_PRINT_UNLOCK(sc)      qunlock(&sc->print_mtx)
1512 #define BXE_PRINT_LOCK_ASSERT(sc) mtx_assert(&sc->print_mtx, MA_OWNED)
1513
1514 #define BXE_STATS_LOCK(sc)        qlock(&sc->stats_mtx)
1515 #define BXE_STATS_UNLOCK(sc)      qunlock(&sc->stats_mtx)
1516 #define BXE_STATS_LOCK_ASSERT(sc) mtx_assert(&sc->stats_mtx, MA_OWNED)
1517
1518 #warning "find outwhat IF_ADDR_LOCK is"
1519 #define BXE_MCAST_LOCK(sc)        \
1520     do {                          \
1521             /*IF_ADDR_LOCK(sc->ifp);*/          \
1522     } while (0)
1523 #define BXE_MCAST_LOCK_ASSERT(sc) mtx_assert(&sc->mcast_mtx, MA_OWNED)
1524         
1525         int dmae_ready;
1526 #define DMAE_READY(sc) (sc->dmae_ready)
1527         
1528         struct ecore_credit_pool_obj vlans_pool;
1529         struct ecore_credit_pool_obj macs_pool;
1530         struct ecore_rx_mode_obj     rx_mode_obj;
1531         struct ecore_mcast_obj       mcast_obj;
1532         struct ecore_rss_config_obj  rss_conf_obj;
1533         struct ecore_func_sp_obj     func_obj;
1534
1535         uint16_t fw_seq;
1536         uint16_t fw_drv_pulse_wr_seq;
1537         uint32_t func_stx;
1538         
1539         struct elink_params         link_params;
1540         struct elink_vars           link_vars;
1541         uint32_t                    link_cnt;
1542         struct bxe_link_report_data last_reported_link;
1543         char mac_addr_str[32];
1544         
1545         int last_reported_link_state;
1546         
1547         int tx_ring_size;
1548         int rx_ring_size;
1549         int wol;
1550         
1551         int is_leader;
1552         int recovery_state;
1553 #define BXE_RECOVERY_DONE        1
1554 #define BXE_RECOVERY_INIT        2
1555 #define BXE_RECOVERY_WAIT        3
1556 #define BXE_RECOVERY_FAILED      4
1557 #define BXE_RECOVERY_NIC_LOADING 5
1558         
1559         uint32_t rx_mode;
1560 #define BXE_RX_MODE_NONE     0
1561 #define BXE_RX_MODE_NORMAL   1
1562 #define BXE_RX_MODE_ALLMULTI 2
1563 #define BXE_RX_MODE_PROMISC  3
1564 #define BXE_MAX_MULTICAST    64
1565         
1566         struct bxe_port port;
1567         
1568         struct cmng_init cmng;
1569         
1570         /* user configs */
1571         int      num_queues;
1572         int      max_rx_bufs;
1573         int      hc_rx_ticks;
1574         int      hc_tx_ticks;
1575         int      rx_budget;
1576         int      max_aggregation_size;
1577         int      mrrs;
1578         int      autogreeen;
1579 #define AUTO_GREEN_HW_DEFAULT 0
1580 #define AUTO_GREEN_FORCE_ON   1
1581 #define AUTO_GREEN_FORCE_OFF  2
1582         int      interrupt_mode;
1583 #define INTR_MODE_INTX 0
1584 #define INTR_MODE_MSI  1
1585 #define INTR_MODE_MSIX 2
1586         int      udp_rss;
1587         
1588         /* interrupt allocations */
1589         struct bxe_intr intr[MAX_RSS_CHAINS+1];
1590         int             intr_count;
1591         uint8_t         igu_dsb_id;
1592         uint8_t         igu_base_sb;
1593         uint8_t         igu_sb_cnt;
1594         //uint8_t         min_msix_vec_cnt;
1595         uint32_t        igu_base_addr;
1596         //bus_addr_t      def_status_blk_mapping;
1597         uint8_t         base_fw_ndsb;
1598 #define DEF_SB_IGU_ID 16
1599 #define DEF_SB_ID     HC_SP_SB_ID
1600         
1601         /* parent bus DMA tag  */
1602         bus_dma_tag_t parent_dma_tag;
1603         
1604         /* default status block */
1605         struct bxe_dma              def_sb_dma;
1606         struct host_sp_status_block *def_sb;
1607         uint16_t                    def_idx;
1608         uint16_t                    def_att_idx;
1609         uint32_t                    attn_state;
1610         struct attn_route           attn_group[MAX_DYNAMIC_ATTN_GRPS];
1611         
1612 /* general SP events - stats query, cfc delete, etc */
1613 #define HC_SP_INDEX_ETH_DEF_CONS         3
1614 /* EQ completions */
1615 #define HC_SP_INDEX_EQ_CONS              7
1616 /* FCoE L2 connection completions */
1617 #define HC_SP_INDEX_ETH_FCOE_TX_CQ_CONS  6
1618 #define HC_SP_INDEX_ETH_FCOE_RX_CQ_CONS  4
1619 /* iSCSI L2 */
1620 #define HC_SP_INDEX_ETH_ISCSI_CQ_CONS    5
1621 #define HC_SP_INDEX_ETH_ISCSI_RX_CQ_CONS 1
1622
1623         /* event queue */
1624         struct bxe_dma        eq_dma;
1625         union event_ring_elem *eq;
1626         uint16_t              eq_prod;
1627         uint16_t              eq_cons;
1628         uint16_t              *eq_cons_sb;
1629 #define NUM_EQ_PAGES     1 /* must be a power of 2 */
1630 #define EQ_DESC_CNT_PAGE (BCM_PAGE_SIZE / sizeof(union event_ring_elem))
1631 #define EQ_DESC_MAX_PAGE (EQ_DESC_CNT_PAGE - 1)
1632 #define NUM_EQ_DESC      (EQ_DESC_CNT_PAGE * NUM_EQ_PAGES)
1633 #define EQ_DESC_MASK     (NUM_EQ_DESC - 1)
1634 #define MAX_EQ_AVAIL     (EQ_DESC_MAX_PAGE * NUM_EQ_PAGES - 2)
1635 /* depends on EQ_DESC_CNT_PAGE being a power of 2 */
1636 #define NEXT_EQ_IDX(x)                                      \
1637     ((((x) & EQ_DESC_MAX_PAGE) == (EQ_DESC_MAX_PAGE - 1)) ? \
1638          ((x) + 2) : ((x) + 1))
1639 /* depends on the above and on NUM_EQ_PAGES being a power of 2 */
1640 #define EQ_DESC(x) ((x) & EQ_DESC_MASK)
1641
1642     /* slow path */
1643         struct bxe_dma      sp_dma;
1644         struct bxe_slowpath *sp;
1645         unsigned long       sp_state;
1646         
1647         /* slow path queue */
1648         struct bxe_dma spq_dma;
1649 struct eth_spe *spq;
1650 #define SP_DESC_CNT     (BCM_PAGE_SIZE / sizeof(struct eth_spe))
1651 #define MAX_SP_DESC_CNT (SP_DESC_CNT - 1)
1652 #define MAX_SPQ_PENDING 8
1653         
1654         uint16_t       spq_prod_idx;
1655         struct eth_spe *spq_prod_bd;
1656         struct eth_spe *spq_last_bd;
1657         uint16_t       *dsb_sp_prod;
1658         uint16_t       *spq_hw_con;
1659         uint16_t       spq_left;
1660         
1661         atomic_t eq_spq_left; /* COMMON_xxx ramrod credit */
1662         atomic_t cq_spq_left; /* ETH_xxx ramrod credit */
1663         
1664         /* fw decompression buffer */
1665         struct bxe_dma gz_buf_dma;
1666         void           *gz_buf;
1667         //    z_streamp      gz_strm;
1668         uint32_t       gz_outlen;
1669 #define GUNZIP_BUF(sc)    (sc->gz_buf)
1670 #define GUNZIP_OUTLEN(sc) (sc->gz_outlen)
1671 #define GUNZIP_PHYS(sc)   (sc->gz_buf_dma.paddr)
1672 #define FW_BUF_SIZE       0x40000
1673         
1674         const struct raw_op *init_ops;
1675         const uint16_t *init_ops_offsets; /* init block offsets inside init_ops */
1676         const uint32_t *init_data;        /* data blob, 32 bit granularity */
1677         uint32_t       init_mode_flags;
1678 #define INIT_MODE_FLAGS(sc) (sc->init_mode_flags)
1679         /* PRAM blobs - raw data */
1680         const uint8_t *tsem_int_table_data;
1681         const uint8_t *tsem_pram_data;
1682         const uint8_t *usem_int_table_data;
1683         const uint8_t *usem_pram_data;
1684         const uint8_t *xsem_int_table_data;
1685         const uint8_t *xsem_pram_data;
1686         const uint8_t *csem_int_table_data;
1687         const uint8_t *csem_pram_data;
1688 #define INIT_OPS(sc)                 (sc->init_ops)
1689 #define INIT_OPS_OFFSETS(sc)         (sc->init_ops_offsets)
1690 #define INIT_DATA(sc)                (sc->init_data)
1691 #define INIT_TSEM_INT_TABLE_DATA(sc) (sc->tsem_int_table_data)
1692 #define INIT_TSEM_PRAM_DATA(sc)      (sc->tsem_pram_data)
1693 #define INIT_USEM_INT_TABLE_DATA(sc) (sc->usem_int_table_data)
1694 #define INIT_USEM_PRAM_DATA(sc)      (sc->usem_pram_data)
1695 #define INIT_XSEM_INT_TABLE_DATA(sc) (sc->xsem_int_table_data)
1696 #define INIT_XSEM_PRAM_DATA(sc)      (sc->xsem_pram_data)
1697 #define INIT_CSEM_INT_TABLE_DATA(sc) (sc->csem_int_table_data)
1698 #define INIT_CSEM_PRAM_DATA(sc)      (sc->csem_pram_data)
1699
1700         /* ILT
1701          * For max 196 cids (64*3 + non-eth), 32KB ILT page size and 1KB
1702          * context size we need 8 ILT entries.
1703          */
1704 #define ILT_MAX_L2_LINES 8
1705         struct hw_context context[ILT_MAX_L2_LINES];
1706         struct ecore_ilt *ilt;
1707 #define ILT_MAX_LINES 256
1708         
1709 /* max supported number of RSS queues: IGU SBs minus one for CNIC */
1710 #define BXE_MAX_RSS_COUNT(sc) ((sc)->igu_sb_cnt - CNIC_SUPPORT(sc))
1711 /* max CID count: Max RSS * Max_Tx_Multi_Cos + FCoE + iSCSI */
1712 #if 1
1713 #define BXE_L2_MAX_CID(sc)                                              \
1714         (BXE_MAX_RSS_COUNT(sc) * ECORE_MULTI_TX_COS + 2 * CNIC_SUPPORT(sc))
1715 #else
1716 #define BXE_L2_MAX_CID(sc) /* OOO + FWD */                              \
1717         (BXE_MAX_RSS_COUNT(sc) * ECORE_MULTI_TX_COS + 4 * CNIC_SUPPORT(sc))
1718 #endif
1719 #if 1
1720 #define BXE_L2_CID_COUNT(sc)                                            \
1721         (BXE_NUM_ETH_QUEUES(sc) * ECORE_MULTI_TX_COS + 2 * CNIC_SUPPORT(sc))
1722 #else
1723 #define BXE_L2_CID_COUNT(sc) /* OOO + FWD */                            \
1724         (BXE_NUM_ETH_QUEUES(sc) * ECORE_MULTI_TX_COS + 4 * CNIC_SUPPORT(sc))
1725 #endif
1726 #define L2_ILT_LINES(sc)                                \
1727         (DIV_ROUND_UP(BXE_L2_CID_COUNT(sc), ILT_PAGE_CIDS))
1728         
1729         int qm_cid_count;
1730         
1731         uint8_t dropless_fc;
1732
1733         struct bxe_dma *t2;
1734
1735         /* total number of FW statistics requests */
1736         uint8_t fw_stats_num;
1737         /*
1738          * This is a memory buffer that will contain both statistics ramrod
1739          * request and data.
1740          */
1741         struct bxe_dma fw_stats_dma;
1742         /*
1743          * FW statistics request shortcut (points at the beginning of fw_stats
1744          * buffer).
1745          */
1746         int                     fw_stats_req_size;
1747         struct bxe_fw_stats_req *fw_stats_req;
1748         bus_addr_t              fw_stats_req_mapping;
1749         /*
1750          * FW statistics data shortcut (points at the beginning of fw_stats
1751          * buffer + fw_stats_req_size).
1752          */
1753         int                      fw_stats_data_size;
1754         struct bxe_fw_stats_data *fw_stats_data;
1755         bus_addr_t               fw_stats_data_mapping;
1756         
1757         /* tracking a pending STAT_QUERY ramrod */
1758         uint16_t stats_pending;
1759         /* number of completed statistics ramrods */
1760         uint16_t stats_comp;
1761         uint16_t stats_counter;
1762         uint8_t  stats_init;
1763         int      stats_state;
1764
1765         struct bxe_eth_stats         eth_stats;
1766         struct host_func_stats       func_stats;
1767         struct bxe_eth_stats_old     eth_stats_old;
1768         struct bxe_net_stats_old     net_stats_old;
1769         struct bxe_fw_port_stats_old fw_stats_old;
1770         
1771         struct dmae_command stats_dmae; /* used by dmae command loader */
1772
1773         int                 executer_idx;
1774         
1775         int mtu;
1776         
1777         /* LLDP params */
1778         struct bxe_config_lldp_params lldp_config_params;
1779         /* DCB support on/off */
1780         int dcb_state;
1781 #define BXE_DCB_STATE_OFF 0
1782 #define BXE_DCB_STATE_ON  1
1783         /* DCBX engine mode */
1784         int dcbx_enabled;
1785 #define BXE_DCBX_ENABLED_OFF        0
1786 #define BXE_DCBX_ENABLED_ON_NEG_OFF 1
1787 #define BXE_DCBX_ENABLED_ON_NEG_ON  2
1788 #define BXE_DCBX_ENABLED_INVALID    -1
1789         uint8_t dcbx_mode_uset;
1790         struct bxe_config_dcbx_params dcbx_config_params;
1791         struct bxe_dcbx_port_params   dcbx_port_params;
1792         int dcb_version;
1793         
1794         uint8_t cnic_support;
1795         uint8_t cnic_enabled;
1796         uint8_t cnic_loaded;
1797 #define CNIC_SUPPORT(sc) 0 /* ((sc)->cnic_support) */
1798 #define CNIC_ENABLED(sc) 0 /* ((sc)->cnic_enabled) */
1799 #define CNIC_LOADED(sc)  0 /* ((sc)->cnic_loaded) */
1800         
1801         /* multiple tx classes of service */
1802         uint8_t max_cos;
1803 #define BXE_MAX_PRIORITY 8
1804         /* priority to cos mapping */
1805         uint8_t prio_to_cos[BXE_MAX_PRIORITY];
1806         
1807         int panic;
1808 }; /* struct bxe_adapter */
1809
1810 /* IOCTL sub-commands for edebug and firmware upgrade */
1811 #define BXE_IOC_RD_NVRAM        1
1812 #define BXE_IOC_WR_NVRAM        2
1813 #define BXE_IOC_STATS_SHOW_NUM  3
1814 #define BXE_IOC_STATS_SHOW_STR  4
1815 #define BXE_IOC_STATS_SHOW_CNT  5
1816
1817 struct bxe_nvram_data {
1818     uint32_t op; /* ioctl sub-command */
1819     uint32_t offset;
1820     uint32_t len;
1821     uint32_t value[1]; /* variable */
1822 };
1823
1824 union bxe_stats_show_data {
1825     uint32_t op; /* ioctl sub-command */
1826
1827     struct {
1828         uint32_t num; /* return number of stats */
1829         uint32_t len; /* length of each string item */
1830     } desc;
1831
1832     /* variable length... */
1833     char str[1]; /* holds names of desc.num stats, each desc.len in length */
1834
1835     /* variable length... */
1836     uint64_t stats[1]; /* holds all stats */
1837 };
1838
1839 /* function init flags */
1840 #define FUNC_FLG_RSS     0x0001
1841 #define FUNC_FLG_STATS   0x0002
1842 /* FUNC_FLG_UNMATCHED       0x0004 */
1843 #define FUNC_FLG_TPA     0x0008
1844 #define FUNC_FLG_SPQ     0x0010
1845 #define FUNC_FLG_LEADING 0x0020 /* PF only */
1846
1847 struct bxe_func_init_params {
1848     bus_addr_t fw_stat_map; /* (dma) valid if FUNC_FLG_STATS */
1849     bus_addr_t spq_map;     /* (dma) valid if FUNC_FLG_SPQ */
1850     uint16_t   func_flgs;
1851     uint16_t   func_id;     /* abs function id */
1852     uint16_t   pf_id;
1853     uint16_t   spq_prod;    /* valid if FUNC_FLG_SPQ */
1854 };
1855
1856 /* memory resources reside at BARs 0, 2, 4 */
1857 /* Run `pciconf -lb` to see mappings */
1858 #define BAR0 0
1859 #define BAR1 2
1860 #define BAR2 4
1861
1862 #define BXE_REG_NO_INLINE
1863 #ifdef BXE_REG_NO_INLINE
1864
1865 uint8_t bxe_reg_read8(struct bxe_adapter *sc, bus_size_t offset);
1866 uint16_t bxe_reg_read16(struct bxe_adapter *sc, bus_size_t offset);
1867 uint32_t bxe_reg_read32(struct bxe_adapter *sc, bus_size_t offset);
1868
1869 void bxe_reg_write8(struct bxe_adapter *sc, bus_size_t offset, uint8_t val);
1870 void bxe_reg_write16(struct bxe_adapter *sc, bus_size_t offset, uint16_t val);
1871 void bxe_reg_write32(struct bxe_adapter *sc, bus_size_t offset, uint32_t val);
1872
1873 #define REG_RD8(sc, offset)  bxe_reg_read8(sc, offset)
1874 #define REG_RD16(sc, offset) bxe_reg_read16(sc, offset)
1875 #define REG_RD32(sc, offset) bxe_reg_read32(sc, offset)
1876
1877 #define REG_WR8(sc, offset, val)  bxe_reg_write8(sc, offset, val)
1878 #define REG_WR16(sc, offset, val) bxe_reg_write16(sc, offset, val)
1879 #define REG_WR32(sc, offset, val) bxe_reg_write32(sc, offset, val)
1880
1881 #else /* not BXE_REG_NO_INLINE */
1882
1883 #define REG_WR8(sc, offset, val)            \
1884     bus_space_write_1(sc->bar[BAR0].tag,    \
1885                       sc->bar[BAR0].handle, \
1886                       offset, val)
1887
1888 #define REG_WR16(sc, offset, val)           \
1889     bus_space_write_2(sc->bar[BAR0].tag,    \
1890                       sc->bar[BAR0].handle, \
1891                       offset, val)
1892
1893 #define REG_WR32(sc, offset, val)           \
1894     bus_space_write_4(sc->bar[BAR0].tag,    \
1895                       sc->bar[BAR0].handle, \
1896                       offset, val)
1897
1898 #define REG_RD8(sc, offset)                \
1899     bus_space_read_1(sc->bar[BAR0].tag,    \
1900                      sc->bar[BAR0].handle, \
1901                      offset)
1902
1903 #define REG_RD16(sc, offset)               \
1904     bus_space_read_2(sc->bar[BAR0].tag,    \
1905                      sc->bar[BAR0].handle, \
1906                      offset)
1907
1908 #define REG_RD32(sc, offset)               \
1909     bus_space_read_4(sc->bar[BAR0].tag,    \
1910                      sc->bar[BAR0].handle, \
1911                      offset)
1912
1913 #endif /* BXE_REG_NO_INLINE */
1914
1915 #define REG_RD(sc, offset)      REG_RD32(sc, offset)
1916 #define REG_WR(sc, offset, val) REG_WR32(sc, offset, val)
1917
1918 #define REG_RD_IND(sc, offset)      bxe_reg_rd_ind(sc, offset)
1919 #define REG_WR_IND(sc, offset, val) bxe_reg_wr_ind(sc, offset, val)
1920
1921 #define BXE_SP(sc, var) (&(sc)->sp->var)
1922 #define BXE_SP_MAPPING(sc, var) \
1923     (sc->sp_dma.paddr + offsetof(struct bxe_slowpath, var))
1924
1925 #define BXE_FP(sc, nr, var) ((sc)->fp[(nr)].var)
1926 #define BXE_SP_OBJ(sc, fp) (void *) 0 /*((sc)->sp_objs[(fp)->index])*/
1927
1928 #if 0
1929 #define bxe_fp(sc, nr, var)   ((sc)->fp[nr].var)
1930 #define bxe_sp_obj(sc, fp)    ((sc)->sp_objs[(fp)->index])
1931 #define bxe_fp_stats(sc, fp)  (&(sc)->fp_stats[(fp)->index])
1932 #define bxe_fp_qstats(sc, fp) (&(sc)->fp_stats[(fp)->index].eth_q_stats)
1933 #endif
1934
1935 #define REG_RD_DMAE(sc, offset, valp, len32)               \
1936     do {                                                   \
1937         bxe_read_dmae(sc, offset, len32);                  \
1938         memcpy(valp, BXE_SP(sc, wb_data[0]), (len32) * 4); \
1939     } while (0)
1940
1941 #define REG_WR_DMAE(sc, offset, valp, len32)                            \
1942     do {                                                                \
1943         memcpy(BXE_SP(sc, wb_data[0]), valp, (len32) * 4);              \
1944         bxe_write_dmae(sc, BXE_SP_MAPPING(sc, wb_data), offset, len32); \
1945     } while (0)
1946
1947 #define REG_WR_DMAE_LEN(sc, offset, valp, len32) \
1948     REG_WR_DMAE(sc, offset, valp, len32)
1949
1950 #define REG_RD_DMAE_LEN(sc, offset, valp, len32) \
1951     REG_RD_DMAE(sc, offset, valp, len32)
1952
1953 #define VIRT_WR_DMAE_LEN(sc, data, addr, len32, le32_swap)         \
1954     do {                                                           \
1955         /* if (le32_swap) {                                     */ \
1956         /*    BLOGW(sc, "VIRT_WR_DMAE_LEN with le32_swap=1\n"); */ \
1957         /* }                                                    */ \
1958         memcpy(GUNZIP_BUF(sc), data, len32 * 4);                   \
1959         ecore_write_big_buf_wb(sc, addr, len32);                   \
1960     } while (0)
1961
1962 #define BXE_DB_MIN_SHIFT 3   /* 8 bytes */
1963 #define BXE_DB_SHIFT     7   /* 128 bytes */
1964 #if (BXE_DB_SHIFT < BXE_DB_MIN_SHIFT)
1965 #error "Minimum DB doorbell stride is 8"
1966 #endif
1967 #define DPM_TRIGGER_TYPE 0x40
1968 #define DOORBELL(sc, cid, val)                                              \
1969     do {                                                                    \
1970         bus_space_write_4(sc->bar[BAR1].tag, sc->bar[BAR1].handle,          \
1971                           ((sc->doorbell_size * (cid)) + DPM_TRIGGER_TYPE), \
1972                           (uint32_t)val);                                   \
1973     } while(0)
1974
1975 #define SHMEM_ADDR(sc, field)                                       \
1976     (sc->devinfo.shmem_base + offsetof(struct shmem_region, field))
1977 #define SHMEM_RD(sc, field)      REG_RD(sc, SHMEM_ADDR(sc, field))
1978 #define SHMEM_RD16(sc, field)    REG_RD16(sc, SHMEM_ADDR(sc, field))
1979 #define SHMEM_WR(sc, field, val) REG_WR(sc, SHMEM_ADDR(sc, field), val)
1980
1981 #define SHMEM2_ADDR(sc, field)                                        \
1982     (sc->devinfo.shmem2_base + offsetof(struct shmem2_region, field))
1983 #define SHMEM2_HAS(sc, field)                                            \
1984     (sc->devinfo.shmem2_base && (REG_RD(sc, SHMEM2_ADDR(sc, size)) >     \
1985                                  offsetof(struct shmem2_region, field)))
1986 #define SHMEM2_RD(sc, field)      REG_RD(sc, SHMEM2_ADDR(sc, field))
1987 #define SHMEM2_WR(sc, field, val) REG_WR(sc, SHMEM2_ADDR(sc, field), val)
1988
1989 #define MFCFG_ADDR(sc, field)                                  \
1990     (sc->devinfo.mf_cfg_base + offsetof(struct mf_cfg, field))
1991 #define MFCFG_RD(sc, field)      REG_RD(sc, MFCFG_ADDR(sc, field))
1992 #define MFCFG_RD16(sc, field)    REG_RD16(sc, MFCFG_ADDR(sc, field))
1993 #define MFCFG_WR(sc, field, val) REG_WR(sc, MFCFG_ADDR(sc, field), val)
1994
1995 /* DMAE command defines */
1996
1997 #define DMAE_TIMEOUT      -1
1998 #define DMAE_PCI_ERROR    -2 /* E2 and onward */
1999 #define DMAE_NOT_RDY      -3
2000 #define DMAE_PCI_ERR_FLAG 0x80000000
2001
2002 #define DMAE_SRC_PCI      0
2003 #define DMAE_SRC_GRC      1
2004
2005 #define DMAE_DST_NONE     0
2006 #define DMAE_DST_PCI      1
2007 #define DMAE_DST_GRC      2
2008
2009 #define DMAE_COMP_PCI     0
2010 #define DMAE_COMP_GRC     1
2011
2012 #define DMAE_COMP_REGULAR 0
2013 #define DMAE_COM_SET_ERR  1
2014
2015 #define DMAE_CMD_SRC_PCI (DMAE_SRC_PCI << DMAE_COMMAND_SRC_SHIFT)
2016 #define DMAE_CMD_SRC_GRC (DMAE_SRC_GRC << DMAE_COMMAND_SRC_SHIFT)
2017 #define DMAE_CMD_DST_PCI (DMAE_DST_PCI << DMAE_COMMAND_DST_SHIFT)
2018 #define DMAE_CMD_DST_GRC (DMAE_DST_GRC << DMAE_COMMAND_DST_SHIFT)
2019
2020 #define DMAE_CMD_C_DST_PCI (DMAE_COMP_PCI << DMAE_COMMAND_C_DST_SHIFT)
2021 #define DMAE_CMD_C_DST_GRC (DMAE_COMP_GRC << DMAE_COMMAND_C_DST_SHIFT)
2022
2023 #define DMAE_CMD_ENDIANITY_NO_SWAP   (0 << DMAE_COMMAND_ENDIANITY_SHIFT)
2024 #define DMAE_CMD_ENDIANITY_B_SWAP    (1 << DMAE_COMMAND_ENDIANITY_SHIFT)
2025 #define DMAE_CMD_ENDIANITY_DW_SWAP   (2 << DMAE_COMMAND_ENDIANITY_SHIFT)
2026 #define DMAE_CMD_ENDIANITY_B_DW_SWAP (3 << DMAE_COMMAND_ENDIANITY_SHIFT)
2027
2028 #define DMAE_CMD_PORT_0 0
2029 #define DMAE_CMD_PORT_1 DMAE_COMMAND_PORT
2030
2031 #define DMAE_SRC_PF 0
2032 #define DMAE_SRC_VF 1
2033
2034 #define DMAE_DST_PF 0
2035 #define DMAE_DST_VF 1
2036
2037 #define DMAE_C_SRC 0
2038 #define DMAE_C_DST 1
2039
2040 #define DMAE_LEN32_RD_MAX     0x80
2041 #define DMAE_LEN32_WR_MAX(sc) (CHIP_IS_E1(sc) ? 0x400 : 0x2000)
2042
2043 #define DMAE_COMP_VAL 0x60d0d0ae /* E2 and beyond, upper bit indicates error */
2044
2045 #define MAX_DMAE_C_PER_PORT 8
2046 #define INIT_DMAE_C(sc)     ((SC_PORT(sc) * MAX_DMAE_C_PER_PORT) + SC_VN(sc))
2047 #define PMF_DMAE_C(sc)      ((SC_PORT(sc) * MAX_DMAE_C_PER_PORT) + E1HVN_MAX)
2048
2049 static const uint32_t dmae_reg_go_c[] = {
2050     DMAE_REG_GO_C0,  DMAE_REG_GO_C1,  DMAE_REG_GO_C2,  DMAE_REG_GO_C3,
2051     DMAE_REG_GO_C4,  DMAE_REG_GO_C5,  DMAE_REG_GO_C6,  DMAE_REG_GO_C7,
2052     DMAE_REG_GO_C8,  DMAE_REG_GO_C9,  DMAE_REG_GO_C10, DMAE_REG_GO_C11,
2053     DMAE_REG_GO_C12, DMAE_REG_GO_C13, DMAE_REG_GO_C14, DMAE_REG_GO_C15
2054 };
2055
2056 #define ATTN_NIG_FOR_FUNC     (1L << 8)
2057 #define ATTN_SW_TIMER_4_FUNC  (1L << 9)
2058 #define GPIO_2_FUNC           (1L << 10)
2059 #define GPIO_3_FUNC           (1L << 11)
2060 #define GPIO_4_FUNC           (1L << 12)
2061 #define ATTN_GENERAL_ATTN_1   (1L << 13)
2062 #define ATTN_GENERAL_ATTN_2   (1L << 14)
2063 #define ATTN_GENERAL_ATTN_3   (1L << 15)
2064 #define ATTN_GENERAL_ATTN_4   (1L << 13)
2065 #define ATTN_GENERAL_ATTN_5   (1L << 14)
2066 #define ATTN_GENERAL_ATTN_6   (1L << 15)
2067 #define ATTN_HARD_WIRED_MASK  0xff00
2068 #define ATTENTION_ID          4
2069
2070 #define AEU_IN_ATTN_BITS_PXPPCICLOCKCLIENT_PARITY_ERROR \
2071     AEU_INPUTS_ATTN_BITS_PXPPCICLOCKCLIENT_PARITY_ERROR
2072
2073 #define MAX_IGU_ATTN_ACK_TO 100
2074
2075 #define STORM_ASSERT_ARRAY_SIZE 50
2076
2077 #define BXE_PMF_LINK_ASSERT(sc) \
2078     GENERAL_ATTEN_OFFSET(LINK_SYNC_ATTENTION_BIT_FUNC_0 + SC_FUNC(sc))
2079
2080 #define BXE_MC_ASSERT_BITS \
2081     (GENERAL_ATTEN_OFFSET(TSTORM_FATAL_ASSERT_ATTENTION_BIT) | \
2082      GENERAL_ATTEN_OFFSET(USTORM_FATAL_ASSERT_ATTENTION_BIT) | \
2083      GENERAL_ATTEN_OFFSET(CSTORM_FATAL_ASSERT_ATTENTION_BIT) | \
2084      GENERAL_ATTEN_OFFSET(XSTORM_FATAL_ASSERT_ATTENTION_BIT))
2085
2086 #define BXE_MCP_ASSERT \
2087     GENERAL_ATTEN_OFFSET(MCP_FATAL_ASSERT_ATTENTION_BIT)
2088
2089 #define BXE_GRC_TIMEOUT GENERAL_ATTEN_OFFSET(LATCHED_ATTN_TIMEOUT_GRC)
2090 #define BXE_GRC_RSV     (GENERAL_ATTEN_OFFSET(LATCHED_ATTN_RBCR) | \
2091                          GENERAL_ATTEN_OFFSET(LATCHED_ATTN_RBCT) | \
2092                          GENERAL_ATTEN_OFFSET(LATCHED_ATTN_RBCN) | \
2093                          GENERAL_ATTEN_OFFSET(LATCHED_ATTN_RBCU) | \
2094                          GENERAL_ATTEN_OFFSET(LATCHED_ATTN_RBCP) | \
2095                          GENERAL_ATTEN_OFFSET(LATCHED_ATTN_RSVD_GRC))
2096
2097 #define MULTI_MASK 0x7f
2098
2099 #define PFS_PER_PORT(sc)                               \
2100     ((CHIP_PORT_MODE(sc) == CHIP_4_PORT_MODE) ? 2 : 4)
2101 #define SC_MAX_VN_NUM(sc) PFS_PER_PORT(sc)
2102
2103 #define FIRST_ABS_FUNC_IN_PORT(sc)                    \
2104     ((CHIP_PORT_MODE(sc) == CHIP_PORT_MODE_NONE) ?    \
2105      PORT_ID(sc) : (PATH_ID(sc) + (2 * PORT_ID(sc))))
2106
2107 #define FOREACH_ABS_FUNC_IN_PORT(sc, i)            \
2108     for ((i) = FIRST_ABS_FUNC_IN_PORT(sc);         \
2109          (i) < MAX_FUNC_NUM;                       \
2110          (i) += (MAX_FUNC_NUM / PFS_PER_PORT(sc)))
2111
2112 #define BXE_SWCID_SHIFT 17
2113 #define BXE_SWCID_MASK  ((0x1 << BXE_SWCID_SHIFT) - 1)
2114
2115 #define SW_CID(x)  (le32_to_cpu(x) & BXE_SWCID_MASK)
2116 #define CQE_CMD(x) (le32_to_cpu(x) >> COMMON_RAMROD_ETH_RX_CQE_CMD_ID_SHIFT)
2117
2118 #define CQE_TYPE(cqe_fp_flags)   ((cqe_fp_flags) & ETH_FAST_PATH_RX_CQE_TYPE)
2119 #define CQE_TYPE_START(cqe_type) ((cqe_type) == RX_ETH_CQE_TYPE_ETH_START_AGG)
2120 #define CQE_TYPE_STOP(cqe_type)  ((cqe_type) == RX_ETH_CQE_TYPE_ETH_STOP_AGG)
2121 #define CQE_TYPE_SLOW(cqe_type)  ((cqe_type) == RX_ETH_CQE_TYPE_ETH_RAMROD)
2122 #define CQE_TYPE_FAST(cqe_type)  ((cqe_type) == RX_ETH_CQE_TYPE_ETH_FASTPATH)
2123
2124 /* must be used on a CID before placing it on a HW ring */
2125 #define HW_CID(sc, x) \
2126     ((SC_PORT(sc) << 23) | (SC_VN(sc) << BXE_SWCID_SHIFT) | (x))
2127
2128 #define SPEED_10    10
2129 #define SPEED_100   100
2130 #define SPEED_1000  1000
2131 #define SPEED_2500  2500
2132 #define SPEED_10000 10000
2133
2134 #define PCI_PM_D0    1
2135 #define PCI_PM_D3hot 2
2136
2137 #define bxe_test_bit(nr, addr) test_bit(nr, addr)
2138 #define bxe_set_bit(nr, addr) set_bit(nr, addr)
2139 #define bxe_clear_bit(nr, addr) clear_bit(nr, addr)
2140 #define bxe_test_and_set_bit(nr, addr) test_and_set_bit(nr, addr)
2141 #define bxe_test_and_clear_bit(nr, addr) test_and_clear_bit(nr, addr)
2142
2143 void bxe_reg_wr_ind(struct bxe_adapter *sc, uint32_t addr,
2144                     uint32_t val);
2145 uint32_t bxe_reg_rd_ind(struct bxe_adapter *sc, uint32_t addr);
2146
2147
2148 int bxe_dma_alloc(struct bxe_adapter *sc, bus_size_t size,
2149                   struct bxe_dma *dma, const char *msg);
2150 void bxe_dma_free(struct bxe_adapter *sc, struct bxe_dma *dma);
2151
2152 uint32_t bxe_dmae_opcode_add_comp(uint32_t opcode, uint8_t comp_type);
2153 uint32_t bxe_dmae_opcode_clr_src_reset(uint32_t opcode);
2154 uint32_t bxe_dmae_opcode(struct bxe_adapter *sc, uint8_t src_type,
2155                          uint8_t dst_type, uint8_t with_comp,
2156                          uint8_t comp_type);
2157 void bxe_post_dmae(struct bxe_adapter *sc, struct dmae_command *dmae, int idx);
2158 void bxe_read_dmae(struct bxe_adapter *sc, uint32_t src_addr, uint32_t len32);
2159 void bxe_write_dmae(struct bxe_adapter *sc, bus_addr_t dma_addr,
2160                     uint32_t dst_addr, uint32_t len32);
2161 void bxe_write_dmae_phys_len(struct bxe_adapter *sc, bus_addr_t phys_addr,
2162                              uint32_t addr, uint32_t len);
2163
2164 void bxe_set_ctx_validation(struct bxe_adapter *sc, struct eth_context *cxt,
2165                             uint32_t cid);
2166 void bxe_update_coalesce_sb_index(struct bxe_adapter *sc, uint8_t fw_sb_id,
2167                                   uint8_t sb_index, uint8_t disable,
2168                                   uint16_t usec);
2169
2170 int bxe_sp_post(struct bxe_adapter *sc, int command, int cid,
2171                 uint32_t data_hi, uint32_t data_lo, int cmd_type);
2172
2173 void bxe_igu_ack_sb(struct bxe_adapter *sc, uint8_t igu_sb_id,
2174                     uint8_t segment, uint16_t index, uint8_t op,
2175                     uint8_t update);
2176
2177 void ecore_init_e1_firmware(struct bxe_adapter *sc);
2178 void ecore_init_e1h_firmware(struct bxe_adapter *sc);
2179 void ecore_init_e2_firmware(struct bxe_adapter *sc);
2180
2181 void ecore_storm_memset_struct(struct bxe_adapter *sc, uint32_t addr,
2182                                size_t size, uint32_t *data);
2183
2184 /*********************/
2185 /* LOGGING AND DEBUG */
2186 /*********************/
2187
2188 /* debug logging codepaths */
2189 #define DBG_LOAD   0x00000001 /* load and unload    */
2190 #define DBG_INTR   0x00000002 /* interrupt handling */
2191 #define DBG_SP     0x00000004 /* slowpath handling  */
2192 #define DBG_STATS  0x00000008 /* stats updates      */
2193 #define DBG_TX     0x00000010 /* packet transmit    */
2194 #define DBG_RX     0x00000020 /* packet receive     */
2195 #define DBG_PHY    0x00000040 /* phy/link handling  */
2196 #define DBG_IOCTL  0x00000080 /* ioctl handling     */
2197 #define DBG_MBUF   0x00000100 /* dumping mbuf info  */
2198 #define DBG_REGS   0x00000200 /* register access    */
2199 #define DBG_LRO    0x00000400 /* lro processing     */
2200 #define DBG_ASSERT 0x80000000 /* debug assert       */
2201 #define DBG_ALL    0xFFFFFFFF /* flying monkeys     */
2202
2203 #define DBASSERT(sc, exp, msg)                         \
2204     do {                                               \
2205         if (__predict_false(sc->debug & DBG_ASSERT)) { \
2206             if (__predict_false(!(exp))) {             \
2207                 panic msg;                             \
2208             }                                          \
2209         }                                              \
2210     } while (0)
2211
2212 /* log a debug message */
2213 #define BLOGD(sc, codepath, format, args...)           \
2214     do {                                               \
2215         if (__predict_false(sc->debug & (codepath))) { \
2216             /*device_printf((sc)->dev,*/printk(                   \
2217                           "%s(%s:%d) " format,         \
2218                           __FUNCTION__,                \
2219                           __FILE__,                    \
2220                           __LINE__,                    \
2221                           ## args);                    \
2222         }                                              \
2223     } while(0)
2224
2225 /* log a info message */
2226 #define BLOGI(sc, format, args...) \
2227     do {                                       \
2228         if (__predict_false(sc->debug)) {      \
2229             /*device_printf((sc)->dev,*/printk(           \
2230                           "%s(%s:%d) " format, \
2231                           __FUNCTION__,        \
2232                           __FILE__,            \
2233                           __LINE__,            \
2234                           ## args);            \
2235         } else {                               \
2236             /*device_printf((sc)->dev,*/printk(           \
2237                           format,              \
2238                           ## args);            \
2239         }                                      \
2240     } while(0)
2241
2242 /* log a warning message */
2243 #define BLOGW(sc, format, args...) \
2244     do {                                                \
2245         if (__predict_false(sc->debug)) {               \
2246             /*device_printf((sc)->dev,*/printk(                    \
2247                           "%s(%s:%d) WARNING: " format, \
2248                           __FUNCTION__,                 \
2249                           __FILE__,                     \
2250                           __LINE__,                     \
2251                           ## args);                     \
2252         } else {                                        \
2253             /*device_printf((sc)->dev,*/printk(                    \
2254                           "WARNING: " format,           \
2255                           ## args);                     \
2256         }                                               \
2257     } while(0)
2258
2259 /* log a error message */
2260 #define BLOGE(sc, format, args...) \
2261     do {                                              \
2262         if (__predict_false(sc->debug)) {             \
2263             /*device_printf((sc)->dev,*/printk(                  \
2264                           "%s(%s:%d) ERROR: " format, \
2265                           __FUNCTION__,               \
2266                           __FILE__,                   \
2267                           __LINE__,                   \
2268                           ## args);                   \
2269         } else {                                      \
2270             /*device_printf((sc)->dev,*/printk(                  \
2271                           "ERROR: " format,           \
2272                           ## args);                   \
2273         }                                             \
2274     } while(0)
2275
2276 #ifdef ECORE_STOP_ON_ERROR
2277
2278 #define bxe_panic(sc, msg) \
2279     do {                   \
2280         panic msg;         \
2281     } while (0)
2282
2283 #else
2284
2285 #define bxe_panic(sc, msg) \
2286     /*device_printf((sc)->dev,*/printk( "%s (%s,%d)\n", __FUNCTION__, __FILE__, __LINE__);
2287
2288 #endif
2289
2290 #define CATC_TRIGGER(sc, data) REG_WR((sc), 0x2000, (data));
2291 #define CATC_TRIGGER_START(sc) CATC_TRIGGER((sc), 0xcafecafe)
2292
2293 void bxe_dump_mem(struct bxe_adapter *sc, char *tag,
2294                   uint8_t *mem, uint32_t len);
2295 void bxe_dump_mbuf_data(struct bxe_adapter *sc, char *pTag,
2296                         struct mbuf *m, uint8_t contents);
2297
2298 /* Defined in bxe.c, init'd in bxereset or something in bxe_dev.c */
2299 extern qlock_t bxe_prev_mtx;
2300
2301 /***********/
2302 /* INLINES */
2303 /***********/
2304
2305 static inline uint32_t
2306 reg_poll(struct bxe_adapter *sc,
2307          uint32_t         reg,
2308          uint32_t         expected,
2309          int              ms,
2310          int              wait)
2311 {
2312     uint32_t val;
2313
2314     do {
2315         val = REG_RD(sc, reg);
2316         if (val == expected) {
2317             break;
2318         }
2319         ms -= wait;
2320         udelay(wait);
2321     } while (ms > 0);
2322
2323     return (val);
2324 }
2325
2326 static inline void
2327 bxe_update_fp_sb_idx(struct bxe_fastpath *fp)
2328 {
2329     mb(); /* status block is written to by the chip */
2330     fp->fp_hc_idx = fp->sb_running_index[SM_RX_ID];
2331 }
2332
2333 static inline void
2334 bxe_igu_ack_sb_gen(struct bxe_adapter *sc,
2335                    uint8_t          igu_sb_id,
2336                    uint8_t          segment,
2337                    uint16_t         index,
2338                    uint8_t          op,
2339                    uint8_t          update,
2340                    uint32_t         igu_addr)
2341 {
2342     struct igu_regular cmd_data = {0};
2343
2344     cmd_data.sb_id_and_flags =
2345         ((index << IGU_REGULAR_SB_INDEX_SHIFT) |
2346          (segment << IGU_REGULAR_SEGMENT_ACCESS_SHIFT) |
2347          (update << IGU_REGULAR_BUPDATE_SHIFT) |
2348          (op << IGU_REGULAR_ENABLE_INT_SHIFT));
2349
2350     BLOGD(sc, DBG_INTR, "write 0x%08x to IGU addr 0x%x\n",
2351             cmd_data.sb_id_and_flags, igu_addr);
2352     REG_WR(sc, igu_addr, cmd_data.sb_id_and_flags);
2353
2354     /* Make sure that ACK is written */
2355     bus_space_barrier(sc->bar[0].tag, sc->bar[0].handle, 0, 0,
2356                       BUS_SPACE_BARRIER_WRITE);
2357     mb();
2358 }
2359
2360 static inline void
2361 bxe_hc_ack_sb(struct bxe_adapter *sc,
2362               uint8_t          sb_id,
2363               uint8_t          storm,
2364               uint16_t         index,
2365               uint8_t          op,
2366               uint8_t          update)
2367 {
2368     uint32_t hc_addr = (HC_REG_COMMAND_REG + SC_PORT(sc)*32 +
2369                         COMMAND_REG_INT_ACK);
2370     struct igu_ack_register igu_ack;
2371
2372     igu_ack.status_block_index = index;
2373     igu_ack.sb_id_and_flags =
2374         ((sb_id << IGU_ACK_REGISTER_STATUS_BLOCK_ID_SHIFT) |
2375          (storm << IGU_ACK_REGISTER_STORM_ID_SHIFT) |
2376          (update << IGU_ACK_REGISTER_UPDATE_INDEX_SHIFT) |
2377          (op << IGU_ACK_REGISTER_INTERRUPT_MODE_SHIFT));
2378
2379     REG_WR(sc, hc_addr, (*(uint32_t *)&igu_ack));
2380
2381     /* Make sure that ACK is written */
2382     bus_space_barrier(sc->bar[0].tag, sc->bar[0].handle, 0, 0,
2383                       BUS_SPACE_BARRIER_WRITE);
2384     mb();
2385 }
2386
2387 static inline void
2388 bxe_ack_sb(struct bxe_adapter *sc,
2389            uint8_t          igu_sb_id,
2390            uint8_t          storm,
2391            uint16_t         index,
2392            uint8_t          op,
2393            uint8_t          update)
2394 {
2395 #if 0
2396     if (sc->devinfo.int_block == INT_BLOCK_HC)
2397         bxe_hc_ack_sb(sc, igu_sb_id, storm, index, op, update);
2398     else {
2399         uint8_t segment;
2400         if (CHIP_INT_MODE_IS_BC(sc)) {
2401             segment = storm;
2402         } else if (igu_sb_id != sc->igu_dsb_id) {
2403             segment = IGU_SEG_ACCESS_DEF;
2404         } else if (storm == ATTENTION_ID) {
2405             segment = IGU_SEG_ACCESS_ATTN;
2406         } else {
2407             segment = IGU_SEG_ACCESS_DEF;
2408         }
2409         bxe_igu_ack_sb(sc, igu_sb_id, segment, index, op, update);
2410     }
2411 #endif
2412 }
2413
2414 static inline uint16_t
2415 bxe_hc_ack_int(struct bxe_adapter *sc)
2416 {
2417     uint32_t hc_addr = (HC_REG_COMMAND_REG + SC_PORT(sc)*32 +
2418                         COMMAND_REG_SIMD_MASK);
2419     uint32_t result = REG_RD(sc, hc_addr);
2420
2421     mb();
2422     return (result);
2423 }
2424
2425 #warning "fix all igu stuff"
2426 static inline uint16_t
2427 bxe_igu_ack_int(struct bxe_adapter *sc)
2428 {
2429 #if 0
2430     uint32_t igu_addr = (BAR_IGU_INTMEM + IGU_REG_SISR_MDPC_WMASK_LSB_UPPER*8);
2431     uint32_t result = REG_RD(sc, igu_addr);
2432
2433     BLOGD(sc, DBG_INTR, "read 0x%08x from IGU addr 0x%x\n",
2434           result, igu_addr);
2435
2436     mb();
2437     return (result);
2438 #endif
2439     return 0;
2440 }
2441
2442 static inline uint16_t
2443 bxe_ack_int(struct bxe_adapter *sc)
2444 {
2445     mb();
2446 #if 0
2447     if (sc->devinfo.int_block == INT_BLOCK_HC) {
2448         return (bxe_hc_ack_int(sc));
2449     } else {
2450         return (bxe_igu_ack_int(sc));
2451     }
2452 #endif
2453     return 0;
2454 }
2455
2456 static inline int
2457 func_by_vn(struct bxe_adapter *sc,
2458            int              vn)
2459 {
2460     return (2 * vn + SC_PORT(sc));
2461 }
2462
2463 /*
2464  * Statistics ID are global per chip/path, while Client IDs for E1x
2465  * are per port.
2466  */
2467 static inline uint8_t
2468 bxe_stats_id(struct bxe_fastpath *fp)
2469 {
2470   return 0;
2471 #if 0
2472     struct bxe_adapter *sc = fp->sc;
2473
2474     if (!CHIP_IS_E1x(sc)) {
2475 #if 0
2476         /* there are special statistics counters for FCoE 136..140 */
2477         if (IS_FCOE_FP(fp)) {
2478             return (sc->cnic_base_cl_id + (sc->pf_num >> 1));
2479         }
2480 #endif
2481         return (fp->cl_id);
2482     }
2483
2484     return (fp->cl_id + SC_PORT(sc) * FP_SB_MAX_E1x);
2485 #endif
2486 }
2487
2488 #endif /* __BXE_H__ */
2489