bxe: more cleanup.
[akaros.git] / kern / drivers / net / bxe / bxe.h
1 /*-
2  * Copyright (c) 2007-2014 QLogic Corporation. All rights reserved.
3  *
4  * Redistribution and use in source and binary forms, with or without
5  * modification, are permitted provided that the following conditions
6  * are met:
7  *
8  * 1. Redistributions of source code must retain the above copyright
9  *    notice, this list of conditions and the following disclaimer.
10  * 2. Redistributions in binary form must reproduce the above copyright
11  *    notice, this list of conditions and the following disclaimer in the
12  *    documentation and/or other materials provided with the distribution.
13  *
14  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS'
15  * AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
16  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
17  * ARE DISCLAIMED.  IN NO EVENT SHALL THE COPYRIGHT OWNER OR CONTRIBUTORS
18  * BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
19  * CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
20  * SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
21  * INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
22  * CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
23  * ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF
24  * THE POSSIBILITY OF SUCH DAMAGE.
25  */
26
27 #ifndef __BXE_H__
28 #define __BXE_H__
29
30 //__FBSDID("$FreeBSD: head/sys/dev/bxe/bxe.h 268854 2014-07-18 20:04:11Z davidcs $");
31
32 #include <assert.h>
33 #include <error.h>
34 #include <ip.h>
35 #include <kmalloc.h>
36 #include <kref.h>
37 #include <pmap.h>
38 #include <slab.h>
39 #include <smp.h>
40 #include <stdio.h>
41 #include <string.h>
42 #include <bitmap.h>
43 #include <taskqueue.h>
44 #include <mii.h>
45
46
47 /* MACROS for conversion to AKAROS. Might we want this stuff someday? */
48 #define __predict_false(x) (x)
49 #define __noinline 
50 #define ETH_ADDR_LEN 6
51 #define MCLBYTES 2048
52 /* TYPEDEFS for conversion to AKAROS. These are temporary, but it makes it easier to see what is in need of change. */
53 typedef struct netif *if_t;
54 typedef uint64_t ift_counter;
55 typedef uintptr_t bus_addr_t;
56 typedef uintptr_t bus_size_t;
57 typedef uintptr_t bus_space_handle_t;
58 typedef void* bus_dma_tag_t;
59 typedef uintptr_t bus_dmamap_t;
60 typedef uintptr_t bus_dma_segment_t;
61 typedef uintptr_t bus_space_tag_t;
62 typedef uintptr_t vm_offset_t;
63 typedef int device_t;
64 // WTF ...
65 typedef uint64_t uintmax_t;
66
67 #define bus_dma_tag_create(...) (0)
68 #define bus_dma_tag_destroy(...)
69 #define bus_dmamap_sync(...)
70 #define bus_dmamap_unload(...)
71
72 /* FreeBSD x86/include/bus.h
73  * Bus read/write barrier methods.
74  *
75  *      void bus_space_barrier(bus_space_tag_t tag, bus_space_handle_t bsh,
76  *                             bus_size_t offset, bus_size_t len, int flags);
77  *
78  *
79  * Note that BUS_SPACE_BARRIER_WRITE doesn't do anything other than
80  * prevent reordering by the compiler; all Intel x86 processors currently
81  * retire operations outside the CPU in program order.
82  */
83 #define BUS_SPACE_BARRIER_READ  0x01            /* force read barrier */
84 #define BUS_SPACE_BARRIER_WRITE 0x02            /* force write barrier */
85
86 static inline void
87 bus_space_barrier(bus_space_tag_t tag, bus_space_handle_t bsh,
88                   bus_size_t offset, bus_size_t len, int flags)
89 {
90         if (flags & BUS_SPACE_BARRIER_READ)
91                 bus_rmb();
92         else
93                 bus_wmb();
94 }
95
96 #define MA_OWNED 0
97 #define mtx_assert(lock, thing) assert(1)
98 #define device_printf(ignore, format, args...) printk(format, args)
99
100 #if _BYTE_ORDER == _LITTLE_ENDIAN
101 #ifndef LITTLE_ENDIAN
102 #define LITTLE_ENDIAN
103 #endif
104 #ifndef __LITTLE_ENDIAN
105 #define __LITTLE_ENDIAN
106 #endif
107 #undef BIG_ENDIAN
108 #undef __BIG_ENDIAN
109 #else /* _BIG_ENDIAN */
110 #ifndef BIG_ENDIAN
111 #define BIG_ENDIAN
112 #endif
113 #ifndef __BIG_ENDIAN
114 #define __BIG_ENDIAN
115 #endif
116 #undef LITTLE_ENDIAN
117 #undef __LITTLE_ENDIAN
118 #endif
119
120 #include "ecore_mfw_req.h"
121 #include "ecore_fw_defs.h"
122 #include "ecore_hsi.h"
123 #include "ecore_reg.h"
124 #include "bxe_dcb.h"
125 #include "bxe_stats.h"
126
127 #include "bxe_elink.h"
128
129 #if __FreeBSD_version >= 1000000
130 #define PCIR_EXPRESS_DEVICE_STA        PCIER_DEVICE_STA
131 #define PCIM_EXP_STA_TRANSACTION_PND   PCIEM_STA_TRANSACTION_PND
132 #define PCIR_EXPRESS_LINK_STA          PCIER_LINK_STA
133 #define PCIM_LINK_STA_WIDTH            PCIEM_LINK_STA_WIDTH
134 #define PCIM_LINK_STA_SPEED            PCIEM_LINK_STA_SPEED
135 #define PCIR_EXPRESS_DEVICE_CTL        PCIER_DEVICE_CTL
136 #define PCIM_EXP_CTL_MAX_PAYLOAD       PCIEM_CTL_MAX_PAYLOAD
137 #define PCIM_EXP_CTL_MAX_READ_REQUEST  PCIEM_CTL_MAX_READ_REQUEST
138 #endif
139
140 #include "ecore_sp.h"
141
142 #define BRCM_VENDORID 0x14e4
143 #define PCI_ANY_ID    (uint16_t)(~0U)
144
145 struct bxe_device_type
146 {
147     uint16_t bxe_vid;
148     uint16_t bxe_did;
149     uint16_t bxe_svid;
150     uint16_t bxe_sdid;
151     char     *bxe_name;
152 };
153
154 #define BCM_PAGE_SHIFT       12
155 #define BCM_PAGE_SIZE        (1 << BCM_PAGE_SHIFT)
156 #define BCM_PAGE_MASK        (~(BCM_PAGE_SIZE - 1))
157 #define BCM_PAGE_ALIGN(addr) ((addr + BCM_PAGE_SIZE - 1) & BCM_PAGE_MASK)
158
159 #if BCM_PAGE_SIZE != 4096
160 #error Page sizes other than 4KB are unsupported!
161 #endif
162
163 #if (BUS_SPACE_MAXADDR > 0xFFFFFFFF)
164 #define U64_LO(addr) ((uint32_t)(((uint64_t)(addr)) & 0xFFFFFFFF))
165 #define U64_HI(addr) ((uint32_t)(((uint64_t)(addr)) >> 32))
166 #else
167 #define U64_LO(addr) ((uint32_t)(addr))
168 #define U64_HI(addr) (0)
169 #endif
170 #define HILO_U64(hi, lo) ((((uint64_t)(hi)) << 32) + (lo))
171
172 #define SET_FLAG(value, mask, flag)            \
173     do {                                       \
174         (value) &= ~(mask);                    \
175         (value) |= ((flag) << (mask##_SHIFT)); \
176     } while (0)
177
178 #define GET_FLAG(value, mask)              \
179     (((value) & (mask)) >> (mask##_SHIFT))
180
181 #define GET_FIELD(value, fname)                     \
182     (((value) & (fname##_MASK)) >> (fname##_SHIFT))
183
184 #define BXE_MAX_SEGMENTS     12 /* 13-1 for parsing buffer */
185 #define BXE_TSO_MAX_SEGMENTS 32
186 #define BXE_TSO_MAX_SIZE     (65535 + sizeof(struct ether_vlan_header))
187 #define BXE_TSO_MAX_SEG_SIZE 4096
188
189 /* dropless fc FW/HW related params */
190 #define BRB_SIZE(sc)         (CHIP_IS_E3(sc) ? 1024 : 512)
191 #define MAX_AGG_QS(sc)       (CHIP_IS_E1(sc) ?                       \
192                                   ETH_MAX_AGGREGATION_QUEUES_E1 :    \
193                                   ETH_MAX_AGGREGATION_QUEUES_E1H_E2)
194 #define FW_DROP_LEVEL(sc)    (3 + MAX_SPQ_PENDING + MAX_AGG_QS(sc))
195 #define FW_PREFETCH_CNT      16
196 #define DROPLESS_FC_HEADROOM 100
197
198 /******************/
199 /* RX SGE defines */
200 /******************/
201
202 #define RX_SGE_NUM_PAGES       2 /* must be a power of 2 */
203 #define RX_SGE_TOTAL_PER_PAGE  (BCM_PAGE_SIZE / sizeof(struct eth_rx_sge))
204 #define RX_SGE_NEXT_PAGE_DESC_CNT 2
205 #define RX_SGE_USABLE_PER_PAGE (RX_SGE_TOTAL_PER_PAGE - RX_SGE_NEXT_PAGE_DESC_CNT)
206 #define RX_SGE_PER_PAGE_MASK   (RX_SGE_TOTAL_PER_PAGE - 1)
207 #define RX_SGE_TOTAL           (RX_SGE_TOTAL_PER_PAGE * RX_SGE_NUM_PAGES)
208 #define RX_SGE_USABLE          (RX_SGE_USABLE_PER_PAGE * RX_SGE_NUM_PAGES)
209 #define RX_SGE_MAX             (RX_SGE_TOTAL - 1)
210 #define RX_SGE(x)              ((x) & RX_SGE_MAX)
211
212 #define RX_SGE_NEXT(x)                                              \
213     ((((x) & RX_SGE_PER_PAGE_MASK) == (RX_SGE_USABLE_PER_PAGE - 1)) \
214      ? (x) + 1 + RX_SGE_NEXT_PAGE_DESC_CNT : (x) + 1)
215
216 #define RX_SGE_MASK_ELEM_SZ    64
217 #define RX_SGE_MASK_ELEM_SHIFT 6
218 #define RX_SGE_MASK_ELEM_MASK  ((uint64_t)RX_SGE_MASK_ELEM_SZ - 1)
219
220 /*
221  * Creates a bitmask of all ones in less significant bits.
222  * idx - index of the most significant bit in the created mask.
223  */
224 #define RX_SGE_ONES_MASK(idx)                                      \
225     (((uint64_t)0x1 << (((idx) & RX_SGE_MASK_ELEM_MASK) + 1)) - 1)
226 #define RX_SGE_MASK_ELEM_ONE_MASK ((uint64_t)(~0))
227
228 /* Number of uint64_t elements in SGE mask array. */
229 #define RX_SGE_MASK_LEN                                                \
230     ((RX_SGE_NUM_PAGES * RX_SGE_TOTAL_PER_PAGE) / RX_SGE_MASK_ELEM_SZ)
231 #define RX_SGE_MASK_LEN_MASK      (RX_SGE_MASK_LEN - 1)
232 #define RX_SGE_NEXT_MASK_ELEM(el) (((el) + 1) & RX_SGE_MASK_LEN_MASK)
233
234 /*
235  * dropless fc calculations for SGEs
236  * Number of required SGEs is the sum of two:
237  * 1. Number of possible opened aggregations (next packet for
238  *    these aggregations will probably consume SGE immidiatelly)
239  * 2. Rest of BRB blocks divided by 2 (block will consume new SGE only
240  *    after placement on BD for new TPA aggregation)
241  * Takes into account RX_SGE_NEXT_PAGE_DESC_CNT "next" elements on each page
242  */
243 #define NUM_SGE_REQ(sc)                                    \
244     (MAX_AGG_QS(sc) + (BRB_SIZE(sc) - MAX_AGG_QS(sc)) / 2)
245 #define NUM_SGE_PG_REQ(sc)                                                    \
246     ((NUM_SGE_REQ(sc) + RX_SGE_USABLE_PER_PAGE - 1) / RX_SGE_USABLE_PER_PAGE)
247 #define SGE_TH_LO(sc)                                                  \
248     (NUM_SGE_REQ(sc) + NUM_SGE_PG_REQ(sc) * RX_SGE_NEXT_PAGE_DESC_CNT)
249 #define SGE_TH_HI(sc)                      \
250     (SGE_TH_LO(sc) + DROPLESS_FC_HEADROOM)
251
252 #define PAGES_PER_SGE_SHIFT  0
253 #define PAGES_PER_SGE        (1 << PAGES_PER_SGE_SHIFT)
254 #define SGE_PAGE_SIZE        BCM_PAGE_SIZE
255 #define SGE_PAGE_SHIFT       BCM_PAGE_SHIFT
256 #define SGE_PAGE_ALIGN(addr) BCM_PAGE_ALIGN(addr)
257 #define SGE_PAGES            (SGE_PAGE_SIZE * PAGES_PER_SGE)
258 #define TPA_AGG_SIZE         MIN((8 * SGE_PAGES), 0xffff)
259
260 /*****************/
261 /* TX BD defines */
262 /*****************/
263
264 #define TX_BD_NUM_PAGES       16 /* must be a power of 2 */
265 #define TX_BD_TOTAL_PER_PAGE  (BCM_PAGE_SIZE / sizeof(union eth_tx_bd_types))
266 #define TX_BD_USABLE_PER_PAGE (TX_BD_TOTAL_PER_PAGE - 1)
267 #define TX_BD_TOTAL           (TX_BD_TOTAL_PER_PAGE * TX_BD_NUM_PAGES)
268 #define TX_BD_USABLE          (TX_BD_USABLE_PER_PAGE * TX_BD_NUM_PAGES)
269 #define TX_BD_MAX             (TX_BD_TOTAL - 1)
270
271 #define TX_BD_NEXT(x)                                                 \
272     ((((x) & TX_BD_USABLE_PER_PAGE) == (TX_BD_USABLE_PER_PAGE - 1)) ? \
273      ((x) + 2) : ((x) + 1))
274 #define TX_BD(x)      ((x) & TX_BD_MAX)
275 #define TX_BD_PAGE(x) (((x) & ~TX_BD_USABLE_PER_PAGE) >> 8)
276 #define TX_BD_IDX(x)  ((x) & TX_BD_USABLE_PER_PAGE)
277
278 /*
279  * Trigger pending transmits when the number of available BDs is greater
280  * than 1/8 of the total number of usable BDs.
281  */
282 #define BXE_TX_CLEANUP_THRESHOLD (TX_BD_USABLE / 8)
283 #define BXE_TX_TIMEOUT 5
284
285 /*****************/
286 /* RX BD defines */
287 /*****************/
288
289 #define RX_BD_NUM_PAGES       8 /* power of 2 */
290 #define RX_BD_TOTAL_PER_PAGE  (BCM_PAGE_SIZE / sizeof(struct eth_rx_bd))
291 #define RX_BD_NEXT_PAGE_DESC_CNT 2
292 #define RX_BD_USABLE_PER_PAGE (RX_BD_TOTAL_PER_PAGE - RX_BD_NEXT_PAGE_DESC_CNT)
293 #define RX_BD_PER_PAGE_MASK   (RX_BD_TOTAL_PER_PAGE - 1)
294 #define RX_BD_TOTAL           (RX_BD_TOTAL_PER_PAGE * RX_BD_NUM_PAGES)
295 #define RX_BD_USABLE          (RX_BD_USABLE_PER_PAGE * RX_BD_NUM_PAGES)
296 #define RX_BD_MAX             (RX_BD_TOTAL - 1)
297
298 #if 0
299 #define NUM_RX_RINGS RX_BD_NUM_PAGES
300 #define NUM_RX_BD    RX_BD_TOTAL
301 #define MAX_RX_BD    RX_BD_MAX
302 #define MAX_RX_AVAIL RX_BD_USABLE
303 #endif
304
305 #define RX_BD_NEXT(x)                                               \
306     ((((x) & RX_BD_PER_PAGE_MASK) == (RX_BD_USABLE_PER_PAGE - 1)) ? \
307      ((x) + 3) : ((x) + 1))
308 #define RX_BD(x)      ((x) & RX_BD_MAX)
309 #define RX_BD_PAGE(x) (((x) & ~RX_BD_PER_PAGE_MASK) >> 9)
310 #define RX_BD_IDX(x)  ((x) & RX_BD_PER_PAGE_MASK)
311
312 /*
313  * dropless fc calculations for BDs
314  * Number of BDs should be as number of buffers in BRB:
315  * Low threshold takes into account RX_BD_NEXT_PAGE_DESC_CNT
316  * "next" elements on each page
317  */
318 #define NUM_BD_REQ(sc) \
319     BRB_SIZE(sc)
320 #define NUM_BD_PG_REQ(sc)                                                  \
321     ((NUM_BD_REQ(sc) + RX_BD_USABLE_PER_PAGE - 1) / RX_BD_USABLE_PER_PAGE)
322 #define BD_TH_LO(sc)                                \
323     (NUM_BD_REQ(sc) +                               \
324      NUM_BD_PG_REQ(sc) * RX_BD_NEXT_PAGE_DESC_CNT + \
325      FW_DROP_LEVEL(sc))
326 #define BD_TH_HI(sc)                      \
327     (BD_TH_LO(sc) + DROPLESS_FC_HEADROOM)
328 #define MIN_RX_AVAIL(sc)                           \
329     ((sc)->dropless_fc ? BD_TH_HI(sc) + 128 : 128)
330 #define MIN_RX_SIZE_TPA_HW(sc)                         \
331     (CHIP_IS_E1(sc) ? ETH_MIN_RX_CQES_WITH_TPA_E1 :    \
332                       ETH_MIN_RX_CQES_WITH_TPA_E1H_E2)
333 #define MIN_RX_SIZE_NONTPA_HW ETH_MIN_RX_CQES_WITHOUT_TPA
334 #define MIN_RX_SIZE_TPA(sc)                         \
335     (max(MIN_RX_SIZE_TPA_HW(sc), MIN_RX_AVAIL(sc)))
336 #define MIN_RX_SIZE_NONTPA(sc)                     \
337     (max(MIN_RX_SIZE_NONTPA_HW, MIN_RX_AVAIL(sc)))
338
339 /***************/
340 /* RCQ defines */
341 /***************/
342
343 /*
344  * As long as CQE is X times bigger than BD entry we have to allocate X times
345  * more pages for CQ ring in order to keep it balanced with BD ring
346  */
347 #define CQE_BD_REL          (sizeof(union eth_rx_cqe) / \
348                              sizeof(struct eth_rx_bd))
349 #define RCQ_NUM_PAGES       (RX_BD_NUM_PAGES * CQE_BD_REL) /* power of 2 */
350 #define RCQ_TOTAL_PER_PAGE  (BCM_PAGE_SIZE / sizeof(union eth_rx_cqe))
351 #define RCQ_NEXT_PAGE_DESC_CNT 1
352 #define RCQ_USABLE_PER_PAGE (RCQ_TOTAL_PER_PAGE - RCQ_NEXT_PAGE_DESC_CNT)
353 #define RCQ_TOTAL           (RCQ_TOTAL_PER_PAGE * RCQ_NUM_PAGES)
354 #define RCQ_USABLE          (RCQ_USABLE_PER_PAGE * RCQ_NUM_PAGES)
355 #define RCQ_MAX             (RCQ_TOTAL - 1)
356
357 #define RCQ_NEXT(x)                                               \
358     ((((x) & RCQ_USABLE_PER_PAGE) == (RCQ_USABLE_PER_PAGE - 1)) ? \
359      ((x) + 1 + RCQ_NEXT_PAGE_DESC_CNT) : ((x) + 1))
360 #define RCQ(x)      ((x) & RCQ_MAX)
361 #define RCQ_PAGE(x) (((x) & ~RCQ_USABLE_PER_PAGE) >> 7)
362 #define RCQ_IDX(x)  ((x) & RCQ_USABLE_PER_PAGE)
363
364 #if 0
365 #define NUM_RCQ_RINGS RCQ_NUM_PAGES
366 #define NUM_RCQ_BD    RCQ_TOTAL
367 #define MAX_RCQ_BD    RCQ_MAX
368 #define MAX_RCQ_AVAIL RCQ_USABLE
369 #endif
370
371 /*
372  * dropless fc calculations for RCQs
373  * Number of RCQs should be as number of buffers in BRB:
374  * Low threshold takes into account RCQ_NEXT_PAGE_DESC_CNT
375  * "next" elements on each page
376  */
377 #define NUM_RCQ_REQ(sc) \
378     BRB_SIZE(sc)
379 #define NUM_RCQ_PG_REQ(sc)                                              \
380     ((NUM_RCQ_REQ(sc) + RCQ_USABLE_PER_PAGE - 1) / RCQ_USABLE_PER_PAGE)
381 #define RCQ_TH_LO(sc)                              \
382     (NUM_RCQ_REQ(sc) +                             \
383      NUM_RCQ_PG_REQ(sc) * RCQ_NEXT_PAGE_DESC_CNT + \
384      FW_DROP_LEVEL(sc))
385 #define RCQ_TH_HI(sc)                      \
386     (RCQ_TH_LO(sc) + DROPLESS_FC_HEADROOM)
387
388 /* This is needed for determening of last_max */
389 #define SUB_S16(a, b) (int16_t)((int16_t)(a) - (int16_t)(b))
390
391 #define __SGE_MASK_SET_BIT(el, bit)               \
392     do {                                          \
393         (el) = ((el) | ((uint64_t)0x1 << (bit))); \
394     } while (0)
395
396 #define __SGE_MASK_CLEAR_BIT(el, bit)                \
397     do {                                             \
398         (el) = ((el) & (~((uint64_t)0x1 << (bit)))); \
399     } while (0)
400
401 #define SGE_MASK_SET_BIT(fp, idx)                                       \
402     __SGE_MASK_SET_BIT((fp)->sge_mask[(idx) >> RX_SGE_MASK_ELEM_SHIFT], \
403                        ((idx) & RX_SGE_MASK_ELEM_MASK))
404
405 #define SGE_MASK_CLEAR_BIT(fp, idx)                                       \
406     __SGE_MASK_CLEAR_BIT((fp)->sge_mask[(idx) >> RX_SGE_MASK_ELEM_SHIFT], \
407                          ((idx) & RX_SGE_MASK_ELEM_MASK))
408
409 /* Load / Unload modes */
410 #define LOAD_NORMAL       0
411 #define LOAD_OPEN         1
412 #define LOAD_DIAG         2
413 #define LOAD_LOOPBACK_EXT 3
414 #define UNLOAD_NORMAL     0
415 #define UNLOAD_CLOSE      1
416 #define UNLOAD_RECOVERY   2
417
418 /* Some constants... */
419 //#define MAX_PATH_NUM       2
420 //#define E2_MAX_NUM_OF_VFS  64
421 //#define E1H_FUNC_MAX       8
422 //#define E2_FUNC_MAX        4   /* per path */
423 #define MAX_VNIC_NUM       4
424 #define MAX_FUNC_NUM       8   /* common to all chips */
425 //#define MAX_NDSB           HC_SB_MAX_SB_E2 /* max non-default status block */
426 #define MAX_RSS_CHAINS     16 /* a constant for HW limit */
427 #define MAX_MSI_VECTOR     8  /* a constant for HW limit */
428
429 #define ILT_NUM_PAGE_ENTRIES 3072
430 /*
431  * 57710/11 we use whole table since we have 8 functions.
432  * 57712 we have only 4 functions, but use same size per func, so only half
433  * of the table is used.
434  */
435 #define ILT_PER_FUNC        (ILT_NUM_PAGE_ENTRIES / 8)
436 #define FUNC_ILT_BASE(func) (func * ILT_PER_FUNC)
437 /*
438  * the phys address is shifted right 12 bits and has an added
439  * 1=valid bit added to the 53rd bit
440  * then since this is a wide register(TM)
441  * we split it into two 32 bit writes
442  */
443 #define ONCHIP_ADDR1(x) ((uint32_t)(((uint64_t)x >> 12) & 0xFFFFFFFF))
444 #define ONCHIP_ADDR2(x) ((uint32_t)((1 << 20) | ((uint64_t)x >> 44)))
445
446 /* L2 header size + 2*VLANs (8 bytes) + LLC SNAP (8 bytes) */
447 #define ETH_HLEN                  14
448 #define ETH_OVERHEAD              (ETH_HLEN + 8 + 8)
449 #define ETH_MIN_PACKET_SIZE       60
450 #define ETH_MAX_PACKET_SIZE       ETHERMTU /* 1500 */
451 #define ETH_MAX_JUMBO_PACKET_SIZE 9600
452 /* TCP with Timestamp Option (32) + IPv6 (40) */
453 #define ETH_MAX_TPA_HEADER_SIZE   72
454
455 /* max supported alignment is 256 (8 shift) */
456 //#define BXE_RX_ALIGN_SHIFT ((CACHE_LINE_SHIFT < 8) ? CACHE_LINE_SHIFT : 8)
457 #define BXE_RX_ALIGN_SHIFT 8
458 /* FW uses 2 cache lines alignment for start packet and size  */
459 #define BXE_FW_RX_ALIGN_START (1 << BXE_RX_ALIGN_SHIFT)
460 #define BXE_FW_RX_ALIGN_END   (1 << BXE_RX_ALIGN_SHIFT)
461
462 #define BXE_PXP_DRAM_ALIGN (BXE_RX_ALIGN_SHIFT - 5) /* XXX ??? */
463
464 struct bxe_bar {
465     struct resource    *resource;
466     int                rid;
467     bus_space_tag_t    tag;
468     bus_space_handle_t handle;
469     vm_offset_t        kva;
470 };
471
472 struct bxe_intr {
473     struct resource *resource;
474     int             rid;
475     void            *tag;
476 };
477
478 /* Used to manage DMA allocations. */
479 struct bxe_dma {
480     struct bxe_adapter  *sc;
481     bus_addr_t        paddr;
482     void              *vaddr;
483     bus_dma_tag_t     tag;
484     bus_dmamap_t      map;
485     bus_dma_segment_t seg;
486     bus_size_t        size;
487     int               nseg;
488     char              msg[32];
489 };
490
491 /* attn group wiring */
492 #define MAX_DYNAMIC_ATTN_GRPS 8
493
494 struct attn_route {
495     uint32_t sig[5];
496 };
497
498 struct iro {
499     uint32_t base;
500     uint16_t m1;
501     uint16_t m2;
502     uint16_t m3;
503     uint16_t size;
504 };
505
506 union bxe_host_hc_status_block {
507     /* pointer to fp status block e2 */
508     struct host_hc_status_block_e2  *e2_sb;
509     /* pointer to fp status block e1x */
510     struct host_hc_status_block_e1x *e1x_sb;
511 };
512
513 union bxe_db_prod {
514     struct doorbell_set_prod data;
515     uint32_t                 raw;
516 };
517
518 struct bxe_sw_tx_bd {
519     struct mbuf  *m;
520     bus_dmamap_t m_map;
521     uint16_t     first_bd;
522     uint8_t      flags;
523 /* set on the first BD descriptor when there is a split BD */
524 #define BXE_TSO_SPLIT_BD (1 << 0)
525 };
526
527 struct bxe_sw_rx_bd {
528     struct mbuf  *m;
529     bus_dmamap_t m_map;
530 };
531
532 struct bxe_sw_tpa_info {
533     struct bxe_sw_rx_bd bd;
534     bus_dma_segment_t   seg;
535     uint8_t             state;
536 #define BXE_TPA_STATE_START 1
537 #define BXE_TPA_STATE_STOP  2
538     uint8_t             placement_offset;
539     uint16_t            parsing_flags;
540     uint16_t            vlan_tag;
541     uint16_t            len_on_bd;
542 };
543
544 /*
545  * This is the HSI fastpath data structure. There can be up to MAX_RSS_CHAIN
546  * instances of the fastpath structure when using multiple queues.
547  */
548 struct bxe_fastpath {
549     /* pointer back to parent structure */
550     struct bxe_adapter *sc;
551     qlock_t tx_mtx;
552     char       tx_mtx_name[32];
553     qlock_t rx_mtx;
554     char       rx_mtx_name[32];
555 #define BXE_FP_TX_LOCK(fp)        qlock(&fp->tx_mtx)
556 #define BXE_FP_TX_UNLOCK(fp)      qunlock(&fp->tx_mtx)
557 #define BXE_FP_TX_LOCK_ASSERT(fp) mtx_assert(&fp->tx_mtx, MA_OWNED)
558
559 #define BXE_FP_RX_LOCK(fp)        qlock(&fp->rx_mtx)
560 #define BXE_FP_RX_UNLOCK(fp)      qunlock(&fp->rx_mtx)
561 #define BXE_FP_RX_LOCK_ASSERT(fp) mtx_assert(&fp->rx_mtx, MA_OWNED)
562
563     /* status block */
564     struct bxe_dma                 sb_dma;
565     union bxe_host_hc_status_block status_block;
566
567     /* transmit chain (tx bds) */
568     struct bxe_dma        tx_dma;
569     union eth_tx_bd_types *tx_chain;
570
571     /* receive chain (rx bds) */
572     struct bxe_dma   rx_dma;
573     struct eth_rx_bd *rx_chain;
574
575     /* receive completion queue chain (rcq bds) */
576     struct bxe_dma   rcq_dma;
577     union eth_rx_cqe *rcq_chain;
578
579     /* receive scatter/gather entry chain (for TPA) */
580     struct bxe_dma    rx_sge_dma;
581     struct eth_rx_sge *rx_sge_chain;
582
583     /* tx mbufs */
584     bus_dma_tag_t       tx_mbuf_tag;
585     struct bxe_sw_tx_bd tx_mbuf_chain[TX_BD_TOTAL];
586
587     /* rx mbufs */
588     bus_dma_tag_t       rx_mbuf_tag;
589     struct bxe_sw_rx_bd rx_mbuf_chain[RX_BD_TOTAL];
590     bus_dmamap_t        rx_mbuf_spare_map;
591
592     /* rx sge mbufs */
593     bus_dma_tag_t       rx_sge_mbuf_tag;
594     struct bxe_sw_rx_bd rx_sge_mbuf_chain[RX_SGE_TOTAL];
595     bus_dmamap_t        rx_sge_mbuf_spare_map;
596
597     /* rx tpa mbufs (use the larger size for TPA queue length) */
598     int                    tpa_enable; /* disabled per fastpath upon error */
599     struct bxe_sw_tpa_info rx_tpa_info[ETH_MAX_AGGREGATION_QUEUES_E1H_E2];
600     bus_dmamap_t           rx_tpa_info_mbuf_spare_map;
601     uint64_t               rx_tpa_queue_used;
602 #if 0
603     bus_dmamap_t      rx_tpa_mbuf_map[ETH_MAX_AGGREGATION_QUEUES_E1H_E2];
604     bus_dmamap_t      rx_tpa_mbuf_spare_map;
605     struct mbuf       *rx_tpa_mbuf_ptr[ETH_MAX_AGGREGATION_QUEUES_E1H_E2];
606     bus_dma_segment_t rx_tpa_mbuf_segs[ETH_MAX_AGGREGATION_QUEUES_E1H_E2];
607
608     uint8_t tpa_state[ETH_MAX_AGGREGATION_QUEUES_E1H_E2];
609 #endif
610
611     uint16_t *sb_index_values;
612     uint16_t *sb_running_index;
613     uint32_t ustorm_rx_prods_offset;
614
615     uint8_t igu_sb_id; /* status block number in HW */
616     uint8_t fw_sb_id;  /* status block number in FW */
617
618     uint32_t rx_buf_size;
619     int mbuf_alloc_size;
620
621     int state;
622 #define BXE_FP_STATE_CLOSED  0x01
623 #define BXE_FP_STATE_IRQ     0x02
624 #define BXE_FP_STATE_OPENING 0x04
625 #define BXE_FP_STATE_OPEN    0x08
626 #define BXE_FP_STATE_HALTING 0x10
627 #define BXE_FP_STATE_HALTED  0x20
628
629     /* reference back to this fastpath queue number */
630     uint8_t index; /* this is also the 'cid' */
631 #define FP_IDX(fp) (fp->index)
632
633     /* interrupt taskqueue (fast) */
634     struct task      tq_task;
635     struct taskqueue *tq;
636     char             tq_name[32];
637
638     /* ethernet client ID (each fastpath set of RX/TX/CQE is a client) */
639     uint8_t cl_id;
640 #define FP_CL_ID(fp) (fp->cl_id)
641     uint8_t cl_qzone_id;
642
643     uint16_t fp_hc_idx;
644
645     /* driver copy of the receive buffer descriptor prod/cons indices */
646     uint16_t rx_bd_prod;
647     uint16_t rx_bd_cons;
648
649     /* driver copy of the receive completion queue prod/cons indices */
650     uint16_t rx_cq_prod;
651     uint16_t rx_cq_cons;
652
653     union bxe_db_prod tx_db;
654
655     /* Transmit packet producer index (used in eth_tx_bd). */
656     uint16_t tx_pkt_prod;
657     uint16_t tx_pkt_cons;
658
659     /* Transmit buffer descriptor producer index. */
660     uint16_t tx_bd_prod;
661     uint16_t tx_bd_cons;
662
663 #if 0
664     /* status block number in hardware */
665     uint8_t sb_id;
666 #define FP_SB_ID(fp) (fp->sb_id)
667
668     /* driver copy of the fastpath CSTORM/USTORM indices */
669     uint16_t fp_c_idx;
670     uint16_t fp_u_idx;
671 #endif
672
673     uint64_t sge_mask[RX_SGE_MASK_LEN];
674     uint16_t rx_sge_prod;
675
676     struct tstorm_per_queue_stats old_tclient;
677     struct ustorm_per_queue_stats old_uclient;
678     struct xstorm_per_queue_stats old_xclient;
679     struct bxe_eth_q_stats        eth_q_stats;
680     struct bxe_eth_q_stats_old    eth_q_stats_old;
681
682     /* Pointer to the receive consumer in the status block */
683     uint16_t *rx_cq_cons_sb;
684
685     /* Pointer to the transmit consumer in the status block */
686     uint16_t *tx_cons_sb;
687
688     /* transmit timeout until chip reset */
689     int watchdog_timer;
690
691     /* Free/used buffer descriptor counters. */
692     //uint16_t used_tx_bd;
693
694     /* Last maximal completed SGE */
695     uint16_t last_max_sge;
696
697     //uint16_t rx_sge_free_idx;
698
699     //uint8_t segs;
700
701 #if __FreeBSD_version >= 800000
702 #define BXE_BR_SIZE 4096
703     struct buf_ring *tx_br;
704 #endif
705 }; /* struct bxe_fastpath */
706
707 /* sriov XXX */
708 #define BXE_MAX_NUM_OF_VFS 64
709 #define BXE_VF_CID_WND     0
710 #define BXE_CIDS_PER_VF    (1 << BXE_VF_CID_WND)
711 #define BXE_CLIENTS_PER_VF 1
712 #define BXE_FIRST_VF_CID   256
713 #define BXE_VF_CIDS        (BXE_MAX_NUM_OF_VFS * BXE_CIDS_PER_VF)
714 #define BXE_VF_ID_INVALID  0xFF
715 #define IS_SRIOV(sc) 0
716
717 #define GET_NUM_VFS_PER_PATH(sc) 0
718 #define GET_NUM_VFS_PER_PF(sc)   0
719
720 /* maximum number of fast-path interrupt contexts */
721 #define FP_SB_MAX_E1x 16
722 #define FP_SB_MAX_E2  HC_SB_MAX_SB_E2
723
724 #define MAX_CONTEXT 16 /* XXX taken from other fbsd source. */
725 union cdu_context {
726     struct eth_context eth;
727     char pad[1024];
728 };
729
730 /* CDU host DB constants */
731 #define CDU_ILT_PAGE_SZ_HW 2
732 #define CDU_ILT_PAGE_SZ    (8192 << CDU_ILT_PAGE_SZ_HW) /* 32K */
733 #define ILT_PAGE_CIDS      (CDU_ILT_PAGE_SZ / sizeof(union cdu_context))
734
735 #define CNIC_ISCSI_CID_MAX 256
736 #define CNIC_FCOE_CID_MAX  2048
737 #define CNIC_CID_MAX       (CNIC_ISCSI_CID_MAX + CNIC_FCOE_CID_MAX)
738 #define CNIC_ILT_LINES     DIV_ROUND_UP(CNIC_CID_MAX, ILT_PAGE_CIDS)
739
740 #define QM_ILT_PAGE_SZ_HW  0
741 #define QM_ILT_PAGE_SZ     (4096 << QM_ILT_PAGE_SZ_HW) /* 4K */
742 #define QM_CID_ROUND       1024
743
744 /* TM (timers) host DB constants */
745 #define TM_ILT_PAGE_SZ_HW  0
746 #define TM_ILT_PAGE_SZ     (4096 << TM_ILT_PAGE_SZ_HW) /* 4K */
747 /*#define TM_CONN_NUM        (CNIC_STARTING_CID+CNIC_ISCSI_CXT_MAX) */
748 #define TM_CONN_NUM        1024
749 #define TM_ILT_SZ          (8 * TM_CONN_NUM)
750 #define TM_ILT_LINES       DIV_ROUND_UP(TM_ILT_SZ, TM_ILT_PAGE_SZ)
751
752 /* SRC (Searcher) host DB constants */
753 #define SRC_ILT_PAGE_SZ_HW 0
754 #define SRC_ILT_PAGE_SZ    (4096 << SRC_ILT_PAGE_SZ_HW) /* 4K */
755 #define SRC_HASH_BITS      10
756 #define SRC_CONN_NUM       (1 << SRC_HASH_BITS) /* 1024 */
757 #define SRC_ILT_SZ         (sizeof(struct src_ent) * SRC_CONN_NUM)
758 #define SRC_T2_SZ          SRC_ILT_SZ
759 #define SRC_ILT_LINES      DIV_ROUND_UP(SRC_ILT_SZ, SRC_ILT_PAGE_SZ)
760
761 struct hw_context {
762     struct bxe_dma    vcxt_dma;
763     union cdu_context *vcxt;
764     //bus_addr_t        cxt_mapping;
765     size_t            size;
766 };
767
768 #define SM_RX_ID 0
769 #define SM_TX_ID 1
770
771 /* defines for multiple tx priority indices */
772 #define FIRST_TX_ONLY_COS_INDEX 1
773 #define FIRST_TX_COS_INDEX      0
774
775 #define CID_TO_FP(cid, sc) ((cid) % BXE_NUM_NON_CNIC_QUEUES(sc))
776
777 #define HC_INDEX_ETH_RX_CQ_CONS       1
778 #define HC_INDEX_OOO_TX_CQ_CONS       4
779 #define HC_INDEX_ETH_TX_CQ_CONS_COS0  5
780 #define HC_INDEX_ETH_TX_CQ_CONS_COS1  6
781 #define HC_INDEX_ETH_TX_CQ_CONS_COS2  7
782 #define HC_INDEX_ETH_FIRST_TX_CQ_CONS HC_INDEX_ETH_TX_CQ_CONS_COS0
783
784 /* congestion management fairness mode */
785 #define CMNG_FNS_NONE   0
786 #define CMNG_FNS_MINMAX 1
787
788 /* CMNG constants, as derived from system spec calculations */
789 /* default MIN rate in case VNIC min rate is configured to zero - 100Mbps */
790 #define DEF_MIN_RATE 100
791 /* resolution of the rate shaping timer - 400 usec */
792 #define RS_PERIODIC_TIMEOUT_USEC 400
793 /* number of bytes in single QM arbitration cycle -
794  * coefficient for calculating the fairness timer */
795 #define QM_ARB_BYTES 160000
796 /* resolution of Min algorithm 1:100 */
797 #define MIN_RES 100
798 /* how many bytes above threshold for the minimal credit of Min algorithm*/
799 #define MIN_ABOVE_THRESH 32768
800 /* fairness algorithm integration time coefficient -
801  * for calculating the actual Tfair */
802 #define T_FAIR_COEF ((MIN_ABOVE_THRESH + QM_ARB_BYTES) * 8 * MIN_RES)
803 /* memory of fairness algorithm - 2 cycles */
804 #define FAIR_MEM 2
805
806 #define HC_SEG_ACCESS_DEF   0 /* Driver decision 0-3 */
807 #define HC_SEG_ACCESS_ATTN  4
808 #define HC_SEG_ACCESS_NORM  0 /* Driver decision 0-1 */
809
810 /*
811  * The total number of L2 queues, MSIX vectors and HW contexts (CIDs) is
812  * control by the number of fast-path status blocks supported by the
813  * device (HW/FW). Each fast-path status block (FP-SB) aka non-default
814  * status block represents an independent interrupts context that can
815  * serve a regular L2 networking queue. However special L2 queues such
816  * as the FCoE queue do not require a FP-SB and other components like
817  * the CNIC may consume FP-SB reducing the number of possible L2 queues
818  *
819  * If the maximum number of FP-SB available is X then:
820  * a. If CNIC is supported it consumes 1 FP-SB thus the max number of
821  *    regular L2 queues is Y=X-1
822  * b. in MF mode the actual number of L2 queues is Y= (X-1/MF_factor)
823  * c. If the FCoE L2 queue is supported the actual number of L2 queues
824  *    is Y+1
825  * d. The number of irqs (MSIX vectors) is either Y+1 (one extra for
826  *    slow-path interrupts) or Y+2 if CNIC is supported (one additional
827  *    FP interrupt context for the CNIC).
828  * e. The number of HW context (CID count) is always X or X+1 if FCoE
829  *    L2 queue is supported. the cid for the FCoE L2 queue is always X.
830  *
831  * So this is quite simple for now as no ULPs are supported yet. :-)
832  */
833 #define BXE_NUM_QUEUES(sc)          ((sc)->num_queues)
834 #define BXE_NUM_ETH_QUEUES(sc)      BXE_NUM_QUEUES(sc)
835 #define BXE_NUM_NON_CNIC_QUEUES(sc) BXE_NUM_QUEUES(sc)
836 #define BXE_NUM_RX_QUEUES(sc)       BXE_NUM_QUEUES(sc)
837
838 #define FOR_EACH_QUEUE(sc, var)                          \
839     for ((var) = 0; (var) < BXE_NUM_QUEUES(sc); (var)++)
840
841 #define FOR_EACH_NONDEFAULT_QUEUE(sc, var)               \
842     for ((var) = 1; (var) < BXE_NUM_QUEUES(sc); (var)++)
843
844 #define FOR_EACH_ETH_QUEUE(sc, var)                          \
845     for ((var) = 0; (var) < BXE_NUM_ETH_QUEUES(sc); (var)++)
846
847 #define FOR_EACH_NONDEFAULT_ETH_QUEUE(sc, var)               \
848     for ((var) = 1; (var) < BXE_NUM_ETH_QUEUES(sc); (var)++)
849
850 #define FOR_EACH_COS_IN_TX_QUEUE(sc, var)           \
851     for ((var) = 0; (var) < (sc)->max_cos; (var)++)
852
853 #define FOR_EACH_CNIC_QUEUE(sc, var)     \
854     for ((var) = BXE_NUM_ETH_QUEUES(sc); \
855          (var) < BXE_NUM_QUEUES(sc);     \
856          (var)++)
857
858 enum {
859     OOO_IDX_OFFSET,
860     FCOE_IDX_OFFSET,
861     FWD_IDX_OFFSET,
862 };
863
864 #define FCOE_IDX(sc)              (BXE_NUM_NON_CNIC_QUEUES(sc) + FCOE_IDX_OFFSET)
865 #define bxe_fcoe_fp(sc)           (&sc->fp[FCOE_IDX(sc)])
866 #define bxe_fcoe(sc, var)         (bxe_fcoe_fp(sc)->var)
867 #define bxe_fcoe_inner_sp_obj(sc) (&sc->sp_objs[FCOE_IDX(sc)])
868 #define bxe_fcoe_sp_obj(sc, var)  (bxe_fcoe_inner_sp_obj(sc)->var)
869 #define bxe_fcoe_tx(sc, var)      (bxe_fcoe_fp(sc)->txdata_ptr[FIRST_TX_COS_INDEX]->var)
870
871 #define OOO_IDX(sc)               (BXE_NUM_NON_CNIC_QUEUES(sc) + OOO_IDX_OFFSET)
872 #define bxe_ooo_fp(sc)            (&sc->fp[OOO_IDX(sc)])
873 #define bxe_ooo(sc, var)          (bxe_ooo_fp(sc)->var)
874 #define bxe_ooo_inner_sp_obj(sc)  (&sc->sp_objs[OOO_IDX(sc)])
875 #define bxe_ooo_sp_obj(sc, var)   (bxe_ooo_inner_sp_obj(sc)->var)
876
877 #define FWD_IDX(sc)               (BXE_NUM_NON_CNIC_QUEUES(sc) + FWD_IDX_OFFSET)
878 #define bxe_fwd_fp(sc)            (&sc->fp[FWD_IDX(sc)])
879 #define bxe_fwd(sc, var)          (bxe_fwd_fp(sc)->var)
880 #define bxe_fwd_inner_sp_obj(sc)  (&sc->sp_objs[FWD_IDX(sc)])
881 #define bxe_fwd_sp_obj(sc, var)   (bxe_fwd_inner_sp_obj(sc)->var)
882 #define bxe_fwd_txdata(fp)        (fp->txdata_ptr[FIRST_TX_COS_INDEX])
883
884 #define IS_ETH_FP(fp)    ((fp)->index < BXE_NUM_ETH_QUEUES((fp)->sc))
885 #define IS_FCOE_FP(fp)   ((fp)->index == FCOE_IDX((fp)->sc))
886 #define IS_FCOE_IDX(idx) ((idx) == FCOE_IDX(sc))
887 #define IS_FWD_FP(fp)    ((fp)->index == FWD_IDX((fp)->sc))
888 #define IS_FWD_IDX(idx)  ((idx) == FWD_IDX(sc))
889 #define IS_OOO_FP(fp)    ((fp)->index == OOO_IDX((fp)->sc))
890 #define IS_OOO_IDX(idx)  ((idx) == OOO_IDX(sc))
891
892 enum {
893     BXE_PORT_QUERY_IDX,
894     BXE_PF_QUERY_IDX,
895     BXE_FCOE_QUERY_IDX,
896     BXE_FIRST_QUEUE_QUERY_IDX,
897 };
898
899 struct bxe_fw_stats_req {
900     struct stats_query_header hdr;
901     struct stats_query_entry  query[FP_SB_MAX_E1x +
902                                     BXE_FIRST_QUEUE_QUERY_IDX];
903 };
904
905 struct bxe_fw_stats_data {
906     struct stats_counter          storm_counters;
907     struct per_port_stats         port;
908     struct per_pf_stats           pf;
909     //struct fcoe_statistics_params fcoe;
910     struct per_queue_stats        queue_stats[1];
911 };
912
913 /* IGU MSIX STATISTICS on 57712: 64 for VFs; 4 for PFs; 4 for Attentions */
914 #define BXE_IGU_STAS_MSG_VF_CNT 64
915 #define BXE_IGU_STAS_MSG_PF_CNT 4
916
917 #define MAX_DMAE_C 8
918
919 /*
920  * For the main interface up/down code paths, a not-so-fine-grained CORE
921  * mutex lock is used. Inside this code are various calls to kernel routines
922  * that can cause a sleep to occur. Namely memory allocations and taskqueue
923  * handling. If using an MTX lock we are *not* allowed to sleep but we can
924  * with an SX lock. This define forces the CORE lock to use and SX lock.
925  * Undefine this and an MTX lock will be used instead. Note that the IOCTL
926  * path can cause problems since it's called by a non-sleepable thread. To
927  * alleviate a potential sleep, any IOCTL processing that results in the
928  * chip/interface being started/stopped/reinitialized, the actual work is
929  * offloaded to a taskqueue.
930  */
931 //#define BXE_CORE_LOCK_SX
932 // For AKAROS, we don't have sx.
933 #undef BXE_CORE_LOCK_SX
934
935 /*
936  * This is the slowpath data structure. It is mapped into non-paged memory
937  * so that the hardware can access it's contents directly and must be page
938  * aligned.
939  */
940 struct bxe_slowpath {
941     /*
942      * The cdu_context array MUST be the first element in this
943      * structure. It is used during the leading edge ramrod
944      * operation.
945      */
946     union cdu_context context[MAX_CONTEXT];
947
948     /* Used as a DMA source for MAC configuration. */
949     struct mac_configuration_cmd    mac_config;
950     struct mac_configuration_cmd    mcast_config;
951
952     /* used by the DMAE command executer */
953     struct dmae_command dmae[MAX_DMAE_C];
954
955     /* statistics completion */
956     uint32_t stats_comp;
957
958     /* firmware defined statistics blocks */
959     union mac_stats        mac_stats;
960     struct nig_stats       nig_stats;
961     struct host_port_stats port_stats;
962     struct host_func_stats func_stats;
963     //struct host_func_stats func_stats_base;
964
965     /* DMAE completion value and data source/sink */
966     uint32_t wb_comp;
967     uint32_t wb_data[4];
968
969     union {
970         struct mac_configuration_cmd          e1x;
971         struct eth_classify_rules_ramrod_data e2;
972     } mac_rdata;
973
974     union {
975         struct tstorm_eth_mac_filter_config e1x;
976         struct eth_filter_rules_ramrod_data e2;
977     } rx_mode_rdata;
978
979     struct eth_rss_update_ramrod_data rss_rdata;
980
981     union {
982         struct mac_configuration_cmd           e1;
983         struct eth_multicast_rules_ramrod_data e2;
984     } mcast_rdata;
985
986     union {
987         struct function_start_data        func_start;
988         struct flow_control_configuration pfc_config; /* for DCBX ramrod */
989     } func_rdata;
990
991     /* Queue State related ramrods */
992     union {
993         struct client_init_ramrod_data   init_data;
994         struct client_update_ramrod_data update_data;
995     } q_rdata;
996
997     /*
998      * AFEX ramrod can not be a part of func_rdata union because these
999      * events might arrive in parallel to other events from func_rdata.
1000      * If they were defined in the same union the data can get corrupted.
1001      */
1002     struct afex_vif_list_ramrod_data func_afex_rdata;
1003
1004     union drv_info_to_mcp drv_info_to_mcp;
1005 }; /* struct bxe_slowpath */
1006
1007 /*
1008  * Port specifc data structure.
1009  */
1010 struct bxe_port {
1011     /*
1012      * Port Management Function (for 57711E only).
1013      * When this field is set the driver instance is
1014      * responsible for managing port specifc
1015      * configurations such as handling link attentions.
1016      */
1017     uint32_t pmf;
1018
1019     /* Ethernet maximum transmission unit. */
1020     uint16_t ether_mtu;
1021
1022     uint32_t link_config[ELINK_LINK_CONFIG_SIZE];
1023
1024     uint32_t ext_phy_config;
1025
1026     /* Port feature config.*/
1027     uint32_t config;
1028
1029     /* Defines the features supported by the PHY. */
1030     uint32_t supported[ELINK_LINK_CONFIG_SIZE];
1031
1032     /* Defines the features advertised by the PHY. */
1033     uint32_t advertising[ELINK_LINK_CONFIG_SIZE];
1034 #define ADVERTISED_10baseT_Half    (1 << 1)
1035 #define ADVERTISED_10baseT_Full    (1 << 2)
1036 #define ADVERTISED_100baseT_Half   (1 << 3)
1037 #define ADVERTISED_100baseT_Full   (1 << 4)
1038 #define ADVERTISED_1000baseT_Half  (1 << 5)
1039 #define ADVERTISED_1000baseT_Full  (1 << 6)
1040 #define ADVERTISED_TP              (1 << 7)
1041 #define ADVERTISED_FIBRE           (1 << 8)
1042 #define ADVERTISED_Autoneg         (1 << 9)
1043 #define ADVERTISED_Asym_Pause      (1 << 10)
1044 #define ADVERTISED_Pause           (1 << 11)
1045 #define ADVERTISED_2500baseX_Full  (1 << 15)
1046 #define ADVERTISED_10000baseT_Full (1 << 16)
1047
1048     uint32_t    phy_addr;
1049
1050         qlock_t phy_mtx;
1051         char        phy_mtx_name[32];
1052
1053 #define BXE_PHY_LOCK(sc)          qlock(&sc->port.phy_mtx)
1054 #define BXE_PHY_UNLOCK(sc)        qunlock(&sc->port.phy_mtx)
1055 #define BXE_PHY_LOCK_ASSERT(sc)   mtx_assert(&sc->port.phy_mtx, MA_OWNED)
1056
1057     /*
1058      * MCP scratchpad address for port specific statistics.
1059      * The device is responsible for writing statistcss
1060      * back to the MCP for use with management firmware such
1061      * as UMP/NC-SI.
1062      */
1063     uint32_t port_stx;
1064
1065     struct nig_stats old_nig_stats;
1066 }; /* struct bxe_port */
1067
1068 struct bxe_mf_info {
1069     uint32_t mf_config[E1HVN_MAX];
1070
1071     uint32_t vnics_per_port;   /* 1, 2 or 4 */
1072     uint32_t multi_vnics_mode; /* can be set even if vnics_per_port = 1 */
1073     uint32_t path_has_ovlan;   /* MF mode in the path (can be different than the MF mode of the function */
1074
1075 #define IS_MULTI_VNIC(sc)  0 /*((sc)->devinfo.mf_info.multi_vnics_mode)*/
1076 #define VNICS_PER_PORT(sc) 1/*((sc)->devinfo.mf_info.vnics_per_port)*/
1077 #define VNICS_PER_PATH(sc) 1
1078   /*                                                        \
1079     ((sc)->devinfo.mf_info.vnics_per_port *                 \
1080      ((CHIP_PORT_MODE(sc) == CHIP_4_PORT_MODE) ? 2 : 1 ))
1081   */
1082
1083     uint8_t min_bw[MAX_VNIC_NUM];
1084     uint8_t max_bw[MAX_VNIC_NUM];
1085
1086     uint16_t ext_id; /* vnic outer vlan or VIF ID */
1087 #define VALID_OVLAN(ovlan) ((ovlan) <= 4096)
1088 #define INVALID_VIF_ID 0xFFFF
1089 #define OVLAN(sc) ((sc)->devinfo.mf_info.ext_id)
1090 #define VIF_ID(sc) ((sc)->devinfo.mf_info.ext_id)
1091
1092     uint16_t default_vlan;
1093 #define NIV_DEFAULT_VLAN(sc) ((sc)->devinfo.mf_info.default_vlan)
1094
1095     uint8_t niv_allowed_priorities;
1096 #define NIV_ALLOWED_PRIORITIES(sc) ((sc)->devinfo.mf_info.niv_allowed_priorities)
1097
1098     uint8_t niv_default_cos;
1099 #define NIV_DEFAULT_COS(sc) ((sc)->devinfo.mf_info.niv_default_cos)
1100
1101     uint8_t niv_mba_enabled;
1102
1103     enum mf_cfg_afex_vlan_mode afex_vlan_mode;
1104 #define AFEX_VLAN_MODE(sc) ((sc)->devinfo.mf_info.afex_vlan_mode)
1105     int                        afex_def_vlan_tag;
1106     uint32_t                   pending_max;
1107
1108     uint16_t flags;
1109 #define MF_INFO_VALID_MAC       0x0001
1110
1111     uint8_t mf_mode; /* Switch-Dependent or Switch-Independent */
1112 #define IS_MF(sc)                        \
1113     (IS_MULTI_VNIC(sc) &&                \
1114      ((sc)->devinfo.mf_info.mf_mode != 0))
1115 #define IS_MF_SD(sc)                                     \
1116     (IS_MULTI_VNIC(sc) &&                                \
1117      ((sc)->devinfo.mf_info.mf_mode == MULTI_FUNCTION_SD))
1118 #define IS_MF_SI(sc)                                     \
1119     (IS_MULTI_VNIC(sc) &&                                \
1120      ((sc)->devinfo.mf_info.mf_mode == MULTI_FUNCTION_SI))
1121 #define IS_MF_AFEX(sc)                              \
1122     (IS_MULTI_VNIC(sc) &&                           \
1123      ((sc)->devinfo.mf_info.mf_mode == MULTI_FUNCTION_AFEX))
1124 #define IS_MF_SD_MODE(sc)   IS_MF_SD(sc)
1125 #define IS_MF_SI_MODE(sc)   IS_MF_SI(sc)
1126 #define IS_MF_AFEX_MODE(sc) IS_MF_AFEX(sc)
1127
1128     uint32_t mf_protos_supported;
1129     #define MF_PROTO_SUPPORT_ETHERNET 0x1
1130     #define MF_PROTO_SUPPORT_ISCSI    0x2
1131     #define MF_PROTO_SUPPORT_FCOE     0x4
1132 }; /* struct bxe_mf_info */
1133
1134 /* Device information data structure. */
1135 struct bxe_devinfo {
1136     /* PCIe info */
1137     uint16_t vendor_id;
1138     uint16_t device_id;
1139     uint16_t subvendor_id;
1140     uint16_t subdevice_id;
1141
1142     /*
1143      * chip_id = 0b'CCCCCCCCCCCCCCCCRRRRMMMMMMMMBBBB'
1144      *   C = Chip Number   (bits 16-31)
1145      *   R = Chip Revision (bits 12-15)
1146      *   M = Chip Metal    (bits 4-11)
1147      *   B = Chip Bond ID  (bits 0-3)
1148      */
1149     uint32_t chip_id;
1150 #define CHIP_ID(sc)           0 /*((sc)->devinfo.chip_id & 0xffff0000)*/
1151 #define CHIP_NUM(sc)          0 /*((sc)->devinfo.chip_id >> 16)*/
1152 /* device ids */
1153 #define CHIP_NUM_57710        0x164e
1154 #define CHIP_NUM_57711        0x164f
1155 #define CHIP_NUM_57711E       0x1650
1156 #define CHIP_NUM_57712        0x1662
1157 #define CHIP_NUM_57712_MF     0x1663
1158 #define CHIP_NUM_57712_VF     0x166f
1159 #define CHIP_NUM_57800        0x168a
1160 #define CHIP_NUM_57800_MF     0x16a5
1161 #define CHIP_NUM_57800_VF     0x16a9
1162 #define CHIP_NUM_57810        0x168e
1163 #define CHIP_NUM_57810_MF     0x16ae
1164 #define CHIP_NUM_57810_VF     0x16af
1165 #define CHIP_NUM_57811        0x163d
1166 #define CHIP_NUM_57811_MF     0x163e
1167 #define CHIP_NUM_57811_VF     0x163f
1168 #define CHIP_NUM_57840_OBS    0x168d
1169 #define CHIP_NUM_57840_OBS_MF 0x16ab
1170 #define CHIP_NUM_57840_4_10   0x16a1
1171 #define CHIP_NUM_57840_2_20   0x16a2
1172 #define CHIP_NUM_57840_MF     0x16a4
1173 #define CHIP_NUM_57840_VF     0x16ad
1174
1175 #define CHIP_REV_SHIFT      12
1176 #define CHIP_REV_MASK       (0xF << CHIP_REV_SHIFT)
1177 #define CHIP_REV(sc)        ((sc)->devinfo.chip_id & CHIP_REV_MASK)
1178
1179 #define CHIP_REV_Ax         (0x0 << CHIP_REV_SHIFT)
1180 #define CHIP_REV_Bx         (0x1 << CHIP_REV_SHIFT)
1181 #define CHIP_REV_Cx         (0x2 << CHIP_REV_SHIFT)
1182
1183 #define CHIP_REV_IS_SLOW(sc)    \
1184     (CHIP_REV(sc) > 0x00005000)
1185 #define CHIP_REV_IS_FPGA(sc)                              \
1186     (CHIP_REV_IS_SLOW(sc) && (CHIP_REV(sc) & 0x00001000))
1187 #define CHIP_REV_IS_EMUL(sc)                               \
1188     (CHIP_REV_IS_SLOW(sc) && !(CHIP_REV(sc) & 0x00001000))
1189 #define CHIP_REV_IS_ASIC(sc) \
1190     (!CHIP_REV_IS_SLOW(sc))
1191
1192 #define CHIP_METAL(sc)      ((sc->devinfo.chip_id) & 0x00000ff0)
1193 #define CHIP_BOND_ID(sc)    ((sc->devinfo.chip_id) & 0x0000000f)
1194
1195 #define CHIP_IS_E1(sc)      (CHIP_NUM(sc) == CHIP_NUM_57710)
1196 #define CHIP_IS_57710(sc)   (CHIP_NUM(sc) == CHIP_NUM_57710)
1197 #define CHIP_IS_57711(sc)   (CHIP_NUM(sc) == CHIP_NUM_57711)
1198 #define CHIP_IS_57711E(sc)  (CHIP_NUM(sc) == CHIP_NUM_57711E)
1199 #define CHIP_IS_E1H(sc)     ((CHIP_IS_57711(sc)) || \
1200                              (CHIP_IS_57711E(sc)))
1201 #define CHIP_IS_E1x(sc)     (CHIP_IS_E1((sc)) || \
1202                              CHIP_IS_E1H((sc)))
1203
1204 #define CHIP_IS_57712(sc)    (CHIP_NUM(sc) == CHIP_NUM_57712)
1205 #define CHIP_IS_57712_MF(sc) (CHIP_NUM(sc) == CHIP_NUM_57712_MF)
1206 #define CHIP_IS_57712_VF(sc) (CHIP_NUM(sc) == CHIP_NUM_57712_VF)
1207 #define CHIP_IS_E2(sc)       (CHIP_IS_57712(sc) ||  \
1208                               CHIP_IS_57712_MF(sc))
1209
1210 #define CHIP_IS_57800(sc)    (CHIP_NUM(sc) == CHIP_NUM_57800)
1211 #define CHIP_IS_57800_MF(sc) (CHIP_NUM(sc) == CHIP_NUM_57800_MF)
1212 #define CHIP_IS_57800_VF(sc) (CHIP_NUM(sc) == CHIP_NUM_57800_VF)
1213 #define CHIP_IS_57810(sc)    (CHIP_NUM(sc) == CHIP_NUM_57810)
1214 #define CHIP_IS_57810_MF(sc) (CHIP_NUM(sc) == CHIP_NUM_57810_MF)
1215 #define CHIP_IS_57810_VF(sc) (CHIP_NUM(sc) == CHIP_NUM_57810_VF)
1216 #define CHIP_IS_57811(sc)    (CHIP_NUM(sc) == CHIP_NUM_57811)
1217 #define CHIP_IS_57811_MF(sc) (CHIP_NUM(sc) == CHIP_NUM_57811_MF)
1218 #define CHIP_IS_57811_VF(sc) (CHIP_NUM(sc) == CHIP_NUM_57811_VF)
1219 #define CHIP_IS_57840(sc)    ((CHIP_NUM(sc) == CHIP_NUM_57840_OBS)  || \
1220                               (CHIP_NUM(sc) == CHIP_NUM_57840_4_10) || \
1221                               (CHIP_NUM(sc) == CHIP_NUM_57840_2_20))
1222 #define CHIP_IS_57840_MF(sc) ((CHIP_NUM(sc) == CHIP_NUM_57840_OBS_MF) || \
1223                               (CHIP_NUM(sc) == CHIP_NUM_57840_MF))
1224 #define CHIP_IS_57840_VF(sc) (CHIP_NUM(sc) == CHIP_NUM_57840_VF)
1225
1226 #define CHIP_IS_E3(sc)      (CHIP_IS_57800(sc)    || \
1227                              CHIP_IS_57800_MF(sc) || \
1228                              CHIP_IS_57800_VF(sc) || \
1229                              CHIP_IS_57810(sc)    || \
1230                              CHIP_IS_57810_MF(sc) || \
1231                              CHIP_IS_57810_VF(sc) || \
1232                              CHIP_IS_57811(sc)    || \
1233                              CHIP_IS_57811_MF(sc) || \
1234                              CHIP_IS_57811_VF(sc) || \
1235                              CHIP_IS_57840(sc)    || \
1236                              CHIP_IS_57840_MF(sc) || \
1237                              CHIP_IS_57840_VF(sc))
1238 #define CHIP_IS_E3A0(sc)    (CHIP_IS_E3(sc) &&              \
1239                              (CHIP_REV(sc) == CHIP_REV_Ax))
1240 #define CHIP_IS_E3B0(sc)    (CHIP_IS_E3(sc) &&              \
1241                              (CHIP_REV(sc) == CHIP_REV_Bx))
1242
1243 #define USES_WARPCORE(sc)   (CHIP_IS_E3(sc))
1244 #define CHIP_IS_E2E3(sc)    (CHIP_IS_E2(sc) || \
1245                              CHIP_IS_E3(sc))
1246
1247 #define CHIP_IS_MF_CAP(sc)  (CHIP_IS_57711E(sc)  ||  \
1248                              CHIP_IS_57712_MF(sc) || \
1249                              CHIP_IS_E3(sc))
1250
1251 #define IS_VF(sc)           (CHIP_IS_57712_VF(sc) || \
1252                              CHIP_IS_57800_VF(sc) || \
1253                              CHIP_IS_57810_VF(sc) || \
1254                              CHIP_IS_57840_VF(sc))
1255 #define IS_PF(sc)           (!IS_VF(sc))
1256
1257 /*
1258  * This define is used in two main places:
1259  * 1. In the early stages of nic_load, to know if to configure Parser/Searcher
1260  * to nic-only mode or to offload mode. Offload mode is configured if either
1261  * the chip is E1x (where NIC_MODE register is not applicable), or if cnic
1262  * already registered for this port (which means that the user wants storage
1263  * services).
1264  * 2. During cnic-related load, to know if offload mode is already configured
1265  * in the HW or needs to be configrued. Since the transition from nic-mode to
1266  * offload-mode in HW causes traffic coruption, nic-mode is configured only
1267  * in ports on which storage services where never requested.
1268  */
1269 #define CONFIGURE_NIC_MODE(sc) (!CHIP_IS_E1x(sc) && !CNIC_ENABLED(sc))
1270
1271     uint8_t  chip_port_mode;
1272 #define CHIP_4_PORT_MODE        0x0
1273 #define CHIP_2_PORT_MODE        0x1
1274 #define CHIP_PORT_MODE_NONE     0x2
1275 #define CHIP_PORT_MODE(sc)      ((sc)->devinfo.chip_port_mode)
1276 #define CHIP_IS_MODE_4_PORT(sc) (CHIP_PORT_MODE(sc) == CHIP_4_PORT_MODE)
1277
1278     uint8_t int_block;
1279 #define INT_BLOCK_HC            0
1280 #define INT_BLOCK_IGU           1
1281 #define INT_BLOCK_MODE_NORMAL   0
1282 #define INT_BLOCK_MODE_BW_COMP  2
1283 #define CHIP_INT_MODE_IS_NBC(sc)                          \
1284     (!CHIP_IS_E1x(sc) &&                                  \
1285      !((sc)->devinfo.int_block & INT_BLOCK_MODE_BW_COMP))
1286 #define CHIP_INT_MODE_IS_BC(sc) (!CHIP_INT_MODE_IS_NBC(sc))
1287
1288     uint32_t shmem_base;
1289     uint32_t shmem2_base;
1290     uint32_t bc_ver;
1291     char bc_ver_str[32];
1292     uint32_t mf_cfg_base; /* bootcode shmem address in BAR memory */
1293   struct bxe_mf_info mf_info;
1294
1295     int flash_size;
1296 #define NVRAM_1MB_SIZE      0x20000
1297 #define NVRAM_TIMEOUT_COUNT 30000
1298 #define NVRAM_PAGE_SIZE     256
1299
1300     /* PCIe capability information */
1301     uint32_t pcie_cap_flags;
1302 #define BXE_PM_CAPABLE_FLAG     0x00000001
1303 #define BXE_PCIE_CAPABLE_FLAG   0x00000002
1304 #define BXE_MSI_CAPABLE_FLAG    0x00000004
1305 #define BXE_MSIX_CAPABLE_FLAG   0x00000008
1306     uint16_t pcie_pm_cap_reg;
1307     uint16_t pcie_pcie_cap_reg;
1308     //uint16_t pcie_devctl;
1309     uint16_t pcie_link_width;
1310     uint16_t pcie_link_speed;
1311     uint16_t pcie_msi_cap_reg;
1312     uint16_t pcie_msix_cap_reg;
1313
1314     /* device configuration read from bootcode shared memory */
1315     uint32_t hw_config;
1316     uint32_t hw_config2;
1317 }; /* struct bxe_devinfo */
1318
1319 struct bxe_sp_objs {
1320     struct ecore_vlan_mac_obj mac_obj; /* MACs object */
1321     struct ecore_queue_sp_obj q_obj; /* Queue State object */
1322 }; /* struct bxe_sp_objs */
1323
1324 /*
1325  * Data that will be used to create a link report message. We will keep the
1326  * data used for the last link report in order to prevent reporting the same
1327  * link parameters twice.
1328  */
1329 struct bxe_link_report_data {
1330     uint16_t      line_speed;        /* Effective line speed */
1331     unsigned long link_report_flags; /* BXE_LINK_REPORT_XXX flags */
1332 };
1333 enum {
1334     BXE_LINK_REPORT_FULL_DUPLEX,
1335     BXE_LINK_REPORT_LINK_DOWN,
1336     BXE_LINK_REPORT_RX_FC_ON,
1337     BXE_LINK_REPORT_TX_FC_ON
1338 };
1339
1340 /* Top level device private data structure. */
1341
1342 struct bxe_adapter {
1343         /*
1344          * First entry must be a pointer to the BSD ifnet struct which
1345          * has a first element of 'void *if_softc' (which is us). XXX
1346          */
1347         if_t        ifp;
1348         /* OS defined structs */
1349         struct net_device *netdev;
1350         struct pci_device *pcidev;
1351         /* commonly used Plan 9 driver struct members. */
1352         struct ether                            *edev;
1353
1354         bool                                            active;
1355         void                                            *mmio;
1356         spinlock_t                                      imlock;                         /* interrupt mask lock */
1357         spinlock_t                                      tlock;                          /* transmit lock */
1358         qlock_t                                         slock;                          /* stats */
1359         qlock_t                                         alock;                          /* attach */
1360         struct rendez                           rrendez;                        /* rproc rendez */
1361 #define Nstatistics 2
1362         unsigned int                            statistics[Nstatistics];
1363
1364         //struct net_device_stats net_stats;
1365         struct mii_if_info             media; /* network interface media structure */
1366         
1367         int             state; /* device state */
1368 #define BXE_STATE_CLOSED                 0x0000
1369 #define BXE_STATE_OPENING_WAITING_LOAD   0x1000
1370 #define BXE_STATE_OPENING_WAITING_PORT   0x2000
1371 #define BXE_STATE_OPEN                   0x3000
1372 #define BXE_STATE_CLOSING_WAITING_HALT   0x4000
1373 #define BXE_STATE_CLOSING_WAITING_DELETE 0x5000
1374 #define BXE_STATE_CLOSING_WAITING_UNLOAD 0x6000
1375 #define BXE_STATE_DISABLED               0xD000
1376 #define BXE_STATE_DIAG                   0xE000
1377 #define BXE_STATE_ERROR                  0xF000
1378         
1379         int flags;
1380 #define BXE_ONE_PORT_FLAG    0x00000001
1381 #define BXE_NO_ISCSI         0x00000002
1382 #define BXE_NO_FCOE          0x00000004
1383 #define BXE_ONE_PORT(sc)     (sc->flags & BXE_ONE_PORT_FLAG)
1384 //#define BXE_NO_WOL_FLAG      0x00000008
1385 //#define BXE_USING_DAC_FLAG   0x00000010
1386 //#define BXE_USING_MSIX_FLAG  0x00000020
1387 //#define BXE_USING_MSI_FLAG   0x00000040
1388 //#define BXE_DISABLE_MSI_FLAG 0x00000080
1389 #define BXE_NO_MCP_FLAG      0x00000200
1390 #define BXE_NOMCP(sc)        (sc->flags & BXE_NO_MCP_FLAG)
1391 //#define BXE_SAFC_TX_FLAG     0x00000400
1392 #define BXE_MF_FUNC_DIS      0x00000800
1393 #define BXE_TX_SWITCHING     0x00001000
1394         
1395         unsigned long debug; /* per-instance debug logging config */
1396         
1397 #define MAX_BARS 5
1398         struct bxe_bar bar[MAX_BARS]; /* map BARs 0, 2, 4 */
1399         
1400         uint16_t doorbell_size;
1401         
1402 #warning "no timer callout"
1403         /* periodic timer callout */
1404 #define PERIODIC_STOP 0
1405 #define PERIODIC_GO   1
1406         atomic_t periodic_flags;
1407         //      struct callout         periodic_callout;
1408         /* chip start/stop/reset taskqueue */
1409 #define CHIP_TQ_NONE   0
1410 #define CHIP_TQ_START  1
1411 #define CHIP_TQ_STOP   2
1412 #define CHIP_TQ_REINIT 3
1413         atomic_t chip_tq_flags;
1414         struct task            chip_tq_task;
1415         struct taskqueue       *chip_tq;
1416         char                   chip_tq_name[32];
1417         
1418         /* slowpath interrupt taskqueue */
1419         struct task      sp_tq_task;
1420         struct taskqueue *sp_tq;
1421         char             sp_tq_name[32];
1422         
1423         /* set rx_mode asynchronous taskqueue */
1424         struct task      rx_mode_tq_task;
1425         struct taskqueue *rx_mode_tq;
1426         char             rx_mode_tq_name[32];
1427         struct bxe_fastpath fp[MAX_RSS_CHAINS];
1428         struct bxe_sp_objs  sp_objs[MAX_RSS_CHAINS];
1429         
1430
1431         uint8_t  unit; /* driver instance number */
1432         
1433         int pcie_bus;    /* PCIe bus number */
1434         int pcie_device; /* PCIe device/slot number */
1435         int pcie_func;   /* PCIe function number */
1436         
1437         uint8_t pfunc_rel; /* function relative */
1438         uint8_t pfunc_abs; /* function absolute */
1439         uint8_t path_id;   /* function absolute */
1440 #define SC_PATH(sc)     (sc->path_id)
1441 #define SC_PORT(sc)     (sc->pfunc_rel & 1)
1442 #define SC_FUNC(sc)     (sc->pfunc_rel)
1443 #define SC_ABS_FUNC(sc) (sc->pfunc_abs)
1444 #define SC_VN(sc)       (sc->pfunc_rel >> 1)
1445 #define SC_L_ID(sc)     (SC_VN(sc) << 2)
1446 #define PORT_ID(sc)     SC_PORT(sc)
1447 #define PATH_ID(sc)     SC_PATH(sc)
1448 #define VNIC_ID(sc)     SC_VN(sc)
1449 #define FUNC_ID(sc)     SC_FUNC(sc)
1450 #define ABS_FUNC_ID(sc) SC_ABS_FUNC(sc)
1451 #define SC_FW_MB_IDX_VN(sc, vn)                                \
1452     (SC_PORT(sc) + (vn) *                                      \
1453      ((CHIP_IS_E1x(sc) || (CHIP_IS_MODE_4_PORT(sc))) ? 2 : 1))
1454
1455 #define SC_FW_MB_IDX(sc) SC_FW_MB_IDX_VN(sc, SC_VN(sc))
1456         
1457         int if_capen; /* enabled interface capabilities */
1458         
1459         struct bxe_devinfo devinfo;
1460         char fw_ver_str[32];
1461         char mf_mode_str[32];
1462         char pci_link_str[32];
1463         const struct iro *iro_array;
1464         
1465 #ifdef BXE_CORE_LOCK_SX
1466         struct sx      core_sx;
1467         char           core_sx_name[32];
1468 #else
1469         qlock_t     core_mtx;
1470         char           core_mtx_name[32];
1471 #endif
1472         qlock_t     sp_mtx;
1473         char           sp_mtx_name[32];
1474         qlock_t     dmae_mtx;
1475         char           dmae_mtx_name[32];
1476         qlock_t     fwmb_mtx;
1477         char           fwmb_mtx_name[32];
1478         qlock_t     print_mtx;
1479         char           print_mtx_name[32];
1480         qlock_t     stats_mtx;
1481         char           stats_mtx_name[32];
1482         qlock_t     mcast_mtx;
1483         char           mcast_mtx_name[32];
1484         
1485 #ifdef BXE_CORE_LOCK_SX
1486 #define BXE_CORE_TRYLOCK(sc)      sx_try_xlock(&sc->core_sx)
1487 #define BXE_CORE_LOCK(sc)         sx_xlock(&sc->core_sx)
1488 #define BXE_CORE_UNLOCK(sc)       sx_xunlock(&sc->core_sx)
1489 #define BXE_CORE_LOCK_ASSERT(sc)  sx_assert(&sc->core_sx, SA_XLOCKED)
1490 #else
1491 #define BXE_CORE_TRYLOCK(sc)      canqlock(&sc->core_mtx)
1492 #define BXE_CORE_LOCK(sc)         qlock(&sc->core_mtx)
1493 #define BXE_CORE_UNLOCK(sc)       qunlock(&sc->core_mtx)
1494 #define BXE_CORE_LOCK_ASSERT(sc)  mtx_assert(&sc->core_mtx, MA_OWNED)
1495 #endif
1496
1497 #define BXE_SP_LOCK(sc)           qlock(&sc->sp_mtx)
1498 #define BXE_SP_UNLOCK(sc)         qunlock(&sc->sp_mtx)
1499 #define BXE_SP_LOCK_ASSERT(sc)    mtx_assert(&sc->sp_mtx, MA_OWNED)
1500
1501 #define BXE_DMAE_LOCK(sc)         qlock(&sc->dmae_mtx)
1502 #define BXE_DMAE_UNLOCK(sc)       qunlock(&sc->dmae_mtx)
1503 #define BXE_DMAE_LOCK_ASSERT(sc)  mtx_assert(&sc->dmae_mtx, MA_OWNED)
1504
1505 #define BXE_FWMB_LOCK(sc)         qlock(&sc->fwmb_mtx)
1506 #define BXE_FWMB_UNLOCK(sc)       qunlock(&sc->fwmb_mtx)
1507 #define BXE_FWMB_LOCK_ASSERT(sc)  mtx_assert(&sc->fwmb_mtx, MA_OWNED)
1508
1509 #define BXE_PRINT_LOCK(sc)        qlock(&sc->print_mtx)
1510 #define BXE_PRINT_UNLOCK(sc)      qunlock(&sc->print_mtx)
1511 #define BXE_PRINT_LOCK_ASSERT(sc) mtx_assert(&sc->print_mtx, MA_OWNED)
1512
1513 #define BXE_STATS_LOCK(sc)        qlock(&sc->stats_mtx)
1514 #define BXE_STATS_UNLOCK(sc)      qunlock(&sc->stats_mtx)
1515 #define BXE_STATS_LOCK_ASSERT(sc) mtx_assert(&sc->stats_mtx, MA_OWNED)
1516
1517 #define BXE_MCAST_LOCK(sc)        \
1518     do {                          \
1519             qlock(&sc->ifp->qlock); \
1520     } while (0)
1521 #define BXE_MCAST_LOCK_ASSERT(sc) mtx_assert(&sc->mcast_mtx, MA_OWNED)
1522         
1523         int dmae_ready;
1524 #define DMAE_READY(sc) (sc->dmae_ready)
1525         
1526         struct ecore_credit_pool_obj vlans_pool;
1527         struct ecore_credit_pool_obj macs_pool;
1528         struct ecore_rx_mode_obj     rx_mode_obj;
1529         struct ecore_mcast_obj       mcast_obj;
1530         struct ecore_rss_config_obj  rss_conf_obj;
1531         struct ecore_func_sp_obj     func_obj;
1532
1533         uint16_t fw_seq;
1534         uint16_t fw_drv_pulse_wr_seq;
1535         uint32_t func_stx;
1536         
1537         struct elink_params         link_params;
1538         struct elink_vars           link_vars;
1539         uint32_t                    link_cnt;
1540         struct bxe_link_report_data last_reported_link;
1541         char mac_addr_str[32];
1542         
1543         int last_reported_link_state;
1544         
1545         int tx_ring_size;
1546         int rx_ring_size;
1547         int wol;
1548         
1549         int is_leader;
1550         int recovery_state;
1551 #define BXE_RECOVERY_DONE        1
1552 #define BXE_RECOVERY_INIT        2
1553 #define BXE_RECOVERY_WAIT        3
1554 #define BXE_RECOVERY_FAILED      4
1555 #define BXE_RECOVERY_NIC_LOADING 5
1556         
1557         uint32_t rx_mode;
1558 #define BXE_RX_MODE_NONE     0
1559 #define BXE_RX_MODE_NORMAL   1
1560 #define BXE_RX_MODE_ALLMULTI 2
1561 #define BXE_RX_MODE_PROMISC  3
1562 #define BXE_MAX_MULTICAST    64
1563         
1564         struct bxe_port port;
1565         
1566         struct cmng_init cmng;
1567         
1568         /* user configs */
1569         int      num_queues;
1570         int      max_rx_bufs;
1571         int      hc_rx_ticks;
1572         int      hc_tx_ticks;
1573         int      rx_budget;
1574         int      max_aggregation_size;
1575         int      mrrs;
1576         int      autogreeen;
1577 #define AUTO_GREEN_HW_DEFAULT 0
1578 #define AUTO_GREEN_FORCE_ON   1
1579 #define AUTO_GREEN_FORCE_OFF  2
1580         int      interrupt_mode;
1581 #define INTR_MODE_INTX 0
1582 #define INTR_MODE_MSI  1
1583 #define INTR_MODE_MSIX 2
1584         int      udp_rss;
1585         
1586         /* interrupt allocations */
1587         struct bxe_intr intr[MAX_RSS_CHAINS+1];
1588         int             intr_count;
1589         uint8_t         igu_dsb_id;
1590         uint8_t         igu_base_sb;
1591         uint8_t         igu_sb_cnt;
1592         //uint8_t         min_msix_vec_cnt;
1593         uint32_t        igu_base_addr;
1594         //bus_addr_t      def_status_blk_mapping;
1595         uint8_t         base_fw_ndsb;
1596 #define DEF_SB_IGU_ID 16
1597 #define DEF_SB_ID     HC_SP_SB_ID
1598         
1599         /* parent bus DMA tag  */
1600         bus_dma_tag_t parent_dma_tag;
1601         
1602         /* default status block */
1603         struct bxe_dma              def_sb_dma;
1604         struct host_sp_status_block *def_sb;
1605         uint16_t                    def_idx;
1606         uint16_t                    def_att_idx;
1607         uint32_t                    attn_state;
1608         struct attn_route           attn_group[MAX_DYNAMIC_ATTN_GRPS];
1609         
1610 /* general SP events - stats query, cfc delete, etc */
1611 #define HC_SP_INDEX_ETH_DEF_CONS         3
1612 /* EQ completions */
1613 #define HC_SP_INDEX_EQ_CONS              7
1614 /* FCoE L2 connection completions */
1615 #define HC_SP_INDEX_ETH_FCOE_TX_CQ_CONS  6
1616 #define HC_SP_INDEX_ETH_FCOE_RX_CQ_CONS  4
1617 /* iSCSI L2 */
1618 #define HC_SP_INDEX_ETH_ISCSI_CQ_CONS    5
1619 #define HC_SP_INDEX_ETH_ISCSI_RX_CQ_CONS 1
1620
1621         /* event queue */
1622         struct bxe_dma        eq_dma;
1623         union event_ring_elem *eq;
1624         uint16_t              eq_prod;
1625         uint16_t              eq_cons;
1626         uint16_t              *eq_cons_sb;
1627 #define NUM_EQ_PAGES     1 /* must be a power of 2 */
1628 #define EQ_DESC_CNT_PAGE (BCM_PAGE_SIZE / sizeof(union event_ring_elem))
1629 #define EQ_DESC_MAX_PAGE (EQ_DESC_CNT_PAGE - 1)
1630 #define NUM_EQ_DESC      (EQ_DESC_CNT_PAGE * NUM_EQ_PAGES)
1631 #define EQ_DESC_MASK     (NUM_EQ_DESC - 1)
1632 #define MAX_EQ_AVAIL     (EQ_DESC_MAX_PAGE * NUM_EQ_PAGES - 2)
1633 /* depends on EQ_DESC_CNT_PAGE being a power of 2 */
1634 #define NEXT_EQ_IDX(x)                                      \
1635     ((((x) & EQ_DESC_MAX_PAGE) == (EQ_DESC_MAX_PAGE - 1)) ? \
1636          ((x) + 2) : ((x) + 1))
1637 /* depends on the above and on NUM_EQ_PAGES being a power of 2 */
1638 #define EQ_DESC(x) ((x) & EQ_DESC_MASK)
1639
1640     /* slow path */
1641         struct bxe_dma      sp_dma;
1642         struct bxe_slowpath *sp;
1643         unsigned long       sp_state;
1644         
1645         /* slow path queue */
1646         struct bxe_dma spq_dma;
1647 struct eth_spe *spq;
1648 #define SP_DESC_CNT     (BCM_PAGE_SIZE / sizeof(struct eth_spe))
1649 #define MAX_SP_DESC_CNT (SP_DESC_CNT - 1)
1650 #define MAX_SPQ_PENDING 8
1651         
1652         uint16_t       spq_prod_idx;
1653         struct eth_spe *spq_prod_bd;
1654         struct eth_spe *spq_last_bd;
1655         uint16_t       *dsb_sp_prod;
1656         uint16_t       *spq_hw_con;
1657         uint16_t       spq_left;
1658         
1659         atomic_t eq_spq_left; /* COMMON_xxx ramrod credit */
1660         atomic_t cq_spq_left; /* ETH_xxx ramrod credit */
1661         
1662         /* fw decompression buffer */
1663         struct bxe_dma gz_buf_dma;
1664         void           *gz_buf;
1665         //    z_streamp      gz_strm;
1666         uint32_t       gz_outlen;
1667 #define GUNZIP_BUF(sc)    (sc->gz_buf)
1668 #define GUNZIP_OUTLEN(sc) (sc->gz_outlen)
1669 #define GUNZIP_PHYS(sc)   (sc->gz_buf_dma.paddr)
1670 #define FW_BUF_SIZE       0x40000
1671         
1672         const struct raw_op *init_ops;
1673         const uint16_t *init_ops_offsets; /* init block offsets inside init_ops */
1674         const uint32_t *init_data;        /* data blob, 32 bit granularity */
1675         uint32_t       init_mode_flags;
1676 #define INIT_MODE_FLAGS(sc) (sc->init_mode_flags)
1677         /* PRAM blobs - raw data */
1678         const uint8_t *tsem_int_table_data;
1679         const uint8_t *tsem_pram_data;
1680         const uint8_t *usem_int_table_data;
1681         const uint8_t *usem_pram_data;
1682         const uint8_t *xsem_int_table_data;
1683         const uint8_t *xsem_pram_data;
1684         const uint8_t *csem_int_table_data;
1685         const uint8_t *csem_pram_data;
1686 #define INIT_OPS(sc)                 (sc->init_ops)
1687 #define INIT_OPS_OFFSETS(sc)         (sc->init_ops_offsets)
1688 #define INIT_DATA(sc)                (sc->init_data)
1689 #define INIT_TSEM_INT_TABLE_DATA(sc) (sc->tsem_int_table_data)
1690 #define INIT_TSEM_PRAM_DATA(sc)      (sc->tsem_pram_data)
1691 #define INIT_USEM_INT_TABLE_DATA(sc) (sc->usem_int_table_data)
1692 #define INIT_USEM_PRAM_DATA(sc)      (sc->usem_pram_data)
1693 #define INIT_XSEM_INT_TABLE_DATA(sc) (sc->xsem_int_table_data)
1694 #define INIT_XSEM_PRAM_DATA(sc)      (sc->xsem_pram_data)
1695 #define INIT_CSEM_INT_TABLE_DATA(sc) (sc->csem_int_table_data)
1696 #define INIT_CSEM_PRAM_DATA(sc)      (sc->csem_pram_data)
1697
1698         /* ILT
1699          * For max 196 cids (64*3 + non-eth), 32KB ILT page size and 1KB
1700          * context size we need 8 ILT entries.
1701          */
1702 #define ILT_MAX_L2_LINES 8
1703         struct hw_context context[ILT_MAX_L2_LINES];
1704         struct ecore_ilt *ilt;
1705 #define ILT_MAX_LINES 256
1706         
1707 /* max supported number of RSS queues: IGU SBs minus one for CNIC */
1708 #define BXE_MAX_RSS_COUNT(sc) ((sc)->igu_sb_cnt - CNIC_SUPPORT(sc))
1709 /* max CID count: Max RSS * Max_Tx_Multi_Cos + FCoE + iSCSI */
1710 #if 1
1711 #define BXE_L2_MAX_CID(sc)                                              \
1712         (BXE_MAX_RSS_COUNT(sc) * ECORE_MULTI_TX_COS + 2 * CNIC_SUPPORT(sc))
1713 #else
1714 #define BXE_L2_MAX_CID(sc) /* OOO + FWD */                              \
1715         (BXE_MAX_RSS_COUNT(sc) * ECORE_MULTI_TX_COS + 4 * CNIC_SUPPORT(sc))
1716 #endif
1717 #if 1
1718 #define BXE_L2_CID_COUNT(sc)                                            \
1719         (BXE_NUM_ETH_QUEUES(sc) * ECORE_MULTI_TX_COS + 2 * CNIC_SUPPORT(sc))
1720 #else
1721 #define BXE_L2_CID_COUNT(sc) /* OOO + FWD */                            \
1722         (BXE_NUM_ETH_QUEUES(sc) * ECORE_MULTI_TX_COS + 4 * CNIC_SUPPORT(sc))
1723 #endif
1724 #define L2_ILT_LINES(sc)                                \
1725         (DIV_ROUND_UP(BXE_L2_CID_COUNT(sc), ILT_PAGE_CIDS))
1726         
1727         int qm_cid_count;
1728         
1729         uint8_t dropless_fc;
1730
1731         struct bxe_dma *t2;
1732
1733         /* total number of FW statistics requests */
1734         uint8_t fw_stats_num;
1735         /*
1736          * This is a memory buffer that will contain both statistics ramrod
1737          * request and data.
1738          */
1739         struct bxe_dma fw_stats_dma;
1740         /*
1741          * FW statistics request shortcut (points at the beginning of fw_stats
1742          * buffer).
1743          */
1744         int                     fw_stats_req_size;
1745         struct bxe_fw_stats_req *fw_stats_req;
1746         bus_addr_t              fw_stats_req_mapping;
1747         /*
1748          * FW statistics data shortcut (points at the beginning of fw_stats
1749          * buffer + fw_stats_req_size).
1750          */
1751         int                      fw_stats_data_size;
1752         struct bxe_fw_stats_data *fw_stats_data;
1753         bus_addr_t               fw_stats_data_mapping;
1754         
1755         /* tracking a pending STAT_QUERY ramrod */
1756         uint16_t stats_pending;
1757         /* number of completed statistics ramrods */
1758         uint16_t stats_comp;
1759         uint16_t stats_counter;
1760         uint8_t  stats_init;
1761         int      stats_state;
1762
1763         struct bxe_eth_stats         eth_stats;
1764         struct host_func_stats       func_stats;
1765         struct bxe_eth_stats_old     eth_stats_old;
1766         struct bxe_net_stats_old     net_stats_old;
1767         struct bxe_fw_port_stats_old fw_stats_old;
1768         
1769         struct dmae_command stats_dmae; /* used by dmae command loader */
1770
1771         int                 executer_idx;
1772         
1773         int mtu;
1774         
1775         /* LLDP params */
1776         struct bxe_config_lldp_params lldp_config_params;
1777         /* DCB support on/off */
1778         int dcb_state;
1779 #define BXE_DCB_STATE_OFF 0
1780 #define BXE_DCB_STATE_ON  1
1781         /* DCBX engine mode */
1782         int dcbx_enabled;
1783 #define BXE_DCBX_ENABLED_OFF        0
1784 #define BXE_DCBX_ENABLED_ON_NEG_OFF 1
1785 #define BXE_DCBX_ENABLED_ON_NEG_ON  2
1786 #define BXE_DCBX_ENABLED_INVALID    -1
1787         uint8_t dcbx_mode_uset;
1788         struct bxe_config_dcbx_params dcbx_config_params;
1789         struct bxe_dcbx_port_params   dcbx_port_params;
1790         int dcb_version;
1791         
1792         uint8_t cnic_support;
1793         uint8_t cnic_enabled;
1794         uint8_t cnic_loaded;
1795 #define CNIC_SUPPORT(sc) 0 /* ((sc)->cnic_support) */
1796 #define CNIC_ENABLED(sc) 0 /* ((sc)->cnic_enabled) */
1797 #define CNIC_LOADED(sc)  0 /* ((sc)->cnic_loaded) */
1798         
1799         /* multiple tx classes of service */
1800         uint8_t max_cos;
1801 #define BXE_MAX_PRIORITY 8
1802         /* priority to cos mapping */
1803         uint8_t prio_to_cos[BXE_MAX_PRIORITY];
1804         
1805         int panic;
1806 }; /* struct bxe_adapter */
1807
1808 /* IOCTL sub-commands for edebug and firmware upgrade */
1809 #define BXE_IOC_RD_NVRAM        1
1810 #define BXE_IOC_WR_NVRAM        2
1811 #define BXE_IOC_STATS_SHOW_NUM  3
1812 #define BXE_IOC_STATS_SHOW_STR  4
1813 #define BXE_IOC_STATS_SHOW_CNT  5
1814
1815 struct bxe_nvram_data {
1816     uint32_t op; /* ioctl sub-command */
1817     uint32_t offset;
1818     uint32_t len;
1819     uint32_t value[1]; /* variable */
1820 };
1821
1822 union bxe_stats_show_data {
1823     uint32_t op; /* ioctl sub-command */
1824
1825     struct {
1826         uint32_t num; /* return number of stats */
1827         uint32_t len; /* length of each string item */
1828     } desc;
1829
1830     /* variable length... */
1831     char str[1]; /* holds names of desc.num stats, each desc.len in length */
1832
1833     /* variable length... */
1834     uint64_t stats[1]; /* holds all stats */
1835 };
1836
1837 /* function init flags */
1838 #define FUNC_FLG_RSS     0x0001
1839 #define FUNC_FLG_STATS   0x0002
1840 /* FUNC_FLG_UNMATCHED       0x0004 */
1841 #define FUNC_FLG_TPA     0x0008
1842 #define FUNC_FLG_SPQ     0x0010
1843 #define FUNC_FLG_LEADING 0x0020 /* PF only */
1844
1845 struct bxe_func_init_params {
1846     bus_addr_t fw_stat_map; /* (dma) valid if FUNC_FLG_STATS */
1847     bus_addr_t spq_map;     /* (dma) valid if FUNC_FLG_SPQ */
1848     uint16_t   func_flgs;
1849     uint16_t   func_id;     /* abs function id */
1850     uint16_t   pf_id;
1851     uint16_t   spq_prod;    /* valid if FUNC_FLG_SPQ */
1852 };
1853
1854 /* memory resources reside at BARs 0, 2, 4 */
1855 /* Run `pciconf -lb` to see mappings */
1856 #define BAR0 0
1857 #define BAR1 2
1858 #define BAR2 4
1859
1860 #define BXE_REG_NO_INLINE
1861 #ifdef BXE_REG_NO_INLINE
1862
1863 uint8_t bxe_reg_read8(struct bxe_adapter *sc, bus_size_t offset);
1864 uint16_t bxe_reg_read16(struct bxe_adapter *sc, bus_size_t offset);
1865 uint32_t bxe_reg_read32(struct bxe_adapter *sc, bus_size_t offset);
1866
1867 void bxe_reg_write8(struct bxe_adapter *sc, bus_size_t offset, uint8_t val);
1868 void bxe_reg_write16(struct bxe_adapter *sc, bus_size_t offset, uint16_t val);
1869 void bxe_reg_write32(struct bxe_adapter *sc, bus_size_t offset, uint32_t val);
1870
1871 #define REG_RD8(sc, offset)  bxe_reg_read8(sc, offset)
1872 #define REG_RD16(sc, offset) bxe_reg_read16(sc, offset)
1873 #define REG_RD32(sc, offset) bxe_reg_read32(sc, offset)
1874
1875 #define REG_WR8(sc, offset, val)  bxe_reg_write8(sc, offset, val)
1876 #define REG_WR16(sc, offset, val) bxe_reg_write16(sc, offset, val)
1877 #define REG_WR32(sc, offset, val) bxe_reg_write32(sc, offset, val)
1878
1879 #else /* not BXE_REG_NO_INLINE */
1880
1881 #define REG_WR8(sc, offset, val)            \
1882     bus_space_write_1(sc->bar[BAR0].tag,    \
1883                       sc->bar[BAR0].handle, \
1884                       offset, val)
1885
1886 #define REG_WR16(sc, offset, val)           \
1887     bus_space_write_2(sc->bar[BAR0].tag,    \
1888                       sc->bar[BAR0].handle, \
1889                       offset, val)
1890
1891 #define REG_WR32(sc, offset, val)           \
1892     bus_space_write_4(sc->bar[BAR0].tag,    \
1893                       sc->bar[BAR0].handle, \
1894                       offset, val)
1895
1896 #define REG_RD8(sc, offset)                \
1897     bus_space_read_1(sc->bar[BAR0].tag,    \
1898                      sc->bar[BAR0].handle, \
1899                      offset)
1900
1901 #define REG_RD16(sc, offset)               \
1902     bus_space_read_2(sc->bar[BAR0].tag,    \
1903                      sc->bar[BAR0].handle, \
1904                      offset)
1905
1906 #define REG_RD32(sc, offset)               \
1907     bus_space_read_4(sc->bar[BAR0].tag,    \
1908                      sc->bar[BAR0].handle, \
1909                      offset)
1910
1911 #endif /* BXE_REG_NO_INLINE */
1912
1913 #define REG_RD(sc, offset)      REG_RD32(sc, offset)
1914 #define REG_WR(sc, offset, val) REG_WR32(sc, offset, val)
1915
1916 #define REG_RD_IND(sc, offset)      bxe_reg_rd_ind(sc, offset)
1917 #define REG_WR_IND(sc, offset, val) bxe_reg_wr_ind(sc, offset, val)
1918
1919 #define BXE_SP(sc, var) (&(sc)->sp->var)
1920 #define BXE_SP_MAPPING(sc, var) \
1921     (sc->sp_dma.paddr + offsetof(struct bxe_slowpath, var))
1922
1923 #define BXE_FP(sc, nr, var) ((sc)->fp[(nr)].var)
1924 #define BXE_SP_OBJ(sc, fp) (void *) 0 /*((sc)->sp_objs[(fp)->index])*/
1925
1926 #if 0
1927 #define bxe_fp(sc, nr, var)   ((sc)->fp[nr].var)
1928 #define bxe_sp_obj(sc, fp)    ((sc)->sp_objs[(fp)->index])
1929 #define bxe_fp_stats(sc, fp)  (&(sc)->fp_stats[(fp)->index])
1930 #define bxe_fp_qstats(sc, fp) (&(sc)->fp_stats[(fp)->index].eth_q_stats)
1931 #endif
1932
1933 #define REG_RD_DMAE(sc, offset, valp, len32)               \
1934     do {                                                   \
1935         bxe_read_dmae(sc, offset, len32);                  \
1936         memcpy(valp, BXE_SP(sc, wb_data[0]), (len32) * 4); \
1937     } while (0)
1938
1939 #define REG_WR_DMAE(sc, offset, valp, len32)                            \
1940     do {                                                                \
1941         memcpy(BXE_SP(sc, wb_data[0]), valp, (len32) * 4);              \
1942         bxe_write_dmae(sc, BXE_SP_MAPPING(sc, wb_data), offset, len32); \
1943     } while (0)
1944
1945 #define REG_WR_DMAE_LEN(sc, offset, valp, len32) \
1946     REG_WR_DMAE(sc, offset, valp, len32)
1947
1948 #define REG_RD_DMAE_LEN(sc, offset, valp, len32) \
1949     REG_RD_DMAE(sc, offset, valp, len32)
1950
1951 #define VIRT_WR_DMAE_LEN(sc, data, addr, len32, le32_swap)         \
1952     do {                                                           \
1953         /* if (le32_swap) {                                     */ \
1954         /*    BLOGW(sc, "VIRT_WR_DMAE_LEN with le32_swap=1\n"); */ \
1955         /* }                                                    */ \
1956         memcpy(GUNZIP_BUF(sc), data, len32 * 4);                   \
1957         ecore_write_big_buf_wb(sc, addr, len32);                   \
1958     } while (0)
1959
1960 #define BXE_DB_MIN_SHIFT 3   /* 8 bytes */
1961 #define BXE_DB_SHIFT     7   /* 128 bytes */
1962 #if (BXE_DB_SHIFT < BXE_DB_MIN_SHIFT)
1963 #error "Minimum DB doorbell stride is 8"
1964 #endif
1965 #define DPM_TRIGGER_TYPE 0x40
1966 #define DOORBELL(sc, cid, val)                                              \
1967     do {                                                                    \
1968         bus_space_write_4(sc->bar[BAR1].tag, sc->bar[BAR1].handle,          \
1969                           ((sc->doorbell_size * (cid)) + DPM_TRIGGER_TYPE), \
1970                           (uint32_t)val);                                   \
1971     } while(0)
1972
1973 #define SHMEM_ADDR(sc, field)                                       \
1974     (sc->devinfo.shmem_base + offsetof(struct shmem_region, field))
1975 #define SHMEM_RD(sc, field)      REG_RD(sc, SHMEM_ADDR(sc, field))
1976 #define SHMEM_RD16(sc, field)    REG_RD16(sc, SHMEM_ADDR(sc, field))
1977 #define SHMEM_WR(sc, field, val) REG_WR(sc, SHMEM_ADDR(sc, field), val)
1978
1979 #define SHMEM2_ADDR(sc, field)                                        \
1980     (sc->devinfo.shmem2_base + offsetof(struct shmem2_region, field))
1981 #define SHMEM2_HAS(sc, field)                                            \
1982     (sc->devinfo.shmem2_base && (REG_RD(sc, SHMEM2_ADDR(sc, size)) >     \
1983                                  offsetof(struct shmem2_region, field)))
1984 #define SHMEM2_RD(sc, field)      REG_RD(sc, SHMEM2_ADDR(sc, field))
1985 #define SHMEM2_WR(sc, field, val) REG_WR(sc, SHMEM2_ADDR(sc, field), val)
1986
1987 #define MFCFG_ADDR(sc, field)                                  \
1988     (sc->devinfo.mf_cfg_base + offsetof(struct mf_cfg, field))
1989 #define MFCFG_RD(sc, field)      REG_RD(sc, MFCFG_ADDR(sc, field))
1990 #define MFCFG_RD16(sc, field)    REG_RD16(sc, MFCFG_ADDR(sc, field))
1991 #define MFCFG_WR(sc, field, val) REG_WR(sc, MFCFG_ADDR(sc, field), val)
1992
1993 /* DMAE command defines */
1994
1995 #define DMAE_TIMEOUT      -1
1996 #define DMAE_PCI_ERROR    -2 /* E2 and onward */
1997 #define DMAE_NOT_RDY      -3
1998 #define DMAE_PCI_ERR_FLAG 0x80000000
1999
2000 #define DMAE_SRC_PCI      0
2001 #define DMAE_SRC_GRC      1
2002
2003 #define DMAE_DST_NONE     0
2004 #define DMAE_DST_PCI      1
2005 #define DMAE_DST_GRC      2
2006
2007 #define DMAE_COMP_PCI     0
2008 #define DMAE_COMP_GRC     1
2009
2010 #define DMAE_COMP_REGULAR 0
2011 #define DMAE_COM_SET_ERR  1
2012
2013 #define DMAE_CMD_SRC_PCI (DMAE_SRC_PCI << DMAE_COMMAND_SRC_SHIFT)
2014 #define DMAE_CMD_SRC_GRC (DMAE_SRC_GRC << DMAE_COMMAND_SRC_SHIFT)
2015 #define DMAE_CMD_DST_PCI (DMAE_DST_PCI << DMAE_COMMAND_DST_SHIFT)
2016 #define DMAE_CMD_DST_GRC (DMAE_DST_GRC << DMAE_COMMAND_DST_SHIFT)
2017
2018 #define DMAE_CMD_C_DST_PCI (DMAE_COMP_PCI << DMAE_COMMAND_C_DST_SHIFT)
2019 #define DMAE_CMD_C_DST_GRC (DMAE_COMP_GRC << DMAE_COMMAND_C_DST_SHIFT)
2020
2021 #define DMAE_CMD_ENDIANITY_NO_SWAP   (0 << DMAE_COMMAND_ENDIANITY_SHIFT)
2022 #define DMAE_CMD_ENDIANITY_B_SWAP    (1 << DMAE_COMMAND_ENDIANITY_SHIFT)
2023 #define DMAE_CMD_ENDIANITY_DW_SWAP   (2 << DMAE_COMMAND_ENDIANITY_SHIFT)
2024 #define DMAE_CMD_ENDIANITY_B_DW_SWAP (3 << DMAE_COMMAND_ENDIANITY_SHIFT)
2025
2026 #define DMAE_CMD_PORT_0 0
2027 #define DMAE_CMD_PORT_1 DMAE_COMMAND_PORT
2028
2029 #define DMAE_SRC_PF 0
2030 #define DMAE_SRC_VF 1
2031
2032 #define DMAE_DST_PF 0
2033 #define DMAE_DST_VF 1
2034
2035 #define DMAE_C_SRC 0
2036 #define DMAE_C_DST 1
2037
2038 #define DMAE_LEN32_RD_MAX     0x80
2039 #define DMAE_LEN32_WR_MAX(sc) (CHIP_IS_E1(sc) ? 0x400 : 0x2000)
2040
2041 #define DMAE_COMP_VAL 0x60d0d0ae /* E2 and beyond, upper bit indicates error */
2042
2043 #define MAX_DMAE_C_PER_PORT 8
2044 #define INIT_DMAE_C(sc)     ((SC_PORT(sc) * MAX_DMAE_C_PER_PORT) + SC_VN(sc))
2045 #define PMF_DMAE_C(sc)      ((SC_PORT(sc) * MAX_DMAE_C_PER_PORT) + E1HVN_MAX)
2046
2047 static const uint32_t dmae_reg_go_c[] = {
2048     DMAE_REG_GO_C0,  DMAE_REG_GO_C1,  DMAE_REG_GO_C2,  DMAE_REG_GO_C3,
2049     DMAE_REG_GO_C4,  DMAE_REG_GO_C5,  DMAE_REG_GO_C6,  DMAE_REG_GO_C7,
2050     DMAE_REG_GO_C8,  DMAE_REG_GO_C9,  DMAE_REG_GO_C10, DMAE_REG_GO_C11,
2051     DMAE_REG_GO_C12, DMAE_REG_GO_C13, DMAE_REG_GO_C14, DMAE_REG_GO_C15
2052 };
2053
2054 #define ATTN_NIG_FOR_FUNC     (1L << 8)
2055 #define ATTN_SW_TIMER_4_FUNC  (1L << 9)
2056 #define GPIO_2_FUNC           (1L << 10)
2057 #define GPIO_3_FUNC           (1L << 11)
2058 #define GPIO_4_FUNC           (1L << 12)
2059 #define ATTN_GENERAL_ATTN_1   (1L << 13)
2060 #define ATTN_GENERAL_ATTN_2   (1L << 14)
2061 #define ATTN_GENERAL_ATTN_3   (1L << 15)
2062 #define ATTN_GENERAL_ATTN_4   (1L << 13)
2063 #define ATTN_GENERAL_ATTN_5   (1L << 14)
2064 #define ATTN_GENERAL_ATTN_6   (1L << 15)
2065 #define ATTN_HARD_WIRED_MASK  0xff00
2066 #define ATTENTION_ID          4
2067
2068 #define AEU_IN_ATTN_BITS_PXPPCICLOCKCLIENT_PARITY_ERROR \
2069     AEU_INPUTS_ATTN_BITS_PXPPCICLOCKCLIENT_PARITY_ERROR
2070
2071 #define MAX_IGU_ATTN_ACK_TO 100
2072
2073 #define STORM_ASSERT_ARRAY_SIZE 50
2074
2075 #define BXE_PMF_LINK_ASSERT(sc) \
2076     GENERAL_ATTEN_OFFSET(LINK_SYNC_ATTENTION_BIT_FUNC_0 + SC_FUNC(sc))
2077
2078 #define BXE_MC_ASSERT_BITS \
2079     (GENERAL_ATTEN_OFFSET(TSTORM_FATAL_ASSERT_ATTENTION_BIT) | \
2080      GENERAL_ATTEN_OFFSET(USTORM_FATAL_ASSERT_ATTENTION_BIT) | \
2081      GENERAL_ATTEN_OFFSET(CSTORM_FATAL_ASSERT_ATTENTION_BIT) | \
2082      GENERAL_ATTEN_OFFSET(XSTORM_FATAL_ASSERT_ATTENTION_BIT))
2083
2084 #define BXE_MCP_ASSERT \
2085     GENERAL_ATTEN_OFFSET(MCP_FATAL_ASSERT_ATTENTION_BIT)
2086
2087 #define BXE_GRC_TIMEOUT GENERAL_ATTEN_OFFSET(LATCHED_ATTN_TIMEOUT_GRC)
2088 #define BXE_GRC_RSV     (GENERAL_ATTEN_OFFSET(LATCHED_ATTN_RBCR) | \
2089                          GENERAL_ATTEN_OFFSET(LATCHED_ATTN_RBCT) | \
2090                          GENERAL_ATTEN_OFFSET(LATCHED_ATTN_RBCN) | \
2091                          GENERAL_ATTEN_OFFSET(LATCHED_ATTN_RBCU) | \
2092                          GENERAL_ATTEN_OFFSET(LATCHED_ATTN_RBCP) | \
2093                          GENERAL_ATTEN_OFFSET(LATCHED_ATTN_RSVD_GRC))
2094
2095 #define MULTI_MASK 0x7f
2096
2097 #define PFS_PER_PORT(sc)                               \
2098     ((CHIP_PORT_MODE(sc) == CHIP_4_PORT_MODE) ? 2 : 4)
2099 #define SC_MAX_VN_NUM(sc) PFS_PER_PORT(sc)
2100
2101 #define FIRST_ABS_FUNC_IN_PORT(sc)                    \
2102     ((CHIP_PORT_MODE(sc) == CHIP_PORT_MODE_NONE) ?    \
2103      PORT_ID(sc) : (PATH_ID(sc) + (2 * PORT_ID(sc))))
2104
2105 #define FOREACH_ABS_FUNC_IN_PORT(sc, i)            \
2106     for ((i) = FIRST_ABS_FUNC_IN_PORT(sc);         \
2107          (i) < MAX_FUNC_NUM;                       \
2108          (i) += (MAX_FUNC_NUM / PFS_PER_PORT(sc)))
2109
2110 #define BXE_SWCID_SHIFT 17
2111 #define BXE_SWCID_MASK  ((0x1 << BXE_SWCID_SHIFT) - 1)
2112
2113 #define SW_CID(x)  (le32_to_cpu(x) & BXE_SWCID_MASK)
2114 #define CQE_CMD(x) (le32_to_cpu(x) >> COMMON_RAMROD_ETH_RX_CQE_CMD_ID_SHIFT)
2115
2116 #define CQE_TYPE(cqe_fp_flags)   ((cqe_fp_flags) & ETH_FAST_PATH_RX_CQE_TYPE)
2117 #define CQE_TYPE_START(cqe_type) ((cqe_type) == RX_ETH_CQE_TYPE_ETH_START_AGG)
2118 #define CQE_TYPE_STOP(cqe_type)  ((cqe_type) == RX_ETH_CQE_TYPE_ETH_STOP_AGG)
2119 #define CQE_TYPE_SLOW(cqe_type)  ((cqe_type) == RX_ETH_CQE_TYPE_ETH_RAMROD)
2120 #define CQE_TYPE_FAST(cqe_type)  ((cqe_type) == RX_ETH_CQE_TYPE_ETH_FASTPATH)
2121
2122 /* must be used on a CID before placing it on a HW ring */
2123 #define HW_CID(sc, x) \
2124     ((SC_PORT(sc) << 23) | (SC_VN(sc) << BXE_SWCID_SHIFT) | (x))
2125
2126 #define SPEED_10    10
2127 #define SPEED_100   100
2128 #define SPEED_1000  1000
2129 #define SPEED_2500  2500
2130 #define SPEED_10000 10000
2131
2132 #define PCI_PM_D0    1
2133 #define PCI_PM_D3hot 2
2134
2135 #define bxe_test_bit(nr, addr) test_bit(nr, addr)
2136 #define bxe_set_bit(nr, addr) set_bit(nr, addr)
2137 #define bxe_clear_bit(nr, addr) clear_bit(nr, addr)
2138 #define bxe_test_and_set_bit(nr, addr) test_and_set_bit(nr, addr)
2139 #define bxe_test_and_clear_bit(nr, addr) test_and_clear_bit(nr, addr)
2140
2141 void bxe_reg_wr_ind(struct bxe_adapter *sc, uint32_t addr,
2142                     uint32_t val);
2143 uint32_t bxe_reg_rd_ind(struct bxe_adapter *sc, uint32_t addr);
2144
2145
2146 int bxe_dma_alloc(struct bxe_adapter *sc, bus_size_t size,
2147                   struct bxe_dma *dma, const char *msg);
2148 void bxe_dma_free(struct bxe_adapter *sc, struct bxe_dma *dma);
2149
2150 uint32_t bxe_dmae_opcode_add_comp(uint32_t opcode, uint8_t comp_type);
2151 uint32_t bxe_dmae_opcode_clr_src_reset(uint32_t opcode);
2152 uint32_t bxe_dmae_opcode(struct bxe_adapter *sc, uint8_t src_type,
2153                          uint8_t dst_type, uint8_t with_comp,
2154                          uint8_t comp_type);
2155 void bxe_post_dmae(struct bxe_adapter *sc, struct dmae_command *dmae, int idx);
2156 void bxe_read_dmae(struct bxe_adapter *sc, uint32_t src_addr, uint32_t len32);
2157 void bxe_write_dmae(struct bxe_adapter *sc, bus_addr_t dma_addr,
2158                     uint32_t dst_addr, uint32_t len32);
2159 void bxe_write_dmae_phys_len(struct bxe_adapter *sc, bus_addr_t phys_addr,
2160                              uint32_t addr, uint32_t len);
2161
2162 void bxe_set_ctx_validation(struct bxe_adapter *sc, struct eth_context *cxt,
2163                             uint32_t cid);
2164 void bxe_update_coalesce_sb_index(struct bxe_adapter *sc, uint8_t fw_sb_id,
2165                                   uint8_t sb_index, uint8_t disable,
2166                                   uint16_t usec);
2167
2168 int bxe_sp_post(struct bxe_adapter *sc, int command, int cid,
2169                 uint32_t data_hi, uint32_t data_lo, int cmd_type);
2170
2171 void bxe_igu_ack_sb(struct bxe_adapter *sc, uint8_t igu_sb_id,
2172                     uint8_t segment, uint16_t index, uint8_t op,
2173                     uint8_t update);
2174
2175 void ecore_init_e1_firmware(struct bxe_adapter *sc);
2176 void ecore_init_e1h_firmware(struct bxe_adapter *sc);
2177 void ecore_init_e2_firmware(struct bxe_adapter *sc);
2178
2179 void ecore_storm_memset_struct(struct bxe_adapter *sc, uint32_t addr,
2180                                size_t size, uint32_t *data);
2181
2182 /*********************/
2183 /* LOGGING AND DEBUG */
2184 /*********************/
2185
2186 /* debug logging codepaths */
2187 #define DBG_LOAD   0x00000001 /* load and unload    */
2188 #define DBG_INTR   0x00000002 /* interrupt handling */
2189 #define DBG_SP     0x00000004 /* slowpath handling  */
2190 #define DBG_STATS  0x00000008 /* stats updates      */
2191 #define DBG_TX     0x00000010 /* packet transmit    */
2192 #define DBG_RX     0x00000020 /* packet receive     */
2193 #define DBG_PHY    0x00000040 /* phy/link handling  */
2194 #define DBG_IOCTL  0x00000080 /* ioctl handling     */
2195 #define DBG_MBUF   0x00000100 /* dumping mbuf info  */
2196 #define DBG_REGS   0x00000200 /* register access    */
2197 #define DBG_LRO    0x00000400 /* lro processing     */
2198 #define DBG_ASSERT 0x80000000 /* debug assert       */
2199 #define DBG_ALL    0xFFFFFFFF /* flying monkeys     */
2200
2201 #define DBASSERT(sc, exp, msg)                         \
2202     do {                                               \
2203         if (__predict_false(sc->debug & DBG_ASSERT)) { \
2204             if (__predict_false(!(exp))) {             \
2205                 panic msg;                             \
2206             }                                          \
2207         }                                              \
2208     } while (0)
2209
2210 /* log a debug message */
2211 #define BLOGD(sc, codepath, format, args...)           \
2212     do {                                               \
2213         if (__predict_false(sc->debug & (codepath))) { \
2214             /*device_printf((sc)->dev,*/printk(                   \
2215                           "%s(%s:%d) " format,         \
2216                           __FUNCTION__,                \
2217                           __FILE__,                    \
2218                           __LINE__,                    \
2219                           ## args);                    \
2220         }                                              \
2221     } while(0)
2222
2223 /* log a info message */
2224 #define BLOGI(sc, format, args...) \
2225     do {                                       \
2226         if (__predict_false(sc->debug)) {      \
2227             /*device_printf((sc)->dev,*/printk(           \
2228                           "%s(%s:%d) " format, \
2229                           __FUNCTION__,        \
2230                           __FILE__,            \
2231                           __LINE__,            \
2232                           ## args);            \
2233         } else {                               \
2234             /*device_printf((sc)->dev,*/printk(           \
2235                           format,              \
2236                           ## args);            \
2237         }                                      \
2238     } while(0)
2239
2240 /* log a warning message */
2241 #define BLOGW(sc, format, args...) \
2242     do {                                                \
2243         if (__predict_false(sc->debug)) {               \
2244             /*device_printf((sc)->dev,*/printk(                    \
2245                           "%s(%s:%d) WARNING: " format, \
2246                           __FUNCTION__,                 \
2247                           __FILE__,                     \
2248                           __LINE__,                     \
2249                           ## args);                     \
2250         } else {                                        \
2251             /*device_printf((sc)->dev,*/printk(                    \
2252                           "WARNING: " format,           \
2253                           ## args);                     \
2254         }                                               \
2255     } while(0)
2256
2257 /* log a error message */
2258 #define BLOGE(sc, format, args...) \
2259     do {                                              \
2260         if (__predict_false(sc->debug)) {             \
2261             /*device_printf((sc)->dev,*/printk(                  \
2262                           "%s(%s:%d) ERROR: " format, \
2263                           __FUNCTION__,               \
2264                           __FILE__,                   \
2265                           __LINE__,                   \
2266                           ## args);                   \
2267         } else {                                      \
2268             /*device_printf((sc)->dev,*/printk(                  \
2269                           "ERROR: " format,           \
2270                           ## args);                   \
2271         }                                             \
2272     } while(0)
2273
2274 #ifdef ECORE_STOP_ON_ERROR
2275
2276 #define bxe_panic(sc, msg) \
2277     do {                   \
2278         panic(msg);         \
2279     } while (0)
2280
2281 #else
2282
2283 #define bxe_panic(sc, msg) \
2284     panic( "%s (%s,%d)\n", __FUNCTION__, __FILE__, __LINE__);
2285
2286 #endif
2287
2288 #define CATC_TRIGGER(sc, data) REG_WR((sc), 0x2000, (data));
2289 #define CATC_TRIGGER_START(sc) CATC_TRIGGER((sc), 0xcafecafe)
2290
2291 void bxe_dump_mem(struct bxe_adapter *sc, char *tag,
2292                   uint8_t *mem, uint32_t len);
2293 void bxe_dump_mbuf_data(struct bxe_adapter *sc, char *pTag,
2294                         struct mbuf *m, uint8_t contents);
2295
2296 /* Defined in bxe.c, init'd in bxereset or something in bxe_dev.c */
2297 extern qlock_t bxe_prev_mtx;
2298
2299 /***********/
2300 /* INLINES */
2301 /***********/
2302
2303 static inline uint32_t
2304 reg_poll(struct bxe_adapter *sc,
2305          uint32_t         reg,
2306          uint32_t         expected,
2307          int              ms,
2308          int              wait)
2309 {
2310     uint32_t val;
2311
2312     do {
2313         val = REG_RD(sc, reg);
2314         if (val == expected) {
2315             break;
2316         }
2317         ms -= wait;
2318         udelay(wait);
2319     } while (ms > 0);
2320
2321     return (val);
2322 }
2323
2324 static inline void
2325 bxe_update_fp_sb_idx(struct bxe_fastpath *fp)
2326 {
2327     mb(); /* status block is written to by the chip */
2328     fp->fp_hc_idx = fp->sb_running_index[SM_RX_ID];
2329 }
2330
2331 static inline void
2332 bxe_igu_ack_sb_gen(struct bxe_adapter *sc,
2333                    uint8_t          igu_sb_id,
2334                    uint8_t          segment,
2335                    uint16_t         index,
2336                    uint8_t          op,
2337                    uint8_t          update,
2338                    uint32_t         igu_addr)
2339 {
2340     struct igu_regular cmd_data = {0};
2341
2342     cmd_data.sb_id_and_flags =
2343         ((index << IGU_REGULAR_SB_INDEX_SHIFT) |
2344          (segment << IGU_REGULAR_SEGMENT_ACCESS_SHIFT) |
2345          (update << IGU_REGULAR_BUPDATE_SHIFT) |
2346          (op << IGU_REGULAR_ENABLE_INT_SHIFT));
2347
2348     BLOGD(sc, DBG_INTR, "write 0x%08x to IGU addr 0x%x\n",
2349             cmd_data.sb_id_and_flags, igu_addr);
2350     REG_WR(sc, igu_addr, cmd_data.sb_id_and_flags);
2351
2352     /* Make sure that ACK is written */
2353     bus_space_barrier(sc->bar[0].tag, sc->bar[0].handle, 0, 0,
2354                       BUS_SPACE_BARRIER_WRITE);
2355     mb();
2356 }
2357
2358 static inline void
2359 bxe_hc_ack_sb(struct bxe_adapter *sc,
2360               uint8_t          sb_id,
2361               uint8_t          storm,
2362               uint16_t         index,
2363               uint8_t          op,
2364               uint8_t          update)
2365 {
2366     uint32_t hc_addr = (HC_REG_COMMAND_REG + SC_PORT(sc)*32 +
2367                         COMMAND_REG_INT_ACK);
2368     struct igu_ack_register igu_ack;
2369
2370     igu_ack.status_block_index = index;
2371     igu_ack.sb_id_and_flags =
2372         ((sb_id << IGU_ACK_REGISTER_STATUS_BLOCK_ID_SHIFT) |
2373          (storm << IGU_ACK_REGISTER_STORM_ID_SHIFT) |
2374          (update << IGU_ACK_REGISTER_UPDATE_INDEX_SHIFT) |
2375          (op << IGU_ACK_REGISTER_INTERRUPT_MODE_SHIFT));
2376
2377     REG_WR(sc, hc_addr, (*(uint32_t *)&igu_ack));
2378
2379     /* Make sure that ACK is written */
2380     bus_space_barrier(sc->bar[0].tag, sc->bar[0].handle, 0, 0,
2381                       BUS_SPACE_BARRIER_WRITE);
2382     mb();
2383 }
2384
2385 static inline void
2386 bxe_ack_sb(struct bxe_adapter *sc,
2387            uint8_t          igu_sb_id,
2388            uint8_t          storm,
2389            uint16_t         index,
2390            uint8_t          op,
2391            uint8_t          update)
2392 {
2393 #if 0
2394     if (sc->devinfo.int_block == INT_BLOCK_HC)
2395         bxe_hc_ack_sb(sc, igu_sb_id, storm, index, op, update);
2396     else {
2397         uint8_t segment;
2398         if (CHIP_INT_MODE_IS_BC(sc)) {
2399             segment = storm;
2400         } else if (igu_sb_id != sc->igu_dsb_id) {
2401             segment = IGU_SEG_ACCESS_DEF;
2402         } else if (storm == ATTENTION_ID) {
2403             segment = IGU_SEG_ACCESS_ATTN;
2404         } else {
2405             segment = IGU_SEG_ACCESS_DEF;
2406         }
2407         bxe_igu_ack_sb(sc, igu_sb_id, segment, index, op, update);
2408     }
2409 #endif
2410 }
2411
2412 static inline uint16_t
2413 bxe_hc_ack_int(struct bxe_adapter *sc)
2414 {
2415     uint32_t hc_addr = (HC_REG_COMMAND_REG + SC_PORT(sc)*32 +
2416                         COMMAND_REG_SIMD_MASK);
2417     uint32_t result = REG_RD(sc, hc_addr);
2418
2419     mb();
2420     return (result);
2421 }
2422
2423 #warning "fix all igu stuff"
2424 static inline uint16_t
2425 bxe_igu_ack_int(struct bxe_adapter *sc)
2426 {
2427 #if 0
2428     uint32_t igu_addr = (BAR_IGU_INTMEM + IGU_REG_SISR_MDPC_WMASK_LSB_UPPER*8);
2429     uint32_t result = REG_RD(sc, igu_addr);
2430
2431     BLOGD(sc, DBG_INTR, "read 0x%08x from IGU addr 0x%x\n",
2432           result, igu_addr);
2433
2434     mb();
2435     return (result);
2436 #endif
2437     return 0;
2438 }
2439
2440 static inline uint16_t
2441 bxe_ack_int(struct bxe_adapter *sc)
2442 {
2443     mb();
2444 #if 0
2445     if (sc->devinfo.int_block == INT_BLOCK_HC) {
2446         return (bxe_hc_ack_int(sc));
2447     } else {
2448         return (bxe_igu_ack_int(sc));
2449     }
2450 #endif
2451     return 0;
2452 }
2453
2454 static inline int
2455 func_by_vn(struct bxe_adapter *sc,
2456            int              vn)
2457 {
2458     return (2 * vn + SC_PORT(sc));
2459 }
2460
2461 /*
2462  * Statistics ID are global per chip/path, while Client IDs for E1x
2463  * are per port.
2464  */
2465 static inline uint8_t
2466 bxe_stats_id(struct bxe_fastpath *fp)
2467 {
2468   return 0;
2469 #if 0
2470     struct bxe_adapter *sc = fp->sc;
2471
2472     if (!CHIP_IS_E1x(sc)) {
2473 #if 0
2474         /* there are special statistics counters for FCoE 136..140 */
2475         if (IS_FCOE_FP(fp)) {
2476             return (sc->cnic_base_cl_id + (sc->pf_num >> 1));
2477         }
2478 #endif
2479         return (fp->cl_id);
2480     }
2481
2482     return (fp->cl_id + SC_PORT(sc) * FP_SB_MAX_E1x);
2483 #endif
2484 }
2485
2486 #endif /* __BXE_H__ */
2487