BXE: changes sp_state back to a long
[akaros.git] / kern / drivers / net / bxe / bxe.h
1 /*-
2  * Copyright (c) 2007-2014 QLogic Corporation. All rights reserved.
3  *
4  * Redistribution and use in source and binary forms, with or without
5  * modification, are permitted provided that the following conditions
6  * are met:
7  *
8  * 1. Redistributions of source code must retain the above copyright
9  *    notice, this list of conditions and the following disclaimer.
10  * 2. Redistributions in binary form must reproduce the above copyright
11  *    notice, this list of conditions and the following disclaimer in the
12  *    documentation and/or other materials provided with the distribution.
13  *
14  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS'
15  * AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
16  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
17  * ARE DISCLAIMED.  IN NO EVENT SHALL THE COPYRIGHT OWNER OR CONTRIBUTORS
18  * BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
19  * CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
20  * SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
21  * INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
22  * CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
23  * ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF
24  * THE POSSIBILITY OF SUCH DAMAGE.
25  */
26
27 #ifndef __BXE_H__
28 #define __BXE_H__
29
30 //__FBSDID("$FreeBSD: head/sys/dev/bxe/bxe.h 268854 2014-07-18 20:04:11Z davidcs $");
31
32 #include <assert.h>
33 #include <error.h>
34 #include <ip.h>
35 #include <kmalloc.h>
36 #include <kref.h>
37 #include <pmap.h>
38 #include <slab.h>
39 #include <smp.h>
40 #include <stdio.h>
41 #include <string.h>
42 #include <bitmap.h>
43 #include <taskqueue.h>
44
45
46 /* MACROS for conversion to AKAROS. Might we want this stuff someday? */
47 #define __predict_false(x) (x)
48 #define __noinline 
49 #define ETH_ADDR_LEN 6
50 #define MCLBYTES 2048
51 /* TYPEDEFS for conversion to AKAROS. These are temporary, but it makes it easier to see what is in need of change. */
52 typedef struct netif *if_t;
53 typedef uint64_t ift_counter;
54 typedef uintptr_t bus_addr_t;
55 typedef uintptr_t bus_size_t;
56 typedef uintptr_t bus_space_handle_t;
57 typedef uintptr_t bus_dma_tag_t;
58 typedef uintptr_t bus_dmamap_t;
59 typedef uintptr_t bus_dma_segment_t;
60 typedef uintptr_t bus_space_tag_t;
61 typedef uintptr_t vm_offset_t;
62 typedef int device_t;
63 // WTF ...
64 typedef uint64_t uintmax_t;
65 #define MA_OWNED 0
66 #define mtx_assert(lock, thing) assert(1)
67 #define device_printf(ignore, format, args...) printk(format, args)
68
69 #if _BYTE_ORDER == _LITTLE_ENDIAN
70 #ifndef LITTLE_ENDIAN
71 #define LITTLE_ENDIAN
72 #endif
73 #ifndef __LITTLE_ENDIAN
74 #define __LITTLE_ENDIAN
75 #endif
76 #undef BIG_ENDIAN
77 #undef __BIG_ENDIAN
78 #else /* _BIG_ENDIAN */
79 #ifndef BIG_ENDIAN
80 #define BIG_ENDIAN
81 #endif
82 #ifndef __BIG_ENDIAN
83 #define __BIG_ENDIAN
84 #endif
85 #undef LITTLE_ENDIAN
86 #undef __LITTLE_ENDIAN
87 #endif
88
89 #include "ecore_mfw_req.h"
90 #include "ecore_fw_defs.h"
91 #include "ecore_hsi.h"
92 #include "ecore_reg.h"
93 #include "bxe_dcb.h"
94 #include "bxe_stats.h"
95
96 #include "bxe_elink.h"
97
98 #if __FreeBSD_version >= 1000000
99 #define PCIR_EXPRESS_DEVICE_STA        PCIER_DEVICE_STA
100 #define PCIM_EXP_STA_TRANSACTION_PND   PCIEM_STA_TRANSACTION_PND
101 #define PCIR_EXPRESS_LINK_STA          PCIER_LINK_STA
102 #define PCIM_LINK_STA_WIDTH            PCIEM_LINK_STA_WIDTH
103 #define PCIM_LINK_STA_SPEED            PCIEM_LINK_STA_SPEED
104 #define PCIR_EXPRESS_DEVICE_CTL        PCIER_DEVICE_CTL
105 #define PCIM_EXP_CTL_MAX_PAYLOAD       PCIEM_CTL_MAX_PAYLOAD
106 #define PCIM_EXP_CTL_MAX_READ_REQUEST  PCIEM_CTL_MAX_READ_REQUEST
107 #endif
108
109 #include "ecore_sp.h"
110
111 #define BRCM_VENDORID 0x14e4
112 #define PCI_ANY_ID    (uint16_t)(~0U)
113
114 struct bxe_device_type
115 {
116     uint16_t bxe_vid;
117     uint16_t bxe_did;
118     uint16_t bxe_svid;
119     uint16_t bxe_sdid;
120     char     *bxe_name;
121 };
122
123 #define BCM_PAGE_SHIFT       12
124 #define BCM_PAGE_SIZE        (1 << BCM_PAGE_SHIFT)
125 #define BCM_PAGE_MASK        (~(BCM_PAGE_SIZE - 1))
126 #define BCM_PAGE_ALIGN(addr) ((addr + BCM_PAGE_SIZE - 1) & BCM_PAGE_MASK)
127
128 #if BCM_PAGE_SIZE != 4096
129 #error Page sizes other than 4KB are unsupported!
130 #endif
131
132 #if (BUS_SPACE_MAXADDR > 0xFFFFFFFF)
133 #define U64_LO(addr) ((uint32_t)(((uint64_t)(addr)) & 0xFFFFFFFF))
134 #define U64_HI(addr) ((uint32_t)(((uint64_t)(addr)) >> 32))
135 #else
136 #define U64_LO(addr) ((uint32_t)(addr))
137 #define U64_HI(addr) (0)
138 #endif
139 #define HILO_U64(hi, lo) ((((uint64_t)(hi)) << 32) + (lo))
140
141 #define SET_FLAG(value, mask, flag)            \
142     do {                                       \
143         (value) &= ~(mask);                    \
144         (value) |= ((flag) << (mask##_SHIFT)); \
145     } while (0)
146
147 #define GET_FLAG(value, mask)              \
148     (((value) & (mask)) >> (mask##_SHIFT))
149
150 #define GET_FIELD(value, fname)                     \
151     (((value) & (fname##_MASK)) >> (fname##_SHIFT))
152
153 #define BXE_MAX_SEGMENTS     12 /* 13-1 for parsing buffer */
154 #define BXE_TSO_MAX_SEGMENTS 32
155 #define BXE_TSO_MAX_SIZE     (65535 + sizeof(struct ether_vlan_header))
156 #define BXE_TSO_MAX_SEG_SIZE 4096
157
158 /* dropless fc FW/HW related params */
159 #define BRB_SIZE(sc)         (CHIP_IS_E3(sc) ? 1024 : 512)
160 #define MAX_AGG_QS(sc)       (CHIP_IS_E1(sc) ?                       \
161                                   ETH_MAX_AGGREGATION_QUEUES_E1 :    \
162                                   ETH_MAX_AGGREGATION_QUEUES_E1H_E2)
163 #define FW_DROP_LEVEL(sc)    (3 + MAX_SPQ_PENDING + MAX_AGG_QS(sc))
164 #define FW_PREFETCH_CNT      16
165 #define DROPLESS_FC_HEADROOM 100
166
167 /******************/
168 /* RX SGE defines */
169 /******************/
170
171 #define RX_SGE_NUM_PAGES       2 /* must be a power of 2 */
172 #define RX_SGE_TOTAL_PER_PAGE  (BCM_PAGE_SIZE / sizeof(struct eth_rx_sge))
173 #define RX_SGE_NEXT_PAGE_DESC_CNT 2
174 #define RX_SGE_USABLE_PER_PAGE (RX_SGE_TOTAL_PER_PAGE - RX_SGE_NEXT_PAGE_DESC_CNT)
175 #define RX_SGE_PER_PAGE_MASK   (RX_SGE_TOTAL_PER_PAGE - 1)
176 #define RX_SGE_TOTAL           (RX_SGE_TOTAL_PER_PAGE * RX_SGE_NUM_PAGES)
177 #define RX_SGE_USABLE          (RX_SGE_USABLE_PER_PAGE * RX_SGE_NUM_PAGES)
178 #define RX_SGE_MAX             (RX_SGE_TOTAL - 1)
179 #define RX_SGE(x)              ((x) & RX_SGE_MAX)
180
181 #define RX_SGE_NEXT(x)                                              \
182     ((((x) & RX_SGE_PER_PAGE_MASK) == (RX_SGE_USABLE_PER_PAGE - 1)) \
183      ? (x) + 1 + RX_SGE_NEXT_PAGE_DESC_CNT : (x) + 1)
184
185 #define RX_SGE_MASK_ELEM_SZ    64
186 #define RX_SGE_MASK_ELEM_SHIFT 6
187 #define RX_SGE_MASK_ELEM_MASK  ((uint64_t)RX_SGE_MASK_ELEM_SZ - 1)
188
189 /*
190  * Creates a bitmask of all ones in less significant bits.
191  * idx - index of the most significant bit in the created mask.
192  */
193 #define RX_SGE_ONES_MASK(idx)                                      \
194     (((uint64_t)0x1 << (((idx) & RX_SGE_MASK_ELEM_MASK) + 1)) - 1)
195 #define RX_SGE_MASK_ELEM_ONE_MASK ((uint64_t)(~0))
196
197 /* Number of uint64_t elements in SGE mask array. */
198 #define RX_SGE_MASK_LEN                                                \
199     ((RX_SGE_NUM_PAGES * RX_SGE_TOTAL_PER_PAGE) / RX_SGE_MASK_ELEM_SZ)
200 #define RX_SGE_MASK_LEN_MASK      (RX_SGE_MASK_LEN - 1)
201 #define RX_SGE_NEXT_MASK_ELEM(el) (((el) + 1) & RX_SGE_MASK_LEN_MASK)
202
203 /*
204  * dropless fc calculations for SGEs
205  * Number of required SGEs is the sum of two:
206  * 1. Number of possible opened aggregations (next packet for
207  *    these aggregations will probably consume SGE immidiatelly)
208  * 2. Rest of BRB blocks divided by 2 (block will consume new SGE only
209  *    after placement on BD for new TPA aggregation)
210  * Takes into account RX_SGE_NEXT_PAGE_DESC_CNT "next" elements on each page
211  */
212 #define NUM_SGE_REQ(sc)                                    \
213     (MAX_AGG_QS(sc) + (BRB_SIZE(sc) - MAX_AGG_QS(sc)) / 2)
214 #define NUM_SGE_PG_REQ(sc)                                                    \
215     ((NUM_SGE_REQ(sc) + RX_SGE_USABLE_PER_PAGE - 1) / RX_SGE_USABLE_PER_PAGE)
216 #define SGE_TH_LO(sc)                                                  \
217     (NUM_SGE_REQ(sc) + NUM_SGE_PG_REQ(sc) * RX_SGE_NEXT_PAGE_DESC_CNT)
218 #define SGE_TH_HI(sc)                      \
219     (SGE_TH_LO(sc) + DROPLESS_FC_HEADROOM)
220
221 #define PAGES_PER_SGE_SHIFT  0
222 #define PAGES_PER_SGE        (1 << PAGES_PER_SGE_SHIFT)
223 #define SGE_PAGE_SIZE        BCM_PAGE_SIZE
224 #define SGE_PAGE_SHIFT       BCM_PAGE_SHIFT
225 #define SGE_PAGE_ALIGN(addr) BCM_PAGE_ALIGN(addr)
226 #define SGE_PAGES            (SGE_PAGE_SIZE * PAGES_PER_SGE)
227 #define TPA_AGG_SIZE         min((8 * SGE_PAGES), 0xffff)
228
229 /*****************/
230 /* TX BD defines */
231 /*****************/
232
233 #define TX_BD_NUM_PAGES       16 /* must be a power of 2 */
234 #define TX_BD_TOTAL_PER_PAGE  (BCM_PAGE_SIZE / sizeof(union eth_tx_bd_types))
235 #define TX_BD_USABLE_PER_PAGE (TX_BD_TOTAL_PER_PAGE - 1)
236 #define TX_BD_TOTAL           (TX_BD_TOTAL_PER_PAGE * TX_BD_NUM_PAGES)
237 #define TX_BD_USABLE          (TX_BD_USABLE_PER_PAGE * TX_BD_NUM_PAGES)
238 #define TX_BD_MAX             (TX_BD_TOTAL - 1)
239
240 #define TX_BD_NEXT(x)                                                 \
241     ((((x) & TX_BD_USABLE_PER_PAGE) == (TX_BD_USABLE_PER_PAGE - 1)) ? \
242      ((x) + 2) : ((x) + 1))
243 #define TX_BD(x)      ((x) & TX_BD_MAX)
244 #define TX_BD_PAGE(x) (((x) & ~TX_BD_USABLE_PER_PAGE) >> 8)
245 #define TX_BD_IDX(x)  ((x) & TX_BD_USABLE_PER_PAGE)
246
247 /*
248  * Trigger pending transmits when the number of available BDs is greater
249  * than 1/8 of the total number of usable BDs.
250  */
251 #define BXE_TX_CLEANUP_THRESHOLD (TX_BD_USABLE / 8)
252 #define BXE_TX_TIMEOUT 5
253
254 /*****************/
255 /* RX BD defines */
256 /*****************/
257
258 #define RX_BD_NUM_PAGES       8 /* power of 2 */
259 #define RX_BD_TOTAL_PER_PAGE  (BCM_PAGE_SIZE / sizeof(struct eth_rx_bd))
260 #define RX_BD_NEXT_PAGE_DESC_CNT 2
261 #define RX_BD_USABLE_PER_PAGE (RX_BD_TOTAL_PER_PAGE - RX_BD_NEXT_PAGE_DESC_CNT)
262 #define RX_BD_PER_PAGE_MASK   (RX_BD_TOTAL_PER_PAGE - 1)
263 #define RX_BD_TOTAL           (RX_BD_TOTAL_PER_PAGE * RX_BD_NUM_PAGES)
264 #define RX_BD_USABLE          (RX_BD_USABLE_PER_PAGE * RX_BD_NUM_PAGES)
265 #define RX_BD_MAX             (RX_BD_TOTAL - 1)
266
267 #if 0
268 #define NUM_RX_RINGS RX_BD_NUM_PAGES
269 #define NUM_RX_BD    RX_BD_TOTAL
270 #define MAX_RX_BD    RX_BD_MAX
271 #define MAX_RX_AVAIL RX_BD_USABLE
272 #endif
273
274 #define RX_BD_NEXT(x)                                               \
275     ((((x) & RX_BD_PER_PAGE_MASK) == (RX_BD_USABLE_PER_PAGE - 1)) ? \
276      ((x) + 3) : ((x) + 1))
277 #define RX_BD(x)      ((x) & RX_BD_MAX)
278 #define RX_BD_PAGE(x) (((x) & ~RX_BD_PER_PAGE_MASK) >> 9)
279 #define RX_BD_IDX(x)  ((x) & RX_BD_PER_PAGE_MASK)
280
281 /*
282  * dropless fc calculations for BDs
283  * Number of BDs should be as number of buffers in BRB:
284  * Low threshold takes into account RX_BD_NEXT_PAGE_DESC_CNT
285  * "next" elements on each page
286  */
287 #define NUM_BD_REQ(sc) \
288     BRB_SIZE(sc)
289 #define NUM_BD_PG_REQ(sc)                                                  \
290     ((NUM_BD_REQ(sc) + RX_BD_USABLE_PER_PAGE - 1) / RX_BD_USABLE_PER_PAGE)
291 #define BD_TH_LO(sc)                                \
292     (NUM_BD_REQ(sc) +                               \
293      NUM_BD_PG_REQ(sc) * RX_BD_NEXT_PAGE_DESC_CNT + \
294      FW_DROP_LEVEL(sc))
295 #define BD_TH_HI(sc)                      \
296     (BD_TH_LO(sc) + DROPLESS_FC_HEADROOM)
297 #define MIN_RX_AVAIL(sc)                           \
298     ((sc)->dropless_fc ? BD_TH_HI(sc) + 128 : 128)
299 #define MIN_RX_SIZE_TPA_HW(sc)                         \
300     (CHIP_IS_E1(sc) ? ETH_MIN_RX_CQES_WITH_TPA_E1 :    \
301                       ETH_MIN_RX_CQES_WITH_TPA_E1H_E2)
302 #define MIN_RX_SIZE_NONTPA_HW ETH_MIN_RX_CQES_WITHOUT_TPA
303 #define MIN_RX_SIZE_TPA(sc)                         \
304     (max(MIN_RX_SIZE_TPA_HW(sc), MIN_RX_AVAIL(sc)))
305 #define MIN_RX_SIZE_NONTPA(sc)                     \
306     (max(MIN_RX_SIZE_NONTPA_HW, MIN_RX_AVAIL(sc)))
307
308 /***************/
309 /* RCQ defines */
310 /***************/
311
312 /*
313  * As long as CQE is X times bigger than BD entry we have to allocate X times
314  * more pages for CQ ring in order to keep it balanced with BD ring
315  */
316 #define CQE_BD_REL          (sizeof(union eth_rx_cqe) / \
317                              sizeof(struct eth_rx_bd))
318 #define RCQ_NUM_PAGES       (RX_BD_NUM_PAGES * CQE_BD_REL) /* power of 2 */
319 #define RCQ_TOTAL_PER_PAGE  (BCM_PAGE_SIZE / sizeof(union eth_rx_cqe))
320 #define RCQ_NEXT_PAGE_DESC_CNT 1
321 #define RCQ_USABLE_PER_PAGE (RCQ_TOTAL_PER_PAGE - RCQ_NEXT_PAGE_DESC_CNT)
322 #define RCQ_TOTAL           (RCQ_TOTAL_PER_PAGE * RCQ_NUM_PAGES)
323 #define RCQ_USABLE          (RCQ_USABLE_PER_PAGE * RCQ_NUM_PAGES)
324 #define RCQ_MAX             (RCQ_TOTAL - 1)
325
326 #define RCQ_NEXT(x)                                               \
327     ((((x) & RCQ_USABLE_PER_PAGE) == (RCQ_USABLE_PER_PAGE - 1)) ? \
328      ((x) + 1 + RCQ_NEXT_PAGE_DESC_CNT) : ((x) + 1))
329 #define RCQ(x)      ((x) & RCQ_MAX)
330 #define RCQ_PAGE(x) (((x) & ~RCQ_USABLE_PER_PAGE) >> 7)
331 #define RCQ_IDX(x)  ((x) & RCQ_USABLE_PER_PAGE)
332
333 #if 0
334 #define NUM_RCQ_RINGS RCQ_NUM_PAGES
335 #define NUM_RCQ_BD    RCQ_TOTAL
336 #define MAX_RCQ_BD    RCQ_MAX
337 #define MAX_RCQ_AVAIL RCQ_USABLE
338 #endif
339
340 /*
341  * dropless fc calculations for RCQs
342  * Number of RCQs should be as number of buffers in BRB:
343  * Low threshold takes into account RCQ_NEXT_PAGE_DESC_CNT
344  * "next" elements on each page
345  */
346 #define NUM_RCQ_REQ(sc) \
347     BRB_SIZE(sc)
348 #define NUM_RCQ_PG_REQ(sc)                                              \
349     ((NUM_RCQ_REQ(sc) + RCQ_USABLE_PER_PAGE - 1) / RCQ_USABLE_PER_PAGE)
350 #define RCQ_TH_LO(sc)                              \
351     (NUM_RCQ_REQ(sc) +                             \
352      NUM_RCQ_PG_REQ(sc) * RCQ_NEXT_PAGE_DESC_CNT + \
353      FW_DROP_LEVEL(sc))
354 #define RCQ_TH_HI(sc)                      \
355     (RCQ_TH_LO(sc) + DROPLESS_FC_HEADROOM)
356
357 /* This is needed for determening of last_max */
358 #define SUB_S16(a, b) (int16_t)((int16_t)(a) - (int16_t)(b))
359
360 #define __SGE_MASK_SET_BIT(el, bit)               \
361     do {                                          \
362         (el) = ((el) | ((uint64_t)0x1 << (bit))); \
363     } while (0)
364
365 #define __SGE_MASK_CLEAR_BIT(el, bit)                \
366     do {                                             \
367         (el) = ((el) & (~((uint64_t)0x1 << (bit)))); \
368     } while (0)
369
370 #define SGE_MASK_SET_BIT(fp, idx)                                       \
371     __SGE_MASK_SET_BIT((fp)->sge_mask[(idx) >> RX_SGE_MASK_ELEM_SHIFT], \
372                        ((idx) & RX_SGE_MASK_ELEM_MASK))
373
374 #define SGE_MASK_CLEAR_BIT(fp, idx)                                       \
375     __SGE_MASK_CLEAR_BIT((fp)->sge_mask[(idx) >> RX_SGE_MASK_ELEM_SHIFT], \
376                          ((idx) & RX_SGE_MASK_ELEM_MASK))
377
378 /* Load / Unload modes */
379 #define LOAD_NORMAL       0
380 #define LOAD_OPEN         1
381 #define LOAD_DIAG         2
382 #define LOAD_LOOPBACK_EXT 3
383 #define UNLOAD_NORMAL     0
384 #define UNLOAD_CLOSE      1
385 #define UNLOAD_RECOVERY   2
386
387 /* Some constants... */
388 //#define MAX_PATH_NUM       2
389 //#define E2_MAX_NUM_OF_VFS  64
390 //#define E1H_FUNC_MAX       8
391 //#define E2_FUNC_MAX        4   /* per path */
392 #define MAX_VNIC_NUM       4
393 #define MAX_FUNC_NUM       8   /* common to all chips */
394 //#define MAX_NDSB           HC_SB_MAX_SB_E2 /* max non-default status block */
395 #define MAX_RSS_CHAINS     16 /* a constant for HW limit */
396 #define MAX_MSI_VECTOR     8  /* a constant for HW limit */
397
398 #define ILT_NUM_PAGE_ENTRIES 3072
399 /*
400  * 57710/11 we use whole table since we have 8 functions.
401  * 57712 we have only 4 functions, but use same size per func, so only half
402  * of the table is used.
403  */
404 #define ILT_PER_FUNC        (ILT_NUM_PAGE_ENTRIES / 8)
405 #define FUNC_ILT_BASE(func) (func * ILT_PER_FUNC)
406 /*
407  * the phys address is shifted right 12 bits and has an added
408  * 1=valid bit added to the 53rd bit
409  * then since this is a wide register(TM)
410  * we split it into two 32 bit writes
411  */
412 #define ONCHIP_ADDR1(x) ((uint32_t)(((uint64_t)x >> 12) & 0xFFFFFFFF))
413 #define ONCHIP_ADDR2(x) ((uint32_t)((1 << 20) | ((uint64_t)x >> 44)))
414
415 /* L2 header size + 2*VLANs (8 bytes) + LLC SNAP (8 bytes) */
416 #define ETH_HLEN                  14
417 #define ETH_OVERHEAD              (ETH_HLEN + 8 + 8)
418 #define ETH_MIN_PACKET_SIZE       60
419 #define ETH_MAX_PACKET_SIZE       ETHERMTU /* 1500 */
420 #define ETH_MAX_JUMBO_PACKET_SIZE 9600
421 /* TCP with Timestamp Option (32) + IPv6 (40) */
422 #define ETH_MAX_TPA_HEADER_SIZE   72
423
424 /* max supported alignment is 256 (8 shift) */
425 //#define BXE_RX_ALIGN_SHIFT ((CACHE_LINE_SHIFT < 8) ? CACHE_LINE_SHIFT : 8)
426 #define BXE_RX_ALIGN_SHIFT 8
427 /* FW uses 2 cache lines alignment for start packet and size  */
428 #define BXE_FW_RX_ALIGN_START (1 << BXE_RX_ALIGN_SHIFT)
429 #define BXE_FW_RX_ALIGN_END   (1 << BXE_RX_ALIGN_SHIFT)
430
431 #define BXE_PXP_DRAM_ALIGN (BXE_RX_ALIGN_SHIFT - 5) /* XXX ??? */
432
433 struct bxe_bar {
434     struct resource    *resource;
435     int                rid;
436     bus_space_tag_t    tag;
437     bus_space_handle_t handle;
438     vm_offset_t        kva;
439 };
440
441 struct bxe_intr {
442     struct resource *resource;
443     int             rid;
444     void            *tag;
445 };
446
447 /* Used to manage DMA allocations. */
448 struct bxe_dma {
449     struct bxe_adapter  *sc;
450     bus_addr_t        paddr;
451     void              *vaddr;
452     bus_dma_tag_t     tag;
453     bus_dmamap_t      map;
454     bus_dma_segment_t seg;
455     bus_size_t        size;
456     int               nseg;
457     char              msg[32];
458 };
459
460 /* attn group wiring */
461 #define MAX_DYNAMIC_ATTN_GRPS 8
462
463 struct attn_route {
464     uint32_t sig[5];
465 };
466
467 struct iro {
468     uint32_t base;
469     uint16_t m1;
470     uint16_t m2;
471     uint16_t m3;
472     uint16_t size;
473 };
474
475 union bxe_host_hc_status_block {
476     /* pointer to fp status block e2 */
477     struct host_hc_status_block_e2  *e2_sb;
478     /* pointer to fp status block e1x */
479     struct host_hc_status_block_e1x *e1x_sb;
480 };
481
482 union bxe_db_prod {
483     struct doorbell_set_prod data;
484     uint32_t                 raw;
485 };
486
487 struct bxe_sw_tx_bd {
488     struct mbuf  *m;
489     bus_dmamap_t m_map;
490     uint16_t     first_bd;
491     uint8_t      flags;
492 /* set on the first BD descriptor when there is a split BD */
493 #define BXE_TSO_SPLIT_BD (1 << 0)
494 };
495
496 struct bxe_sw_rx_bd {
497     struct mbuf  *m;
498     bus_dmamap_t m_map;
499 };
500
501 struct bxe_sw_tpa_info {
502     struct bxe_sw_rx_bd bd;
503     bus_dma_segment_t   seg;
504     uint8_t             state;
505 #define BXE_TPA_STATE_START 1
506 #define BXE_TPA_STATE_STOP  2
507     uint8_t             placement_offset;
508     uint16_t            parsing_flags;
509     uint16_t            vlan_tag;
510     uint16_t            len_on_bd;
511 };
512
513 /*
514  * This is the HSI fastpath data structure. There can be up to MAX_RSS_CHAIN
515  * instances of the fastpath structure when using multiple queues.
516  */
517 struct bxe_fastpath {
518     /* pointer back to parent structure */
519     struct bxe_adapter *sc;
520     qlock_t tx_mtx;
521     char       tx_mtx_name[32];
522     qlock_t rx_mtx;
523     char       rx_mtx_name[32];
524 #define BXE_FP_TX_LOCK(fp)        qlock(&fp->tx_mtx)
525 #define BXE_FP_TX_UNLOCK(fp)      qunlock(&fp->tx_mtx)
526 #define BXE_FP_TX_LOCK_ASSERT(fp) mtx_assert(&fp->tx_mtx, MA_OWNED)
527
528 #define BXE_FP_RX_LOCK(fp)        qlock(&fp->rx_mtx)
529 #define BXE_FP_RX_UNLOCK(fp)      qunlock(&fp->rx_mtx)
530 #define BXE_FP_RX_LOCK_ASSERT(fp) mtx_assert(&fp->rx_mtx, MA_OWNED)
531
532     /* status block */
533     struct bxe_dma                 sb_dma;
534     union bxe_host_hc_status_block status_block;
535
536     /* transmit chain (tx bds) */
537     struct bxe_dma        tx_dma;
538     union eth_tx_bd_types *tx_chain;
539
540     /* receive chain (rx bds) */
541     struct bxe_dma   rx_dma;
542     struct eth_rx_bd *rx_chain;
543
544     /* receive completion queue chain (rcq bds) */
545     struct bxe_dma   rcq_dma;
546     union eth_rx_cqe *rcq_chain;
547
548     /* receive scatter/gather entry chain (for TPA) */
549     struct bxe_dma    rx_sge_dma;
550     struct eth_rx_sge *rx_sge_chain;
551
552     /* tx mbufs */
553     bus_dma_tag_t       tx_mbuf_tag;
554     struct bxe_sw_tx_bd tx_mbuf_chain[TX_BD_TOTAL];
555
556     /* rx mbufs */
557     bus_dma_tag_t       rx_mbuf_tag;
558     struct bxe_sw_rx_bd rx_mbuf_chain[RX_BD_TOTAL];
559     bus_dmamap_t        rx_mbuf_spare_map;
560
561     /* rx sge mbufs */
562     bus_dma_tag_t       rx_sge_mbuf_tag;
563     struct bxe_sw_rx_bd rx_sge_mbuf_chain[RX_SGE_TOTAL];
564     bus_dmamap_t        rx_sge_mbuf_spare_map;
565
566     /* rx tpa mbufs (use the larger size for TPA queue length) */
567     int                    tpa_enable; /* disabled per fastpath upon error */
568     struct bxe_sw_tpa_info rx_tpa_info[ETH_MAX_AGGREGATION_QUEUES_E1H_E2];
569     bus_dmamap_t           rx_tpa_info_mbuf_spare_map;
570     uint64_t               rx_tpa_queue_used;
571 #if 0
572     bus_dmamap_t      rx_tpa_mbuf_map[ETH_MAX_AGGREGATION_QUEUES_E1H_E2];
573     bus_dmamap_t      rx_tpa_mbuf_spare_map;
574     struct mbuf       *rx_tpa_mbuf_ptr[ETH_MAX_AGGREGATION_QUEUES_E1H_E2];
575     bus_dma_segment_t rx_tpa_mbuf_segs[ETH_MAX_AGGREGATION_QUEUES_E1H_E2];
576
577     uint8_t tpa_state[ETH_MAX_AGGREGATION_QUEUES_E1H_E2];
578 #endif
579
580     uint16_t *sb_index_values;
581     uint16_t *sb_running_index;
582     uint32_t ustorm_rx_prods_offset;
583
584     uint8_t igu_sb_id; /* status block number in HW */
585     uint8_t fw_sb_id;  /* status block number in FW */
586
587     uint32_t rx_buf_size;
588     int mbuf_alloc_size;
589
590     int state;
591 #define BXE_FP_STATE_CLOSED  0x01
592 #define BXE_FP_STATE_IRQ     0x02
593 #define BXE_FP_STATE_OPENING 0x04
594 #define BXE_FP_STATE_OPEN    0x08
595 #define BXE_FP_STATE_HALTING 0x10
596 #define BXE_FP_STATE_HALTED  0x20
597
598     /* reference back to this fastpath queue number */
599     uint8_t index; /* this is also the 'cid' */
600 #define FP_IDX(fp) (fp->index)
601
602     /* interrupt taskqueue (fast) */
603     struct task      tq_task;
604     struct taskqueue *tq;
605     char             tq_name[32];
606
607     /* ethernet client ID (each fastpath set of RX/TX/CQE is a client) */
608     uint8_t cl_id;
609 #define FP_CL_ID(fp) (fp->cl_id)
610     uint8_t cl_qzone_id;
611
612     uint16_t fp_hc_idx;
613
614     /* driver copy of the receive buffer descriptor prod/cons indices */
615     uint16_t rx_bd_prod;
616     uint16_t rx_bd_cons;
617
618     /* driver copy of the receive completion queue prod/cons indices */
619     uint16_t rx_cq_prod;
620     uint16_t rx_cq_cons;
621
622     union bxe_db_prod tx_db;
623
624     /* Transmit packet producer index (used in eth_tx_bd). */
625     uint16_t tx_pkt_prod;
626     uint16_t tx_pkt_cons;
627
628     /* Transmit buffer descriptor producer index. */
629     uint16_t tx_bd_prod;
630     uint16_t tx_bd_cons;
631
632 #if 0
633     /* status block number in hardware */
634     uint8_t sb_id;
635 #define FP_SB_ID(fp) (fp->sb_id)
636
637     /* driver copy of the fastpath CSTORM/USTORM indices */
638     uint16_t fp_c_idx;
639     uint16_t fp_u_idx;
640 #endif
641
642     uint64_t sge_mask[RX_SGE_MASK_LEN];
643     uint16_t rx_sge_prod;
644
645     struct tstorm_per_queue_stats old_tclient;
646     struct ustorm_per_queue_stats old_uclient;
647     struct xstorm_per_queue_stats old_xclient;
648     struct bxe_eth_q_stats        eth_q_stats;
649     struct bxe_eth_q_stats_old    eth_q_stats_old;
650
651     /* Pointer to the receive consumer in the status block */
652     uint16_t *rx_cq_cons_sb;
653
654     /* Pointer to the transmit consumer in the status block */
655     uint16_t *tx_cons_sb;
656
657     /* transmit timeout until chip reset */
658     int watchdog_timer;
659
660     /* Free/used buffer descriptor counters. */
661     //uint16_t used_tx_bd;
662
663     /* Last maximal completed SGE */
664     uint16_t last_max_sge;
665
666     //uint16_t rx_sge_free_idx;
667
668     //uint8_t segs;
669
670 #if __FreeBSD_version >= 800000
671 #define BXE_BR_SIZE 4096
672     struct buf_ring *tx_br;
673 #endif
674 }; /* struct bxe_fastpath */
675
676 /* sriov XXX */
677 #define BXE_MAX_NUM_OF_VFS 64
678 #define BXE_VF_CID_WND     0
679 #define BXE_CIDS_PER_VF    (1 << BXE_VF_CID_WND)
680 #define BXE_CLIENTS_PER_VF 1
681 #define BXE_FIRST_VF_CID   256
682 #define BXE_VF_CIDS        (BXE_MAX_NUM_OF_VFS * BXE_CIDS_PER_VF)
683 #define BXE_VF_ID_INVALID  0xFF
684 #define IS_SRIOV(sc) 0
685
686 #define GET_NUM_VFS_PER_PATH(sc) 0
687 #define GET_NUM_VFS_PER_PF(sc)   0
688
689 /* maximum number of fast-path interrupt contexts */
690 #define FP_SB_MAX_E1x 16
691 #define FP_SB_MAX_E2  HC_SB_MAX_SB_E2
692
693 #define MAX_CONTEXT 16 /* XXX taken from other fbsd source. */
694 union cdu_context {
695     struct eth_context eth;
696     char pad[1024];
697 };
698
699 /* CDU host DB constants */
700 #define CDU_ILT_PAGE_SZ_HW 2
701 #define CDU_ILT_PAGE_SZ    (8192 << CDU_ILT_PAGE_SZ_HW) /* 32K */
702 #define ILT_PAGE_CIDS      (CDU_ILT_PAGE_SZ / sizeof(union cdu_context))
703
704 #define CNIC_ISCSI_CID_MAX 256
705 #define CNIC_FCOE_CID_MAX  2048
706 #define CNIC_CID_MAX       (CNIC_ISCSI_CID_MAX + CNIC_FCOE_CID_MAX)
707 #define CNIC_ILT_LINES     DIV_ROUND_UP(CNIC_CID_MAX, ILT_PAGE_CIDS)
708
709 #define QM_ILT_PAGE_SZ_HW  0
710 #define QM_ILT_PAGE_SZ     (4096 << QM_ILT_PAGE_SZ_HW) /* 4K */
711 #define QM_CID_ROUND       1024
712
713 /* TM (timers) host DB constants */
714 #define TM_ILT_PAGE_SZ_HW  0
715 #define TM_ILT_PAGE_SZ     (4096 << TM_ILT_PAGE_SZ_HW) /* 4K */
716 /*#define TM_CONN_NUM        (CNIC_STARTING_CID+CNIC_ISCSI_CXT_MAX) */
717 #define TM_CONN_NUM        1024
718 #define TM_ILT_SZ          (8 * TM_CONN_NUM)
719 #define TM_ILT_LINES       DIV_ROUND_UP(TM_ILT_SZ, TM_ILT_PAGE_SZ)
720
721 /* SRC (Searcher) host DB constants */
722 #define SRC_ILT_PAGE_SZ_HW 0
723 #define SRC_ILT_PAGE_SZ    (4096 << SRC_ILT_PAGE_SZ_HW) /* 4K */
724 #define SRC_HASH_BITS      10
725 #define SRC_CONN_NUM       (1 << SRC_HASH_BITS) /* 1024 */
726 #define SRC_ILT_SZ         (sizeof(struct src_ent) * SRC_CONN_NUM)
727 #define SRC_T2_SZ          SRC_ILT_SZ
728 #define SRC_ILT_LINES      DIV_ROUND_UP(SRC_ILT_SZ, SRC_ILT_PAGE_SZ)
729
730 struct hw_context {
731     struct bxe_dma    vcxt_dma;
732     union cdu_context *vcxt;
733     //bus_addr_t        cxt_mapping;
734     size_t            size;
735 };
736
737 #define SM_RX_ID 0
738 #define SM_TX_ID 1
739
740 /* defines for multiple tx priority indices */
741 #define FIRST_TX_ONLY_COS_INDEX 1
742 #define FIRST_TX_COS_INDEX      0
743
744 #define CID_TO_FP(cid, sc) ((cid) % BXE_NUM_NON_CNIC_QUEUES(sc))
745
746 #define HC_INDEX_ETH_RX_CQ_CONS       1
747 #define HC_INDEX_OOO_TX_CQ_CONS       4
748 #define HC_INDEX_ETH_TX_CQ_CONS_COS0  5
749 #define HC_INDEX_ETH_TX_CQ_CONS_COS1  6
750 #define HC_INDEX_ETH_TX_CQ_CONS_COS2  7
751 #define HC_INDEX_ETH_FIRST_TX_CQ_CONS HC_INDEX_ETH_TX_CQ_CONS_COS0
752
753 /* congestion management fairness mode */
754 #define CMNG_FNS_NONE   0
755 #define CMNG_FNS_MINMAX 1
756
757 /* CMNG constants, as derived from system spec calculations */
758 /* default MIN rate in case VNIC min rate is configured to zero - 100Mbps */
759 #define DEF_MIN_RATE 100
760 /* resolution of the rate shaping timer - 400 usec */
761 #define RS_PERIODIC_TIMEOUT_USEC 400
762 /* number of bytes in single QM arbitration cycle -
763  * coefficient for calculating the fairness timer */
764 #define QM_ARB_BYTES 160000
765 /* resolution of Min algorithm 1:100 */
766 #define MIN_RES 100
767 /* how many bytes above threshold for the minimal credit of Min algorithm*/
768 #define MIN_ABOVE_THRESH 32768
769 /* fairness algorithm integration time coefficient -
770  * for calculating the actual Tfair */
771 #define T_FAIR_COEF ((MIN_ABOVE_THRESH + QM_ARB_BYTES) * 8 * MIN_RES)
772 /* memory of fairness algorithm - 2 cycles */
773 #define FAIR_MEM 2
774
775 #define HC_SEG_ACCESS_DEF   0 /* Driver decision 0-3 */
776 #define HC_SEG_ACCESS_ATTN  4
777 #define HC_SEG_ACCESS_NORM  0 /* Driver decision 0-1 */
778
779 /*
780  * The total number of L2 queues, MSIX vectors and HW contexts (CIDs) is
781  * control by the number of fast-path status blocks supported by the
782  * device (HW/FW). Each fast-path status block (FP-SB) aka non-default
783  * status block represents an independent interrupts context that can
784  * serve a regular L2 networking queue. However special L2 queues such
785  * as the FCoE queue do not require a FP-SB and other components like
786  * the CNIC may consume FP-SB reducing the number of possible L2 queues
787  *
788  * If the maximum number of FP-SB available is X then:
789  * a. If CNIC is supported it consumes 1 FP-SB thus the max number of
790  *    regular L2 queues is Y=X-1
791  * b. in MF mode the actual number of L2 queues is Y= (X-1/MF_factor)
792  * c. If the FCoE L2 queue is supported the actual number of L2 queues
793  *    is Y+1
794  * d. The number of irqs (MSIX vectors) is either Y+1 (one extra for
795  *    slow-path interrupts) or Y+2 if CNIC is supported (one additional
796  *    FP interrupt context for the CNIC).
797  * e. The number of HW context (CID count) is always X or X+1 if FCoE
798  *    L2 queue is supported. the cid for the FCoE L2 queue is always X.
799  *
800  * So this is quite simple for now as no ULPs are supported yet. :-)
801  */
802 #define BXE_NUM_QUEUES(sc)          ((sc)->num_queues)
803 #define BXE_NUM_ETH_QUEUES(sc)      BXE_NUM_QUEUES(sc)
804 #define BXE_NUM_NON_CNIC_QUEUES(sc) BXE_NUM_QUEUES(sc)
805 #define BXE_NUM_RX_QUEUES(sc)       BXE_NUM_QUEUES(sc)
806
807 #define FOR_EACH_QUEUE(sc, var)                          \
808     for ((var) = 0; (var) < BXE_NUM_QUEUES(sc); (var)++)
809
810 #define FOR_EACH_NONDEFAULT_QUEUE(sc, var)               \
811     for ((var) = 1; (var) < BXE_NUM_QUEUES(sc); (var)++)
812
813 #define FOR_EACH_ETH_QUEUE(sc, var)                          \
814     for ((var) = 0; (var) < BXE_NUM_ETH_QUEUES(sc); (var)++)
815
816 #define FOR_EACH_NONDEFAULT_ETH_QUEUE(sc, var)               \
817     for ((var) = 1; (var) < BXE_NUM_ETH_QUEUES(sc); (var)++)
818
819 #define FOR_EACH_COS_IN_TX_QUEUE(sc, var)           \
820     for ((var) = 0; (var) < (sc)->max_cos; (var)++)
821
822 #define FOR_EACH_CNIC_QUEUE(sc, var)     \
823     for ((var) = BXE_NUM_ETH_QUEUES(sc); \
824          (var) < BXE_NUM_QUEUES(sc);     \
825          (var)++)
826
827 enum {
828     OOO_IDX_OFFSET,
829     FCOE_IDX_OFFSET,
830     FWD_IDX_OFFSET,
831 };
832
833 #define FCOE_IDX(sc)              (BXE_NUM_NON_CNIC_QUEUES(sc) + FCOE_IDX_OFFSET)
834 #define bxe_fcoe_fp(sc)           (&sc->fp[FCOE_IDX(sc)])
835 #define bxe_fcoe(sc, var)         (bxe_fcoe_fp(sc)->var)
836 #define bxe_fcoe_inner_sp_obj(sc) (&sc->sp_objs[FCOE_IDX(sc)])
837 #define bxe_fcoe_sp_obj(sc, var)  (bxe_fcoe_inner_sp_obj(sc)->var)
838 #define bxe_fcoe_tx(sc, var)      (bxe_fcoe_fp(sc)->txdata_ptr[FIRST_TX_COS_INDEX]->var)
839
840 #define OOO_IDX(sc)               (BXE_NUM_NON_CNIC_QUEUES(sc) + OOO_IDX_OFFSET)
841 #define bxe_ooo_fp(sc)            (&sc->fp[OOO_IDX(sc)])
842 #define bxe_ooo(sc, var)          (bxe_ooo_fp(sc)->var)
843 #define bxe_ooo_inner_sp_obj(sc)  (&sc->sp_objs[OOO_IDX(sc)])
844 #define bxe_ooo_sp_obj(sc, var)   (bxe_ooo_inner_sp_obj(sc)->var)
845
846 #define FWD_IDX(sc)               (BXE_NUM_NON_CNIC_QUEUES(sc) + FWD_IDX_OFFSET)
847 #define bxe_fwd_fp(sc)            (&sc->fp[FWD_IDX(sc)])
848 #define bxe_fwd(sc, var)          (bxe_fwd_fp(sc)->var)
849 #define bxe_fwd_inner_sp_obj(sc)  (&sc->sp_objs[FWD_IDX(sc)])
850 #define bxe_fwd_sp_obj(sc, var)   (bxe_fwd_inner_sp_obj(sc)->var)
851 #define bxe_fwd_txdata(fp)        (fp->txdata_ptr[FIRST_TX_COS_INDEX])
852
853 #define IS_ETH_FP(fp)    ((fp)->index < BXE_NUM_ETH_QUEUES((fp)->sc))
854 #define IS_FCOE_FP(fp)   ((fp)->index == FCOE_IDX((fp)->sc))
855 #define IS_FCOE_IDX(idx) ((idx) == FCOE_IDX(sc))
856 #define IS_FWD_FP(fp)    ((fp)->index == FWD_IDX((fp)->sc))
857 #define IS_FWD_IDX(idx)  ((idx) == FWD_IDX(sc))
858 #define IS_OOO_FP(fp)    ((fp)->index == OOO_IDX((fp)->sc))
859 #define IS_OOO_IDX(idx)  ((idx) == OOO_IDX(sc))
860
861 enum {
862     BXE_PORT_QUERY_IDX,
863     BXE_PF_QUERY_IDX,
864     BXE_FCOE_QUERY_IDX,
865     BXE_FIRST_QUEUE_QUERY_IDX,
866 };
867
868 struct bxe_fw_stats_req {
869     struct stats_query_header hdr;
870     struct stats_query_entry  query[FP_SB_MAX_E1x +
871                                     BXE_FIRST_QUEUE_QUERY_IDX];
872 };
873
874 struct bxe_fw_stats_data {
875     struct stats_counter          storm_counters;
876     struct per_port_stats         port;
877     struct per_pf_stats           pf;
878     //struct fcoe_statistics_params fcoe;
879     struct per_queue_stats        queue_stats[1];
880 };
881
882 /* IGU MSIX STATISTICS on 57712: 64 for VFs; 4 for PFs; 4 for Attentions */
883 #define BXE_IGU_STAS_MSG_VF_CNT 64
884 #define BXE_IGU_STAS_MSG_PF_CNT 4
885
886 #define MAX_DMAE_C 8
887
888 /*
889  * For the main interface up/down code paths, a not-so-fine-grained CORE
890  * mutex lock is used. Inside this code are various calls to kernel routines
891  * that can cause a sleep to occur. Namely memory allocations and taskqueue
892  * handling. If using an MTX lock we are *not* allowed to sleep but we can
893  * with an SX lock. This define forces the CORE lock to use and SX lock.
894  * Undefine this and an MTX lock will be used instead. Note that the IOCTL
895  * path can cause problems since it's called by a non-sleepable thread. To
896  * alleviate a potential sleep, any IOCTL processing that results in the
897  * chip/interface being started/stopped/reinitialized, the actual work is
898  * offloaded to a taskqueue.
899  */
900 //#define BXE_CORE_LOCK_SX
901 // For AKAROS, we don't have sx.
902 #undef BXE_CORE_LOCK_SX
903
904 /*
905  * This is the slowpath data structure. It is mapped into non-paged memory
906  * so that the hardware can access it's contents directly and must be page
907  * aligned.
908  */
909 struct bxe_slowpath {
910     /*
911      * The cdu_context array MUST be the first element in this
912      * structure. It is used during the leading edge ramrod
913      * operation.
914      */
915     union cdu_context context[MAX_CONTEXT];
916
917     /* Used as a DMA source for MAC configuration. */
918     struct mac_configuration_cmd    mac_config;
919     struct mac_configuration_cmd    mcast_config;
920
921     /* used by the DMAE command executer */
922     struct dmae_command dmae[MAX_DMAE_C];
923
924     /* statistics completion */
925     uint32_t stats_comp;
926
927     /* firmware defined statistics blocks */
928     union mac_stats        mac_stats;
929     struct nig_stats       nig_stats;
930     struct host_port_stats port_stats;
931     struct host_func_stats func_stats;
932     //struct host_func_stats func_stats_base;
933
934     /* DMAE completion value and data source/sink */
935     uint32_t wb_comp;
936     uint32_t wb_data[4];
937
938     union {
939         struct mac_configuration_cmd          e1x;
940         struct eth_classify_rules_ramrod_data e2;
941     } mac_rdata;
942
943     union {
944         struct tstorm_eth_mac_filter_config e1x;
945         struct eth_filter_rules_ramrod_data e2;
946     } rx_mode_rdata;
947
948     struct eth_rss_update_ramrod_data rss_rdata;
949
950     union {
951         struct mac_configuration_cmd           e1;
952         struct eth_multicast_rules_ramrod_data e2;
953     } mcast_rdata;
954
955     union {
956         struct function_start_data        func_start;
957         struct flow_control_configuration pfc_config; /* for DCBX ramrod */
958     } func_rdata;
959
960     /* Queue State related ramrods */
961     union {
962         struct client_init_ramrod_data   init_data;
963         struct client_update_ramrod_data update_data;
964     } q_rdata;
965
966     /*
967      * AFEX ramrod can not be a part of func_rdata union because these
968      * events might arrive in parallel to other events from func_rdata.
969      * If they were defined in the same union the data can get corrupted.
970      */
971     struct afex_vif_list_ramrod_data func_afex_rdata;
972
973     union drv_info_to_mcp drv_info_to_mcp;
974 }; /* struct bxe_slowpath */
975
976 /*
977  * Port specifc data structure.
978  */
979 struct bxe_port {
980     /*
981      * Port Management Function (for 57711E only).
982      * When this field is set the driver instance is
983      * responsible for managing port specifc
984      * configurations such as handling link attentions.
985      */
986     uint32_t pmf;
987
988     /* Ethernet maximum transmission unit. */
989     uint16_t ether_mtu;
990
991     uint32_t link_config[ELINK_LINK_CONFIG_SIZE];
992
993     uint32_t ext_phy_config;
994
995     /* Port feature config.*/
996     uint32_t config;
997
998     /* Defines the features supported by the PHY. */
999     uint32_t supported[ELINK_LINK_CONFIG_SIZE];
1000
1001     /* Defines the features advertised by the PHY. */
1002     uint32_t advertising[ELINK_LINK_CONFIG_SIZE];
1003 #define ADVERTISED_10baseT_Half    (1 << 1)
1004 #define ADVERTISED_10baseT_Full    (1 << 2)
1005 #define ADVERTISED_100baseT_Half   (1 << 3)
1006 #define ADVERTISED_100baseT_Full   (1 << 4)
1007 #define ADVERTISED_1000baseT_Half  (1 << 5)
1008 #define ADVERTISED_1000baseT_Full  (1 << 6)
1009 #define ADVERTISED_TP              (1 << 7)
1010 #define ADVERTISED_FIBRE           (1 << 8)
1011 #define ADVERTISED_Autoneg         (1 << 9)
1012 #define ADVERTISED_Asym_Pause      (1 << 10)
1013 #define ADVERTISED_Pause           (1 << 11)
1014 #define ADVERTISED_2500baseX_Full  (1 << 15)
1015 #define ADVERTISED_10000baseT_Full (1 << 16)
1016
1017     uint32_t    phy_addr;
1018
1019         qlock_t phy_mtx;
1020         char        phy_mtx_name[32];
1021
1022 #define BXE_PHY_LOCK(sc)          qlock(&sc->port.phy_mtx)
1023 #define BXE_PHY_UNLOCK(sc)        qunlock(&sc->port.phy_mtx)
1024 #define BXE_PHY_LOCK_ASSERT(sc)   mtx_assert(&sc->port.phy_mtx, MA_OWNED)
1025
1026     /*
1027      * MCP scratchpad address for port specific statistics.
1028      * The device is responsible for writing statistcss
1029      * back to the MCP for use with management firmware such
1030      * as UMP/NC-SI.
1031      */
1032     uint32_t port_stx;
1033
1034     struct nig_stats old_nig_stats;
1035 }; /* struct bxe_port */
1036
1037 struct bxe_mf_info {
1038     uint32_t mf_config[E1HVN_MAX];
1039
1040     uint32_t vnics_per_port;   /* 1, 2 or 4 */
1041     uint32_t multi_vnics_mode; /* can be set even if vnics_per_port = 1 */
1042     uint32_t path_has_ovlan;   /* MF mode in the path (can be different than the MF mode of the function */
1043
1044 #define IS_MULTI_VNIC(sc)  0 /*((sc)->devinfo.mf_info.multi_vnics_mode)*/
1045 #define VNICS_PER_PORT(sc) 1/*((sc)->devinfo.mf_info.vnics_per_port)*/
1046 #define VNICS_PER_PATH(sc) 1
1047   /*                                                        \
1048     ((sc)->devinfo.mf_info.vnics_per_port *                 \
1049      ((CHIP_PORT_MODE(sc) == CHIP_4_PORT_MODE) ? 2 : 1 ))
1050   */
1051
1052     uint8_t min_bw[MAX_VNIC_NUM];
1053     uint8_t max_bw[MAX_VNIC_NUM];
1054
1055     uint16_t ext_id; /* vnic outer vlan or VIF ID */
1056 #define VALID_OVLAN(ovlan) ((ovlan) <= 4096)
1057 #define INVALID_VIF_ID 0xFFFF
1058 #define OVLAN(sc) ((sc)->devinfo.mf_info.ext_id)
1059 #define VIF_ID(sc) ((sc)->devinfo.mf_info.ext_id)
1060
1061     uint16_t default_vlan;
1062 #define NIV_DEFAULT_VLAN(sc) ((sc)->devinfo.mf_info.default_vlan)
1063
1064     uint8_t niv_allowed_priorities;
1065 #define NIV_ALLOWED_PRIORITIES(sc) ((sc)->devinfo.mf_info.niv_allowed_priorities)
1066
1067     uint8_t niv_default_cos;
1068 #define NIV_DEFAULT_COS(sc) ((sc)->devinfo.mf_info.niv_default_cos)
1069
1070     uint8_t niv_mba_enabled;
1071
1072     enum mf_cfg_afex_vlan_mode afex_vlan_mode;
1073 #define AFEX_VLAN_MODE(sc) ((sc)->devinfo.mf_info.afex_vlan_mode)
1074     int                        afex_def_vlan_tag;
1075     uint32_t                   pending_max;
1076
1077     uint16_t flags;
1078 #define MF_INFO_VALID_MAC       0x0001
1079
1080     uint8_t mf_mode; /* Switch-Dependent or Switch-Independent */
1081 #define IS_MF(sc)                        \
1082     (IS_MULTI_VNIC(sc) &&                \
1083      ((sc)->devinfo.mf_info.mf_mode != 0))
1084 #define IS_MF_SD(sc)                                     \
1085     (IS_MULTI_VNIC(sc) &&                                \
1086      ((sc)->devinfo.mf_info.mf_mode == MULTI_FUNCTION_SD))
1087 #define IS_MF_SI(sc)                                     \
1088     (IS_MULTI_VNIC(sc) &&                                \
1089      ((sc)->devinfo.mf_info.mf_mode == MULTI_FUNCTION_SI))
1090 #define IS_MF_AFEX(sc)                              \
1091     (IS_MULTI_VNIC(sc) &&                           \
1092      ((sc)->devinfo.mf_info.mf_mode == MULTI_FUNCTION_AFEX))
1093 #define IS_MF_SD_MODE(sc)   IS_MF_SD(sc)
1094 #define IS_MF_SI_MODE(sc)   IS_MF_SI(sc)
1095 #define IS_MF_AFEX_MODE(sc) IS_MF_AFEX(sc)
1096
1097     uint32_t mf_protos_supported;
1098     #define MF_PROTO_SUPPORT_ETHERNET 0x1
1099     #define MF_PROTO_SUPPORT_ISCSI    0x2
1100     #define MF_PROTO_SUPPORT_FCOE     0x4
1101 }; /* struct bxe_mf_info */
1102
1103 /* Device information data structure. */
1104 struct bxe_devinfo {
1105     /* PCIe info */
1106     uint16_t vendor_id;
1107     uint16_t device_id;
1108     uint16_t subvendor_id;
1109     uint16_t subdevice_id;
1110
1111     /*
1112      * chip_id = 0b'CCCCCCCCCCCCCCCCRRRRMMMMMMMMBBBB'
1113      *   C = Chip Number   (bits 16-31)
1114      *   R = Chip Revision (bits 12-15)
1115      *   M = Chip Metal    (bits 4-11)
1116      *   B = Chip Bond ID  (bits 0-3)
1117      */
1118     uint32_t chip_id;
1119 #define CHIP_ID(sc)           0 /*((sc)->devinfo.chip_id & 0xffff0000)*/
1120 #define CHIP_NUM(sc)          0 /*((sc)->devinfo.chip_id >> 16)*/
1121 /* device ids */
1122 #define CHIP_NUM_57710        0x164e
1123 #define CHIP_NUM_57711        0x164f
1124 #define CHIP_NUM_57711E       0x1650
1125 #define CHIP_NUM_57712        0x1662
1126 #define CHIP_NUM_57712_MF     0x1663
1127 #define CHIP_NUM_57712_VF     0x166f
1128 #define CHIP_NUM_57800        0x168a
1129 #define CHIP_NUM_57800_MF     0x16a5
1130 #define CHIP_NUM_57800_VF     0x16a9
1131 #define CHIP_NUM_57810        0x168e
1132 #define CHIP_NUM_57810_MF     0x16ae
1133 #define CHIP_NUM_57810_VF     0x16af
1134 #define CHIP_NUM_57811        0x163d
1135 #define CHIP_NUM_57811_MF     0x163e
1136 #define CHIP_NUM_57811_VF     0x163f
1137 #define CHIP_NUM_57840_OBS    0x168d
1138 #define CHIP_NUM_57840_OBS_MF 0x16ab
1139 #define CHIP_NUM_57840_4_10   0x16a1
1140 #define CHIP_NUM_57840_2_20   0x16a2
1141 #define CHIP_NUM_57840_MF     0x16a4
1142 #define CHIP_NUM_57840_VF     0x16ad
1143
1144 #define CHIP_REV_SHIFT      12
1145 #define CHIP_REV_MASK       (0xF << CHIP_REV_SHIFT)
1146 #define CHIP_REV(sc)        ((sc)->devinfo.chip_id & CHIP_REV_MASK)
1147
1148 #define CHIP_REV_Ax         (0x0 << CHIP_REV_SHIFT)
1149 #define CHIP_REV_Bx         (0x1 << CHIP_REV_SHIFT)
1150 #define CHIP_REV_Cx         (0x2 << CHIP_REV_SHIFT)
1151
1152 #define CHIP_REV_IS_SLOW(sc)    \
1153     (CHIP_REV(sc) > 0x00005000)
1154 #define CHIP_REV_IS_FPGA(sc)                              \
1155     (CHIP_REV_IS_SLOW(sc) && (CHIP_REV(sc) & 0x00001000))
1156 #define CHIP_REV_IS_EMUL(sc)                               \
1157     (CHIP_REV_IS_SLOW(sc) && !(CHIP_REV(sc) & 0x00001000))
1158 #define CHIP_REV_IS_ASIC(sc) \
1159     (!CHIP_REV_IS_SLOW(sc))
1160
1161 #define CHIP_METAL(sc)      ((sc->devinfo.chip_id) & 0x00000ff0)
1162 #define CHIP_BOND_ID(sc)    ((sc->devinfo.chip_id) & 0x0000000f)
1163
1164 #define CHIP_IS_E1(sc)      (CHIP_NUM(sc) == CHIP_NUM_57710)
1165 #define CHIP_IS_57710(sc)   (CHIP_NUM(sc) == CHIP_NUM_57710)
1166 #define CHIP_IS_57711(sc)   (CHIP_NUM(sc) == CHIP_NUM_57711)
1167 #define CHIP_IS_57711E(sc)  (CHIP_NUM(sc) == CHIP_NUM_57711E)
1168 #define CHIP_IS_E1H(sc)     ((CHIP_IS_57711(sc)) || \
1169                              (CHIP_IS_57711E(sc)))
1170 #define CHIP_IS_E1x(sc)     (CHIP_IS_E1((sc)) || \
1171                              CHIP_IS_E1H((sc)))
1172
1173 #define CHIP_IS_57712(sc)    (CHIP_NUM(sc) == CHIP_NUM_57712)
1174 #define CHIP_IS_57712_MF(sc) (CHIP_NUM(sc) == CHIP_NUM_57712_MF)
1175 #define CHIP_IS_57712_VF(sc) (CHIP_NUM(sc) == CHIP_NUM_57712_VF)
1176 #define CHIP_IS_E2(sc)       (CHIP_IS_57712(sc) ||  \
1177                               CHIP_IS_57712_MF(sc))
1178
1179 #define CHIP_IS_57800(sc)    (CHIP_NUM(sc) == CHIP_NUM_57800)
1180 #define CHIP_IS_57800_MF(sc) (CHIP_NUM(sc) == CHIP_NUM_57800_MF)
1181 #define CHIP_IS_57800_VF(sc) (CHIP_NUM(sc) == CHIP_NUM_57800_VF)
1182 #define CHIP_IS_57810(sc)    (CHIP_NUM(sc) == CHIP_NUM_57810)
1183 #define CHIP_IS_57810_MF(sc) (CHIP_NUM(sc) == CHIP_NUM_57810_MF)
1184 #define CHIP_IS_57810_VF(sc) (CHIP_NUM(sc) == CHIP_NUM_57810_VF)
1185 #define CHIP_IS_57811(sc)    (CHIP_NUM(sc) == CHIP_NUM_57811)
1186 #define CHIP_IS_57811_MF(sc) (CHIP_NUM(sc) == CHIP_NUM_57811_MF)
1187 #define CHIP_IS_57811_VF(sc) (CHIP_NUM(sc) == CHIP_NUM_57811_VF)
1188 #define CHIP_IS_57840(sc)    ((CHIP_NUM(sc) == CHIP_NUM_57840_OBS)  || \
1189                               (CHIP_NUM(sc) == CHIP_NUM_57840_4_10) || \
1190                               (CHIP_NUM(sc) == CHIP_NUM_57840_2_20))
1191 #define CHIP_IS_57840_MF(sc) ((CHIP_NUM(sc) == CHIP_NUM_57840_OBS_MF) || \
1192                               (CHIP_NUM(sc) == CHIP_NUM_57840_MF))
1193 #define CHIP_IS_57840_VF(sc) (CHIP_NUM(sc) == CHIP_NUM_57840_VF)
1194
1195 #define CHIP_IS_E3(sc)      (CHIP_IS_57800(sc)    || \
1196                              CHIP_IS_57800_MF(sc) || \
1197                              CHIP_IS_57800_VF(sc) || \
1198                              CHIP_IS_57810(sc)    || \
1199                              CHIP_IS_57810_MF(sc) || \
1200                              CHIP_IS_57810_VF(sc) || \
1201                              CHIP_IS_57811(sc)    || \
1202                              CHIP_IS_57811_MF(sc) || \
1203                              CHIP_IS_57811_VF(sc) || \
1204                              CHIP_IS_57840(sc)    || \
1205                              CHIP_IS_57840_MF(sc) || \
1206                              CHIP_IS_57840_VF(sc))
1207 #define CHIP_IS_E3A0(sc)    (CHIP_IS_E3(sc) &&              \
1208                              (CHIP_REV(sc) == CHIP_REV_Ax))
1209 #define CHIP_IS_E3B0(sc)    (CHIP_IS_E3(sc) &&              \
1210                              (CHIP_REV(sc) == CHIP_REV_Bx))
1211
1212 #define USES_WARPCORE(sc)   (CHIP_IS_E3(sc))
1213 #define CHIP_IS_E2E3(sc)    (CHIP_IS_E2(sc) || \
1214                              CHIP_IS_E3(sc))
1215
1216 #define CHIP_IS_MF_CAP(sc)  (CHIP_IS_57711E(sc)  ||  \
1217                              CHIP_IS_57712_MF(sc) || \
1218                              CHIP_IS_E3(sc))
1219
1220 #define IS_VF(sc)           (CHIP_IS_57712_VF(sc) || \
1221                              CHIP_IS_57800_VF(sc) || \
1222                              CHIP_IS_57810_VF(sc) || \
1223                              CHIP_IS_57840_VF(sc))
1224 #define IS_PF(sc)           (!IS_VF(sc))
1225
1226 /*
1227  * This define is used in two main places:
1228  * 1. In the early stages of nic_load, to know if to configure Parser/Searcher
1229  * to nic-only mode or to offload mode. Offload mode is configured if either
1230  * the chip is E1x (where NIC_MODE register is not applicable), or if cnic
1231  * already registered for this port (which means that the user wants storage
1232  * services).
1233  * 2. During cnic-related load, to know if offload mode is already configured
1234  * in the HW or needs to be configrued. Since the transition from nic-mode to
1235  * offload-mode in HW causes traffic coruption, nic-mode is configured only
1236  * in ports on which storage services where never requested.
1237  */
1238 #define CONFIGURE_NIC_MODE(sc) (!CHIP_IS_E1x(sc) && !CNIC_ENABLED(sc))
1239
1240     uint8_t  chip_port_mode;
1241 #define CHIP_4_PORT_MODE        0x0
1242 #define CHIP_2_PORT_MODE        0x1
1243 #define CHIP_PORT_MODE_NONE     0x2
1244 #define CHIP_PORT_MODE(sc)      ((sc)->devinfo.chip_port_mode)
1245 #define CHIP_IS_MODE_4_PORT(sc) (CHIP_PORT_MODE(sc) == CHIP_4_PORT_MODE)
1246
1247     uint8_t int_block;
1248 #define INT_BLOCK_HC            0
1249 #define INT_BLOCK_IGU           1
1250 #define INT_BLOCK_MODE_NORMAL   0
1251 #define INT_BLOCK_MODE_BW_COMP  2
1252 #define CHIP_INT_MODE_IS_NBC(sc)                          \
1253     (!CHIP_IS_E1x(sc) &&                                  \
1254      !((sc)->devinfo.int_block & INT_BLOCK_MODE_BW_COMP))
1255 #define CHIP_INT_MODE_IS_BC(sc) (!CHIP_INT_MODE_IS_NBC(sc))
1256
1257     uint32_t shmem_base;
1258     uint32_t shmem2_base;
1259     uint32_t bc_ver;
1260     char bc_ver_str[32];
1261     uint32_t mf_cfg_base; /* bootcode shmem address in BAR memory */
1262   struct bxe_mf_info mf_info;
1263
1264     int flash_size;
1265 #define NVRAM_1MB_SIZE      0x20000
1266 #define NVRAM_TIMEOUT_COUNT 30000
1267 #define NVRAM_PAGE_SIZE     256
1268
1269     /* PCIe capability information */
1270     uint32_t pcie_cap_flags;
1271 #define BXE_PM_CAPABLE_FLAG     0x00000001
1272 #define BXE_PCIE_CAPABLE_FLAG   0x00000002
1273 #define BXE_MSI_CAPABLE_FLAG    0x00000004
1274 #define BXE_MSIX_CAPABLE_FLAG   0x00000008
1275     uint16_t pcie_pm_cap_reg;
1276     uint16_t pcie_pcie_cap_reg;
1277     //uint16_t pcie_devctl;
1278     uint16_t pcie_link_width;
1279     uint16_t pcie_link_speed;
1280     uint16_t pcie_msi_cap_reg;
1281     uint16_t pcie_msix_cap_reg;
1282
1283     /* device configuration read from bootcode shared memory */
1284     uint32_t hw_config;
1285     uint32_t hw_config2;
1286 }; /* struct bxe_devinfo */
1287
1288 struct bxe_sp_objs {
1289     struct ecore_vlan_mac_obj mac_obj; /* MACs object */
1290     struct ecore_queue_sp_obj q_obj; /* Queue State object */
1291 }; /* struct bxe_sp_objs */
1292
1293 /*
1294  * Data that will be used to create a link report message. We will keep the
1295  * data used for the last link report in order to prevent reporting the same
1296  * link parameters twice.
1297  */
1298 struct bxe_link_report_data {
1299     uint16_t      line_speed;        /* Effective line speed */
1300     unsigned long link_report_flags; /* BXE_LINK_REPORT_XXX flags */
1301 };
1302 enum {
1303     BXE_LINK_REPORT_FULL_DUPLEX,
1304     BXE_LINK_REPORT_LINK_DOWN,
1305     BXE_LINK_REPORT_RX_FC_ON,
1306     BXE_LINK_REPORT_TX_FC_ON
1307 };
1308
1309 /* Top level device private data structure. */
1310
1311 struct bxe_adapter {
1312         /*
1313          * First entry must be a pointer to the BSD ifnet struct which
1314          * has a first element of 'void *if_softc' (which is us). XXX
1315          */
1316         if_t        ifp;
1317         /* OS defined structs */
1318         struct net_device *netdev;
1319         struct pci_device *pcidev;
1320         /* commonly used Plan 9 driver struct members. */
1321         struct ether                            *edev;
1322
1323         bool                                            active;
1324         void                                            *mmio;
1325         spinlock_t                                      imlock;                         /* interrupt mask lock */
1326         spinlock_t                                      tlock;                          /* transmit lock */
1327         qlock_t                                         slock;                          /* stats */
1328         qlock_t                                         alock;                          /* attach */
1329         struct rendez                           rrendez;                        /* rproc rendez */
1330 #define Nstatistics 2
1331         unsigned int                            statistics[Nstatistics];
1332
1333         //struct net_device_stats net_stats;
1334 #warning "no ifmedia. "
1335         // struct ifmedia  ifmedia; /* network interface media structure */
1336         int             media;
1337         
1338         int             state; /* device state */
1339 #define BXE_STATE_CLOSED                 0x0000
1340 #define BXE_STATE_OPENING_WAITING_LOAD   0x1000
1341 #define BXE_STATE_OPENING_WAITING_PORT   0x2000
1342 #define BXE_STATE_OPEN                   0x3000
1343 #define BXE_STATE_CLOSING_WAITING_HALT   0x4000
1344 #define BXE_STATE_CLOSING_WAITING_DELETE 0x5000
1345 #define BXE_STATE_CLOSING_WAITING_UNLOAD 0x6000
1346 #define BXE_STATE_DISABLED               0xD000
1347 #define BXE_STATE_DIAG                   0xE000
1348 #define BXE_STATE_ERROR                  0xF000
1349         
1350         int flags;
1351 #define BXE_ONE_PORT_FLAG    0x00000001
1352 #define BXE_NO_ISCSI         0x00000002
1353 #define BXE_NO_FCOE          0x00000004
1354 #define BXE_ONE_PORT(sc)     (sc->flags & BXE_ONE_PORT_FLAG)
1355 //#define BXE_NO_WOL_FLAG      0x00000008
1356 //#define BXE_USING_DAC_FLAG   0x00000010
1357 //#define BXE_USING_MSIX_FLAG  0x00000020
1358 //#define BXE_USING_MSI_FLAG   0x00000040
1359 //#define BXE_DISABLE_MSI_FLAG 0x00000080
1360 #define BXE_NO_MCP_FLAG      0x00000200
1361 #define BXE_NOMCP(sc)        (sc->flags & BXE_NO_MCP_FLAG)
1362 //#define BXE_SAFC_TX_FLAG     0x00000400
1363 #define BXE_MF_FUNC_DIS      0x00000800
1364 #define BXE_TX_SWITCHING     0x00001000
1365         
1366         unsigned long debug; /* per-instance debug logging config */
1367         
1368 #define MAX_BARS 5
1369         struct bxe_bar bar[MAX_BARS]; /* map BARs 0, 2, 4 */
1370         
1371         uint16_t doorbell_size;
1372         
1373 #warning "no timer callout"
1374         /* periodic timer callout */
1375 #define PERIODIC_STOP 0
1376 #define PERIODIC_GO   1
1377         atomic_t periodic_flags;
1378         //      struct callout         periodic_callout;
1379         /* chip start/stop/reset taskqueue */
1380 #define CHIP_TQ_NONE   0
1381 #define CHIP_TQ_START  1
1382 #define CHIP_TQ_STOP   2
1383 #define CHIP_TQ_REINIT 3
1384         atomic_t chip_tq_flags;
1385         struct task            chip_tq_task;
1386         struct taskqueue       *chip_tq;
1387         char                   chip_tq_name[32];
1388         
1389         /* slowpath interrupt taskqueue */
1390         struct task      sp_tq_task;
1391         struct taskqueue *sp_tq;
1392         char             sp_tq_name[32];
1393         
1394         /* set rx_mode asynchronous taskqueue */
1395         struct task      rx_mode_tq_task;
1396         struct taskqueue *rx_mode_tq;
1397         char             rx_mode_tq_name[32];
1398         struct bxe_fastpath fp[MAX_RSS_CHAINS];
1399         struct bxe_sp_objs  sp_objs[MAX_RSS_CHAINS];
1400         
1401
1402         uint8_t  unit; /* driver instance number */
1403         
1404         int pcie_bus;    /* PCIe bus number */
1405         int pcie_device; /* PCIe device/slot number */
1406         int pcie_func;   /* PCIe function number */
1407         
1408         uint8_t pfunc_rel; /* function relative */
1409         uint8_t pfunc_abs; /* function absolute */
1410         uint8_t path_id;   /* function absolute */
1411 #define SC_PATH(sc)     (sc->path_id)
1412 #define SC_PORT(sc)     (sc->pfunc_rel & 1)
1413 #define SC_FUNC(sc)     (sc->pfunc_rel)
1414 #define SC_ABS_FUNC(sc) (sc->pfunc_abs)
1415 #define SC_VN(sc)       (sc->pfunc_rel >> 1)
1416 #define SC_L_ID(sc)     (SC_VN(sc) << 2)
1417 #define PORT_ID(sc)     SC_PORT(sc)
1418 #define PATH_ID(sc)     SC_PATH(sc)
1419 #define VNIC_ID(sc)     SC_VN(sc)
1420 #define FUNC_ID(sc)     SC_FUNC(sc)
1421 #define ABS_FUNC_ID(sc) SC_ABS_FUNC(sc)
1422 #define SC_FW_MB_IDX_VN(sc, vn)                                \
1423     (SC_PORT(sc) + (vn) *                                      \
1424      ((CHIP_IS_E1x(sc) || (CHIP_IS_MODE_4_PORT(sc))) ? 2 : 1))
1425
1426 #define SC_FW_MB_IDX(sc) SC_FW_MB_IDX_VN(sc, SC_VN(sc))
1427         
1428         int if_capen; /* enabled interface capabilities */
1429         
1430         struct bxe_devinfo devinfo;
1431         char fw_ver_str[32];
1432         char mf_mode_str[32];
1433         char pci_link_str[32];
1434         const struct iro *iro_array;
1435         
1436 #ifdef BXE_CORE_LOCK_SX
1437         struct sx      core_sx;
1438         char           core_sx_name[32];
1439 #else
1440         qlock_t     core_mtx;
1441         char           core_mtx_name[32];
1442 #endif
1443         qlock_t     sp_mtx;
1444         char           sp_mtx_name[32];
1445         qlock_t     dmae_mtx;
1446         char           dmae_mtx_name[32];
1447         qlock_t     fwmb_mtx;
1448         char           fwmb_mtx_name[32];
1449         qlock_t     print_mtx;
1450         char           print_mtx_name[32];
1451         qlock_t     stats_mtx;
1452         char           stats_mtx_name[32];
1453         qlock_t     mcast_mtx;
1454         char           mcast_mtx_name[32];
1455         
1456 #ifdef BXE_CORE_LOCK_SX
1457 #define BXE_CORE_TRYLOCK(sc)      sx_try_xlock(&sc->core_sx)
1458 #define BXE_CORE_LOCK(sc)         sx_xlock(&sc->core_sx)
1459 #define BXE_CORE_UNLOCK(sc)       sx_xunlock(&sc->core_sx)
1460 #define BXE_CORE_LOCK_ASSERT(sc)  sx_assert(&sc->core_sx, SA_XLOCKED)
1461 #else
1462 #define BXE_CORE_TRYLOCK(sc)      canqlock(&sc->core_mtx)
1463 #define BXE_CORE_LOCK(sc)         qlock(&sc->core_mtx)
1464 #define BXE_CORE_UNLOCK(sc)       qunlock(&sc->core_mtx)
1465 #define BXE_CORE_LOCK_ASSERT(sc)  mtx_assert(&sc->core_mtx, MA_OWNED)
1466 #endif
1467
1468 #define BXE_SP_LOCK(sc)           qlock(&sc->sp_mtx)
1469 #define BXE_SP_UNLOCK(sc)         qunlock(&sc->sp_mtx)
1470 #define BXE_SP_LOCK_ASSERT(sc)    mtx_assert(&sc->sp_mtx, MA_OWNED)
1471
1472 #define BXE_DMAE_LOCK(sc)         qlock(&sc->dmae_mtx)
1473 #define BXE_DMAE_UNLOCK(sc)       qunlock(&sc->dmae_mtx)
1474 #define BXE_DMAE_LOCK_ASSERT(sc)  mtx_assert(&sc->dmae_mtx, MA_OWNED)
1475
1476 #define BXE_FWMB_LOCK(sc)         qlock(&sc->fwmb_mtx)
1477 #define BXE_FWMB_UNLOCK(sc)       qunlock(&sc->fwmb_mtx)
1478 #define BXE_FWMB_LOCK_ASSERT(sc)  mtx_assert(&sc->fwmb_mtx, MA_OWNED)
1479
1480 #define BXE_PRINT_LOCK(sc)        qlock(&sc->print_mtx)
1481 #define BXE_PRINT_UNLOCK(sc)      qunlock(&sc->print_mtx)
1482 #define BXE_PRINT_LOCK_ASSERT(sc) mtx_assert(&sc->print_mtx, MA_OWNED)
1483
1484 #define BXE_STATS_LOCK(sc)        qlock(&sc->stats_mtx)
1485 #define BXE_STATS_UNLOCK(sc)      qunlock(&sc->stats_mtx)
1486 #define BXE_STATS_LOCK_ASSERT(sc) mtx_assert(&sc->stats_mtx, MA_OWNED)
1487
1488 #warning "find outwhat IF_ADDR_LOCK is"
1489 #define BXE_MCAST_LOCK(sc)        \
1490     do {                          \
1491             /*IF_ADDR_LOCK(sc->ifp);*/          \
1492     } while (0)
1493 #define BXE_MCAST_LOCK_ASSERT(sc) mtx_assert(&sc->mcast_mtx, MA_OWNED)
1494         
1495         int dmae_ready;
1496 #define DMAE_READY(sc) (sc->dmae_ready)
1497         
1498         struct ecore_credit_pool_obj vlans_pool;
1499         struct ecore_credit_pool_obj macs_pool;
1500         struct ecore_rx_mode_obj     rx_mode_obj;
1501         struct ecore_mcast_obj       mcast_obj;
1502         struct ecore_rss_config_obj  rss_conf_obj;
1503         struct ecore_func_sp_obj     func_obj;
1504
1505         uint16_t fw_seq;
1506         uint16_t fw_drv_pulse_wr_seq;
1507         uint32_t func_stx;
1508         
1509         struct elink_params         link_params;
1510         struct elink_vars           link_vars;
1511         uint32_t                    link_cnt;
1512         struct bxe_link_report_data last_reported_link;
1513         char mac_addr_str[32];
1514         
1515         int last_reported_link_state;
1516         
1517         int tx_ring_size;
1518         int rx_ring_size;
1519         int wol;
1520         
1521         int is_leader;
1522         int recovery_state;
1523 #define BXE_RECOVERY_DONE        1
1524 #define BXE_RECOVERY_INIT        2
1525 #define BXE_RECOVERY_WAIT        3
1526 #define BXE_RECOVERY_FAILED      4
1527 #define BXE_RECOVERY_NIC_LOADING 5
1528         
1529         uint32_t rx_mode;
1530 #define BXE_RX_MODE_NONE     0
1531 #define BXE_RX_MODE_NORMAL   1
1532 #define BXE_RX_MODE_ALLMULTI 2
1533 #define BXE_RX_MODE_PROMISC  3
1534 #define BXE_MAX_MULTICAST    64
1535         
1536         struct bxe_port port;
1537         
1538         struct cmng_init cmng;
1539         
1540         /* user configs */
1541         int      num_queues;
1542         int      max_rx_bufs;
1543         int      hc_rx_ticks;
1544         int      hc_tx_ticks;
1545         int      rx_budget;
1546         int      max_aggregation_size;
1547         int      mrrs;
1548         int      autogreeen;
1549 #define AUTO_GREEN_HW_DEFAULT 0
1550 #define AUTO_GREEN_FORCE_ON   1
1551 #define AUTO_GREEN_FORCE_OFF  2
1552         int      interrupt_mode;
1553 #define INTR_MODE_INTX 0
1554 #define INTR_MODE_MSI  1
1555 #define INTR_MODE_MSIX 2
1556         int      udp_rss;
1557         
1558         /* interrupt allocations */
1559         struct bxe_intr intr[MAX_RSS_CHAINS+1];
1560         int             intr_count;
1561         uint8_t         igu_dsb_id;
1562         uint8_t         igu_base_sb;
1563         uint8_t         igu_sb_cnt;
1564         //uint8_t         min_msix_vec_cnt;
1565         uint32_t        igu_base_addr;
1566         //bus_addr_t      def_status_blk_mapping;
1567         uint8_t         base_fw_ndsb;
1568 #define DEF_SB_IGU_ID 16
1569 #define DEF_SB_ID     HC_SP_SB_ID
1570         
1571         /* parent bus DMA tag  */
1572         bus_dma_tag_t parent_dma_tag;
1573         
1574         /* default status block */
1575         struct bxe_dma              def_sb_dma;
1576         struct host_sp_status_block *def_sb;
1577         uint16_t                    def_idx;
1578         uint16_t                    def_att_idx;
1579         uint32_t                    attn_state;
1580         struct attn_route           attn_group[MAX_DYNAMIC_ATTN_GRPS];
1581         
1582 /* general SP events - stats query, cfc delete, etc */
1583 #define HC_SP_INDEX_ETH_DEF_CONS         3
1584 /* EQ completions */
1585 #define HC_SP_INDEX_EQ_CONS              7
1586 /* FCoE L2 connection completions */
1587 #define HC_SP_INDEX_ETH_FCOE_TX_CQ_CONS  6
1588 #define HC_SP_INDEX_ETH_FCOE_RX_CQ_CONS  4
1589 /* iSCSI L2 */
1590 #define HC_SP_INDEX_ETH_ISCSI_CQ_CONS    5
1591 #define HC_SP_INDEX_ETH_ISCSI_RX_CQ_CONS 1
1592
1593         /* event queue */
1594         struct bxe_dma        eq_dma;
1595         union event_ring_elem *eq;
1596         uint16_t              eq_prod;
1597         uint16_t              eq_cons;
1598         uint16_t              *eq_cons_sb;
1599 #define NUM_EQ_PAGES     1 /* must be a power of 2 */
1600 #define EQ_DESC_CNT_PAGE (BCM_PAGE_SIZE / sizeof(union event_ring_elem))
1601 #define EQ_DESC_MAX_PAGE (EQ_DESC_CNT_PAGE - 1)
1602 #define NUM_EQ_DESC      (EQ_DESC_CNT_PAGE * NUM_EQ_PAGES)
1603 #define EQ_DESC_MASK     (NUM_EQ_DESC - 1)
1604 #define MAX_EQ_AVAIL     (EQ_DESC_MAX_PAGE * NUM_EQ_PAGES - 2)
1605 /* depends on EQ_DESC_CNT_PAGE being a power of 2 */
1606 #define NEXT_EQ_IDX(x)                                      \
1607     ((((x) & EQ_DESC_MAX_PAGE) == (EQ_DESC_MAX_PAGE - 1)) ? \
1608          ((x) + 2) : ((x) + 1))
1609 /* depends on the above and on NUM_EQ_PAGES being a power of 2 */
1610 #define EQ_DESC(x) ((x) & EQ_DESC_MASK)
1611
1612     /* slow path */
1613         struct bxe_dma      sp_dma;
1614         struct bxe_slowpath *sp;
1615         unsigned long       sp_state;
1616         
1617         /* slow path queue */
1618         struct bxe_dma spq_dma;
1619 struct eth_spe *spq;
1620 #define SP_DESC_CNT     (BCM_PAGE_SIZE / sizeof(struct eth_spe))
1621 #define MAX_SP_DESC_CNT (SP_DESC_CNT - 1)
1622 #define MAX_SPQ_PENDING 8
1623         
1624         uint16_t       spq_prod_idx;
1625         struct eth_spe *spq_prod_bd;
1626         struct eth_spe *spq_last_bd;
1627         uint16_t       *dsb_sp_prod;
1628         uint16_t       *spq_hw_con;
1629         uint16_t       spq_left;
1630         
1631         atomic_t eq_spq_left; /* COMMON_xxx ramrod credit */
1632         atomic_t cq_spq_left; /* ETH_xxx ramrod credit */
1633         
1634         /* fw decompression buffer */
1635         struct bxe_dma gz_buf_dma;
1636         void           *gz_buf;
1637         //    z_streamp      gz_strm;
1638         uint32_t       gz_outlen;
1639 #define GUNZIP_BUF(sc)    (sc->gz_buf)
1640 #define GUNZIP_OUTLEN(sc) (sc->gz_outlen)
1641 #define GUNZIP_PHYS(sc)   (sc->gz_buf_dma.paddr)
1642 #define FW_BUF_SIZE       0x40000
1643         
1644         const struct raw_op *init_ops;
1645         const uint16_t *init_ops_offsets; /* init block offsets inside init_ops */
1646         const uint32_t *init_data;        /* data blob, 32 bit granularity */
1647         uint32_t       init_mode_flags;
1648 #define INIT_MODE_FLAGS(sc) (sc->init_mode_flags)
1649         /* PRAM blobs - raw data */
1650         const uint8_t *tsem_int_table_data;
1651         const uint8_t *tsem_pram_data;
1652         const uint8_t *usem_int_table_data;
1653         const uint8_t *usem_pram_data;
1654         const uint8_t *xsem_int_table_data;
1655         const uint8_t *xsem_pram_data;
1656         const uint8_t *csem_int_table_data;
1657         const uint8_t *csem_pram_data;
1658 #define INIT_OPS(sc)                 (sc->init_ops)
1659 #define INIT_OPS_OFFSETS(sc)         (sc->init_ops_offsets)
1660 #define INIT_DATA(sc)                (sc->init_data)
1661 #define INIT_TSEM_INT_TABLE_DATA(sc) (sc->tsem_int_table_data)
1662 #define INIT_TSEM_PRAM_DATA(sc)      (sc->tsem_pram_data)
1663 #define INIT_USEM_INT_TABLE_DATA(sc) (sc->usem_int_table_data)
1664 #define INIT_USEM_PRAM_DATA(sc)      (sc->usem_pram_data)
1665 #define INIT_XSEM_INT_TABLE_DATA(sc) (sc->xsem_int_table_data)
1666 #define INIT_XSEM_PRAM_DATA(sc)      (sc->xsem_pram_data)
1667 #define INIT_CSEM_INT_TABLE_DATA(sc) (sc->csem_int_table_data)
1668 #define INIT_CSEM_PRAM_DATA(sc)      (sc->csem_pram_data)
1669
1670         /* ILT
1671          * For max 196 cids (64*3 + non-eth), 32KB ILT page size and 1KB
1672          * context size we need 8 ILT entries.
1673          */
1674 #define ILT_MAX_L2_LINES 8
1675         //    struct hw_context context[ILT_MAX_L2_LINES];
1676         struct ecore_ilt *ilt;
1677 #define ILT_MAX_LINES 256
1678         
1679 /* max supported number of RSS queues: IGU SBs minus one for CNIC */
1680 #define BXE_MAX_RSS_COUNT(sc) ((sc)->igu_sb_cnt - CNIC_SUPPORT(sc))
1681 /* max CID count: Max RSS * Max_Tx_Multi_Cos + FCoE + iSCSI */
1682 #if 1
1683 #define BXE_L2_MAX_CID(sc)                                              \
1684         (BXE_MAX_RSS_COUNT(sc) * ECORE_MULTI_TX_COS + 2 * CNIC_SUPPORT(sc))
1685 #else
1686 #define BXE_L2_MAX_CID(sc) /* OOO + FWD */                              \
1687         (BXE_MAX_RSS_COUNT(sc) * ECORE_MULTI_TX_COS + 4 * CNIC_SUPPORT(sc))
1688 #endif
1689 #if 1
1690 #define BXE_L2_CID_COUNT(sc)                                            \
1691         (BXE_NUM_ETH_QUEUES(sc) * ECORE_MULTI_TX_COS + 2 * CNIC_SUPPORT(sc))
1692 #else
1693 #define BXE_L2_CID_COUNT(sc) /* OOO + FWD */                            \
1694         (BXE_NUM_ETH_QUEUES(sc) * ECORE_MULTI_TX_COS + 4 * CNIC_SUPPORT(sc))
1695 #endif
1696 #define L2_ILT_LINES(sc)                                \
1697         (DIV_ROUND_UP(BXE_L2_CID_COUNT(sc), ILT_PAGE_CIDS))
1698         
1699         int qm_cid_count;
1700         
1701         uint8_t dropless_fc;
1702
1703         struct bxe_dma *t2;
1704
1705         /* total number of FW statistics requests */
1706         uint8_t fw_stats_num;
1707         /*
1708          * This is a memory buffer that will contain both statistics ramrod
1709          * request and data.
1710          */
1711         struct bxe_dma fw_stats_dma;
1712         /*
1713          * FW statistics request shortcut (points at the beginning of fw_stats
1714          * buffer).
1715          */
1716         int                     fw_stats_req_size;
1717         struct bxe_fw_stats_req *fw_stats_req;
1718         bus_addr_t              fw_stats_req_mapping;
1719         /*
1720          * FW statistics data shortcut (points at the beginning of fw_stats
1721          * buffer + fw_stats_req_size).
1722          */
1723         int                      fw_stats_data_size;
1724         struct bxe_fw_stats_data *fw_stats_data;
1725         bus_addr_t               fw_stats_data_mapping;
1726         
1727         /* tracking a pending STAT_QUERY ramrod */
1728         uint16_t stats_pending;
1729         /* number of completed statistics ramrods */
1730         uint16_t stats_comp;
1731         uint16_t stats_counter;
1732         uint8_t  stats_init;
1733         int      stats_state;
1734
1735         struct bxe_eth_stats         eth_stats;
1736         struct host_func_stats       func_stats;
1737         struct bxe_eth_stats_old     eth_stats_old;
1738         struct bxe_net_stats_old     net_stats_old;
1739         struct bxe_fw_port_stats_old fw_stats_old;
1740         
1741         struct dmae_command stats_dmae; /* used by dmae command loader */
1742
1743         int                 executer_idx;
1744         
1745         int mtu;
1746         
1747         /* LLDP params */
1748         struct bxe_config_lldp_params lldp_config_params;
1749         /* DCB support on/off */
1750         int dcb_state;
1751 #define BXE_DCB_STATE_OFF 0
1752 #define BXE_DCB_STATE_ON  1
1753         /* DCBX engine mode */
1754         int dcbx_enabled;
1755 #define BXE_DCBX_ENABLED_OFF        0
1756 #define BXE_DCBX_ENABLED_ON_NEG_OFF 1
1757 #define BXE_DCBX_ENABLED_ON_NEG_ON  2
1758 #define BXE_DCBX_ENABLED_INVALID    -1
1759         uint8_t dcbx_mode_uset;
1760         struct bxe_config_dcbx_params dcbx_config_params;
1761         struct bxe_dcbx_port_params   dcbx_port_params;
1762         int dcb_version;
1763         
1764         uint8_t cnic_support;
1765         uint8_t cnic_enabled;
1766         uint8_t cnic_loaded;
1767 #define CNIC_SUPPORT(sc) 0 /* ((sc)->cnic_support) */
1768 #define CNIC_ENABLED(sc) 0 /* ((sc)->cnic_enabled) */
1769 #define CNIC_LOADED(sc)  0 /* ((sc)->cnic_loaded) */
1770         
1771         /* multiple tx classes of service */
1772         uint8_t max_cos;
1773 #define BXE_MAX_PRIORITY 8
1774         /* priority to cos mapping */
1775         uint8_t prio_to_cos[BXE_MAX_PRIORITY];
1776         
1777         int panic;
1778 }; /* struct bxe_adapter */
1779
1780 /* IOCTL sub-commands for edebug and firmware upgrade */
1781 #define BXE_IOC_RD_NVRAM        1
1782 #define BXE_IOC_WR_NVRAM        2
1783 #define BXE_IOC_STATS_SHOW_NUM  3
1784 #define BXE_IOC_STATS_SHOW_STR  4
1785 #define BXE_IOC_STATS_SHOW_CNT  5
1786
1787 struct bxe_nvram_data {
1788     uint32_t op; /* ioctl sub-command */
1789     uint32_t offset;
1790     uint32_t len;
1791     uint32_t value[1]; /* variable */
1792 };
1793
1794 union bxe_stats_show_data {
1795     uint32_t op; /* ioctl sub-command */
1796
1797     struct {
1798         uint32_t num; /* return number of stats */
1799         uint32_t len; /* length of each string item */
1800     } desc;
1801
1802     /* variable length... */
1803     char str[1]; /* holds names of desc.num stats, each desc.len in length */
1804
1805     /* variable length... */
1806     uint64_t stats[1]; /* holds all stats */
1807 };
1808
1809 /* function init flags */
1810 #define FUNC_FLG_RSS     0x0001
1811 #define FUNC_FLG_STATS   0x0002
1812 /* FUNC_FLG_UNMATCHED       0x0004 */
1813 #define FUNC_FLG_TPA     0x0008
1814 #define FUNC_FLG_SPQ     0x0010
1815 #define FUNC_FLG_LEADING 0x0020 /* PF only */
1816
1817 struct bxe_func_init_params {
1818     bus_addr_t fw_stat_map; /* (dma) valid if FUNC_FLG_STATS */
1819     bus_addr_t spq_map;     /* (dma) valid if FUNC_FLG_SPQ */
1820     uint16_t   func_flgs;
1821     uint16_t   func_id;     /* abs function id */
1822     uint16_t   pf_id;
1823     uint16_t   spq_prod;    /* valid if FUNC_FLG_SPQ */
1824 };
1825
1826 /* memory resources reside at BARs 0, 2, 4 */
1827 /* Run `pciconf -lb` to see mappings */
1828 #define BAR0 0
1829 #define BAR1 2
1830 #define BAR2 4
1831
1832 #define BXE_REG_NO_INLINE
1833 #ifdef BXE_REG_NO_INLINE
1834
1835 uint8_t bxe_reg_read8(struct bxe_adapter *sc, bus_size_t offset);
1836 uint16_t bxe_reg_read16(struct bxe_adapter *sc, bus_size_t offset);
1837 uint32_t bxe_reg_read32(struct bxe_adapter *sc, bus_size_t offset);
1838
1839 void bxe_reg_write8(struct bxe_adapter *sc, bus_size_t offset, uint8_t val);
1840 void bxe_reg_write16(struct bxe_adapter *sc, bus_size_t offset, uint16_t val);
1841 void bxe_reg_write32(struct bxe_adapter *sc, bus_size_t offset, uint32_t val);
1842
1843 #define REG_RD8(sc, offset)  bxe_reg_read8(sc, offset)
1844 #define REG_RD16(sc, offset) bxe_reg_read16(sc, offset)
1845 #define REG_RD32(sc, offset) bxe_reg_read32(sc, offset)
1846
1847 #define REG_WR8(sc, offset, val)  bxe_reg_write8(sc, offset, val)
1848 #define REG_WR16(sc, offset, val) bxe_reg_write16(sc, offset, val)
1849 #define REG_WR32(sc, offset, val) bxe_reg_write32(sc, offset, val)
1850
1851 #else /* not BXE_REG_NO_INLINE */
1852
1853 #define REG_WR8(sc, offset, val)            \
1854     bus_space_write_1(sc->bar[BAR0].tag,    \
1855                       sc->bar[BAR0].handle, \
1856                       offset, val)
1857
1858 #define REG_WR16(sc, offset, val)           \
1859     bus_space_write_2(sc->bar[BAR0].tag,    \
1860                       sc->bar[BAR0].handle, \
1861                       offset, val)
1862
1863 #define REG_WR32(sc, offset, val)           \
1864     bus_space_write_4(sc->bar[BAR0].tag,    \
1865                       sc->bar[BAR0].handle, \
1866                       offset, val)
1867
1868 #define REG_RD8(sc, offset)                \
1869     bus_space_read_1(sc->bar[BAR0].tag,    \
1870                      sc->bar[BAR0].handle, \
1871                      offset)
1872
1873 #define REG_RD16(sc, offset)               \
1874     bus_space_read_2(sc->bar[BAR0].tag,    \
1875                      sc->bar[BAR0].handle, \
1876                      offset)
1877
1878 #define REG_RD32(sc, offset)               \
1879     bus_space_read_4(sc->bar[BAR0].tag,    \
1880                      sc->bar[BAR0].handle, \
1881                      offset)
1882
1883 #endif /* BXE_REG_NO_INLINE */
1884
1885 #define REG_RD(sc, offset)      REG_RD32(sc, offset)
1886 #define REG_WR(sc, offset, val) REG_WR32(sc, offset, val)
1887
1888 #define REG_RD_IND(sc, offset)      bxe_reg_rd_ind(sc, offset)
1889 #define REG_WR_IND(sc, offset, val) bxe_reg_wr_ind(sc, offset, val)
1890
1891 #define BXE_SP(sc, var) (&(sc)->sp->var)
1892 #define BXE_SP_MAPPING(sc, var) \
1893     (sc->sp_dma.paddr + offsetof(struct bxe_slowpath, var))
1894
1895 #define BXE_FP(sc, nr, var) ((sc)->fp[(nr)].var)
1896 #define BXE_SP_OBJ(sc, fp) (void *) 0 /*((sc)->sp_objs[(fp)->index])*/
1897
1898 #if 0
1899 #define bxe_fp(sc, nr, var)   ((sc)->fp[nr].var)
1900 #define bxe_sp_obj(sc, fp)    ((sc)->sp_objs[(fp)->index])
1901 #define bxe_fp_stats(sc, fp)  (&(sc)->fp_stats[(fp)->index])
1902 #define bxe_fp_qstats(sc, fp) (&(sc)->fp_stats[(fp)->index].eth_q_stats)
1903 #endif
1904
1905 #define REG_RD_DMAE(sc, offset, valp, len32)               \
1906     do {                                                   \
1907         bxe_read_dmae(sc, offset, len32);                  \
1908         memcpy(valp, BXE_SP(sc, wb_data[0]), (len32) * 4); \
1909     } while (0)
1910
1911 #define REG_WR_DMAE(sc, offset, valp, len32)                            \
1912     do {                                                                \
1913         memcpy(BXE_SP(sc, wb_data[0]), valp, (len32) * 4);              \
1914         bxe_write_dmae(sc, BXE_SP_MAPPING(sc, wb_data), offset, len32); \
1915     } while (0)
1916
1917 #define REG_WR_DMAE_LEN(sc, offset, valp, len32) \
1918     REG_WR_DMAE(sc, offset, valp, len32)
1919
1920 #define REG_RD_DMAE_LEN(sc, offset, valp, len32) \
1921     REG_RD_DMAE(sc, offset, valp, len32)
1922
1923 #define VIRT_WR_DMAE_LEN(sc, data, addr, len32, le32_swap)         \
1924     do {                                                           \
1925         /* if (le32_swap) {                                     */ \
1926         /*    BLOGW(sc, "VIRT_WR_DMAE_LEN with le32_swap=1\n"); */ \
1927         /* }                                                    */ \
1928         memcpy(GUNZIP_BUF(sc), data, len32 * 4);                   \
1929         ecore_write_big_buf_wb(sc, addr, len32);                   \
1930     } while (0)
1931
1932 #define BXE_DB_MIN_SHIFT 3   /* 8 bytes */
1933 #define BXE_DB_SHIFT     7   /* 128 bytes */
1934 #if (BXE_DB_SHIFT < BXE_DB_MIN_SHIFT)
1935 #error "Minimum DB doorbell stride is 8"
1936 #endif
1937 #define DPM_TRIGGER_TYPE 0x40
1938 #define DOORBELL(sc, cid, val)                                              \
1939     do {                                                                    \
1940         bus_space_write_4(sc->bar[BAR1].tag, sc->bar[BAR1].handle,          \
1941                           ((sc->doorbell_size * (cid)) + DPM_TRIGGER_TYPE), \
1942                           (uint32_t)val);                                   \
1943     } while(0)
1944
1945 #define SHMEM_ADDR(sc, field)                                       \
1946     (sc->devinfo.shmem_base + offsetof(struct shmem_region, field))
1947 #define SHMEM_RD(sc, field)      REG_RD(sc, SHMEM_ADDR(sc, field))
1948 #define SHMEM_RD16(sc, field)    REG_RD16(sc, SHMEM_ADDR(sc, field))
1949 #define SHMEM_WR(sc, field, val) REG_WR(sc, SHMEM_ADDR(sc, field), val)
1950
1951 #define SHMEM2_ADDR(sc, field)                                        \
1952     (sc->devinfo.shmem2_base + offsetof(struct shmem2_region, field))
1953 #define SHMEM2_HAS(sc, field)                                            \
1954     (sc->devinfo.shmem2_base && (REG_RD(sc, SHMEM2_ADDR(sc, size)) >     \
1955                                  offsetof(struct shmem2_region, field)))
1956 #define SHMEM2_RD(sc, field)      REG_RD(sc, SHMEM2_ADDR(sc, field))
1957 #define SHMEM2_WR(sc, field, val) REG_WR(sc, SHMEM2_ADDR(sc, field), val)
1958
1959 #define MFCFG_ADDR(sc, field)                                  \
1960     (sc->devinfo.mf_cfg_base + offsetof(struct mf_cfg, field))
1961 #define MFCFG_RD(sc, field)      REG_RD(sc, MFCFG_ADDR(sc, field))
1962 #define MFCFG_RD16(sc, field)    REG_RD16(sc, MFCFG_ADDR(sc, field))
1963 #define MFCFG_WR(sc, field, val) REG_WR(sc, MFCFG_ADDR(sc, field), val)
1964
1965 /* DMAE command defines */
1966
1967 #define DMAE_TIMEOUT      -1
1968 #define DMAE_PCI_ERROR    -2 /* E2 and onward */
1969 #define DMAE_NOT_RDY      -3
1970 #define DMAE_PCI_ERR_FLAG 0x80000000
1971
1972 #define DMAE_SRC_PCI      0
1973 #define DMAE_SRC_GRC      1
1974
1975 #define DMAE_DST_NONE     0
1976 #define DMAE_DST_PCI      1
1977 #define DMAE_DST_GRC      2
1978
1979 #define DMAE_COMP_PCI     0
1980 #define DMAE_COMP_GRC     1
1981
1982 #define DMAE_COMP_REGULAR 0
1983 #define DMAE_COM_SET_ERR  1
1984
1985 #define DMAE_CMD_SRC_PCI (DMAE_SRC_PCI << DMAE_COMMAND_SRC_SHIFT)
1986 #define DMAE_CMD_SRC_GRC (DMAE_SRC_GRC << DMAE_COMMAND_SRC_SHIFT)
1987 #define DMAE_CMD_DST_PCI (DMAE_DST_PCI << DMAE_COMMAND_DST_SHIFT)
1988 #define DMAE_CMD_DST_GRC (DMAE_DST_GRC << DMAE_COMMAND_DST_SHIFT)
1989
1990 #define DMAE_CMD_C_DST_PCI (DMAE_COMP_PCI << DMAE_COMMAND_C_DST_SHIFT)
1991 #define DMAE_CMD_C_DST_GRC (DMAE_COMP_GRC << DMAE_COMMAND_C_DST_SHIFT)
1992
1993 #define DMAE_CMD_ENDIANITY_NO_SWAP   (0 << DMAE_COMMAND_ENDIANITY_SHIFT)
1994 #define DMAE_CMD_ENDIANITY_B_SWAP    (1 << DMAE_COMMAND_ENDIANITY_SHIFT)
1995 #define DMAE_CMD_ENDIANITY_DW_SWAP   (2 << DMAE_COMMAND_ENDIANITY_SHIFT)
1996 #define DMAE_CMD_ENDIANITY_B_DW_SWAP (3 << DMAE_COMMAND_ENDIANITY_SHIFT)
1997
1998 #define DMAE_CMD_PORT_0 0
1999 #define DMAE_CMD_PORT_1 DMAE_COMMAND_PORT
2000
2001 #define DMAE_SRC_PF 0
2002 #define DMAE_SRC_VF 1
2003
2004 #define DMAE_DST_PF 0
2005 #define DMAE_DST_VF 1
2006
2007 #define DMAE_C_SRC 0
2008 #define DMAE_C_DST 1
2009
2010 #define DMAE_LEN32_RD_MAX     0x80
2011 #define DMAE_LEN32_WR_MAX(sc) (CHIP_IS_E1(sc) ? 0x400 : 0x2000)
2012
2013 #define DMAE_COMP_VAL 0x60d0d0ae /* E2 and beyond, upper bit indicates error */
2014
2015 #define MAX_DMAE_C_PER_PORT 8
2016 #define INIT_DMAE_C(sc)     ((SC_PORT(sc) * MAX_DMAE_C_PER_PORT) + SC_VN(sc))
2017 #define PMF_DMAE_C(sc)      ((SC_PORT(sc) * MAX_DMAE_C_PER_PORT) + E1HVN_MAX)
2018
2019 static const uint32_t dmae_reg_go_c[] = {
2020     DMAE_REG_GO_C0,  DMAE_REG_GO_C1,  DMAE_REG_GO_C2,  DMAE_REG_GO_C3,
2021     DMAE_REG_GO_C4,  DMAE_REG_GO_C5,  DMAE_REG_GO_C6,  DMAE_REG_GO_C7,
2022     DMAE_REG_GO_C8,  DMAE_REG_GO_C9,  DMAE_REG_GO_C10, DMAE_REG_GO_C11,
2023     DMAE_REG_GO_C12, DMAE_REG_GO_C13, DMAE_REG_GO_C14, DMAE_REG_GO_C15
2024 };
2025
2026 #define ATTN_NIG_FOR_FUNC     (1L << 8)
2027 #define ATTN_SW_TIMER_4_FUNC  (1L << 9)
2028 #define GPIO_2_FUNC           (1L << 10)
2029 #define GPIO_3_FUNC           (1L << 11)
2030 #define GPIO_4_FUNC           (1L << 12)
2031 #define ATTN_GENERAL_ATTN_1   (1L << 13)
2032 #define ATTN_GENERAL_ATTN_2   (1L << 14)
2033 #define ATTN_GENERAL_ATTN_3   (1L << 15)
2034 #define ATTN_GENERAL_ATTN_4   (1L << 13)
2035 #define ATTN_GENERAL_ATTN_5   (1L << 14)
2036 #define ATTN_GENERAL_ATTN_6   (1L << 15)
2037 #define ATTN_HARD_WIRED_MASK  0xff00
2038 #define ATTENTION_ID          4
2039
2040 #define AEU_IN_ATTN_BITS_PXPPCICLOCKCLIENT_PARITY_ERROR \
2041     AEU_INPUTS_ATTN_BITS_PXPPCICLOCKCLIENT_PARITY_ERROR
2042
2043 #define MAX_IGU_ATTN_ACK_TO 100
2044
2045 #define STORM_ASSERT_ARRAY_SIZE 50
2046
2047 #define BXE_PMF_LINK_ASSERT(sc) \
2048     GENERAL_ATTEN_OFFSET(LINK_SYNC_ATTENTION_BIT_FUNC_0 + SC_FUNC(sc))
2049
2050 #define BXE_MC_ASSERT_BITS \
2051     (GENERAL_ATTEN_OFFSET(TSTORM_FATAL_ASSERT_ATTENTION_BIT) | \
2052      GENERAL_ATTEN_OFFSET(USTORM_FATAL_ASSERT_ATTENTION_BIT) | \
2053      GENERAL_ATTEN_OFFSET(CSTORM_FATAL_ASSERT_ATTENTION_BIT) | \
2054      GENERAL_ATTEN_OFFSET(XSTORM_FATAL_ASSERT_ATTENTION_BIT))
2055
2056 #define BXE_MCP_ASSERT \
2057     GENERAL_ATTEN_OFFSET(MCP_FATAL_ASSERT_ATTENTION_BIT)
2058
2059 #define BXE_GRC_TIMEOUT GENERAL_ATTEN_OFFSET(LATCHED_ATTN_TIMEOUT_GRC)
2060 #define BXE_GRC_RSV     (GENERAL_ATTEN_OFFSET(LATCHED_ATTN_RBCR) | \
2061                          GENERAL_ATTEN_OFFSET(LATCHED_ATTN_RBCT) | \
2062                          GENERAL_ATTEN_OFFSET(LATCHED_ATTN_RBCN) | \
2063                          GENERAL_ATTEN_OFFSET(LATCHED_ATTN_RBCU) | \
2064                          GENERAL_ATTEN_OFFSET(LATCHED_ATTN_RBCP) | \
2065                          GENERAL_ATTEN_OFFSET(LATCHED_ATTN_RSVD_GRC))
2066
2067 #define MULTI_MASK 0x7f
2068
2069 #define PFS_PER_PORT(sc)                               \
2070     ((CHIP_PORT_MODE(sc) == CHIP_4_PORT_MODE) ? 2 : 4)
2071 #define SC_MAX_VN_NUM(sc) PFS_PER_PORT(sc)
2072
2073 #define FIRST_ABS_FUNC_IN_PORT(sc)                    \
2074     ((CHIP_PORT_MODE(sc) == CHIP_PORT_MODE_NONE) ?    \
2075      PORT_ID(sc) : (PATH_ID(sc) + (2 * PORT_ID(sc))))
2076
2077 #define FOREACH_ABS_FUNC_IN_PORT(sc, i)            \
2078     for ((i) = FIRST_ABS_FUNC_IN_PORT(sc);         \
2079          (i) < MAX_FUNC_NUM;                       \
2080          (i) += (MAX_FUNC_NUM / PFS_PER_PORT(sc)))
2081
2082 #define BXE_SWCID_SHIFT 17
2083 #define BXE_SWCID_MASK  ((0x1 << BXE_SWCID_SHIFT) - 1)
2084
2085 #define SW_CID(x)  (le32_to_cpu(x) & BXE_SWCID_MASK)
2086 #define CQE_CMD(x) (le32_to_cpu(x) >> COMMON_RAMROD_ETH_RX_CQE_CMD_ID_SHIFT)
2087
2088 #define CQE_TYPE(cqe_fp_flags)   ((cqe_fp_flags) & ETH_FAST_PATH_RX_CQE_TYPE)
2089 #define CQE_TYPE_START(cqe_type) ((cqe_type) == RX_ETH_CQE_TYPE_ETH_START_AGG)
2090 #define CQE_TYPE_STOP(cqe_type)  ((cqe_type) == RX_ETH_CQE_TYPE_ETH_STOP_AGG)
2091 #define CQE_TYPE_SLOW(cqe_type)  ((cqe_type) == RX_ETH_CQE_TYPE_ETH_RAMROD)
2092 #define CQE_TYPE_FAST(cqe_type)  ((cqe_type) == RX_ETH_CQE_TYPE_ETH_FASTPATH)
2093
2094 /* must be used on a CID before placing it on a HW ring */
2095 #define HW_CID(sc, x) \
2096     ((SC_PORT(sc) << 23) | (SC_VN(sc) << BXE_SWCID_SHIFT) | (x))
2097
2098 #define SPEED_10    10
2099 #define SPEED_100   100
2100 #define SPEED_1000  1000
2101 #define SPEED_2500  2500
2102 #define SPEED_10000 10000
2103
2104 #define PCI_PM_D0    1
2105 #define PCI_PM_D3hot 2
2106
2107 #define bxe_test_bit(nr, addr) test_bit(nr, addr)
2108 #define bxe_set_bit(nr, addr) set_bit(nr, addr)
2109 #define bxe_clear_bit(nr, addr) clear_bit(nr, addr)
2110 #define bxe_test_and_set_bit(nr, addr) test_and_set_bit(nr, addr)
2111 #define bxe_test_and_clear_bit(nr, addr) test_and_clear_bit(nr, addr)
2112
2113 void bxe_reg_wr_ind(struct bxe_adapter *sc, uint32_t addr,
2114                     uint32_t val);
2115 uint32_t bxe_reg_rd_ind(struct bxe_adapter *sc, uint32_t addr);
2116
2117
2118 int bxe_dma_alloc(struct bxe_adapter *sc, bus_size_t size,
2119                   struct bxe_dma *dma, const char *msg);
2120 void bxe_dma_free(struct bxe_adapter *sc, struct bxe_dma *dma);
2121
2122 uint32_t bxe_dmae_opcode_add_comp(uint32_t opcode, uint8_t comp_type);
2123 uint32_t bxe_dmae_opcode_clr_src_reset(uint32_t opcode);
2124 uint32_t bxe_dmae_opcode(struct bxe_adapter *sc, uint8_t src_type,
2125                          uint8_t dst_type, uint8_t with_comp,
2126                          uint8_t comp_type);
2127 void bxe_post_dmae(struct bxe_adapter *sc, struct dmae_command *dmae, int idx);
2128 void bxe_read_dmae(struct bxe_adapter *sc, uint32_t src_addr, uint32_t len32);
2129 void bxe_write_dmae(struct bxe_adapter *sc, bus_addr_t dma_addr,
2130                     uint32_t dst_addr, uint32_t len32);
2131 void bxe_write_dmae_phys_len(struct bxe_adapter *sc, bus_addr_t phys_addr,
2132                              uint32_t addr, uint32_t len);
2133
2134 void bxe_set_ctx_validation(struct bxe_adapter *sc, struct eth_context *cxt,
2135                             uint32_t cid);
2136 void bxe_update_coalesce_sb_index(struct bxe_adapter *sc, uint8_t fw_sb_id,
2137                                   uint8_t sb_index, uint8_t disable,
2138                                   uint16_t usec);
2139
2140 int bxe_sp_post(struct bxe_adapter *sc, int command, int cid,
2141                 uint32_t data_hi, uint32_t data_lo, int cmd_type);
2142
2143 void bxe_igu_ack_sb(struct bxe_adapter *sc, uint8_t igu_sb_id,
2144                     uint8_t segment, uint16_t index, uint8_t op,
2145                     uint8_t update);
2146
2147 void ecore_init_e1_firmware(struct bxe_adapter *sc);
2148 void ecore_init_e1h_firmware(struct bxe_adapter *sc);
2149 void ecore_init_e2_firmware(struct bxe_adapter *sc);
2150
2151 void ecore_storm_memset_struct(struct bxe_adapter *sc, uint32_t addr,
2152                                size_t size, uint32_t *data);
2153
2154 /*********************/
2155 /* LOGGING AND DEBUG */
2156 /*********************/
2157
2158 /* debug logging codepaths */
2159 #define DBG_LOAD   0x00000001 /* load and unload    */
2160 #define DBG_INTR   0x00000002 /* interrupt handling */
2161 #define DBG_SP     0x00000004 /* slowpath handling  */
2162 #define DBG_STATS  0x00000008 /* stats updates      */
2163 #define DBG_TX     0x00000010 /* packet transmit    */
2164 #define DBG_RX     0x00000020 /* packet receive     */
2165 #define DBG_PHY    0x00000040 /* phy/link handling  */
2166 #define DBG_IOCTL  0x00000080 /* ioctl handling     */
2167 #define DBG_MBUF   0x00000100 /* dumping mbuf info  */
2168 #define DBG_REGS   0x00000200 /* register access    */
2169 #define DBG_LRO    0x00000400 /* lro processing     */
2170 #define DBG_ASSERT 0x80000000 /* debug assert       */
2171 #define DBG_ALL    0xFFFFFFFF /* flying monkeys     */
2172
2173 #define DBASSERT(sc, exp, msg)                         \
2174     do {                                               \
2175         if (__predict_false(sc->debug & DBG_ASSERT)) { \
2176             if (__predict_false(!(exp))) {             \
2177                 panic msg;                             \
2178             }                                          \
2179         }                                              \
2180     } while (0)
2181
2182 /* log a debug message */
2183 #define BLOGD(sc, codepath, format, args...)           \
2184     do {                                               \
2185         if (__predict_false(sc->debug & (codepath))) { \
2186             /*device_printf((sc)->dev,*/printk(                   \
2187                           "%s(%s:%d) " format,         \
2188                           __FUNCTION__,                \
2189                           __FILE__,                    \
2190                           __LINE__,                    \
2191                           ## args);                    \
2192         }                                              \
2193     } while(0)
2194
2195 /* log a info message */
2196 #define BLOGI(sc, format, args...) \
2197     do {                                       \
2198         if (__predict_false(sc->debug)) {      \
2199             /*device_printf((sc)->dev,*/printk(           \
2200                           "%s(%s:%d) " format, \
2201                           __FUNCTION__,        \
2202                           __FILE__,            \
2203                           __LINE__,            \
2204                           ## args);            \
2205         } else {                               \
2206             /*device_printf((sc)->dev,*/printk(           \
2207                           format,              \
2208                           ## args);            \
2209         }                                      \
2210     } while(0)
2211
2212 /* log a warning message */
2213 #define BLOGW(sc, format, args...) \
2214     do {                                                \
2215         if (__predict_false(sc->debug)) {               \
2216             /*device_printf((sc)->dev,*/printk(                    \
2217                           "%s(%s:%d) WARNING: " format, \
2218                           __FUNCTION__,                 \
2219                           __FILE__,                     \
2220                           __LINE__,                     \
2221                           ## args);                     \
2222         } else {                                        \
2223             /*device_printf((sc)->dev,*/printk(                    \
2224                           "WARNING: " format,           \
2225                           ## args);                     \
2226         }                                               \
2227     } while(0)
2228
2229 /* log a error message */
2230 #define BLOGE(sc, format, args...) \
2231     do {                                              \
2232         if (__predict_false(sc->debug)) {             \
2233             /*device_printf((sc)->dev,*/printk(                  \
2234                           "%s(%s:%d) ERROR: " format, \
2235                           __FUNCTION__,               \
2236                           __FILE__,                   \
2237                           __LINE__,                   \
2238                           ## args);                   \
2239         } else {                                      \
2240             /*device_printf((sc)->dev,*/printk(                  \
2241                           "ERROR: " format,           \
2242                           ## args);                   \
2243         }                                             \
2244     } while(0)
2245
2246 #ifdef ECORE_STOP_ON_ERROR
2247
2248 #define bxe_panic(sc, msg) \
2249     do {                   \
2250         panic msg;         \
2251     } while (0)
2252
2253 #else
2254
2255 #define bxe_panic(sc, msg) \
2256     /*device_printf((sc)->dev,*/printk( "%s (%s,%d)\n", __FUNCTION__, __FILE__, __LINE__);
2257
2258 #endif
2259
2260 #define CATC_TRIGGER(sc, data) REG_WR((sc), 0x2000, (data));
2261 #define CATC_TRIGGER_START(sc) CATC_TRIGGER((sc), 0xcafecafe)
2262
2263 void bxe_dump_mem(struct bxe_adapter *sc, char *tag,
2264                   uint8_t *mem, uint32_t len);
2265 void bxe_dump_mbuf_data(struct bxe_adapter *sc, char *pTag,
2266                         struct mbuf *m, uint8_t contents);
2267
2268 /* Defined in bxe.c, init'd in bxereset or something in bxe_dev.c */
2269 extern qlock_t bxe_prev_mtx;
2270
2271 /***********/
2272 /* INLINES */
2273 /***********/
2274
2275 static inline uint32_t
2276 reg_poll(struct bxe_adapter *sc,
2277          uint32_t         reg,
2278          uint32_t         expected,
2279          int              ms,
2280          int              wait)
2281 {
2282     uint32_t val;
2283
2284     do {
2285         val = REG_RD(sc, reg);
2286         if (val == expected) {
2287             break;
2288         }
2289         ms -= wait;
2290         udelay(wait);
2291     } while (ms > 0);
2292
2293     return (val);
2294 }
2295
2296 static inline void
2297 bxe_update_fp_sb_idx(struct bxe_fastpath *fp)
2298 {
2299     mb(); /* status block is written to by the chip */
2300     fp->fp_hc_idx = fp->sb_running_index[SM_RX_ID];
2301 }
2302
2303 static inline void
2304 bxe_igu_ack_sb_gen(struct bxe_adapter *sc,
2305                    uint8_t          igu_sb_id,
2306                    uint8_t          segment,
2307                    uint16_t         index,
2308                    uint8_t          op,
2309                    uint8_t          update,
2310                    uint32_t         igu_addr)
2311 {
2312     struct igu_regular cmd_data = {0};
2313
2314     cmd_data.sb_id_and_flags =
2315         ((index << IGU_REGULAR_SB_INDEX_SHIFT) |
2316          (segment << IGU_REGULAR_SEGMENT_ACCESS_SHIFT) |
2317          (update << IGU_REGULAR_BUPDATE_SHIFT) |
2318          (op << IGU_REGULAR_ENABLE_INT_SHIFT));
2319
2320     BLOGD(sc, DBG_INTR, "write 0x%08x to IGU addr 0x%x\n",
2321             cmd_data.sb_id_and_flags, igu_addr);
2322     REG_WR(sc, igu_addr, cmd_data.sb_id_and_flags);
2323
2324     /* Make sure that ACK is written */
2325 #warning "bus space barrier write"
2326     //    bus_space_barrier(sc->bar[0].tag, sc->bar[0].handle, 0, 0,
2327     //                BUS_SPACE_BARRIER_WRITE);
2328     mb();
2329 }
2330
2331 static inline void
2332 bxe_hc_ack_sb(struct bxe_adapter *sc,
2333               uint8_t          sb_id,
2334               uint8_t          storm,
2335               uint16_t         index,
2336               uint8_t          op,
2337               uint8_t          update)
2338 {
2339     uint32_t hc_addr = (HC_REG_COMMAND_REG + SC_PORT(sc)*32 +
2340                         COMMAND_REG_INT_ACK);
2341     struct igu_ack_register igu_ack;
2342
2343     igu_ack.status_block_index = index;
2344     igu_ack.sb_id_and_flags =
2345         ((sb_id << IGU_ACK_REGISTER_STATUS_BLOCK_ID_SHIFT) |
2346          (storm << IGU_ACK_REGISTER_STORM_ID_SHIFT) |
2347          (update << IGU_ACK_REGISTER_UPDATE_INDEX_SHIFT) |
2348          (op << IGU_ACK_REGISTER_INTERRUPT_MODE_SHIFT));
2349
2350     REG_WR(sc, hc_addr, (*(uint32_t *)&igu_ack));
2351
2352     /* Make sure that ACK is written */
2353     //    bus_space_barrier(sc->bar[0].tag, sc->bar[0].handle, 0, 0,
2354     //                      BUS_SPACE_BARRIER_WRITE);
2355     mb();
2356 }
2357
2358 static inline void
2359 bxe_ack_sb(struct bxe_adapter *sc,
2360            uint8_t          igu_sb_id,
2361            uint8_t          storm,
2362            uint16_t         index,
2363            uint8_t          op,
2364            uint8_t          update)
2365 {
2366 #if 0
2367     if (sc->devinfo.int_block == INT_BLOCK_HC)
2368         bxe_hc_ack_sb(sc, igu_sb_id, storm, index, op, update);
2369     else {
2370         uint8_t segment;
2371         if (CHIP_INT_MODE_IS_BC(sc)) {
2372             segment = storm;
2373         } else if (igu_sb_id != sc->igu_dsb_id) {
2374             segment = IGU_SEG_ACCESS_DEF;
2375         } else if (storm == ATTENTION_ID) {
2376             segment = IGU_SEG_ACCESS_ATTN;
2377         } else {
2378             segment = IGU_SEG_ACCESS_DEF;
2379         }
2380         bxe_igu_ack_sb(sc, igu_sb_id, segment, index, op, update);
2381     }
2382 #endif
2383 }
2384
2385 static inline uint16_t
2386 bxe_hc_ack_int(struct bxe_adapter *sc)
2387 {
2388     uint32_t hc_addr = (HC_REG_COMMAND_REG + SC_PORT(sc)*32 +
2389                         COMMAND_REG_SIMD_MASK);
2390     uint32_t result = REG_RD(sc, hc_addr);
2391
2392     mb();
2393     return (result);
2394 }
2395
2396 #warning "fix all igu stuff"
2397 static inline uint16_t
2398 bxe_igu_ack_int(struct bxe_adapter *sc)
2399 {
2400 #if 0
2401     uint32_t igu_addr = (BAR_IGU_INTMEM + IGU_REG_SISR_MDPC_WMASK_LSB_UPPER*8);
2402     uint32_t result = REG_RD(sc, igu_addr);
2403
2404     BLOGD(sc, DBG_INTR, "read 0x%08x from IGU addr 0x%x\n",
2405           result, igu_addr);
2406
2407     mb();
2408     return (result);
2409 #endif
2410     return 0;
2411 }
2412
2413 static inline uint16_t
2414 bxe_ack_int(struct bxe_adapter *sc)
2415 {
2416     mb();
2417 #if 0
2418     if (sc->devinfo.int_block == INT_BLOCK_HC) {
2419         return (bxe_hc_ack_int(sc));
2420     } else {
2421         return (bxe_igu_ack_int(sc));
2422     }
2423 #endif
2424     return 0;
2425 }
2426
2427 static inline int
2428 func_by_vn(struct bxe_adapter *sc,
2429            int              vn)
2430 {
2431     return (2 * vn + SC_PORT(sc));
2432 }
2433
2434 /*
2435  * Statistics ID are global per chip/path, while Client IDs for E1x
2436  * are per port.
2437  */
2438 static inline uint8_t
2439 bxe_stats_id(struct bxe_fastpath *fp)
2440 {
2441   return 0;
2442 #if 0
2443     struct bxe_adapter *sc = fp->sc;
2444
2445     if (!CHIP_IS_E1x(sc)) {
2446 #if 0
2447         /* there are special statistics counters for FCoE 136..140 */
2448         if (IS_FCOE_FP(fp)) {
2449             return (sc->cnic_base_cl_id + (sc->pf_num >> 1));
2450         }
2451 #endif
2452         return (fp->cl_id);
2453     }
2454
2455     return (fp->cl_id + SC_PORT(sc) * FP_SB_MAX_E1x);
2456 #endif
2457 }
2458
2459 #endif /* __BXE_H__ */
2460