Further changes to get it to build.
[akaros.git] / kern / drivers / net / bxe / bxe.h
1 /*-
2  * Copyright (c) 2007-2014 QLogic Corporation. All rights reserved.
3  *
4  * Redistribution and use in source and binary forms, with or without
5  * modification, are permitted provided that the following conditions
6  * are met:
7  *
8  * 1. Redistributions of source code must retain the above copyright
9  *    notice, this list of conditions and the following disclaimer.
10  * 2. Redistributions in binary form must reproduce the above copyright
11  *    notice, this list of conditions and the following disclaimer in the
12  *    documentation and/or other materials provided with the distribution.
13  *
14  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS'
15  * AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
16  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
17  * ARE DISCLAIMED.  IN NO EVENT SHALL THE COPYRIGHT OWNER OR CONTRIBUTORS
18  * BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
19  * CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
20  * SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
21  * INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
22  * CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
23  * ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF
24  * THE POSSIBILITY OF SUCH DAMAGE.
25  */
26
27 #ifndef __BXE_H__
28 #define __BXE_H__
29
30 //__FBSDID("$FreeBSD: head/sys/dev/bxe/bxe.h 268854 2014-07-18 20:04:11Z davidcs $");
31
32 #include <assert.h>
33 #include <error.h>
34 #include <ip.h>
35 #include <kmalloc.h>
36 #include <kref.h>
37 #include <pmap.h>
38 #include <slab.h>
39 #include <smp.h>
40 #include <stdio.h>
41 #include <string.h>
42
43
44 /* MACROS for conversion to AKAROS. Might we want this stuff someday? */
45 #define __predict_false(x) (x)
46 /* TYPEDEFS for conversion to AKAROS. These are temporary, but it makes it easier to see what is in need of change. */
47 typedef struct netif *if_t;
48
49 #if _BYTE_ORDER == _LITTLE_ENDIAN
50 #ifndef LITTLE_ENDIAN
51 #define LITTLE_ENDIAN
52 #endif
53 #ifndef __LITTLE_ENDIAN
54 #define __LITTLE_ENDIAN
55 #endif
56 #undef BIG_ENDIAN
57 #undef __BIG_ENDIAN
58 #else /* _BIG_ENDIAN */
59 #ifndef BIG_ENDIAN
60 #define BIG_ENDIAN
61 #endif
62 #ifndef __BIG_ENDIAN
63 #define __BIG_ENDIAN
64 #endif
65 #undef LITTLE_ENDIAN
66 #undef __LITTLE_ENDIAN
67 #endif
68
69 #include "ecore_mfw_req.h"
70 #include "ecore_fw_defs.h"
71 #include "ecore_hsi.h"
72 #include "ecore_reg.h"
73 #include "bxe_dcb.h"
74 #include "bxe_stats.h"
75
76 #include "bxe_elink.h"
77
78 #if __FreeBSD_version >= 1000000
79 #define PCIR_EXPRESS_DEVICE_STA        PCIER_DEVICE_STA
80 #define PCIM_EXP_STA_TRANSACTION_PND   PCIEM_STA_TRANSACTION_PND
81 #define PCIR_EXPRESS_LINK_STA          PCIER_LINK_STA
82 #define PCIM_LINK_STA_WIDTH            PCIEM_LINK_STA_WIDTH
83 #define PCIM_LINK_STA_SPEED            PCIEM_LINK_STA_SPEED
84 #define PCIR_EXPRESS_DEVICE_CTL        PCIER_DEVICE_CTL
85 #define PCIM_EXP_CTL_MAX_PAYLOAD       PCIEM_CTL_MAX_PAYLOAD
86 #define PCIM_EXP_CTL_MAX_READ_REQUEST  PCIEM_CTL_MAX_READ_REQUEST
87 #endif
88
89 #include "ecore_sp.h"
90
91 #define BRCM_VENDORID 0x14e4
92 #define PCI_ANY_ID    (uint16_t)(~0U)
93
94 struct bxe_device_type
95 {
96     uint16_t bxe_vid;
97     uint16_t bxe_did;
98     uint16_t bxe_svid;
99     uint16_t bxe_sdid;
100     char     *bxe_name;
101 };
102
103 #define BCM_PAGE_SHIFT       12
104 #define BCM_PAGE_SIZE        (1 << BCM_PAGE_SHIFT)
105 #define BCM_PAGE_MASK        (~(BCM_PAGE_SIZE - 1))
106 #define BCM_PAGE_ALIGN(addr) ((addr + BCM_PAGE_SIZE - 1) & BCM_PAGE_MASK)
107
108 #if BCM_PAGE_SIZE != 4096
109 #error Page sizes other than 4KB are unsupported!
110 #endif
111
112 #if (BUS_SPACE_MAXADDR > 0xFFFFFFFF)
113 #define U64_LO(addr) ((uint32_t)(((uint64_t)(addr)) & 0xFFFFFFFF))
114 #define U64_HI(addr) ((uint32_t)(((uint64_t)(addr)) >> 32))
115 #else
116 #define U64_LO(addr) ((uint32_t)(addr))
117 #define U64_HI(addr) (0)
118 #endif
119 #define HILO_U64(hi, lo) ((((uint64_t)(hi)) << 32) + (lo))
120
121 #define SET_FLAG(value, mask, flag)            \
122     do {                                       \
123         (value) &= ~(mask);                    \
124         (value) |= ((flag) << (mask##_SHIFT)); \
125     } while (0)
126
127 #define GET_FLAG(value, mask)              \
128     (((value) & (mask)) >> (mask##_SHIFT))
129
130 #define GET_FIELD(value, fname)                     \
131     (((value) & (fname##_MASK)) >> (fname##_SHIFT))
132
133 #define BXE_MAX_SEGMENTS     12 /* 13-1 for parsing buffer */
134 #define BXE_TSO_MAX_SEGMENTS 32
135 #define BXE_TSO_MAX_SIZE     (65535 + sizeof(struct ether_vlan_header))
136 #define BXE_TSO_MAX_SEG_SIZE 4096
137
138 /* dropless fc FW/HW related params */
139 #define BRB_SIZE(sc)         (CHIP_IS_E3(sc) ? 1024 : 512)
140 #define MAX_AGG_QS(sc)       (CHIP_IS_E1(sc) ?                       \
141                                   ETH_MAX_AGGREGATION_QUEUES_E1 :    \
142                                   ETH_MAX_AGGREGATION_QUEUES_E1H_E2)
143 #define FW_DROP_LEVEL(sc)    (3 + MAX_SPQ_PENDING + MAX_AGG_QS(sc))
144 #define FW_PREFETCH_CNT      16
145 #define DROPLESS_FC_HEADROOM 100
146
147 /******************/
148 /* RX SGE defines */
149 /******************/
150
151 #define RX_SGE_NUM_PAGES       2 /* must be a power of 2 */
152 #define RX_SGE_TOTAL_PER_PAGE  (BCM_PAGE_SIZE / sizeof(struct eth_rx_sge))
153 #define RX_SGE_NEXT_PAGE_DESC_CNT 2
154 #define RX_SGE_USABLE_PER_PAGE (RX_SGE_TOTAL_PER_PAGE - RX_SGE_NEXT_PAGE_DESC_CNT)
155 #define RX_SGE_PER_PAGE_MASK   (RX_SGE_TOTAL_PER_PAGE - 1)
156 #define RX_SGE_TOTAL           (RX_SGE_TOTAL_PER_PAGE * RX_SGE_NUM_PAGES)
157 #define RX_SGE_USABLE          (RX_SGE_USABLE_PER_PAGE * RX_SGE_NUM_PAGES)
158 #define RX_SGE_MAX             (RX_SGE_TOTAL - 1)
159 #define RX_SGE(x)              ((x) & RX_SGE_MAX)
160
161 #define RX_SGE_NEXT(x)                                              \
162     ((((x) & RX_SGE_PER_PAGE_MASK) == (RX_SGE_USABLE_PER_PAGE - 1)) \
163      ? (x) + 1 + RX_SGE_NEXT_PAGE_DESC_CNT : (x) + 1)
164
165 #define RX_SGE_MASK_ELEM_SZ    64
166 #define RX_SGE_MASK_ELEM_SHIFT 6
167 #define RX_SGE_MASK_ELEM_MASK  ((uint64_t)RX_SGE_MASK_ELEM_SZ - 1)
168
169 /*
170  * Creates a bitmask of all ones in less significant bits.
171  * idx - index of the most significant bit in the created mask.
172  */
173 #define RX_SGE_ONES_MASK(idx)                                      \
174     (((uint64_t)0x1 << (((idx) & RX_SGE_MASK_ELEM_MASK) + 1)) - 1)
175 #define RX_SGE_MASK_ELEM_ONE_MASK ((uint64_t)(~0))
176
177 /* Number of uint64_t elements in SGE mask array. */
178 #define RX_SGE_MASK_LEN                                                \
179     ((RX_SGE_NUM_PAGES * RX_SGE_TOTAL_PER_PAGE) / RX_SGE_MASK_ELEM_SZ)
180 #define RX_SGE_MASK_LEN_MASK      (RX_SGE_MASK_LEN - 1)
181 #define RX_SGE_NEXT_MASK_ELEM(el) (((el) + 1) & RX_SGE_MASK_LEN_MASK)
182
183 /*
184  * dropless fc calculations for SGEs
185  * Number of required SGEs is the sum of two:
186  * 1. Number of possible opened aggregations (next packet for
187  *    these aggregations will probably consume SGE immidiatelly)
188  * 2. Rest of BRB blocks divided by 2 (block will consume new SGE only
189  *    after placement on BD for new TPA aggregation)
190  * Takes into account RX_SGE_NEXT_PAGE_DESC_CNT "next" elements on each page
191  */
192 #define NUM_SGE_REQ(sc)                                    \
193     (MAX_AGG_QS(sc) + (BRB_SIZE(sc) - MAX_AGG_QS(sc)) / 2)
194 #define NUM_SGE_PG_REQ(sc)                                                    \
195     ((NUM_SGE_REQ(sc) + RX_SGE_USABLE_PER_PAGE - 1) / RX_SGE_USABLE_PER_PAGE)
196 #define SGE_TH_LO(sc)                                                  \
197     (NUM_SGE_REQ(sc) + NUM_SGE_PG_REQ(sc) * RX_SGE_NEXT_PAGE_DESC_CNT)
198 #define SGE_TH_HI(sc)                      \
199     (SGE_TH_LO(sc) + DROPLESS_FC_HEADROOM)
200
201 #define PAGES_PER_SGE_SHIFT  0
202 #define PAGES_PER_SGE        (1 << PAGES_PER_SGE_SHIFT)
203 #define SGE_PAGE_SIZE        BCM_PAGE_SIZE
204 #define SGE_PAGE_SHIFT       BCM_PAGE_SHIFT
205 #define SGE_PAGE_ALIGN(addr) BCM_PAGE_ALIGN(addr)
206 #define SGE_PAGES            (SGE_PAGE_SIZE * PAGES_PER_SGE)
207 #define TPA_AGG_SIZE         min((8 * SGE_PAGES), 0xffff)
208
209 /*****************/
210 /* TX BD defines */
211 /*****************/
212
213 #define TX_BD_NUM_PAGES       16 /* must be a power of 2 */
214 #define TX_BD_TOTAL_PER_PAGE  (BCM_PAGE_SIZE / sizeof(union eth_tx_bd_types))
215 #define TX_BD_USABLE_PER_PAGE (TX_BD_TOTAL_PER_PAGE - 1)
216 #define TX_BD_TOTAL           (TX_BD_TOTAL_PER_PAGE * TX_BD_NUM_PAGES)
217 #define TX_BD_USABLE          (TX_BD_USABLE_PER_PAGE * TX_BD_NUM_PAGES)
218 #define TX_BD_MAX             (TX_BD_TOTAL - 1)
219
220 #define TX_BD_NEXT(x)                                                 \
221     ((((x) & TX_BD_USABLE_PER_PAGE) == (TX_BD_USABLE_PER_PAGE - 1)) ? \
222      ((x) + 2) : ((x) + 1))
223 #define TX_BD(x)      ((x) & TX_BD_MAX)
224 #define TX_BD_PAGE(x) (((x) & ~TX_BD_USABLE_PER_PAGE) >> 8)
225 #define TX_BD_IDX(x)  ((x) & TX_BD_USABLE_PER_PAGE)
226
227 /*
228  * Trigger pending transmits when the number of available BDs is greater
229  * than 1/8 of the total number of usable BDs.
230  */
231 #define BXE_TX_CLEANUP_THRESHOLD (TX_BD_USABLE / 8)
232 #define BXE_TX_TIMEOUT 5
233
234 /*****************/
235 /* RX BD defines */
236 /*****************/
237
238 #define RX_BD_NUM_PAGES       8 /* power of 2 */
239 #define RX_BD_TOTAL_PER_PAGE  (BCM_PAGE_SIZE / sizeof(struct eth_rx_bd))
240 #define RX_BD_NEXT_PAGE_DESC_CNT 2
241 #define RX_BD_USABLE_PER_PAGE (RX_BD_TOTAL_PER_PAGE - RX_BD_NEXT_PAGE_DESC_CNT)
242 #define RX_BD_PER_PAGE_MASK   (RX_BD_TOTAL_PER_PAGE - 1)
243 #define RX_BD_TOTAL           (RX_BD_TOTAL_PER_PAGE * RX_BD_NUM_PAGES)
244 #define RX_BD_USABLE          (RX_BD_USABLE_PER_PAGE * RX_BD_NUM_PAGES)
245 #define RX_BD_MAX             (RX_BD_TOTAL - 1)
246
247 #if 0
248 #define NUM_RX_RINGS RX_BD_NUM_PAGES
249 #define NUM_RX_BD    RX_BD_TOTAL
250 #define MAX_RX_BD    RX_BD_MAX
251 #define MAX_RX_AVAIL RX_BD_USABLE
252 #endif
253
254 #define RX_BD_NEXT(x)                                               \
255     ((((x) & RX_BD_PER_PAGE_MASK) == (RX_BD_USABLE_PER_PAGE - 1)) ? \
256      ((x) + 3) : ((x) + 1))
257 #define RX_BD(x)      ((x) & RX_BD_MAX)
258 #define RX_BD_PAGE(x) (((x) & ~RX_BD_PER_PAGE_MASK) >> 9)
259 #define RX_BD_IDX(x)  ((x) & RX_BD_PER_PAGE_MASK)
260
261 /*
262  * dropless fc calculations for BDs
263  * Number of BDs should be as number of buffers in BRB:
264  * Low threshold takes into account RX_BD_NEXT_PAGE_DESC_CNT
265  * "next" elements on each page
266  */
267 #define NUM_BD_REQ(sc) \
268     BRB_SIZE(sc)
269 #define NUM_BD_PG_REQ(sc)                                                  \
270     ((NUM_BD_REQ(sc) + RX_BD_USABLE_PER_PAGE - 1) / RX_BD_USABLE_PER_PAGE)
271 #define BD_TH_LO(sc)                                \
272     (NUM_BD_REQ(sc) +                               \
273      NUM_BD_PG_REQ(sc) * RX_BD_NEXT_PAGE_DESC_CNT + \
274      FW_DROP_LEVEL(sc))
275 #define BD_TH_HI(sc)                      \
276     (BD_TH_LO(sc) + DROPLESS_FC_HEADROOM)
277 #define MIN_RX_AVAIL(sc)                           \
278     ((sc)->dropless_fc ? BD_TH_HI(sc) + 128 : 128)
279 #define MIN_RX_SIZE_TPA_HW(sc)                         \
280     (CHIP_IS_E1(sc) ? ETH_MIN_RX_CQES_WITH_TPA_E1 :    \
281                       ETH_MIN_RX_CQES_WITH_TPA_E1H_E2)
282 #define MIN_RX_SIZE_NONTPA_HW ETH_MIN_RX_CQES_WITHOUT_TPA
283 #define MIN_RX_SIZE_TPA(sc)                         \
284     (max(MIN_RX_SIZE_TPA_HW(sc), MIN_RX_AVAIL(sc)))
285 #define MIN_RX_SIZE_NONTPA(sc)                     \
286     (max(MIN_RX_SIZE_NONTPA_HW, MIN_RX_AVAIL(sc)))
287
288 /***************/
289 /* RCQ defines */
290 /***************/
291
292 /*
293  * As long as CQE is X times bigger than BD entry we have to allocate X times
294  * more pages for CQ ring in order to keep it balanced with BD ring
295  */
296 #define CQE_BD_REL          (sizeof(union eth_rx_cqe) / \
297                              sizeof(struct eth_rx_bd))
298 #define RCQ_NUM_PAGES       (RX_BD_NUM_PAGES * CQE_BD_REL) /* power of 2 */
299 #define RCQ_TOTAL_PER_PAGE  (BCM_PAGE_SIZE / sizeof(union eth_rx_cqe))
300 #define RCQ_NEXT_PAGE_DESC_CNT 1
301 #define RCQ_USABLE_PER_PAGE (RCQ_TOTAL_PER_PAGE - RCQ_NEXT_PAGE_DESC_CNT)
302 #define RCQ_TOTAL           (RCQ_TOTAL_PER_PAGE * RCQ_NUM_PAGES)
303 #define RCQ_USABLE          (RCQ_USABLE_PER_PAGE * RCQ_NUM_PAGES)
304 #define RCQ_MAX             (RCQ_TOTAL - 1)
305
306 #define RCQ_NEXT(x)                                               \
307     ((((x) & RCQ_USABLE_PER_PAGE) == (RCQ_USABLE_PER_PAGE - 1)) ? \
308      ((x) + 1 + RCQ_NEXT_PAGE_DESC_CNT) : ((x) + 1))
309 #define RCQ(x)      ((x) & RCQ_MAX)
310 #define RCQ_PAGE(x) (((x) & ~RCQ_USABLE_PER_PAGE) >> 7)
311 #define RCQ_IDX(x)  ((x) & RCQ_USABLE_PER_PAGE)
312
313 #if 0
314 #define NUM_RCQ_RINGS RCQ_NUM_PAGES
315 #define NUM_RCQ_BD    RCQ_TOTAL
316 #define MAX_RCQ_BD    RCQ_MAX
317 #define MAX_RCQ_AVAIL RCQ_USABLE
318 #endif
319
320 /*
321  * dropless fc calculations for RCQs
322  * Number of RCQs should be as number of buffers in BRB:
323  * Low threshold takes into account RCQ_NEXT_PAGE_DESC_CNT
324  * "next" elements on each page
325  */
326 #define NUM_RCQ_REQ(sc) \
327     BRB_SIZE(sc)
328 #define NUM_RCQ_PG_REQ(sc)                                              \
329     ((NUM_RCQ_REQ(sc) + RCQ_USABLE_PER_PAGE - 1) / RCQ_USABLE_PER_PAGE)
330 #define RCQ_TH_LO(sc)                              \
331     (NUM_RCQ_REQ(sc) +                             \
332      NUM_RCQ_PG_REQ(sc) * RCQ_NEXT_PAGE_DESC_CNT + \
333      FW_DROP_LEVEL(sc))
334 #define RCQ_TH_HI(sc)                      \
335     (RCQ_TH_LO(sc) + DROPLESS_FC_HEADROOM)
336
337 /* This is needed for determening of last_max */
338 #define SUB_S16(a, b) (int16_t)((int16_t)(a) - (int16_t)(b))
339
340 #define __SGE_MASK_SET_BIT(el, bit)               \
341     do {                                          \
342         (el) = ((el) | ((uint64_t)0x1 << (bit))); \
343     } while (0)
344
345 #define __SGE_MASK_CLEAR_BIT(el, bit)                \
346     do {                                             \
347         (el) = ((el) & (~((uint64_t)0x1 << (bit)))); \
348     } while (0)
349
350 #define SGE_MASK_SET_BIT(fp, idx)                                       \
351     __SGE_MASK_SET_BIT((fp)->sge_mask[(idx) >> RX_SGE_MASK_ELEM_SHIFT], \
352                        ((idx) & RX_SGE_MASK_ELEM_MASK))
353
354 #define SGE_MASK_CLEAR_BIT(fp, idx)                                       \
355     __SGE_MASK_CLEAR_BIT((fp)->sge_mask[(idx) >> RX_SGE_MASK_ELEM_SHIFT], \
356                          ((idx) & RX_SGE_MASK_ELEM_MASK))
357
358 /* Load / Unload modes */
359 #define LOAD_NORMAL       0
360 #define LOAD_OPEN         1
361 #define LOAD_DIAG         2
362 #define LOAD_LOOPBACK_EXT 3
363 #define UNLOAD_NORMAL     0
364 #define UNLOAD_CLOSE      1
365 #define UNLOAD_RECOVERY   2
366
367 /* Some constants... */
368 //#define MAX_PATH_NUM       2
369 //#define E2_MAX_NUM_OF_VFS  64
370 //#define E1H_FUNC_MAX       8
371 //#define E2_FUNC_MAX        4   /* per path */
372 #define MAX_VNIC_NUM       4
373 #define MAX_FUNC_NUM       8   /* common to all chips */
374 //#define MAX_NDSB           HC_SB_MAX_SB_E2 /* max non-default status block */
375 #define MAX_RSS_CHAINS     16 /* a constant for HW limit */
376 #define MAX_MSI_VECTOR     8  /* a constant for HW limit */
377
378 #define ILT_NUM_PAGE_ENTRIES 3072
379 /*
380  * 57710/11 we use whole table since we have 8 functions.
381  * 57712 we have only 4 functions, but use same size per func, so only half
382  * of the table is used.
383  */
384 #define ILT_PER_FUNC        (ILT_NUM_PAGE_ENTRIES / 8)
385 #define FUNC_ILT_BASE(func) (func * ILT_PER_FUNC)
386 /*
387  * the phys address is shifted right 12 bits and has an added
388  * 1=valid bit added to the 53rd bit
389  * then since this is a wide register(TM)
390  * we split it into two 32 bit writes
391  */
392 #define ONCHIP_ADDR1(x) ((uint32_t)(((uint64_t)x >> 12) & 0xFFFFFFFF))
393 #define ONCHIP_ADDR2(x) ((uint32_t)((1 << 20) | ((uint64_t)x >> 44)))
394
395 /* L2 header size + 2*VLANs (8 bytes) + LLC SNAP (8 bytes) */
396 #define ETH_HLEN                  14
397 #define ETH_OVERHEAD              (ETH_HLEN + 8 + 8)
398 #define ETH_MIN_PACKET_SIZE       60
399 #define ETH_MAX_PACKET_SIZE       ETHERMTU /* 1500 */
400 #define ETH_MAX_JUMBO_PACKET_SIZE 9600
401 /* TCP with Timestamp Option (32) + IPv6 (40) */
402 #define ETH_MAX_TPA_HEADER_SIZE   72
403
404 /* max supported alignment is 256 (8 shift) */
405 //#define BXE_RX_ALIGN_SHIFT ((CACHE_LINE_SHIFT < 8) ? CACHE_LINE_SHIFT : 8)
406 #define BXE_RX_ALIGN_SHIFT 8
407 /* FW uses 2 cache lines alignment for start packet and size  */
408 #define BXE_FW_RX_ALIGN_START (1 << BXE_RX_ALIGN_SHIFT)
409 #define BXE_FW_RX_ALIGN_END   (1 << BXE_RX_ALIGN_SHIFT)
410
411 #define BXE_PXP_DRAM_ALIGN (BXE_RX_ALIGN_SHIFT - 5) /* XXX ??? */
412
413 struct bxe_bar {
414     struct resource    *resource;
415     int                rid;
416     bus_space_tag_t    tag;
417     bus_space_handle_t handle;
418     vm_offset_t        kva;
419 };
420
421 struct bxe_intr {
422     struct resource *resource;
423     int             rid;
424     void            *tag;
425 };
426
427 /* Used to manage DMA allocations. */
428 struct bxe_dma {
429     struct bxe_softc  *sc;
430     bus_addr_t        paddr;
431     void              *vaddr;
432     bus_dma_tag_t     tag;
433     bus_dmamap_t      map;
434     bus_dma_segment_t seg;
435     bus_size_t        size;
436     int               nseg;
437     char              msg[32];
438 };
439
440 /* attn group wiring */
441 #define MAX_DYNAMIC_ATTN_GRPS 8
442
443 struct attn_route {
444     uint32_t sig[5];
445 };
446
447 struct iro {
448     uint32_t base;
449     uint16_t m1;
450     uint16_t m2;
451     uint16_t m3;
452     uint16_t size;
453 };
454
455 union bxe_host_hc_status_block {
456     /* pointer to fp status block e2 */
457     struct host_hc_status_block_e2  *e2_sb;
458     /* pointer to fp status block e1x */
459     struct host_hc_status_block_e1x *e1x_sb;
460 };
461
462 union bxe_db_prod {
463     struct doorbell_set_prod data;
464     uint32_t                 raw;
465 };
466
467 struct bxe_sw_tx_bd {
468     struct mbuf  *m;
469     bus_dmamap_t m_map;
470     uint16_t     first_bd;
471     uint8_t      flags;
472 /* set on the first BD descriptor when there is a split BD */
473 #define BXE_TSO_SPLIT_BD (1 << 0)
474 };
475
476 struct bxe_sw_rx_bd {
477     struct mbuf  *m;
478     bus_dmamap_t m_map;
479 };
480
481 struct bxe_sw_tpa_info {
482     struct bxe_sw_rx_bd bd;
483     bus_dma_segment_t   seg;
484     uint8_t             state;
485 #define BXE_TPA_STATE_START 1
486 #define BXE_TPA_STATE_STOP  2
487     uint8_t             placement_offset;
488     uint16_t            parsing_flags;
489     uint16_t            vlan_tag;
490     uint16_t            len_on_bd;
491 };
492
493 /*
494  * This is the HSI fastpath data structure. There can be up to MAX_RSS_CHAIN
495  * instances of the fastpath structure when using multiple queues.
496  */
497 struct bxe_fastpath {
498     /* pointer back to parent structure */
499     struct bxe_softc *sc;
500
501     struct mtx tx_mtx;
502     char       tx_mtx_name[32];
503     struct mtx rx_mtx;
504     char       rx_mtx_name[32];
505
506 #define BXE_FP_TX_LOCK(fp)        mtx_lock(&fp->tx_mtx)
507 #define BXE_FP_TX_UNLOCK(fp)      mtx_unlock(&fp->tx_mtx)
508 #define BXE_FP_TX_LOCK_ASSERT(fp) mtx_assert(&fp->tx_mtx, MA_OWNED)
509
510 #define BXE_FP_RX_LOCK(fp)        mtx_lock(&fp->rx_mtx)
511 #define BXE_FP_RX_UNLOCK(fp)      mtx_unlock(&fp->rx_mtx)
512 #define BXE_FP_RX_LOCK_ASSERT(fp) mtx_assert(&fp->rx_mtx, MA_OWNED)
513
514     /* status block */
515     struct bxe_dma                 sb_dma;
516     union bxe_host_hc_status_block status_block;
517
518     /* transmit chain (tx bds) */
519     struct bxe_dma        tx_dma;
520     union eth_tx_bd_types *tx_chain;
521
522     /* receive chain (rx bds) */
523     struct bxe_dma   rx_dma;
524     struct eth_rx_bd *rx_chain;
525
526     /* receive completion queue chain (rcq bds) */
527     struct bxe_dma   rcq_dma;
528     union eth_rx_cqe *rcq_chain;
529
530     /* receive scatter/gather entry chain (for TPA) */
531     struct bxe_dma    rx_sge_dma;
532     struct eth_rx_sge *rx_sge_chain;
533
534     /* tx mbufs */
535     bus_dma_tag_t       tx_mbuf_tag;
536     struct bxe_sw_tx_bd tx_mbuf_chain[TX_BD_TOTAL];
537
538     /* rx mbufs */
539     bus_dma_tag_t       rx_mbuf_tag;
540     struct bxe_sw_rx_bd rx_mbuf_chain[RX_BD_TOTAL];
541     bus_dmamap_t        rx_mbuf_spare_map;
542
543     /* rx sge mbufs */
544     bus_dma_tag_t       rx_sge_mbuf_tag;
545     struct bxe_sw_rx_bd rx_sge_mbuf_chain[RX_SGE_TOTAL];
546     bus_dmamap_t        rx_sge_mbuf_spare_map;
547
548     /* rx tpa mbufs (use the larger size for TPA queue length) */
549     int                    tpa_enable; /* disabled per fastpath upon error */
550     struct bxe_sw_tpa_info rx_tpa_info[ETH_MAX_AGGREGATION_QUEUES_E1H_E2];
551     bus_dmamap_t           rx_tpa_info_mbuf_spare_map;
552     uint64_t               rx_tpa_queue_used;
553 #if 0
554     bus_dmamap_t      rx_tpa_mbuf_map[ETH_MAX_AGGREGATION_QUEUES_E1H_E2];
555     bus_dmamap_t      rx_tpa_mbuf_spare_map;
556     struct mbuf       *rx_tpa_mbuf_ptr[ETH_MAX_AGGREGATION_QUEUES_E1H_E2];
557     bus_dma_segment_t rx_tpa_mbuf_segs[ETH_MAX_AGGREGATION_QUEUES_E1H_E2];
558
559     uint8_t tpa_state[ETH_MAX_AGGREGATION_QUEUES_E1H_E2];
560 #endif
561
562     uint16_t *sb_index_values;
563     uint16_t *sb_running_index;
564     uint32_t ustorm_rx_prods_offset;
565
566     uint8_t igu_sb_id; /* status block number in HW */
567     uint8_t fw_sb_id;  /* status block number in FW */
568
569     uint32_t rx_buf_size;
570     int mbuf_alloc_size;
571
572     int state;
573 #define BXE_FP_STATE_CLOSED  0x01
574 #define BXE_FP_STATE_IRQ     0x02
575 #define BXE_FP_STATE_OPENING 0x04
576 #define BXE_FP_STATE_OPEN    0x08
577 #define BXE_FP_STATE_HALTING 0x10
578 #define BXE_FP_STATE_HALTED  0x20
579
580     /* reference back to this fastpath queue number */
581     uint8_t index; /* this is also the 'cid' */
582 #define FP_IDX(fp) (fp->index)
583
584     /* interrupt taskqueue (fast) */
585     struct task      tq_task;
586     struct taskqueue *tq;
587     char             tq_name[32];
588
589     /* ethernet client ID (each fastpath set of RX/TX/CQE is a client) */
590     uint8_t cl_id;
591 #define FP_CL_ID(fp) (fp->cl_id)
592     uint8_t cl_qzone_id;
593
594     uint16_t fp_hc_idx;
595
596     /* driver copy of the receive buffer descriptor prod/cons indices */
597     uint16_t rx_bd_prod;
598     uint16_t rx_bd_cons;
599
600     /* driver copy of the receive completion queue prod/cons indices */
601     uint16_t rx_cq_prod;
602     uint16_t rx_cq_cons;
603
604     union bxe_db_prod tx_db;
605
606     /* Transmit packet producer index (used in eth_tx_bd). */
607     uint16_t tx_pkt_prod;
608     uint16_t tx_pkt_cons;
609
610     /* Transmit buffer descriptor producer index. */
611     uint16_t tx_bd_prod;
612     uint16_t tx_bd_cons;
613
614 #if 0
615     /* status block number in hardware */
616     uint8_t sb_id;
617 #define FP_SB_ID(fp) (fp->sb_id)
618
619     /* driver copy of the fastpath CSTORM/USTORM indices */
620     uint16_t fp_c_idx;
621     uint16_t fp_u_idx;
622 #endif
623
624     uint64_t sge_mask[RX_SGE_MASK_LEN];
625     uint16_t rx_sge_prod;
626
627     struct tstorm_per_queue_stats old_tclient;
628     struct ustorm_per_queue_stats old_uclient;
629     struct xstorm_per_queue_stats old_xclient;
630     struct bxe_eth_q_stats        eth_q_stats;
631     struct bxe_eth_q_stats_old    eth_q_stats_old;
632
633     /* Pointer to the receive consumer in the status block */
634     uint16_t *rx_cq_cons_sb;
635
636     /* Pointer to the transmit consumer in the status block */
637     uint16_t *tx_cons_sb;
638
639     /* transmit timeout until chip reset */
640     int watchdog_timer;
641
642     /* Free/used buffer descriptor counters. */
643     //uint16_t used_tx_bd;
644
645     /* Last maximal completed SGE */
646     uint16_t last_max_sge;
647
648     //uint16_t rx_sge_free_idx;
649
650     //uint8_t segs;
651
652 #if __FreeBSD_version >= 800000
653 #define BXE_BR_SIZE 4096
654     struct buf_ring *tx_br;
655 #endif
656 }; /* struct bxe_fastpath */
657
658 /* sriov XXX */
659 #define BXE_MAX_NUM_OF_VFS 64
660 #define BXE_VF_CID_WND     0
661 #define BXE_CIDS_PER_VF    (1 << BXE_VF_CID_WND)
662 #define BXE_CLIENTS_PER_VF 1
663 #define BXE_FIRST_VF_CID   256
664 #define BXE_VF_CIDS        (BXE_MAX_NUM_OF_VFS * BXE_CIDS_PER_VF)
665 #define BXE_VF_ID_INVALID  0xFF
666 #define IS_SRIOV(sc) 0
667
668 #define GET_NUM_VFS_PER_PATH(sc) 0
669 #define GET_NUM_VFS_PER_PF(sc)   0
670
671 /* maximum number of fast-path interrupt contexts */
672 #define FP_SB_MAX_E1x 16
673 #define FP_SB_MAX_E2  HC_SB_MAX_SB_E2
674
675 union cdu_context {
676     struct eth_context eth;
677     char pad[1024];
678 };
679
680 /* CDU host DB constants */
681 #define CDU_ILT_PAGE_SZ_HW 2
682 #define CDU_ILT_PAGE_SZ    (8192 << CDU_ILT_PAGE_SZ_HW) /* 32K */
683 #define ILT_PAGE_CIDS      (CDU_ILT_PAGE_SZ / sizeof(union cdu_context))
684
685 #define CNIC_ISCSI_CID_MAX 256
686 #define CNIC_FCOE_CID_MAX  2048
687 #define CNIC_CID_MAX       (CNIC_ISCSI_CID_MAX + CNIC_FCOE_CID_MAX)
688 #define CNIC_ILT_LINES     DIV_ROUND_UP(CNIC_CID_MAX, ILT_PAGE_CIDS)
689
690 #define QM_ILT_PAGE_SZ_HW  0
691 #define QM_ILT_PAGE_SZ     (4096 << QM_ILT_PAGE_SZ_HW) /* 4K */
692 #define QM_CID_ROUND       1024
693
694 /* TM (timers) host DB constants */
695 #define TM_ILT_PAGE_SZ_HW  0
696 #define TM_ILT_PAGE_SZ     (4096 << TM_ILT_PAGE_SZ_HW) /* 4K */
697 /*#define TM_CONN_NUM        (CNIC_STARTING_CID+CNIC_ISCSI_CXT_MAX) */
698 #define TM_CONN_NUM        1024
699 #define TM_ILT_SZ          (8 * TM_CONN_NUM)
700 #define TM_ILT_LINES       DIV_ROUND_UP(TM_ILT_SZ, TM_ILT_PAGE_SZ)
701
702 /* SRC (Searcher) host DB constants */
703 #define SRC_ILT_PAGE_SZ_HW 0
704 #define SRC_ILT_PAGE_SZ    (4096 << SRC_ILT_PAGE_SZ_HW) /* 4K */
705 #define SRC_HASH_BITS      10
706 #define SRC_CONN_NUM       (1 << SRC_HASH_BITS) /* 1024 */
707 #define SRC_ILT_SZ         (sizeof(struct src_ent) * SRC_CONN_NUM)
708 #define SRC_T2_SZ          SRC_ILT_SZ
709 #define SRC_ILT_LINES      DIV_ROUND_UP(SRC_ILT_SZ, SRC_ILT_PAGE_SZ)
710
711 struct hw_context {
712     struct bxe_dma    vcxt_dma;
713     union cdu_context *vcxt;
714     //bus_addr_t        cxt_mapping;
715     size_t            size;
716 };
717
718 #define SM_RX_ID 0
719 #define SM_TX_ID 1
720
721 /* defines for multiple tx priority indices */
722 #define FIRST_TX_ONLY_COS_INDEX 1
723 #define FIRST_TX_COS_INDEX      0
724
725 #define CID_TO_FP(cid, sc) ((cid) % BXE_NUM_NON_CNIC_QUEUES(sc))
726
727 #define HC_INDEX_ETH_RX_CQ_CONS       1
728 #define HC_INDEX_OOO_TX_CQ_CONS       4
729 #define HC_INDEX_ETH_TX_CQ_CONS_COS0  5
730 #define HC_INDEX_ETH_TX_CQ_CONS_COS1  6
731 #define HC_INDEX_ETH_TX_CQ_CONS_COS2  7
732 #define HC_INDEX_ETH_FIRST_TX_CQ_CONS HC_INDEX_ETH_TX_CQ_CONS_COS0
733
734 /* congestion management fairness mode */
735 #define CMNG_FNS_NONE   0
736 #define CMNG_FNS_MINMAX 1
737
738 /* CMNG constants, as derived from system spec calculations */
739 /* default MIN rate in case VNIC min rate is configured to zero - 100Mbps */
740 #define DEF_MIN_RATE 100
741 /* resolution of the rate shaping timer - 400 usec */
742 #define RS_PERIODIC_TIMEOUT_USEC 400
743 /* number of bytes in single QM arbitration cycle -
744  * coefficient for calculating the fairness timer */
745 #define QM_ARB_BYTES 160000
746 /* resolution of Min algorithm 1:100 */
747 #define MIN_RES 100
748 /* how many bytes above threshold for the minimal credit of Min algorithm*/
749 #define MIN_ABOVE_THRESH 32768
750 /* fairness algorithm integration time coefficient -
751  * for calculating the actual Tfair */
752 #define T_FAIR_COEF ((MIN_ABOVE_THRESH + QM_ARB_BYTES) * 8 * MIN_RES)
753 /* memory of fairness algorithm - 2 cycles */
754 #define FAIR_MEM 2
755
756 #define HC_SEG_ACCESS_DEF   0 /* Driver decision 0-3 */
757 #define HC_SEG_ACCESS_ATTN  4
758 #define HC_SEG_ACCESS_NORM  0 /* Driver decision 0-1 */
759
760 /*
761  * The total number of L2 queues, MSIX vectors and HW contexts (CIDs) is
762  * control by the number of fast-path status blocks supported by the
763  * device (HW/FW). Each fast-path status block (FP-SB) aka non-default
764  * status block represents an independent interrupts context that can
765  * serve a regular L2 networking queue. However special L2 queues such
766  * as the FCoE queue do not require a FP-SB and other components like
767  * the CNIC may consume FP-SB reducing the number of possible L2 queues
768  *
769  * If the maximum number of FP-SB available is X then:
770  * a. If CNIC is supported it consumes 1 FP-SB thus the max number of
771  *    regular L2 queues is Y=X-1
772  * b. in MF mode the actual number of L2 queues is Y= (X-1/MF_factor)
773  * c. If the FCoE L2 queue is supported the actual number of L2 queues
774  *    is Y+1
775  * d. The number of irqs (MSIX vectors) is either Y+1 (one extra for
776  *    slow-path interrupts) or Y+2 if CNIC is supported (one additional
777  *    FP interrupt context for the CNIC).
778  * e. The number of HW context (CID count) is always X or X+1 if FCoE
779  *    L2 queue is supported. the cid for the FCoE L2 queue is always X.
780  *
781  * So this is quite simple for now as no ULPs are supported yet. :-)
782  */
783 #define BXE_NUM_QUEUES(sc)          ((sc)->num_queues)
784 #define BXE_NUM_ETH_QUEUES(sc)      BXE_NUM_QUEUES(sc)
785 #define BXE_NUM_NON_CNIC_QUEUES(sc) BXE_NUM_QUEUES(sc)
786 #define BXE_NUM_RX_QUEUES(sc)       BXE_NUM_QUEUES(sc)
787
788 #define FOR_EACH_QUEUE(sc, var)                          \
789     for ((var) = 0; (var) < BXE_NUM_QUEUES(sc); (var)++)
790
791 #define FOR_EACH_NONDEFAULT_QUEUE(sc, var)               \
792     for ((var) = 1; (var) < BXE_NUM_QUEUES(sc); (var)++)
793
794 #define FOR_EACH_ETH_QUEUE(sc, var)                          \
795     for ((var) = 0; (var) < BXE_NUM_ETH_QUEUES(sc); (var)++)
796
797 #define FOR_EACH_NONDEFAULT_ETH_QUEUE(sc, var)               \
798     for ((var) = 1; (var) < BXE_NUM_ETH_QUEUES(sc); (var)++)
799
800 #define FOR_EACH_COS_IN_TX_QUEUE(sc, var)           \
801     for ((var) = 0; (var) < (sc)->max_cos; (var)++)
802
803 #define FOR_EACH_CNIC_QUEUE(sc, var)     \
804     for ((var) = BXE_NUM_ETH_QUEUES(sc); \
805          (var) < BXE_NUM_QUEUES(sc);     \
806          (var)++)
807
808 enum {
809     OOO_IDX_OFFSET,
810     FCOE_IDX_OFFSET,
811     FWD_IDX_OFFSET,
812 };
813
814 #define FCOE_IDX(sc)              (BXE_NUM_NON_CNIC_QUEUES(sc) + FCOE_IDX_OFFSET)
815 #define bxe_fcoe_fp(sc)           (&sc->fp[FCOE_IDX(sc)])
816 #define bxe_fcoe(sc, var)         (bxe_fcoe_fp(sc)->var)
817 #define bxe_fcoe_inner_sp_obj(sc) (&sc->sp_objs[FCOE_IDX(sc)])
818 #define bxe_fcoe_sp_obj(sc, var)  (bxe_fcoe_inner_sp_obj(sc)->var)
819 #define bxe_fcoe_tx(sc, var)      (bxe_fcoe_fp(sc)->txdata_ptr[FIRST_TX_COS_INDEX]->var)
820
821 #define OOO_IDX(sc)               (BXE_NUM_NON_CNIC_QUEUES(sc) + OOO_IDX_OFFSET)
822 #define bxe_ooo_fp(sc)            (&sc->fp[OOO_IDX(sc)])
823 #define bxe_ooo(sc, var)          (bxe_ooo_fp(sc)->var)
824 #define bxe_ooo_inner_sp_obj(sc)  (&sc->sp_objs[OOO_IDX(sc)])
825 #define bxe_ooo_sp_obj(sc, var)   (bxe_ooo_inner_sp_obj(sc)->var)
826
827 #define FWD_IDX(sc)               (BXE_NUM_NON_CNIC_QUEUES(sc) + FWD_IDX_OFFSET)
828 #define bxe_fwd_fp(sc)            (&sc->fp[FWD_IDX(sc)])
829 #define bxe_fwd(sc, var)          (bxe_fwd_fp(sc)->var)
830 #define bxe_fwd_inner_sp_obj(sc)  (&sc->sp_objs[FWD_IDX(sc)])
831 #define bxe_fwd_sp_obj(sc, var)   (bxe_fwd_inner_sp_obj(sc)->var)
832 #define bxe_fwd_txdata(fp)        (fp->txdata_ptr[FIRST_TX_COS_INDEX])
833
834 #define IS_ETH_FP(fp)    ((fp)->index < BXE_NUM_ETH_QUEUES((fp)->sc))
835 #define IS_FCOE_FP(fp)   ((fp)->index == FCOE_IDX((fp)->sc))
836 #define IS_FCOE_IDX(idx) ((idx) == FCOE_IDX(sc))
837 #define IS_FWD_FP(fp)    ((fp)->index == FWD_IDX((fp)->sc))
838 #define IS_FWD_IDX(idx)  ((idx) == FWD_IDX(sc))
839 #define IS_OOO_FP(fp)    ((fp)->index == OOO_IDX((fp)->sc))
840 #define IS_OOO_IDX(idx)  ((idx) == OOO_IDX(sc))
841
842 enum {
843     BXE_PORT_QUERY_IDX,
844     BXE_PF_QUERY_IDX,
845     BXE_FCOE_QUERY_IDX,
846     BXE_FIRST_QUEUE_QUERY_IDX,
847 };
848
849 struct bxe_fw_stats_req {
850     struct stats_query_header hdr;
851     struct stats_query_entry  query[FP_SB_MAX_E1x +
852                                     BXE_FIRST_QUEUE_QUERY_IDX];
853 };
854
855 struct bxe_fw_stats_data {
856     struct stats_counter          storm_counters;
857     struct per_port_stats         port;
858     struct per_pf_stats           pf;
859     //struct fcoe_statistics_params fcoe;
860     struct per_queue_stats        queue_stats[1];
861 };
862
863 /* IGU MSIX STATISTICS on 57712: 64 for VFs; 4 for PFs; 4 for Attentions */
864 #define BXE_IGU_STAS_MSG_VF_CNT 64
865 #define BXE_IGU_STAS_MSG_PF_CNT 4
866
867 #define MAX_DMAE_C 8
868
869 /*
870  * For the main interface up/down code paths, a not-so-fine-grained CORE
871  * mutex lock is used. Inside this code are various calls to kernel routines
872  * that can cause a sleep to occur. Namely memory allocations and taskqueue
873  * handling. If using an MTX lock we are *not* allowed to sleep but we can
874  * with an SX lock. This define forces the CORE lock to use and SX lock.
875  * Undefine this and an MTX lock will be used instead. Note that the IOCTL
876  * path can cause problems since it's called by a non-sleepable thread. To
877  * alleviate a potential sleep, any IOCTL processing that results in the
878  * chip/interface being started/stopped/reinitialized, the actual work is
879  * offloaded to a taskqueue.
880  */
881 #define BXE_CORE_LOCK_SX
882
883 /*
884  * This is the slowpath data structure. It is mapped into non-paged memory
885  * so that the hardware can access it's contents directly and must be page
886  * aligned.
887  */
888 struct bxe_slowpath {
889
890 #if 0
891     /*
892      * The cdu_context array MUST be the first element in this
893      * structure. It is used during the leading edge ramrod
894      * operation.
895      */
896     union cdu_context context[MAX_CONTEXT];
897
898     /* Used as a DMA source for MAC configuration. */
899     struct mac_configuration_cmd    mac_config;
900     struct mac_configuration_cmd    mcast_config;
901 #endif
902
903     /* used by the DMAE command executer */
904     struct dmae_command dmae[MAX_DMAE_C];
905
906     /* statistics completion */
907     uint32_t stats_comp;
908
909     /* firmware defined statistics blocks */
910     union mac_stats        mac_stats;
911     struct nig_stats       nig_stats;
912     struct host_port_stats port_stats;
913     struct host_func_stats func_stats;
914     //struct host_func_stats func_stats_base;
915
916     /* DMAE completion value and data source/sink */
917     uint32_t wb_comp;
918     uint32_t wb_data[4];
919
920     union {
921         struct mac_configuration_cmd          e1x;
922         struct eth_classify_rules_ramrod_data e2;
923     } mac_rdata;
924
925     union {
926         struct tstorm_eth_mac_filter_config e1x;
927         struct eth_filter_rules_ramrod_data e2;
928     } rx_mode_rdata;
929
930     struct eth_rss_update_ramrod_data rss_rdata;
931
932     union {
933         struct mac_configuration_cmd           e1;
934         struct eth_multicast_rules_ramrod_data e2;
935     } mcast_rdata;
936
937     union {
938         struct function_start_data        func_start;
939         struct flow_control_configuration pfc_config; /* for DCBX ramrod */
940     } func_rdata;
941
942     /* Queue State related ramrods */
943     union {
944         struct client_init_ramrod_data   init_data;
945         struct client_update_ramrod_data update_data;
946     } q_rdata;
947
948     /*
949      * AFEX ramrod can not be a part of func_rdata union because these
950      * events might arrive in parallel to other events from func_rdata.
951      * If they were defined in the same union the data can get corrupted.
952      */
953     struct afex_vif_list_ramrod_data func_afex_rdata;
954
955     union drv_info_to_mcp drv_info_to_mcp;
956 }; /* struct bxe_slowpath */
957
958 /*
959  * Port specifc data structure.
960  */
961 struct bxe_port {
962     /*
963      * Port Management Function (for 57711E only).
964      * When this field is set the driver instance is
965      * responsible for managing port specifc
966      * configurations such as handling link attentions.
967      */
968     uint32_t pmf;
969
970     /* Ethernet maximum transmission unit. */
971     uint16_t ether_mtu;
972
973     uint32_t link_config[ELINK_LINK_CONFIG_SIZE];
974
975     uint32_t ext_phy_config;
976
977     /* Port feature config.*/
978     uint32_t config;
979
980     /* Defines the features supported by the PHY. */
981     uint32_t supported[ELINK_LINK_CONFIG_SIZE];
982
983     /* Defines the features advertised by the PHY. */
984     uint32_t advertising[ELINK_LINK_CONFIG_SIZE];
985 #define ADVERTISED_10baseT_Half    (1 << 1)
986 #define ADVERTISED_10baseT_Full    (1 << 2)
987 #define ADVERTISED_100baseT_Half   (1 << 3)
988 #define ADVERTISED_100baseT_Full   (1 << 4)
989 #define ADVERTISED_1000baseT_Half  (1 << 5)
990 #define ADVERTISED_1000baseT_Full  (1 << 6)
991 #define ADVERTISED_TP              (1 << 7)
992 #define ADVERTISED_FIBRE           (1 << 8)
993 #define ADVERTISED_Autoneg         (1 << 9)
994 #define ADVERTISED_Asym_Pause      (1 << 10)
995 #define ADVERTISED_Pause           (1 << 11)
996 #define ADVERTISED_2500baseX_Full  (1 << 15)
997 #define ADVERTISED_10000baseT_Full (1 << 16)
998
999     uint32_t    phy_addr;
1000
1001     /* Used to synchronize phy accesses. */
1002     struct mtx  phy_mtx;
1003     char        phy_mtx_name[32];
1004
1005 #define BXE_PHY_LOCK(sc)          mtx_lock(&sc->port.phy_mtx)
1006 #define BXE_PHY_UNLOCK(sc)        mtx_unlock(&sc->port.phy_mtx)
1007 #define BXE_PHY_LOCK_ASSERT(sc)   mtx_assert(&sc->port.phy_mtx, MA_OWNED)
1008
1009     /*
1010      * MCP scratchpad address for port specific statistics.
1011      * The device is responsible for writing statistcss
1012      * back to the MCP for use with management firmware such
1013      * as UMP/NC-SI.
1014      */
1015     uint32_t port_stx;
1016
1017     struct nig_stats old_nig_stats;
1018 }; /* struct bxe_port */
1019
1020 struct bxe_mf_info {
1021     uint32_t mf_config[E1HVN_MAX];
1022
1023     uint32_t vnics_per_port;   /* 1, 2 or 4 */
1024     uint32_t multi_vnics_mode; /* can be set even if vnics_per_port = 1 */
1025     uint32_t path_has_ovlan;   /* MF mode in the path (can be different than the MF mode of the function */
1026
1027 #define IS_MULTI_VNIC(sc)  ((sc)->devinfo.mf_info.multi_vnics_mode)
1028 #define VNICS_PER_PORT(sc) ((sc)->devinfo.mf_info.vnics_per_port)
1029 #define VNICS_PER_PATH(sc)                                  \
1030     ((sc)->devinfo.mf_info.vnics_per_port *                 \
1031      ((CHIP_PORT_MODE(sc) == CHIP_4_PORT_MODE) ? 2 : 1 ))
1032
1033     uint8_t min_bw[MAX_VNIC_NUM];
1034     uint8_t max_bw[MAX_VNIC_NUM];
1035
1036     uint16_t ext_id; /* vnic outer vlan or VIF ID */
1037 #define VALID_OVLAN(ovlan) ((ovlan) <= 4096)
1038 #define INVALID_VIF_ID 0xFFFF
1039 #define OVLAN(sc) ((sc)->devinfo.mf_info.ext_id)
1040 #define VIF_ID(sc) ((sc)->devinfo.mf_info.ext_id)
1041
1042     uint16_t default_vlan;
1043 #define NIV_DEFAULT_VLAN(sc) ((sc)->devinfo.mf_info.default_vlan)
1044
1045     uint8_t niv_allowed_priorities;
1046 #define NIV_ALLOWED_PRIORITIES(sc) ((sc)->devinfo.mf_info.niv_allowed_priorities)
1047
1048     uint8_t niv_default_cos;
1049 #define NIV_DEFAULT_COS(sc) ((sc)->devinfo.mf_info.niv_default_cos)
1050
1051     uint8_t niv_mba_enabled;
1052
1053     enum mf_cfg_afex_vlan_mode afex_vlan_mode;
1054 #define AFEX_VLAN_MODE(sc) ((sc)->devinfo.mf_info.afex_vlan_mode)
1055     int                        afex_def_vlan_tag;
1056     uint32_t                   pending_max;
1057
1058     uint16_t flags;
1059 #define MF_INFO_VALID_MAC       0x0001
1060
1061     uint8_t mf_mode; /* Switch-Dependent or Switch-Independent */
1062 #define IS_MF(sc)                        \
1063     (IS_MULTI_VNIC(sc) &&                \
1064      ((sc)->devinfo.mf_info.mf_mode != 0))
1065 #define IS_MF_SD(sc)                                     \
1066     (IS_MULTI_VNIC(sc) &&                                \
1067      ((sc)->devinfo.mf_info.mf_mode == MULTI_FUNCTION_SD))
1068 #define IS_MF_SI(sc)                                     \
1069     (IS_MULTI_VNIC(sc) &&                                \
1070      ((sc)->devinfo.mf_info.mf_mode == MULTI_FUNCTION_SI))
1071 #define IS_MF_AFEX(sc)                              \
1072     (IS_MULTI_VNIC(sc) &&                           \
1073      ((sc)->devinfo.mf_info.mf_mode == MULTI_FUNCTION_AFEX))
1074 #define IS_MF_SD_MODE(sc)   IS_MF_SD(sc)
1075 #define IS_MF_SI_MODE(sc)   IS_MF_SI(sc)
1076 #define IS_MF_AFEX_MODE(sc) IS_MF_AFEX(sc)
1077
1078     uint32_t mf_protos_supported;
1079     #define MF_PROTO_SUPPORT_ETHERNET 0x1
1080     #define MF_PROTO_SUPPORT_ISCSI    0x2
1081     #define MF_PROTO_SUPPORT_FCOE     0x4
1082 }; /* struct bxe_mf_info */
1083
1084 /* Device information data structure. */
1085 struct bxe_devinfo {
1086     /* PCIe info */
1087     uint16_t vendor_id;
1088     uint16_t device_id;
1089     uint16_t subvendor_id;
1090     uint16_t subdevice_id;
1091
1092     /*
1093      * chip_id = 0b'CCCCCCCCCCCCCCCCRRRRMMMMMMMMBBBB'
1094      *   C = Chip Number   (bits 16-31)
1095      *   R = Chip Revision (bits 12-15)
1096      *   M = Chip Metal    (bits 4-11)
1097      *   B = Chip Bond ID  (bits 0-3)
1098      */
1099     uint32_t chip_id;
1100 #define CHIP_ID(sc)           ((sc)->devinfo.chip_id & 0xffff0000)
1101 #define CHIP_NUM(sc)          ((sc)->devinfo.chip_id >> 16)
1102 /* device ids */
1103 #define CHIP_NUM_57710        0x164e
1104 #define CHIP_NUM_57711        0x164f
1105 #define CHIP_NUM_57711E       0x1650
1106 #define CHIP_NUM_57712        0x1662
1107 #define CHIP_NUM_57712_MF     0x1663
1108 #define CHIP_NUM_57712_VF     0x166f
1109 #define CHIP_NUM_57800        0x168a
1110 #define CHIP_NUM_57800_MF     0x16a5
1111 #define CHIP_NUM_57800_VF     0x16a9
1112 #define CHIP_NUM_57810        0x168e
1113 #define CHIP_NUM_57810_MF     0x16ae
1114 #define CHIP_NUM_57810_VF     0x16af
1115 #define CHIP_NUM_57811        0x163d
1116 #define CHIP_NUM_57811_MF     0x163e
1117 #define CHIP_NUM_57811_VF     0x163f
1118 #define CHIP_NUM_57840_OBS    0x168d
1119 #define CHIP_NUM_57840_OBS_MF 0x16ab
1120 #define CHIP_NUM_57840_4_10   0x16a1
1121 #define CHIP_NUM_57840_2_20   0x16a2
1122 #define CHIP_NUM_57840_MF     0x16a4
1123 #define CHIP_NUM_57840_VF     0x16ad
1124
1125 #define CHIP_REV_SHIFT      12
1126 #define CHIP_REV_MASK       (0xF << CHIP_REV_SHIFT)
1127 #define CHIP_REV(sc)        ((sc)->devinfo.chip_id & CHIP_REV_MASK)
1128
1129 #define CHIP_REV_Ax         (0x0 << CHIP_REV_SHIFT)
1130 #define CHIP_REV_Bx         (0x1 << CHIP_REV_SHIFT)
1131 #define CHIP_REV_Cx         (0x2 << CHIP_REV_SHIFT)
1132
1133 #define CHIP_REV_IS_SLOW(sc)    \
1134     (CHIP_REV(sc) > 0x00005000)
1135 #define CHIP_REV_IS_FPGA(sc)                              \
1136     (CHIP_REV_IS_SLOW(sc) && (CHIP_REV(sc) & 0x00001000))
1137 #define CHIP_REV_IS_EMUL(sc)                               \
1138     (CHIP_REV_IS_SLOW(sc) && !(CHIP_REV(sc) & 0x00001000))
1139 #define CHIP_REV_IS_ASIC(sc) \
1140     (!CHIP_REV_IS_SLOW(sc))
1141
1142 #define CHIP_METAL(sc)      ((sc->devinfo.chip_id) & 0x00000ff0)
1143 #define CHIP_BOND_ID(sc)    ((sc->devinfo.chip_id) & 0x0000000f)
1144
1145 #define CHIP_IS_E1(sc)      (CHIP_NUM(sc) == CHIP_NUM_57710)
1146 #define CHIP_IS_57710(sc)   (CHIP_NUM(sc) == CHIP_NUM_57710)
1147 #define CHIP_IS_57711(sc)   (CHIP_NUM(sc) == CHIP_NUM_57711)
1148 #define CHIP_IS_57711E(sc)  (CHIP_NUM(sc) == CHIP_NUM_57711E)
1149 #define CHIP_IS_E1H(sc)     ((CHIP_IS_57711(sc)) || \
1150                              (CHIP_IS_57711E(sc)))
1151 #define CHIP_IS_E1x(sc)     (CHIP_IS_E1((sc)) || \
1152                              CHIP_IS_E1H((sc)))
1153
1154 #define CHIP_IS_57712(sc)    (CHIP_NUM(sc) == CHIP_NUM_57712)
1155 #define CHIP_IS_57712_MF(sc) (CHIP_NUM(sc) == CHIP_NUM_57712_MF)
1156 #define CHIP_IS_57712_VF(sc) (CHIP_NUM(sc) == CHIP_NUM_57712_VF)
1157 #define CHIP_IS_E2(sc)       (CHIP_IS_57712(sc) ||  \
1158                               CHIP_IS_57712_MF(sc))
1159
1160 #define CHIP_IS_57800(sc)    (CHIP_NUM(sc) == CHIP_NUM_57800)
1161 #define CHIP_IS_57800_MF(sc) (CHIP_NUM(sc) == CHIP_NUM_57800_MF)
1162 #define CHIP_IS_57800_VF(sc) (CHIP_NUM(sc) == CHIP_NUM_57800_VF)
1163 #define CHIP_IS_57810(sc)    (CHIP_NUM(sc) == CHIP_NUM_57810)
1164 #define CHIP_IS_57810_MF(sc) (CHIP_NUM(sc) == CHIP_NUM_57810_MF)
1165 #define CHIP_IS_57810_VF(sc) (CHIP_NUM(sc) == CHIP_NUM_57810_VF)
1166 #define CHIP_IS_57811(sc)    (CHIP_NUM(sc) == CHIP_NUM_57811)
1167 #define CHIP_IS_57811_MF(sc) (CHIP_NUM(sc) == CHIP_NUM_57811_MF)
1168 #define CHIP_IS_57811_VF(sc) (CHIP_NUM(sc) == CHIP_NUM_57811_VF)
1169 #define CHIP_IS_57840(sc)    ((CHIP_NUM(sc) == CHIP_NUM_57840_OBS)  || \
1170                               (CHIP_NUM(sc) == CHIP_NUM_57840_4_10) || \
1171                               (CHIP_NUM(sc) == CHIP_NUM_57840_2_20))
1172 #define CHIP_IS_57840_MF(sc) ((CHIP_NUM(sc) == CHIP_NUM_57840_OBS_MF) || \
1173                               (CHIP_NUM(sc) == CHIP_NUM_57840_MF))
1174 #define CHIP_IS_57840_VF(sc) (CHIP_NUM(sc) == CHIP_NUM_57840_VF)
1175
1176 #define CHIP_IS_E3(sc)      (CHIP_IS_57800(sc)    || \
1177                              CHIP_IS_57800_MF(sc) || \
1178                              CHIP_IS_57800_VF(sc) || \
1179                              CHIP_IS_57810(sc)    || \
1180                              CHIP_IS_57810_MF(sc) || \
1181                              CHIP_IS_57810_VF(sc) || \
1182                              CHIP_IS_57811(sc)    || \
1183                              CHIP_IS_57811_MF(sc) || \
1184                              CHIP_IS_57811_VF(sc) || \
1185                              CHIP_IS_57840(sc)    || \
1186                              CHIP_IS_57840_MF(sc) || \
1187                              CHIP_IS_57840_VF(sc))
1188 #define CHIP_IS_E3A0(sc)    (CHIP_IS_E3(sc) &&              \
1189                              (CHIP_REV(sc) == CHIP_REV_Ax))
1190 #define CHIP_IS_E3B0(sc)    (CHIP_IS_E3(sc) &&              \
1191                              (CHIP_REV(sc) == CHIP_REV_Bx))
1192
1193 #define USES_WARPCORE(sc)   (CHIP_IS_E3(sc))
1194 #define CHIP_IS_E2E3(sc)    (CHIP_IS_E2(sc) || \
1195                              CHIP_IS_E3(sc))
1196
1197 #define CHIP_IS_MF_CAP(sc)  (CHIP_IS_57711E(sc)  ||  \
1198                              CHIP_IS_57712_MF(sc) || \
1199                              CHIP_IS_E3(sc))
1200
1201 #define IS_VF(sc)           (CHIP_IS_57712_VF(sc) || \
1202                              CHIP_IS_57800_VF(sc) || \
1203                              CHIP_IS_57810_VF(sc) || \
1204                              CHIP_IS_57840_VF(sc))
1205 #define IS_PF(sc)           (!IS_VF(sc))
1206
1207 /*
1208  * This define is used in two main places:
1209  * 1. In the early stages of nic_load, to know if to configure Parser/Searcher
1210  * to nic-only mode or to offload mode. Offload mode is configured if either
1211  * the chip is E1x (where NIC_MODE register is not applicable), or if cnic
1212  * already registered for this port (which means that the user wants storage
1213  * services).
1214  * 2. During cnic-related load, to know if offload mode is already configured
1215  * in the HW or needs to be configrued. Since the transition from nic-mode to
1216  * offload-mode in HW causes traffic coruption, nic-mode is configured only
1217  * in ports on which storage services where never requested.
1218  */
1219 #define CONFIGURE_NIC_MODE(sc) (!CHIP_IS_E1x(sc) && !CNIC_ENABLED(sc))
1220
1221     uint8_t  chip_port_mode;
1222 #define CHIP_4_PORT_MODE        0x0
1223 #define CHIP_2_PORT_MODE        0x1
1224 #define CHIP_PORT_MODE_NONE     0x2
1225 #define CHIP_PORT_MODE(sc)      ((sc)->devinfo.chip_port_mode)
1226 #define CHIP_IS_MODE_4_PORT(sc) (CHIP_PORT_MODE(sc) == CHIP_4_PORT_MODE)
1227
1228     uint8_t int_block;
1229 #define INT_BLOCK_HC            0
1230 #define INT_BLOCK_IGU           1
1231 #define INT_BLOCK_MODE_NORMAL   0
1232 #define INT_BLOCK_MODE_BW_COMP  2
1233 #define CHIP_INT_MODE_IS_NBC(sc)                          \
1234     (!CHIP_IS_E1x(sc) &&                                  \
1235      !((sc)->devinfo.int_block & INT_BLOCK_MODE_BW_COMP))
1236 #define CHIP_INT_MODE_IS_BC(sc) (!CHIP_INT_MODE_IS_NBC(sc))
1237
1238     uint32_t shmem_base;
1239     uint32_t shmem2_base;
1240     uint32_t bc_ver;
1241     char bc_ver_str[32];
1242     uint32_t mf_cfg_base; /* bootcode shmem address in BAR memory */
1243     struct bxe_mf_info mf_info;
1244
1245     int flash_size;
1246 #define NVRAM_1MB_SIZE      0x20000
1247 #define NVRAM_TIMEOUT_COUNT 30000
1248 #define NVRAM_PAGE_SIZE     256
1249
1250     /* PCIe capability information */
1251     uint32_t pcie_cap_flags;
1252 #define BXE_PM_CAPABLE_FLAG     0x00000001
1253 #define BXE_PCIE_CAPABLE_FLAG   0x00000002
1254 #define BXE_MSI_CAPABLE_FLAG    0x00000004
1255 #define BXE_MSIX_CAPABLE_FLAG   0x00000008
1256     uint16_t pcie_pm_cap_reg;
1257     uint16_t pcie_pcie_cap_reg;
1258     //uint16_t pcie_devctl;
1259     uint16_t pcie_link_width;
1260     uint16_t pcie_link_speed;
1261     uint16_t pcie_msi_cap_reg;
1262     uint16_t pcie_msix_cap_reg;
1263
1264     /* device configuration read from bootcode shared memory */
1265     uint32_t hw_config;
1266     uint32_t hw_config2;
1267 }; /* struct bxe_devinfo */
1268
1269 struct bxe_sp_objs {
1270     struct ecore_vlan_mac_obj mac_obj; /* MACs object */
1271     struct ecore_queue_sp_obj q_obj; /* Queue State object */
1272 }; /* struct bxe_sp_objs */
1273
1274 /*
1275  * Data that will be used to create a link report message. We will keep the
1276  * data used for the last link report in order to prevent reporting the same
1277  * link parameters twice.
1278  */
1279 struct bxe_link_report_data {
1280     uint16_t      line_speed;        /* Effective line speed */
1281     unsigned long link_report_flags; /* BXE_LINK_REPORT_XXX flags */
1282 };
1283 enum {
1284     BXE_LINK_REPORT_FULL_DUPLEX,
1285     BXE_LINK_REPORT_LINK_DOWN,
1286     BXE_LINK_REPORT_RX_FC_ON,
1287     BXE_LINK_REPORT_TX_FC_ON
1288 };
1289
1290 /* Top level device private data structure. */
1291 struct bxe_softc {
1292     /*
1293      * First entry must be a pointer to the BSD ifnet struct which
1294      * has a first element of 'void *if_softc' (which is us). XXX
1295      */
1296     if_t            ifp;
1297     struct ifmedia  ifmedia; /* network interface media structure */
1298     int             media;
1299
1300     int             state; /* device state */
1301 #define BXE_STATE_CLOSED                 0x0000
1302 #define BXE_STATE_OPENING_WAITING_LOAD   0x1000
1303 #define BXE_STATE_OPENING_WAITING_PORT   0x2000
1304 #define BXE_STATE_OPEN                   0x3000
1305 #define BXE_STATE_CLOSING_WAITING_HALT   0x4000
1306 #define BXE_STATE_CLOSING_WAITING_DELETE 0x5000
1307 #define BXE_STATE_CLOSING_WAITING_UNLOAD 0x6000
1308 #define BXE_STATE_DISABLED               0xD000
1309 #define BXE_STATE_DIAG                   0xE000
1310 #define BXE_STATE_ERROR                  0xF000
1311
1312     int flags;
1313 #define BXE_ONE_PORT_FLAG    0x00000001
1314 #define BXE_NO_ISCSI         0x00000002
1315 #define BXE_NO_FCOE          0x00000004
1316 #define BXE_ONE_PORT(sc)     (sc->flags & BXE_ONE_PORT_FLAG)
1317 //#define BXE_NO_WOL_FLAG      0x00000008
1318 //#define BXE_USING_DAC_FLAG   0x00000010
1319 //#define BXE_USING_MSIX_FLAG  0x00000020
1320 //#define BXE_USING_MSI_FLAG   0x00000040
1321 //#define BXE_DISABLE_MSI_FLAG 0x00000080
1322 #define BXE_NO_MCP_FLAG      0x00000200
1323 #define BXE_NOMCP(sc)        (sc->flags & BXE_NO_MCP_FLAG)
1324 //#define BXE_SAFC_TX_FLAG     0x00000400
1325 #define BXE_MF_FUNC_DIS      0x00000800
1326 #define BXE_TX_SWITCHING     0x00001000
1327
1328     unsigned long debug; /* per-instance debug logging config */
1329
1330 #define MAX_BARS 5
1331     struct bxe_bar bar[MAX_BARS]; /* map BARs 0, 2, 4 */
1332
1333     uint16_t doorbell_size;
1334
1335     /* periodic timer callout */
1336 #define PERIODIC_STOP 0
1337 #define PERIODIC_GO   1
1338     volatile unsigned long periodic_flags;
1339     struct callout         periodic_callout;
1340
1341     /* chip start/stop/reset taskqueue */
1342 #define CHIP_TQ_NONE   0
1343 #define CHIP_TQ_START  1
1344 #define CHIP_TQ_STOP   2
1345 #define CHIP_TQ_REINIT 3
1346     volatile unsigned long chip_tq_flags;
1347     struct task            chip_tq_task;
1348     struct taskqueue       *chip_tq;
1349     char                   chip_tq_name[32];
1350
1351     /* slowpath interrupt taskqueue */
1352     struct task      sp_tq_task;
1353     struct taskqueue *sp_tq;
1354     char             sp_tq_name[32];
1355
1356     /* set rx_mode asynchronous taskqueue */
1357     struct task      rx_mode_tq_task;
1358     struct taskqueue *rx_mode_tq;
1359     char             rx_mode_tq_name[32];
1360
1361     struct bxe_fastpath fp[MAX_RSS_CHAINS];
1362     struct bxe_sp_objs  sp_objs[MAX_RSS_CHAINS];
1363
1364     device_t dev;  /* parent device handle */
1365     uint8_t  unit; /* driver instance number */
1366
1367     int pcie_bus;    /* PCIe bus number */
1368     int pcie_device; /* PCIe device/slot number */
1369     int pcie_func;   /* PCIe function number */
1370
1371     uint8_t pfunc_rel; /* function relative */
1372     uint8_t pfunc_abs; /* function absolute */
1373     uint8_t path_id;   /* function absolute */
1374 #define SC_PATH(sc)     (sc->path_id)
1375 #define SC_PORT(sc)     (sc->pfunc_rel & 1)
1376 #define SC_FUNC(sc)     (sc->pfunc_rel)
1377 #define SC_ABS_FUNC(sc) (sc->pfunc_abs)
1378 #define SC_VN(sc)       (sc->pfunc_rel >> 1)
1379 #define SC_L_ID(sc)     (SC_VN(sc) << 2)
1380 #define PORT_ID(sc)     SC_PORT(sc)
1381 #define PATH_ID(sc)     SC_PATH(sc)
1382 #define VNIC_ID(sc)     SC_VN(sc)
1383 #define FUNC_ID(sc)     SC_FUNC(sc)
1384 #define ABS_FUNC_ID(sc) SC_ABS_FUNC(sc)
1385 #define SC_FW_MB_IDX_VN(sc, vn)                                \
1386     (SC_PORT(sc) + (vn) *                                      \
1387      ((CHIP_IS_E1x(sc) || (CHIP_IS_MODE_4_PORT(sc))) ? 2 : 1))
1388 #define SC_FW_MB_IDX(sc) SC_FW_MB_IDX_VN(sc, SC_VN(sc))
1389
1390     int if_capen; /* enabled interface capabilities */
1391
1392     struct bxe_devinfo devinfo;
1393     char fw_ver_str[32];
1394     char mf_mode_str[32];
1395     char pci_link_str[32];
1396
1397     const struct iro *iro_array;
1398
1399 #ifdef BXE_CORE_LOCK_SX
1400     struct sx      core_sx;
1401     char           core_sx_name[32];
1402 #else
1403     struct mtx     core_mtx;
1404     char           core_mtx_name[32];
1405 #endif
1406     struct mtx     sp_mtx;
1407     char           sp_mtx_name[32];
1408     struct mtx     dmae_mtx;
1409     char           dmae_mtx_name[32];
1410     struct mtx     fwmb_mtx;
1411     char           fwmb_mtx_name[32];
1412     struct mtx     print_mtx;
1413     char           print_mtx_name[32];
1414     struct mtx     stats_mtx;
1415     char           stats_mtx_name[32];
1416     struct mtx     mcast_mtx;
1417     char           mcast_mtx_name[32];
1418
1419 #ifdef BXE_CORE_LOCK_SX
1420 #define BXE_CORE_TRYLOCK(sc)      sx_try_xlock(&sc->core_sx)
1421 #define BXE_CORE_LOCK(sc)         sx_xlock(&sc->core_sx)
1422 #define BXE_CORE_UNLOCK(sc)       sx_xunlock(&sc->core_sx)
1423 #define BXE_CORE_LOCK_ASSERT(sc)  sx_assert(&sc->core_sx, SA_XLOCKED)
1424 #else
1425 #define BXE_CORE_TRYLOCK(sc)      mtx_trylock(&sc->core_mtx)
1426 #define BXE_CORE_LOCK(sc)         mtx_lock(&sc->core_mtx)
1427 #define BXE_CORE_UNLOCK(sc)       mtx_unlock(&sc->core_mtx)
1428 #define BXE_CORE_LOCK_ASSERT(sc)  mtx_assert(&sc->core_mtx, MA_OWNED)
1429 #endif
1430
1431 #define BXE_SP_LOCK(sc)           mtx_lock(&sc->sp_mtx)
1432 #define BXE_SP_UNLOCK(sc)         mtx_unlock(&sc->sp_mtx)
1433 #define BXE_SP_LOCK_ASSERT(sc)    mtx_assert(&sc->sp_mtx, MA_OWNED)
1434
1435 #define BXE_DMAE_LOCK(sc)         mtx_lock(&sc->dmae_mtx)
1436 #define BXE_DMAE_UNLOCK(sc)       mtx_unlock(&sc->dmae_mtx)
1437 #define BXE_DMAE_LOCK_ASSERT(sc)  mtx_assert(&sc->dmae_mtx, MA_OWNED)
1438
1439 #define BXE_FWMB_LOCK(sc)         mtx_lock(&sc->fwmb_mtx)
1440 #define BXE_FWMB_UNLOCK(sc)       mtx_unlock(&sc->fwmb_mtx)
1441 #define BXE_FWMB_LOCK_ASSERT(sc)  mtx_assert(&sc->fwmb_mtx, MA_OWNED)
1442
1443 #define BXE_PRINT_LOCK(sc)        mtx_lock(&sc->print_mtx)
1444 #define BXE_PRINT_UNLOCK(sc)      mtx_unlock(&sc->print_mtx)
1445 #define BXE_PRINT_LOCK_ASSERT(sc) mtx_assert(&sc->print_mtx, MA_OWNED)
1446
1447 #define BXE_STATS_LOCK(sc)        mtx_lock(&sc->stats_mtx)
1448 #define BXE_STATS_UNLOCK(sc)      mtx_unlock(&sc->stats_mtx)
1449 #define BXE_STATS_LOCK_ASSERT(sc) mtx_assert(&sc->stats_mtx, MA_OWNED)
1450
1451 #if __FreeBSD_version < 800000
1452 #define BXE_MCAST_LOCK(sc)        \
1453     do {                          \
1454         mtx_lock(&sc->mcast_mtx); \
1455         IF_ADDR_LOCK(sc->ifp);  \
1456     } while (0)
1457 #define BXE_MCAST_UNLOCK(sc)        \
1458     do {                            \
1459         IF_ADDR_UNLOCK(sc->ifp);  \
1460         mtx_unlock(&sc->mcast_mtx); \
1461     } while (0)
1462 #else
1463 #define BXE_MCAST_LOCK(sc)         \
1464     do {                           \
1465         mtx_lock(&sc->mcast_mtx);  \
1466         if_maddr_rlock(sc->ifp); \
1467     } while (0)
1468 #define BXE_MCAST_UNLOCK(sc)         \
1469     do {                             \
1470         if_maddr_runlock(sc->ifp); \
1471         mtx_unlock(&sc->mcast_mtx);  \
1472     } while (0)
1473 #endif
1474 #define BXE_MCAST_LOCK_ASSERT(sc) mtx_assert(&sc->mcast_mtx, MA_OWNED)
1475
1476     int dmae_ready;
1477 #define DMAE_READY(sc) (sc->dmae_ready)
1478
1479     struct ecore_credit_pool_obj vlans_pool;
1480     struct ecore_credit_pool_obj macs_pool;
1481     struct ecore_rx_mode_obj     rx_mode_obj;
1482     struct ecore_mcast_obj       mcast_obj;
1483     struct ecore_rss_config_obj  rss_conf_obj;
1484     struct ecore_func_sp_obj     func_obj;
1485
1486     uint16_t fw_seq;
1487     uint16_t fw_drv_pulse_wr_seq;
1488     uint32_t func_stx;
1489
1490     struct elink_params         link_params;
1491     struct elink_vars           link_vars;
1492     uint32_t                    link_cnt;
1493     struct bxe_link_report_data last_reported_link;
1494     char mac_addr_str[32];
1495
1496     int last_reported_link_state;
1497
1498     int tx_ring_size;
1499     int rx_ring_size;
1500     int wol;
1501
1502     int is_leader;
1503     int recovery_state;
1504 #define BXE_RECOVERY_DONE        1
1505 #define BXE_RECOVERY_INIT        2
1506 #define BXE_RECOVERY_WAIT        3
1507 #define BXE_RECOVERY_FAILED      4
1508 #define BXE_RECOVERY_NIC_LOADING 5
1509
1510     uint32_t rx_mode;
1511 #define BXE_RX_MODE_NONE     0
1512 #define BXE_RX_MODE_NORMAL   1
1513 #define BXE_RX_MODE_ALLMULTI 2
1514 #define BXE_RX_MODE_PROMISC  3
1515 #define BXE_MAX_MULTICAST    64
1516
1517     struct bxe_port port;
1518
1519     struct cmng_init cmng;
1520
1521     /* user configs */
1522     int      num_queues;
1523     int      max_rx_bufs;
1524     int      hc_rx_ticks;
1525     int      hc_tx_ticks;
1526     int      rx_budget;
1527     int      max_aggregation_size;
1528     int      mrrs;
1529     int      autogreeen;
1530 #define AUTO_GREEN_HW_DEFAULT 0
1531 #define AUTO_GREEN_FORCE_ON   1
1532 #define AUTO_GREEN_FORCE_OFF  2
1533     int      interrupt_mode;
1534 #define INTR_MODE_INTX 0
1535 #define INTR_MODE_MSI  1
1536 #define INTR_MODE_MSIX 2
1537     int      udp_rss;
1538
1539     /* interrupt allocations */
1540     struct bxe_intr intr[MAX_RSS_CHAINS+1];
1541     int             intr_count;
1542     uint8_t         igu_dsb_id;
1543     uint8_t         igu_base_sb;
1544     uint8_t         igu_sb_cnt;
1545     //uint8_t         min_msix_vec_cnt;
1546     uint32_t        igu_base_addr;
1547     //bus_addr_t      def_status_blk_mapping;
1548     uint8_t         base_fw_ndsb;
1549 #define DEF_SB_IGU_ID 16
1550 #define DEF_SB_ID     HC_SP_SB_ID
1551
1552     /* parent bus DMA tag  */
1553     bus_dma_tag_t parent_dma_tag;
1554
1555     /* default status block */
1556     struct bxe_dma              def_sb_dma;
1557     struct host_sp_status_block *def_sb;
1558     uint16_t                    def_idx;
1559     uint16_t                    def_att_idx;
1560     uint32_t                    attn_state;
1561     struct attn_route           attn_group[MAX_DYNAMIC_ATTN_GRPS];
1562
1563 /* general SP events - stats query, cfc delete, etc */
1564 #define HC_SP_INDEX_ETH_DEF_CONS         3
1565 /* EQ completions */
1566 #define HC_SP_INDEX_EQ_CONS              7
1567 /* FCoE L2 connection completions */
1568 #define HC_SP_INDEX_ETH_FCOE_TX_CQ_CONS  6
1569 #define HC_SP_INDEX_ETH_FCOE_RX_CQ_CONS  4
1570 /* iSCSI L2 */
1571 #define HC_SP_INDEX_ETH_ISCSI_CQ_CONS    5
1572 #define HC_SP_INDEX_ETH_ISCSI_RX_CQ_CONS 1
1573
1574     /* event queue */
1575     struct bxe_dma        eq_dma;
1576     union event_ring_elem *eq;
1577     uint16_t              eq_prod;
1578     uint16_t              eq_cons;
1579     uint16_t              *eq_cons_sb;
1580 #define NUM_EQ_PAGES     1 /* must be a power of 2 */
1581 #define EQ_DESC_CNT_PAGE (BCM_PAGE_SIZE / sizeof(union event_ring_elem))
1582 #define EQ_DESC_MAX_PAGE (EQ_DESC_CNT_PAGE - 1)
1583 #define NUM_EQ_DESC      (EQ_DESC_CNT_PAGE * NUM_EQ_PAGES)
1584 #define EQ_DESC_MASK     (NUM_EQ_DESC - 1)
1585 #define MAX_EQ_AVAIL     (EQ_DESC_MAX_PAGE * NUM_EQ_PAGES - 2)
1586 /* depends on EQ_DESC_CNT_PAGE being a power of 2 */
1587 #define NEXT_EQ_IDX(x)                                      \
1588     ((((x) & EQ_DESC_MAX_PAGE) == (EQ_DESC_MAX_PAGE - 1)) ? \
1589          ((x) + 2) : ((x) + 1))
1590 /* depends on the above and on NUM_EQ_PAGES being a power of 2 */
1591 #define EQ_DESC(x) ((x) & EQ_DESC_MASK)
1592
1593     /* slow path */
1594     struct bxe_dma      sp_dma;
1595     struct bxe_slowpath *sp;
1596     unsigned long       sp_state;
1597
1598     /* slow path queue */
1599     struct bxe_dma spq_dma;
1600     struct eth_spe *spq;
1601 #define SP_DESC_CNT     (BCM_PAGE_SIZE / sizeof(struct eth_spe))
1602 #define MAX_SP_DESC_CNT (SP_DESC_CNT - 1)
1603 #define MAX_SPQ_PENDING 8
1604
1605     uint16_t       spq_prod_idx;
1606     struct eth_spe *spq_prod_bd;
1607     struct eth_spe *spq_last_bd;
1608     uint16_t       *dsb_sp_prod;
1609     //uint16_t       *spq_hw_con;
1610     //uint16_t       spq_left;
1611
1612     volatile unsigned long eq_spq_left; /* COMMON_xxx ramrod credit */
1613     volatile unsigned long cq_spq_left; /* ETH_xxx ramrod credit */
1614
1615     /* fw decompression buffer */
1616     struct bxe_dma gz_buf_dma;
1617     void           *gz_buf;
1618     z_streamp      gz_strm;
1619     uint32_t       gz_outlen;
1620 #define GUNZIP_BUF(sc)    (sc->gz_buf)
1621 #define GUNZIP_OUTLEN(sc) (sc->gz_outlen)
1622 #define GUNZIP_PHYS(sc)   (sc->gz_buf_dma.paddr)
1623 #define FW_BUF_SIZE       0x40000
1624
1625     const struct raw_op *init_ops;
1626     const uint16_t *init_ops_offsets; /* init block offsets inside init_ops */
1627     const uint32_t *init_data;        /* data blob, 32 bit granularity */
1628     uint32_t       init_mode_flags;
1629 #define INIT_MODE_FLAGS(sc) (sc->init_mode_flags)
1630     /* PRAM blobs - raw data */
1631     const uint8_t *tsem_int_table_data;
1632     const uint8_t *tsem_pram_data;
1633     const uint8_t *usem_int_table_data;
1634     const uint8_t *usem_pram_data;
1635     const uint8_t *xsem_int_table_data;
1636     const uint8_t *xsem_pram_data;
1637     const uint8_t *csem_int_table_data;
1638     const uint8_t *csem_pram_data;
1639 #define INIT_OPS(sc)                 (sc->init_ops)
1640 #define INIT_OPS_OFFSETS(sc)         (sc->init_ops_offsets)
1641 #define INIT_DATA(sc)                (sc->init_data)
1642 #define INIT_TSEM_INT_TABLE_DATA(sc) (sc->tsem_int_table_data)
1643 #define INIT_TSEM_PRAM_DATA(sc)      (sc->tsem_pram_data)
1644 #define INIT_USEM_INT_TABLE_DATA(sc) (sc->usem_int_table_data)
1645 #define INIT_USEM_PRAM_DATA(sc)      (sc->usem_pram_data)
1646 #define INIT_XSEM_INT_TABLE_DATA(sc) (sc->xsem_int_table_data)
1647 #define INIT_XSEM_PRAM_DATA(sc)      (sc->xsem_pram_data)
1648 #define INIT_CSEM_INT_TABLE_DATA(sc) (sc->csem_int_table_data)
1649 #define INIT_CSEM_PRAM_DATA(sc)      (sc->csem_pram_data)
1650
1651     /* ILT
1652      * For max 196 cids (64*3 + non-eth), 32KB ILT page size and 1KB
1653      * context size we need 8 ILT entries.
1654      */
1655 #define ILT_MAX_L2_LINES 8
1656     struct hw_context context[ILT_MAX_L2_LINES];
1657     struct ecore_ilt *ilt;
1658 #define ILT_MAX_LINES 256
1659
1660 /* max supported number of RSS queues: IGU SBs minus one for CNIC */
1661 #define BXE_MAX_RSS_COUNT(sc) ((sc)->igu_sb_cnt - CNIC_SUPPORT(sc))
1662 /* max CID count: Max RSS * Max_Tx_Multi_Cos + FCoE + iSCSI */
1663 #if 1
1664 #define BXE_L2_MAX_CID(sc)                                              \
1665     (BXE_MAX_RSS_COUNT(sc) * ECORE_MULTI_TX_COS + 2 * CNIC_SUPPORT(sc))
1666 #else
1667 #define BXE_L2_MAX_CID(sc) /* OOO + FWD */                              \
1668     (BXE_MAX_RSS_COUNT(sc) * ECORE_MULTI_TX_COS + 4 * CNIC_SUPPORT(sc))
1669 #endif
1670 #if 1
1671 #define BXE_L2_CID_COUNT(sc)                                             \
1672     (BXE_NUM_ETH_QUEUES(sc) * ECORE_MULTI_TX_COS + 2 * CNIC_SUPPORT(sc))
1673 #else
1674 #define BXE_L2_CID_COUNT(sc) /* OOO + FWD */                             \
1675     (BXE_NUM_ETH_QUEUES(sc) * ECORE_MULTI_TX_COS + 4 * CNIC_SUPPORT(sc))
1676 #endif
1677 #define L2_ILT_LINES(sc)                                \
1678     (DIV_ROUND_UP(BXE_L2_CID_COUNT(sc), ILT_PAGE_CIDS))
1679
1680     int qm_cid_count;
1681
1682     uint8_t dropless_fc;
1683
1684 #if 0
1685     struct bxe_dma *t2;
1686 #endif
1687
1688     /* total number of FW statistics requests */
1689     uint8_t fw_stats_num;
1690     /*
1691      * This is a memory buffer that will contain both statistics ramrod
1692      * request and data.
1693      */
1694     struct bxe_dma fw_stats_dma;
1695     /*
1696      * FW statistics request shortcut (points at the beginning of fw_stats
1697      * buffer).
1698      */
1699     int                     fw_stats_req_size;
1700     struct bxe_fw_stats_req *fw_stats_req;
1701     bus_addr_t              fw_stats_req_mapping;
1702     /*
1703      * FW statistics data shortcut (points at the beginning of fw_stats
1704      * buffer + fw_stats_req_size).
1705      */
1706     int                      fw_stats_data_size;
1707     struct bxe_fw_stats_data *fw_stats_data;
1708     bus_addr_t               fw_stats_data_mapping;
1709
1710     /* tracking a pending STAT_QUERY ramrod */
1711     uint16_t stats_pending;
1712     /* number of completed statistics ramrods */
1713     uint16_t stats_comp;
1714     uint16_t stats_counter;
1715     uint8_t  stats_init;
1716     int      stats_state;
1717
1718     struct bxe_eth_stats         eth_stats;
1719     struct host_func_stats       func_stats;
1720     struct bxe_eth_stats_old     eth_stats_old;
1721     struct bxe_net_stats_old     net_stats_old;
1722     struct bxe_fw_port_stats_old fw_stats_old;
1723
1724     struct dmae_command stats_dmae; /* used by dmae command loader */
1725     int                 executer_idx;
1726
1727     int mtu;
1728
1729     /* LLDP params */
1730     struct bxe_config_lldp_params lldp_config_params;
1731     /* DCB support on/off */
1732     int dcb_state;
1733 #define BXE_DCB_STATE_OFF 0
1734 #define BXE_DCB_STATE_ON  1
1735     /* DCBX engine mode */
1736     int dcbx_enabled;
1737 #define BXE_DCBX_ENABLED_OFF        0
1738 #define BXE_DCBX_ENABLED_ON_NEG_OFF 1
1739 #define BXE_DCBX_ENABLED_ON_NEG_ON  2
1740 #define BXE_DCBX_ENABLED_INVALID    -1
1741     uint8_t dcbx_mode_uset;
1742     struct bxe_config_dcbx_params dcbx_config_params;
1743     struct bxe_dcbx_port_params   dcbx_port_params;
1744     int dcb_version;
1745
1746     uint8_t cnic_support;
1747     uint8_t cnic_enabled;
1748     uint8_t cnic_loaded;
1749 #define CNIC_SUPPORT(sc) 0 /* ((sc)->cnic_support) */
1750 #define CNIC_ENABLED(sc) 0 /* ((sc)->cnic_enabled) */
1751 #define CNIC_LOADED(sc)  0 /* ((sc)->cnic_loaded) */
1752
1753     /* multiple tx classes of service */
1754     uint8_t max_cos;
1755 #define BXE_MAX_PRIORITY 8
1756     /* priority to cos mapping */
1757     uint8_t prio_to_cos[BXE_MAX_PRIORITY];
1758
1759     int panic;
1760 }; /* struct bxe_softc */
1761
1762 /* IOCTL sub-commands for edebug and firmware upgrade */
1763 #define BXE_IOC_RD_NVRAM        1
1764 #define BXE_IOC_WR_NVRAM        2
1765 #define BXE_IOC_STATS_SHOW_NUM  3
1766 #define BXE_IOC_STATS_SHOW_STR  4
1767 #define BXE_IOC_STATS_SHOW_CNT  5
1768
1769 struct bxe_nvram_data {
1770     uint32_t op; /* ioctl sub-command */
1771     uint32_t offset;
1772     uint32_t len;
1773     uint32_t value[1]; /* variable */
1774 };
1775
1776 union bxe_stats_show_data {
1777     uint32_t op; /* ioctl sub-command */
1778
1779     struct {
1780         uint32_t num; /* return number of stats */
1781         uint32_t len; /* length of each string item */
1782     } desc;
1783
1784     /* variable length... */
1785     char str[1]; /* holds names of desc.num stats, each desc.len in length */
1786
1787     /* variable length... */
1788     uint64_t stats[1]; /* holds all stats */
1789 };
1790
1791 /* function init flags */
1792 #define FUNC_FLG_RSS     0x0001
1793 #define FUNC_FLG_STATS   0x0002
1794 /* FUNC_FLG_UNMATCHED       0x0004 */
1795 #define FUNC_FLG_TPA     0x0008
1796 #define FUNC_FLG_SPQ     0x0010
1797 #define FUNC_FLG_LEADING 0x0020 /* PF only */
1798
1799 struct bxe_func_init_params {
1800     bus_addr_t fw_stat_map; /* (dma) valid if FUNC_FLG_STATS */
1801     bus_addr_t spq_map;     /* (dma) valid if FUNC_FLG_SPQ */
1802     uint16_t   func_flgs;
1803     uint16_t   func_id;     /* abs function id */
1804     uint16_t   pf_id;
1805     uint16_t   spq_prod;    /* valid if FUNC_FLG_SPQ */
1806 };
1807
1808 /* memory resources reside at BARs 0, 2, 4 */
1809 /* Run `pciconf -lb` to see mappings */
1810 #define BAR0 0
1811 #define BAR1 2
1812 #define BAR2 4
1813
1814 #ifdef BXE_REG_NO_INLINE
1815
1816 uint8_t bxe_reg_read8(struct bxe_softc *sc, bus_size_t offset);
1817 uint16_t bxe_reg_read16(struct bxe_softc *sc, bus_size_t offset);
1818 uint32_t bxe_reg_read32(struct bxe_softc *sc, bus_size_t offset);
1819
1820 void bxe_reg_write8(struct bxe_softc *sc, bus_size_t offset, uint8_t val);
1821 void bxe_reg_write16(struct bxe_softc *sc, bus_size_t offset, uint16_t val);
1822 void bxe_reg_write32(struct bxe_softc *sc, bus_size_t offset, uint32_t val);
1823
1824 #define REG_RD8(sc, offset)  bxe_reg_read8(sc, offset)
1825 #define REG_RD16(sc, offset) bxe_reg_read16(sc, offset)
1826 #define REG_RD32(sc, offset) bxe_reg_read32(sc, offset)
1827
1828 #define REG_WR8(sc, offset, val)  bxe_reg_write8(sc, offset, val)
1829 #define REG_WR16(sc, offset, val) bxe_reg_write16(sc, offset, val)
1830 #define REG_WR32(sc, offset, val) bxe_reg_write32(sc, offset, val)
1831
1832 #else /* not BXE_REG_NO_INLINE */
1833
1834 #define REG_WR8(sc, offset, val)            \
1835     bus_space_write_1(sc->bar[BAR0].tag,    \
1836                       sc->bar[BAR0].handle, \
1837                       offset, val)
1838
1839 #define REG_WR16(sc, offset, val)           \
1840     bus_space_write_2(sc->bar[BAR0].tag,    \
1841                       sc->bar[BAR0].handle, \
1842                       offset, val)
1843
1844 #define REG_WR32(sc, offset, val)           \
1845     bus_space_write_4(sc->bar[BAR0].tag,    \
1846                       sc->bar[BAR0].handle, \
1847                       offset, val)
1848
1849 #define REG_RD8(sc, offset)                \
1850     bus_space_read_1(sc->bar[BAR0].tag,    \
1851                      sc->bar[BAR0].handle, \
1852                      offset)
1853
1854 #define REG_RD16(sc, offset)               \
1855     bus_space_read_2(sc->bar[BAR0].tag,    \
1856                      sc->bar[BAR0].handle, \
1857                      offset)
1858
1859 #define REG_RD32(sc, offset)               \
1860     bus_space_read_4(sc->bar[BAR0].tag,    \
1861                      sc->bar[BAR0].handle, \
1862                      offset)
1863
1864 #endif /* BXE_REG_NO_INLINE */
1865
1866 #define REG_RD(sc, offset)      REG_RD32(sc, offset)
1867 #define REG_WR(sc, offset, val) REG_WR32(sc, offset, val)
1868
1869 #define REG_RD_IND(sc, offset)      bxe_reg_rd_ind(sc, offset)
1870 #define REG_WR_IND(sc, offset, val) bxe_reg_wr_ind(sc, offset, val)
1871
1872 #define BXE_SP(sc, var) (&(sc)->sp->var)
1873 #define BXE_SP_MAPPING(sc, var) \
1874     (sc->sp_dma.paddr + offsetof(struct bxe_slowpath, var))
1875
1876 #define BXE_FP(sc, nr, var) ((sc)->fp[(nr)].var)
1877 #define BXE_SP_OBJ(sc, fp) ((sc)->sp_objs[(fp)->index])
1878
1879 #if 0
1880 #define bxe_fp(sc, nr, var)   ((sc)->fp[nr].var)
1881 #define bxe_sp_obj(sc, fp)    ((sc)->sp_objs[(fp)->index])
1882 #define bxe_fp_stats(sc, fp)  (&(sc)->fp_stats[(fp)->index])
1883 #define bxe_fp_qstats(sc, fp) (&(sc)->fp_stats[(fp)->index].eth_q_stats)
1884 #endif
1885
1886 #define REG_RD_DMAE(sc, offset, valp, len32)               \
1887     do {                                                   \
1888         bxe_read_dmae(sc, offset, len32);                  \
1889         memcpy(valp, BXE_SP(sc, wb_data[0]), (len32) * 4); \
1890     } while (0)
1891
1892 #define REG_WR_DMAE(sc, offset, valp, len32)                            \
1893     do {                                                                \
1894         memcpy(BXE_SP(sc, wb_data[0]), valp, (len32) * 4);              \
1895         bxe_write_dmae(sc, BXE_SP_MAPPING(sc, wb_data), offset, len32); \
1896     } while (0)
1897
1898 #define REG_WR_DMAE_LEN(sc, offset, valp, len32) \
1899     REG_WR_DMAE(sc, offset, valp, len32)
1900
1901 #define REG_RD_DMAE_LEN(sc, offset, valp, len32) \
1902     REG_RD_DMAE(sc, offset, valp, len32)
1903
1904 #define VIRT_WR_DMAE_LEN(sc, data, addr, len32, le32_swap)         \
1905     do {                                                           \
1906         /* if (le32_swap) {                                     */ \
1907         /*    BLOGW(sc, "VIRT_WR_DMAE_LEN with le32_swap=1\n"); */ \
1908         /* }                                                    */ \
1909         memcpy(GUNZIP_BUF(sc), data, len32 * 4);                   \
1910         ecore_write_big_buf_wb(sc, addr, len32);                   \
1911     } while (0)
1912
1913 #define BXE_DB_MIN_SHIFT 3   /* 8 bytes */
1914 #define BXE_DB_SHIFT     7   /* 128 bytes */
1915 #if (BXE_DB_SHIFT < BXE_DB_MIN_SHIFT)
1916 #error "Minimum DB doorbell stride is 8"
1917 #endif
1918 #define DPM_TRIGGER_TYPE 0x40
1919 #define DOORBELL(sc, cid, val)                                              \
1920     do {                                                                    \
1921         bus_space_write_4(sc->bar[BAR1].tag, sc->bar[BAR1].handle,          \
1922                           ((sc->doorbell_size * (cid)) + DPM_TRIGGER_TYPE), \
1923                           (uint32_t)val);                                   \
1924     } while(0)
1925
1926 #define SHMEM_ADDR(sc, field)                                       \
1927     (sc->devinfo.shmem_base + offsetof(struct shmem_region, field))
1928 #define SHMEM_RD(sc, field)      REG_RD(sc, SHMEM_ADDR(sc, field))
1929 #define SHMEM_RD16(sc, field)    REG_RD16(sc, SHMEM_ADDR(sc, field))
1930 #define SHMEM_WR(sc, field, val) REG_WR(sc, SHMEM_ADDR(sc, field), val)
1931
1932 #define SHMEM2_ADDR(sc, field)                                        \
1933     (sc->devinfo.shmem2_base + offsetof(struct shmem2_region, field))
1934 #define SHMEM2_HAS(sc, field)                                            \
1935     (sc->devinfo.shmem2_base && (REG_RD(sc, SHMEM2_ADDR(sc, size)) >     \
1936                                  offsetof(struct shmem2_region, field)))
1937 #define SHMEM2_RD(sc, field)      REG_RD(sc, SHMEM2_ADDR(sc, field))
1938 #define SHMEM2_WR(sc, field, val) REG_WR(sc, SHMEM2_ADDR(sc, field), val)
1939
1940 #define MFCFG_ADDR(sc, field)                                  \
1941     (sc->devinfo.mf_cfg_base + offsetof(struct mf_cfg, field))
1942 #define MFCFG_RD(sc, field)      REG_RD(sc, MFCFG_ADDR(sc, field))
1943 #define MFCFG_RD16(sc, field)    REG_RD16(sc, MFCFG_ADDR(sc, field))
1944 #define MFCFG_WR(sc, field, val) REG_WR(sc, MFCFG_ADDR(sc, field), val)
1945
1946 /* DMAE command defines */
1947
1948 #define DMAE_TIMEOUT      -1
1949 #define DMAE_PCI_ERROR    -2 /* E2 and onward */
1950 #define DMAE_NOT_RDY      -3
1951 #define DMAE_PCI_ERR_FLAG 0x80000000
1952
1953 #define DMAE_SRC_PCI      0
1954 #define DMAE_SRC_GRC      1
1955
1956 #define DMAE_DST_NONE     0
1957 #define DMAE_DST_PCI      1
1958 #define DMAE_DST_GRC      2
1959
1960 #define DMAE_COMP_PCI     0
1961 #define DMAE_COMP_GRC     1
1962
1963 #define DMAE_COMP_REGULAR 0
1964 #define DMAE_COM_SET_ERR  1
1965
1966 #define DMAE_CMD_SRC_PCI (DMAE_SRC_PCI << DMAE_COMMAND_SRC_SHIFT)
1967 #define DMAE_CMD_SRC_GRC (DMAE_SRC_GRC << DMAE_COMMAND_SRC_SHIFT)
1968 #define DMAE_CMD_DST_PCI (DMAE_DST_PCI << DMAE_COMMAND_DST_SHIFT)
1969 #define DMAE_CMD_DST_GRC (DMAE_DST_GRC << DMAE_COMMAND_DST_SHIFT)
1970
1971 #define DMAE_CMD_C_DST_PCI (DMAE_COMP_PCI << DMAE_COMMAND_C_DST_SHIFT)
1972 #define DMAE_CMD_C_DST_GRC (DMAE_COMP_GRC << DMAE_COMMAND_C_DST_SHIFT)
1973
1974 #define DMAE_CMD_ENDIANITY_NO_SWAP   (0 << DMAE_COMMAND_ENDIANITY_SHIFT)
1975 #define DMAE_CMD_ENDIANITY_B_SWAP    (1 << DMAE_COMMAND_ENDIANITY_SHIFT)
1976 #define DMAE_CMD_ENDIANITY_DW_SWAP   (2 << DMAE_COMMAND_ENDIANITY_SHIFT)
1977 #define DMAE_CMD_ENDIANITY_B_DW_SWAP (3 << DMAE_COMMAND_ENDIANITY_SHIFT)
1978
1979 #define DMAE_CMD_PORT_0 0
1980 #define DMAE_CMD_PORT_1 DMAE_COMMAND_PORT
1981
1982 #define DMAE_SRC_PF 0
1983 #define DMAE_SRC_VF 1
1984
1985 #define DMAE_DST_PF 0
1986 #define DMAE_DST_VF 1
1987
1988 #define DMAE_C_SRC 0
1989 #define DMAE_C_DST 1
1990
1991 #define DMAE_LEN32_RD_MAX     0x80
1992 #define DMAE_LEN32_WR_MAX(sc) (CHIP_IS_E1(sc) ? 0x400 : 0x2000)
1993
1994 #define DMAE_COMP_VAL 0x60d0d0ae /* E2 and beyond, upper bit indicates error */
1995
1996 #define MAX_DMAE_C_PER_PORT 8
1997 #define INIT_DMAE_C(sc)     ((SC_PORT(sc) * MAX_DMAE_C_PER_PORT) + SC_VN(sc))
1998 #define PMF_DMAE_C(sc)      ((SC_PORT(sc) * MAX_DMAE_C_PER_PORT) + E1HVN_MAX)
1999
2000 static const uint32_t dmae_reg_go_c[] = {
2001     DMAE_REG_GO_C0,  DMAE_REG_GO_C1,  DMAE_REG_GO_C2,  DMAE_REG_GO_C3,
2002     DMAE_REG_GO_C4,  DMAE_REG_GO_C5,  DMAE_REG_GO_C6,  DMAE_REG_GO_C7,
2003     DMAE_REG_GO_C8,  DMAE_REG_GO_C9,  DMAE_REG_GO_C10, DMAE_REG_GO_C11,
2004     DMAE_REG_GO_C12, DMAE_REG_GO_C13, DMAE_REG_GO_C14, DMAE_REG_GO_C15
2005 };
2006
2007 #define ATTN_NIG_FOR_FUNC     (1L << 8)
2008 #define ATTN_SW_TIMER_4_FUNC  (1L << 9)
2009 #define GPIO_2_FUNC           (1L << 10)
2010 #define GPIO_3_FUNC           (1L << 11)
2011 #define GPIO_4_FUNC           (1L << 12)
2012 #define ATTN_GENERAL_ATTN_1   (1L << 13)
2013 #define ATTN_GENERAL_ATTN_2   (1L << 14)
2014 #define ATTN_GENERAL_ATTN_3   (1L << 15)
2015 #define ATTN_GENERAL_ATTN_4   (1L << 13)
2016 #define ATTN_GENERAL_ATTN_5   (1L << 14)
2017 #define ATTN_GENERAL_ATTN_6   (1L << 15)
2018 #define ATTN_HARD_WIRED_MASK  0xff00
2019 #define ATTENTION_ID          4
2020
2021 #define AEU_IN_ATTN_BITS_PXPPCICLOCKCLIENT_PARITY_ERROR \
2022     AEU_INPUTS_ATTN_BITS_PXPPCICLOCKCLIENT_PARITY_ERROR
2023
2024 #define MAX_IGU_ATTN_ACK_TO 100
2025
2026 #define STORM_ASSERT_ARRAY_SIZE 50
2027
2028 #define BXE_PMF_LINK_ASSERT(sc) \
2029     GENERAL_ATTEN_OFFSET(LINK_SYNC_ATTENTION_BIT_FUNC_0 + SC_FUNC(sc))
2030
2031 #define BXE_MC_ASSERT_BITS \
2032     (GENERAL_ATTEN_OFFSET(TSTORM_FATAL_ASSERT_ATTENTION_BIT) | \
2033      GENERAL_ATTEN_OFFSET(USTORM_FATAL_ASSERT_ATTENTION_BIT) | \
2034      GENERAL_ATTEN_OFFSET(CSTORM_FATAL_ASSERT_ATTENTION_BIT) | \
2035      GENERAL_ATTEN_OFFSET(XSTORM_FATAL_ASSERT_ATTENTION_BIT))
2036
2037 #define BXE_MCP_ASSERT \
2038     GENERAL_ATTEN_OFFSET(MCP_FATAL_ASSERT_ATTENTION_BIT)
2039
2040 #define BXE_GRC_TIMEOUT GENERAL_ATTEN_OFFSET(LATCHED_ATTN_TIMEOUT_GRC)
2041 #define BXE_GRC_RSV     (GENERAL_ATTEN_OFFSET(LATCHED_ATTN_RBCR) | \
2042                          GENERAL_ATTEN_OFFSET(LATCHED_ATTN_RBCT) | \
2043                          GENERAL_ATTEN_OFFSET(LATCHED_ATTN_RBCN) | \
2044                          GENERAL_ATTEN_OFFSET(LATCHED_ATTN_RBCU) | \
2045                          GENERAL_ATTEN_OFFSET(LATCHED_ATTN_RBCP) | \
2046                          GENERAL_ATTEN_OFFSET(LATCHED_ATTN_RSVD_GRC))
2047
2048 #define MULTI_MASK 0x7f
2049
2050 #define PFS_PER_PORT(sc)                               \
2051     ((CHIP_PORT_MODE(sc) == CHIP_4_PORT_MODE) ? 2 : 4)
2052 #define SC_MAX_VN_NUM(sc) PFS_PER_PORT(sc)
2053
2054 #define FIRST_ABS_FUNC_IN_PORT(sc)                    \
2055     ((CHIP_PORT_MODE(sc) == CHIP_PORT_MODE_NONE) ?    \
2056      PORT_ID(sc) : (PATH_ID(sc) + (2 * PORT_ID(sc))))
2057
2058 #define FOREACH_ABS_FUNC_IN_PORT(sc, i)            \
2059     for ((i) = FIRST_ABS_FUNC_IN_PORT(sc);         \
2060          (i) < MAX_FUNC_NUM;                       \
2061          (i) += (MAX_FUNC_NUM / PFS_PER_PORT(sc)))
2062
2063 #define BXE_SWCID_SHIFT 17
2064 #define BXE_SWCID_MASK  ((0x1 << BXE_SWCID_SHIFT) - 1)
2065
2066 #define SW_CID(x)  (le32toh(x) & BXE_SWCID_MASK)
2067 #define CQE_CMD(x) (le32toh(x) >> COMMON_RAMROD_ETH_RX_CQE_CMD_ID_SHIFT)
2068
2069 #define CQE_TYPE(cqe_fp_flags)   ((cqe_fp_flags) & ETH_FAST_PATH_RX_CQE_TYPE)
2070 #define CQE_TYPE_START(cqe_type) ((cqe_type) == RX_ETH_CQE_TYPE_ETH_START_AGG)
2071 #define CQE_TYPE_STOP(cqe_type)  ((cqe_type) == RX_ETH_CQE_TYPE_ETH_STOP_AGG)
2072 #define CQE_TYPE_SLOW(cqe_type)  ((cqe_type) == RX_ETH_CQE_TYPE_ETH_RAMROD)
2073 #define CQE_TYPE_FAST(cqe_type)  ((cqe_type) == RX_ETH_CQE_TYPE_ETH_FASTPATH)
2074
2075 /* must be used on a CID before placing it on a HW ring */
2076 #define HW_CID(sc, x) \
2077     ((SC_PORT(sc) << 23) | (SC_VN(sc) << BXE_SWCID_SHIFT) | (x))
2078
2079 #define SPEED_10    10
2080 #define SPEED_100   100
2081 #define SPEED_1000  1000
2082 #define SPEED_2500  2500
2083 #define SPEED_10000 10000
2084
2085 #define PCI_PM_D0    1
2086 #define PCI_PM_D3hot 2
2087
2088 int  bxe_test_bit(int nr, volatile unsigned long * addr);
2089 void bxe_set_bit(unsigned int nr, volatile unsigned long * addr);
2090 void bxe_clear_bit(int nr, volatile unsigned long * addr);
2091 int  bxe_test_and_set_bit(int nr, volatile unsigned long * addr);
2092 int  bxe_test_and_clear_bit(int nr, volatile unsigned long * addr);
2093 int  bxe_cmpxchg(volatile int *addr, int old, int new);
2094
2095 void bxe_reg_wr_ind(struct bxe_softc *sc, uint32_t addr,
2096                     uint32_t val);
2097 uint32_t bxe_reg_rd_ind(struct bxe_softc *sc, uint32_t addr);
2098
2099
2100 int bxe_dma_alloc(struct bxe_softc *sc, bus_size_t size,
2101                   struct bxe_dma *dma, const char *msg);
2102 void bxe_dma_free(struct bxe_softc *sc, struct bxe_dma *dma);
2103
2104 uint32_t bxe_dmae_opcode_add_comp(uint32_t opcode, uint8_t comp_type);
2105 uint32_t bxe_dmae_opcode_clr_src_reset(uint32_t opcode);
2106 uint32_t bxe_dmae_opcode(struct bxe_softc *sc, uint8_t src_type,
2107                          uint8_t dst_type, uint8_t with_comp,
2108                          uint8_t comp_type);
2109 void bxe_post_dmae(struct bxe_softc *sc, struct dmae_command *dmae, int idx);
2110 void bxe_read_dmae(struct bxe_softc *sc, uint32_t src_addr, uint32_t len32);
2111 void bxe_write_dmae(struct bxe_softc *sc, bus_addr_t dma_addr,
2112                     uint32_t dst_addr, uint32_t len32);
2113 void bxe_write_dmae_phys_len(struct bxe_softc *sc, bus_addr_t phys_addr,
2114                              uint32_t addr, uint32_t len);
2115
2116 void bxe_set_ctx_validation(struct bxe_softc *sc, struct eth_context *cxt,
2117                             uint32_t cid);
2118 void bxe_update_coalesce_sb_index(struct bxe_softc *sc, uint8_t fw_sb_id,
2119                                   uint8_t sb_index, uint8_t disable,
2120                                   uint16_t usec);
2121
2122 int bxe_sp_post(struct bxe_softc *sc, int command, int cid,
2123                 uint32_t data_hi, uint32_t data_lo, int cmd_type);
2124
2125 void bxe_igu_ack_sb(struct bxe_softc *sc, uint8_t igu_sb_id,
2126                     uint8_t segment, uint16_t index, uint8_t op,
2127                     uint8_t update);
2128
2129 void ecore_init_e1_firmware(struct bxe_softc *sc);
2130 void ecore_init_e1h_firmware(struct bxe_softc *sc);
2131 void ecore_init_e2_firmware(struct bxe_softc *sc);
2132
2133 void ecore_storm_memset_struct(struct bxe_softc *sc, uint32_t addr,
2134                                size_t size, uint32_t *data);
2135
2136 /*********************/
2137 /* LOGGING AND DEBUG */
2138 /*********************/
2139
2140 /* debug logging codepaths */
2141 #define DBG_LOAD   0x00000001 /* load and unload    */
2142 #define DBG_INTR   0x00000002 /* interrupt handling */
2143 #define DBG_SP     0x00000004 /* slowpath handling  */
2144 #define DBG_STATS  0x00000008 /* stats updates      */
2145 #define DBG_TX     0x00000010 /* packet transmit    */
2146 #define DBG_RX     0x00000020 /* packet receive     */
2147 #define DBG_PHY    0x00000040 /* phy/link handling  */
2148 #define DBG_IOCTL  0x00000080 /* ioctl handling     */
2149 #define DBG_MBUF   0x00000100 /* dumping mbuf info  */
2150 #define DBG_REGS   0x00000200 /* register access    */
2151 #define DBG_LRO    0x00000400 /* lro processing     */
2152 #define DBG_ASSERT 0x80000000 /* debug assert       */
2153 #define DBG_ALL    0xFFFFFFFF /* flying monkeys     */
2154
2155 #define DBASSERT(sc, exp, msg)                         \
2156     do {                                               \
2157         if (__predict_false(sc->debug & DBG_ASSERT)) { \
2158             if (__predict_false(!(exp))) {             \
2159                 panic msg;                             \
2160             }                                          \
2161         }                                              \
2162     } while (0)
2163
2164 /* log a debug message */
2165 #define BLOGD(sc, codepath, format, args...)           \
2166     do {                                               \
2167         if (__predict_false(sc->debug & (codepath))) { \
2168             device_printf((sc)->dev,                   \
2169                           "%s(%s:%d) " format,         \
2170                           __FUNCTION__,                \
2171                           __FILE__,                    \
2172                           __LINE__,                    \
2173                           ## args);                    \
2174         }                                              \
2175     } while(0)
2176
2177 /* log a info message */
2178 #define BLOGI(sc, format, args...)             \
2179     do {                                       \
2180         if (__predict_false(sc->debug)) {      \
2181             device_printf((sc)->dev,           \
2182                           "%s(%s:%d) " format, \
2183                           __FUNCTION__,        \
2184                           __FILE__,            \
2185                           __LINE__,            \
2186                           ## args);            \
2187         } else {                               \
2188             device_printf((sc)->dev,           \
2189                           format,              \
2190                           ## args);            \
2191         }                                      \
2192     } while(0)
2193
2194 /* log a warning message */
2195 #define BLOGW(sc, format, args...)                      \
2196     do {                                                \
2197         if (__predict_false(sc->debug)) {               \
2198             device_printf((sc)->dev,                    \
2199                           "%s(%s:%d) WARNING: " format, \
2200                           __FUNCTION__,                 \
2201                           __FILE__,                     \
2202                           __LINE__,                     \
2203                           ## args);                     \
2204         } else {                                        \
2205             device_printf((sc)->dev,                    \
2206                           "WARNING: " format,           \
2207                           ## args);                     \
2208         }                                               \
2209     } while(0)
2210
2211 /* log a error message */
2212 #define BLOGE(sc, format, args...)                    \
2213     do {                                              \
2214         if (__predict_false(sc->debug)) {             \
2215             device_printf((sc)->dev,                  \
2216                           "%s(%s:%d) ERROR: " format, \
2217                           __FUNCTION__,               \
2218                           __FILE__,                   \
2219                           __LINE__,                   \
2220                           ## args);                   \
2221         } else {                                      \
2222             device_printf((sc)->dev,                  \
2223                           "ERROR: " format,           \
2224                           ## args);                   \
2225         }                                             \
2226     } while(0)
2227
2228 #ifdef ECORE_STOP_ON_ERROR
2229
2230 #define bxe_panic(sc, msg) \
2231     do {                   \
2232         panic msg;         \
2233     } while (0)
2234
2235 #else
2236
2237 #define bxe_panic(sc, msg) \
2238     device_printf((sc)->dev, "%s (%s,%d)\n", __FUNCTION__, __FILE__, __LINE__);
2239
2240 #endif
2241
2242 #define CATC_TRIGGER(sc, data) REG_WR((sc), 0x2000, (data));
2243 #define CATC_TRIGGER_START(sc) CATC_TRIGGER((sc), 0xcafecafe)
2244
2245 void bxe_dump_mem(struct bxe_softc *sc, char *tag,
2246                   uint8_t *mem, uint32_t len);
2247 void bxe_dump_mbuf_data(struct bxe_softc *sc, char *pTag,
2248                         struct mbuf *m, uint8_t contents);
2249
2250 /***********/
2251 /* INLINES */
2252 /***********/
2253
2254 static inline uint32_t
2255 reg_poll(struct bxe_softc *sc,
2256          uint32_t         reg,
2257          uint32_t         expected,
2258          int              ms,
2259          int              wait)
2260 {
2261     uint32_t val;
2262
2263     do {
2264         val = REG_RD(sc, reg);
2265         if (val == expected) {
2266             break;
2267         }
2268         ms -= wait;
2269         DELAY(wait * 1000);
2270     } while (ms > 0);
2271
2272     return (val);
2273 }
2274
2275 static inline void
2276 bxe_update_fp_sb_idx(struct bxe_fastpath *fp)
2277 {
2278     mb(); /* status block is written to by the chip */
2279     fp->fp_hc_idx = fp->sb_running_index[SM_RX_ID];
2280 }
2281
2282 static inline void
2283 bxe_igu_ack_sb_gen(struct bxe_softc *sc,
2284                    uint8_t          igu_sb_id,
2285                    uint8_t          segment,
2286                    uint16_t         index,
2287                    uint8_t          op,
2288                    uint8_t          update,
2289                    uint32_t         igu_addr)
2290 {
2291     struct igu_regular cmd_data = {0};
2292
2293     cmd_data.sb_id_and_flags =
2294         ((index << IGU_REGULAR_SB_INDEX_SHIFT) |
2295          (segment << IGU_REGULAR_SEGMENT_ACCESS_SHIFT) |
2296          (update << IGU_REGULAR_BUPDATE_SHIFT) |
2297          (op << IGU_REGULAR_ENABLE_INT_SHIFT));
2298
2299     BLOGD(sc, DBG_INTR, "write 0x%08x to IGU addr 0x%x\n",
2300             cmd_data.sb_id_and_flags, igu_addr);
2301     REG_WR(sc, igu_addr, cmd_data.sb_id_and_flags);
2302
2303     /* Make sure that ACK is written */
2304     bus_space_barrier(sc->bar[0].tag, sc->bar[0].handle, 0, 0,
2305                       BUS_SPACE_BARRIER_WRITE);
2306     mb();
2307 }
2308
2309 static inline void
2310 bxe_hc_ack_sb(struct bxe_softc *sc,
2311               uint8_t          sb_id,
2312               uint8_t          storm,
2313               uint16_t         index,
2314               uint8_t          op,
2315               uint8_t          update)
2316 {
2317     uint32_t hc_addr = (HC_REG_COMMAND_REG + SC_PORT(sc)*32 +
2318                         COMMAND_REG_INT_ACK);
2319     struct igu_ack_register igu_ack;
2320
2321     igu_ack.status_block_index = index;
2322     igu_ack.sb_id_and_flags =
2323         ((sb_id << IGU_ACK_REGISTER_STATUS_BLOCK_ID_SHIFT) |
2324          (storm << IGU_ACK_REGISTER_STORM_ID_SHIFT) |
2325          (update << IGU_ACK_REGISTER_UPDATE_INDEX_SHIFT) |
2326          (op << IGU_ACK_REGISTER_INTERRUPT_MODE_SHIFT));
2327
2328     REG_WR(sc, hc_addr, (*(uint32_t *)&igu_ack));
2329
2330     /* Make sure that ACK is written */
2331     bus_space_barrier(sc->bar[0].tag, sc->bar[0].handle, 0, 0,
2332                       BUS_SPACE_BARRIER_WRITE);
2333     mb();
2334 }
2335
2336 static inline void
2337 bxe_ack_sb(struct bxe_softc *sc,
2338            uint8_t          igu_sb_id,
2339            uint8_t          storm,
2340            uint16_t         index,
2341            uint8_t          op,
2342            uint8_t          update)
2343 {
2344     if (sc->devinfo.int_block == INT_BLOCK_HC)
2345         bxe_hc_ack_sb(sc, igu_sb_id, storm, index, op, update);
2346     else {
2347         uint8_t segment;
2348         if (CHIP_INT_MODE_IS_BC(sc)) {
2349             segment = storm;
2350         } else if (igu_sb_id != sc->igu_dsb_id) {
2351             segment = IGU_SEG_ACCESS_DEF;
2352         } else if (storm == ATTENTION_ID) {
2353             segment = IGU_SEG_ACCESS_ATTN;
2354         } else {
2355             segment = IGU_SEG_ACCESS_DEF;
2356         }
2357         bxe_igu_ack_sb(sc, igu_sb_id, segment, index, op, update);
2358     }
2359 }
2360
2361 static inline uint16_t
2362 bxe_hc_ack_int(struct bxe_softc *sc)
2363 {
2364     uint32_t hc_addr = (HC_REG_COMMAND_REG + SC_PORT(sc)*32 +
2365                         COMMAND_REG_SIMD_MASK);
2366     uint32_t result = REG_RD(sc, hc_addr);
2367
2368     mb();
2369     return (result);
2370 }
2371
2372 static inline uint16_t
2373 bxe_igu_ack_int(struct bxe_softc *sc)
2374 {
2375     uint32_t igu_addr = (BAR_IGU_INTMEM + IGU_REG_SISR_MDPC_WMASK_LSB_UPPER*8);
2376     uint32_t result = REG_RD(sc, igu_addr);
2377
2378     BLOGD(sc, DBG_INTR, "read 0x%08x from IGU addr 0x%x\n",
2379           result, igu_addr);
2380
2381     mb();
2382     return (result);
2383 }
2384
2385 static inline uint16_t
2386 bxe_ack_int(struct bxe_softc *sc)
2387 {
2388     mb();
2389     if (sc->devinfo.int_block == INT_BLOCK_HC) {
2390         return (bxe_hc_ack_int(sc));
2391     } else {
2392         return (bxe_igu_ack_int(sc));
2393     }
2394 }
2395
2396 static inline int
2397 func_by_vn(struct bxe_softc *sc,
2398            int              vn)
2399 {
2400     return (2 * vn + SC_PORT(sc));
2401 }
2402
2403 /*
2404  * Statistics ID are global per chip/path, while Client IDs for E1x
2405  * are per port.
2406  */
2407 static inline uint8_t
2408 bxe_stats_id(struct bxe_fastpath *fp)
2409 {
2410     struct bxe_softc *sc = fp->sc;
2411
2412     if (!CHIP_IS_E1x(sc)) {
2413 #if 0
2414         /* there are special statistics counters for FCoE 136..140 */
2415         if (IS_FCOE_FP(fp)) {
2416             return (sc->cnic_base_cl_id + (sc->pf_num >> 1));
2417         }
2418 #endif
2419         return (fp->cl_id);
2420     }
2421
2422     return (fp->cl_id + SC_PORT(sc) * FP_SB_MAX_E1x);
2423 }
2424
2425 #endif /* __BXE_H__ */
2426