Bus space barriers (XCC)
[akaros.git] / kern / drivers / net / bxe / 57711_int_offsets.h
1 /*-
2  * Copyright (c) 2007-2014 QLogic Corporation. All rights reserved.
3  *
4  * Redistribution and use in source and binary forms, with or without
5  * modification, are permitted provided that the following conditions
6  * are met:
7  *
8  * 1. Redistributions of source code must retain the above copyright
9  *    notice, this list of conditions and the following disclaimer.
10  * 2. Redistributions in binary form must reproduce the above copyright
11  *    notice, this list of conditions and the following disclaimer in the
12  *    documentation and/or other materials provided with the distribution.
13  *
14  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS'
15  * AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
16  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
17  * ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT OWNER OR CONTRIBUTORS
18  * BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
19  * CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
20  * SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
21  * INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
22  * CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
23  * ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF
24  * THE POSSIBILITY OF SUCH DAMAGE.
25  */
26
27
28 //__FBSDID("$FreeBSD: head/sys/dev/bxe/57711_int_offsets.h 265411 2014-05-06 02:32:27Z davidcs $");
29
30
31 static const struct iro e1h_iro_arr[379] = {
32         {     0x40,      0x0,      0x0,      0x0,      0x0},    // COMMON_SB_SIZE
33         {     0x40,      0x0,      0x0,      0x0,      0x0},    // COMMON_SB_DATA_SIZE
34         {     0x28,      0x0,      0x0,      0x0,      0x0},    // COMMON_SP_SB_SIZE
35         {     0x10,      0x0,      0x0,      0x0,      0x0},    // COMMON_SP_SB_DATA_SIZE
36         {     0x40,      0x0,      0x0,      0x0,      0x0},    // COMMON_DYNAMIC_HC_CONFIG_SIZE
37         {     0x10,      0x0,      0x0,      0x0,      0x0},    // COMMON_ASM_ASSERT_MSG_SIZE
38         {      0x8,      0x0,      0x0,      0x0,      0x0},    // COMMON_ASM_ASSERT_INDEX_SIZE
39         {      0x0,      0x0,      0x0,      0x0,      0x0},    // COMMON_ASM_INVALID_ASSERT_OPCODE
40         {      0x0,      0x0,      0x0,      0x0,      0x0},    // COMMON_RAM1_TEST_EVENT_ID
41         {      0x0,      0x0,      0x0,      0x0,      0x0},    // COMMON_INBOUND_INTERRUPT_TEST_AGG_INT_EVENT_ID
42         {      0x0,      0x0,      0x0,      0x0,      0x0},    // COMMON_INBOUND_INTERRUPT_TEST_AGG_INT_1_OFFSET
43         {      0x0,      0x0,      0x0,      0x0,      0x0},    // COMMON_INBOUND_INTERRUPT_TEST_AGG_INT_2_OFFSET
44         {      0x0,      0x0,      0x0,      0x0,      0x0},    // COMMON_INBOUND_INTERRUPT_TEST_AGG_INT_3_OFFSET
45         {      0x0,      0x0,      0x0,      0x0,      0x0},    // COMMON_INBOUND_INTERRUPT_TEST_AGG_INT_1_RESULT_OFFSET
46         {      0x0,      0x0,      0x0,      0x0,      0x0},    // COMMON_INBOUND_INTERRUPT_TEST_AGG_INT_2_RESULT_OFFSET
47         {      0x0,      0x0,      0x0,      0x0,      0x0},    // COMMON_INBOUND_INTERRUPT_TEST_AGG_INT_3_RESULT_OFFSET
48         {      0x0,      0x0,      0x0,      0x0,      0x0},    // COMMON_INBOUND_INTERRUPT_TEST_AGG_INT_1_MASK
49         {      0x0,      0x0,      0x0,      0x0,      0x0},    // COMMON_INBOUND_INTERRUPT_TEST_AGG_INT_2_MASK
50         {      0x0,      0x0,      0x0,      0x0,      0x0},    // COMMON_INBOUND_INTERRUPT_TEST_AGG_INT_3_MASK
51         {      0x0,      0x0,      0x0,      0x0,      0x0},    // COMMON_KUKU_TEST_AGG_INT
52         {      0x0,      0x0,      0x0,      0x0,      0x0},    // COMMON_KUKU_TEST_EVENTID
53         {      0x0,      0x0,      0x0,      0x0,      0x0},    // COMMON_KUKU_PCI_READ_OPCODE
54         {      0x0,      0x0,      0x0,      0x0,      0x0},    // COMMON_KUKU_LOAD_CONTEXT_OPCODE
55         {      0x0,      0x0,      0x0,      0x0,      0x0},    // COMMON_KUKU_LOAD_CONTEXT_INCVAL
56         {      0x0,      0x0,      0x0,      0x0,      0x0},    // COMMON_KUKU_LOAD_CONTEXT_REGION
57         {      0x0,      0x0,      0x0,      0x0,      0x0},    // COMMON_KUKU_LOAD_CONTEXT_CID
58         {      0x0,      0x0,      0x0,      0x0,      0x0},    // COMMON_KUKU_LOAD_CONTEXT_RUN_PBF_ECHO_TEST
59         {      0x0,      0x0,      0x0,      0x0,      0x0},    // COMMON_KUKU_QM_PAUSE_OPCODE
60         {      0x0,      0x0,      0x0,      0x0,      0x0},    // COMMON_KUKU_TEST_UNUSED_FOCS_SUCCESS_OPCODE_VALUE
61         {      0x0,      0x0,      0x0,      0x0,      0x0},    // COMMON_KUKU_TEST_UNUSED_FOCS_OPCODE_VALUE
62         {   0x9000,     0x10,      0x0,      0x0,      0x8},    // XSTORM_SPQ_PAGE_BASE_OFFSET(funcId)
63         {   0x9008,     0x10,      0x0,      0x0,      0x2},    // XSTORM_SPQ_PROD_OFFSET(funcId)
64         {   0x9000,     0x10,      0x0,      0x0,     0x10},    // XSTORM_SPQ_DATA_OFFSET(funcId)
65         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // XSTORM_HIGIG_HDR_LENGTH_OFFSET(portId)
66         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // XSTORM_VF_SPQ_PAGE_BASE_OFFSET(vfId)
67         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // XSTORM_VF_SPQ_PROD_OFFSET(vfId)
68         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // XSTORM_VF_SPQ_DATA_OFFSET(vfId)
69         {   0x93b8,      0x1,      0x4,      0x0,      0x1},    // XSTORM_JUMBO_SUPPORT_OFFSET(pfId)
70         {   0x93c0,      0x0,      0x0,      0x0,      0x2},    // XSTORM_COMMON_IP_ID_MASK_OFFSET
71         {   0x93c8,      0x0,      0x0,      0x0,      0x8},    // XSTORM_COMMON_RTC_PARAMS_OFFSET
72         {   0x93cc,      0x0,      0x0,      0x0,      0x2},    // XSTORM_COMMON_RTC_RESOLUTION_OFFSET
73         {   0x93d0,      0x0,      0x0,      0x0,      0x8},    // XSTORM_FW_VERSION_OFFSET
74         {   0x9720,     0x40,      0x0,      0x0,     0x40},    // XSTORM_LICENSE_VALUES_OFFSET(pfId)
75         {   0x93e0,     0x80,      0x0,      0x0,     0x48},    // XSTORM_CMNG_PER_PORT_VARS_OFFSET(portId)
76         {   0x94e0,     0x40,      0x0,      0x0,      0x8},    // XSTORM_RATE_SHAPING_PER_VN_VARS_OFFSET(pfId)
77         {   0x94f0,     0x40,      0x0,      0x0,     0x18},    // XSTORM_FAIRNESS_PER_VN_VARS_OFFSET(pfId)
78         {   0xa000,     0x28,      0x0,      0x0,     0x28},    // XSTORM_PER_QUEUE_STATS_OFFSET(xStatQueueId)
79         {   0xc0c0,      0x8,      0x0,      0x0,      0x1},    // XSTORM_FUNC_EN_OFFSET(funcId)
80         {   0xc0c1,      0x8,      0x0,      0x0,      0x1},    // XSTORM_VF_TO_PF_OFFSET(funcId)
81         {   0xc0c2,      0x8,      0x0,      0x0,      0x1},    // XSTORM_RECORD_SLOW_PATH_OFFSET(funcId)
82         {   0x2008,     0x10,      0x0,      0x0,     0x10},    // XSTORM_ASSERT_LIST_OFFSET(assertListEntry)
83         {   0x2000,      0x0,      0x0,      0x0,      0x8},    // XSTORM_ASSERT_LIST_INDEX_OFFSET
84         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // XSTORM_TIME_SYNC_TEST_ADDRESS_OFFSET
85         {      0x0,      0x0,      0x0,      0x0,      0x0},    // PCI_READ_KUKUE_CODE_OPPCOE
86         {      0x0,      0x0,      0x0,      0x0,      0x0},    // LOAD_CONTEXT_KUKUE_CODE_OPPCOE
87         {      0x0,      0x0,      0x0,      0x0,      0x0},    // QM_PAUSE_KUKUE_CODE_OPPCOE
88         {      0x0,      0x0,      0x0,      0x0,      0x0},    // PAUSE_TEST_XOFF_PORT0_KUKUE_CODE_OPPCOE
89         {      0x0,      0x0,      0x0,      0x0,      0x0},    // PAUSE_TEST_XON_PORT0_KUKUE_CODE_OPPCOE
90         {      0x0,      0x0,      0x0,      0x0,      0x0},    // PAUSE_TEST_XOFF_PORT1_KUKUE_CODE_OPPCOE
91         {      0x0,      0x0,      0x0,      0x0,      0x0},    // PAUSE_TEST_XON_PORT1_KUKUE_CODE_OPPCOE
92         {      0x0,      0x0,      0x0,      0x0,      0x0},    // TEST_UNUSED_FOCS_KUKUE_CODE_OPPCOE
93         {      0x0,      0x0,      0x0,      0x0,      0x0},    // PBF_ECHO_KUKUE_CODE_OPPCOE
94         {      0x0,      0x0,      0x0,      0x0,      0x0},    // TIME_SYNC_PORT0_KUKUE_CODE_OPPCOE
95         {      0x0,      0x0,      0x0,      0x0,      0x0},    // TIME_SYNC_PORT1_KUKUE_CODE_OPPCOE
96         {      0x0,      0x0,      0x0,      0x0,      0x0},    // IGU_TEST_KUKUE_CODE_OPPCOE
97         {      0x0,      0x0,      0x0,      0x0,      0x0},    // XSTORM_AGG_INT_INITIAL_CLEANUP_INDEX
98         {      0x0,      0x0,      0x0,      0x0,      0x0},    // XSTORM_AGG_INT_FINAL_CLEANUP_INDEX
99         {      0x0,      0x0,      0x0,      0x0,      0x0},    // XSTORM_AGG_INT_FINAL_CLEANUP_COMP_TYPE
100         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // XSTORM_ERROR_HANDLER_STATISTICS_RAM_OFFSET
101         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // XSTORM_LB_PHYSICAL_QUEUES_INFO_OFFSET
102         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // XSTORM_QUEUE_ZONE_OFFSET(queueId)
103         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // XSTORM_VF_ZONE_OFFSET(vfId)
104         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // XSTORM_FIVE_TUPLE_SRC_EN_OFFSET
105         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // XSTORM_E2_INTEG_RAM_OFFSET
106         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // XSTORM_QM_OPPORTUNISTIC_RAM_OFFSET
107         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // XSTORM_SIDE_INFO_INPUT_LSB_OFFSET
108         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // XSTORM_E2_INTEG_VLAN_ID_OFFSET
109         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // XSTORM_E2_INTEG_VLAN_ID_EN_OFFSET
110         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // XSTORM_VFC_TEST_LINE_OFFSET
111         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // XSTORM_VFC_TEST_RESULT_OFFSET
112         {      0x0,      0x0,      0x0,      0x0,      0x0},    // XSTORM_VFC_OP_GEN_VALUE
113         {      0x0,      0x0,      0x0,      0x0,      0x0},    // XSTORM_INBOUND_INTERRUPT_TEST_VF_INFO_SIZE_IN_BYTES
114         {      0x0,      0x0,      0x0,      0x0,      0x0},    // XSTORM_INBOUND_INTERRUPT_TEST_AGG_INT_1_INDEX
115         {      0x0,      0x0,      0x0,      0x0,      0x0},    // XSTORM_INBOUND_INTERRUPT_TEST_AGG_INT_2_INDEX
116         {      0x0,      0x0,      0x0,      0x0,      0x0},    // XSTORM_INBOUND_INTERRUPT_TEST_AGG_INT_3_INDEX
117         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // XSTORM_DPM_BUFFER_OFFSET
118         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // XSTORM_KUKU_TEST_OPCODE_OFFSET
119         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // XSTORM_KUKU_LOAD_CONTEXT_TEST_OFFSET
120         {      0x0,      0x0,      0x0,      0x0,      0x0},    // XSTORM_KUKU_OP_GEN_VALUE
121         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // XSTORM_QM_PAUSE_TEST_QUEUE_MASK_OFFSET
122         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // XSTORM_QM_PAUSE_TEST_GROUP_OFFSET
123         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // XSTORM_QM_PAUSE_TEST_PORT_OFFSET
124         {      0x0,      0x0,      0x0,      0x0,      0x0},    // XSTORM_KUKU_PBF_ECHO_OPCODE
125         {      0x0,      0x0,      0x0,      0x0,      0x0},    // XSTORM_KUKU_PBF_ECHO_INCVAL
126         {      0x0,      0x0,      0x0,      0x0,      0x0},    // XSTORM_KUKU_PBF_ECHO_REGION
127         {      0x0,      0x0,      0x0,      0x0,      0x0},    // XSTORM_KUKU_PBF_ECHO_RUN_PBF_ECHO_TEST
128         {      0x0,      0x0,      0x0,      0x0,      0x0},    // XSTORM_KUKU_PBF_ECHO_CID
129         {      0x0,      0x0,      0x0,      0x0,      0x0},    // XSTORM_KUKU_PBF_ECHO_SUCCESS_VALUE
130         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // XSTORM_KUKU_TIME_SYNC_FLG_OFFSET(funcId)
131         {      0x0,      0x0,      0x0,      0x0,      0x0},    // TSTORM_INDIRECTION_TABLE_ENTRY_SIZE
132         {   0x1ec8,      0x0,      0x0,      0x0,      0x8},    // TSTORM_COMMON_RTC_PARAMS_OFFSET
133         {   0x2008,     0x10,      0x0,      0x0,     0x10},    // TSTORM_ASSERT_LIST_OFFSET(assertListEntry)
134         {   0x2000,      0x0,      0x0,      0x0,      0x8},    // TSTORM_ASSERT_LIST_INDEX_OFFSET
135         {   0xa080,      0x8,      0x0,      0x0,      0x1},    // TSTORM_FUNC_EN_OFFSET(funcId)
136         {   0xa081,      0x8,      0x0,      0x0,      0x1},    // TSTORM_VF_TO_PF_OFFSET(funcId)
137         {   0xa082,      0x8,      0x0,      0x0,      0x1},    // TSTORM_RECORD_SLOW_PATH_OFFSET(funcId)
138         {   0x9070,     0x38,      0x0,      0x0,     0x38},    // TSTORM_PER_QUEUE_STATS_OFFSET(tStatQueueId)
139         {   0x1ed8,      0x0,      0x0,      0x0,      0x2},    // TSTORM_COMMON_SAFC_WORKAROUND_ENABLE_OFFSET
140         {   0x1eda,      0x0,      0x0,      0x0,      0x2},    // TSTORM_COMMON_SAFC_WORKAROUND_TIMEOUT_10USEC_OFFSET
141         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // TSTORM_ERROR_HANDLER_STATISTICS_RAM_OFFSET
142         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // TSTORM_VFC_TEST_RSS_KEY_OFFSET(portId)
143         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // TSTORM_QUEUE_ZONE_OFFSET(queueId)
144         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // TSTORM_VF_ZONE_OFFSET(vfId)
145         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // TSTORM_E2_INTEG_RAM_OFFSET
146         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // TSTORM_LSB_SIDE_BAND_INFO_OFFSET
147         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // TSTORM_MSB_SIDE_BAND_INFO_OFFSET
148         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // TSTORM_VFC_TEST_LINE_OFFSET
149         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // TSTORM_VFC_TEST_RESULT_OFFSET
150         {      0x0,      0x0,      0x0,      0x0,      0x0},    // TSTORM_VFC_OP_GEN_VALUE
151         {      0x0,      0x0,      0x0,      0x0,      0x0},    // TSTORM_INBOUND_INTERRUPT_TEST_VF_INFO_SIZE_IN_BYTES
152         {      0x0,      0x0,      0x0,      0x0,      0x0},    // TSTORM_INBOUND_INTERRUPT_TEST_AGG_INT_1_INDEX
153         {      0x0,      0x0,      0x0,      0x0,      0x0},    // TSTORM_INBOUND_INTERRUPT_TEST_AGG_INT_2_INDEX
154         {      0x0,      0x0,      0x0,      0x0,      0x0},    // TSTORM_INBOUND_INTERRUPT_TEST_AGG_INT_3_INDEX
155         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // TSTORM_KUKU_TEST_OPCODE_OFFSET
156         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // TSTORM_KUKU_LOAD_CONTEXT_TEST_OFFSET
157         {      0x0,      0x0,      0x0,      0x0,      0x0},    // TSTORM_KUKU_OP_GEN_VALUE
158         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // TSTORM_PCI_READ_TEST_ADDRESS_LO_OFFSET
159         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // TSTORM_PCI_READ_TEST_ADDRESS_HI_OFFSET
160         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // TSTORM_PCI_READ_TEST_RAM_ADDRESS_OFFSET
161         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // TSTORM_PCI_READ_TEST_PCI_ENTITY_OFFSET
162         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // TSTORM_TIME_SYNC_TEST_ADDRESS_OFFSET
163         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // TSTORM_KUKU_NIG_PAUSE_TEST_MASK_OFFSET
164         {   0xc000,     0x40,      0x0,      0x0,     0x40},    // CSTORM_STATUS_BLOCK_OFFSET(sbId)
165         {   0xc800,     0x40,      0x0,      0x0,     0x40},    // CSTORM_STATUS_BLOCK_DATA_OFFSET(sbId)
166         {   0xc82e,     0x40,      0x0,      0x0,      0x1},    // CSTORM_STATUS_BLOCK_DATA_STATE_OFFSET(sbId)
167         {   0xc800,     0x40,      0x2,      0x0,      0x1},    // CSTORM_STATUS_BLOCK_DATA_TIMEOUT_OFFSET(sbId,hcIndex)
168         {   0xc801,     0x40,      0x2,      0x0,      0x0},    // CSTORM_STATUS_BLOCK_DATA_FLAGS_OFFSET(sbId,hcIndex)
169         {   0x8000,     0x40,      0x0,      0x0,     0x40},    // CSTORM_SYNC_BLOCK_OFFSET(sbId)
170         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // CSTORM_HC_SYNC_LINE_INDEX_E2_OFFSET(hcIndex,sbId)
171         {   0x8000,      0x8,     0x40,      0x0,      0x4},    // CSTORM_HC_SYNC_LINE_INDEX_E1X_OFFSET(hcIndex,sbId)
172         {   0x8004,      0x8,     0x40,      0x0,      0x4},    // CSTORM_HC_SYNC_LINE_DHC_OFFSET(sbSyncLines,sbId)
173         {   0xb000,     0x28,      0x0,      0x0,     0x28},    // CSTORM_SP_STATUS_BLOCK_OFFSET(pfId)
174         {   0xb140,     0x10,      0x0,      0x0,     0x10},    // CSTORM_SP_STATUS_BLOCK_DATA_OFFSET(pfId)
175         {   0xb14a,     0x10,      0x0,      0x0,      0x1},    // CSTORM_SP_STATUS_BLOCK_DATA_STATE_OFFSET(pfId)
176         {   0x8800,     0x80,      0x0,      0x0,     0x80},    // CSTORM_SP_SYNC_BLOCK_OFFSET(pfId)
177         {   0x8800,      0x8,     0x80,      0x0,      0x2},    // CSTORM_SP_HC_SYNC_LINE_INDEX_OFFSET(hcSpIndex,pfId)
178         {   0x8c00,     0x40,      0x0,      0x0,     0x40},    // CSTORM_DYNAMIC_HC_CONFIG_OFFSET(pfId)
179         {   0x2008,     0x10,      0x0,      0x0,     0x10},    // CSTORM_ASSERT_LIST_OFFSET(assertListEntry)
180         {   0x2000,      0x0,      0x0,      0x0,      0x8},    // CSTORM_ASSERT_LIST_INDEX_OFFSET
181         {   0x1250,      0x8,      0x0,      0x0,      0x1},    // CSTORM_FUNC_EN_OFFSET(funcId)
182         {   0x1251,      0x8,      0x0,      0x0,      0x1},    // CSTORM_VF_TO_PF_OFFSET(funcId)
183         {   0x1252,      0x8,      0x0,      0x0,      0x1},    // CSTORM_RECORD_SLOW_PATH_OFFSET(funcId)
184         {   0x8e00,     0x10,      0x4,      0x0,      0x4},    // CSTORM_BYTE_COUNTER_OFFSET(sbId,dhcIndex)
185         {   0x1290,     0x30,     0x18,      0x0,     0x10},    // CSTORM_EVENT_RING_DATA_OFFSET(pfId)
186         {   0x1298,     0x30,     0x18,      0x0,      0x2},    // CSTORM_EVENT_RING_PROD_OFFSET(pfId)
187         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // CSTORM_VF_PF_CHANNEL_STATE_OFFSET(vfId)
188         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // CSTORM_VF_PF_CHANNEL_VALID_OFFSET(vfId)
189         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // CSTORM_IGU_MODE_OFFSET
190         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // CSTORM_ERROR_HANDLER_STATISTICS_RAM_OFFSET
191         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // CSTORM_FINAL_CLEANUP_COMPLETE_OFFSET(funcId)
192         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // CSTORM_QUEUE_ZONE_OFFSET(queueId)
193         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // CSTORM_VF_ZONE_OFFSET(vfId)
194         {      0x0,      0x0,      0x0,      0x0,      0x0},    // CSTORM_INBOUND_INTERRUPT_TEST_VF_INFO_SIZE_IN_BYTES
195         {      0x0,      0x0,      0x0,      0x0,      0x0},    // CSTORM_INBOUND_INTERRUPT_TEST_AGG_INT_1_INDEX
196         {      0x0,      0x0,      0x0,      0x0,      0x0},    // CSTORM_INBOUND_INTERRUPT_TEST_AGG_INT_2_INDEX
197         {      0x0,      0x0,      0x0,      0x0,      0x0},    // CSTORM_INBOUND_INTERRUPT_TEST_AGG_INT_3_INDEX
198         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // CSTORM_KUKU_TEST_OPCODE_OFFSET
199         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // CSTORM_KUKU_LOAD_CONTEXT_TEST_OFFSET
200         {      0x0,      0x0,      0x0,      0x0,      0x0},    // CSTORM_KUKU_OP_GEN_VALUE
201         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // CSTORM_IGU_TEST_PF_ID_OFFSET
202         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // CSTORM_IGU_TEST_VF_ID_OFFSET
203         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // CSTORM_IGU_TEST_VF_VALID_OFFSET
204         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // CSTORM_IGU_TEST_ADDRESS_OFFSET
205         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // CSTORM_IGU_TEST_IGU_COMMAND_OFFSET
206         {   0x8308,     0x80,      0x0,      0x0,     0x80},    // USTORM_INDIRECTION_TABLE_OFFSET(portId)
207         {      0x1,      0x0,      0x0,      0x0,      0x0},    // USTORM_INDIRECTION_TABLE_ENTRY_SIZE
208         {   0x2008,     0x10,      0x0,      0x0,     0x10},    // USTORM_ASSERT_LIST_OFFSET(assertListEntry)
209         {   0x2000,      0x0,      0x0,      0x0,      0x8},    // USTORM_ASSERT_LIST_INDEX_OFFSET
210         {   0x8500,      0x8,      0x0,      0x0,      0x1},    // USTORM_FUNC_EN_OFFSET(funcId)
211         {   0x8501,      0x8,      0x0,      0x0,      0x1},    // USTORM_VF_TO_PF_OFFSET(funcId)
212         {   0x8502,      0x8,      0x0,      0x0,      0x1},    // USTORM_RECORD_SLOW_PATH_OFFSET(funcId)
213         {   0x6000,     0x38,      0x0,      0x0,     0x38},    // USTORM_PER_QUEUE_STATS_OFFSET(uStatQueueId)
214         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // USTORM_MEM_WORKAROUND_ADDRESS_OFFSET(pfId)
215         {   0x8454,      0x8,      0x0,      0x0,      0x2},    // USTORM_ETH_PAUSE_ENABLED_OFFSET(portId)
216         {   0x8456,      0x8,      0x0,      0x0,      0x2},    // USTORM_TOE_PAUSE_ENABLED_OFFSET(portId)
217         {   0x8464,     0x10,      0x0,      0x0,      0x4},    // USTORM_MAX_PAUSE_TIME_USEC_OFFSET(portId)
218         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // USTORM_ERROR_HANDLER_STATISTICS_RAM_OFFSET
219         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // USTORM_QUEUE_ZONE_OFFSET(queueId)
220         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // USTORM_VF_ZONE_OFFSET(vfId)
221         {      0x0,      0x0,      0x0,      0x0,      0x0},    // USTORM_INBOUND_INTERRUPT_TEST_VF_INFO_SIZE_IN_BYTES
222         {      0x0,      0x0,      0x0,      0x0,      0x0},    // USTORM_INBOUND_INTERRUPT_TEST_AGG_INT_1_INDEX
223         {      0x0,      0x0,      0x0,      0x0,      0x0},    // USTORM_INBOUND_INTERRUPT_TEST_AGG_INT_2_INDEX
224         {      0x0,      0x0,      0x0,      0x0,      0x0},    // USTORM_INBOUND_INTERRUPT_TEST_AGG_INT_3_INDEX
225         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // USTORM_KUKU_TEST_OPCODE_OFFSET
226         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // USTORM_KUKU_LOAD_CONTEXT_TEST_OFFSET
227         {      0x0,      0x0,      0x0,      0x0,      0x0},    // USTORM_KUKU_OP_GEN_VALUE
228         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // USTORM_PCI_READ_TEST_ADDRESS_LO_OFFSET
229         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // USTORM_PCI_READ_TEST_ADDRESS_HI_OFFSET
230         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // USTORM_PCI_READ_TEST_RAM_ADDRESS_OFFSET
231         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // USTORM_PCI_READ_TEST_PCI_ENTITY_OFFSET
232         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // USTORM_KUKU_NIG_PAUSE_TEST_MASK_OFFSET
233         {   0x3000,     0x40,      0x0,      0x0,      0x8},    // TSTORM_FUNCTION_COMMON_CONFIG_OFFSET(pfId)
234         {   0x3008,     0x40,      0x0,      0x0,     0x20},    // TSTORM_MAC_FILTER_CONFIG_OFFSET(pfId)
235         {   0x3200,     0x20,      0x0,      0x0,     0x20},    // TSTORM_APPROXIMATE_MATCH_MULTICAST_FILTERING_OFFSET(pfId)
236         {   0x37a8,      0x0,      0x0,      0x0,      0x8},    // TSTORM_ACCEPT_CLASSIFY_FAILED_OFFSET
237         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // USTORM_CQE_PAGE_NEXT_OFFSET(portId,clientId)
238         {   0xa000,      0x0,      0x0,      0x0,   0x2000},    // USTORM_AGG_DATA_OFFSET
239         {   0x3ec1,      0x0,      0x0,      0x0,      0x1},    // USTORM_TPA_BTR_OFFSET
240         {   0x3ee0,      0x0,      0x0,      0x0,      0x2},    // USTORM_ETH_DYNAMIC_HC_PARAM_OFFSET
241         {   0x1e00,     0xe0,      0x8,      0x0,      0x8},    // USTORM_RX_PRODS_E1X_OFFSET(portId,clientId)
242         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // USTORM_RX_PRODS_E2_OFFSET(qzoneId)
243         {   0x4000,      0x8,      0x0,      0x0,      0x1},    // XSTORM_TCP_GLOBAL_DEL_ACK_COUNTER_ENABLED_OFFSET(portId)
244         {   0x4001,      0x8,      0x0,      0x0,      0x1},    // XSTORM_TCP_GLOBAL_DEL_ACK_COUNTER_MAX_COUNT_OFFSET(portId)
245         {   0x4040,      0x8,      0x4,      0x0,      0x2},    // XSTORM_TCP_IPID_OFFSET(pfId)
246         {   0x4060,      0x8,      0x4,      0x0,      0x4},    // XSTORM_TCP_TX_SWS_TIMER_VAL_OFFSET(pfId)
247         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // XSTORM_TCP_TX_SWITCHING_EN_OFFSET(portId)
248         {   0x4000,      0x8,      0x0,      0x0,      0x4},    // TSTORM_TCP_DUPLICATE_ACK_THRESHOLD_OFFSET(pfId)
249         {   0x4004,      0x8,      0x0,      0x0,      0x4},    // TSTORM_TCP_MAX_CWND_OFFSET(pfId)
250         {   0x4040,      0x0,      0x0,      0x0,      0x8},    // TSTORM_TCP_GLOBAL_PARAMS_OFFSET
251         {   0x4048,      0x0,      0x0,      0x0,      0x8},    // TSTORM_TCP_ISLES_ARRAY_DESCRIPTOR_OFFSET
252         {   0x8000,      0x0,      0x0,      0x0,     0x10},    // TSTORM_TCP_ISLES_ARRAY_OFFSET
253         {   0x5040,      0x1,      0x4,      0x0,      0x1},    // XSTORM_TOE_LLC_SNAP_ENABLED_OFFSET(pfId)
254         {   0x5000,      0x0,      0x0,      0x0,     0x20},    // XSTORM_OUT_OCTETS_OFFSET
255         {   0x5008,     0x10,      0x0,      0x0,      0x4},    // TSTORM_TOE_MAX_SEG_RETRANSMIT_OFFSET(pfId)
256         {   0x500c,     0x10,      0x0,      0x0,      0x1},    // TSTORM_TOE_DOUBT_REACHABILITY_OFFSET(pfId)
257         {   0x52c7,      0x0,      0x0,      0x0,      0x1},    // TSTORM_TOE_MAX_DOMINANCE_VALUE_OFFSET
258         {   0x52c6,      0x0,      0x0,      0x0,      0x1},    // TSTORM_TOE_DOMINANCE_THRESHOLD_OFFSET
259         {   0x3000,     0x40,     0x20,      0x0,      0x4},    // CSTORM_TOE_CQ_CONS_PTR_LO_OFFSET(rssId,portId)
260         {   0x3004,     0x40,     0x20,      0x0,      0x4},    // CSTORM_TOE_CQ_CONS_PTR_HI_OFFSET(rssId,portId)
261         {   0x3008,     0x40,     0x20,      0x0,      0x2},    // CSTORM_TOE_CQ_PROD_OFFSET(rssId,portId)
262         {   0x300a,     0x40,     0x20,      0x0,      0x2},    // CSTORM_TOE_CQ_CONS_OFFSET(rssId,portId)
263         {   0x300c,     0x40,     0x20,      0x0,      0x1},    // CSTORM_TOE_CQ_NXT_PAGE_ADDR_VALID_OFFSET(rssId,portId)
264         {   0x300d,     0x40,     0x20,      0x0,      0x1},    // CSTORM_TOE_STATUS_BLOCK_ID_OFFSET(rssId,portId)
265         {   0x300e,     0x40,     0x20,      0x0,      0x1},    // CSTORM_TOE_STATUS_BLOCK_INDEX_OFFSET(rssId,portId)
266         {   0x3010,     0x40,     0x20,      0x0,      0x4},    // CSTORM_TOE_CQ_NEXT_PAGE_BASE_ADDR_LO_OFFSET(rssId,portId)
267         {   0x3014,     0x40,     0x20,      0x0,      0x4},    // CSTORM_TOE_CQ_NEXT_PAGE_BASE_ADDR_HI_OFFSET(rssId,portId)
268         {   0x3018,     0x40,     0x20,      0x0,      0x4},    // CSTORM_TOE_DYNAMIC_HC_PROD_OFFSET(rssId,portId)
269         {   0x301c,     0x40,     0x20,      0x0,      0x4},    // CSTORM_TOE_DYNAMIC_HC_CONS_OFFSET(rssId,portId)
270         {   0x5000,    0x100,     0x80,      0x8,      0x4},    // USTORM_GRQ_CACHE_BD_LO_OFFSET(rssId,portId,grqBdId)
271         {   0x5004,    0x100,     0x80,      0x8,      0x4},    // USTORM_GRQ_CACHE_BD_HI_OFFSET(rssId,portId,grqBdId)
272         {      0xa,      0x0,      0x0,      0x0,      0x0},    // USTORM_TOE_GRQ_CACHE_NUM_BDS
273         {   0x5068,    0x100,     0x80,      0x0,      0x1},    // USTORM_TOE_GRQ_LOCAL_PROD_OFFSET(rssId,portId)
274         {   0x5069,    0x100,     0x80,      0x0,      0x1},    // USTORM_TOE_GRQ_LOCAL_CONS_OFFSET(rssId,portId)
275         {   0x506c,    0x100,     0x80,      0x0,      0x2},    // USTORM_TOE_GRQ_CONS_OFFSET(rssId,portId)
276         {   0x506e,    0x100,     0x80,      0x0,      0x2},    // USTORM_TOE_GRQ_PROD_OFFSET(rssId,portId)
277         {   0x5070,    0x100,     0x80,      0x0,      0x4},    // USTORM_TOE_GRQ_CONS_PTR_LO_OFFSET(rssId,portId)
278         {   0x5074,    0x100,     0x80,      0x0,      0x4},    // USTORM_TOE_GRQ_CONS_PTR_HI_OFFSET(rssId,portId)
279         {   0x5066,    0x100,     0x80,      0x0,      0x2},    // USTORM_TOE_GRQ_BUF_SIZE_OFFSET(rssId,portId)
280         {   0x5064,    0x100,     0x80,      0x0,      0x1},    // USTORM_TOE_CQ_NXT_PAGE_ADDR_VALID_OFFSET(rssId,portId)
281         {   0x5060,    0x100,     0x80,      0x0,      0x2},    // USTORM_TOE_CQ_CONS_OFFSET(rssId,portId)
282         {   0x5062,    0x100,     0x80,      0x0,      0x2},    // USTORM_TOE_CQ_PROD_OFFSET(rssId,portId)
283         {   0x5050,    0x100,     0x80,      0x0,      0x4},    // USTORM_TOE_CQ_NEXT_PAGE_BASE_ADDR_LO_OFFSET(rssId,portId)
284         {   0x5054,    0x100,     0x80,      0x0,      0x4},    // USTORM_TOE_CQ_NEXT_PAGE_BASE_ADDR_HI_OFFSET(rssId,portId)
285         {   0x5058,    0x100,     0x80,      0x0,      0x4},    // USTORM_TOE_CQ_CONS_PTR_LO_OFFSET(rssId,portId)
286         {   0x505c,    0x100,     0x80,      0x0,      0x4},    // USTORM_TOE_CQ_CONS_PTR_HI_OFFSET(rssId,portId)
287         {   0x507c,    0x100,     0x80,      0x0,      0x1},    // USTORM_TOE_STATUS_BLOCK_ID_OFFSET(rssId,portId)
288         {   0x507d,    0x100,     0x80,      0x0,      0x1},    // USTORM_TOE_STATUS_BLOCK_INDEX_OFFSET(rssId,portId)
289         {   0x4018,     0x10,      0x0,      0x0,      0x4},    // USTORM_TOE_TCP_PUSH_TIMER_TICKS_OFFSET(pfId)
290         {   0x4090,     0x10,      0x0,      0x0,      0x4},    // USTORM_TOE_GRQ_XOFF_COUNTER_OFFSET(pfId)
291         {   0x4098,     0x10,      0x0,      0x0,      0x4},    // USTORM_TOE_RCQ_XOFF_COUNTER_OFFSET(pfId)
292         {   0x4110,      0x0,      0x0,      0x0,      0x2},    // USTORM_TOE_CQ_THR_LOW_OFFSET
293         {   0x4112,      0x0,      0x0,      0x0,      0x2},    // USTORM_TOE_GRQ_THR_LOW_OFFSET
294         {   0x4114,      0x0,      0x0,      0x0,      0x2},    // USTORM_TOE_CQ_THR_HIGH_OFFSET
295         {   0x4116,      0x0,      0x0,      0x0,      0x2},    // USTORM_TOE_GRQ_THR_HIGH_OFFSET
296         {   0x6040,      0x8,      0x0,      0x0,      0x2},    // TSTORM_ISCSI_TCP_VARS_FLAGS_OFFSET(pfId)
297         {   0x6042,      0x8,      0x0,      0x0,      0x2},    // TSTORM_ISCSI_TCP_VARS_LSB_LOCAL_MAC_ADDR_OFFSET(pfId)
298         {   0x6044,      0x8,      0x0,      0x0,      0x2},    // TSTORM_ISCSI_TCP_VARS_MID_LOCAL_MAC_ADDR_OFFSET(pfId)
299         {   0x6046,      0x8,      0x0,      0x0,      0x2},    // TSTORM_ISCSI_TCP_VARS_MSB_LOCAL_MAC_ADDR_OFFSET(pfId)
300         {   0x6080,      0x8,      0x0,      0x0,      0x8},    // TSTORM_ISCSI_RQ_SIZE_OFFSET(pfId)
301         {   0x6000,      0x8,      0x0,      0x0,      0x2},    // TSTORM_ISCSI_PAGE_SIZE_OFFSET(pfId)
302         {   0x6002,      0x8,      0x0,      0x0,      0x1},    // TSTORM_ISCSI_PAGE_SIZE_LOG_OFFSET(pfId)
303         {   0x6004,      0x8,      0x0,      0x0,      0x2},    // TSTORM_ISCSI_NUM_OF_TASKS_OFFSET(pfId)
304         {   0x60c0,      0x8,      0x0,      0x0,      0x8},    // TSTORM_ISCSI_ERROR_BITMAP_OFFSET(pfId)
305         {   0x6100,      0x8,      0x0,      0x0,      0x4},    // TSTORM_ISCSI_L2_ISCSI_OOO_CID_TABLE_OFFSET(pfId)
306         {   0x6104,      0x8,      0x0,      0x0,      0x1},    // TSTORM_ISCSI_L2_ISCSI_OOO_CLIENT_ID_TABLE_OFFSET(pfId)
307         {   0x6140,      0x8,      0x0,      0x0,      0x2},    // TSTORM_ISCSI_L2_ISCSI_OOO_PROD_OFFSET(pfId)
308         {   0x6144,      0x8,      0x0,      0x0,      0x2},    // TSTORM_ISCSI_L2_ISCSI_OOO_RX_BDS_THRSHLD_OFFSET(pfId)
309         {   0x6142,      0x8,      0x0,      0x0,      0x2},    // TSTORM_ISCSI_L2_ISCSI_OOO_CONS_OFFSET(pfId)
310         {   0x6180,      0x8,      0x0,      0x0,      0x4},    // TSTORM_ISCSI_TCP_LOCAL_ADV_WND_OFFSET(pfId)
311         {   0x7000,      0x8,      0x0,      0x0,      0x2},    // USTORM_ISCSI_PAGE_SIZE_OFFSET(pfId)
312         {   0x7002,      0x8,      0x0,      0x0,      0x1},    // USTORM_ISCSI_PAGE_SIZE_LOG_OFFSET(pfId)
313         {   0x7004,      0x8,      0x0,      0x0,      0x2},    // USTORM_ISCSI_NUM_OF_TASKS_OFFSET(pfId)
314         {   0x7040,      0x8,      0x0,      0x0,      0x2},    // USTORM_ISCSI_R2TQ_SIZE_OFFSET(pfId)
315         {   0x7044,      0x8,      0x0,      0x0,      0x2},    // USTORM_ISCSI_CQ_SIZE_OFFSET(pfId)
316         {   0x7046,      0x8,      0x0,      0x0,      0x2},    // USTORM_ISCSI_CQ_SQN_SIZE_OFFSET(pfId)
317         {   0x7660,      0x8,      0x0,      0x0,      0x8},    // USTORM_ISCSI_GLOBAL_BUF_PHYS_ADDR_OFFSET(pfId)
318         {   0x7080,      0x8,      0x0,      0x0,      0x2},    // USTORM_ISCSI_RQ_BUFFER_SIZE_OFFSET(pfId)
319         {   0x7084,      0x8,      0x0,      0x0,      0x2},    // USTORM_ISCSI_RQ_SIZE_OFFSET(pfId)
320         {   0x76a0,      0x8,      0x0,      0x0,      0x8},    // USTORM_ISCSI_ERROR_BITMAP_OFFSET(pfId)
321         {   0x8040,      0x8,      0x0,      0x0,      0x1},    // XSTORM_ISCSI_TCP_VARS_TTL_OFFSET(pfId)
322         {   0x8041,      0x8,      0x0,      0x0,      0x1},    // XSTORM_ISCSI_TCP_VARS_TOS_OFFSET(pfId)
323         {   0x8042,      0x8,      0x0,      0x0,      0x1},    // XSTORM_ISCSI_TCP_VARS_FLAGS_OFFSET(pfId)
324         {   0x8043,      0x8,      0x0,      0x0,      0x1},    // XSTORM_ISCSI_TCP_VARS_ADV_WND_SCL_OFFSET(pfId)
325         {   0x8000,      0x8,      0x0,      0x0,      0x2},    // XSTORM_ISCSI_PAGE_SIZE_OFFSET(pfId)
326         {   0x8002,      0x8,      0x0,      0x0,      0x1},    // XSTORM_ISCSI_PAGE_SIZE_LOG_OFFSET(pfId)
327         {   0x8004,      0x8,      0x0,      0x0,      0x2},    // XSTORM_ISCSI_NUM_OF_TASKS_OFFSET(pfId)
328         {   0x80c0,      0x8,      0x0,      0x0,      0x2},    // XSTORM_ISCSI_HQ_SIZE_OFFSET(pfId)
329         {   0x80c2,      0x8,      0x0,      0x0,      0x2},    // XSTORM_ISCSI_SQ_SIZE_OFFSET(pfId)
330         {   0x80c4,      0x8,      0x0,      0x0,      0x2},    // XSTORM_ISCSI_R2TQ_SIZE_OFFSET(pfId)
331         {   0x8080,      0x8,      0x0,      0x0,      0x1},    // XSTORM_ISCSI_LOCAL_MAC_ADDR0_OFFSET(pfId)
332         {   0x8081,      0x8,      0x0,      0x0,      0x1},    // XSTORM_ISCSI_LOCAL_MAC_ADDR1_OFFSET(pfId)
333         {   0x8082,      0x8,      0x0,      0x0,      0x1},    // XSTORM_ISCSI_LOCAL_MAC_ADDR2_OFFSET(pfId)
334         {   0x8083,      0x8,      0x0,      0x0,      0x1},    // XSTORM_ISCSI_LOCAL_MAC_ADDR3_OFFSET(pfId)
335         {   0x8084,      0x8,      0x0,      0x0,      0x1},    // XSTORM_ISCSI_LOCAL_MAC_ADDR4_OFFSET(pfId)
336         {   0x8085,      0x8,      0x0,      0x0,      0x1},    // XSTORM_ISCSI_LOCAL_MAC_ADDR5_OFFSET(pfId)
337         {   0x8086,      0x8,      0x0,      0x0,      0x1},    // XSTORM_ISCSI_LOCAL_VLAN_OFFSET(pfId)
338         {   0x6000,      0x8,      0x0,      0x0,      0x2},    // CSTORM_ISCSI_PAGE_SIZE_OFFSET(pfId)
339         {   0x6002,      0x8,      0x0,      0x0,      0x1},    // CSTORM_ISCSI_PAGE_SIZE_LOG_OFFSET(pfId)
340         {   0x6004,      0x8,      0x0,      0x0,      0x2},    // CSTORM_ISCSI_NUM_OF_TASKS_OFFSET(pfId)
341         {   0x6042,     0xc0,     0x18,      0x0,      0x2},    // CSTORM_ISCSI_EQ_PROD_OFFSET(pfId,iscsiEqId)
342         {   0x6040,     0xc0,     0x18,      0x0,      0x2},    // CSTORM_ISCSI_EQ_CONS_OFFSET(pfId,iscsiEqId)
343         {   0x604c,     0xc0,     0x18,      0x0,      0x8},    // CSTORM_ISCSI_EQ_NEXT_PAGE_ADDR_OFFSET(pfId,iscsiEqId)
344         {   0x6044,     0xc0,     0x18,      0x0,      0x8},    // CSTORM_ISCSI_EQ_NEXT_EQE_ADDR_OFFSET(pfId,iscsiEqId)
345         {   0x6057,     0xc0,     0x18,      0x0,      0x1},    // CSTORM_ISCSI_EQ_NEXT_PAGE_ADDR_VALID_OFFSET(pfId,iscsiEqId)
346         {   0x6054,     0xc0,     0x18,      0x0,      0x2},    // CSTORM_ISCSI_EQ_SB_NUM_OFFSET(pfId,iscsiEqId)
347         {   0x6056,     0xc0,     0x18,      0x0,      0x1},    // CSTORM_ISCSI_EQ_SB_INDEX_OFFSET(pfId,iscsiEqId)
348         {   0x6640,      0x8,      0x0,      0x0,      0x8},    // CSTORM_ISCSI_HQ_SIZE_OFFSET(pfId)
349         {   0x6680,      0x8,      0x0,      0x0,      0x8},    // CSTORM_ISCSI_CQ_SIZE_OFFSET(pfId)
350         {   0x66c0,      0x8,      0x0,      0x0,      0x8},    // CSTORM_ISCSI_CQ_SQN_SIZE_OFFSET(pfId)
351         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // USTORM_FCOE_EQ_PROD_OFFSET(pfId)
352         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // USTORM_FCOE_TIMER_PARAM_OFFSET
353         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // USTORM_TIMER_ARRAY_OFFSET
354         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // USTORM_STAT_FC_CRC_CNT_OFFSET
355         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // USTORM_STAT_EOFA_DEL_CNT_OFFSET
356         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // USTORM_STAT_MISS_FRAME_CNT_OFFSET
357         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // USTORM_STAT_SEQ_TIMEOUT_CNT_OFFSET
358         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // USTORM_STAT_DROP_SEQ_CNT_OFFSET
359         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // USTORM_STAT_FCOE_RX_DROP_PKT_CNT_OFFSET
360         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // USTORM_STAT_FCP_RX_PKT_CNT_OFFSET
361         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // USTORM_STAT_OFFSET
362         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // USTORM_DEBUG_DROP_PKT_CNT_OFFSET
363         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // USTORM_DEBUG_OFFSET
364         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // USTORM_CACHED_TCE_MNG_INFO_DWORD_ONE_OFFSET(cached_tbl_size)
365         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // USTORM_CACHED_TCE_MNG_INFO_DWORD_TWO_OFFSET(cached_tbl_size)
366         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // USTORM_CACHED_TCE_ENTRY_TCE_OFFSET
367         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // USTORM_CACHED_TCE_ENTRY_MNG_INFO_OFFSET
368         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // USTORM_FCOE_CACHED_TCE_TBL_BIT_MAP_OFFSET
369         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // USTORM_DEBUG_CACHED_TCE_WAIT_4_BD_READ_OFFSET
370         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // USTORM_DEBUG_CACHED_TCE_WAKE_ANOTHER_THREAD_DATA_OFFSET
371         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // USTORM_DEBUG_CACHED_TCE_WAKE_ANOTHER_THREAD_NON_DATA_OFFSET
372         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // USTORM_DEBUG_CACHED_TCE_WAKE_ANOTHER_THREAD_ERR_OFFSET
373         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // USTORM_DEBUG_CACHED_TCE_GLOBAL_TIMER_TASK_IN_USE_OFFSET
374         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // USTORM_DEBUG_CACHED_TCE_DEL_CACHED_TASK_OFFSET
375         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // USTORM_DEBUG_CACHED_TCE_SILENT_DROP_CACHED_TASK_OFFSET
376         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // USTORM_DEBUG_CACHED_TCE_OFFSET
377         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // USTORM_FCOE_DEBUG_CACHED_TCE_SEQ_CNT_ON_DROP_OFFSET
378         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // USTORM_FCOE_DEBUG_CACHED_TCE_SEQ_CNT_ON_CRC_ERROR_OFFSET
379         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // USTORM_FCOE_DEBUG_CACHED_TCE_SEQ_CNT_ON_ERROR_OFFSET
380         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // USTORM_FCOE_DEBUG_CACHED_TCE_PREVIOUS_THREAD_OFFSET
381         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // USTORM_FCOE_DEBUG_CACHED_TCE_CRC_ERR_DETECT_DATA_IN_OFFSET
382         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // USTORM_FCOE_DEBUG_CACHED_TCE_CRC_ERR_DETECT_READ_TCE_OFFSET
383         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // USTORM_FCOE_DEBUG_CACHED_TCE_CRC_ERR_DETECT_DROP_ERR_OFFSET
384         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // USTORM_FCOE_DEBUG_PARAMS_ERRORS_NUMBER_OFFSET
385         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // USTORM_FCOE_DEBUG_PARAMS_SILENT_DROP_NUMBER_OFFSET
386         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // USTORM_FCOE_DEBUG_PARAMS_SILENT_DROP_BITMAP_OFFSET
387         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // USTORM_FCOE_DEBUG_PARAMS_ENABLE_CONN_RACE_OFFSET
388         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // USTORM_FCOE_DEBUG_PARAMS_TASK_IN_USE_OFFSET
389         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // USTORM_FCOE_DEBUG_PARAMS_CRC_ERROR_TASK_IN_USE_OFFSET
390         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // XSTORM_FCOE_TIMER_PARAM_OFFSET
391         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // XSTORM_TIMER_ARRAY_OFFSET
392         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // XSTORM_STAT_FCOE_TX_PKT_CNT_OFFSET
393         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // XSTORM_STAT_FCOE_TX_BYTE_CNT_OFFSET
394         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // XSTORM_STAT_FCP_TX_PKT_CNT_OFFSET
395         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // XSTORM_STAT_OFFSET
396         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // XSTORM_DEBUG_ABTS_BLOCK_SQ_CNT_OFFSET
397         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // XSTORM_DEBUG_CLEANUP_BLOCK_SQ_CNT_OFFSET
398         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // XSTORM_DEBUG_OFFSET
399         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // TSTORM_STAT_FCOE_VER_CNT_OFFSET
400         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // TSTORM_STAT_FCOE_RX_PKT_CNT_OFFSET
401         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // TSTORM_STAT_FCOE_RX_BYTE_CNT_OFFSET
402         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // TSTORM_STAT_FCOE_RX_DROP_PKT_CNT_OFFSET
403         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // TSTORM_STAT_OFFSET
404         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // TSTORM_PORT_DEBUG_WAIT_FOR_YOUR_TURN_SP_CNT_OFFSET
405         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // TSTORM_PORT_DEBUG_AFEX_ERROR_PACKETS_OFFSET
406         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // TSTORM_PORT_DEBUG_OFFSET
407         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // TSTORM_REORDER_DATA_OFFSET
408         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // TSTORM_REORDER_WAITING_TABLE_OFFSET
409         {      0x0,      0x0,      0x0,      0x0,      0x0},    // TSTORM_WAITING_LIST_SIZE
410         {UNDEF_IRO,      0x0,      0x0,      0x0,      0x0},    // TSTORM_REORDER_WAITING_ENTRY_OFFSET
411 };