BNX2X: open
[akaros.git] / kern / drivers / net / bnx2x / bnx2x_cmn.h
1 /* bnx2x_cmn.h: Broadcom Everest network driver.
2  *
3  * Copyright (c) 2007-2013 Broadcom Corporation
4  *
5  * This program is free software; you can redistribute it and/or modify
6  * it under the terms of the GNU General Public License as published by
7  * the Free Software Foundation.
8  *
9  * Maintained by: Ariel Elior <ariel.elior@qlogic.com>
10  * Written by: Eliezer Tamir
11  * Based on code from Michael Chan's bnx2 driver
12  * UDP CSUM errata workaround by Arik Gendelman
13  * Slowpath and fastpath rework by Vladislav Zolotarov
14  * Statistics and Link management by Yitchak Gertner
15  *
16  */
17 #ifndef BNX2X_CMN_H
18 #define BNX2X_CMN_H
19
20 #include "akaros_compat.h"
21
22 #include "bnx2x.h"
23 #include "bnx2x_sriov.h"
24
25 /* This is used as a replacement for an MCP if it's not present */
26 extern int bnx2x_load_count[2][3]; /* per-path: 0-common, 1-port0, 2-port1 */
27 extern int bnx2x_num_queues;
28
29 /************************ Macros ********************************/
30 #define BNX2X_PCI_FREE(x, y, size) \
31         do { \
32                 if (x) { \
33                         dma_free_coherent(&bp->pdev->dev, size, (void *)x, y); \
34                         x = NULL; \
35                         y = 0; \
36                 } \
37         } while (0)
38
39 #define BNX2X_FREE(x) \
40         do { \
41                 if (x) { \
42                         kfree((void *)x); \
43                         x = NULL; \
44                 } \
45         } while (0)
46
47 #define BNX2X_PCI_ALLOC(y, size)                                        \
48 ({                                                                      \
49         void *x = dma_zalloc_coherent(&bp->pdev->dev, size, y, KMALLOC_WAIT); \
50         if (x)                                                          \
51                 DP(NETIF_MSG_HW,                                        \
52                    "BNX2X_PCI_ALLOC: Physical %Lx Virtual %p\n",        \
53                    (unsigned long long)(*y), x);                        \
54         x;                                                              \
55 })
56 #define BNX2X_PCI_FALLOC(y, size)                                       \
57 ({                                                                      \
58         void *x = dma_alloc_coherent(&bp->pdev->dev, size, y, KMALLOC_WAIT); \
59         if (x) {                                                        \
60                 memset(x, 0xff, size);                                  \
61                 DP(NETIF_MSG_HW,                                        \
62                    "BNX2X_PCI_FALLOC: Physical %Lx Virtual %p\n",       \
63                    (unsigned long long)(*y), x);                        \
64         }                                                               \
65         x;                                                              \
66 })
67
68 /*********************** Interfaces ****************************
69  *  Functions that need to be implemented by each driver version
70  */
71 /* Init */
72
73 /**
74  * bnx2x_send_unload_req - request unload mode from the MCP.
75  *
76  * @bp:                 driver handle
77  * @unload_mode:        requested function's unload mode
78  *
79  * Return unload mode returned by the MCP: COMMON, PORT or FUNC.
80  */
81 uint32_t bnx2x_send_unload_req(struct bnx2x *bp, int unload_mode);
82
83 /**
84  * bnx2x_send_unload_done - send UNLOAD_DONE command to the MCP.
85  *
86  * @bp:         driver handle
87  * @keep_link:          true iff link should be kept up
88  */
89 void bnx2x_send_unload_done(struct bnx2x *bp, bool keep_link);
90
91 /**
92  * bnx2x_config_rss_pf - configure RSS parameters in a PF.
93  *
94  * @bp:                 driver handle
95  * @rss_obj:            RSS object to use
96  * @ind_table:          indirection table to configure
97  * @config_hash:        re-configure RSS hash keys configuration
98  * @enable:             enabled or disabled configuration
99  */
100 int bnx2x_rss(struct bnx2x *bp, struct bnx2x_rss_config_obj *rss_obj,
101               bool config_hash, bool enable);
102
103 /**
104  * bnx2x__init_func_obj - init function object
105  *
106  * @bp:                 driver handle
107  *
108  * Initializes the Function Object with the appropriate
109  * parameters which include a function slow path driver
110  * interface.
111  */
112 void bnx2x__init_func_obj(struct bnx2x *bp);
113
114 /**
115  * bnx2x_setup_queue - setup eth queue.
116  *
117  * @bp:         driver handle
118  * @fp:         pointer to the fastpath structure
119  * @leading:    boolean
120  *
121  */
122 int bnx2x_setup_queue(struct bnx2x *bp, struct bnx2x_fastpath *fp,
123                        bool leading);
124
125 /**
126  * bnx2x_setup_leading - bring up a leading eth queue.
127  *
128  * @bp:         driver handle
129  */
130 int bnx2x_setup_leading(struct bnx2x *bp);
131
132 /**
133  * bnx2x_fw_command - send the MCP a request
134  *
135  * @bp:         driver handle
136  * @command:    request
137  * @param:      request's parameter
138  *
139  * block until there is a reply
140  */
141 uint32_t bnx2x_fw_command(struct bnx2x *bp, uint32_t command, uint32_t param);
142
143 /**
144  * bnx2x_initial_phy_init - initialize link parameters structure variables.
145  *
146  * @bp:         driver handle
147  * @load_mode:  current mode
148  */
149 int bnx2x_initial_phy_init(struct bnx2x *bp, int load_mode);
150
151 /**
152  * bnx2x_link_set - configure hw according to link parameters structure.
153  *
154  * @bp:         driver handle
155  */
156 void bnx2x_link_set(struct bnx2x *bp);
157
158 /**
159  * bnx2x_force_link_reset - Forces link reset, and put the PHY
160  * in reset as well.
161  *
162  * @bp:         driver handle
163  */
164 void bnx2x_force_link_reset(struct bnx2x *bp);
165
166 /**
167  * bnx2x_link_test - query link status.
168  *
169  * @bp:         driver handle
170  * @is_serdes:  bool
171  *
172  * Returns 0 if link is UP.
173  */
174 uint8_t bnx2x_link_test(struct bnx2x *bp, uint8_t is_serdes);
175
176 /**
177  * bnx2x_drv_pulse - write driver pulse to shmem
178  *
179  * @bp:         driver handle
180  *
181  * writes the value in bp->fw_drv_pulse_wr_seq to drv_pulse mbox
182  * in the shmem.
183  */
184 void bnx2x_drv_pulse(struct bnx2x *bp);
185
186 /**
187  * bnx2x_igu_ack_sb - update IGU with current SB value
188  *
189  * @bp:         driver handle
190  * @igu_sb_id:  SB id
191  * @segment:    SB segment
192  * @index:      SB index
193  * @op:         SB operation
194  * @update:     is HW update required
195  */
196 void bnx2x_igu_ack_sb(struct bnx2x *bp, uint8_t igu_sb_id, uint8_t segment,
197                       uint16_t index, uint8_t op, uint8_t update);
198
199 /* Disable transactions from chip to host */
200 void bnx2x_pf_disable(struct bnx2x *bp);
201 int bnx2x_pretend_func(struct bnx2x *bp, uint16_t pretend_func_val);
202
203 /**
204  * bnx2x__link_status_update - handles link status change.
205  *
206  * @bp:         driver handle
207  */
208 void bnx2x__link_status_update(struct bnx2x *bp);
209
210 /**
211  * bnx2x_link_report - report link status to upper layer.
212  *
213  * @bp:         driver handle
214  */
215 void bnx2x_link_report(struct bnx2x *bp);
216
217 /* None-atomic version of bnx2x_link_report() */
218 void __bnx2x_link_report(struct bnx2x *bp);
219
220 /**
221  * bnx2x_get_mf_speed - calculate MF speed.
222  *
223  * @bp:         driver handle
224  *
225  * Takes into account current linespeed and MF configuration.
226  */
227 uint16_t bnx2x_get_mf_speed(struct bnx2x *bp);
228
229 /**
230  * bnx2x_msix_sp_int - MSI-X slowpath interrupt handler
231  *
232  * @irq:                irq number
233  * @dev_instance:       private instance
234  */
235 void bnx2x_msix_sp_int(struct hw_trapframe *hw_tf, void *dev_instance);
236
237 /**
238  * bnx2x_interrupt - non MSI-X interrupt handler
239  *
240  * @irq:                irq number
241  * @dev_instance:       private instance
242  */
243 void bnx2x_interrupt(struct hw_trapframe *hw_tf, void *dev_instance);
244
245 /**
246  * bnx2x_cnic_notify - send command to cnic driver
247  *
248  * @bp:         driver handle
249  * @cmd:        command
250  */
251 int bnx2x_cnic_notify(struct bnx2x *bp, int cmd);
252
253 /**
254  * bnx2x_setup_cnic_irq_info - provides cnic with IRQ information
255  *
256  * @bp:         driver handle
257  */
258 void bnx2x_setup_cnic_irq_info(struct bnx2x *bp);
259
260 /**
261  * bnx2x_setup_cnic_info - provides cnic with updated info
262  *
263  * @bp:         driver handle
264  */
265 void bnx2x_setup_cnic_info(struct bnx2x *bp);
266
267 /**
268  * bnx2x_int_enable - enable HW interrupts.
269  *
270  * @bp:         driver handle
271  */
272 void bnx2x_int_enable(struct bnx2x *bp);
273
274 /**
275  * bnx2x_int_disable_sync - disable interrupts.
276  *
277  * @bp:         driver handle
278  * @disable_hw: true, disable HW interrupts.
279  *
280  * This function ensures that there are no
281  * ISRs or SP DPCs (sp_task) are running after it returns.
282  */
283 void bnx2x_int_disable_sync(struct bnx2x *bp, int disable_hw);
284
285 /**
286  * bnx2x_nic_init_cnic - init driver internals for cnic.
287  *
288  * @bp:         driver handle
289  * @load_code:  COMMON, PORT or FUNCTION
290  *
291  * Initializes:
292  *  - rings
293  *  - status blocks
294  *  - etc.
295  */
296 void bnx2x_nic_init_cnic(struct bnx2x *bp);
297
298 /**
299  * bnx2x_preirq_nic_init - init driver internals.
300  *
301  * @bp:         driver handle
302  *
303  * Initializes:
304  *  - fastpath object
305  *  - fastpath rings
306  *  etc.
307  */
308 void bnx2x_pre_irq_nic_init(struct bnx2x *bp);
309
310 /**
311  * bnx2x_postirq_nic_init - init driver internals.
312  *
313  * @bp:         driver handle
314  * @load_code:  COMMON, PORT or FUNCTION
315  *
316  * Initializes:
317  *  - status blocks
318  *  - slowpath rings
319  *  - etc.
320  */
321 void bnx2x_post_irq_nic_init(struct bnx2x *bp, uint32_t load_code);
322 /**
323  * bnx2x_alloc_mem_cnic - allocate driver's memory for cnic.
324  *
325  * @bp:         driver handle
326  */
327 int bnx2x_alloc_mem_cnic(struct bnx2x *bp);
328 /**
329  * bnx2x_alloc_mem - allocate driver's memory.
330  *
331  * @bp:         driver handle
332  */
333 int bnx2x_alloc_mem(struct bnx2x *bp);
334
335 /**
336  * bnx2x_free_mem_cnic - release driver's memory for cnic.
337  *
338  * @bp:         driver handle
339  */
340 void bnx2x_free_mem_cnic(struct bnx2x *bp);
341 /**
342  * bnx2x_free_mem - release driver's memory.
343  *
344  * @bp:         driver handle
345  */
346 void bnx2x_free_mem(struct bnx2x *bp);
347
348 /**
349  * bnx2x_set_num_queues - set number of queues according to mode.
350  *
351  * @bp:         driver handle
352  */
353 void bnx2x_set_num_queues(struct bnx2x *bp);
354
355 /**
356  * bnx2x_chip_cleanup - cleanup chip internals.
357  *
358  * @bp:                 driver handle
359  * @unload_mode:        COMMON, PORT, FUNCTION
360  * @keep_link:          true iff link should be kept up.
361  *
362  * - Cleanup MAC configuration.
363  * - Closes clients.
364  * - etc.
365  */
366 void bnx2x_chip_cleanup(struct bnx2x *bp, int unload_mode, bool keep_link);
367
368 /**
369  * bnx2x_acquire_hw_lock - acquire HW lock.
370  *
371  * @bp:         driver handle
372  * @resource:   resource bit which was locked
373  */
374 int bnx2x_acquire_hw_lock(struct bnx2x *bp, uint32_t resource);
375
376 /**
377  * bnx2x_release_hw_lock - release HW lock.
378  *
379  * @bp:         driver handle
380  * @resource:   resource bit which was locked
381  */
382 int bnx2x_release_hw_lock(struct bnx2x *bp, uint32_t resource);
383
384 /**
385  * bnx2x_release_leader_lock - release recovery leader lock
386  *
387  * @bp:         driver handle
388  */
389 int bnx2x_release_leader_lock(struct bnx2x *bp);
390
391 /**
392  * bnx2x_set_eth_mac - configure eth MAC address in the HW
393  *
394  * @bp:         driver handle
395  * @set:        set or clear
396  *
397  * Configures according to the value in netdev->dev_addr.
398  */
399 int bnx2x_set_eth_mac(struct bnx2x *bp, bool set);
400
401 /**
402  * bnx2x_set_rx_mode - set MAC filtering configurations.
403  *
404  * @dev:        netdevice
405  *
406  * called with netif_tx_lock from dev_mcast.c
407  * If bp->state is OPEN, should be called with
408  * netif_addr_lock_bh()
409  */
410 void bnx2x_set_rx_mode_inner(struct bnx2x *bp);
411
412 /* Parity errors related */
413 void bnx2x_set_pf_load(struct bnx2x *bp);
414 bool bnx2x_clear_pf_load(struct bnx2x *bp);
415 bool bnx2x_chk_parity_attn(struct bnx2x *bp, bool *global, bool print);
416 bool bnx2x_reset_is_done(struct bnx2x *bp, int engine);
417 void bnx2x_set_reset_in_progress(struct bnx2x *bp);
418 void bnx2x_set_reset_global(struct bnx2x *bp);
419 void bnx2x_disable_close_the_gate(struct bnx2x *bp);
420 int bnx2x_init_hw_func_cnic(struct bnx2x *bp);
421
422 /**
423  * bnx2x_sp_event - handle ramrods completion.
424  *
425  * @fp:         fastpath handle for the event
426  * @rr_cqe:     eth_rx_cqe
427  */
428 void bnx2x_sp_event(struct bnx2x_fastpath *fp, union eth_rx_cqe *rr_cqe);
429
430 /**
431  * bnx2x_ilt_set_info - prepare ILT configurations.
432  *
433  * @bp:         driver handle
434  */
435 void bnx2x_ilt_set_info(struct bnx2x *bp);
436
437 /**
438  * bnx2x_ilt_set_cnic_info - prepare ILT configurations for SRC
439  * and TM.
440  *
441  * @bp:         driver handle
442  */
443 void bnx2x_ilt_set_info_cnic(struct bnx2x *bp);
444
445 /**
446  * bnx2x_dcbx_init - initialize dcbx protocol.
447  *
448  * @bp:         driver handle
449  */
450 void bnx2x_dcbx_init(struct bnx2x *bp, bool update_shmem);
451
452 /**
453  * bnx2x_set_power_state - set power state to the requested value.
454  *
455  * @bp:         driver handle
456  * @state:      required state D0 or D3hot
457  *
458  * Currently only D0 and D3hot are supported.
459  */
460 //int bnx2x_set_power_state(struct bnx2x *bp, pci_power_t state);
461 #define bnx2x_set_power_state(...)
462
463 /**
464  * bnx2x_update_max_mf_config - update MAX part of MF configuration in HW.
465  *
466  * @bp:         driver handle
467  * @value:      new value
468  */
469 void bnx2x_update_max_mf_config(struct bnx2x *bp, uint32_t value);
470 /* Error handling */
471 void bnx2x_fw_dump_lvl(struct bnx2x *bp, const char *lvl);
472
473 /* dev_close main block */
474 int bnx2x_nic_unload(struct bnx2x *bp, int unload_mode, bool keep_link);
475
476 /* dev_open main block */
477 int bnx2x_nic_load(struct bnx2x *bp, int load_mode);
478
479 /* hard_xmit callback */
480 netdev_tx_t bnx2x_start_xmit(struct sk_buff *skb, struct ether *dev);
481
482 /* setup_tc callback */
483 int bnx2x_setup_tc(struct ether *dev, uint8_t num_tc);
484
485 int bnx2x_get_vf_config(struct ether *dev, int vf,
486                         struct ifla_vf_info *ivi);
487 int bnx2x_set_vf_mac(struct ether *dev, int queue, uint8_t *mac);
488 int bnx2x_set_vf_vlan(struct ether *netdev, int vf, uint16_t vlan,
489                       uint8_t qos);
490
491 /* select_queue callback */
492 uint16_t bnx2x_select_queue(struct ether *dev, struct sk_buff *skb,
493                        void *accel_priv, select_queue_fallback_t fallback);
494
495 static inline void bnx2x_update_rx_prod(struct bnx2x *bp,
496                                         struct bnx2x_fastpath *fp,
497                                         uint16_t bd_prod,
498                                         uint16_t rx_comp_prod,
499                                         uint16_t rx_sge_prod)
500 {
501         struct ustorm_eth_rx_producers rx_prods = {0};
502         uint32_t i;
503
504         /* Update producers */
505         rx_prods.bd_prod = bd_prod;
506         rx_prods.cqe_prod = rx_comp_prod;
507         rx_prods.sge_prod = rx_sge_prod;
508
509         /* Make sure that the BD and SGE data is updated before updating the
510          * producers since FW might read the BD/SGE right after the producer
511          * is updated.
512          * This is only applicable for weak-ordered memory model archs such
513          * as IA-64. The following barrier is also mandatory since FW will
514          * assumes BDs must have buffers.
515          */
516         wmb();
517
518         for (i = 0; i < sizeof(rx_prods)/4; i++)
519                 REG_WR(bp, fp->ustorm_rx_prods_offset + i*4,
520                        ((uint32_t *)&rx_prods)[i]);
521
522         bus_wmb(); /* keep prod updates ordered */
523
524         DP(NETIF_MSG_RX_STATUS,
525            "queue[%d]:  wrote  bd_prod %u  cqe_prod %u  sge_prod %u\n",
526            fp->index, bd_prod, rx_comp_prod, rx_sge_prod);
527 }
528
529 /* reload helper */
530 int bnx2x_reload_if_running(struct ether *dev);
531
532 int bnx2x_change_mac_addr(struct ether *dev, void *p);
533
534 /* NAPI poll Tx part */
535 int bnx2x_tx_int(struct bnx2x *bp, struct bnx2x_fp_txdata *txdata);
536
537 /* suspend/resume callbacks */
538 int bnx2x_suspend(struct pci_device *pdev, pm_message_t state);
539 int bnx2x_resume(struct pci_device *pdev);
540
541 /* Release IRQ vectors */
542 void bnx2x_free_irq(struct bnx2x *bp);
543
544 void bnx2x_free_fp_mem(struct bnx2x *bp);
545 void bnx2x_init_rx_rings(struct bnx2x *bp);
546 void bnx2x_init_rx_rings_cnic(struct bnx2x *bp);
547 void bnx2x_free_skbs(struct bnx2x *bp);
548 void bnx2x_netif_stop(struct bnx2x *bp, int disable_hw);
549 void bnx2x_netif_start(struct bnx2x *bp);
550 int bnx2x_load_cnic(struct bnx2x *bp);
551
552 /**
553  * bnx2x_enable_msix - set msix configuration.
554  *
555  * @bp:         driver handle
556  *
557  * fills msix_table, requests vectors, updates num_queues
558  * according to number of available vectors.
559  */
560 int bnx2x_enable_msix(struct bnx2x *bp);
561
562 /**
563  * bnx2x_enable_msi - request msi mode from OS, updated internals accordingly
564  *
565  * @bp:         driver handle
566  */
567 int bnx2x_enable_msi(struct bnx2x *bp);
568
569 /**
570  * bnx2x_low_latency_recv - LL callback
571  *
572  * @napi:       napi structure
573  */
574 int bnx2x_low_latency_recv(struct napi_struct *napi);
575
576 /**
577  * bnx2x_alloc_mem_bp - allocate memories outsize main driver structure
578  *
579  * @bp:         driver handle
580  */
581 int bnx2x_alloc_mem_bp(struct bnx2x *bp);
582
583 /**
584  * bnx2x_free_mem_bp - release memories outsize main driver structure
585  *
586  * @bp:         driver handle
587  */
588 void bnx2x_free_mem_bp(struct bnx2x *bp);
589
590 /**
591  * bnx2x_change_mtu - change mtu netdev callback
592  *
593  * @dev:        net device
594  * @new_mtu:    requested mtu
595  *
596  */
597 int bnx2x_change_mtu(struct ether *dev, int new_mtu);
598
599 #ifdef NETDEV_FCOE_WWNN
600 /**
601  * bnx2x_fcoe_get_wwn - return the requested WWN value for this port
602  *
603  * @dev:        net_device
604  * @wwn:        output buffer
605  * @type:       WWN type: NETDEV_FCOE_WWNN (node) or NETDEV_FCOE_WWPN (port)
606  *
607  */
608 int bnx2x_fcoe_get_wwn(struct ether *dev, uint64_t *wwn, int type);
609 #endif
610
611 netdev_features_t bnx2x_fix_features(struct ether *dev,
612                                      netdev_features_t features);
613 int bnx2x_set_features(struct ether *dev, netdev_features_t features);
614
615 /**
616  * bnx2x_tx_timeout - tx timeout netdev callback
617  *
618  * @dev:        net device
619  */
620 void bnx2x_tx_timeout(struct ether *dev);
621
622 /*********************** Inlines **********************************/
623 /*********************** Fast path ********************************/
624 static inline void bnx2x_update_fpsb_idx(struct bnx2x_fastpath *fp)
625 {
626         cmb(); /* status block is written to by the chip */
627         fp->fp_hc_idx = fp->sb_running_index[SM_RX_ID];
628 }
629
630 static inline void bnx2x_igu_ack_sb_gen(struct bnx2x *bp, uint8_t igu_sb_id,
631                                         uint8_t segment, uint16_t index,
632                                         uint8_t op,
633                                         uint8_t update, uint32_t igu_addr)
634 {
635         struct igu_regular cmd_data = {0};
636
637         cmd_data.sb_id_and_flags =
638                         ((index << IGU_REGULAR_SB_INDEX_SHIFT) |
639                          (segment << IGU_REGULAR_SEGMENT_ACCESS_SHIFT) |
640                          (update << IGU_REGULAR_BUPDATE_SHIFT) |
641                          (op << IGU_REGULAR_ENABLE_INT_SHIFT));
642
643         DP(NETIF_MSG_INTR, "write 0x%08x to IGU addr 0x%x\n",
644            cmd_data.sb_id_and_flags, igu_addr);
645         REG_WR(bp, igu_addr, cmd_data.sb_id_and_flags);
646
647         /* Make sure that ACK is written */
648         bus_wmb();
649         cmb();
650 }
651
652 static inline void bnx2x_hc_ack_sb(struct bnx2x *bp, uint8_t sb_id,
653                                    uint8_t storm, uint16_t index, uint8_t op,
654                                    uint8_t update)
655 {
656         uint32_t hc_addr = (HC_REG_COMMAND_REG + BP_PORT(bp)*32 +
657                        COMMAND_REG_INT_ACK);
658         struct igu_ack_register igu_ack;
659
660         igu_ack.status_block_index = index;
661         igu_ack.sb_id_and_flags =
662                         ((sb_id << IGU_ACK_REGISTER_STATUS_BLOCK_ID_SHIFT) |
663                          (storm << IGU_ACK_REGISTER_STORM_ID_SHIFT) |
664                          (update << IGU_ACK_REGISTER_UPDATE_INDEX_SHIFT) |
665                          (op << IGU_ACK_REGISTER_INTERRUPT_MODE_SHIFT));
666
667         REG_WR(bp, hc_addr, (*(uint32_t *)&igu_ack));
668
669         /* Make sure that ACK is written */
670         bus_wmb();
671         cmb();
672 }
673
674 static inline void bnx2x_ack_sb(struct bnx2x *bp, uint8_t igu_sb_id,
675                                 uint8_t storm,
676                                 uint16_t index, uint8_t op, uint8_t update)
677 {
678         if (bp->common.int_block == INT_BLOCK_HC)
679                 bnx2x_hc_ack_sb(bp, igu_sb_id, storm, index, op, update);
680         else {
681                 uint8_t segment;
682
683                 if (CHIP_INT_MODE_IS_BC(bp))
684                         segment = storm;
685                 else if (igu_sb_id != bp->igu_dsb_id)
686                         segment = IGU_SEG_ACCESS_DEF;
687                 else if (storm == ATTENTION_ID)
688                         segment = IGU_SEG_ACCESS_ATTN;
689                 else
690                         segment = IGU_SEG_ACCESS_DEF;
691                 bnx2x_igu_ack_sb(bp, igu_sb_id, segment, index, op, update);
692         }
693 }
694
695 static inline uint16_t bnx2x_hc_ack_int(struct bnx2x *bp)
696 {
697         uint32_t hc_addr = (HC_REG_COMMAND_REG + BP_PORT(bp)*32 +
698                        COMMAND_REG_SIMD_MASK);
699         uint32_t result = REG_RD(bp, hc_addr);
700
701         cmb();
702         return result;
703 }
704
705 static inline uint16_t bnx2x_igu_ack_int(struct bnx2x *bp)
706 {
707         uint32_t igu_addr = (BAR_IGU_INTMEM + IGU_REG_SISR_MDPC_WMASK_LSB_UPPER*8);
708         uint32_t result = REG_RD(bp, igu_addr);
709
710         DP(NETIF_MSG_INTR, "read 0x%08x from IGU addr 0x%x\n",
711            result, igu_addr);
712
713         cmb();
714         return result;
715 }
716
717 static inline uint16_t bnx2x_ack_int(struct bnx2x *bp)
718 {
719         cmb();
720         if (bp->common.int_block == INT_BLOCK_HC)
721                 return bnx2x_hc_ack_int(bp);
722         else
723                 return bnx2x_igu_ack_int(bp);
724 }
725
726 static inline int bnx2x_has_tx_work_unload(struct bnx2x_fp_txdata *txdata)
727 {
728         /* Tell compiler that consumer and producer can change */
729         cmb();
730         return txdata->tx_pkt_prod != txdata->tx_pkt_cons;
731 }
732
733 static inline uint16_t bnx2x_tx_avail(struct bnx2x *bp,
734                                  struct bnx2x_fp_txdata *txdata)
735 {
736         int16_t used;
737         uint16_t prod;
738         uint16_t cons;
739
740         prod = txdata->tx_bd_prod;
741         cons = txdata->tx_bd_cons;
742
743         used = SUB_S16(prod, cons);
744
745 #ifdef BNX2X_STOP_ON_ERROR
746         WARN_ON(used < 0);
747         WARN_ON(used > txdata->tx_ring_size);
748         WARN_ON((txdata->tx_ring_size - used) > MAX_TX_AVAIL);
749 #endif
750
751         return (int16_t)(txdata->tx_ring_size) - used;
752 }
753
754 static inline int bnx2x_tx_queue_has_work(struct bnx2x_fp_txdata *txdata)
755 {
756         uint16_t hw_cons;
757
758         /* Tell compiler that status block fields can change */
759         cmb();
760         hw_cons = le16_to_cpu(*txdata->tx_cons_sb);
761         return hw_cons != txdata->tx_pkt_cons;
762 }
763
764 static inline bool bnx2x_has_tx_work(struct bnx2x_fastpath *fp)
765 {
766         uint8_t cos;
767         for_each_cos_in_tx_queue(fp, cos)
768                 if (bnx2x_tx_queue_has_work(fp->txdata_ptr[cos]))
769                         return true;
770         return false;
771 }
772
773 #define BNX2X_IS_CQE_COMPLETED(cqe_fp) (cqe_fp->marker == 0x0)
774 #define BNX2X_SEED_CQE(cqe_fp) (cqe_fp->marker = 0xFFFFFFFF)
775 static inline int bnx2x_has_rx_work(struct bnx2x_fastpath *fp)
776 {
777         uint16_t cons;
778         union eth_rx_cqe *cqe;
779         struct eth_fast_path_rx_cqe *cqe_fp;
780
781         cons = RCQ_BD(fp->rx_comp_cons);
782         cqe = &fp->rx_comp_ring[cons];
783         cqe_fp = &cqe->fast_path_cqe;
784         return BNX2X_IS_CQE_COMPLETED(cqe_fp);
785 }
786
787 /**
788  * bnx2x_tx_disable - disables tx from stack point of view
789  *
790  * @bp:         driver handle
791  */
792 static inline void bnx2x_tx_disable(struct bnx2x *bp)
793 {
794 panic("Not implemented");
795 #if 0 // AKAROS_PORT
796         netif_tx_disable(bp->dev);
797         netif_carrier_off(bp->dev);
798 #endif
799 }
800
801 static inline void bnx2x_free_rx_sge(struct bnx2x *bp,
802                                      struct bnx2x_fastpath *fp,
803                                      uint16_t index)
804 {
805         struct sw_rx_page *sw_buf = &fp->rx_page_ring[index];
806         struct page *page = sw_buf->page;
807         struct eth_rx_sge *sge = &fp->rx_sge_ring[index];
808
809         /* Skip "next page" elements */
810         if (!page)
811                 return;
812
813         dma_unmap_page(&bp->pdev->dev, dma_unmap_addr(sw_buf, mapping),
814                        SGE_PAGES, DMA_FROM_DEVICE);
815         free_cont_pages(page, PAGES_PER_SGE_SHIFT);
816
817         sw_buf->page = NULL;
818         sge->addr_hi = 0;
819         sge->addr_lo = 0;
820 }
821
822 static inline void bnx2x_del_all_napi_cnic(struct bnx2x *bp)
823 {
824 panic("Not implemented");
825 #if 0 // AKAROS_PORT
826         int i;
827
828         for_each_rx_queue_cnic(bp, i) {
829                 napi_hash_del(&bnx2x_fp(bp, i, napi));
830                 netif_napi_del(&bnx2x_fp(bp, i, napi));
831         }
832 #endif
833 }
834
835 static inline void bnx2x_del_all_napi(struct bnx2x *bp)
836 {
837 panic("Not implemented");
838 #if 0 // AKAROS_PORT
839         int i;
840
841         for_each_eth_queue(bp, i) {
842                 napi_hash_del(&bnx2x_fp(bp, i, napi));
843                 netif_napi_del(&bnx2x_fp(bp, i, napi));
844         }
845 #endif
846 }
847
848 int bnx2x_set_int_mode(struct bnx2x *bp);
849
850 static inline void bnx2x_disable_msi(struct bnx2x *bp)
851 {
852 panic("Not implemented");
853 #if 0 // AKAROS_PORT
854         if (bp->flags & USING_MSIX_FLAG) {
855                 pci_disable_msix(bp->pdev);
856                 bp->flags &= ~(USING_MSIX_FLAG | USING_SINGLE_MSIX_FLAG);
857         } else if (bp->flags & USING_MSI_FLAG) {
858                 pci_disable_msi(bp->pdev);
859                 bp->flags &= ~USING_MSI_FLAG;
860         }
861 #endif
862 }
863
864 static inline void bnx2x_clear_sge_mask_next_elems(struct bnx2x_fastpath *fp)
865 {
866         int i, j;
867
868         for (i = 1; i <= NUM_RX_SGE_PAGES; i++) {
869                 int idx = RX_SGE_CNT * i - 1;
870
871                 for (j = 0; j < 2; j++) {
872                         BIT_VEC64_CLEAR_BIT(fp->sge_mask, idx);
873                         idx--;
874                 }
875         }
876 }
877
878 static inline void bnx2x_init_sge_ring_bit_mask(struct bnx2x_fastpath *fp)
879 {
880         /* Set the mask to all 1-s: it's faster to compare to 0 than to 0xf-s */
881         memset(fp->sge_mask, 0xff, sizeof(fp->sge_mask));
882
883         /* Clear the two last indices in the page to 1:
884            these are the indices that correspond to the "next" element,
885            hence will never be indicated and should be removed from
886            the calculations. */
887         bnx2x_clear_sge_mask_next_elems(fp);
888 }
889
890 /* note that we are not allocating a new buffer,
891  * we are just moving one from cons to prod
892  * we are not creating a new mapping,
893  * so there is no need to check for dma_mapping_error().
894  */
895 static inline void bnx2x_reuse_rx_data(struct bnx2x_fastpath *fp,
896                                       uint16_t cons, uint16_t prod)
897 {
898         struct sw_rx_bd *cons_rx_buf = &fp->rx_buf_ring[cons];
899         struct sw_rx_bd *prod_rx_buf = &fp->rx_buf_ring[prod];
900         struct eth_rx_bd *cons_bd = &fp->rx_desc_ring[cons];
901         struct eth_rx_bd *prod_bd = &fp->rx_desc_ring[prod];
902
903         dma_unmap_addr_set(prod_rx_buf, mapping,
904                            dma_unmap_addr(cons_rx_buf, mapping));
905         prod_rx_buf->data = cons_rx_buf->data;
906         *prod_bd = *cons_bd;
907 }
908
909 /************************* Init ******************************************/
910
911 /* returns func by VN for current port */
912 static inline int func_by_vn(struct bnx2x *bp, int vn)
913 {
914         return 2 * vn + BP_PORT(bp);
915 }
916
917 static inline int bnx2x_config_rss_eth(struct bnx2x *bp, bool config_hash)
918 {
919         return bnx2x_rss(bp, &bp->rss_conf_obj, config_hash, true);
920 }
921
922 /**
923  * bnx2x_func_start - init function
924  *
925  * @bp:         driver handle
926  *
927  * Must be called before sending CLIENT_SETUP for the first client.
928  */
929 static inline int bnx2x_func_start(struct bnx2x *bp)
930 {
931         struct bnx2x_func_state_params func_params = {NULL};
932         struct bnx2x_func_start_params *start_params =
933                 &func_params.params.start;
934
935         /* Prepare parameters for function state transitions */
936         __set_bit(RAMROD_COMP_WAIT, &func_params.ramrod_flags);
937
938         func_params.f_obj = &bp->func_obj;
939         func_params.cmd = BNX2X_F_CMD_START;
940
941         /* Function parameters */
942         start_params->mf_mode = bp->mf_mode;
943         start_params->sd_vlan_tag = bp->mf_ov;
944
945         if (CHIP_IS_E2(bp) || CHIP_IS_E3(bp))
946                 start_params->network_cos_mode = STATIC_COS;
947         else /* CHIP_IS_E1X */
948                 start_params->network_cos_mode = FW_WRR;
949
950         start_params->tunnel_mode       = TUNN_MODE_GRE;
951         start_params->gre_tunnel_type   = IPGRE_TUNNEL;
952         start_params->inner_gre_rss_en  = 1;
953
954         if (IS_MF_UFP(bp) && BNX2X_IS_MF_SD_PROTOCOL_FCOE(bp)) {
955                 start_params->class_fail_ethtype = ETH_P_FIP;
956                 start_params->class_fail = 1;
957                 start_params->no_added_tags = 1;
958         }
959
960         return bnx2x_func_state_change(bp, &func_params);
961 }
962
963 /**
964  * bnx2x_set_fw_mac_addr - fill in a MAC address in FW format
965  *
966  * @fw_hi:      pointer to upper part
967  * @fw_mid:     pointer to middle part
968  * @fw_lo:      pointer to lower part
969  * @mac:        pointer to MAC address
970  */
971 static inline void bnx2x_set_fw_mac_addr(__le16 *fw_hi, __le16 *fw_mid,
972                                          __le16 *fw_lo, uint8_t *mac)
973 {
974         ((uint8_t *)fw_hi)[0]  = mac[1];
975         ((uint8_t *)fw_hi)[1]  = mac[0];
976         ((uint8_t *)fw_mid)[0] = mac[3];
977         ((uint8_t *)fw_mid)[1] = mac[2];
978         ((uint8_t *)fw_lo)[0]  = mac[5];
979         ((uint8_t *)fw_lo)[1]  = mac[4];
980 }
981
982 static inline void bnx2x_free_rx_sge_range(struct bnx2x *bp,
983                                            struct bnx2x_fastpath *fp, int last)
984 {
985         int i;
986
987         if (fp->disable_tpa)
988                 return;
989
990         for (i = 0; i < last; i++)
991                 bnx2x_free_rx_sge(bp, fp, i);
992 }
993
994 static inline void bnx2x_set_next_page_rx_bd(struct bnx2x_fastpath *fp)
995 {
996         int i;
997
998         for (i = 1; i <= NUM_RX_RINGS; i++) {
999                 struct eth_rx_bd *rx_bd;
1000
1001                 rx_bd = &fp->rx_desc_ring[RX_DESC_CNT * i - 2];
1002                 rx_bd->addr_hi =
1003                         cpu_to_le32(U64_HI(fp->rx_desc_mapping +
1004                                     BCM_PAGE_SIZE*(i % NUM_RX_RINGS)));
1005                 rx_bd->addr_lo =
1006                         cpu_to_le32(U64_LO(fp->rx_desc_mapping +
1007                                     BCM_PAGE_SIZE*(i % NUM_RX_RINGS)));
1008         }
1009 }
1010
1011 /* Statistics ID are global per chip/path, while Client IDs for E1x are per
1012  * port.
1013  */
1014 static inline uint8_t bnx2x_stats_id(struct bnx2x_fastpath *fp)
1015 {
1016         struct bnx2x *bp = fp->bp;
1017         if (!CHIP_IS_E1x(bp)) {
1018                 /* there are special statistics counters for FCoE 136..140 */
1019                 if (IS_FCOE_FP(fp))
1020                         return bp->cnic_base_cl_id + (bp->pf_num >> 1);
1021                 return fp->cl_id;
1022         }
1023         return fp->cl_id + BP_PORT(bp) * FP_SB_MAX_E1x;
1024 }
1025
1026 static inline void bnx2x_init_vlan_mac_fp_objs(struct bnx2x_fastpath *fp,
1027                                                bnx2x_obj_type obj_type)
1028 {
1029         struct bnx2x *bp = fp->bp;
1030
1031         /* Configure classification DBs */
1032         bnx2x_init_mac_obj(bp, &bnx2x_sp_obj(bp, fp).mac_obj, fp->cl_id,
1033                            fp->cid, BP_FUNC(bp), bnx2x_sp(bp, mac_rdata),
1034                            bnx2x_sp_mapping(bp, mac_rdata),
1035                            BNX2X_FILTER_MAC_PENDING,
1036                            &bp->sp_state, obj_type,
1037                            &bp->macs_pool);
1038 }
1039
1040 /**
1041  * bnx2x_get_path_func_num - get number of active functions
1042  *
1043  * @bp:         driver handle
1044  *
1045  * Calculates the number of active (not hidden) functions on the
1046  * current path.
1047  */
1048 static inline uint8_t bnx2x_get_path_func_num(struct bnx2x *bp)
1049 {
1050         uint8_t func_num = 0, i;
1051
1052         /* 57710 has only one function per-port */
1053         if (CHIP_IS_E1(bp))
1054                 return 1;
1055
1056         /* Calculate a number of functions enabled on the current
1057          * PATH/PORT.
1058          */
1059         if (CHIP_REV_IS_SLOW(bp)) {
1060                 if (IS_MF(bp))
1061                         func_num = 4;
1062                 else
1063                         func_num = 2;
1064         } else {
1065                 for (i = 0; i < E1H_FUNC_MAX / 2; i++) {
1066                         uint32_t func_config =
1067                                 MF_CFG_RD(bp,
1068                                           func_mf_config[BP_PORT(bp) + 2 * i].
1069                                           config);
1070                         func_num +=
1071                                 ((func_config & FUNC_MF_CFG_FUNC_HIDE) ? 0 : 1);
1072                 }
1073         }
1074
1075         WARN_ON(!func_num);
1076
1077         return func_num;
1078 }
1079
1080 static inline void bnx2x_init_bp_objs(struct bnx2x *bp)
1081 {
1082         /* RX_MODE controlling object */
1083         bnx2x_init_rx_mode_obj(bp, &bp->rx_mode_obj);
1084
1085         /* multicast configuration controlling object */
1086         bnx2x_init_mcast_obj(bp, &bp->mcast_obj, bp->fp->cl_id, bp->fp->cid,
1087                              BP_FUNC(bp), BP_FUNC(bp),
1088                              bnx2x_sp(bp, mcast_rdata),
1089                              bnx2x_sp_mapping(bp, mcast_rdata),
1090                              BNX2X_FILTER_MCAST_PENDING, &bp->sp_state,
1091                              BNX2X_OBJ_TYPE_RX);
1092
1093         /* Setup CAM credit pools */
1094         bnx2x_init_mac_credit_pool(bp, &bp->macs_pool, BP_FUNC(bp),
1095                                    bnx2x_get_path_func_num(bp));
1096
1097         bnx2x_init_vlan_credit_pool(bp, &bp->vlans_pool, BP_ABS_FUNC(bp)>>1,
1098                                     bnx2x_get_path_func_num(bp));
1099
1100         /* RSS configuration object */
1101         bnx2x_init_rss_config_obj(bp, &bp->rss_conf_obj, bp->fp->cl_id,
1102                                   bp->fp->cid, BP_FUNC(bp), BP_FUNC(bp),
1103                                   bnx2x_sp(bp, rss_rdata),
1104                                   bnx2x_sp_mapping(bp, rss_rdata),
1105                                   BNX2X_FILTER_RSS_CONF_PENDING, &bp->sp_state,
1106                                   BNX2X_OBJ_TYPE_RX);
1107 }
1108
1109 static inline uint8_t bnx2x_fp_qzone_id(struct bnx2x_fastpath *fp)
1110 {
1111         if (CHIP_IS_E1x(fp->bp))
1112                 return fp->cl_id + BP_PORT(fp->bp) * ETH_MAX_RX_CLIENTS_E1H;
1113         else
1114                 return fp->cl_id;
1115 }
1116
1117 static inline void bnx2x_init_txdata(struct bnx2x *bp,
1118                                      struct bnx2x_fp_txdata *txdata,
1119                                      uint32_t cid,
1120                                      int txq_index, __le16 *tx_cons_sb,
1121                                      struct bnx2x_fastpath *fp)
1122 {
1123         txdata->cid = cid;
1124         txdata->txq_index = txq_index;
1125         txdata->tx_cons_sb = tx_cons_sb;
1126         txdata->parent_fp = fp;
1127         txdata->tx_ring_size = IS_FCOE_FP(fp) ? MAX_TX_AVAIL : bp->tx_ring_size;
1128
1129         DP(NETIF_MSG_IFUP, "created tx data cid %d, txq %d\n",
1130            txdata->cid, txdata->txq_index);
1131 }
1132
1133 static inline uint8_t bnx2x_cnic_eth_cl_id(struct bnx2x *bp, uint8_t cl_idx)
1134 {
1135         return bp->cnic_base_cl_id + cl_idx +
1136                 (bp->pf_num >> 1) * BNX2X_MAX_CNIC_ETH_CL_ID_IDX;
1137 }
1138
1139 static inline uint8_t bnx2x_cnic_fw_sb_id(struct bnx2x *bp)
1140 {
1141         /* the 'first' id is allocated for the cnic */
1142         return bp->base_fw_ndsb;
1143 }
1144
1145 static inline uint8_t bnx2x_cnic_igu_sb_id(struct bnx2x *bp)
1146 {
1147         return bp->igu_base_sb;
1148 }
1149
1150 static inline int bnx2x_clean_tx_queue(struct bnx2x *bp,
1151                                        struct bnx2x_fp_txdata *txdata)
1152 {
1153         int cnt = 1000;
1154
1155         while (bnx2x_has_tx_work_unload(txdata)) {
1156                 if (!cnt) {
1157                         BNX2X_ERR("timeout waiting for queue[%d]: txdata->tx_pkt_prod(%d) != txdata->tx_pkt_cons(%d)\n",
1158                                   txdata->txq_index, txdata->tx_pkt_prod,
1159                                   txdata->tx_pkt_cons);
1160 #ifdef BNX2X_STOP_ON_ERROR
1161                         bnx2x_panic();
1162                         return -EBUSY;
1163 #else
1164                         break;
1165 #endif
1166                 }
1167                 cnt--;
1168                 kthread_usleep(1000);
1169         }
1170
1171         return 0;
1172 }
1173
1174 int bnx2x_get_link_cfg_idx(struct bnx2x *bp);
1175
1176 static inline void __storm_memset_struct(struct bnx2x *bp,
1177                                          uint32_t addr, size_t size,
1178                                          uint32_t *data)
1179 {
1180         int i;
1181         for (i = 0; i < size/4; i++)
1182                 REG_WR(bp, addr + (i * 4), data[i]);
1183 }
1184
1185 /**
1186  * bnx2x_wait_sp_comp - wait for the outstanding SP commands.
1187  *
1188  * @bp:         driver handle
1189  * @mask:       bits that need to be cleared
1190  */
1191 static inline bool bnx2x_wait_sp_comp(struct bnx2x *bp, unsigned long mask)
1192 {
1193         int tout = 5000; /* Wait for 5 secs tops */
1194
1195         while (tout--) {
1196                 mb();
1197                 qlock(&bp->dev->qlock);
1198                 if (!(bp->sp_state & mask)) {
1199                         qunlock(&bp->dev->qlock);
1200                         return true;
1201                 }
1202                 qunlock(&bp->dev->qlock);
1203
1204                 kthread_usleep(1000);
1205         }
1206
1207         mb();
1208
1209         qlock(&bp->dev->qlock);
1210         if (bp->sp_state & mask) {
1211                 BNX2X_ERR("Filtering completion timed out. sp_state 0x%lx, mask 0x%lx\n",
1212                           bp->sp_state, mask);
1213                 qunlock(&bp->dev->qlock);
1214                 return false;
1215         }
1216         qunlock(&bp->dev->qlock);
1217
1218         return true;
1219 }
1220
1221 /**
1222  * bnx2x_set_ctx_validation - set CDU context validation values
1223  *
1224  * @bp:         driver handle
1225  * @cxt:        context of the connection on the host memory
1226  * @cid:        SW CID of the connection to be configured
1227  */
1228 void bnx2x_set_ctx_validation(struct bnx2x *bp, struct eth_context *cxt,
1229                               uint32_t cid);
1230
1231 void bnx2x_update_coalesce_sb_index(struct bnx2x *bp, uint8_t fw_sb_id,
1232                                     uint8_t sb_index, uint8_t disable,
1233                                     uint16_t usec);
1234 void bnx2x_acquire_phy_lock(struct bnx2x *bp);
1235 void bnx2x_release_phy_lock(struct bnx2x *bp);
1236
1237 /**
1238  * bnx2x_extract_max_cfg - extract MAX BW part from MF configuration.
1239  *
1240  * @bp:         driver handle
1241  * @mf_cfg:     MF configuration
1242  *
1243  */
1244 static inline uint16_t bnx2x_extract_max_cfg(struct bnx2x *bp,
1245                                              uint32_t mf_cfg)
1246 {
1247         uint16_t max_cfg = (mf_cfg & FUNC_MF_CFG_MAX_BW_MASK) >>
1248                               FUNC_MF_CFG_MAX_BW_SHIFT;
1249         if (!max_cfg) {
1250                 DP(NETIF_MSG_IFUP | BNX2X_MSG_ETHTOOL,
1251                    "Max BW configured to 0 - using 100 instead\n");
1252                 max_cfg = 100;
1253         }
1254         return max_cfg;
1255 }
1256
1257 /* checks if HW supports GRO for given MTU */
1258 static inline bool bnx2x_mtu_allows_gro(int mtu)
1259 {
1260 panic("Not implemented");
1261 #if 0 // AKAROS_PORT
1262         /* gro frags per page */
1263         int fpp = SGE_PAGE_SIZE / (mtu - ETH_MAX_TPA_HEADER_SIZE);
1264
1265         /*
1266          * 1. Number of frags should not grow above MAX_SKB_FRAGS
1267          * 2. Frag must fit the page
1268          */
1269         return mtu <= SGE_PAGE_SIZE && (U_ETH_SGL_SIZE * fpp) <= MAX_SKB_FRAGS;
1270 #endif
1271 }
1272
1273 /**
1274  * bnx2x_get_iscsi_info - update iSCSI params according to licensing info.
1275  *
1276  * @bp:         driver handle
1277  *
1278  */
1279 void bnx2x_get_iscsi_info(struct bnx2x *bp);
1280
1281 /**
1282  * bnx2x_link_sync_notify - send notification to other functions.
1283  *
1284  * @bp:         driver handle
1285  *
1286  */
1287 static inline void bnx2x_link_sync_notify(struct bnx2x *bp)
1288 {
1289         int func;
1290         int vn;
1291
1292         /* Set the attention towards other drivers on the same port */
1293         for (vn = VN_0; vn < BP_MAX_VN_NUM(bp); vn++) {
1294                 if (vn == BP_VN(bp))
1295                         continue;
1296
1297                 func = func_by_vn(bp, vn);
1298                 REG_WR(bp, MISC_REG_AEU_GENERAL_ATTN_0 +
1299                        (LINK_SYNC_ATTENTION_BIT_FUNC_0 + func)*4, 1);
1300         }
1301 }
1302
1303 /**
1304  * bnx2x_update_drv_flags - update flags in shmem
1305  *
1306  * @bp:         driver handle
1307  * @flags:      flags to update
1308  * @set:        set or clear
1309  *
1310  */
1311 static inline void bnx2x_update_drv_flags(struct bnx2x *bp, uint32_t flags,
1312                                           uint32_t set)
1313 {
1314         if (SHMEM2_HAS(bp, drv_flags)) {
1315                 uint32_t drv_flags;
1316                 bnx2x_acquire_hw_lock(bp, HW_LOCK_RESOURCE_DRV_FLAGS);
1317                 drv_flags = SHMEM2_RD(bp, drv_flags);
1318
1319                 if (set)
1320                         SET_FLAGS(drv_flags, flags);
1321                 else
1322                         RESET_FLAGS(drv_flags, flags);
1323
1324                 SHMEM2_WR(bp, drv_flags, drv_flags);
1325                 DP(NETIF_MSG_IFUP, "drv_flags 0x%08x\n", drv_flags);
1326                 bnx2x_release_hw_lock(bp, HW_LOCK_RESOURCE_DRV_FLAGS);
1327         }
1328 }
1329
1330
1331
1332 /**
1333  * bnx2x_fill_fw_str - Fill buffer with FW version string
1334  *
1335  * @bp:        driver handle
1336  * @buf:       character buffer to fill with the fw name
1337  * @buf_len:   length of the above buffer
1338  *
1339  */
1340 void bnx2x_fill_fw_str(struct bnx2x *bp, char *buf, size_t buf_len);
1341
1342 int bnx2x_drain_tx_queues(struct bnx2x *bp);
1343 void bnx2x_squeeze_objects(struct bnx2x *bp);
1344
1345 void bnx2x_schedule_sp_rtnl(struct bnx2x*, enum sp_rtnl_flag,
1346                             uint32_t verbose);
1347
1348 #endif /* BNX2X_CMN_H */