BNX2X: spatch endian converters
[akaros.git] / kern / drivers / net / bnx2x / bnx2x.h
1 /* bnx2x.h: Broadcom Everest network driver.
2  *
3  * Copyright (c) 2007-2013 Broadcom Corporation
4  *
5  * This program is free software; you can redistribute it and/or modify
6  * it under the terms of the GNU General Public License as published by
7  * the Free Software Foundation.
8  *
9  * Maintained by: Ariel Elior <ariel.elior@qlogic.com>
10  * Written by: Eliezer Tamir
11  * Based on code from Michael Chan's bnx2 driver
12  */
13
14 #ifndef BNX2X_H
15 #define BNX2X_H
16
17 /* compilation time flags */
18
19 /* define this to make the driver freeze on error to allow getting debug info
20  * (you will need to reboot afterwards) */
21 /* #define BNX2X_STOP_ON_ERROR */
22
23 #define DRV_MODULE_VERSION      "1.710.51-0"
24 #define DRV_MODULE_RELDATE      "2014/02/10"
25 #define BNX2X_BC_VER            0x040200
26
27 #if defined(CONFIG_DCB)
28 #define BCM_DCBNL
29 #endif
30
31 #include "akaros_compat.h"
32
33 #include "bnx2x_hsi.h"
34
35 #define BNX2X_MIN_MSIX_VEC_CNT(bp)              ((bp)->min_msix_vec_cnt)
36
37 #include "bnx2x_reg.h"
38 #include "bnx2x_fw_defs.h"
39 #include "bnx2x_mfw_req.h"
40 #include "bnx2x_link.h"
41 #include "bnx2x_sp.h"
42 #include "bnx2x_dcb.h"
43 #include "bnx2x_stats.h"
44 #include "bnx2x_vfpf.h"
45
46 enum bnx2x_int_mode {
47         BNX2X_INT_MODE_MSIX,
48         BNX2X_INT_MODE_INTX,
49         BNX2X_INT_MODE_MSI
50 };
51
52 /* error/debug prints */
53
54 #define DRV_MODULE_NAME         "bnx2x"
55
56 /* for messages that are currently off */
57 #define BNX2X_MSG_OFF                   0x0
58 #define BNX2X_MSG_MCP                   0x0010000 /* was: NETIF_MSG_HW */
59 #define BNX2X_MSG_STATS                 0x0020000 /* was: NETIF_MSG_TIMER */
60 #define BNX2X_MSG_NVM                   0x0040000 /* was: NETIF_MSG_HW */
61 #define BNX2X_MSG_DMAE                  0x0080000 /* was: NETIF_MSG_HW */
62 #define BNX2X_MSG_SP                    0x0100000 /* was: NETIF_MSG_INTR */
63 #define BNX2X_MSG_FP                    0x0200000 /* was: NETIF_MSG_INTR */
64 #define BNX2X_MSG_IOV                   0x0800000
65 #define BNX2X_MSG_PTP                   0x1000000
66 #define BNX2X_MSG_IDLE                  0x2000000 /* used for idle check*/
67 #define BNX2X_MSG_ETHTOOL               0x4000000
68 #define BNX2X_MSG_DCB                   0x8000000
69
70 /* regular debug print */
71 #define DP_INNER(fmt, ...)                                      \
72         pr_notice("[%s:%d(%s)]" fmt,                            \
73                   __func__, __LINE__,                           \
74                   bp->dev ? (bp->dev->name) : "?",              \
75                   ##__VA_ARGS__);
76
77 #define DP(__mask, fmt, ...)                                    \
78 do {                                                            \
79         if (unlikely(bp->msg_enable & (__mask)))                \
80                 DP_INNER(fmt, ##__VA_ARGS__);                   \
81 } while (0)
82
83 #define DP_AND(__mask, fmt, ...)                                \
84 do {                                                            \
85         if (unlikely((bp->msg_enable & (__mask)) == __mask))    \
86                 DP_INNER(fmt, ##__VA_ARGS__);                   \
87 } while (0)
88
89 #define DP_CONT(__mask, fmt, ...)                               \
90 do {                                                            \
91         if (unlikely(bp->msg_enable & (__mask)))                \
92                 pr_cont(fmt, ##__VA_ARGS__);                    \
93 } while (0)
94
95 /* errors debug print */
96 #define BNX2X_DBG_ERR(fmt, ...)                                 \
97 do {                                                            \
98         if (unlikely(netif_msg_probe(bp)))                      \
99                 pr_err("[%s:%d(%s)]" fmt,                       \
100                        __func__, __LINE__,                      \
101                        bp->dev ? (bp->dev->name) : "?",         \
102                        ##__VA_ARGS__);                          \
103 } while (0)
104
105 /* for errors (never masked) */
106 #define BNX2X_ERR(fmt, ...)                                     \
107 do {                                                            \
108         pr_err("[%s:%d(%s)]" fmt,                               \
109                __func__, __LINE__,                              \
110                bp->dev ? (bp->dev->name) : "?",                 \
111                ##__VA_ARGS__);                                  \
112 } while (0)
113
114 #define BNX2X_ERROR(fmt, ...)                                   \
115         pr_err("[%s:%d]" fmt, __func__, __LINE__, ##__VA_ARGS__)
116
117 /* before we have a dev->name use dev_info() */
118 #define BNX2X_DEV_INFO(fmt, ...)                                 \
119 do {                                                             \
120         if (unlikely(netif_msg_probe(bp)))                       \
121                 dev_info(&bp->pdev->dev, fmt, ##__VA_ARGS__);    \
122 } while (0)
123
124 /* Error handling */
125 void bnx2x_panic_dump(struct bnx2x *bp, bool disable_int);
126 #ifdef BNX2X_STOP_ON_ERROR
127 #define bnx2x_panic()                           \
128 do {                                            \
129         bp->panic = 1;                          \
130         BNX2X_ERR("driver assert\n");           \
131         bnx2x_panic_dump(bp, true);             \
132 } while (0)
133 #else
134 #define bnx2x_panic()                           \
135 do {                                            \
136         bp->panic = 1;                          \
137         BNX2X_ERR("driver assert\n");           \
138         bnx2x_panic_dump(bp, false);            \
139 } while (0)
140 #endif
141
142 #define bnx2x_mc_addr(ha)      ((ha)->addr)
143 #define bnx2x_uc_addr(ha)      ((ha)->addr)
144
145 #define U64_LO(x)                       ((uint32_t)(((uint64_t)(x)) & 0xffffffff))
146 #define U64_HI(x)                       ((uint32_t)(((uint64_t)(x)) >> 32))
147 #define HILO_U64(hi, lo)                ((((uint64_t)(hi)) << 32) + (lo))
148
149 #define REG_ADDR(bp, offset)            ((bp->regview) + (offset))
150
151 #define REG_RD(bp, offset)              read32(REG_ADDR(bp, offset))
152 #define REG_RD8(bp, offset)             read8(REG_ADDR(bp, offset))
153 #define REG_RD16(bp, offset)            read16(REG_ADDR(bp, offset))
154
155 #define REG_WR(bp, offset, val)         write32((uint32_t)val, REG_ADDR(bp, offset))
156 #define REG_WR8(bp, offset, val)        write8((uint8_t)val, REG_ADDR(bp, offset))
157 #define REG_WR16(bp, offset, val)       write16((uint16_t)val, REG_ADDR(bp, offset))
158
159 #define REG_RD_IND(bp, offset)          bnx2x_reg_rd_ind(bp, offset)
160 #define REG_WR_IND(bp, offset, val)     bnx2x_reg_wr_ind(bp, offset, val)
161
162 #define REG_RD_DMAE(bp, offset, valp, len32) \
163         do { \
164                 bnx2x_read_dmae(bp, offset, len32);\
165                 memcpy(valp, bnx2x_sp(bp, wb_data[0]), (len32) * 4); \
166         } while (0)
167
168 #define REG_WR_DMAE(bp, offset, valp, len32) \
169         do { \
170                 memcpy(bnx2x_sp(bp, wb_data[0]), valp, (len32) * 4); \
171                 bnx2x_write_dmae(bp, bnx2x_sp_mapping(bp, wb_data), \
172                                  offset, len32); \
173         } while (0)
174
175 #define REG_WR_DMAE_LEN(bp, offset, valp, len32) \
176         REG_WR_DMAE(bp, offset, valp, len32)
177
178 #define VIRT_WR_DMAE_LEN(bp, data, addr, len32, le32_swap) \
179         do { \
180                 memcpy(GUNZIP_BUF(bp), data, (len32) * 4); \
181                 bnx2x_write_big_buf_wb(bp, addr, len32); \
182         } while (0)
183
184 #define SHMEM_ADDR(bp, field)           (bp->common.shmem_base + \
185                                          offsetof(struct shmem_region, field))
186 #define SHMEM_RD(bp, field)             REG_RD(bp, SHMEM_ADDR(bp, field))
187 #define SHMEM_WR(bp, field, val)        REG_WR(bp, SHMEM_ADDR(bp, field), val)
188
189 #define SHMEM2_ADDR(bp, field)          (bp->common.shmem2_base + \
190                                          offsetof(struct shmem2_region, field))
191 #define SHMEM2_RD(bp, field)            REG_RD(bp, SHMEM2_ADDR(bp, field))
192 #define SHMEM2_WR(bp, field, val)       REG_WR(bp, SHMEM2_ADDR(bp, field), val)
193 #define MF_CFG_ADDR(bp, field)          (bp->common.mf_cfg_base + \
194                                          offsetof(struct mf_cfg, field))
195 #define MF2_CFG_ADDR(bp, field)         (bp->common.mf2_cfg_base + \
196                                          offsetof(struct mf2_cfg, field))
197
198 #define MF_CFG_RD(bp, field)            REG_RD(bp, MF_CFG_ADDR(bp, field))
199 #define MF_CFG_WR(bp, field, val)       REG_WR(bp,\
200                                                MF_CFG_ADDR(bp, field), (val))
201 #define MF2_CFG_RD(bp, field)           REG_RD(bp, MF2_CFG_ADDR(bp, field))
202
203 #define SHMEM2_HAS(bp, field)           ((bp)->common.shmem2_base &&    \
204                                          (SHMEM2_RD((bp), size) >       \
205                                          offsetof(struct shmem2_region, field)))
206
207 #define EMAC_RD(bp, reg)                REG_RD(bp, emac_base + reg)
208 #define EMAC_WR(bp, reg, val)           REG_WR(bp, emac_base + reg, val)
209
210 /* SP SB indices */
211
212 /* General SP events - stats query, cfc delete, etc  */
213 #define HC_SP_INDEX_ETH_DEF_CONS                3
214
215 /* EQ completions */
216 #define HC_SP_INDEX_EQ_CONS                     7
217
218 /* FCoE L2 connection completions */
219 #define HC_SP_INDEX_ETH_FCOE_TX_CQ_CONS         6
220 #define HC_SP_INDEX_ETH_FCOE_RX_CQ_CONS         4
221 /* iSCSI L2 */
222 #define HC_SP_INDEX_ETH_ISCSI_CQ_CONS           5
223 #define HC_SP_INDEX_ETH_ISCSI_RX_CQ_CONS        1
224
225 /* Special clients parameters */
226
227 /* SB indices */
228 /* FCoE L2 */
229 #define BNX2X_FCOE_L2_RX_INDEX \
230         (&bp->def_status_blk->sp_sb.\
231         index_values[HC_SP_INDEX_ETH_FCOE_RX_CQ_CONS])
232
233 #define BNX2X_FCOE_L2_TX_INDEX \
234         (&bp->def_status_blk->sp_sb.\
235         index_values[HC_SP_INDEX_ETH_FCOE_TX_CQ_CONS])
236
237 /**
238  *  CIDs and CLIDs:
239  *  CLIDs below is a CLID for func 0, then the CLID for other
240  *  functions will be calculated by the formula:
241  *
242  *  FUNC_N_CLID_X = N * NUM_SPECIAL_CLIENTS + FUNC_0_CLID_X
243  *
244  */
245 enum {
246         BNX2X_ISCSI_ETH_CL_ID_IDX,
247         BNX2X_FCOE_ETH_CL_ID_IDX,
248         BNX2X_MAX_CNIC_ETH_CL_ID_IDX,
249 };
250
251 /* use a value high enough to be above all the PFs, which has least significant
252  * nibble as 8, so when cnic needs to come up with a CID for UIO to use to
253  * calculate doorbell address according to old doorbell configuration scheme
254  * (db_msg_sz 1 << 7 * cid + 0x40 DPM offset) it can come up with a valid number
255  * We must avoid coming up with cid 8 for iscsi since according to this method
256  * the designated UIO cid will come out 0 and it has a special handling for that
257  * case which doesn't suit us. Therefore will will cieling to closes cid which
258  * has least signigifcant nibble 8 and if it is 8 we will move forward to 0x18.
259  */
260
261 #define BNX2X_1st_NON_L2_ETH_CID(bp)    (BNX2X_NUM_NON_CNIC_QUEUES(bp) * \
262                                          (bp)->max_cos)
263 /* amount of cids traversed by UIO's DPM addition to doorbell */
264 #define UIO_DPM                         8
265 /* roundup to DPM offset */
266 #define UIO_ROUNDUP(bp)                 (roundup(BNX2X_1st_NON_L2_ETH_CID(bp), \
267                                          UIO_DPM))
268 /* offset to nearest value which has lsb nibble matching DPM */
269 #define UIO_CID_OFFSET(bp)              ((UIO_ROUNDUP(bp) + UIO_DPM) % \
270                                          (UIO_DPM * 2))
271 /* add offset to rounded-up cid to get a value which could be used with UIO */
272 #define UIO_DPM_ALIGN(bp)               (UIO_ROUNDUP(bp) + UIO_CID_OFFSET(bp))
273 /* but wait - avoid UIO special case for cid 0 */
274 #define UIO_DPM_CID0_OFFSET(bp)         ((UIO_DPM * 2) * \
275                                          (UIO_DPM_ALIGN(bp) == UIO_DPM))
276 /* Properly DPM aligned CID dajusted to cid 0 secal case */
277 #define BNX2X_CNIC_START_ETH_CID(bp)    (UIO_DPM_ALIGN(bp) + \
278                                          (UIO_DPM_CID0_OFFSET(bp)))
279 /* how many cids were wasted  - need this value for cid allocation */
280 #define UIO_CID_PAD(bp)                 (BNX2X_CNIC_START_ETH_CID(bp) - \
281                                          BNX2X_1st_NON_L2_ETH_CID(bp))
282         /* iSCSI L2 */
283 #define BNX2X_ISCSI_ETH_CID(bp)         (BNX2X_CNIC_START_ETH_CID(bp))
284         /* FCoE L2 */
285 #define BNX2X_FCOE_ETH_CID(bp)          (BNX2X_CNIC_START_ETH_CID(bp) + 1)
286
287 #define CNIC_SUPPORT(bp)                ((bp)->cnic_support)
288 #define CNIC_ENABLED(bp)                ((bp)->cnic_enabled)
289 #define CNIC_LOADED(bp)                 ((bp)->cnic_loaded)
290 #define FCOE_INIT(bp)                   ((bp)->fcoe_init)
291
292 #define AEU_IN_ATTN_BITS_PXPPCICLOCKCLIENT_PARITY_ERROR \
293         AEU_INPUTS_ATTN_BITS_PXPPCICLOCKCLIENT_PARITY_ERROR
294
295 #define SM_RX_ID                        0
296 #define SM_TX_ID                        1
297
298 /* defines for multiple tx priority indices */
299 #define FIRST_TX_ONLY_COS_INDEX         1
300 #define FIRST_TX_COS_INDEX              0
301
302 /* rules for calculating the cids of tx-only connections */
303 #define CID_TO_FP(cid, bp)              ((cid) % BNX2X_NUM_NON_CNIC_QUEUES(bp))
304 #define CID_COS_TO_TX_ONLY_CID(cid, cos, bp) \
305                                 (cid + cos * BNX2X_NUM_NON_CNIC_QUEUES(bp))
306
307 /* fp index inside class of service range */
308 #define FP_COS_TO_TXQ(fp, cos, bp) \
309                         ((fp)->index + cos * BNX2X_NUM_NON_CNIC_QUEUES(bp))
310
311 /* Indexes for transmission queues array:
312  * txdata for RSS i CoS j is at location i + (j * num of RSS)
313  * txdata for FCoE (if exist) is at location max cos * num of RSS
314  * txdata for FWD (if exist) is one location after FCoE
315  * txdata for OOO (if exist) is one location after FWD
316  */
317 enum {
318         FCOE_TXQ_IDX_OFFSET,
319         FWD_TXQ_IDX_OFFSET,
320         OOO_TXQ_IDX_OFFSET,
321 };
322 #define MAX_ETH_TXQ_IDX(bp)     (BNX2X_NUM_NON_CNIC_QUEUES(bp) * (bp)->max_cos)
323 #define FCOE_TXQ_IDX(bp)        (MAX_ETH_TXQ_IDX(bp) + FCOE_TXQ_IDX_OFFSET)
324
325 /* fast path */
326 /*
327  * This driver uses new build_skb() API :
328  * RX ring buffer contains pointer to kmalloc() data only,
329  * skb are built only after Hardware filled the frame.
330  */
331 struct sw_rx_bd {
332         uint8_t         *data;
333         DEFINE_DMA_UNMAP_ADDR(mapping);
334 };
335
336 struct sw_tx_bd {
337         struct sk_buff  *skb;
338         uint16_t                first_bd;
339         uint8_t         flags;
340 /* Set on the first BD descriptor when there is a split BD */
341 #define BNX2X_TSO_SPLIT_BD              (1<<0)
342 #define BNX2X_HAS_SECOND_PBD            (1<<1)
343 };
344
345 struct sw_rx_page {
346         struct page     *page;
347         DEFINE_DMA_UNMAP_ADDR(mapping);
348 };
349
350 union db_prod {
351         struct doorbell_set_prod data;
352         uint32_t                raw;
353 };
354
355 /* dropless fc FW/HW related params */
356 #define BRB_SIZE(bp)            (CHIP_IS_E3(bp) ? 1024 : 512)
357 #define MAX_AGG_QS(bp)          (CHIP_IS_E1(bp) ? \
358                                         ETH_MAX_AGGREGATION_QUEUES_E1 :\
359                                         ETH_MAX_AGGREGATION_QUEUES_E1H_E2)
360 #define FW_DROP_LEVEL(bp)       (3 + MAX_SPQ_PENDING + MAX_AGG_QS(bp))
361 #define FW_PREFETCH_CNT         16
362 #define DROPLESS_FC_HEADROOM    100
363
364 /* MC hsi */
365 #define BCM_PAGE_SHIFT          12
366 #define BCM_PAGE_SIZE           (1 << BCM_PAGE_SHIFT)
367 #define BCM_PAGE_MASK           (~(BCM_PAGE_SIZE - 1))
368 #define BCM_PAGE_ALIGN(addr)    (((addr) + BCM_PAGE_SIZE - 1) & BCM_PAGE_MASK)
369
370 #define PAGES_PER_SGE_SHIFT     0
371 #define PAGES_PER_SGE           (1 << PAGES_PER_SGE_SHIFT)
372 #define SGE_PAGE_SIZE           PAGE_SIZE
373 #define SGE_PAGE_SHIFT          PAGE_SHIFT
374 #define SGE_PAGE_ALIGN(addr)    PAGE_ALIGN((typeof(PAGE_SIZE))(addr))
375 #define SGE_PAGES               (SGE_PAGE_SIZE * PAGES_PER_SGE)
376 #define TPA_AGG_SIZE            MIN_T(uint32_t, (MIN_T(uint32_t, 8, MAX_SKB_FRAGS) * \
377                                             SGE_PAGES), 0xffff)
378
379 /* SGE ring related macros */
380 #define NUM_RX_SGE_PAGES        2
381 #define RX_SGE_CNT              (BCM_PAGE_SIZE / sizeof(struct eth_rx_sge))
382 #define NEXT_PAGE_SGE_DESC_CNT  2
383 #define MAX_RX_SGE_CNT          (RX_SGE_CNT - NEXT_PAGE_SGE_DESC_CNT)
384 /* RX_SGE_CNT is promised to be a power of 2 */
385 #define RX_SGE_MASK             (RX_SGE_CNT - 1)
386 #define NUM_RX_SGE              (RX_SGE_CNT * NUM_RX_SGE_PAGES)
387 #define MAX_RX_SGE              (NUM_RX_SGE - 1)
388 #define NEXT_SGE_IDX(x)         ((((x) & RX_SGE_MASK) == \
389                                   (MAX_RX_SGE_CNT - 1)) ? \
390                                         (x) + 1 + NEXT_PAGE_SGE_DESC_CNT : \
391                                         (x) + 1)
392 #define RX_SGE(x)               ((x) & MAX_RX_SGE)
393
394 /*
395  * Number of required  SGEs is the sum of two:
396  * 1. Number of possible opened aggregations (next packet for
397  *    these aggregations will probably consume SGE immediately)
398  * 2. Rest of BRB blocks divided by 2 (block will consume new SGE only
399  *    after placement on BD for new TPA aggregation)
400  *
401  * Takes into account NEXT_PAGE_SGE_DESC_CNT "next" elements on each page
402  */
403 #define NUM_SGE_REQ             (MAX_AGG_QS(bp) + \
404                                         (BRB_SIZE(bp) - MAX_AGG_QS(bp)) / 2)
405 #define NUM_SGE_PG_REQ          ((NUM_SGE_REQ + MAX_RX_SGE_CNT - 1) / \
406                                                 MAX_RX_SGE_CNT)
407 #define SGE_TH_LO(bp)           (NUM_SGE_REQ + \
408                                  NUM_SGE_PG_REQ * NEXT_PAGE_SGE_DESC_CNT)
409 #define SGE_TH_HI(bp)           (SGE_TH_LO(bp) + DROPLESS_FC_HEADROOM)
410
411 /* Manipulate a bit vector defined as an array of uint64_t */
412
413 /* Number of bits in one sge_mask array element */
414 #define BIT_VEC64_ELEM_SZ               64
415 #define BIT_VEC64_ELEM_SHIFT            6
416 #define BIT_VEC64_ELEM_MASK             ((uint64_t)BIT_VEC64_ELEM_SZ - 1)
417
418 #define __BIT_VEC64_SET_BIT(el, bit) \
419         do { \
420                 el = ((el) | ((uint64_t)0x1 << (bit))); \
421         } while (0)
422
423 #define __BIT_VEC64_CLEAR_BIT(el, bit) \
424         do { \
425                 el = ((el) & (~((uint64_t)0x1 << (bit)))); \
426         } while (0)
427
428 #define BIT_VEC64_SET_BIT(vec64, idx) \
429         __BIT_VEC64_SET_BIT((vec64)[(idx) >> BIT_VEC64_ELEM_SHIFT], \
430                            (idx) & BIT_VEC64_ELEM_MASK)
431
432 #define BIT_VEC64_CLEAR_BIT(vec64, idx) \
433         __BIT_VEC64_CLEAR_BIT((vec64)[(idx) >> BIT_VEC64_ELEM_SHIFT], \
434                              (idx) & BIT_VEC64_ELEM_MASK)
435
436 #define BIT_VEC64_TEST_BIT(vec64, idx) \
437         (((vec64)[(idx) >> BIT_VEC64_ELEM_SHIFT] >> \
438         ((idx) & BIT_VEC64_ELEM_MASK)) & 0x1)
439
440 /* Creates a bitmask of all ones in less significant bits.
441    idx - index of the most significant bit in the created mask */
442 #define BIT_VEC64_ONES_MASK(idx) \
443                 (((uint64_t)0x1 << (((idx) & BIT_VEC64_ELEM_MASK) + 1)) - 1)
444 #define BIT_VEC64_ELEM_ONE_MASK ((uint64_t)(~0))
445
446 /*******************************************************/
447
448 /* Number of uint64_t elements in SGE mask array */
449 #define RX_SGE_MASK_LEN                 (NUM_RX_SGE / BIT_VEC64_ELEM_SZ)
450 #define RX_SGE_MASK_LEN_MASK            (RX_SGE_MASK_LEN - 1)
451 #define NEXT_SGE_MASK_ELEM(el)          (((el) + 1) & RX_SGE_MASK_LEN_MASK)
452
453 union host_hc_status_block {
454         /* pointer to fp status block e1x */
455         struct host_hc_status_block_e1x *e1x_sb;
456         /* pointer to fp status block e2 */
457         struct host_hc_status_block_e2  *e2_sb;
458 };
459
460 struct bnx2x_agg_info {
461         /*
462          * First aggregation buffer is a data buffer, the following - are pages.
463          * We will preallocate the data buffer for each aggregation when
464          * we open the interface and will replace the BD at the consumer
465          * with this one when we receive the TPA_START CQE in order to
466          * keep the Rx BD ring consistent.
467          */
468         struct sw_rx_bd         first_buf;
469         uint8_t                 tpa_state;
470 #define BNX2X_TPA_START                 1
471 #define BNX2X_TPA_STOP                  2
472 #define BNX2X_TPA_ERROR                 3
473         uint8_t                 placement_offset;
474         uint16_t                        parsing_flags;
475         uint16_t                        vlan_tag;
476         uint16_t                        len_on_bd;
477         uint32_t                        rxhash;
478         enum pkt_hash_types     rxhash_type;
479         uint16_t                        gro_size;
480         uint16_t                        full_page;
481 };
482
483 #define Q_STATS_OFFSET32(stat_name) \
484                         (offsetof(struct bnx2x_eth_q_stats, stat_name) / 4)
485
486 struct bnx2x_fp_txdata {
487
488         struct sw_tx_bd         *tx_buf_ring;
489
490         union eth_tx_bd_types   *tx_desc_ring;
491         dma_addr_t              tx_desc_mapping;
492
493         uint32_t                        cid;
494
495         union db_prod           tx_db;
496
497         uint16_t                        tx_pkt_prod;
498         uint16_t                        tx_pkt_cons;
499         uint16_t                        tx_bd_prod;
500         uint16_t                        tx_bd_cons;
501
502         unsigned long           tx_pkt;
503
504         __le16                  *tx_cons_sb;
505
506         int                     txq_index;
507         struct bnx2x_fastpath   *parent_fp;
508         int                     tx_ring_size;
509 };
510
511 enum bnx2x_tpa_mode_t {
512         TPA_MODE_LRO,
513         TPA_MODE_GRO
514 };
515
516 struct bnx2x_fastpath {
517         struct bnx2x            *bp; /* parent */
518
519         struct napi_struct      napi;
520
521 #ifdef CONFIG_NET_RX_BUSY_POLL
522         unsigned int state;
523 #define BNX2X_FP_STATE_IDLE                   0
524 #define BNX2X_FP_STATE_NAPI             (1 << 0)    /* NAPI owns this FP */
525 #define BNX2X_FP_STATE_POLL             (1 << 1)    /* poll owns this FP */
526 #define BNX2X_FP_STATE_DISABLED         (1 << 2)
527 #define BNX2X_FP_STATE_NAPI_YIELD       (1 << 3)    /* NAPI yielded this FP */
528 #define BNX2X_FP_STATE_POLL_YIELD       (1 << 4)    /* poll yielded this FP */
529 #define BNX2X_FP_OWNED  (BNX2X_FP_STATE_NAPI | BNX2X_FP_STATE_POLL)
530 #define BNX2X_FP_YIELD  (BNX2X_FP_STATE_NAPI_YIELD | BNX2X_FP_STATE_POLL_YIELD)
531 #define BNX2X_FP_LOCKED (BNX2X_FP_OWNED | BNX2X_FP_STATE_DISABLED)
532 #define BNX2X_FP_USER_PEND (BNX2X_FP_STATE_POLL | BNX2X_FP_STATE_POLL_YIELD)
533         /* protect state */
534         spinlock_t lock;
535 #endif /* CONFIG_NET_RX_BUSY_POLL */
536
537         union host_hc_status_block      status_blk;
538         /* chip independent shortcuts into sb structure */
539         __le16                  *sb_index_values;
540         __le16                  *sb_running_index;
541         /* chip independent shortcut into rx_prods_offset memory */
542         uint32_t                        ustorm_rx_prods_offset;
543
544         uint32_t                        rx_buf_size;
545         uint32_t                        rx_frag_size; /* 0 if kmalloced(), or rx_buf_size + NET_SKB_PAD */
546         dma_addr_t              status_blk_mapping;
547
548         enum bnx2x_tpa_mode_t   mode;
549
550         uint8_t                 max_cos; /* actual number of active tx coses */
551         struct bnx2x_fp_txdata  *txdata_ptr[BNX2X_MULTI_TX_COS];
552
553         struct sw_rx_bd         *rx_buf_ring;   /* BDs mappings ring */
554         struct sw_rx_page       *rx_page_ring;  /* SGE pages mappings ring */
555
556         struct eth_rx_bd        *rx_desc_ring;
557         dma_addr_t              rx_desc_mapping;
558
559         union eth_rx_cqe        *rx_comp_ring;
560         dma_addr_t              rx_comp_mapping;
561
562         /* SGE ring */
563         struct eth_rx_sge       *rx_sge_ring;
564         dma_addr_t              rx_sge_mapping;
565
566         uint64_t                        sge_mask[RX_SGE_MASK_LEN];
567
568         uint32_t                        cid;
569
570         __le16                  fp_hc_idx;
571
572         uint8_t                 index;          /* number in fp array */
573         uint8_t                 rx_queue;       /* index for skb_record */
574         uint8_t                 cl_id;          /* eth client id */
575         uint8_t                 cl_qzone_id;
576         uint8_t                 fw_sb_id;       /* status block number in FW */
577         uint8_t                 igu_sb_id;      /* status block number in HW */
578
579         uint16_t                        rx_bd_prod;
580         uint16_t                        rx_bd_cons;
581         uint16_t                        rx_comp_prod;
582         uint16_t                        rx_comp_cons;
583         uint16_t                        rx_sge_prod;
584         /* The last maximal completed SGE */
585         uint16_t                        last_max_sge;
586         __le16                  *rx_cons_sb;
587         unsigned long           rx_pkt,
588                                 rx_calls;
589
590         /* TPA related */
591         struct bnx2x_agg_info   *tpa_info;
592         uint8_t                 disable_tpa;
593 #ifdef BNX2X_STOP_ON_ERROR
594         uint64_t                        tpa_queue_used;
595 #endif
596         /* The size is calculated using the following:
597              sizeof name field from netdev structure +
598              4 ('-Xx-' string) +
599              4 (for the digits and to make it DWORD aligned) */
600 #define FP_NAME_SIZE            (sizeof(((struct ether *)0)->name) + 8)
601         char                    name[FP_NAME_SIZE];
602 };
603
604 #define bnx2x_fp(bp, nr, var)   ((bp)->fp[(nr)].var)
605 #define bnx2x_sp_obj(bp, fp)    ((bp)->sp_objs[(fp)->index])
606 #define bnx2x_fp_stats(bp, fp)  (&((bp)->fp_stats[(fp)->index]))
607 #define bnx2x_fp_qstats(bp, fp) (&((bp)->fp_stats[(fp)->index].eth_q_stats))
608
609 #ifdef CONFIG_NET_RX_BUSY_POLL
610 static inline void bnx2x_fp_init_lock(struct bnx2x_fastpath *fp)
611 {
612         spinlock_init_irqsave(&fp->lock);
613         fp->state = BNX2X_FP_STATE_IDLE;
614 }
615
616 /* called from the device poll routine to get ownership of a FP */
617 static inline bool bnx2x_fp_lock_napi(struct bnx2x_fastpath *fp)
618 {
619         bool rc = true;
620
621         spin_lock(&fp->lock);
622         if (fp->state & BNX2X_FP_LOCKED) {
623                 WARN_ON(fp->state & BNX2X_FP_STATE_NAPI);
624                 fp->state |= BNX2X_FP_STATE_NAPI_YIELD;
625                 rc = false;
626         } else {
627                 /* we don't care if someone yielded */
628                 fp->state = BNX2X_FP_STATE_NAPI;
629         }
630         spin_unlock(&fp->lock);
631         return rc;
632 }
633
634 /* returns true is someone tried to get the FP while napi had it */
635 static inline bool bnx2x_fp_unlock_napi(struct bnx2x_fastpath *fp)
636 {
637         bool rc = false;
638
639         spin_lock(&fp->lock);
640         WARN_ON(fp->state &
641                 (BNX2X_FP_STATE_POLL | BNX2X_FP_STATE_NAPI_YIELD));
642
643         if (fp->state & BNX2X_FP_STATE_POLL_YIELD)
644                 rc = true;
645
646         /* state ==> idle, unless currently disabled */
647         fp->state &= BNX2X_FP_STATE_DISABLED;
648         spin_unlock(&fp->lock);
649         return rc;
650 }
651
652 /* called from bnx2x_low_latency_poll() */
653 static inline bool bnx2x_fp_lock_poll(struct bnx2x_fastpath *fp)
654 {
655         bool rc = true;
656
657         spin_lock(&fp->lock);
658         if ((fp->state & BNX2X_FP_LOCKED)) {
659                 fp->state |= BNX2X_FP_STATE_POLL_YIELD;
660                 rc = false;
661         } else {
662                 /* preserve yield marks */
663                 fp->state |= BNX2X_FP_STATE_POLL;
664         }
665         spin_unlock(&fp->lock);
666         return rc;
667 }
668
669 /* returns true if someone tried to get the FP while it was locked */
670 static inline bool bnx2x_fp_unlock_poll(struct bnx2x_fastpath *fp)
671 {
672         bool rc = false;
673
674         spin_lock(&fp->lock);
675         WARN_ON(fp->state & BNX2X_FP_STATE_NAPI);
676
677         if (fp->state & BNX2X_FP_STATE_POLL_YIELD)
678                 rc = true;
679
680         /* state ==> idle, unless currently disabled */
681         fp->state &= BNX2X_FP_STATE_DISABLED;
682         spin_unlock(&fp->lock);
683         return rc;
684 }
685
686 /* true if a socket is polling, even if it did not get the lock */
687 static inline bool bnx2x_fp_ll_polling(struct bnx2x_fastpath *fp)
688 {
689         WARN_ON(!(fp->state & BNX2X_FP_OWNED));
690         return fp->state & BNX2X_FP_USER_PEND;
691 }
692
693 /* false if fp is currently owned */
694 static inline bool bnx2x_fp_ll_disable(struct bnx2x_fastpath *fp)
695 {
696         int rc = true;
697
698         spin_lock(&fp->lock);
699         if (fp->state & BNX2X_FP_OWNED)
700                 rc = false;
701         fp->state |= BNX2X_FP_STATE_DISABLED;
702         spin_unlock(&fp->lock);
703
704         return rc;
705 }
706 #else
707 static inline void bnx2x_fp_init_lock(struct bnx2x_fastpath *fp)
708 {
709 }
710
711 static inline bool bnx2x_fp_lock_napi(struct bnx2x_fastpath *fp)
712 {
713         return true;
714 }
715
716 static inline bool bnx2x_fp_unlock_napi(struct bnx2x_fastpath *fp)
717 {
718         return false;
719 }
720
721 static inline bool bnx2x_fp_lock_poll(struct bnx2x_fastpath *fp)
722 {
723         return false;
724 }
725
726 static inline bool bnx2x_fp_unlock_poll(struct bnx2x_fastpath *fp)
727 {
728         return false;
729 }
730
731 static inline bool bnx2x_fp_ll_polling(struct bnx2x_fastpath *fp)
732 {
733         return false;
734 }
735 static inline bool bnx2x_fp_ll_disable(struct bnx2x_fastpath *fp)
736 {
737         return true;
738 }
739 #endif /* CONFIG_NET_RX_BUSY_POLL */
740
741 /* Use 2500 as a mini-jumbo MTU for FCoE */
742 #define BNX2X_FCOE_MINI_JUMBO_MTU       2500
743
744 #define FCOE_IDX_OFFSET         0
745
746 #define FCOE_IDX(bp)            (BNX2X_NUM_NON_CNIC_QUEUES(bp) + \
747                                  FCOE_IDX_OFFSET)
748 #define bnx2x_fcoe_fp(bp)       (&bp->fp[FCOE_IDX(bp)])
749 #define bnx2x_fcoe(bp, var)     (bnx2x_fcoe_fp(bp)->var)
750 #define bnx2x_fcoe_inner_sp_obj(bp)     (&bp->sp_objs[FCOE_IDX(bp)])
751 #define bnx2x_fcoe_sp_obj(bp, var)      (bnx2x_fcoe_inner_sp_obj(bp)->var)
752 #define bnx2x_fcoe_tx(bp, var)  (bnx2x_fcoe_fp(bp)-> \
753                                                 txdata_ptr[FIRST_TX_COS_INDEX] \
754                                                 ->var)
755
756 #define IS_ETH_FP(fp)           ((fp)->index < BNX2X_NUM_ETH_QUEUES((fp)->bp))
757 #define IS_FCOE_FP(fp)          ((fp)->index == FCOE_IDX((fp)->bp))
758 #define IS_FCOE_IDX(idx)        ((idx) == FCOE_IDX(bp))
759
760 /* MC hsi */
761 #define MAX_FETCH_BD            13      /* HW max BDs per packet */
762 #define RX_COPY_THRESH          92
763
764 #define NUM_TX_RINGS            16
765 #define TX_DESC_CNT             (BCM_PAGE_SIZE / sizeof(union eth_tx_bd_types))
766 #define NEXT_PAGE_TX_DESC_CNT   1
767 #define MAX_TX_DESC_CNT         (TX_DESC_CNT - NEXT_PAGE_TX_DESC_CNT)
768 #define NUM_TX_BD               (TX_DESC_CNT * NUM_TX_RINGS)
769 #define MAX_TX_BD               (NUM_TX_BD - 1)
770 #define MAX_TX_AVAIL            (MAX_TX_DESC_CNT * NUM_TX_RINGS - 2)
771 #define NEXT_TX_IDX(x)          ((((x) & MAX_TX_DESC_CNT) == \
772                                   (MAX_TX_DESC_CNT - 1)) ? \
773                                         (x) + 1 + NEXT_PAGE_TX_DESC_CNT : \
774                                         (x) + 1)
775 #define TX_BD(x)                ((x) & MAX_TX_BD)
776 #define TX_BD_POFF(x)           ((x) & MAX_TX_DESC_CNT)
777
778 /* number of NEXT_PAGE descriptors may be required during placement */
779 #define NEXT_CNT_PER_TX_PKT(bds)        \
780                                 (((bds) + MAX_TX_DESC_CNT - 1) / \
781                                  MAX_TX_DESC_CNT * NEXT_PAGE_TX_DESC_CNT)
782 /* max BDs per tx packet w/o next_pages:
783  * START_BD             - describes packed
784  * START_BD(splitted)   - includes unpaged data segment for GSO
785  * PARSING_BD           - for TSO and CSUM data
786  * PARSING_BD2          - for encapsulation data
787  * Frag BDs             - describes pages for frags
788  */
789 #define BDS_PER_TX_PKT          4
790 #define MAX_BDS_PER_TX_PKT      (MAX_SKB_FRAGS + BDS_PER_TX_PKT)
791 /* max BDs per tx packet including next pages */
792 #define MAX_DESC_PER_TX_PKT     (MAX_BDS_PER_TX_PKT + \
793                                  NEXT_CNT_PER_TX_PKT(MAX_BDS_PER_TX_PKT))
794
795 /* The RX BD ring is special, each bd is 8 bytes but the last one is 16 */
796 #define NUM_RX_RINGS            8
797 #define RX_DESC_CNT             (BCM_PAGE_SIZE / sizeof(struct eth_rx_bd))
798 #define NEXT_PAGE_RX_DESC_CNT   2
799 #define MAX_RX_DESC_CNT         (RX_DESC_CNT - NEXT_PAGE_RX_DESC_CNT)
800 #define RX_DESC_MASK            (RX_DESC_CNT - 1)
801 #define NUM_RX_BD               (RX_DESC_CNT * NUM_RX_RINGS)
802 #define MAX_RX_BD               (NUM_RX_BD - 1)
803 #define MAX_RX_AVAIL            (MAX_RX_DESC_CNT * NUM_RX_RINGS - 2)
804
805 /* dropless fc calculations for BDs
806  *
807  * Number of BDs should as number of buffers in BRB:
808  * Low threshold takes into account NEXT_PAGE_RX_DESC_CNT
809  * "next" elements on each page
810  */
811 #define NUM_BD_REQ              BRB_SIZE(bp)
812 #define NUM_BD_PG_REQ           ((NUM_BD_REQ + MAX_RX_DESC_CNT - 1) / \
813                                               MAX_RX_DESC_CNT)
814 #define BD_TH_LO(bp)            (NUM_BD_REQ + \
815                                  NUM_BD_PG_REQ * NEXT_PAGE_RX_DESC_CNT + \
816                                  FW_DROP_LEVEL(bp))
817 #define BD_TH_HI(bp)            (BD_TH_LO(bp) + DROPLESS_FC_HEADROOM)
818
819 #define MIN_RX_AVAIL            ((bp)->dropless_fc ? BD_TH_HI(bp) + 128 : 128)
820
821 #define MIN_RX_SIZE_TPA_HW      (CHIP_IS_E1(bp) ? \
822                                         ETH_MIN_RX_CQES_WITH_TPA_E1 : \
823                                         ETH_MIN_RX_CQES_WITH_TPA_E1H_E2)
824 #define MIN_RX_SIZE_NONTPA_HW   ETH_MIN_RX_CQES_WITHOUT_TPA
825 #define MIN_RX_SIZE_TPA         (MAX_T(uint32_t, MIN_RX_SIZE_TPA_HW, MIN_RX_AVAIL))
826 #define MIN_RX_SIZE_NONTPA      (MAX_T(uint32_t, MIN_RX_SIZE_NONTPA_HW,\
827                                                                 MIN_RX_AVAIL))
828
829 #define NEXT_RX_IDX(x)          ((((x) & RX_DESC_MASK) == \
830                                   (MAX_RX_DESC_CNT - 1)) ? \
831                                         (x) + 1 + NEXT_PAGE_RX_DESC_CNT : \
832                                         (x) + 1)
833 #define RX_BD(x)                ((x) & MAX_RX_BD)
834
835 /*
836  * As long as CQE is X times bigger than BD entry we have to allocate X times
837  * more pages for CQ ring in order to keep it balanced with BD ring
838  */
839 #define CQE_BD_REL      (sizeof(union eth_rx_cqe) / sizeof(struct eth_rx_bd))
840 #define NUM_RCQ_RINGS           (NUM_RX_RINGS * CQE_BD_REL)
841 #define RCQ_DESC_CNT            (BCM_PAGE_SIZE / sizeof(union eth_rx_cqe))
842 #define NEXT_PAGE_RCQ_DESC_CNT  1
843 #define MAX_RCQ_DESC_CNT        (RCQ_DESC_CNT - NEXT_PAGE_RCQ_DESC_CNT)
844 #define NUM_RCQ_BD              (RCQ_DESC_CNT * NUM_RCQ_RINGS)
845 #define MAX_RCQ_BD              (NUM_RCQ_BD - 1)
846 #define MAX_RCQ_AVAIL           (MAX_RCQ_DESC_CNT * NUM_RCQ_RINGS - 2)
847 #define NEXT_RCQ_IDX(x)         ((((x) & MAX_RCQ_DESC_CNT) == \
848                                   (MAX_RCQ_DESC_CNT - 1)) ? \
849                                         (x) + 1 + NEXT_PAGE_RCQ_DESC_CNT : \
850                                         (x) + 1)
851 #define RCQ_BD(x)               ((x) & MAX_RCQ_BD)
852
853 /* dropless fc calculations for RCQs
854  *
855  * Number of RCQs should be as number of buffers in BRB:
856  * Low threshold takes into account NEXT_PAGE_RCQ_DESC_CNT
857  * "next" elements on each page
858  */
859 #define NUM_RCQ_REQ             BRB_SIZE(bp)
860 #define NUM_RCQ_PG_REQ          ((NUM_BD_REQ + MAX_RCQ_DESC_CNT - 1) / \
861                                               MAX_RCQ_DESC_CNT)
862 #define RCQ_TH_LO(bp)           (NUM_RCQ_REQ + \
863                                  NUM_RCQ_PG_REQ * NEXT_PAGE_RCQ_DESC_CNT + \
864                                  FW_DROP_LEVEL(bp))
865 #define RCQ_TH_HI(bp)           (RCQ_TH_LO(bp) + DROPLESS_FC_HEADROOM)
866
867 /* This is needed for determining of last_max */
868 #define SUB_S16(a, b)           (int16_t)((int16_t)(a) - (int16_t)(b))
869 #define SUB_S32(a, b)           (int32_t)((int32_t)(a) - (int32_t)(b))
870
871 #define BNX2X_SWCID_SHIFT       17
872 #define BNX2X_SWCID_MASK        ((0x1 << BNX2X_SWCID_SHIFT) - 1)
873
874 /* used on a CID received from the HW */
875 #define SW_CID(x)                       (le32_to_cpu(x) & BNX2X_SWCID_MASK)
876 #define CQE_CMD(x)                      (le32_to_cpu(x) >> \
877                                         COMMON_RAMROD_ETH_RX_CQE_CMD_ID_SHIFT)
878
879 #define BD_UNMAP_ADDR(bd)               HILO_U64(le32_to_cpu((bd)->addr_hi), \
880                                                  le32_to_cpu((bd)->addr_lo))
881 #define BD_UNMAP_LEN(bd)                (le16_to_cpu((bd)->nbytes))
882
883 #define BNX2X_DB_MIN_SHIFT              3       /* 8 bytes */
884 #define BNX2X_DB_SHIFT                  3       /* 8 bytes*/
885 #if (BNX2X_DB_SHIFT < BNX2X_DB_MIN_SHIFT)
886 #error "Min DB doorbell stride is 8"
887 #endif
888 #define DOORBELL(bp, cid, val) \
889         do { \
890                 write32((uint32_t)(val), bp->doorbells + (bp->db_size * (cid))); \
891         } while (0)
892
893 /* TX CSUM helpers */
894 #define SKB_CS_OFF(skb)         (offsetof(struct tcphdr, check) - \
895                                  skb->csum_offset)
896 #define SKB_CS(skb)             (*(uint16_t *)(skb_transport_header(skb) + \
897                                           skb->csum_offset))
898
899 #define pbd_tcp_flags(tcp_hdr)  (be32_to_cpu(tcp_flag_word(tcp_hdr))>>16 & 0xff)
900
901 #define XMIT_PLAIN              0
902 #define XMIT_CSUM_V4            (1 << 0)
903 #define XMIT_CSUM_V6            (1 << 1)
904 #define XMIT_CSUM_TCP           (1 << 2)
905 #define XMIT_GSO_V4             (1 << 3)
906 #define XMIT_GSO_V6             (1 << 4)
907 #define XMIT_CSUM_ENC_V4        (1 << 5)
908 #define XMIT_CSUM_ENC_V6        (1 << 6)
909 #define XMIT_GSO_ENC_V4         (1 << 7)
910 #define XMIT_GSO_ENC_V6         (1 << 8)
911
912 #define XMIT_CSUM_ENC           (XMIT_CSUM_ENC_V4 | XMIT_CSUM_ENC_V6)
913 #define XMIT_GSO_ENC            (XMIT_GSO_ENC_V4 | XMIT_GSO_ENC_V6)
914
915 #define XMIT_CSUM               (XMIT_CSUM_V4 | XMIT_CSUM_V6 | XMIT_CSUM_ENC)
916 #define XMIT_GSO                (XMIT_GSO_V4 | XMIT_GSO_V6 | XMIT_GSO_ENC)
917
918 /* stuff added to make the code fit 80Col */
919 #define CQE_TYPE(cqe_fp_flags)   ((cqe_fp_flags) & ETH_FAST_PATH_RX_CQE_TYPE)
920 #define CQE_TYPE_START(cqe_type) ((cqe_type) == RX_ETH_CQE_TYPE_ETH_START_AGG)
921 #define CQE_TYPE_STOP(cqe_type)  ((cqe_type) == RX_ETH_CQE_TYPE_ETH_STOP_AGG)
922 #define CQE_TYPE_SLOW(cqe_type)  ((cqe_type) == RX_ETH_CQE_TYPE_ETH_RAMROD)
923 #define CQE_TYPE_FAST(cqe_type)  ((cqe_type) == RX_ETH_CQE_TYPE_ETH_FASTPATH)
924
925 #define ETH_RX_ERROR_FALGS              ETH_FAST_PATH_RX_CQE_PHY_DECODE_ERR_FLG
926
927 #define BNX2X_PRS_FLAG_OVERETH_IPV4(flags) \
928                                 (((le16_to_cpu(flags) & \
929                                    PARSING_FLAGS_OVER_ETHERNET_PROTOCOL) >> \
930                                   PARSING_FLAGS_OVER_ETHERNET_PROTOCOL_SHIFT) \
931                                  == PRS_FLAG_OVERETH_IPV4)
932 #define BNX2X_RX_SUM_FIX(cqe) \
933         BNX2X_PRS_FLAG_OVERETH_IPV4(cqe->fast_path_cqe.pars_flags.flags)
934
935 #define FP_USB_FUNC_OFF \
936                         offsetof(struct cstorm_status_block_u, func)
937 #define FP_CSB_FUNC_OFF \
938                         offsetof(struct cstorm_status_block_c, func)
939
940 #define HC_INDEX_ETH_RX_CQ_CONS         1
941
942 #define HC_INDEX_OOO_TX_CQ_CONS         4
943
944 #define HC_INDEX_ETH_TX_CQ_CONS_COS0    5
945
946 #define HC_INDEX_ETH_TX_CQ_CONS_COS1    6
947
948 #define HC_INDEX_ETH_TX_CQ_CONS_COS2    7
949
950 #define HC_INDEX_ETH_FIRST_TX_CQ_CONS   HC_INDEX_ETH_TX_CQ_CONS_COS0
951
952 #define BNX2X_RX_SB_INDEX \
953         (&fp->sb_index_values[HC_INDEX_ETH_RX_CQ_CONS])
954
955 #define BNX2X_TX_SB_INDEX_BASE BNX2X_TX_SB_INDEX_COS0
956
957 #define BNX2X_TX_SB_INDEX_COS0 \
958         (&fp->sb_index_values[HC_INDEX_ETH_TX_CQ_CONS_COS0])
959
960 /* end of fast path */
961
962 /* common */
963
964 struct bnx2x_common {
965
966         uint32_t                        chip_id;
967 /* chip num:16-31, rev:12-15, metal:4-11, bond_id:0-3 */
968 #define CHIP_ID(bp)                     (bp->common.chip_id & 0xfffffff0)
969
970 #define CHIP_NUM(bp)                    (bp->common.chip_id >> 16)
971 #define CHIP_NUM_57710                  0x164e
972 #define CHIP_NUM_57711                  0x164f
973 #define CHIP_NUM_57711E                 0x1650
974 #define CHIP_NUM_57712                  0x1662
975 #define CHIP_NUM_57712_MF               0x1663
976 #define CHIP_NUM_57712_VF               0x166f
977 #define CHIP_NUM_57713                  0x1651
978 #define CHIP_NUM_57713E                 0x1652
979 #define CHIP_NUM_57800                  0x168a
980 #define CHIP_NUM_57800_MF               0x16a5
981 #define CHIP_NUM_57800_VF               0x16a9
982 #define CHIP_NUM_57810                  0x168e
983 #define CHIP_NUM_57810_MF               0x16ae
984 #define CHIP_NUM_57810_VF               0x16af
985 #define CHIP_NUM_57811                  0x163d
986 #define CHIP_NUM_57811_MF               0x163e
987 #define CHIP_NUM_57811_VF               0x163f
988 #define CHIP_NUM_57840_OBSOLETE         0x168d
989 #define CHIP_NUM_57840_MF_OBSOLETE      0x16ab
990 #define CHIP_NUM_57840_4_10             0x16a1
991 #define CHIP_NUM_57840_2_20             0x16a2
992 #define CHIP_NUM_57840_MF               0x16a4
993 #define CHIP_NUM_57840_VF               0x16ad
994 #define CHIP_IS_E1(bp)                  (CHIP_NUM(bp) == CHIP_NUM_57710)
995 #define CHIP_IS_57711(bp)               (CHIP_NUM(bp) == CHIP_NUM_57711)
996 #define CHIP_IS_57711E(bp)              (CHIP_NUM(bp) == CHIP_NUM_57711E)
997 #define CHIP_IS_57712(bp)               (CHIP_NUM(bp) == CHIP_NUM_57712)
998 #define CHIP_IS_57712_VF(bp)            (CHIP_NUM(bp) == CHIP_NUM_57712_VF)
999 #define CHIP_IS_57712_MF(bp)            (CHIP_NUM(bp) == CHIP_NUM_57712_MF)
1000 #define CHIP_IS_57800(bp)               (CHIP_NUM(bp) == CHIP_NUM_57800)
1001 #define CHIP_IS_57800_MF(bp)            (CHIP_NUM(bp) == CHIP_NUM_57800_MF)
1002 #define CHIP_IS_57800_VF(bp)            (CHIP_NUM(bp) == CHIP_NUM_57800_VF)
1003 #define CHIP_IS_57810(bp)               (CHIP_NUM(bp) == CHIP_NUM_57810)
1004 #define CHIP_IS_57810_MF(bp)            (CHIP_NUM(bp) == CHIP_NUM_57810_MF)
1005 #define CHIP_IS_57810_VF(bp)            (CHIP_NUM(bp) == CHIP_NUM_57810_VF)
1006 #define CHIP_IS_57811(bp)               (CHIP_NUM(bp) == CHIP_NUM_57811)
1007 #define CHIP_IS_57811_MF(bp)            (CHIP_NUM(bp) == CHIP_NUM_57811_MF)
1008 #define CHIP_IS_57811_VF(bp)            (CHIP_NUM(bp) == CHIP_NUM_57811_VF)
1009 #define CHIP_IS_57840(bp)               \
1010                 ((CHIP_NUM(bp) == CHIP_NUM_57840_4_10) || \
1011                  (CHIP_NUM(bp) == CHIP_NUM_57840_2_20) || \
1012                  (CHIP_NUM(bp) == CHIP_NUM_57840_OBSOLETE))
1013 #define CHIP_IS_57840_MF(bp)    ((CHIP_NUM(bp) == CHIP_NUM_57840_MF) || \
1014                                  (CHIP_NUM(bp) == CHIP_NUM_57840_MF_OBSOLETE))
1015 #define CHIP_IS_57840_VF(bp)            (CHIP_NUM(bp) == CHIP_NUM_57840_VF)
1016 #define CHIP_IS_E1H(bp)                 (CHIP_IS_57711(bp) || \
1017                                          CHIP_IS_57711E(bp))
1018 #define CHIP_IS_57811xx(bp)             (CHIP_IS_57811(bp) || \
1019                                          CHIP_IS_57811_MF(bp) || \
1020                                          CHIP_IS_57811_VF(bp))
1021 #define CHIP_IS_E2(bp)                  (CHIP_IS_57712(bp) || \
1022                                          CHIP_IS_57712_MF(bp) || \
1023                                          CHIP_IS_57712_VF(bp))
1024 #define CHIP_IS_E3(bp)                  (CHIP_IS_57800(bp) || \
1025                                          CHIP_IS_57800_MF(bp) || \
1026                                          CHIP_IS_57800_VF(bp) || \
1027                                          CHIP_IS_57810(bp) || \
1028                                          CHIP_IS_57810_MF(bp) || \
1029                                          CHIP_IS_57810_VF(bp) || \
1030                                          CHIP_IS_57811xx(bp) || \
1031                                          CHIP_IS_57840(bp) || \
1032                                          CHIP_IS_57840_MF(bp) || \
1033                                          CHIP_IS_57840_VF(bp))
1034 #define CHIP_IS_E1x(bp)                 (CHIP_IS_E1((bp)) || CHIP_IS_E1H((bp)))
1035 #define USES_WARPCORE(bp)               (CHIP_IS_E3(bp))
1036 #define IS_E1H_OFFSET                   (!CHIP_IS_E1(bp))
1037
1038 #define CHIP_REV_SHIFT                  12
1039 #define CHIP_REV_MASK                   (0xF << CHIP_REV_SHIFT)
1040 #define CHIP_REV_VAL(bp)                (bp->common.chip_id & CHIP_REV_MASK)
1041 #define CHIP_REV_Ax                     (0x0 << CHIP_REV_SHIFT)
1042 #define CHIP_REV_Bx                     (0x1 << CHIP_REV_SHIFT)
1043 /* assume maximum 5 revisions */
1044 #define CHIP_REV_IS_SLOW(bp)            (CHIP_REV_VAL(bp) > 0x00005000)
1045 /* Emul versions are A=>0xe, B=>0xc, C=>0xa, D=>8, E=>6 */
1046 #define CHIP_REV_IS_EMUL(bp)            ((CHIP_REV_IS_SLOW(bp)) && \
1047                                          !(CHIP_REV_VAL(bp) & 0x00001000))
1048 /* FPGA versions are A=>0xf, B=>0xd, C=>0xb, D=>9, E=>7 */
1049 #define CHIP_REV_IS_FPGA(bp)            ((CHIP_REV_IS_SLOW(bp)) && \
1050                                          (CHIP_REV_VAL(bp) & 0x00001000))
1051
1052 #define CHIP_TIME(bp)                   ((CHIP_REV_IS_EMUL(bp)) ? 2000 : \
1053                                         ((CHIP_REV_IS_FPGA(bp)) ? 200 : 1))
1054
1055 #define CHIP_METAL(bp)                  (bp->common.chip_id & 0x00000ff0)
1056 #define CHIP_BOND_ID(bp)                (bp->common.chip_id & 0x0000000f)
1057 #define CHIP_REV_SIM(bp)                (((CHIP_REV_MASK - CHIP_REV_VAL(bp)) >>\
1058                                            (CHIP_REV_SHIFT + 1)) \
1059                                                 << CHIP_REV_SHIFT)
1060 #define CHIP_REV(bp)                    (CHIP_REV_IS_SLOW(bp) ? \
1061                                                 CHIP_REV_SIM(bp) :\
1062                                                 CHIP_REV_VAL(bp))
1063 #define CHIP_IS_E3B0(bp)                (CHIP_IS_E3(bp) && \
1064                                          (CHIP_REV(bp) == CHIP_REV_Bx))
1065 #define CHIP_IS_E3A0(bp)                (CHIP_IS_E3(bp) && \
1066                                          (CHIP_REV(bp) == CHIP_REV_Ax))
1067 /* This define is used in two main places:
1068  * 1. In the early stages of nic_load, to know if to configure Parser / Searcher
1069  * to nic-only mode or to offload mode. Offload mode is configured if either the
1070  * chip is E1x (where MIC_MODE register is not applicable), or if cnic already
1071  * registered for this port (which means that the user wants storage services).
1072  * 2. During cnic-related load, to know if offload mode is already configured in
1073  * the HW or needs to be configured.
1074  * Since the transition from nic-mode to offload-mode in HW causes traffic
1075  * corruption, nic-mode is configured only in ports on which storage services
1076  * where never requested.
1077  */
1078 #define CONFIGURE_NIC_MODE(bp)          (!CHIP_IS_E1x(bp) && !CNIC_ENABLED(bp))
1079
1080         int                     flash_size;
1081 #define BNX2X_NVRAM_1MB_SIZE                    0x20000 /* 1M bit in bytes */
1082 #define BNX2X_NVRAM_TIMEOUT_COUNT               30000
1083 #define BNX2X_NVRAM_PAGE_SIZE                   256
1084
1085         uint32_t                        shmem_base;
1086         uint32_t                        shmem2_base;
1087         uint32_t                        mf_cfg_base;
1088         uint32_t                        mf2_cfg_base;
1089
1090         uint32_t                        hw_config;
1091
1092         uint32_t                        bc_ver;
1093
1094         uint8_t                 int_block;
1095 #define INT_BLOCK_HC                    0
1096 #define INT_BLOCK_IGU                   1
1097 #define INT_BLOCK_MODE_NORMAL           0
1098 #define INT_BLOCK_MODE_BW_COMP          2
1099 #define CHIP_INT_MODE_IS_NBC(bp)                \
1100                         (!CHIP_IS_E1x(bp) &&    \
1101                         !((bp)->common.int_block & INT_BLOCK_MODE_BW_COMP))
1102 #define CHIP_INT_MODE_IS_BC(bp) (!CHIP_INT_MODE_IS_NBC(bp))
1103
1104         uint8_t                 chip_port_mode;
1105 #define CHIP_4_PORT_MODE                        0x0
1106 #define CHIP_2_PORT_MODE                        0x1
1107 #define CHIP_PORT_MODE_NONE                     0x2
1108 #define CHIP_MODE(bp)                   (bp->common.chip_port_mode)
1109 #define CHIP_MODE_IS_4_PORT(bp) (CHIP_MODE(bp) == CHIP_4_PORT_MODE)
1110
1111         uint32_t                        boot_mode;
1112 };
1113
1114 /* IGU MSIX STATISTICS on 57712: 64 for VFs; 4 for PFs; 4 for Attentions */
1115 #define BNX2X_IGU_STAS_MSG_VF_CNT 64
1116 #define BNX2X_IGU_STAS_MSG_PF_CNT 4
1117
1118 #define MAX_IGU_ATTN_ACK_TO       100
1119 /* end of common */
1120
1121 /* port */
1122
1123 struct bnx2x_port {
1124         uint32_t                        pmf;
1125
1126         uint32_t                        link_config[LINK_CONFIG_SIZE];
1127
1128         uint32_t                        supported[LINK_CONFIG_SIZE];
1129 /* link settings - missing defines */
1130 #define SUPPORTED_2500baseX_Full        (1 << 15)
1131
1132         uint32_t                        advertising[LINK_CONFIG_SIZE];
1133 /* link settings - missing defines */
1134 #define ADVERTISED_2500baseX_Full       (1 << 15)
1135
1136         uint32_t                        phy_addr;
1137
1138         /* used to synchronize phy accesses */
1139         qlock_t         phy_mutex;
1140
1141         uint32_t                        port_stx;
1142
1143         struct nig_stats        old_nig_stats;
1144 };
1145
1146 /* end of port */
1147
1148 #define STATS_OFFSET32(stat_name) \
1149                         (offsetof(struct bnx2x_eth_stats, stat_name) / 4)
1150
1151 /* slow path */
1152 #define BNX2X_MAX_NUM_OF_VFS    64
1153 #define BNX2X_VF_CID_WND        4 /* log num of queues per VF. HW config. */
1154 #define BNX2X_CIDS_PER_VF       (1 << BNX2X_VF_CID_WND)
1155
1156 /* We need to reserve doorbell addresses for all VF and queue combinations */
1157 #define BNX2X_VF_CIDS           (BNX2X_MAX_NUM_OF_VFS * BNX2X_CIDS_PER_VF)
1158
1159 /* The doorbell is configured to have the same number of CIDs for PFs and for
1160  * VFs. For this reason the PF CID zone is as large as the VF zone.
1161  */
1162 #define BNX2X_FIRST_VF_CID      BNX2X_VF_CIDS
1163 #define BNX2X_MAX_NUM_VF_QUEUES 64
1164 #define BNX2X_VF_ID_INVALID     0xFF
1165
1166 /* the number of VF CIDS multiplied by the amount of bytes reserved for each
1167  * cid must not exceed the size of the VF doorbell
1168  */
1169 #define BNX2X_VF_BAR_SIZE       512
1170 #if (BNX2X_VF_BAR_SIZE < BNX2X_CIDS_PER_VF * (1 << BNX2X_DB_SHIFT))
1171 #error "VF doorbell bar size is 512"
1172 #endif
1173
1174 /*
1175  * The total number of L2 queues, MSIX vectors and HW contexts (CIDs) is
1176  * control by the number of fast-path status blocks supported by the
1177  * device (HW/FW). Each fast-path status block (FP-SB) aka non-default
1178  * status block represents an independent interrupts context that can
1179  * serve a regular L2 networking queue. However special L2 queues such
1180  * as the FCoE queue do not require a FP-SB and other components like
1181  * the CNIC may consume FP-SB reducing the number of possible L2 queues
1182  *
1183  * If the maximum number of FP-SB available is X then:
1184  * a. If CNIC is supported it consumes 1 FP-SB thus the max number of
1185  *    regular L2 queues is Y=X-1
1186  * b. In MF mode the actual number of L2 queues is Y= (X-1/MF_factor)
1187  * c. If the FCoE L2 queue is supported the actual number of L2 queues
1188  *    is Y+1
1189  * d. The number of irqs (MSIX vectors) is either Y+1 (one extra for
1190  *    slow-path interrupts) or Y+2 if CNIC is supported (one additional
1191  *    FP interrupt context for the CNIC).
1192  * e. The number of HW context (CID count) is always X or X+1 if FCoE
1193  *    L2 queue is supported. The cid for the FCoE L2 queue is always X.
1194  */
1195
1196 /* fast-path interrupt contexts E1x */
1197 #define FP_SB_MAX_E1x           16
1198 /* fast-path interrupt contexts E2 */
1199 #define FP_SB_MAX_E2            HC_SB_MAX_SB_E2
1200
1201 union cdu_context {
1202         struct eth_context eth;
1203         char pad[1024];
1204 };
1205
1206 /* CDU host DB constants */
1207 #define CDU_ILT_PAGE_SZ_HW      2
1208 #define CDU_ILT_PAGE_SZ         (8192 << CDU_ILT_PAGE_SZ_HW) /* 32K */
1209 #define ILT_PAGE_CIDS           (CDU_ILT_PAGE_SZ / sizeof(union cdu_context))
1210
1211 #define CNIC_ISCSI_CID_MAX      256
1212 #define CNIC_FCOE_CID_MAX       2048
1213 #define CNIC_CID_MAX            (CNIC_ISCSI_CID_MAX + CNIC_FCOE_CID_MAX)
1214 #define CNIC_ILT_LINES          DIV_ROUND_UP(CNIC_CID_MAX, ILT_PAGE_CIDS)
1215
1216 #define QM_ILT_PAGE_SZ_HW       0
1217 #define QM_ILT_PAGE_SZ          (4096 << QM_ILT_PAGE_SZ_HW) /* 4K */
1218 #define QM_CID_ROUND            1024
1219
1220 /* TM (timers) host DB constants */
1221 #define TM_ILT_PAGE_SZ_HW       0
1222 #define TM_ILT_PAGE_SZ          (4096 << TM_ILT_PAGE_SZ_HW) /* 4K */
1223 #define TM_CONN_NUM             (BNX2X_FIRST_VF_CID + \
1224                                  BNX2X_VF_CIDS + \
1225                                  CNIC_ISCSI_CID_MAX)
1226 #define TM_ILT_SZ               (8 * TM_CONN_NUM)
1227 #define TM_ILT_LINES            DIV_ROUND_UP(TM_ILT_SZ, TM_ILT_PAGE_SZ)
1228
1229 /* SRC (Searcher) host DB constants */
1230 #define SRC_ILT_PAGE_SZ_HW      0
1231 #define SRC_ILT_PAGE_SZ         (4096 << SRC_ILT_PAGE_SZ_HW) /* 4K */
1232 #define SRC_HASH_BITS           10
1233 #define SRC_CONN_NUM            (1 << SRC_HASH_BITS) /* 1024 */
1234 #define SRC_ILT_SZ              (sizeof(struct src_ent) * SRC_CONN_NUM)
1235 #define SRC_T2_SZ               SRC_ILT_SZ
1236 #define SRC_ILT_LINES           DIV_ROUND_UP(SRC_ILT_SZ, SRC_ILT_PAGE_SZ)
1237
1238 #define MAX_DMAE_C              8
1239
1240 /* DMA memory not used in fastpath */
1241 struct bnx2x_slowpath {
1242         union {
1243                 struct mac_configuration_cmd            e1x;
1244                 struct eth_classify_rules_ramrod_data   e2;
1245         } mac_rdata;
1246
1247         union {
1248                 struct tstorm_eth_mac_filter_config     e1x;
1249                 struct eth_filter_rules_ramrod_data     e2;
1250         } rx_mode_rdata;
1251
1252         union {
1253                 struct mac_configuration_cmd            e1;
1254                 struct eth_multicast_rules_ramrod_data  e2;
1255         } mcast_rdata;
1256
1257         struct eth_rss_update_ramrod_data       rss_rdata;
1258
1259         /* Queue State related ramrods are always sent under rtnl_lock */
1260         union {
1261                 struct client_init_ramrod_data  init_data;
1262                 struct client_update_ramrod_data update_data;
1263                 struct tpa_update_ramrod_data tpa_data;
1264         } q_rdata;
1265
1266         union {
1267                 struct function_start_data      func_start;
1268                 /* pfc configuration for DCBX ramrod */
1269                 struct flow_control_configuration pfc_config;
1270         } func_rdata;
1271
1272         /* afex ramrod can not be a part of func_rdata union because these
1273          * events might arrive in parallel to other events from func_rdata.
1274          * Therefore, if they would have been defined in the same union,
1275          * data can get corrupted.
1276          */
1277         union {
1278                 struct afex_vif_list_ramrod_data        viflist_data;
1279                 struct function_update_data             func_update;
1280         } func_afex_rdata;
1281
1282         /* used by dmae command executer */
1283         struct dmae_command             dmae[MAX_DMAE_C];
1284
1285         uint32_t                                stats_comp;
1286         union mac_stats                 mac_stats;
1287         struct nig_stats                nig_stats;
1288         struct host_port_stats          port_stats;
1289         struct host_func_stats          func_stats;
1290
1291         uint32_t                                wb_comp;
1292         uint32_t                                wb_data[4];
1293
1294         union drv_info_to_mcp           drv_info_to_mcp;
1295 };
1296
1297 #define bnx2x_sp(bp, var)               (&bp->slowpath->var)
1298 #define bnx2x_sp_mapping(bp, var) \
1299                 (bp->slowpath_mapping + offsetof(struct bnx2x_slowpath, var))
1300
1301 /* attn group wiring */
1302 #define MAX_DYNAMIC_ATTN_GRPS           8
1303
1304 struct attn_route {
1305         uint32_t sig[5];
1306 };
1307
1308 struct iro {
1309         uint32_t base;
1310         uint16_t m1;
1311         uint16_t m2;
1312         uint16_t m3;
1313         uint16_t size;
1314 };
1315
1316 struct hw_context {
1317         union cdu_context *vcxt;
1318         dma_addr_t cxt_mapping;
1319         size_t size;
1320 };
1321
1322 /* forward */
1323 struct bnx2x_ilt;
1324
1325 struct bnx2x_vfdb;
1326
1327 enum bnx2x_recovery_state {
1328         BNX2X_RECOVERY_DONE,
1329         BNX2X_RECOVERY_INIT,
1330         BNX2X_RECOVERY_WAIT,
1331         BNX2X_RECOVERY_FAILED,
1332         BNX2X_RECOVERY_NIC_LOADING
1333 };
1334
1335 /*
1336  * Event queue (EQ or event ring) MC hsi
1337  * NUM_EQ_PAGES and EQ_DESC_CNT_PAGE must be power of 2
1338  */
1339 #define NUM_EQ_PAGES            1
1340 #define EQ_DESC_CNT_PAGE        (BCM_PAGE_SIZE / sizeof(union event_ring_elem))
1341 #define EQ_DESC_MAX_PAGE        (EQ_DESC_CNT_PAGE - 1)
1342 #define NUM_EQ_DESC             (EQ_DESC_CNT_PAGE * NUM_EQ_PAGES)
1343 #define EQ_DESC_MASK            (NUM_EQ_DESC - 1)
1344 #define MAX_EQ_AVAIL            (EQ_DESC_MAX_PAGE * NUM_EQ_PAGES - 2)
1345
1346 /* depends on EQ_DESC_CNT_PAGE being a power of 2 */
1347 #define NEXT_EQ_IDX(x)          ((((x) & EQ_DESC_MAX_PAGE) == \
1348                                   (EQ_DESC_MAX_PAGE - 1)) ? (x) + 2 : (x) + 1)
1349
1350 /* depends on the above and on NUM_EQ_PAGES being a power of 2 */
1351 #define EQ_DESC(x)              ((x) & EQ_DESC_MASK)
1352
1353 #define BNX2X_EQ_INDEX \
1354         (&bp->def_status_blk->sp_sb.\
1355         index_values[HC_SP_INDEX_EQ_CONS])
1356
1357 /* This is a data that will be used to create a link report message.
1358  * We will keep the data used for the last link report in order
1359  * to prevent reporting the same link parameters twice.
1360  */
1361 struct bnx2x_link_report_data {
1362         uint16_t line_speed;                    /* Effective line speed */
1363         unsigned long link_report_flags;/* BNX2X_LINK_REPORT_XXX flags */
1364 };
1365
1366 enum {
1367         BNX2X_LINK_REPORT_FD,           /* Full DUPLEX */
1368         BNX2X_LINK_REPORT_LINK_DOWN,
1369         BNX2X_LINK_REPORT_RX_FC_ON,
1370         BNX2X_LINK_REPORT_TX_FC_ON,
1371 };
1372
1373 enum {
1374         BNX2X_PORT_QUERY_IDX,
1375         BNX2X_PF_QUERY_IDX,
1376         BNX2X_FCOE_QUERY_IDX,
1377         BNX2X_FIRST_QUEUE_QUERY_IDX,
1378 };
1379
1380 struct bnx2x_fw_stats_req {
1381         struct stats_query_header hdr;
1382         struct stats_query_entry query[FP_SB_MAX_E1x+
1383                 BNX2X_FIRST_QUEUE_QUERY_IDX];
1384 };
1385
1386 struct bnx2x_fw_stats_data {
1387         struct stats_counter            storm_counters;
1388         struct per_port_stats           port;
1389         struct per_pf_stats             pf;
1390         struct fcoe_statistics_params   fcoe;
1391         struct per_queue_stats          queue_stats[1];
1392 };
1393
1394 /* Public slow path states */
1395 enum sp_rtnl_flag {
1396         BNX2X_SP_RTNL_SETUP_TC,
1397         BNX2X_SP_RTNL_TX_TIMEOUT,
1398         BNX2X_SP_RTNL_FAN_FAILURE,
1399         BNX2X_SP_RTNL_AFEX_F_UPDATE,
1400         BNX2X_SP_RTNL_ENABLE_SRIOV,
1401         BNX2X_SP_RTNL_VFPF_MCAST,
1402         BNX2X_SP_RTNL_VFPF_CHANNEL_DOWN,
1403         BNX2X_SP_RTNL_RX_MODE,
1404         BNX2X_SP_RTNL_HYPERVISOR_VLAN,
1405         BNX2X_SP_RTNL_TX_STOP,
1406         BNX2X_SP_RTNL_GET_DRV_VERSION,
1407 };
1408
1409 enum bnx2x_iov_flag {
1410         BNX2X_IOV_HANDLE_VF_MSG,
1411         BNX2X_IOV_HANDLE_FLR,
1412 };
1413
1414 struct bnx2x_prev_path_list {
1415         struct list_head list;
1416         uint8_t bus;
1417         uint8_t slot;
1418         uint8_t path;
1419         uint8_t aer;
1420         uint8_t undi;
1421 };
1422
1423 struct bnx2x_sp_objs {
1424         /* MACs object */
1425         struct bnx2x_vlan_mac_obj mac_obj;
1426
1427         /* Queue State object */
1428         struct bnx2x_queue_sp_obj q_obj;
1429 };
1430
1431 struct bnx2x_fp_stats {
1432         struct tstorm_per_queue_stats old_tclient;
1433         struct ustorm_per_queue_stats old_uclient;
1434         struct xstorm_per_queue_stats old_xclient;
1435         struct bnx2x_eth_q_stats eth_q_stats;
1436         struct bnx2x_eth_q_stats_old eth_q_stats_old;
1437 };
1438
1439 enum {
1440         SUB_MF_MODE_UNKNOWN = 0,
1441         SUB_MF_MODE_UFP,
1442         SUB_MF_MODE_NPAR1_DOT_5,
1443 };
1444
1445 struct bnx2x {
1446         /* Fields used in the tx and intr/napi performance paths
1447          * are grouped together in the beginning of the structure
1448          */
1449         struct bnx2x_fastpath   *fp;
1450         struct bnx2x_sp_objs    *sp_objs;
1451         struct bnx2x_fp_stats   *fp_stats;
1452         struct bnx2x_fp_txdata  *bnx2x_txq;
1453         void __iomem            *regview;
1454         void __iomem            *doorbells;
1455         uint16_t                        db_size;
1456
1457         uint8_t                 pf_num; /* absolute PF number */
1458         uint8_t                 pfid;   /* per-path PF number */
1459         int                     base_fw_ndsb; /**/
1460 #define BP_PATH(bp)                     (CHIP_IS_E1x(bp) ? 0 : (bp->pf_num & 1))
1461 #define BP_PORT(bp)                     (bp->pfid & 1)
1462 #define BP_FUNC(bp)                     (bp->pfid)
1463 #define BP_ABS_FUNC(bp)                 (bp->pf_num)
1464 #define BP_VN(bp)                       ((bp)->pfid >> 1)
1465 #define BP_MAX_VN_NUM(bp)               (CHIP_MODE_IS_4_PORT(bp) ? 2 : 4)
1466 #define BP_L_ID(bp)                     (BP_VN(bp) << 2)
1467 #define BP_FW_MB_IDX_VN(bp, vn)         (BP_PORT(bp) +\
1468           (vn) * ((CHIP_IS_E1x(bp) || (CHIP_MODE_IS_4_PORT(bp))) ? 2  : 1))
1469 #define BP_FW_MB_IDX(bp)                BP_FW_MB_IDX_VN(bp, BP_VN(bp))
1470
1471 #ifdef CONFIG_BNX2X_SRIOV
1472         /* protects vf2pf mailbox from simultaneous access */
1473         qlock_t         vf2pf_mutex;
1474         /* vf pf channel mailbox contains request and response buffers */
1475         struct bnx2x_vf_mbx_msg *vf2pf_mbox;
1476         dma_addr_t              vf2pf_mbox_mapping;
1477
1478         /* we set aside a copy of the acquire response */
1479         struct pfvf_acquire_resp_tlv acquire_resp;
1480
1481         /* bulletin board for messages from pf to vf */
1482         union pf_vf_bulletin   *pf2vf_bulletin;
1483         dma_addr_t              pf2vf_bulletin_mapping;
1484
1485         union pf_vf_bulletin            shadow_bulletin;
1486         struct pf_vf_bulletin_content   old_bulletin;
1487
1488         uint16_t requested_nr_virtfn;
1489 #endif /* CONFIG_BNX2X_SRIOV */
1490
1491         struct ether    *dev;
1492         struct pci_device               *pdev;
1493
1494         const struct iro        *iro_arr;
1495 #define IRO (bp->iro_arr)
1496
1497         enum bnx2x_recovery_state recovery_state;
1498         int                     is_leader;
1499         struct msix_entry       *msix_table;
1500
1501         int                     tx_ring_size;
1502
1503 /* L2 header size + 2*VLANs (8 bytes) + LLC SNAP (8 bytes) */
1504 #define ETH_OVREHEAD            (ETHERHDRSIZE + 8 + 8)
1505 #define ETH_MIN_PACKET_SIZE             60
1506 #define ETH_MAX_PACKET_SIZE             1500
1507 #define ETH_MAX_JUMBO_PACKET_SIZE       9600
1508 /* TCP with Timestamp Option (32) + IPv6 (40) */
1509 #define ETH_MAX_TPA_HEADER_SIZE         72
1510
1511         /* Max supported alignment is 256 (8 shift)
1512          * minimal alignment shift 6 is optimal for 57xxx HW performance
1513          */
1514 #define BNX2X_RX_ALIGN_SHIFT            MAX(6, MIN(8, L1_CACHE_SHIFT))
1515
1516         /* FW uses 2 Cache lines Alignment for start packet and size
1517          *
1518          * We assume skb_build() uses sizeof(struct skb_shared_info) bytes
1519          * at the end of skb->data, to avoid wasting a full cache line.
1520          * This reduces memory use (skb->truesize).
1521          */
1522 #define BNX2X_FW_RX_ALIGN_START (1UL << BNX2X_RX_ALIGN_SHIFT)
1523
1524 #define BNX2X_FW_RX_ALIGN_END                                   \
1525         MAX_T(uint64_t, 1UL << BNX2X_RX_ALIGN_SHIFT,                    \
1526             SKB_DATA_ALIGN(sizeof(struct skb_shared_info)))
1527
1528 #define BNX2X_PXP_DRAM_ALIGN            (BNX2X_RX_ALIGN_SHIFT - 5)
1529
1530         struct host_sp_status_block *def_status_blk;
1531 #define DEF_SB_IGU_ID                   16
1532 #define DEF_SB_ID                       HC_SP_SB_ID
1533         __le16                  def_idx;
1534         __le16                  def_att_idx;
1535         uint32_t                        attn_state;
1536         struct attn_route       attn_group[MAX_DYNAMIC_ATTN_GRPS];
1537
1538         /* slow path ring */
1539         struct eth_spe          *spq;
1540         dma_addr_t              spq_mapping;
1541         uint16_t                        spq_prod_idx;
1542         struct eth_spe          *spq_prod_bd;
1543         struct eth_spe          *spq_last_bd;
1544         __le16                  *dsb_sp_prod;
1545         atomic_t                cq_spq_left; /* ETH_XXX ramrods credit */
1546         /* used to synchronize spq accesses */
1547         spinlock_t              spq_lock;
1548
1549         /* event queue */
1550         union event_ring_elem   *eq_ring;
1551         dma_addr_t              eq_mapping;
1552         uint16_t                        eq_prod;
1553         uint16_t                        eq_cons;
1554         __le16                  *eq_cons_sb;
1555         atomic_t                eq_spq_left; /* COMMON_XXX ramrods credit */
1556
1557         /* Counter for marking that there is a STAT_QUERY ramrod pending */
1558         uint16_t                        stats_pending;
1559         /*  Counter for completed statistics ramrods */
1560         uint16_t                        stats_comp;
1561
1562         /* End of fields used in the performance code paths */
1563
1564         int                     panic;
1565         int                     msg_enable;
1566
1567         uint32_t                        flags;
1568 #define PCIX_FLAG                       (1 << 0)
1569 #define PCI_32BIT_FLAG                  (1 << 1)
1570 #define ONE_PORT_FLAG                   (1 << 2)
1571 #define NO_WOL_FLAG                     (1 << 3)
1572 #define USING_MSIX_FLAG                 (1 << 5)
1573 #define USING_MSI_FLAG                  (1 << 6)
1574 #define DISABLE_MSI_FLAG                (1 << 7)
1575 #define TPA_ENABLE_FLAG                 (1 << 8)
1576 #define NO_MCP_FLAG                     (1 << 9)
1577 #define GRO_ENABLE_FLAG                 (1 << 10)
1578 #define MF_FUNC_DIS                     (1 << 11)
1579 #define OWN_CNIC_IRQ                    (1 << 12)
1580 #define NO_ISCSI_OOO_FLAG               (1 << 13)
1581 #define NO_ISCSI_FLAG                   (1 << 14)
1582 #define NO_FCOE_FLAG                    (1 << 15)
1583 #define BC_SUPPORTS_PFC_STATS           (1 << 17)
1584 #define TX_SWITCHING                    (1 << 18)
1585 #define BC_SUPPORTS_FCOE_FEATURES       (1 << 19)
1586 #define USING_SINGLE_MSIX_FLAG          (1 << 20)
1587 #define BC_SUPPORTS_DCBX_MSG_NON_PMF    (1 << 21)
1588 #define IS_VF_FLAG                      (1 << 22)
1589 #define BC_SUPPORTS_RMMOD_CMD           (1 << 23)
1590 #define HAS_PHYS_PORT_ID                (1 << 24)
1591 #define AER_ENABLED                     (1 << 25)
1592 #define PTP_SUPPORTED                   (1 << 26)
1593 #define TX_TIMESTAMPING_EN              (1 << 27)
1594
1595 #define BP_NOMCP(bp)                    ((bp)->flags & NO_MCP_FLAG)
1596
1597 #ifdef CONFIG_BNX2X_SRIOV
1598 #define IS_VF(bp)                       ((bp)->flags & IS_VF_FLAG)
1599 #define IS_PF(bp)                       (!((bp)->flags & IS_VF_FLAG))
1600 #else
1601 #define IS_VF(bp)                       false
1602 #define IS_PF(bp)                       true
1603 #endif
1604
1605 #define NO_ISCSI(bp)            ((bp)->flags & NO_ISCSI_FLAG)
1606 #define NO_ISCSI_OOO(bp)        ((bp)->flags & NO_ISCSI_OOO_FLAG)
1607 #define NO_FCOE(bp)             ((bp)->flags & NO_FCOE_FLAG)
1608
1609         uint8_t                 cnic_support;
1610         bool                    cnic_enabled;
1611         bool                    cnic_loaded;
1612         struct cnic_eth_dev     *(*cnic_probe)(struct net_device *);
1613
1614         /* Flag that indicates that we can start looking for FCoE L2 queue
1615          * completions in the default status block.
1616          */
1617         bool                    fcoe_init;
1618
1619         int                     mrrs;
1620
1621         struct delayed_work     sp_task;
1622         struct delayed_work     iov_task;
1623
1624         atomic_t                interrupt_occurred;
1625         struct delayed_work     sp_rtnl_task;
1626
1627         struct delayed_work     period_task;
1628         struct timer_list       timer;
1629         int                     current_interval;
1630
1631         uint16_t                        fw_seq;
1632         uint16_t                        fw_drv_pulse_wr_seq;
1633         uint32_t                        func_stx;
1634
1635         struct link_params      link_params;
1636         struct link_vars        link_vars;
1637         uint32_t                        link_cnt;
1638         struct bnx2x_link_report_data last_reported_link;
1639
1640         struct mdio_if_info     mdio;
1641
1642         struct bnx2x_common     common;
1643         struct bnx2x_port       port;
1644
1645         struct cmng_init        cmng;
1646
1647         uint32_t                        mf_config[E1HVN_MAX];
1648         uint32_t                        mf_ext_config;
1649         uint32_t                        path_has_ovlan; /* E3 */
1650         uint16_t                        mf_ov;
1651         uint8_t                 mf_mode;
1652 #define IS_MF(bp)               (bp->mf_mode != 0)
1653 #define IS_MF_SI(bp)            (bp->mf_mode == MULTI_FUNCTION_SI)
1654 #define IS_MF_SD(bp)            (bp->mf_mode == MULTI_FUNCTION_SD)
1655 #define IS_MF_AFEX(bp)          (bp->mf_mode == MULTI_FUNCTION_AFEX)
1656         uint8_t                 mf_sub_mode;
1657 #define IS_MF_UFP(bp)           (IS_MF_SD(bp) && \
1658                                  bp->mf_sub_mode == SUB_MF_MODE_UFP)
1659
1660         uint8_t                 wol;
1661
1662         int                     rx_ring_size;
1663
1664         uint16_t                        tx_quick_cons_trip_int;
1665         uint16_t                        tx_quick_cons_trip;
1666         uint16_t                        tx_ticks_int;
1667         uint16_t                        tx_ticks;
1668
1669         uint16_t                        rx_quick_cons_trip_int;
1670         uint16_t                        rx_quick_cons_trip;
1671         uint16_t                        rx_ticks_int;
1672         uint16_t                        rx_ticks;
1673 /* Maximal coalescing timeout in us */
1674 #define BNX2X_MAX_COALESCE_TOUT         (0xff*BNX2X_BTR)
1675
1676         uint32_t                        lin_cnt;
1677
1678         uint16_t                        state;
1679 #define BNX2X_STATE_CLOSED              0
1680 #define BNX2X_STATE_OPENING_WAIT4_LOAD  0x1000
1681 #define BNX2X_STATE_OPENING_WAIT4_PORT  0x2000
1682 #define BNX2X_STATE_OPEN                0x3000
1683 #define BNX2X_STATE_CLOSING_WAIT4_HALT  0x4000
1684 #define BNX2X_STATE_CLOSING_WAIT4_DELETE 0x5000
1685
1686 #define BNX2X_STATE_DIAG                0xe000
1687 #define BNX2X_STATE_ERROR               0xf000
1688
1689 #define BNX2X_MAX_PRIORITY              8
1690         int                     num_queues;
1691         unsigned int                    num_ethernet_queues;
1692         unsigned int                    num_cnic_queues;
1693         int                     disable_tpa;
1694
1695         uint32_t                        rx_mode;
1696 #define BNX2X_RX_MODE_NONE              0
1697 #define BNX2X_RX_MODE_NORMAL            1
1698 #define BNX2X_RX_MODE_ALLMULTI          2
1699 #define BNX2X_RX_MODE_PROMISC           3
1700 #define BNX2X_MAX_MULTICAST             64
1701
1702         uint8_t                 igu_dsb_id;
1703         uint8_t                 igu_base_sb;
1704         uint8_t                 igu_sb_cnt;
1705         uint8_t                 min_msix_vec_cnt;
1706
1707         uint32_t                        igu_base_addr;
1708         dma_addr_t              def_status_blk_mapping;
1709
1710         struct bnx2x_slowpath   *slowpath;
1711         dma_addr_t              slowpath_mapping;
1712
1713         /* Mechanism protecting the drv_info_to_mcp */
1714         qlock_t         drv_info_mutex;
1715         bool                    drv_info_mng_owner;
1716
1717         /* Total number of FW statistics requests */
1718         uint8_t                 fw_stats_num;
1719
1720         /*
1721          * This is a memory buffer that will contain both statistics
1722          * ramrod request and data.
1723          */
1724         void                    *fw_stats;
1725         dma_addr_t              fw_stats_mapping;
1726
1727         /*
1728          * FW statistics request shortcut (points at the
1729          * beginning of fw_stats buffer).
1730          */
1731         struct bnx2x_fw_stats_req       *fw_stats_req;
1732         dma_addr_t                      fw_stats_req_mapping;
1733         int                             fw_stats_req_sz;
1734
1735         /*
1736          * FW statistics data shortcut (points at the beginning of
1737          * fw_stats buffer + fw_stats_req_sz).
1738          */
1739         struct bnx2x_fw_stats_data      *fw_stats_data;
1740         dma_addr_t                      fw_stats_data_mapping;
1741         int                             fw_stats_data_sz;
1742
1743         /* For max 1024 cids (VF RSS), 32KB ILT page size and 1KB
1744          * context size we need 8 ILT entries.
1745          */
1746 #define ILT_MAX_L2_LINES        32
1747         struct hw_context       context[ILT_MAX_L2_LINES];
1748
1749         struct bnx2x_ilt        *ilt;
1750 #define BP_ILT(bp)              ((bp)->ilt)
1751 #define ILT_MAX_LINES           256
1752 /*
1753  * Maximum supported number of RSS queues: number of IGU SBs minus one that goes
1754  * to CNIC.
1755  */
1756 #define BNX2X_MAX_RSS_COUNT(bp) ((bp)->igu_sb_cnt - CNIC_SUPPORT(bp))
1757
1758 /*
1759  * Maximum CID count that might be required by the bnx2x:
1760  * Max RSS * Max_Tx_Multi_Cos + FCoE + iSCSI
1761  */
1762
1763 #define BNX2X_L2_CID_COUNT(bp)  (BNX2X_NUM_ETH_QUEUES(bp) * BNX2X_MULTI_TX_COS \
1764                                 + CNIC_SUPPORT(bp) * (2 + UIO_CID_PAD(bp)))
1765 #define BNX2X_L2_MAX_CID(bp)    (BNX2X_MAX_RSS_COUNT(bp) * BNX2X_MULTI_TX_COS \
1766                                 + CNIC_SUPPORT(bp) * (2 + UIO_CID_PAD(bp)))
1767 #define L2_ILT_LINES(bp)        (DIV_ROUND_UP(BNX2X_L2_CID_COUNT(bp),\
1768                                         ILT_PAGE_CIDS))
1769
1770         int                     qm_cid_count;
1771
1772         bool                    dropless_fc;
1773
1774         void                    *t2;
1775         dma_addr_t              t2_mapping;
1776         struct cnic_ops __rcu   *cnic_ops;
1777         void                    *cnic_data;
1778         uint32_t                        cnic_tag;
1779         struct cnic_eth_dev     cnic_eth_dev;
1780         union host_hc_status_block cnic_sb;
1781         dma_addr_t              cnic_sb_mapping;
1782         struct eth_spe          *cnic_kwq;
1783         struct eth_spe          *cnic_kwq_prod;
1784         struct eth_spe          *cnic_kwq_cons;
1785         struct eth_spe          *cnic_kwq_last;
1786         uint16_t                        cnic_kwq_pending;
1787         uint16_t                        cnic_spq_pending;
1788         uint8_t                 fip_mac[Eaddrlen];
1789         qlock_t         cnic_mutex;
1790         struct bnx2x_vlan_mac_obj iscsi_l2_mac_obj;
1791
1792         /* Start index of the "special" (CNIC related) L2 clients */
1793         uint8_t                         cnic_base_cl_id;
1794
1795         int                     dmae_ready;
1796         /* used to synchronize dmae accesses */
1797         spinlock_t              dmae_lock;
1798
1799         /* used to protect the FW mail box */
1800         qlock_t         fw_mb_mutex;
1801
1802         /* used to synchronize stats collecting */
1803         int                     stats_state;
1804
1805         /* used for synchronization of concurrent threads statistics handling */
1806         spinlock_t              stats_lock;
1807
1808         /* used by dmae command loader */
1809         struct dmae_command     stats_dmae;
1810         int                     executer_idx;
1811
1812         uint16_t                        stats_counter;
1813         struct bnx2x_eth_stats  eth_stats;
1814         struct host_func_stats          func_stats;
1815         struct bnx2x_eth_stats_old      eth_stats_old;
1816         struct bnx2x_net_stats_old      net_stats_old;
1817         struct bnx2x_fw_port_stats_old  fw_stats_old;
1818         bool                    stats_init;
1819
1820         struct z_stream_s       *strm;
1821         void                    *gunzip_buf;
1822         dma_addr_t              gunzip_mapping;
1823         int                     gunzip_outlen;
1824 #define FW_BUF_SIZE                     0x8000
1825 #define GUNZIP_BUF(bp)                  (bp->gunzip_buf)
1826 #define GUNZIP_PHYS(bp)                 (bp->gunzip_mapping)
1827 #define GUNZIP_OUTLEN(bp)               (bp->gunzip_outlen)
1828
1829         struct raw_op           *init_ops;
1830         /* Init blocks offsets inside init_ops */
1831         uint16_t                        *init_ops_offsets;
1832         /* Data blob - has 32 bit granularity */
1833         uint32_t                        *init_data;
1834         uint32_t                        init_mode_flags;
1835 #define INIT_MODE_FLAGS(bp)     (bp->init_mode_flags)
1836         /* Zipped PRAM blobs - raw data */
1837         const uint8_t           *tsem_int_table_data;
1838         const uint8_t           *tsem_pram_data;
1839         const uint8_t           *usem_int_table_data;
1840         const uint8_t           *usem_pram_data;
1841         const uint8_t           *xsem_int_table_data;
1842         const uint8_t           *xsem_pram_data;
1843         const uint8_t           *csem_int_table_data;
1844         const uint8_t           *csem_pram_data;
1845 #define INIT_OPS(bp)                    (bp->init_ops)
1846 #define INIT_OPS_OFFSETS(bp)            (bp->init_ops_offsets)
1847 #define INIT_DATA(bp)                   (bp->init_data)
1848 #define INIT_TSEM_INT_TABLE_DATA(bp)    (bp->tsem_int_table_data)
1849 #define INIT_TSEM_PRAM_DATA(bp)         (bp->tsem_pram_data)
1850 #define INIT_USEM_INT_TABLE_DATA(bp)    (bp->usem_int_table_data)
1851 #define INIT_USEM_PRAM_DATA(bp)         (bp->usem_pram_data)
1852 #define INIT_XSEM_INT_TABLE_DATA(bp)    (bp->xsem_int_table_data)
1853 #define INIT_XSEM_PRAM_DATA(bp)         (bp->xsem_pram_data)
1854 #define INIT_CSEM_INT_TABLE_DATA(bp)    (bp->csem_int_table_data)
1855 #define INIT_CSEM_PRAM_DATA(bp)         (bp->csem_pram_data)
1856
1857 #define PHY_FW_VER_LEN                  20
1858         char                    fw_ver[32];
1859         const struct firmware   *firmware;
1860
1861         struct bnx2x_vfdb       *vfdb;
1862 #define IS_SRIOV(bp)            ((bp)->vfdb)
1863
1864         /* DCB support on/off */
1865         uint16_t dcb_state;
1866 #define BNX2X_DCB_STATE_OFF                     0
1867 #define BNX2X_DCB_STATE_ON                      1
1868
1869         /* DCBX engine mode */
1870         int dcbx_enabled;
1871 #define BNX2X_DCBX_ENABLED_OFF                  0
1872 #define BNX2X_DCBX_ENABLED_ON_NEG_OFF           1
1873 #define BNX2X_DCBX_ENABLED_ON_NEG_ON            2
1874 #define BNX2X_DCBX_ENABLED_INVALID              (-1)
1875
1876         bool dcbx_mode_uset;
1877
1878         struct bnx2x_config_dcbx_params         dcbx_config_params;
1879         struct bnx2x_dcbx_port_params           dcbx_port_params;
1880         int                                     dcb_version;
1881
1882         /* CAM credit pools */
1883
1884         /* used only in sriov */
1885         struct bnx2x_credit_pool_obj            vlans_pool;
1886
1887         struct bnx2x_credit_pool_obj            macs_pool;
1888
1889         /* RX_MODE object */
1890         struct bnx2x_rx_mode_obj                rx_mode_obj;
1891
1892         /* MCAST object */
1893         struct bnx2x_mcast_obj                  mcast_obj;
1894
1895         /* RSS configuration object */
1896         struct bnx2x_rss_config_obj             rss_conf_obj;
1897
1898         /* Function State controlling object */
1899         struct bnx2x_func_sp_obj                func_obj;
1900
1901         unsigned long                           sp_state;
1902
1903         /* operation indication for the sp_rtnl task */
1904         unsigned long                           sp_rtnl_state;
1905
1906         /* Indication of the IOV tasks */
1907         unsigned long                           iov_task_state;
1908
1909         /* DCBX Negotiation results */
1910         struct dcbx_features                    dcbx_local_feat;
1911         uint32_t                                        dcbx_error;
1912
1913 #ifdef BCM_DCBNL
1914         struct dcbx_features                    dcbx_remote_feat;
1915         uint32_t                                        dcbx_remote_flags;
1916 #endif
1917         /* AFEX: store default vlan used */
1918         int                                     afex_def_vlan_tag;
1919         enum mf_cfg_afex_vlan_mode              afex_vlan_mode;
1920         uint32_t                                        pending_max;
1921
1922         /* multiple tx classes of service */
1923         uint8_t                                 max_cos;
1924
1925         /* priority to cos mapping */
1926         uint8_t                                 prio_to_cos[8];
1927
1928         int fp_array_size;
1929         uint32_t dump_preset_idx;
1930         bool                                    stats_started;
1931         struct semaphore                        stats_sema;
1932
1933         uint8_t                                 phys_port_id[Eaddrlen];
1934
1935         /* PTP related context */
1936         struct ptp_clock *ptp_clock;
1937         struct ptp_clock_info ptp_clock_info;
1938         struct work_struct ptp_task;
1939         struct cyclecounter cyclecounter;
1940         struct timecounter timecounter;
1941         bool timecounter_init_done;
1942         struct sk_buff *ptp_tx_skb;
1943         unsigned long ptp_tx_start;
1944         bool hwtstamp_ioctl_called;
1945         uint16_t tx_type;
1946         uint16_t rx_filter;
1947
1948         struct bnx2x_link_report_data           vf_link_vars;
1949 };
1950
1951 /* Tx queues may be less or equal to Rx queues */
1952 extern int num_queues;
1953 #define BNX2X_NUM_QUEUES(bp)    (bp->num_queues)
1954 #define BNX2X_NUM_ETH_QUEUES(bp) ((bp)->num_ethernet_queues)
1955 #define BNX2X_NUM_NON_CNIC_QUEUES(bp)   (BNX2X_NUM_QUEUES(bp) - \
1956                                          (bp)->num_cnic_queues)
1957 #define BNX2X_NUM_RX_QUEUES(bp) BNX2X_NUM_QUEUES(bp)
1958
1959 #define is_multi(bp)            (BNX2X_NUM_QUEUES(bp) > 1)
1960
1961 #define BNX2X_MAX_QUEUES(bp)    BNX2X_MAX_RSS_COUNT(bp)
1962 /* #define is_eth_multi(bp)     (BNX2X_NUM_ETH_QUEUES(bp) > 1) */
1963
1964 #define RSS_IPV4_CAP_MASK                                               \
1965         TSTORM_ETH_FUNCTION_COMMON_CONFIG_RSS_IPV4_CAPABILITY
1966
1967 #define RSS_IPV4_TCP_CAP_MASK                                           \
1968         TSTORM_ETH_FUNCTION_COMMON_CONFIG_RSS_IPV4_TCP_CAPABILITY
1969
1970 #define RSS_IPV6_CAP_MASK                                               \
1971         TSTORM_ETH_FUNCTION_COMMON_CONFIG_RSS_IPV6_CAPABILITY
1972
1973 #define RSS_IPV6_TCP_CAP_MASK                                           \
1974         TSTORM_ETH_FUNCTION_COMMON_CONFIG_RSS_IPV6_TCP_CAPABILITY
1975
1976 /* func init flags */
1977 #define FUNC_FLG_RSS            0x0001
1978 #define FUNC_FLG_STATS          0x0002
1979 /* removed  FUNC_FLG_UNMATCHED  0x0004 */
1980 #define FUNC_FLG_TPA            0x0008
1981 #define FUNC_FLG_SPQ            0x0010
1982 #define FUNC_FLG_LEADING        0x0020  /* PF only */
1983 #define FUNC_FLG_LEADING_STATS  0x0040
1984 struct bnx2x_func_init_params {
1985         /* dma */
1986         dma_addr_t      fw_stat_map;    /* valid iff FUNC_FLG_STATS */
1987         dma_addr_t      spq_map;        /* valid iff FUNC_FLG_SPQ */
1988
1989         uint16_t                func_flgs;
1990         uint16_t                func_id;        /* abs fid */
1991         uint16_t                pf_id;
1992         uint16_t                spq_prod;       /* valid iff FUNC_FLG_SPQ */
1993 };
1994
1995 #define for_each_cnic_queue(bp, var) \
1996         for ((var) = BNX2X_NUM_ETH_QUEUES(bp); (var) < BNX2X_NUM_QUEUES(bp); \
1997              (var)++) \
1998                 if (skip_queue(bp, var))        \
1999                         continue;               \
2000                 else
2001
2002 #define for_each_eth_queue(bp, var) \
2003         for ((var) = 0; (var) < BNX2X_NUM_ETH_QUEUES(bp); (var)++)
2004
2005 #define for_each_nondefault_eth_queue(bp, var) \
2006         for ((var) = 1; (var) < BNX2X_NUM_ETH_QUEUES(bp); (var)++)
2007
2008 #define for_each_queue(bp, var) \
2009         for ((var) = 0; (var) < BNX2X_NUM_QUEUES(bp); (var)++) \
2010                 if (skip_queue(bp, var))        \
2011                         continue;               \
2012                 else
2013
2014 /* Skip forwarding FP */
2015 #define for_each_valid_rx_queue(bp, var)                        \
2016         for ((var) = 0;                                         \
2017              (var) < (CNIC_LOADED(bp) ? BNX2X_NUM_QUEUES(bp) :  \
2018                       BNX2X_NUM_ETH_QUEUES(bp));                \
2019              (var)++)                                           \
2020                 if (skip_rx_queue(bp, var))                     \
2021                         continue;                               \
2022                 else
2023
2024 #define for_each_rx_queue_cnic(bp, var) \
2025         for ((var) = BNX2X_NUM_ETH_QUEUES(bp); (var) < BNX2X_NUM_QUEUES(bp); \
2026              (var)++) \
2027                 if (skip_rx_queue(bp, var))     \
2028                         continue;               \
2029                 else
2030
2031 #define for_each_rx_queue(bp, var) \
2032         for ((var) = 0; (var) < BNX2X_NUM_QUEUES(bp); (var)++) \
2033                 if (skip_rx_queue(bp, var))     \
2034                         continue;               \
2035                 else
2036
2037 /* Skip OOO FP */
2038 #define for_each_valid_tx_queue(bp, var)                        \
2039         for ((var) = 0;                                         \
2040              (var) < (CNIC_LOADED(bp) ? BNX2X_NUM_QUEUES(bp) :  \
2041                       BNX2X_NUM_ETH_QUEUES(bp));                \
2042              (var)++)                                           \
2043                 if (skip_tx_queue(bp, var))                     \
2044                         continue;                               \
2045                 else
2046
2047 #define for_each_tx_queue_cnic(bp, var) \
2048         for ((var) = BNX2X_NUM_ETH_QUEUES(bp); (var) < BNX2X_NUM_QUEUES(bp); \
2049              (var)++) \
2050                 if (skip_tx_queue(bp, var))     \
2051                         continue;               \
2052                 else
2053
2054 #define for_each_tx_queue(bp, var) \
2055         for ((var) = 0; (var) < BNX2X_NUM_QUEUES(bp); (var)++) \
2056                 if (skip_tx_queue(bp, var))     \
2057                         continue;               \
2058                 else
2059
2060 #define for_each_nondefault_queue(bp, var) \
2061         for ((var) = 1; (var) < BNX2X_NUM_QUEUES(bp); (var)++) \
2062                 if (skip_queue(bp, var))        \
2063                         continue;               \
2064                 else
2065
2066 #define for_each_cos_in_tx_queue(fp, var) \
2067         for ((var) = 0; (var) < (fp)->max_cos; (var)++)
2068
2069 /* skip rx queue
2070  * if FCOE l2 support is disabled and this is the fcoe L2 queue
2071  */
2072 #define skip_rx_queue(bp, idx)  (NO_FCOE(bp) && IS_FCOE_IDX(idx))
2073
2074 /* skip tx queue
2075  * if FCOE l2 support is disabled and this is the fcoe L2 queue
2076  */
2077 #define skip_tx_queue(bp, idx)  (NO_FCOE(bp) && IS_FCOE_IDX(idx))
2078
2079 #define skip_queue(bp, idx)     (NO_FCOE(bp) && IS_FCOE_IDX(idx))
2080
2081 /**
2082  * bnx2x_set_mac_one - configure a single MAC address
2083  *
2084  * @bp:                 driver handle
2085  * @mac:                MAC to configure
2086  * @obj:                MAC object handle
2087  * @set:                if 'true' add a new MAC, otherwise - delete
2088  * @mac_type:           the type of the MAC to configure (e.g. ETH, UC list)
2089  * @ramrod_flags:       RAMROD_XXX flags (e.g. RAMROD_CONT, RAMROD_COMP_WAIT)
2090  *
2091  * Configures one MAC according to provided parameters or continues the
2092  * execution of previously scheduled commands if RAMROD_CONT is set in
2093  * ramrod_flags.
2094  *
2095  * Returns zero if operation has successfully completed, a positive value if the
2096  * operation has been successfully scheduled and a negative - if a requested
2097  * operations has failed.
2098  */
2099 int bnx2x_set_mac_one(struct bnx2x *bp, uint8_t *mac,
2100                       struct bnx2x_vlan_mac_obj *obj, bool set,
2101                       int mac_type, unsigned long *ramrod_flags);
2102 /**
2103  * bnx2x_del_all_macs - delete all MACs configured for the specific MAC object
2104  *
2105  * @bp:                 driver handle
2106  * @mac_obj:            MAC object handle
2107  * @mac_type:           type of the MACs to clear (BNX2X_XXX_MAC)
2108  * @wait_for_comp:      if 'true' block until completion
2109  *
2110  * Deletes all MACs of the specific type (e.g. ETH, UC list).
2111  *
2112  * Returns zero if operation has successfully completed, a positive value if the
2113  * operation has been successfully scheduled and a negative - if a requested
2114  * operations has failed.
2115  */
2116 int bnx2x_del_all_macs(struct bnx2x *bp,
2117                        struct bnx2x_vlan_mac_obj *mac_obj,
2118                        int mac_type, bool wait_for_comp);
2119
2120 /* Init Function API  */
2121 void bnx2x_func_init(struct bnx2x *bp, struct bnx2x_func_init_params *p);
2122 void bnx2x_init_sb(struct bnx2x *bp, dma_addr_t mapping, int vfid,
2123                     uint8_t vf_valid, int fw_sb_id, int igu_sb_id);
2124 int bnx2x_get_gpio(struct bnx2x *bp, int gpio_num, uint8_t port);
2125 int bnx2x_set_gpio(struct bnx2x *bp, int gpio_num, uint32_t mode,
2126                    uint8_t port);
2127 int bnx2x_set_mult_gpio(struct bnx2x *bp, uint8_t pins, uint32_t mode);
2128 int bnx2x_set_gpio_int(struct bnx2x *bp, int gpio_num, uint32_t mode,
2129                        uint8_t port);
2130 void bnx2x_read_mf_cfg(struct bnx2x *bp);
2131
2132 int bnx2x_pretend_func(struct bnx2x *bp, uint16_t pretend_func_val);
2133
2134 /* dmae */
2135 void bnx2x_read_dmae(struct bnx2x *bp, uint32_t src_addr, uint32_t len32);
2136 void bnx2x_write_dmae(struct bnx2x *bp, dma_addr_t dma_addr,
2137                       uint32_t dst_addr,
2138                       uint32_t len32);
2139 void bnx2x_post_dmae(struct bnx2x *bp, struct dmae_command *dmae, int idx);
2140 uint32_t bnx2x_dmae_opcode_add_comp(uint32_t opcode, uint8_t comp_type);
2141 uint32_t bnx2x_dmae_opcode_clr_src_reset(uint32_t opcode);
2142 uint32_t bnx2x_dmae_opcode(struct bnx2x *bp, uint8_t src_type, uint8_t dst_type,
2143                       bool with_comp, uint8_t comp_type);
2144
2145 void bnx2x_prep_dmae_with_comp(struct bnx2x *bp, struct dmae_command *dmae,
2146                                uint8_t src_type, uint8_t dst_type);
2147 int bnx2x_issue_dmae_with_comp(struct bnx2x *bp, struct dmae_command *dmae,
2148                                uint32_t *comp);
2149
2150 /* FLR related routines */
2151 uint32_t bnx2x_flr_clnup_poll_count(struct bnx2x *bp);
2152 void bnx2x_tx_hw_flushed(struct bnx2x *bp, uint32_t poll_count);
2153 int bnx2x_send_final_clnup(struct bnx2x *bp, uint8_t clnup_func,
2154                            uint32_t poll_cnt);
2155 uint8_t bnx2x_is_pcie_pending(struct pci_device *dev);
2156 int bnx2x_flr_clnup_poll_hw_counter(struct bnx2x *bp, uint32_t reg,
2157                                     char *msg, uint32_t poll_cnt);
2158
2159 void bnx2x_calc_fc_adv(struct bnx2x *bp);
2160 int bnx2x_sp_post(struct bnx2x *bp, int command, int cid,
2161                   uint32_t data_hi, uint32_t data_lo, int cmd_type);
2162 void bnx2x_update_coalesce(struct bnx2x *bp);
2163 int bnx2x_get_cur_phy_idx(struct bnx2x *bp);
2164
2165 bool bnx2x_port_after_undi(struct bnx2x *bp);
2166
2167 static inline uint32_t reg_poll(struct bnx2x *bp, uint32_t reg,
2168                                 uint32_t expected, int ms,
2169                            int wait)
2170 {
2171         uint32_t val;
2172
2173         do {
2174                 val = REG_RD(bp, reg);
2175                 if (val == expected)
2176                         break;
2177                 ms -= wait;
2178                 kthread_usleep(1000 * wait);
2179
2180         } while (ms > 0);
2181
2182         return val;
2183 }
2184
2185 void bnx2x_igu_clear_sb_gen(struct bnx2x *bp, uint8_t func,
2186                             uint8_t idu_sb_id,
2187                             bool is_pf);
2188
2189 #define BNX2X_ILT_ZALLOC(x, y, size)                                    \
2190         x = dma_zalloc_coherent(&bp->pdev->dev, size, y, KMALLOC_WAIT)
2191
2192 #define BNX2X_ILT_FREE(x, y, size) \
2193         do { \
2194                 if (x) { \
2195                         dma_free_coherent(&bp->pdev->dev, size, x, y); \
2196                         x = NULL; \
2197                         y = 0; \
2198                 } \
2199         } while (0)
2200
2201 #define ILOG2(x)        (LOG2_UP((x)))
2202
2203 #define ILT_NUM_PAGE_ENTRIES    (3072)
2204 /* In 57710/11 we use whole table since we have 8 func
2205  * In 57712 we have only 4 func, but use same size per func, then only half of
2206  * the table in use
2207  */
2208 #define ILT_PER_FUNC            (ILT_NUM_PAGE_ENTRIES/8)
2209
2210 #define FUNC_ILT_BASE(func)     (func * ILT_PER_FUNC)
2211 /*
2212  * the phys address is shifted right 12 bits and has an added
2213  * 1=valid bit added to the 53rd bit
2214  * then since this is a wide register(TM)
2215  * we split it into two 32 bit writes
2216  */
2217 #define ONCHIP_ADDR1(x)         ((uint32_t)(((uint64_t)x >> 12) & 0xFFFFFFFF))
2218 #define ONCHIP_ADDR2(x)         ((uint32_t)((1 << 20) | ((uint64_t)x >> 44)))
2219
2220 /* load/unload mode */
2221 #define LOAD_NORMAL                     0
2222 #define LOAD_OPEN                       1
2223 #define LOAD_DIAG                       2
2224 #define LOAD_LOOPBACK_EXT               3
2225 #define UNLOAD_NORMAL                   0
2226 #define UNLOAD_CLOSE                    1
2227 #define UNLOAD_RECOVERY                 2
2228
2229 /* DMAE command defines */
2230 #define DMAE_TIMEOUT                    -1
2231 #define DMAE_PCI_ERROR                  -2      /* E2 and onward */
2232 #define DMAE_NOT_RDY                    -3
2233 #define DMAE_PCI_ERR_FLAG               0x80000000
2234
2235 #define DMAE_SRC_PCI                    0
2236 #define DMAE_SRC_GRC                    1
2237
2238 #define DMAE_DST_NONE                   0
2239 #define DMAE_DST_PCI                    1
2240 #define DMAE_DST_GRC                    2
2241
2242 #define DMAE_COMP_PCI                   0
2243 #define DMAE_COMP_GRC                   1
2244
2245 /* E2 and onward - PCI error handling in the completion */
2246
2247 #define DMAE_COMP_REGULAR               0
2248 #define DMAE_COM_SET_ERR                1
2249
2250 #define DMAE_CMD_SRC_PCI                (DMAE_SRC_PCI << \
2251                                                 DMAE_COMMAND_SRC_SHIFT)
2252 #define DMAE_CMD_SRC_GRC                (DMAE_SRC_GRC << \
2253                                                 DMAE_COMMAND_SRC_SHIFT)
2254
2255 #define DMAE_CMD_DST_PCI                (DMAE_DST_PCI << \
2256                                                 DMAE_COMMAND_DST_SHIFT)
2257 #define DMAE_CMD_DST_GRC                (DMAE_DST_GRC << \
2258                                                 DMAE_COMMAND_DST_SHIFT)
2259
2260 #define DMAE_CMD_C_DST_PCI              (DMAE_COMP_PCI << \
2261                                                 DMAE_COMMAND_C_DST_SHIFT)
2262 #define DMAE_CMD_C_DST_GRC              (DMAE_COMP_GRC << \
2263                                                 DMAE_COMMAND_C_DST_SHIFT)
2264
2265 #define DMAE_CMD_C_ENABLE               DMAE_COMMAND_C_TYPE_ENABLE
2266
2267 #define DMAE_CMD_ENDIANITY_NO_SWAP      (0 << DMAE_COMMAND_ENDIANITY_SHIFT)
2268 #define DMAE_CMD_ENDIANITY_B_SWAP       (1 << DMAE_COMMAND_ENDIANITY_SHIFT)
2269 #define DMAE_CMD_ENDIANITY_DW_SWAP      (2 << DMAE_COMMAND_ENDIANITY_SHIFT)
2270 #define DMAE_CMD_ENDIANITY_B_DW_SWAP    (3 << DMAE_COMMAND_ENDIANITY_SHIFT)
2271
2272 #define DMAE_CMD_PORT_0                 0
2273 #define DMAE_CMD_PORT_1                 DMAE_COMMAND_PORT
2274
2275 #define DMAE_CMD_SRC_RESET              DMAE_COMMAND_SRC_RESET
2276 #define DMAE_CMD_DST_RESET              DMAE_COMMAND_DST_RESET
2277 #define DMAE_CMD_E1HVN_SHIFT            DMAE_COMMAND_E1HVN_SHIFT
2278
2279 #define DMAE_SRC_PF                     0
2280 #define DMAE_SRC_VF                     1
2281
2282 #define DMAE_DST_PF                     0
2283 #define DMAE_DST_VF                     1
2284
2285 #define DMAE_C_SRC                      0
2286 #define DMAE_C_DST                      1
2287
2288 #define DMAE_LEN32_RD_MAX               0x80
2289 #define DMAE_LEN32_WR_MAX(bp)           (CHIP_IS_E1(bp) ? 0x400 : 0x2000)
2290
2291 #define DMAE_COMP_VAL                   0x60d0d0ae /* E2 and on - upper bit
2292                                                     * indicates error
2293                                                     */
2294
2295 #define MAX_DMAE_C_PER_PORT             8
2296 #define INIT_DMAE_C(bp)                 (BP_PORT(bp) * MAX_DMAE_C_PER_PORT + \
2297                                          BP_VN(bp))
2298 #define PMF_DMAE_C(bp)                  (BP_PORT(bp) * MAX_DMAE_C_PER_PORT + \
2299                                          E1HVN_MAX)
2300
2301 /* PCIE link and speed */
2302 #define PCICFG_LINK_WIDTH               0x1f00000
2303 #define PCICFG_LINK_WIDTH_SHIFT         20
2304 #define PCICFG_LINK_SPEED               0xf0000
2305 #define PCICFG_LINK_SPEED_SHIFT         16
2306
2307 #define BNX2X_NUM_TESTS_SF              7
2308 #define BNX2X_NUM_TESTS_MF              3
2309 #define BNX2X_NUM_TESTS(bp)             (IS_MF(bp) ? BNX2X_NUM_TESTS_MF : \
2310                                              IS_VF(bp) ? 0 : BNX2X_NUM_TESTS_SF)
2311
2312 #define BNX2X_PHY_LOOPBACK              0
2313 #define BNX2X_MAC_LOOPBACK              1
2314 #define BNX2X_EXT_LOOPBACK              2
2315 #define BNX2X_PHY_LOOPBACK_FAILED       1
2316 #define BNX2X_MAC_LOOPBACK_FAILED       2
2317 #define BNX2X_EXT_LOOPBACK_FAILED       3
2318 #define BNX2X_LOOPBACK_FAILED           (BNX2X_MAC_LOOPBACK_FAILED | \
2319                                          BNX2X_PHY_LOOPBACK_FAILED)
2320
2321 #define STROM_ASSERT_ARRAY_SIZE         50
2322
2323 /* must be used on a CID before placing it on a HW ring */
2324 #define HW_CID(bp, x)                   ((BP_PORT(bp) << 23) | \
2325                                          (BP_VN(bp) << BNX2X_SWCID_SHIFT) | \
2326                                          (x))
2327
2328 #define SP_DESC_CNT             (BCM_PAGE_SIZE / sizeof(struct eth_spe))
2329 #define MAX_SP_DESC_CNT                 (SP_DESC_CNT - 1)
2330
2331 #define BNX2X_BTR                       4
2332 #define MAX_SPQ_PENDING                 8
2333
2334 /* CMNG constants, as derived from system spec calculations */
2335 /* default MIN rate in case VNIC min rate is configured to zero - 100Mbps */
2336 #define DEF_MIN_RATE                                    100
2337 /* resolution of the rate shaping timer - 400 usec */
2338 #define RS_PERIODIC_TIMEOUT_USEC                        400
2339 /* number of bytes in single QM arbitration cycle -
2340  * coefficient for calculating the fairness timer */
2341 #define QM_ARB_BYTES                                    160000
2342 /* resolution of Min algorithm 1:100 */
2343 #define MIN_RES                                         100
2344 /* how many bytes above threshold for the minimal credit of Min algorithm*/
2345 #define MIN_ABOVE_THRESH                                32768
2346 /* Fairness algorithm integration time coefficient -
2347  * for calculating the actual Tfair */
2348 #define T_FAIR_COEF     ((MIN_ABOVE_THRESH +  QM_ARB_BYTES) * 8 * MIN_RES)
2349 /* Memory of fairness algorithm . 2 cycles */
2350 #define FAIR_MEM                                        2
2351
2352 #define ATTN_NIG_FOR_FUNC               (1L << 8)
2353 #define ATTN_SW_TIMER_4_FUNC            (1L << 9)
2354 #define GPIO_2_FUNC                     (1L << 10)
2355 #define GPIO_3_FUNC                     (1L << 11)
2356 #define GPIO_4_FUNC                     (1L << 12)
2357 #define ATTN_GENERAL_ATTN_1             (1L << 13)
2358 #define ATTN_GENERAL_ATTN_2             (1L << 14)
2359 #define ATTN_GENERAL_ATTN_3             (1L << 15)
2360 #define ATTN_GENERAL_ATTN_4             (1L << 13)
2361 #define ATTN_GENERAL_ATTN_5             (1L << 14)
2362 #define ATTN_GENERAL_ATTN_6             (1L << 15)
2363
2364 #define ATTN_HARD_WIRED_MASK            0xff00
2365 #define ATTENTION_ID                    4
2366
2367 #define IS_MF_STORAGE_ONLY(bp) (IS_MF_STORAGE_PERSONALITY_ONLY(bp) || \
2368                                  IS_MF_FCOE_AFEX(bp))
2369
2370 /* stuff added to make the code fit 80Col */
2371
2372 #define BNX2X_PMF_LINK_ASSERT \
2373         GENERAL_ATTEN_OFFSET(LINK_SYNC_ATTENTION_BIT_FUNC_0 + BP_FUNC(bp))
2374
2375 #define BNX2X_MC_ASSERT_BITS \
2376         (GENERAL_ATTEN_OFFSET(TSTORM_FATAL_ASSERT_ATTENTION_BIT) | \
2377          GENERAL_ATTEN_OFFSET(USTORM_FATAL_ASSERT_ATTENTION_BIT) | \
2378          GENERAL_ATTEN_OFFSET(CSTORM_FATAL_ASSERT_ATTENTION_BIT) | \
2379          GENERAL_ATTEN_OFFSET(XSTORM_FATAL_ASSERT_ATTENTION_BIT))
2380
2381 #define BNX2X_MCP_ASSERT \
2382         GENERAL_ATTEN_OFFSET(MCP_FATAL_ASSERT_ATTENTION_BIT)
2383
2384 #define BNX2X_GRC_TIMEOUT       GENERAL_ATTEN_OFFSET(LATCHED_ATTN_TIMEOUT_GRC)
2385 #define BNX2X_GRC_RSV           (GENERAL_ATTEN_OFFSET(LATCHED_ATTN_RBCR) | \
2386                                  GENERAL_ATTEN_OFFSET(LATCHED_ATTN_RBCT) | \
2387                                  GENERAL_ATTEN_OFFSET(LATCHED_ATTN_RBCN) | \
2388                                  GENERAL_ATTEN_OFFSET(LATCHED_ATTN_RBCU) | \
2389                                  GENERAL_ATTEN_OFFSET(LATCHED_ATTN_RBCP) | \
2390                                  GENERAL_ATTEN_OFFSET(LATCHED_ATTN_RSVD_GRC))
2391
2392 #define HW_INTERRUT_ASSERT_SET_0 \
2393                                 (AEU_INPUTS_ATTN_BITS_TSDM_HW_INTERRUPT | \
2394                                  AEU_INPUTS_ATTN_BITS_TCM_HW_INTERRUPT | \
2395                                  AEU_INPUTS_ATTN_BITS_TSEMI_HW_INTERRUPT | \
2396                                  AEU_INPUTS_ATTN_BITS_BRB_HW_INTERRUPT | \
2397                                  AEU_INPUTS_ATTN_BITS_PBCLIENT_HW_INTERRUPT)
2398 #define HW_PRTY_ASSERT_SET_0    (AEU_INPUTS_ATTN_BITS_BRB_PARITY_ERROR | \
2399                                  AEU_INPUTS_ATTN_BITS_PARSER_PARITY_ERROR | \
2400                                  AEU_INPUTS_ATTN_BITS_TSDM_PARITY_ERROR | \
2401                                  AEU_INPUTS_ATTN_BITS_SEARCHER_PARITY_ERROR |\
2402                                  AEU_INPUTS_ATTN_BITS_TSEMI_PARITY_ERROR |\
2403                                  AEU_INPUTS_ATTN_BITS_TCM_PARITY_ERROR |\
2404                                  AEU_INPUTS_ATTN_BITS_PBCLIENT_PARITY_ERROR)
2405 #define HW_INTERRUT_ASSERT_SET_1 \
2406                                 (AEU_INPUTS_ATTN_BITS_QM_HW_INTERRUPT | \
2407                                  AEU_INPUTS_ATTN_BITS_TIMERS_HW_INTERRUPT | \
2408                                  AEU_INPUTS_ATTN_BITS_XSDM_HW_INTERRUPT | \
2409                                  AEU_INPUTS_ATTN_BITS_XCM_HW_INTERRUPT | \
2410                                  AEU_INPUTS_ATTN_BITS_XSEMI_HW_INTERRUPT | \
2411                                  AEU_INPUTS_ATTN_BITS_USDM_HW_INTERRUPT | \
2412                                  AEU_INPUTS_ATTN_BITS_UCM_HW_INTERRUPT | \
2413                                  AEU_INPUTS_ATTN_BITS_USEMI_HW_INTERRUPT | \
2414                                  AEU_INPUTS_ATTN_BITS_UPB_HW_INTERRUPT | \
2415                                  AEU_INPUTS_ATTN_BITS_CSDM_HW_INTERRUPT | \
2416                                  AEU_INPUTS_ATTN_BITS_CCM_HW_INTERRUPT)
2417 #define HW_PRTY_ASSERT_SET_1    (AEU_INPUTS_ATTN_BITS_PBF_PARITY_ERROR |\
2418                                  AEU_INPUTS_ATTN_BITS_QM_PARITY_ERROR | \
2419                                  AEU_INPUTS_ATTN_BITS_TIMERS_PARITY_ERROR |\
2420                                  AEU_INPUTS_ATTN_BITS_XSDM_PARITY_ERROR | \
2421                                  AEU_INPUTS_ATTN_BITS_XCM_PARITY_ERROR |\
2422                                  AEU_INPUTS_ATTN_BITS_XSEMI_PARITY_ERROR | \
2423                                  AEU_INPUTS_ATTN_BITS_DOORBELLQ_PARITY_ERROR |\
2424                                  AEU_INPUTS_ATTN_BITS_NIG_PARITY_ERROR |\
2425                              AEU_INPUTS_ATTN_BITS_VAUX_PCI_CORE_PARITY_ERROR |\
2426                                  AEU_INPUTS_ATTN_BITS_DEBUG_PARITY_ERROR | \
2427                                  AEU_INPUTS_ATTN_BITS_USDM_PARITY_ERROR | \
2428                                  AEU_INPUTS_ATTN_BITS_UCM_PARITY_ERROR |\
2429                                  AEU_INPUTS_ATTN_BITS_USEMI_PARITY_ERROR | \
2430                                  AEU_INPUTS_ATTN_BITS_UPB_PARITY_ERROR | \
2431                                  AEU_INPUTS_ATTN_BITS_CSDM_PARITY_ERROR |\
2432                                  AEU_INPUTS_ATTN_BITS_CCM_PARITY_ERROR)
2433 #define HW_INTERRUT_ASSERT_SET_2 \
2434                                 (AEU_INPUTS_ATTN_BITS_CSEMI_HW_INTERRUPT | \
2435                                  AEU_INPUTS_ATTN_BITS_CDU_HW_INTERRUPT | \
2436                                  AEU_INPUTS_ATTN_BITS_DMAE_HW_INTERRUPT | \
2437                         AEU_INPUTS_ATTN_BITS_PXPPCICLOCKCLIENT_HW_INTERRUPT |\
2438                                  AEU_INPUTS_ATTN_BITS_MISC_HW_INTERRUPT)
2439 #define HW_PRTY_ASSERT_SET_2    (AEU_INPUTS_ATTN_BITS_CSEMI_PARITY_ERROR | \
2440                                  AEU_INPUTS_ATTN_BITS_PXP_PARITY_ERROR | \
2441                         AEU_INPUTS_ATTN_BITS_PXPPCICLOCKCLIENT_PARITY_ERROR |\
2442                                  AEU_INPUTS_ATTN_BITS_CFC_PARITY_ERROR | \
2443                                  AEU_INPUTS_ATTN_BITS_CDU_PARITY_ERROR | \
2444                                  AEU_INPUTS_ATTN_BITS_DMAE_PARITY_ERROR |\
2445                                  AEU_INPUTS_ATTN_BITS_IGU_PARITY_ERROR | \
2446                                  AEU_INPUTS_ATTN_BITS_MISC_PARITY_ERROR)
2447
2448 #define HW_PRTY_ASSERT_SET_3 (AEU_INPUTS_ATTN_BITS_MCP_LATCHED_ROM_PARITY | \
2449                 AEU_INPUTS_ATTN_BITS_MCP_LATCHED_UMP_RX_PARITY | \
2450                 AEU_INPUTS_ATTN_BITS_MCP_LATCHED_UMP_TX_PARITY | \
2451                 AEU_INPUTS_ATTN_BITS_MCP_LATCHED_SCPAD_PARITY)
2452
2453 #define HW_PRTY_ASSERT_SET_4 (AEU_INPUTS_ATTN_BITS_PGLUE_PARITY_ERROR | \
2454                               AEU_INPUTS_ATTN_BITS_ATC_PARITY_ERROR)
2455
2456 #define MULTI_MASK                      0x7f
2457
2458 #define DEF_USB_FUNC_OFF        offsetof(struct cstorm_def_status_block_u, func)
2459 #define DEF_CSB_FUNC_OFF        offsetof(struct cstorm_def_status_block_c, func)
2460 #define DEF_XSB_FUNC_OFF        offsetof(struct xstorm_def_status_block, func)
2461 #define DEF_TSB_FUNC_OFF        offsetof(struct tstorm_def_status_block, func)
2462
2463 #define DEF_USB_IGU_INDEX_OFF \
2464                         offsetof(struct cstorm_def_status_block_u, igu_index)
2465 #define DEF_CSB_IGU_INDEX_OFF \
2466                         offsetof(struct cstorm_def_status_block_c, igu_index)
2467 #define DEF_XSB_IGU_INDEX_OFF \
2468                         offsetof(struct xstorm_def_status_block, igu_index)
2469 #define DEF_TSB_IGU_INDEX_OFF \
2470                         offsetof(struct tstorm_def_status_block, igu_index)
2471
2472 #define DEF_USB_SEGMENT_OFF \
2473                         offsetof(struct cstorm_def_status_block_u, segment)
2474 #define DEF_CSB_SEGMENT_OFF \
2475                         offsetof(struct cstorm_def_status_block_c, segment)
2476 #define DEF_XSB_SEGMENT_OFF \
2477                         offsetof(struct xstorm_def_status_block, segment)
2478 #define DEF_TSB_SEGMENT_OFF \
2479                         offsetof(struct tstorm_def_status_block, segment)
2480
2481 #define BNX2X_SP_DSB_INDEX \
2482                 (&bp->def_status_blk->sp_sb.\
2483                                         index_values[HC_SP_INDEX_ETH_DEF_CONS])
2484
2485 #define CAM_IS_INVALID(x) \
2486         (GET_FLAG(x.flags, \
2487         MAC_CONFIGURATION_ENTRY_ACTION_TYPE) == \
2488         (T_ETH_MAC_COMMAND_INVALIDATE))
2489
2490 /* Number of uint32_t elements in MC hash array */
2491 #define MC_HASH_SIZE                    8
2492 #define MC_HASH_OFFSET(bp, i)           (BAR_TSTRORM_INTMEM + \
2493         TSTORM_APPROXIMATE_MATCH_MULTICAST_FILTERING_OFFSET(BP_FUNC(bp)) + i*4)
2494
2495 #ifndef PXP2_REG_PXP2_INT_STS
2496 #define PXP2_REG_PXP2_INT_STS           PXP2_REG_PXP2_INT_STS_0
2497 #endif
2498
2499 #ifndef ETH_MAX_RX_CLIENTS_E2
2500 #define ETH_MAX_RX_CLIENTS_E2           ETH_MAX_RX_CLIENTS_E1H
2501 #endif
2502
2503 #define BNX2X_VPD_LEN                   128
2504 #define VENDOR_ID_LEN                   4
2505
2506 #define VF_ACQUIRE_THRESH               3
2507 #define VF_ACQUIRE_MAC_FILTERS          1
2508 #define VF_ACQUIRE_MC_FILTERS           10
2509
2510 #define GOOD_ME_REG(me_reg) (((me_reg) & ME_REG_VF_VALID) && \
2511                             (!((me_reg) & ME_REG_VF_ERR)))
2512 int bnx2x_compare_fw_ver(struct bnx2x *bp, uint32_t load_code,
2513                          bool print_err);
2514
2515 /* Congestion management fairness mode */
2516 #define CMNG_FNS_NONE                   0
2517 #define CMNG_FNS_MINMAX                 1
2518
2519 #define HC_SEG_ACCESS_DEF               0   /*Driver decision 0-3*/
2520 #define HC_SEG_ACCESS_ATTN              4
2521 #define HC_SEG_ACCESS_NORM              0   /*Driver decision 0-1*/
2522
2523 static const uint32_t dmae_reg_go_c[] = {
2524         DMAE_REG_GO_C0, DMAE_REG_GO_C1, DMAE_REG_GO_C2, DMAE_REG_GO_C3,
2525         DMAE_REG_GO_C4, DMAE_REG_GO_C5, DMAE_REG_GO_C6, DMAE_REG_GO_C7,
2526         DMAE_REG_GO_C8, DMAE_REG_GO_C9, DMAE_REG_GO_C10, DMAE_REG_GO_C11,
2527         DMAE_REG_GO_C12, DMAE_REG_GO_C13, DMAE_REG_GO_C14, DMAE_REG_GO_C15
2528 };
2529
2530 void bnx2x_set_ethtool_ops(struct bnx2x *bp, struct ether *netdev);
2531 void bnx2x_notify_link_changed(struct bnx2x *bp);
2532
2533 #define BNX2X_MF_SD_PROTOCOL(bp) \
2534         ((bp)->mf_config[BP_VN(bp)] & FUNC_MF_CFG_PROTOCOL_MASK)
2535
2536 #define BNX2X_IS_MF_SD_PROTOCOL_ISCSI(bp) \
2537         (BNX2X_MF_SD_PROTOCOL(bp) == FUNC_MF_CFG_PROTOCOL_ISCSI)
2538
2539 #define BNX2X_IS_MF_SD_PROTOCOL_FCOE(bp) \
2540         (BNX2X_MF_SD_PROTOCOL(bp) == FUNC_MF_CFG_PROTOCOL_FCOE)
2541
2542 #define IS_MF_ISCSI_SD(bp) (IS_MF_SD(bp) && BNX2X_IS_MF_SD_PROTOCOL_ISCSI(bp))
2543 #define IS_MF_FCOE_SD(bp) (IS_MF_SD(bp) && BNX2X_IS_MF_SD_PROTOCOL_FCOE(bp))
2544 #define IS_MF_ISCSI_SI(bp) (IS_MF_SI(bp) && BNX2X_IS_MF_EXT_PROTOCOL_ISCSI(bp))
2545
2546 #define IS_MF_ISCSI_ONLY(bp)    (IS_MF_ISCSI_SD(bp) ||  IS_MF_ISCSI_SI(bp))
2547
2548 #define BNX2X_MF_EXT_PROTOCOL_MASK                                      \
2549                                 (MACP_FUNC_CFG_FLAGS_ETHERNET |         \
2550                                  MACP_FUNC_CFG_FLAGS_ISCSI_OFFLOAD |    \
2551                                  MACP_FUNC_CFG_FLAGS_FCOE_OFFLOAD)
2552
2553 #define BNX2X_MF_EXT_PROT(bp)   ((bp)->mf_ext_config &                  \
2554                                  BNX2X_MF_EXT_PROTOCOL_MASK)
2555
2556 #define BNX2X_HAS_MF_EXT_PROTOCOL_FCOE(bp)                              \
2557                 (BNX2X_MF_EXT_PROT(bp) & MACP_FUNC_CFG_FLAGS_FCOE_OFFLOAD)
2558
2559 #define BNX2X_IS_MF_EXT_PROTOCOL_FCOE(bp)                               \
2560                 (BNX2X_MF_EXT_PROT(bp) == MACP_FUNC_CFG_FLAGS_FCOE_OFFLOAD)
2561
2562 #define BNX2X_IS_MF_EXT_PROTOCOL_ISCSI(bp)                              \
2563                 (BNX2X_MF_EXT_PROT(bp) == MACP_FUNC_CFG_FLAGS_ISCSI_OFFLOAD)
2564
2565 #define IS_MF_FCOE_AFEX(bp)                                             \
2566                 (IS_MF_AFEX(bp) && BNX2X_IS_MF_EXT_PROTOCOL_FCOE(bp))
2567
2568 #define IS_MF_SD_STORAGE_PERSONALITY_ONLY(bp)                           \
2569                                 (IS_MF_SD(bp) &&                        \
2570                                  (BNX2X_IS_MF_SD_PROTOCOL_ISCSI(bp) ||  \
2571                                   BNX2X_IS_MF_SD_PROTOCOL_FCOE(bp)))
2572
2573 #define IS_MF_SI_STORAGE_PERSONALITY_ONLY(bp)                           \
2574                                 (IS_MF_SI(bp) &&                        \
2575                                  (BNX2X_IS_MF_EXT_PROTOCOL_ISCSI(bp) || \
2576                                   BNX2X_IS_MF_EXT_PROTOCOL_FCOE(bp)))
2577
2578 #define IS_MF_STORAGE_PERSONALITY_ONLY(bp)                              \
2579                         (IS_MF_SD_STORAGE_PERSONALITY_ONLY(bp) ||       \
2580                          IS_MF_SI_STORAGE_PERSONALITY_ONLY(bp))
2581
2582
2583 #define SET_FLAG(value, mask, flag) \
2584         do {\
2585                 (value) &= ~(mask);\
2586                 (value) |= ((flag) << (mask##_SHIFT));\
2587         } while (0)
2588
2589 #define GET_FLAG(value, mask) \
2590         (((value) & (mask)) >> (mask##_SHIFT))
2591
2592 #define GET_FIELD(value, fname) \
2593         (((value) & (fname##_MASK)) >> (fname##_SHIFT))
2594
2595 enum {
2596         SWITCH_UPDATE,
2597         AFEX_UPDATE,
2598 };
2599
2600 #define NUM_MACS        8
2601
2602 void bnx2x_set_local_cmng(struct bnx2x *bp);
2603
2604 void bnx2x_update_mng_version(struct bnx2x *bp);
2605
2606 #define MCPR_SCRATCH_BASE(bp) \
2607         (CHIP_IS_E1x(bp) ? MCP_REG_MCPR_SCRATCH : MCP_A_REG_MCPR_SCRATCH)
2608
2609 #define E1H_MAX_MF_SB_COUNT (HC_SB_MAX_SB_E1X/(E1HVN_MAX * PORT_MAX))
2610
2611 void bnx2x_init_ptp(struct bnx2x *bp);
2612 int bnx2x_configure_ptp_filters(struct bnx2x *bp);
2613 void bnx2x_set_rx_ts(struct bnx2x *bp, struct sk_buff *skb);
2614
2615 #define BNX2X_MAX_PHC_DRIFT 31000000
2616 #define BNX2X_PTP_TX_TIMEOUT
2617
2618 #endif /* bnx2x.h */