BNX2X: spatch changes for BUG and WARN
[akaros.git] / kern / drivers / net / bnx2x / bnx2x.h
1 /* bnx2x.h: Broadcom Everest network driver.
2  *
3  * Copyright (c) 2007-2013 Broadcom Corporation
4  *
5  * This program is free software; you can redistribute it and/or modify
6  * it under the terms of the GNU General Public License as published by
7  * the Free Software Foundation.
8  *
9  * Maintained by: Ariel Elior <ariel.elior@qlogic.com>
10  * Written by: Eliezer Tamir
11  * Based on code from Michael Chan's bnx2 driver
12  */
13
14 #ifndef BNX2X_H
15 #define BNX2X_H
16
17 /* compilation time flags */
18
19 /* define this to make the driver freeze on error to allow getting debug info
20  * (you will need to reboot afterwards) */
21 /* #define BNX2X_STOP_ON_ERROR */
22
23 #define DRV_MODULE_VERSION      "1.710.51-0"
24 #define DRV_MODULE_RELDATE      "2014/02/10"
25 #define BNX2X_BC_VER            0x040200
26
27 #if defined(CONFIG_DCB)
28 #define BCM_DCBNL
29 #endif
30
31 #include "akaros_compat.h"
32
33 #include "bnx2x_hsi.h"
34 #include "cnic_if.h"
35
36 #define BNX2X_MIN_MSIX_VEC_CNT(bp)              ((bp)->min_msix_vec_cnt)
37
38 #include "bnx2x_reg.h"
39 #include "bnx2x_fw_defs.h"
40 #include "bnx2x_mfw_req.h"
41 #include "bnx2x_link.h"
42 #include "bnx2x_sp.h"
43 #include "bnx2x_dcb.h"
44 #include "bnx2x_stats.h"
45 #include "bnx2x_vfpf.h"
46
47 enum bnx2x_int_mode {
48         BNX2X_INT_MODE_MSIX,
49         BNX2X_INT_MODE_INTX,
50         BNX2X_INT_MODE_MSI
51 };
52
53 /* error/debug prints */
54
55 #define DRV_MODULE_NAME         "bnx2x"
56
57 /* for messages that are currently off */
58 #define BNX2X_MSG_OFF                   0x0
59 #define BNX2X_MSG_MCP                   0x0010000 /* was: NETIF_MSG_HW */
60 #define BNX2X_MSG_STATS                 0x0020000 /* was: NETIF_MSG_TIMER */
61 #define BNX2X_MSG_NVM                   0x0040000 /* was: NETIF_MSG_HW */
62 #define BNX2X_MSG_DMAE                  0x0080000 /* was: NETIF_MSG_HW */
63 #define BNX2X_MSG_SP                    0x0100000 /* was: NETIF_MSG_INTR */
64 #define BNX2X_MSG_FP                    0x0200000 /* was: NETIF_MSG_INTR */
65 #define BNX2X_MSG_IOV                   0x0800000
66 #define BNX2X_MSG_PTP                   0x1000000
67 #define BNX2X_MSG_IDLE                  0x2000000 /* used for idle check*/
68 #define BNX2X_MSG_ETHTOOL               0x4000000
69 #define BNX2X_MSG_DCB                   0x8000000
70
71 /* regular debug print */
72 #define DP_INNER(fmt, ...)                                      \
73         pr_notice("[%s:%d(%s)]" fmt,                            \
74                   __func__, __LINE__,                           \
75                   bp->dev ? (bp->dev->name) : "?",              \
76                   ##__VA_ARGS__);
77
78 #define DP(__mask, fmt, ...)                                    \
79 do {                                                            \
80         if (unlikely(bp->msg_enable & (__mask)))                \
81                 DP_INNER(fmt, ##__VA_ARGS__);                   \
82 } while (0)
83
84 #define DP_AND(__mask, fmt, ...)                                \
85 do {                                                            \
86         if (unlikely((bp->msg_enable & (__mask)) == __mask))    \
87                 DP_INNER(fmt, ##__VA_ARGS__);                   \
88 } while (0)
89
90 #define DP_CONT(__mask, fmt, ...)                               \
91 do {                                                            \
92         if (unlikely(bp->msg_enable & (__mask)))                \
93                 pr_cont(fmt, ##__VA_ARGS__);                    \
94 } while (0)
95
96 /* errors debug print */
97 #define BNX2X_DBG_ERR(fmt, ...)                                 \
98 do {                                                            \
99         if (unlikely(netif_msg_probe(bp)))                      \
100                 pr_err("[%s:%d(%s)]" fmt,                       \
101                        __func__, __LINE__,                      \
102                        bp->dev ? (bp->dev->name) : "?",         \
103                        ##__VA_ARGS__);                          \
104 } while (0)
105
106 /* for errors (never masked) */
107 #define BNX2X_ERR(fmt, ...)                                     \
108 do {                                                            \
109         pr_err("[%s:%d(%s)]" fmt,                               \
110                __func__, __LINE__,                              \
111                bp->dev ? (bp->dev->name) : "?",                 \
112                ##__VA_ARGS__);                                  \
113 } while (0)
114
115 #define BNX2X_ERROR(fmt, ...)                                   \
116         pr_err("[%s:%d]" fmt, __func__, __LINE__, ##__VA_ARGS__)
117
118 /* before we have a dev->name use dev_info() */
119 #define BNX2X_DEV_INFO(fmt, ...) printk(fmt, ##__VA_ARGS__)
120
121 /* Error handling */
122 void bnx2x_panic_dump(struct bnx2x *bp, bool disable_int);
123 #ifdef BNX2X_STOP_ON_ERROR
124 #define bnx2x_panic()                           \
125 do {                                            \
126         bp->panic = 1;                          \
127         BNX2X_ERR("driver assert\n");           \
128         bnx2x_panic_dump(bp, true);             \
129 } while (0)
130 #else
131 #define bnx2x_panic()                           \
132 do {                                            \
133         bp->panic = 1;                          \
134         BNX2X_ERR("driver assert\n");           \
135         bnx2x_panic_dump(bp, false);            \
136 } while (0)
137 #endif
138
139 #define bnx2x_mc_addr(ha)      ((ha)->addr)
140 #define bnx2x_uc_addr(ha)      ((ha)->addr)
141
142 #define U64_LO(x)                       ((uint32_t)(((uint64_t)(x)) & 0xffffffff))
143 #define U64_HI(x)                       ((uint32_t)(((uint64_t)(x)) >> 32))
144 #define HILO_U64(hi, lo)                ((((uint64_t)(hi)) << 32) + (lo))
145
146 #define REG_ADDR(bp, offset)            ((bp->regview) + (offset))
147
148 #define REG_RD(bp, offset)              read32(REG_ADDR(bp, offset))
149 #define REG_RD8(bp, offset)             read8(REG_ADDR(bp, offset))
150 #define REG_RD16(bp, offset)            read16(REG_ADDR(bp, offset))
151
152 #define REG_WR(bp, offset, val)         write32((uint32_t)val, REG_ADDR(bp, offset))
153 #define REG_WR8(bp, offset, val)        write8((uint8_t)val, REG_ADDR(bp, offset))
154 #define REG_WR16(bp, offset, val)       write16((uint16_t)val, REG_ADDR(bp, offset))
155
156 #define REG_RD_IND(bp, offset)          bnx2x_reg_rd_ind(bp, offset)
157 #define REG_WR_IND(bp, offset, val)     bnx2x_reg_wr_ind(bp, offset, val)
158
159 #define REG_RD_DMAE(bp, offset, valp, len32) \
160         do { \
161                 bnx2x_read_dmae(bp, offset, len32);\
162                 memcpy(valp, bnx2x_sp(bp, wb_data[0]), (len32) * 4); \
163         } while (0)
164
165 #define REG_WR_DMAE(bp, offset, valp, len32) \
166         do { \
167                 memcpy(bnx2x_sp(bp, wb_data[0]), valp, (len32) * 4); \
168                 bnx2x_write_dmae(bp, bnx2x_sp_mapping(bp, wb_data), \
169                                  offset, len32); \
170         } while (0)
171
172 #define REG_WR_DMAE_LEN(bp, offset, valp, len32) \
173         REG_WR_DMAE(bp, offset, valp, len32)
174
175 #define VIRT_WR_DMAE_LEN(bp, data, addr, len32, le32_swap) \
176         do { \
177                 memcpy(GUNZIP_BUF(bp), data, (len32) * 4); \
178                 bnx2x_write_big_buf_wb(bp, addr, len32); \
179         } while (0)
180
181 #define SHMEM_ADDR(bp, field)           (bp->common.shmem_base + \
182                                          offsetof(struct shmem_region, field))
183 #define SHMEM_RD(bp, field)             REG_RD(bp, SHMEM_ADDR(bp, field))
184 #define SHMEM_WR(bp, field, val)        REG_WR(bp, SHMEM_ADDR(bp, field), val)
185
186 #define SHMEM2_ADDR(bp, field)          (bp->common.shmem2_base + \
187                                          offsetof(struct shmem2_region, field))
188 #define SHMEM2_RD(bp, field)            REG_RD(bp, SHMEM2_ADDR(bp, field))
189 #define SHMEM2_WR(bp, field, val)       REG_WR(bp, SHMEM2_ADDR(bp, field), val)
190 #define MF_CFG_ADDR(bp, field)          (bp->common.mf_cfg_base + \
191                                          offsetof(struct mf_cfg, field))
192 #define MF2_CFG_ADDR(bp, field)         (bp->common.mf2_cfg_base + \
193                                          offsetof(struct mf2_cfg, field))
194
195 #define MF_CFG_RD(bp, field)            REG_RD(bp, MF_CFG_ADDR(bp, field))
196 #define MF_CFG_WR(bp, field, val)       REG_WR(bp,\
197                                                MF_CFG_ADDR(bp, field), (val))
198 #define MF2_CFG_RD(bp, field)           REG_RD(bp, MF2_CFG_ADDR(bp, field))
199
200 #define SHMEM2_HAS(bp, field)           ((bp)->common.shmem2_base &&    \
201                                          (SHMEM2_RD((bp), size) >       \
202                                          offsetof(struct shmem2_region, field)))
203
204 #define EMAC_RD(bp, reg)                REG_RD(bp, emac_base + reg)
205 #define EMAC_WR(bp, reg, val)           REG_WR(bp, emac_base + reg, val)
206
207 /* SP SB indices */
208
209 /* General SP events - stats query, cfc delete, etc  */
210 #define HC_SP_INDEX_ETH_DEF_CONS                3
211
212 /* EQ completions */
213 #define HC_SP_INDEX_EQ_CONS                     7
214
215 /* FCoE L2 connection completions */
216 #define HC_SP_INDEX_ETH_FCOE_TX_CQ_CONS         6
217 #define HC_SP_INDEX_ETH_FCOE_RX_CQ_CONS         4
218 /* iSCSI L2 */
219 #define HC_SP_INDEX_ETH_ISCSI_CQ_CONS           5
220 #define HC_SP_INDEX_ETH_ISCSI_RX_CQ_CONS        1
221
222 /* Special clients parameters */
223
224 /* SB indices */
225 /* FCoE L2 */
226 #define BNX2X_FCOE_L2_RX_INDEX \
227         (&bp->def_status_blk->sp_sb.\
228         index_values[HC_SP_INDEX_ETH_FCOE_RX_CQ_CONS])
229
230 #define BNX2X_FCOE_L2_TX_INDEX \
231         (&bp->def_status_blk->sp_sb.\
232         index_values[HC_SP_INDEX_ETH_FCOE_TX_CQ_CONS])
233
234 /**
235  *  CIDs and CLIDs:
236  *  CLIDs below is a CLID for func 0, then the CLID for other
237  *  functions will be calculated by the formula:
238  *
239  *  FUNC_N_CLID_X = N * NUM_SPECIAL_CLIENTS + FUNC_0_CLID_X
240  *
241  */
242 enum {
243         BNX2X_ISCSI_ETH_CL_ID_IDX,
244         BNX2X_FCOE_ETH_CL_ID_IDX,
245         BNX2X_MAX_CNIC_ETH_CL_ID_IDX,
246 };
247
248 /* use a value high enough to be above all the PFs, which has least significant
249  * nibble as 8, so when cnic needs to come up with a CID for UIO to use to
250  * calculate doorbell address according to old doorbell configuration scheme
251  * (db_msg_sz 1 << 7 * cid + 0x40 DPM offset) it can come up with a valid number
252  * We must avoid coming up with cid 8 for iscsi since according to this method
253  * the designated UIO cid will come out 0 and it has a special handling for that
254  * case which doesn't suit us. Therefore will will cieling to closes cid which
255  * has least signigifcant nibble 8 and if it is 8 we will move forward to 0x18.
256  */
257
258 #define BNX2X_1st_NON_L2_ETH_CID(bp)    (BNX2X_NUM_NON_CNIC_QUEUES(bp) * \
259                                          (bp)->max_cos)
260 /* amount of cids traversed by UIO's DPM addition to doorbell */
261 #define UIO_DPM                         8
262 /* roundup to DPM offset */
263 #define UIO_ROUNDUP(bp)                 (ROUNDUP(BNX2X_1st_NON_L2_ETH_CID(bp), UIO_DPM))
264 /* offset to nearest value which has lsb nibble matching DPM */
265 #define UIO_CID_OFFSET(bp)              ((UIO_ROUNDUP(bp) + UIO_DPM) % \
266                                          (UIO_DPM * 2))
267 /* add offset to rounded-up cid to get a value which could be used with UIO */
268 #define UIO_DPM_ALIGN(bp)               (UIO_ROUNDUP(bp) + UIO_CID_OFFSET(bp))
269 /* but wait - avoid UIO special case for cid 0 */
270 #define UIO_DPM_CID0_OFFSET(bp)         ((UIO_DPM * 2) * \
271                                          (UIO_DPM_ALIGN(bp) == UIO_DPM))
272 /* Properly DPM aligned CID dajusted to cid 0 secal case */
273 #define BNX2X_CNIC_START_ETH_CID(bp)    (UIO_DPM_ALIGN(bp) + \
274                                          (UIO_DPM_CID0_OFFSET(bp)))
275 /* how many cids were wasted  - need this value for cid allocation */
276 #define UIO_CID_PAD(bp)                 (BNX2X_CNIC_START_ETH_CID(bp) - \
277                                          BNX2X_1st_NON_L2_ETH_CID(bp))
278         /* iSCSI L2 */
279 #define BNX2X_ISCSI_ETH_CID(bp)         (BNX2X_CNIC_START_ETH_CID(bp))
280         /* FCoE L2 */
281 #define BNX2X_FCOE_ETH_CID(bp)          (BNX2X_CNIC_START_ETH_CID(bp) + 1)
282
283 #define CNIC_SUPPORT(bp)                ((bp)->cnic_support)
284 #define CNIC_ENABLED(bp)                ((bp)->cnic_enabled)
285 #define CNIC_LOADED(bp)                 ((bp)->cnic_loaded)
286 #define FCOE_INIT(bp)                   ((bp)->fcoe_init)
287
288 #define AEU_IN_ATTN_BITS_PXPPCICLOCKCLIENT_PARITY_ERROR \
289         AEU_INPUTS_ATTN_BITS_PXPPCICLOCKCLIENT_PARITY_ERROR
290
291 #define SM_RX_ID                        0
292 #define SM_TX_ID                        1
293
294 /* defines for multiple tx priority indices */
295 #define FIRST_TX_ONLY_COS_INDEX         1
296 #define FIRST_TX_COS_INDEX              0
297
298 /* rules for calculating the cids of tx-only connections */
299 #define CID_TO_FP(cid, bp)              ((cid) % BNX2X_NUM_NON_CNIC_QUEUES(bp))
300 #define CID_COS_TO_TX_ONLY_CID(cid, cos, bp) \
301                                 (cid + cos * BNX2X_NUM_NON_CNIC_QUEUES(bp))
302
303 /* fp index inside class of service range */
304 #define FP_COS_TO_TXQ(fp, cos, bp) \
305                         ((fp)->index + cos * BNX2X_NUM_NON_CNIC_QUEUES(bp))
306
307 /* Indexes for transmission queues array:
308  * txdata for RSS i CoS j is at location i + (j * num of RSS)
309  * txdata for FCoE (if exist) is at location max cos * num of RSS
310  * txdata for FWD (if exist) is one location after FCoE
311  * txdata for OOO (if exist) is one location after FWD
312  */
313 enum {
314         FCOE_TXQ_IDX_OFFSET,
315         FWD_TXQ_IDX_OFFSET,
316         OOO_TXQ_IDX_OFFSET,
317 };
318 #define MAX_ETH_TXQ_IDX(bp)     (BNX2X_NUM_NON_CNIC_QUEUES(bp) * (bp)->max_cos)
319 #define FCOE_TXQ_IDX(bp)        (MAX_ETH_TXQ_IDX(bp) + FCOE_TXQ_IDX_OFFSET)
320
321 /* fast path */
322 /*
323  * This driver uses new build_skb() API :
324  * RX ring buffer contains pointer to kmalloc() data only,
325  * skb are built only after Hardware filled the frame.
326  */
327 struct sw_rx_bd {
328         uint8_t         *data;
329         DEFINE_DMA_UNMAP_ADDR(mapping);
330 };
331
332 struct sw_tx_bd {
333         struct sk_buff  *skb;
334         uint16_t                first_bd;
335         uint8_t         flags;
336 /* Set on the first BD descriptor when there is a split BD */
337 #define BNX2X_TSO_SPLIT_BD              (1<<0)
338 #define BNX2X_HAS_SECOND_PBD            (1<<1)
339 };
340
341 struct sw_rx_page {
342         struct page     *page;
343         DEFINE_DMA_UNMAP_ADDR(mapping);
344 };
345
346 union db_prod {
347         struct doorbell_set_prod data;
348         uint32_t                raw;
349 };
350
351 /* dropless fc FW/HW related params */
352 #define BRB_SIZE(bp)            (CHIP_IS_E3(bp) ? 1024 : 512)
353 #define MAX_AGG_QS(bp)          (CHIP_IS_E1(bp) ? \
354                                         ETH_MAX_AGGREGATION_QUEUES_E1 :\
355                                         ETH_MAX_AGGREGATION_QUEUES_E1H_E2)
356 #define FW_DROP_LEVEL(bp)       (3 + MAX_SPQ_PENDING + MAX_AGG_QS(bp))
357 #define FW_PREFETCH_CNT         16
358 #define DROPLESS_FC_HEADROOM    100
359
360 /* MC hsi */
361 #define BCM_PAGE_SHIFT          12
362 #define BCM_PAGE_SIZE           (1 << BCM_PAGE_SHIFT)
363 #define BCM_PAGE_MASK           (~(BCM_PAGE_SIZE - 1))
364 #define BCM_PAGE_ALIGN(addr)    (((addr) + BCM_PAGE_SIZE - 1) & BCM_PAGE_MASK)
365
366 #define PAGES_PER_SGE_SHIFT     0
367 #define PAGES_PER_SGE           (1 << PAGES_PER_SGE_SHIFT)
368 #define SGE_PAGE_SIZE           PAGE_SIZE
369 #define SGE_PAGE_SHIFT          PAGE_SHIFT
370 #define SGE_PAGE_ALIGN(addr)    PAGE_ALIGN((typeof(PAGE_SIZE))(addr))
371 #define SGE_PAGES               (SGE_PAGE_SIZE * PAGES_PER_SGE)
372 #define TPA_AGG_SIZE            MIN_T(uint32_t, (MIN_T(uint32_t, 8, MAX_SKB_FRAGS) * \
373                                             SGE_PAGES), 0xffff)
374
375 /* SGE ring related macros */
376 #define NUM_RX_SGE_PAGES        2
377 #define RX_SGE_CNT              (BCM_PAGE_SIZE / sizeof(struct eth_rx_sge))
378 #define NEXT_PAGE_SGE_DESC_CNT  2
379 #define MAX_RX_SGE_CNT          (RX_SGE_CNT - NEXT_PAGE_SGE_DESC_CNT)
380 /* RX_SGE_CNT is promised to be a power of 2 */
381 #define RX_SGE_MASK             (RX_SGE_CNT - 1)
382 #define NUM_RX_SGE              (RX_SGE_CNT * NUM_RX_SGE_PAGES)
383 #define MAX_RX_SGE              (NUM_RX_SGE - 1)
384 #define NEXT_SGE_IDX(x)         ((((x) & RX_SGE_MASK) == \
385                                   (MAX_RX_SGE_CNT - 1)) ? \
386                                         (x) + 1 + NEXT_PAGE_SGE_DESC_CNT : \
387                                         (x) + 1)
388 #define RX_SGE(x)               ((x) & MAX_RX_SGE)
389
390 /*
391  * Number of required  SGEs is the sum of two:
392  * 1. Number of possible opened aggregations (next packet for
393  *    these aggregations will probably consume SGE immediately)
394  * 2. Rest of BRB blocks divided by 2 (block will consume new SGE only
395  *    after placement on BD for new TPA aggregation)
396  *
397  * Takes into account NEXT_PAGE_SGE_DESC_CNT "next" elements on each page
398  */
399 #define NUM_SGE_REQ             (MAX_AGG_QS(bp) + \
400                                         (BRB_SIZE(bp) - MAX_AGG_QS(bp)) / 2)
401 #define NUM_SGE_PG_REQ          ((NUM_SGE_REQ + MAX_RX_SGE_CNT - 1) / \
402                                                 MAX_RX_SGE_CNT)
403 #define SGE_TH_LO(bp)           (NUM_SGE_REQ + \
404                                  NUM_SGE_PG_REQ * NEXT_PAGE_SGE_DESC_CNT)
405 #define SGE_TH_HI(bp)           (SGE_TH_LO(bp) + DROPLESS_FC_HEADROOM)
406
407 /* Manipulate a bit vector defined as an array of uint64_t */
408
409 /* Number of bits in one sge_mask array element */
410 #define BIT_VEC64_ELEM_SZ               64
411 #define BIT_VEC64_ELEM_SHIFT            6
412 #define BIT_VEC64_ELEM_MASK             ((uint64_t)BIT_VEC64_ELEM_SZ - 1)
413
414 #define __BIT_VEC64_SET_BIT(el, bit) \
415         do { \
416                 el = ((el) | ((uint64_t)0x1 << (bit))); \
417         } while (0)
418
419 #define __BIT_VEC64_CLEAR_BIT(el, bit) \
420         do { \
421                 el = ((el) & (~((uint64_t)0x1 << (bit)))); \
422         } while (0)
423
424 #define BIT_VEC64_SET_BIT(vec64, idx) \
425         __BIT_VEC64_SET_BIT((vec64)[(idx) >> BIT_VEC64_ELEM_SHIFT], \
426                            (idx) & BIT_VEC64_ELEM_MASK)
427
428 #define BIT_VEC64_CLEAR_BIT(vec64, idx) \
429         __BIT_VEC64_CLEAR_BIT((vec64)[(idx) >> BIT_VEC64_ELEM_SHIFT], \
430                              (idx) & BIT_VEC64_ELEM_MASK)
431
432 #define BIT_VEC64_TEST_BIT(vec64, idx) \
433         (((vec64)[(idx) >> BIT_VEC64_ELEM_SHIFT] >> \
434         ((idx) & BIT_VEC64_ELEM_MASK)) & 0x1)
435
436 /* Creates a bitmask of all ones in less significant bits.
437    idx - index of the most significant bit in the created mask */
438 #define BIT_VEC64_ONES_MASK(idx) \
439                 (((uint64_t)0x1 << (((idx) & BIT_VEC64_ELEM_MASK) + 1)) - 1)
440 #define BIT_VEC64_ELEM_ONE_MASK ((uint64_t)(~0))
441
442 /*******************************************************/
443
444 /* Number of uint64_t elements in SGE mask array */
445 #define RX_SGE_MASK_LEN                 (NUM_RX_SGE / BIT_VEC64_ELEM_SZ)
446 #define RX_SGE_MASK_LEN_MASK            (RX_SGE_MASK_LEN - 1)
447 #define NEXT_SGE_MASK_ELEM(el)          (((el) + 1) & RX_SGE_MASK_LEN_MASK)
448
449 union host_hc_status_block {
450         /* pointer to fp status block e1x */
451         struct host_hc_status_block_e1x *e1x_sb;
452         /* pointer to fp status block e2 */
453         struct host_hc_status_block_e2  *e2_sb;
454 };
455
456 struct bnx2x_agg_info {
457         /*
458          * First aggregation buffer is a data buffer, the following - are pages.
459          * We will preallocate the data buffer for each aggregation when
460          * we open the interface and will replace the BD at the consumer
461          * with this one when we receive the TPA_START CQE in order to
462          * keep the Rx BD ring consistent.
463          */
464         struct sw_rx_bd         first_buf;
465         uint8_t                 tpa_state;
466 #define BNX2X_TPA_START                 1
467 #define BNX2X_TPA_STOP                  2
468 #define BNX2X_TPA_ERROR                 3
469         uint8_t                 placement_offset;
470         uint16_t                        parsing_flags;
471         uint16_t                        vlan_tag;
472         uint16_t                        len_on_bd;
473         uint32_t                        rxhash;
474         enum pkt_hash_types     rxhash_type;
475         uint16_t                        gro_size;
476         uint16_t                        full_page;
477 };
478
479 #define Q_STATS_OFFSET32(stat_name) \
480                         (offsetof(struct bnx2x_eth_q_stats, stat_name) / 4)
481
482 struct bnx2x_fp_txdata {
483
484         struct sw_tx_bd         *tx_buf_ring;
485
486         union eth_tx_bd_types   *tx_desc_ring;
487         dma_addr_t              tx_desc_mapping;
488
489         uint32_t                        cid;
490
491         union db_prod           tx_db;
492
493         uint16_t                        tx_pkt_prod;
494         uint16_t                        tx_pkt_cons;
495         uint16_t                        tx_bd_prod;
496         uint16_t                        tx_bd_cons;
497
498         unsigned long           tx_pkt;
499
500         __le16                  *tx_cons_sb;
501
502         int                     txq_index;
503         struct bnx2x_fastpath   *parent_fp;
504         int                     tx_ring_size;
505 };
506
507 enum bnx2x_tpa_mode_t {
508         TPA_MODE_LRO,
509         TPA_MODE_GRO
510 };
511
512 struct bnx2x_fastpath {
513         struct bnx2x            *bp; /* parent */
514
515         struct napi_struct      napi;
516
517 #ifdef CONFIG_NET_RX_BUSY_POLL
518         unsigned int state;
519 #define BNX2X_FP_STATE_IDLE                   0
520 #define BNX2X_FP_STATE_NAPI             (1 << 0)    /* NAPI owns this FP */
521 #define BNX2X_FP_STATE_POLL             (1 << 1)    /* poll owns this FP */
522 #define BNX2X_FP_STATE_DISABLED         (1 << 2)
523 #define BNX2X_FP_STATE_NAPI_YIELD       (1 << 3)    /* NAPI yielded this FP */
524 #define BNX2X_FP_STATE_POLL_YIELD       (1 << 4)    /* poll yielded this FP */
525 #define BNX2X_FP_OWNED  (BNX2X_FP_STATE_NAPI | BNX2X_FP_STATE_POLL)
526 #define BNX2X_FP_YIELD  (BNX2X_FP_STATE_NAPI_YIELD | BNX2X_FP_STATE_POLL_YIELD)
527 #define BNX2X_FP_LOCKED (BNX2X_FP_OWNED | BNX2X_FP_STATE_DISABLED)
528 #define BNX2X_FP_USER_PEND (BNX2X_FP_STATE_POLL | BNX2X_FP_STATE_POLL_YIELD)
529         /* protect state */
530         spinlock_t lock;
531 #endif /* CONFIG_NET_RX_BUSY_POLL */
532
533         union host_hc_status_block      status_blk;
534         /* chip independent shortcuts into sb structure */
535         __le16                  *sb_index_values;
536         __le16                  *sb_running_index;
537         /* chip independent shortcut into rx_prods_offset memory */
538         uint32_t                        ustorm_rx_prods_offset;
539
540         uint32_t                        rx_buf_size;
541         uint32_t                        rx_frag_size; /* 0 if kmalloced(), or rx_buf_size + NET_SKB_PAD */
542         dma_addr_t              status_blk_mapping;
543
544         enum bnx2x_tpa_mode_t   mode;
545
546         uint8_t                 max_cos; /* actual number of active tx coses */
547         struct bnx2x_fp_txdata  *txdata_ptr[BNX2X_MULTI_TX_COS];
548
549         struct sw_rx_bd         *rx_buf_ring;   /* BDs mappings ring */
550         struct sw_rx_page       *rx_page_ring;  /* SGE pages mappings ring */
551
552         struct eth_rx_bd        *rx_desc_ring;
553         dma_addr_t              rx_desc_mapping;
554
555         union eth_rx_cqe        *rx_comp_ring;
556         dma_addr_t              rx_comp_mapping;
557
558         /* SGE ring */
559         struct eth_rx_sge       *rx_sge_ring;
560         dma_addr_t              rx_sge_mapping;
561
562         uint64_t                        sge_mask[RX_SGE_MASK_LEN];
563
564         uint32_t                        cid;
565
566         __le16                  fp_hc_idx;
567
568         uint8_t                 index;          /* number in fp array */
569         uint8_t                 rx_queue;       /* index for skb_record */
570         uint8_t                 cl_id;          /* eth client id */
571         uint8_t                 cl_qzone_id;
572         uint8_t                 fw_sb_id;       /* status block number in FW */
573         uint8_t                 igu_sb_id;      /* status block number in HW */
574
575         uint16_t                        rx_bd_prod;
576         uint16_t                        rx_bd_cons;
577         uint16_t                        rx_comp_prod;
578         uint16_t                        rx_comp_cons;
579         uint16_t                        rx_sge_prod;
580         /* The last maximal completed SGE */
581         uint16_t                        last_max_sge;
582         __le16                  *rx_cons_sb;
583         unsigned long           rx_pkt,
584                                 rx_calls;
585
586         /* TPA related */
587         struct bnx2x_agg_info   *tpa_info;
588         uint8_t                 disable_tpa;
589 #ifdef BNX2X_STOP_ON_ERROR
590         uint64_t                        tpa_queue_used;
591 #endif
592         /* The size is calculated using the following:
593              sizeof name field from netdev structure +
594              4 ('-Xx-' string) +
595              4 (for the digits and to make it DWORD aligned) */
596 #define FP_NAME_SIZE            (sizeof(((struct ether *)0)->name) + 8)
597         char                    name[FP_NAME_SIZE];
598 };
599
600 #define bnx2x_fp(bp, nr, var)   ((bp)->fp[(nr)].var)
601 #define bnx2x_sp_obj(bp, fp)    ((bp)->sp_objs[(fp)->index])
602 #define bnx2x_fp_stats(bp, fp)  (&((bp)->fp_stats[(fp)->index]))
603 #define bnx2x_fp_qstats(bp, fp) (&((bp)->fp_stats[(fp)->index].eth_q_stats))
604
605 #ifdef CONFIG_NET_RX_BUSY_POLL
606 static inline void bnx2x_fp_init_lock(struct bnx2x_fastpath *fp)
607 {
608         spinlock_init_irqsave(&fp->lock);
609         fp->state = BNX2X_FP_STATE_IDLE;
610 }
611
612 /* called from the device poll routine to get ownership of a FP */
613 static inline bool bnx2x_fp_lock_napi(struct bnx2x_fastpath *fp)
614 {
615         bool rc = true;
616
617         spin_lock(&fp->lock);
618         if (fp->state & BNX2X_FP_LOCKED) {
619                 warn_on(fp->state & BNX2X_FP_STATE_NAPI);
620                 fp->state |= BNX2X_FP_STATE_NAPI_YIELD;
621                 rc = false;
622         } else {
623                 /* we don't care if someone yielded */
624                 fp->state = BNX2X_FP_STATE_NAPI;
625         }
626         spin_unlock(&fp->lock);
627         return rc;
628 }
629
630 /* returns true is someone tried to get the FP while napi had it */
631 static inline bool bnx2x_fp_unlock_napi(struct bnx2x_fastpath *fp)
632 {
633         bool rc = false;
634
635         spin_lock(&fp->lock);
636         warn_on(fp->state &
637                 (BNX2X_FP_STATE_POLL | BNX2X_FP_STATE_NAPI_YIELD));
638
639         if (fp->state & BNX2X_FP_STATE_POLL_YIELD)
640                 rc = true;
641
642         /* state ==> idle, unless currently disabled */
643         fp->state &= BNX2X_FP_STATE_DISABLED;
644         spin_unlock(&fp->lock);
645         return rc;
646 }
647
648 /* called from bnx2x_low_latency_poll() */
649 static inline bool bnx2x_fp_lock_poll(struct bnx2x_fastpath *fp)
650 {
651         bool rc = true;
652
653         spin_lock(&fp->lock);
654         if ((fp->state & BNX2X_FP_LOCKED)) {
655                 fp->state |= BNX2X_FP_STATE_POLL_YIELD;
656                 rc = false;
657         } else {
658                 /* preserve yield marks */
659                 fp->state |= BNX2X_FP_STATE_POLL;
660         }
661         spin_unlock(&fp->lock);
662         return rc;
663 }
664
665 /* returns true if someone tried to get the FP while it was locked */
666 static inline bool bnx2x_fp_unlock_poll(struct bnx2x_fastpath *fp)
667 {
668         bool rc = false;
669
670         spin_lock(&fp->lock);
671         warn_on(fp->state & BNX2X_FP_STATE_NAPI);
672
673         if (fp->state & BNX2X_FP_STATE_POLL_YIELD)
674                 rc = true;
675
676         /* state ==> idle, unless currently disabled */
677         fp->state &= BNX2X_FP_STATE_DISABLED;
678         spin_unlock(&fp->lock);
679         return rc;
680 }
681
682 /* true if a socket is polling, even if it did not get the lock */
683 static inline bool bnx2x_fp_ll_polling(struct bnx2x_fastpath *fp)
684 {
685         warn_on(!(fp->state & BNX2X_FP_OWNED));
686         return fp->state & BNX2X_FP_USER_PEND;
687 }
688
689 /* false if fp is currently owned */
690 static inline bool bnx2x_fp_ll_disable(struct bnx2x_fastpath *fp)
691 {
692         int rc = true;
693
694         spin_lock(&fp->lock);
695         if (fp->state & BNX2X_FP_OWNED)
696                 rc = false;
697         fp->state |= BNX2X_FP_STATE_DISABLED;
698         spin_unlock(&fp->lock);
699
700         return rc;
701 }
702 #else
703 static inline void bnx2x_fp_init_lock(struct bnx2x_fastpath *fp)
704 {
705 }
706
707 static inline bool bnx2x_fp_lock_napi(struct bnx2x_fastpath *fp)
708 {
709         return true;
710 }
711
712 static inline bool bnx2x_fp_unlock_napi(struct bnx2x_fastpath *fp)
713 {
714         return false;
715 }
716
717 static inline bool bnx2x_fp_lock_poll(struct bnx2x_fastpath *fp)
718 {
719         return false;
720 }
721
722 static inline bool bnx2x_fp_unlock_poll(struct bnx2x_fastpath *fp)
723 {
724         return false;
725 }
726
727 static inline bool bnx2x_fp_ll_polling(struct bnx2x_fastpath *fp)
728 {
729         return false;
730 }
731 static inline bool bnx2x_fp_ll_disable(struct bnx2x_fastpath *fp)
732 {
733         return true;
734 }
735 #endif /* CONFIG_NET_RX_BUSY_POLL */
736
737 /* Use 2500 as a mini-jumbo MTU for FCoE */
738 #define BNX2X_FCOE_MINI_JUMBO_MTU       2500
739
740 #define FCOE_IDX_OFFSET         0
741
742 #define FCOE_IDX(bp)            (BNX2X_NUM_NON_CNIC_QUEUES(bp) + \
743                                  FCOE_IDX_OFFSET)
744 #define bnx2x_fcoe_fp(bp)       (&bp->fp[FCOE_IDX(bp)])
745 #define bnx2x_fcoe(bp, var)     (bnx2x_fcoe_fp(bp)->var)
746 #define bnx2x_fcoe_inner_sp_obj(bp)     (&bp->sp_objs[FCOE_IDX(bp)])
747 #define bnx2x_fcoe_sp_obj(bp, var)      (bnx2x_fcoe_inner_sp_obj(bp)->var)
748 #define bnx2x_fcoe_tx(bp, var)  (bnx2x_fcoe_fp(bp)-> \
749                                                 txdata_ptr[FIRST_TX_COS_INDEX] \
750                                                 ->var)
751
752 #define IS_ETH_FP(fp)           ((fp)->index < BNX2X_NUM_ETH_QUEUES((fp)->bp))
753 #define IS_FCOE_FP(fp)          ((fp)->index == FCOE_IDX((fp)->bp))
754 #define IS_FCOE_IDX(idx)        ((idx) == FCOE_IDX(bp))
755
756 /* MC hsi */
757 #define MAX_FETCH_BD            13      /* HW max BDs per packet */
758 #define RX_COPY_THRESH          92
759
760 #define NUM_TX_RINGS            16
761 #define TX_DESC_CNT             (BCM_PAGE_SIZE / sizeof(union eth_tx_bd_types))
762 #define NEXT_PAGE_TX_DESC_CNT   1
763 #define MAX_TX_DESC_CNT         (TX_DESC_CNT - NEXT_PAGE_TX_DESC_CNT)
764 #define NUM_TX_BD               (TX_DESC_CNT * NUM_TX_RINGS)
765 #define MAX_TX_BD               (NUM_TX_BD - 1)
766 #define MAX_TX_AVAIL            (MAX_TX_DESC_CNT * NUM_TX_RINGS - 2)
767 #define NEXT_TX_IDX(x)          ((((x) & MAX_TX_DESC_CNT) == \
768                                   (MAX_TX_DESC_CNT - 1)) ? \
769                                         (x) + 1 + NEXT_PAGE_TX_DESC_CNT : \
770                                         (x) + 1)
771 #define TX_BD(x)                ((x) & MAX_TX_BD)
772 #define TX_BD_POFF(x)           ((x) & MAX_TX_DESC_CNT)
773
774 /* number of NEXT_PAGE descriptors may be required during placement */
775 #define NEXT_CNT_PER_TX_PKT(bds)        \
776                                 (((bds) + MAX_TX_DESC_CNT - 1) / \
777                                  MAX_TX_DESC_CNT * NEXT_PAGE_TX_DESC_CNT)
778 /* max BDs per tx packet w/o next_pages:
779  * START_BD             - describes packed
780  * START_BD(splitted)   - includes unpaged data segment for GSO
781  * PARSING_BD           - for TSO and CSUM data
782  * PARSING_BD2          - for encapsulation data
783  * Frag BDs             - describes pages for frags
784  */
785 #define BDS_PER_TX_PKT          4
786 #define MAX_BDS_PER_TX_PKT      (MAX_SKB_FRAGS + BDS_PER_TX_PKT)
787 /* max BDs per tx packet including next pages */
788 #define MAX_DESC_PER_TX_PKT     (MAX_BDS_PER_TX_PKT + \
789                                  NEXT_CNT_PER_TX_PKT(MAX_BDS_PER_TX_PKT))
790
791 /* The RX BD ring is special, each bd is 8 bytes but the last one is 16 */
792 #define NUM_RX_RINGS            8
793 #define RX_DESC_CNT             (BCM_PAGE_SIZE / sizeof(struct eth_rx_bd))
794 #define NEXT_PAGE_RX_DESC_CNT   2
795 #define MAX_RX_DESC_CNT         (RX_DESC_CNT - NEXT_PAGE_RX_DESC_CNT)
796 #define RX_DESC_MASK            (RX_DESC_CNT - 1)
797 #define NUM_RX_BD               (RX_DESC_CNT * NUM_RX_RINGS)
798 #define MAX_RX_BD               (NUM_RX_BD - 1)
799 #define MAX_RX_AVAIL            (MAX_RX_DESC_CNT * NUM_RX_RINGS - 2)
800
801 /* dropless fc calculations for BDs
802  *
803  * Number of BDs should as number of buffers in BRB:
804  * Low threshold takes into account NEXT_PAGE_RX_DESC_CNT
805  * "next" elements on each page
806  */
807 #define NUM_BD_REQ              BRB_SIZE(bp)
808 #define NUM_BD_PG_REQ           ((NUM_BD_REQ + MAX_RX_DESC_CNT - 1) / \
809                                               MAX_RX_DESC_CNT)
810 #define BD_TH_LO(bp)            (NUM_BD_REQ + \
811                                  NUM_BD_PG_REQ * NEXT_PAGE_RX_DESC_CNT + \
812                                  FW_DROP_LEVEL(bp))
813 #define BD_TH_HI(bp)            (BD_TH_LO(bp) + DROPLESS_FC_HEADROOM)
814
815 #define MIN_RX_AVAIL            ((bp)->dropless_fc ? BD_TH_HI(bp) + 128 : 128)
816
817 #define MIN_RX_SIZE_TPA_HW      (CHIP_IS_E1(bp) ? \
818                                         ETH_MIN_RX_CQES_WITH_TPA_E1 : \
819                                         ETH_MIN_RX_CQES_WITH_TPA_E1H_E2)
820 #define MIN_RX_SIZE_NONTPA_HW   ETH_MIN_RX_CQES_WITHOUT_TPA
821 #define MIN_RX_SIZE_TPA         (MAX_T(uint32_t, MIN_RX_SIZE_TPA_HW, MIN_RX_AVAIL))
822 #define MIN_RX_SIZE_NONTPA      (MAX_T(uint32_t, MIN_RX_SIZE_NONTPA_HW,\
823                                                                 MIN_RX_AVAIL))
824
825 #define NEXT_RX_IDX(x)          ((((x) & RX_DESC_MASK) == \
826                                   (MAX_RX_DESC_CNT - 1)) ? \
827                                         (x) + 1 + NEXT_PAGE_RX_DESC_CNT : \
828                                         (x) + 1)
829 #define RX_BD(x)                ((x) & MAX_RX_BD)
830
831 /*
832  * As long as CQE is X times bigger than BD entry we have to allocate X times
833  * more pages for CQ ring in order to keep it balanced with BD ring
834  */
835 #define CQE_BD_REL      (sizeof(union eth_rx_cqe) / sizeof(struct eth_rx_bd))
836 #define NUM_RCQ_RINGS           (NUM_RX_RINGS * CQE_BD_REL)
837 #define RCQ_DESC_CNT            (BCM_PAGE_SIZE / sizeof(union eth_rx_cqe))
838 #define NEXT_PAGE_RCQ_DESC_CNT  1
839 #define MAX_RCQ_DESC_CNT        (RCQ_DESC_CNT - NEXT_PAGE_RCQ_DESC_CNT)
840 #define NUM_RCQ_BD              (RCQ_DESC_CNT * NUM_RCQ_RINGS)
841 #define MAX_RCQ_BD              (NUM_RCQ_BD - 1)
842 #define MAX_RCQ_AVAIL           (MAX_RCQ_DESC_CNT * NUM_RCQ_RINGS - 2)
843 #define NEXT_RCQ_IDX(x)         ((((x) & MAX_RCQ_DESC_CNT) == \
844                                   (MAX_RCQ_DESC_CNT - 1)) ? \
845                                         (x) + 1 + NEXT_PAGE_RCQ_DESC_CNT : \
846                                         (x) + 1)
847 #define RCQ_BD(x)               ((x) & MAX_RCQ_BD)
848
849 /* dropless fc calculations for RCQs
850  *
851  * Number of RCQs should be as number of buffers in BRB:
852  * Low threshold takes into account NEXT_PAGE_RCQ_DESC_CNT
853  * "next" elements on each page
854  */
855 #define NUM_RCQ_REQ             BRB_SIZE(bp)
856 #define NUM_RCQ_PG_REQ          ((NUM_BD_REQ + MAX_RCQ_DESC_CNT - 1) / \
857                                               MAX_RCQ_DESC_CNT)
858 #define RCQ_TH_LO(bp)           (NUM_RCQ_REQ + \
859                                  NUM_RCQ_PG_REQ * NEXT_PAGE_RCQ_DESC_CNT + \
860                                  FW_DROP_LEVEL(bp))
861 #define RCQ_TH_HI(bp)           (RCQ_TH_LO(bp) + DROPLESS_FC_HEADROOM)
862
863 /* This is needed for determining of last_max */
864 #define SUB_S16(a, b)           (int16_t)((int16_t)(a) - (int16_t)(b))
865 #define SUB_S32(a, b)           (int32_t)((int32_t)(a) - (int32_t)(b))
866
867 #define BNX2X_SWCID_SHIFT       17
868 #define BNX2X_SWCID_MASK        ((0x1 << BNX2X_SWCID_SHIFT) - 1)
869
870 /* used on a CID received from the HW */
871 #define SW_CID(x)                       (le32_to_cpu(x) & BNX2X_SWCID_MASK)
872 #define CQE_CMD(x)                      (le32_to_cpu(x) >> \
873                                         COMMON_RAMROD_ETH_RX_CQE_CMD_ID_SHIFT)
874
875 #define BD_UNMAP_ADDR(bd)               HILO_U64(le32_to_cpu((bd)->addr_hi), \
876                                                  le32_to_cpu((bd)->addr_lo))
877 #define BD_UNMAP_LEN(bd)                (le16_to_cpu((bd)->nbytes))
878
879 #define BNX2X_DB_MIN_SHIFT              3       /* 8 bytes */
880 #define BNX2X_DB_SHIFT                  3       /* 8 bytes*/
881 #if (BNX2X_DB_SHIFT < BNX2X_DB_MIN_SHIFT)
882 #error "Min DB doorbell stride is 8"
883 #endif
884 #define DOORBELL(bp, cid, val) \
885         do { \
886                 write32((uint32_t)(val), bp->doorbells + (bp->db_size * (cid))); \
887         } while (0)
888
889 /* TX CSUM helpers */
890 #define SKB_CS_OFF(skb)         (offsetof(struct tcphdr, check) - \
891                                  skb->csum_offset)
892 #define SKB_CS(skb)             (*(uint16_t *)(skb_transport_header(skb) + \
893                                           skb->csum_offset))
894
895 #define pbd_tcp_flags(tcp_hdr)  (be32_to_cpu(tcp_flag_word(tcp_hdr))>>16 & 0xff)
896
897 #define XMIT_PLAIN              0
898 #define XMIT_CSUM_V4            (1 << 0)
899 #define XMIT_CSUM_V6            (1 << 1)
900 #define XMIT_CSUM_TCP           (1 << 2)
901 #define XMIT_GSO_V4             (1 << 3)
902 #define XMIT_GSO_V6             (1 << 4)
903 #define XMIT_CSUM_ENC_V4        (1 << 5)
904 #define XMIT_CSUM_ENC_V6        (1 << 6)
905 #define XMIT_GSO_ENC_V4         (1 << 7)
906 #define XMIT_GSO_ENC_V6         (1 << 8)
907
908 #define XMIT_CSUM_ENC           (XMIT_CSUM_ENC_V4 | XMIT_CSUM_ENC_V6)
909 #define XMIT_GSO_ENC            (XMIT_GSO_ENC_V4 | XMIT_GSO_ENC_V6)
910
911 #define XMIT_CSUM               (XMIT_CSUM_V4 | XMIT_CSUM_V6 | XMIT_CSUM_ENC)
912 #define XMIT_GSO                (XMIT_GSO_V4 | XMIT_GSO_V6 | XMIT_GSO_ENC)
913
914 /* stuff added to make the code fit 80Col */
915 #define CQE_TYPE(cqe_fp_flags)   ((cqe_fp_flags) & ETH_FAST_PATH_RX_CQE_TYPE)
916 #define CQE_TYPE_START(cqe_type) ((cqe_type) == RX_ETH_CQE_TYPE_ETH_START_AGG)
917 #define CQE_TYPE_STOP(cqe_type)  ((cqe_type) == RX_ETH_CQE_TYPE_ETH_STOP_AGG)
918 #define CQE_TYPE_SLOW(cqe_type)  ((cqe_type) == RX_ETH_CQE_TYPE_ETH_RAMROD)
919 #define CQE_TYPE_FAST(cqe_type)  ((cqe_type) == RX_ETH_CQE_TYPE_ETH_FASTPATH)
920
921 #define ETH_RX_ERROR_FALGS              ETH_FAST_PATH_RX_CQE_PHY_DECODE_ERR_FLG
922
923 #define BNX2X_PRS_FLAG_OVERETH_IPV4(flags) \
924                                 (((le16_to_cpu(flags) & \
925                                    PARSING_FLAGS_OVER_ETHERNET_PROTOCOL) >> \
926                                   PARSING_FLAGS_OVER_ETHERNET_PROTOCOL_SHIFT) \
927                                  == PRS_FLAG_OVERETH_IPV4)
928 #define BNX2X_RX_SUM_FIX(cqe) \
929         BNX2X_PRS_FLAG_OVERETH_IPV4(cqe->fast_path_cqe.pars_flags.flags)
930
931 #define FP_USB_FUNC_OFF \
932                         offsetof(struct cstorm_status_block_u, func)
933 #define FP_CSB_FUNC_OFF \
934                         offsetof(struct cstorm_status_block_c, func)
935
936 #define HC_INDEX_ETH_RX_CQ_CONS         1
937
938 #define HC_INDEX_OOO_TX_CQ_CONS         4
939
940 #define HC_INDEX_ETH_TX_CQ_CONS_COS0    5
941
942 #define HC_INDEX_ETH_TX_CQ_CONS_COS1    6
943
944 #define HC_INDEX_ETH_TX_CQ_CONS_COS2    7
945
946 #define HC_INDEX_ETH_FIRST_TX_CQ_CONS   HC_INDEX_ETH_TX_CQ_CONS_COS0
947
948 #define BNX2X_RX_SB_INDEX \
949         (&fp->sb_index_values[HC_INDEX_ETH_RX_CQ_CONS])
950
951 #define BNX2X_TX_SB_INDEX_BASE BNX2X_TX_SB_INDEX_COS0
952
953 #define BNX2X_TX_SB_INDEX_COS0 \
954         (&fp->sb_index_values[HC_INDEX_ETH_TX_CQ_CONS_COS0])
955
956 /* end of fast path */
957
958 /* common */
959
960 struct bnx2x_common {
961
962         uint32_t                        chip_id;
963 /* chip num:16-31, rev:12-15, metal:4-11, bond_id:0-3 */
964 #define CHIP_ID(bp)                     (bp->common.chip_id & 0xfffffff0)
965
966 #define CHIP_NUM(bp)                    (bp->common.chip_id >> 16)
967 #define CHIP_NUM_57710                  0x164e
968 #define CHIP_NUM_57711                  0x164f
969 #define CHIP_NUM_57711E                 0x1650
970 #define CHIP_NUM_57712                  0x1662
971 #define CHIP_NUM_57712_MF               0x1663
972 #define CHIP_NUM_57712_VF               0x166f
973 #define CHIP_NUM_57713                  0x1651
974 #define CHIP_NUM_57713E                 0x1652
975 #define CHIP_NUM_57800                  0x168a
976 #define CHIP_NUM_57800_MF               0x16a5
977 #define CHIP_NUM_57800_VF               0x16a9
978 #define CHIP_NUM_57810                  0x168e
979 #define CHIP_NUM_57810_MF               0x16ae
980 #define CHIP_NUM_57810_VF               0x16af
981 #define CHIP_NUM_57811                  0x163d
982 #define CHIP_NUM_57811_MF               0x163e
983 #define CHIP_NUM_57811_VF               0x163f
984 #define CHIP_NUM_57840_OBSOLETE         0x168d
985 #define CHIP_NUM_57840_MF_OBSOLETE      0x16ab
986 #define CHIP_NUM_57840_4_10             0x16a1
987 #define CHIP_NUM_57840_2_20             0x16a2
988 #define CHIP_NUM_57840_MF               0x16a4
989 #define CHIP_NUM_57840_VF               0x16ad
990 #define CHIP_IS_E1(bp)                  (CHIP_NUM(bp) == CHIP_NUM_57710)
991 #define CHIP_IS_57711(bp)               (CHIP_NUM(bp) == CHIP_NUM_57711)
992 #define CHIP_IS_57711E(bp)              (CHIP_NUM(bp) == CHIP_NUM_57711E)
993 #define CHIP_IS_57712(bp)               (CHIP_NUM(bp) == CHIP_NUM_57712)
994 #define CHIP_IS_57712_VF(bp)            (CHIP_NUM(bp) == CHIP_NUM_57712_VF)
995 #define CHIP_IS_57712_MF(bp)            (CHIP_NUM(bp) == CHIP_NUM_57712_MF)
996 #define CHIP_IS_57800(bp)               (CHIP_NUM(bp) == CHIP_NUM_57800)
997 #define CHIP_IS_57800_MF(bp)            (CHIP_NUM(bp) == CHIP_NUM_57800_MF)
998 #define CHIP_IS_57800_VF(bp)            (CHIP_NUM(bp) == CHIP_NUM_57800_VF)
999 #define CHIP_IS_57810(bp)               (CHIP_NUM(bp) == CHIP_NUM_57810)
1000 #define CHIP_IS_57810_MF(bp)            (CHIP_NUM(bp) == CHIP_NUM_57810_MF)
1001 #define CHIP_IS_57810_VF(bp)            (CHIP_NUM(bp) == CHIP_NUM_57810_VF)
1002 #define CHIP_IS_57811(bp)               (CHIP_NUM(bp) == CHIP_NUM_57811)
1003 #define CHIP_IS_57811_MF(bp)            (CHIP_NUM(bp) == CHIP_NUM_57811_MF)
1004 #define CHIP_IS_57811_VF(bp)            (CHIP_NUM(bp) == CHIP_NUM_57811_VF)
1005 #define CHIP_IS_57840(bp)               \
1006                 ((CHIP_NUM(bp) == CHIP_NUM_57840_4_10) || \
1007                  (CHIP_NUM(bp) == CHIP_NUM_57840_2_20) || \
1008                  (CHIP_NUM(bp) == CHIP_NUM_57840_OBSOLETE))
1009 #define CHIP_IS_57840_MF(bp)    ((CHIP_NUM(bp) == CHIP_NUM_57840_MF) || \
1010                                  (CHIP_NUM(bp) == CHIP_NUM_57840_MF_OBSOLETE))
1011 #define CHIP_IS_57840_VF(bp)            (CHIP_NUM(bp) == CHIP_NUM_57840_VF)
1012 #define CHIP_IS_E1H(bp)                 (CHIP_IS_57711(bp) || \
1013                                          CHIP_IS_57711E(bp))
1014 #define CHIP_IS_57811xx(bp)             (CHIP_IS_57811(bp) || \
1015                                          CHIP_IS_57811_MF(bp) || \
1016                                          CHIP_IS_57811_VF(bp))
1017 #define CHIP_IS_E2(bp)                  (CHIP_IS_57712(bp) || \
1018                                          CHIP_IS_57712_MF(bp) || \
1019                                          CHIP_IS_57712_VF(bp))
1020 #define CHIP_IS_E3(bp)                  (CHIP_IS_57800(bp) || \
1021                                          CHIP_IS_57800_MF(bp) || \
1022                                          CHIP_IS_57800_VF(bp) || \
1023                                          CHIP_IS_57810(bp) || \
1024                                          CHIP_IS_57810_MF(bp) || \
1025                                          CHIP_IS_57810_VF(bp) || \
1026                                          CHIP_IS_57811xx(bp) || \
1027                                          CHIP_IS_57840(bp) || \
1028                                          CHIP_IS_57840_MF(bp) || \
1029                                          CHIP_IS_57840_VF(bp))
1030 #define CHIP_IS_E1x(bp)                 (CHIP_IS_E1((bp)) || CHIP_IS_E1H((bp)))
1031 #define USES_WARPCORE(bp)               (CHIP_IS_E3(bp))
1032 #define IS_E1H_OFFSET                   (!CHIP_IS_E1(bp))
1033
1034 #define CHIP_REV_SHIFT                  12
1035 #define CHIP_REV_MASK                   (0xF << CHIP_REV_SHIFT)
1036 #define CHIP_REV_VAL(bp)                (bp->common.chip_id & CHIP_REV_MASK)
1037 #define CHIP_REV_Ax                     (0x0 << CHIP_REV_SHIFT)
1038 #define CHIP_REV_Bx                     (0x1 << CHIP_REV_SHIFT)
1039 /* assume maximum 5 revisions */
1040 #define CHIP_REV_IS_SLOW(bp)            (CHIP_REV_VAL(bp) > 0x00005000)
1041 /* Emul versions are A=>0xe, B=>0xc, C=>0xa, D=>8, E=>6 */
1042 #define CHIP_REV_IS_EMUL(bp)            ((CHIP_REV_IS_SLOW(bp)) && \
1043                                          !(CHIP_REV_VAL(bp) & 0x00001000))
1044 /* FPGA versions are A=>0xf, B=>0xd, C=>0xb, D=>9, E=>7 */
1045 #define CHIP_REV_IS_FPGA(bp)            ((CHIP_REV_IS_SLOW(bp)) && \
1046                                          (CHIP_REV_VAL(bp) & 0x00001000))
1047
1048 #define CHIP_TIME(bp)                   ((CHIP_REV_IS_EMUL(bp)) ? 2000 : \
1049                                         ((CHIP_REV_IS_FPGA(bp)) ? 200 : 1))
1050
1051 #define CHIP_METAL(bp)                  (bp->common.chip_id & 0x00000ff0)
1052 #define CHIP_BOND_ID(bp)                (bp->common.chip_id & 0x0000000f)
1053 #define CHIP_REV_SIM(bp)                (((CHIP_REV_MASK - CHIP_REV_VAL(bp)) >>\
1054                                            (CHIP_REV_SHIFT + 1)) \
1055                                                 << CHIP_REV_SHIFT)
1056 #define CHIP_REV(bp)                    (CHIP_REV_IS_SLOW(bp) ? \
1057                                                 CHIP_REV_SIM(bp) :\
1058                                                 CHIP_REV_VAL(bp))
1059 #define CHIP_IS_E3B0(bp)                (CHIP_IS_E3(bp) && \
1060                                          (CHIP_REV(bp) == CHIP_REV_Bx))
1061 #define CHIP_IS_E3A0(bp)                (CHIP_IS_E3(bp) && \
1062                                          (CHIP_REV(bp) == CHIP_REV_Ax))
1063 /* This define is used in two main places:
1064  * 1. In the early stages of nic_load, to know if to configure Parser / Searcher
1065  * to nic-only mode or to offload mode. Offload mode is configured if either the
1066  * chip is E1x (where MIC_MODE register is not applicable), or if cnic already
1067  * registered for this port (which means that the user wants storage services).
1068  * 2. During cnic-related load, to know if offload mode is already configured in
1069  * the HW or needs to be configured.
1070  * Since the transition from nic-mode to offload-mode in HW causes traffic
1071  * corruption, nic-mode is configured only in ports on which storage services
1072  * where never requested.
1073  */
1074 #define CONFIGURE_NIC_MODE(bp)          (!CHIP_IS_E1x(bp) && !CNIC_ENABLED(bp))
1075
1076         int                     flash_size;
1077 #define BNX2X_NVRAM_1MB_SIZE                    0x20000 /* 1M bit in bytes */
1078 #define BNX2X_NVRAM_TIMEOUT_COUNT               30000
1079 #define BNX2X_NVRAM_PAGE_SIZE                   256
1080
1081         uint32_t                        shmem_base;
1082         uint32_t                        shmem2_base;
1083         uint32_t                        mf_cfg_base;
1084         uint32_t                        mf2_cfg_base;
1085
1086         uint32_t                        hw_config;
1087
1088         uint32_t                        bc_ver;
1089
1090         uint8_t                 int_block;
1091 #define INT_BLOCK_HC                    0
1092 #define INT_BLOCK_IGU                   1
1093 #define INT_BLOCK_MODE_NORMAL           0
1094 #define INT_BLOCK_MODE_BW_COMP          2
1095 #define CHIP_INT_MODE_IS_NBC(bp)                \
1096                         (!CHIP_IS_E1x(bp) &&    \
1097                         !((bp)->common.int_block & INT_BLOCK_MODE_BW_COMP))
1098 #define CHIP_INT_MODE_IS_BC(bp) (!CHIP_INT_MODE_IS_NBC(bp))
1099
1100         uint8_t                 chip_port_mode;
1101 #define CHIP_4_PORT_MODE                        0x0
1102 #define CHIP_2_PORT_MODE                        0x1
1103 #define CHIP_PORT_MODE_NONE                     0x2
1104 #define CHIP_MODE(bp)                   (bp->common.chip_port_mode)
1105 #define CHIP_MODE_IS_4_PORT(bp) (CHIP_MODE(bp) == CHIP_4_PORT_MODE)
1106
1107         uint32_t                        boot_mode;
1108 };
1109
1110 /* IGU MSIX STATISTICS on 57712: 64 for VFs; 4 for PFs; 4 for Attentions */
1111 #define BNX2X_IGU_STAS_MSG_VF_CNT 64
1112 #define BNX2X_IGU_STAS_MSG_PF_CNT 4
1113
1114 #define MAX_IGU_ATTN_ACK_TO       100
1115 /* end of common */
1116
1117 /* port */
1118
1119 struct bnx2x_port {
1120         uint32_t                        pmf;
1121
1122         uint32_t                        link_config[LINK_CONFIG_SIZE];
1123
1124         uint32_t                        supported[LINK_CONFIG_SIZE];
1125 /* link settings - missing defines */
1126 #define SUPPORTED_2500baseX_Full        (1 << 15)
1127
1128         uint32_t                        advertising[LINK_CONFIG_SIZE];
1129 /* link settings - missing defines */
1130 #define ADVERTISED_2500baseX_Full       (1 << 15)
1131
1132         uint32_t                        phy_addr;
1133
1134         /* used to synchronize phy accesses */
1135         qlock_t         phy_mutex;
1136
1137         uint32_t                        port_stx;
1138
1139         struct nig_stats        old_nig_stats;
1140 };
1141
1142 /* end of port */
1143
1144 #define STATS_OFFSET32(stat_name) \
1145                         (offsetof(struct bnx2x_eth_stats, stat_name) / 4)
1146
1147 /* slow path */
1148 #define BNX2X_MAX_NUM_OF_VFS    64
1149 #define BNX2X_VF_CID_WND        4 /* log num of queues per VF. HW config. */
1150 #define BNX2X_CIDS_PER_VF       (1 << BNX2X_VF_CID_WND)
1151
1152 /* We need to reserve doorbell addresses for all VF and queue combinations */
1153 #define BNX2X_VF_CIDS           (BNX2X_MAX_NUM_OF_VFS * BNX2X_CIDS_PER_VF)
1154
1155 /* The doorbell is configured to have the same number of CIDs for PFs and for
1156  * VFs. For this reason the PF CID zone is as large as the VF zone.
1157  */
1158 #define BNX2X_FIRST_VF_CID      BNX2X_VF_CIDS
1159 #define BNX2X_MAX_NUM_VF_QUEUES 64
1160 #define BNX2X_VF_ID_INVALID     0xFF
1161
1162 /* the number of VF CIDS multiplied by the amount of bytes reserved for each
1163  * cid must not exceed the size of the VF doorbell
1164  */
1165 #define BNX2X_VF_BAR_SIZE       512
1166 #if (BNX2X_VF_BAR_SIZE < BNX2X_CIDS_PER_VF * (1 << BNX2X_DB_SHIFT))
1167 #error "VF doorbell bar size is 512"
1168 #endif
1169
1170 /*
1171  * The total number of L2 queues, MSIX vectors and HW contexts (CIDs) is
1172  * control by the number of fast-path status blocks supported by the
1173  * device (HW/FW). Each fast-path status block (FP-SB) aka non-default
1174  * status block represents an independent interrupts context that can
1175  * serve a regular L2 networking queue. However special L2 queues such
1176  * as the FCoE queue do not require a FP-SB and other components like
1177  * the CNIC may consume FP-SB reducing the number of possible L2 queues
1178  *
1179  * If the maximum number of FP-SB available is X then:
1180  * a. If CNIC is supported it consumes 1 FP-SB thus the max number of
1181  *    regular L2 queues is Y=X-1
1182  * b. In MF mode the actual number of L2 queues is Y= (X-1/MF_factor)
1183  * c. If the FCoE L2 queue is supported the actual number of L2 queues
1184  *    is Y+1
1185  * d. The number of irqs (MSIX vectors) is either Y+1 (one extra for
1186  *    slow-path interrupts) or Y+2 if CNIC is supported (one additional
1187  *    FP interrupt context for the CNIC).
1188  * e. The number of HW context (CID count) is always X or X+1 if FCoE
1189  *    L2 queue is supported. The cid for the FCoE L2 queue is always X.
1190  */
1191
1192 /* fast-path interrupt contexts E1x */
1193 #define FP_SB_MAX_E1x           16
1194 /* fast-path interrupt contexts E2 */
1195 #define FP_SB_MAX_E2            HC_SB_MAX_SB_E2
1196
1197 union cdu_context {
1198         struct eth_context eth;
1199         char pad[1024];
1200 };
1201
1202 /* CDU host DB constants */
1203 #define CDU_ILT_PAGE_SZ_HW      2
1204 #define CDU_ILT_PAGE_SZ         (8192 << CDU_ILT_PAGE_SZ_HW) /* 32K */
1205 #define ILT_PAGE_CIDS           (CDU_ILT_PAGE_SZ / sizeof(union cdu_context))
1206
1207 #define CNIC_ISCSI_CID_MAX      256
1208 #define CNIC_FCOE_CID_MAX       2048
1209 #define CNIC_CID_MAX            (CNIC_ISCSI_CID_MAX + CNIC_FCOE_CID_MAX)
1210 #define CNIC_ILT_LINES          DIV_ROUND_UP(CNIC_CID_MAX, ILT_PAGE_CIDS)
1211
1212 #define QM_ILT_PAGE_SZ_HW       0
1213 #define QM_ILT_PAGE_SZ          (4096 << QM_ILT_PAGE_SZ_HW) /* 4K */
1214 #define QM_CID_ROUND            1024
1215
1216 /* TM (timers) host DB constants */
1217 #define TM_ILT_PAGE_SZ_HW       0
1218 #define TM_ILT_PAGE_SZ          (4096 << TM_ILT_PAGE_SZ_HW) /* 4K */
1219 #define TM_CONN_NUM             (BNX2X_FIRST_VF_CID + \
1220                                  BNX2X_VF_CIDS + \
1221                                  CNIC_ISCSI_CID_MAX)
1222 #define TM_ILT_SZ               (8 * TM_CONN_NUM)
1223 #define TM_ILT_LINES            DIV_ROUND_UP(TM_ILT_SZ, TM_ILT_PAGE_SZ)
1224
1225 /* SRC (Searcher) host DB constants */
1226 #define SRC_ILT_PAGE_SZ_HW      0
1227 #define SRC_ILT_PAGE_SZ         (4096 << SRC_ILT_PAGE_SZ_HW) /* 4K */
1228 #define SRC_HASH_BITS           10
1229 #define SRC_CONN_NUM            (1 << SRC_HASH_BITS) /* 1024 */
1230 #define SRC_ILT_SZ              (sizeof(struct src_ent) * SRC_CONN_NUM)
1231 #define SRC_T2_SZ               SRC_ILT_SZ
1232 #define SRC_ILT_LINES           DIV_ROUND_UP(SRC_ILT_SZ, SRC_ILT_PAGE_SZ)
1233
1234 #define MAX_DMAE_C              8
1235
1236 /* DMA memory not used in fastpath */
1237 struct bnx2x_slowpath {
1238         union {
1239                 struct mac_configuration_cmd            e1x;
1240                 struct eth_classify_rules_ramrod_data   e2;
1241         } mac_rdata;
1242
1243         union {
1244                 struct tstorm_eth_mac_filter_config     e1x;
1245                 struct eth_filter_rules_ramrod_data     e2;
1246         } rx_mode_rdata;
1247
1248         union {
1249                 struct mac_configuration_cmd            e1;
1250                 struct eth_multicast_rules_ramrod_data  e2;
1251         } mcast_rdata;
1252
1253         struct eth_rss_update_ramrod_data       rss_rdata;
1254
1255         /* Queue State related ramrods are always sent under rtnl_lock */
1256         union {
1257                 struct client_init_ramrod_data  init_data;
1258                 struct client_update_ramrod_data update_data;
1259                 struct tpa_update_ramrod_data tpa_data;
1260         } q_rdata;
1261
1262         union {
1263                 struct function_start_data      func_start;
1264                 /* pfc configuration for DCBX ramrod */
1265                 struct flow_control_configuration pfc_config;
1266         } func_rdata;
1267
1268         /* afex ramrod can not be a part of func_rdata union because these
1269          * events might arrive in parallel to other events from func_rdata.
1270          * Therefore, if they would have been defined in the same union,
1271          * data can get corrupted.
1272          */
1273         union {
1274                 struct afex_vif_list_ramrod_data        viflist_data;
1275                 struct function_update_data             func_update;
1276         } func_afex_rdata;
1277
1278         /* used by dmae command executer */
1279         struct dmae_command             dmae[MAX_DMAE_C];
1280
1281         uint32_t                                stats_comp;
1282         union mac_stats                 mac_stats;
1283         struct nig_stats                nig_stats;
1284         struct host_port_stats          port_stats;
1285         struct host_func_stats          func_stats;
1286
1287         uint32_t                                wb_comp;
1288         uint32_t                                wb_data[4];
1289
1290         union drv_info_to_mcp           drv_info_to_mcp;
1291 };
1292
1293 #define bnx2x_sp(bp, var)               (&bp->slowpath->var)
1294 #define bnx2x_sp_mapping(bp, var) \
1295                 (bp->slowpath_mapping + offsetof(struct bnx2x_slowpath, var))
1296
1297 /* attn group wiring */
1298 #define MAX_DYNAMIC_ATTN_GRPS           8
1299
1300 struct attn_route {
1301         uint32_t sig[5];
1302 };
1303
1304 struct iro {
1305         uint32_t base;
1306         uint16_t m1;
1307         uint16_t m2;
1308         uint16_t m3;
1309         uint16_t size;
1310 };
1311
1312 struct hw_context {
1313         union cdu_context *vcxt;
1314         dma_addr_t cxt_mapping;
1315         size_t size;
1316 };
1317
1318 /* forward */
1319 struct bnx2x_ilt;
1320
1321 struct bnx2x_vfdb;
1322
1323 enum bnx2x_recovery_state {
1324         BNX2X_RECOVERY_DONE,
1325         BNX2X_RECOVERY_INIT,
1326         BNX2X_RECOVERY_WAIT,
1327         BNX2X_RECOVERY_FAILED,
1328         BNX2X_RECOVERY_NIC_LOADING
1329 };
1330
1331 /*
1332  * Event queue (EQ or event ring) MC hsi
1333  * NUM_EQ_PAGES and EQ_DESC_CNT_PAGE must be power of 2
1334  */
1335 #define NUM_EQ_PAGES            1
1336 #define EQ_DESC_CNT_PAGE        (BCM_PAGE_SIZE / sizeof(union event_ring_elem))
1337 #define EQ_DESC_MAX_PAGE        (EQ_DESC_CNT_PAGE - 1)
1338 #define NUM_EQ_DESC             (EQ_DESC_CNT_PAGE * NUM_EQ_PAGES)
1339 #define EQ_DESC_MASK            (NUM_EQ_DESC - 1)
1340 #define MAX_EQ_AVAIL            (EQ_DESC_MAX_PAGE * NUM_EQ_PAGES - 2)
1341
1342 /* depends on EQ_DESC_CNT_PAGE being a power of 2 */
1343 #define NEXT_EQ_IDX(x)          ((((x) & EQ_DESC_MAX_PAGE) == \
1344                                   (EQ_DESC_MAX_PAGE - 1)) ? (x) + 2 : (x) + 1)
1345
1346 /* depends on the above and on NUM_EQ_PAGES being a power of 2 */
1347 #define EQ_DESC(x)              ((x) & EQ_DESC_MASK)
1348
1349 #define BNX2X_EQ_INDEX \
1350         (&bp->def_status_blk->sp_sb.\
1351         index_values[HC_SP_INDEX_EQ_CONS])
1352
1353 /* This is a data that will be used to create a link report message.
1354  * We will keep the data used for the last link report in order
1355  * to prevent reporting the same link parameters twice.
1356  */
1357 struct bnx2x_link_report_data {
1358         uint16_t line_speed;                    /* Effective line speed */
1359         unsigned long link_report_flags;/* BNX2X_LINK_REPORT_XXX flags */
1360 };
1361
1362 enum {
1363         BNX2X_LINK_REPORT_FD,           /* Full DUPLEX */
1364         BNX2X_LINK_REPORT_LINK_DOWN,
1365         BNX2X_LINK_REPORT_RX_FC_ON,
1366         BNX2X_LINK_REPORT_TX_FC_ON,
1367 };
1368
1369 enum {
1370         BNX2X_PORT_QUERY_IDX,
1371         BNX2X_PF_QUERY_IDX,
1372         BNX2X_FCOE_QUERY_IDX,
1373         BNX2X_FIRST_QUEUE_QUERY_IDX,
1374 };
1375
1376 struct bnx2x_fw_stats_req {
1377         struct stats_query_header hdr;
1378         struct stats_query_entry query[FP_SB_MAX_E1x+
1379                 BNX2X_FIRST_QUEUE_QUERY_IDX];
1380 };
1381
1382 struct bnx2x_fw_stats_data {
1383         struct stats_counter            storm_counters;
1384         struct per_port_stats           port;
1385         struct per_pf_stats             pf;
1386         struct fcoe_statistics_params   fcoe;
1387         struct per_queue_stats          queue_stats[1];
1388 };
1389
1390 /* Public slow path states */
1391 enum sp_rtnl_flag {
1392         BNX2X_SP_RTNL_SETUP_TC,
1393         BNX2X_SP_RTNL_TX_TIMEOUT,
1394         BNX2X_SP_RTNL_FAN_FAILURE,
1395         BNX2X_SP_RTNL_AFEX_F_UPDATE,
1396         BNX2X_SP_RTNL_ENABLE_SRIOV,
1397         BNX2X_SP_RTNL_VFPF_MCAST,
1398         BNX2X_SP_RTNL_VFPF_CHANNEL_DOWN,
1399         BNX2X_SP_RTNL_RX_MODE,
1400         BNX2X_SP_RTNL_HYPERVISOR_VLAN,
1401         BNX2X_SP_RTNL_TX_STOP,
1402         BNX2X_SP_RTNL_GET_DRV_VERSION,
1403 };
1404
1405 enum bnx2x_iov_flag {
1406         BNX2X_IOV_HANDLE_VF_MSG,
1407         BNX2X_IOV_HANDLE_FLR,
1408 };
1409
1410 struct bnx2x_prev_path_list {
1411         struct list_head list;
1412         uint8_t bus;
1413         uint8_t slot;
1414         uint8_t path;
1415         uint8_t aer;
1416         uint8_t undi;
1417 };
1418
1419 struct bnx2x_sp_objs {
1420         /* MACs object */
1421         struct bnx2x_vlan_mac_obj mac_obj;
1422
1423         /* Queue State object */
1424         struct bnx2x_queue_sp_obj q_obj;
1425 };
1426
1427 struct bnx2x_fp_stats {
1428         struct tstorm_per_queue_stats old_tclient;
1429         struct ustorm_per_queue_stats old_uclient;
1430         struct xstorm_per_queue_stats old_xclient;
1431         struct bnx2x_eth_q_stats eth_q_stats;
1432         struct bnx2x_eth_q_stats_old eth_q_stats_old;
1433 };
1434
1435 enum {
1436         SUB_MF_MODE_UNKNOWN = 0,
1437         SUB_MF_MODE_UFP,
1438         SUB_MF_MODE_NPAR1_DOT_5,
1439 };
1440
1441 struct bnx2x {
1442 /* COMPAT GARBAGE */
1443         struct pci_device                       *pcidev;
1444         struct ether                            *edev;
1445         TAILQ_ENTRY(bnx2x)                      link9ns;
1446         const struct pci_device_id      *pci_id;                        /* for navigating pci/pnp */
1447
1448         /* These are in Linux's net_device */
1449         void                                            *mem_start;
1450         void                                            *mem_end;
1451         void                                            *base_addr;
1452
1453         /* e.g. */
1454         bool                                            active;
1455         void                                            *mmio;
1456         spinlock_t                                      imlock;                         /* interrupt mask lock */
1457         spinlock_t                                      tlock;                          /* transmit lock */
1458         qlock_t                                         slock;                          /* stats */
1459         qlock_t                                         alock;                          /* attach */
1460         struct rendez                           rrendez;                        /* rproc rendez */
1461 #define Nstatistics 2
1462         unsigned int                            statistics[Nstatistics];
1463
1464         /* Fields used in the tx and intr/napi performance paths
1465          * are grouped together in the beginning of the structure
1466          */
1467         struct bnx2x_fastpath   *fp;
1468         struct bnx2x_sp_objs    *sp_objs;
1469         struct bnx2x_fp_stats   *fp_stats;
1470         struct bnx2x_fp_txdata  *bnx2x_txq;
1471         void __iomem            *regview;
1472         void __iomem            *doorbells;
1473         uint16_t                        db_size;
1474
1475         uint8_t                 pf_num; /* absolute PF number */
1476         uint8_t                 pfid;   /* per-path PF number */
1477         int                     base_fw_ndsb; /**/
1478 #define BP_PATH(bp)                     (CHIP_IS_E1x(bp) ? 0 : (bp->pf_num & 1))
1479 #define BP_PORT(bp)                     (bp->pfid & 1)
1480 #define BP_FUNC(bp)                     (bp->pfid)
1481 #define BP_ABS_FUNC(bp)                 (bp->pf_num)
1482 #define BP_VN(bp)                       ((bp)->pfid >> 1)
1483 #define BP_MAX_VN_NUM(bp)               (CHIP_MODE_IS_4_PORT(bp) ? 2 : 4)
1484 #define BP_L_ID(bp)                     (BP_VN(bp) << 2)
1485 #define BP_FW_MB_IDX_VN(bp, vn)         (BP_PORT(bp) +\
1486           (vn) * ((CHIP_IS_E1x(bp) || (CHIP_MODE_IS_4_PORT(bp))) ? 2  : 1))
1487 #define BP_FW_MB_IDX(bp)                BP_FW_MB_IDX_VN(bp, BP_VN(bp))
1488
1489 #ifdef CONFIG_BNX2X_SRIOV
1490         /* protects vf2pf mailbox from simultaneous access */
1491         qlock_t         vf2pf_mutex;
1492         /* vf pf channel mailbox contains request and response buffers */
1493         struct bnx2x_vf_mbx_msg *vf2pf_mbox;
1494         dma_addr_t              vf2pf_mbox_mapping;
1495
1496         /* we set aside a copy of the acquire response */
1497         struct pfvf_acquire_resp_tlv acquire_resp;
1498
1499         /* bulletin board for messages from pf to vf */
1500         union pf_vf_bulletin   *pf2vf_bulletin;
1501         dma_addr_t              pf2vf_bulletin_mapping;
1502
1503         union pf_vf_bulletin            shadow_bulletin;
1504         struct pf_vf_bulletin_content   old_bulletin;
1505
1506         uint16_t requested_nr_virtfn;
1507 #endif /* CONFIG_BNX2X_SRIOV */
1508
1509         struct ether    *dev;
1510         struct pci_device               *pdev;
1511
1512         const struct iro        *iro_arr;
1513 #define IRO (bp->iro_arr)
1514
1515         enum bnx2x_recovery_state recovery_state;
1516         int                     is_leader;
1517         struct msix_entry       *msix_table;
1518
1519         int                     tx_ring_size;
1520
1521 /* L2 header size + 2*VLANs (8 bytes) + LLC SNAP (8 bytes) */
1522 #define ETH_OVREHEAD            (ETHERHDRSIZE + 8 + 8)
1523 #define ETH_MIN_PACKET_SIZE             60
1524 #define ETH_MAX_PACKET_SIZE             1500
1525 #define ETH_MAX_JUMBO_PACKET_SIZE       9600
1526 /* TCP with Timestamp Option (32) + IPv6 (40) */
1527 #define ETH_MAX_TPA_HEADER_SIZE         72
1528
1529         /* Max supported alignment is 256 (8 shift)
1530          * minimal alignment shift 6 is optimal for 57xxx HW performance
1531          */
1532 #define BNX2X_RX_ALIGN_SHIFT            MAX(6, MIN(8, L1_CACHE_SHIFT))
1533
1534         /* FW uses 2 Cache lines Alignment for start packet and size
1535          *
1536          * We assume skb_build() uses sizeof(struct skb_shared_info) bytes
1537          * at the end of skb->data, to avoid wasting a full cache line.
1538          * This reduces memory use (skb->truesize).
1539          */
1540 #define BNX2X_FW_RX_ALIGN_START (1UL << BNX2X_RX_ALIGN_SHIFT)
1541
1542 #define BNX2X_FW_RX_ALIGN_END                                   \
1543         MAX_T(uint64_t, 1UL << BNX2X_RX_ALIGN_SHIFT,                    \
1544             SKB_DATA_ALIGN(sizeof(struct skb_shared_info)))
1545
1546 #define BNX2X_PXP_DRAM_ALIGN            (BNX2X_RX_ALIGN_SHIFT - 5)
1547
1548         struct host_sp_status_block *def_status_blk;
1549 #define DEF_SB_IGU_ID                   16
1550 #define DEF_SB_ID                       HC_SP_SB_ID
1551         __le16                  def_idx;
1552         __le16                  def_att_idx;
1553         uint32_t                        attn_state;
1554         struct attn_route       attn_group[MAX_DYNAMIC_ATTN_GRPS];
1555
1556         /* slow path ring */
1557         struct eth_spe          *spq;
1558         dma_addr_t              spq_mapping;
1559         uint16_t                        spq_prod_idx;
1560         struct eth_spe          *spq_prod_bd;
1561         struct eth_spe          *spq_last_bd;
1562         __le16                  *dsb_sp_prod;
1563         atomic_t                cq_spq_left; /* ETH_XXX ramrods credit */
1564         /* used to synchronize spq accesses */
1565         spinlock_t              spq_lock;
1566
1567         /* event queue */
1568         union event_ring_elem   *eq_ring;
1569         dma_addr_t              eq_mapping;
1570         uint16_t                        eq_prod;
1571         uint16_t                        eq_cons;
1572         __le16                  *eq_cons_sb;
1573         atomic_t                eq_spq_left; /* COMMON_XXX ramrods credit */
1574
1575         /* Counter for marking that there is a STAT_QUERY ramrod pending */
1576         uint16_t                        stats_pending;
1577         /*  Counter for completed statistics ramrods */
1578         uint16_t                        stats_comp;
1579
1580         /* End of fields used in the performance code paths */
1581
1582         int                     panic;
1583         int                     msg_enable;
1584
1585         uint32_t                        flags;
1586 #define PCIX_FLAG                       (1 << 0)
1587 #define PCI_32BIT_FLAG                  (1 << 1)
1588 #define ONE_PORT_FLAG                   (1 << 2)
1589 #define NO_WOL_FLAG                     (1 << 3)
1590 #define USING_MSIX_FLAG                 (1 << 5)
1591 #define USING_MSI_FLAG                  (1 << 6)
1592 #define DISABLE_MSI_FLAG                (1 << 7)
1593 #define TPA_ENABLE_FLAG                 (1 << 8)
1594 #define NO_MCP_FLAG                     (1 << 9)
1595 #define GRO_ENABLE_FLAG                 (1 << 10)
1596 #define MF_FUNC_DIS                     (1 << 11)
1597 #define OWN_CNIC_IRQ                    (1 << 12)
1598 #define NO_ISCSI_OOO_FLAG               (1 << 13)
1599 #define NO_ISCSI_FLAG                   (1 << 14)
1600 #define NO_FCOE_FLAG                    (1 << 15)
1601 #define BC_SUPPORTS_PFC_STATS           (1 << 17)
1602 #define TX_SWITCHING                    (1 << 18)
1603 #define BC_SUPPORTS_FCOE_FEATURES       (1 << 19)
1604 #define USING_SINGLE_MSIX_FLAG          (1 << 20)
1605 #define BC_SUPPORTS_DCBX_MSG_NON_PMF    (1 << 21)
1606 #define IS_VF_FLAG                      (1 << 22)
1607 #define BC_SUPPORTS_RMMOD_CMD           (1 << 23)
1608 #define HAS_PHYS_PORT_ID                (1 << 24)
1609 #define AER_ENABLED                     (1 << 25)
1610 #define PTP_SUPPORTED                   (1 << 26)
1611 #define TX_TIMESTAMPING_EN              (1 << 27)
1612
1613 #define BP_NOMCP(bp)                    ((bp)->flags & NO_MCP_FLAG)
1614
1615 #ifdef CONFIG_BNX2X_SRIOV
1616 #define IS_VF(bp)                       ((bp)->flags & IS_VF_FLAG)
1617 #define IS_PF(bp)                       (!((bp)->flags & IS_VF_FLAG))
1618 #else
1619 #define IS_VF(bp)                       false
1620 #define IS_PF(bp)                       true
1621 #endif
1622
1623 #define NO_ISCSI(bp)            ((bp)->flags & NO_ISCSI_FLAG)
1624 #define NO_ISCSI_OOO(bp)        ((bp)->flags & NO_ISCSI_OOO_FLAG)
1625 #define NO_FCOE(bp)             ((bp)->flags & NO_FCOE_FLAG)
1626
1627         uint8_t                 cnic_support;
1628         bool                    cnic_enabled;
1629         bool                    cnic_loaded;
1630         struct cnic_eth_dev     *(*cnic_probe)(struct ether *);
1631
1632         /* Flag that indicates that we can start looking for FCoE L2 queue
1633          * completions in the default status block.
1634          */
1635         bool                    fcoe_init;
1636
1637         int                     mrrs;
1638
1639         struct delayed_work     sp_task;
1640         struct delayed_work     iov_task;
1641
1642         atomic_t                interrupt_occurred;
1643         struct delayed_work     sp_rtnl_task;
1644
1645         struct delayed_work     period_task;
1646         struct alarm_waiter timer;
1647         int                     current_interval;
1648
1649         uint16_t                        fw_seq;
1650         uint16_t                        fw_drv_pulse_wr_seq;
1651         uint32_t                        func_stx;
1652
1653         struct link_params      link_params;
1654         struct link_vars        link_vars;
1655         uint32_t                        link_cnt;
1656         struct bnx2x_link_report_data last_reported_link;
1657
1658         struct mdio_if_info     mdio;
1659
1660         struct bnx2x_common     common;
1661         struct bnx2x_port       port;
1662
1663         struct cmng_init        cmng;
1664
1665         uint32_t                        mf_config[E1HVN_MAX];
1666         uint32_t                        mf_ext_config;
1667         uint32_t                        path_has_ovlan; /* E3 */
1668         uint16_t                        mf_ov;
1669         uint8_t                 mf_mode;
1670 #define IS_MF(bp)               (bp->mf_mode != 0)
1671 #define IS_MF_SI(bp)            (bp->mf_mode == MULTI_FUNCTION_SI)
1672 #define IS_MF_SD(bp)            (bp->mf_mode == MULTI_FUNCTION_SD)
1673 #define IS_MF_AFEX(bp)          (bp->mf_mode == MULTI_FUNCTION_AFEX)
1674         uint8_t                 mf_sub_mode;
1675 #define IS_MF_UFP(bp)           (IS_MF_SD(bp) && \
1676                                  bp->mf_sub_mode == SUB_MF_MODE_UFP)
1677
1678         uint8_t                 wol;
1679
1680         int                     rx_ring_size;
1681
1682         uint16_t                        tx_quick_cons_trip_int;
1683         uint16_t                        tx_quick_cons_trip;
1684         uint16_t                        tx_ticks_int;
1685         uint16_t                        tx_ticks;
1686
1687         uint16_t                        rx_quick_cons_trip_int;
1688         uint16_t                        rx_quick_cons_trip;
1689         uint16_t                        rx_ticks_int;
1690         uint16_t                        rx_ticks;
1691 /* Maximal coalescing timeout in us */
1692 #define BNX2X_MAX_COALESCE_TOUT         (0xff*BNX2X_BTR)
1693
1694         uint32_t                        lin_cnt;
1695
1696         uint16_t                        state;
1697 #define BNX2X_STATE_CLOSED              0
1698 #define BNX2X_STATE_OPENING_WAIT4_LOAD  0x1000
1699 #define BNX2X_STATE_OPENING_WAIT4_PORT  0x2000
1700 #define BNX2X_STATE_OPEN                0x3000
1701 #define BNX2X_STATE_CLOSING_WAIT4_HALT  0x4000
1702 #define BNX2X_STATE_CLOSING_WAIT4_DELETE 0x5000
1703
1704 #define BNX2X_STATE_DIAG                0xe000
1705 #define BNX2X_STATE_ERROR               0xf000
1706
1707 #define BNX2X_MAX_PRIORITY              8
1708         int                     num_queues;
1709         unsigned int                    num_ethernet_queues;
1710         unsigned int                    num_cnic_queues;
1711         int                     disable_tpa;
1712
1713         uint32_t                        rx_mode;
1714 #define BNX2X_RX_MODE_NONE              0
1715 #define BNX2X_RX_MODE_NORMAL            1
1716 #define BNX2X_RX_MODE_ALLMULTI          2
1717 #define BNX2X_RX_MODE_PROMISC           3
1718 #define BNX2X_MAX_MULTICAST             64
1719
1720         uint8_t                 igu_dsb_id;
1721         uint8_t                 igu_base_sb;
1722         uint8_t                 igu_sb_cnt;
1723         uint8_t                 min_msix_vec_cnt;
1724
1725         uint32_t                        igu_base_addr;
1726         dma_addr_t              def_status_blk_mapping;
1727
1728         struct bnx2x_slowpath   *slowpath;
1729         dma_addr_t              slowpath_mapping;
1730
1731         /* Mechanism protecting the drv_info_to_mcp */
1732         qlock_t         drv_info_mutex;
1733         bool                    drv_info_mng_owner;
1734
1735         /* Total number of FW statistics requests */
1736         uint8_t                 fw_stats_num;
1737
1738         /*
1739          * This is a memory buffer that will contain both statistics
1740          * ramrod request and data.
1741          */
1742         void                    *fw_stats;
1743         dma_addr_t              fw_stats_mapping;
1744
1745         /*
1746          * FW statistics request shortcut (points at the
1747          * beginning of fw_stats buffer).
1748          */
1749         struct bnx2x_fw_stats_req       *fw_stats_req;
1750         dma_addr_t                      fw_stats_req_mapping;
1751         int                             fw_stats_req_sz;
1752
1753         /*
1754          * FW statistics data shortcut (points at the beginning of
1755          * fw_stats buffer + fw_stats_req_sz).
1756          */
1757         struct bnx2x_fw_stats_data      *fw_stats_data;
1758         dma_addr_t                      fw_stats_data_mapping;
1759         int                             fw_stats_data_sz;
1760
1761         /* For max 1024 cids (VF RSS), 32KB ILT page size and 1KB
1762          * context size we need 8 ILT entries.
1763          */
1764 #define ILT_MAX_L2_LINES        32
1765         struct hw_context       context[ILT_MAX_L2_LINES];
1766
1767         struct bnx2x_ilt        *ilt;
1768 #define BP_ILT(bp)              ((bp)->ilt)
1769 #define ILT_MAX_LINES           256
1770 /*
1771  * Maximum supported number of RSS queues: number of IGU SBs minus one that goes
1772  * to CNIC.
1773  */
1774 #define BNX2X_MAX_RSS_COUNT(bp) ((bp)->igu_sb_cnt - CNIC_SUPPORT(bp))
1775
1776 /*
1777  * Maximum CID count that might be required by the bnx2x:
1778  * Max RSS * Max_Tx_Multi_Cos + FCoE + iSCSI
1779  */
1780
1781 #define BNX2X_L2_CID_COUNT(bp)  (BNX2X_NUM_ETH_QUEUES(bp) * BNX2X_MULTI_TX_COS \
1782                                 + CNIC_SUPPORT(bp) * (2 + UIO_CID_PAD(bp)))
1783 #define BNX2X_L2_MAX_CID(bp)    (BNX2X_MAX_RSS_COUNT(bp) * BNX2X_MULTI_TX_COS \
1784                                 + CNIC_SUPPORT(bp) * (2 + UIO_CID_PAD(bp)))
1785 #define L2_ILT_LINES(bp)        (DIV_ROUND_UP(BNX2X_L2_CID_COUNT(bp),\
1786                                         ILT_PAGE_CIDS))
1787
1788         int                     qm_cid_count;
1789
1790         bool                    dropless_fc;
1791
1792         void                    *t2;
1793         dma_addr_t              t2_mapping;
1794         struct cnic_ops __rcu   *cnic_ops;
1795         void                    *cnic_data;
1796         uint32_t                        cnic_tag;
1797         struct cnic_eth_dev     cnic_eth_dev;
1798         union host_hc_status_block cnic_sb;
1799         dma_addr_t              cnic_sb_mapping;
1800         struct eth_spe          *cnic_kwq;
1801         struct eth_spe          *cnic_kwq_prod;
1802         struct eth_spe          *cnic_kwq_cons;
1803         struct eth_spe          *cnic_kwq_last;
1804         uint16_t                        cnic_kwq_pending;
1805         uint16_t                        cnic_spq_pending;
1806         uint8_t                 fip_mac[Eaddrlen];
1807         qlock_t         cnic_mutex;
1808         struct bnx2x_vlan_mac_obj iscsi_l2_mac_obj;
1809
1810         /* Start index of the "special" (CNIC related) L2 clients */
1811         uint8_t                         cnic_base_cl_id;
1812
1813         int                     dmae_ready;
1814         /* used to synchronize dmae accesses */
1815         spinlock_t              dmae_lock;
1816
1817         /* used to protect the FW mail box */
1818         qlock_t         fw_mb_mutex;
1819
1820         /* used to synchronize stats collecting */
1821         int                     stats_state;
1822
1823         /* used for synchronization of concurrent threads statistics handling */
1824         spinlock_t              stats_lock;
1825
1826         /* used by dmae command loader */
1827         struct dmae_command     stats_dmae;
1828         int                     executer_idx;
1829
1830         uint16_t                        stats_counter;
1831         struct bnx2x_eth_stats  eth_stats;
1832         struct host_func_stats          func_stats;
1833         struct bnx2x_eth_stats_old      eth_stats_old;
1834         struct bnx2x_net_stats_old      net_stats_old;
1835         struct bnx2x_fw_port_stats_old  fw_stats_old;
1836         bool                    stats_init;
1837
1838         struct z_stream_s       *strm;
1839         void                    *gunzip_buf;
1840         dma_addr_t              gunzip_mapping;
1841         int                     gunzip_outlen;
1842 #define FW_BUF_SIZE                     0x8000
1843 #define GUNZIP_BUF(bp)                  (bp->gunzip_buf)
1844 #define GUNZIP_PHYS(bp)                 (bp->gunzip_mapping)
1845 #define GUNZIP_OUTLEN(bp)               (bp->gunzip_outlen)
1846
1847         struct raw_op           *init_ops;
1848         /* Init blocks offsets inside init_ops */
1849         uint16_t                        *init_ops_offsets;
1850         /* Data blob - has 32 bit granularity */
1851         uint32_t                        *init_data;
1852         uint32_t                        init_mode_flags;
1853 #define INIT_MODE_FLAGS(bp)     (bp->init_mode_flags)
1854         /* Zipped PRAM blobs - raw data */
1855         const uint8_t           *tsem_int_table_data;
1856         const uint8_t           *tsem_pram_data;
1857         const uint8_t           *usem_int_table_data;
1858         const uint8_t           *usem_pram_data;
1859         const uint8_t           *xsem_int_table_data;
1860         const uint8_t           *xsem_pram_data;
1861         const uint8_t           *csem_int_table_data;
1862         const uint8_t           *csem_pram_data;
1863 #define INIT_OPS(bp)                    (bp->init_ops)
1864 #define INIT_OPS_OFFSETS(bp)            (bp->init_ops_offsets)
1865 #define INIT_DATA(bp)                   (bp->init_data)
1866 #define INIT_TSEM_INT_TABLE_DATA(bp)    (bp->tsem_int_table_data)
1867 #define INIT_TSEM_PRAM_DATA(bp)         (bp->tsem_pram_data)
1868 #define INIT_USEM_INT_TABLE_DATA(bp)    (bp->usem_int_table_data)
1869 #define INIT_USEM_PRAM_DATA(bp)         (bp->usem_pram_data)
1870 #define INIT_XSEM_INT_TABLE_DATA(bp)    (bp->xsem_int_table_data)
1871 #define INIT_XSEM_PRAM_DATA(bp)         (bp->xsem_pram_data)
1872 #define INIT_CSEM_INT_TABLE_DATA(bp)    (bp->csem_int_table_data)
1873 #define INIT_CSEM_PRAM_DATA(bp)         (bp->csem_pram_data)
1874
1875 #define PHY_FW_VER_LEN                  20
1876         char                    fw_ver[32];
1877         const struct firmware   *firmware;
1878
1879         struct bnx2x_vfdb       *vfdb;
1880 #define IS_SRIOV(bp)            ((bp)->vfdb)
1881
1882         /* DCB support on/off */
1883         uint16_t dcb_state;
1884 #define BNX2X_DCB_STATE_OFF                     0
1885 #define BNX2X_DCB_STATE_ON                      1
1886
1887         /* DCBX engine mode */
1888         int dcbx_enabled;
1889 #define BNX2X_DCBX_ENABLED_OFF                  0
1890 #define BNX2X_DCBX_ENABLED_ON_NEG_OFF           1
1891 #define BNX2X_DCBX_ENABLED_ON_NEG_ON            2
1892 #define BNX2X_DCBX_ENABLED_INVALID              (-1)
1893
1894         bool dcbx_mode_uset;
1895
1896         struct bnx2x_config_dcbx_params         dcbx_config_params;
1897         struct bnx2x_dcbx_port_params           dcbx_port_params;
1898         int                                     dcb_version;
1899
1900         /* CAM credit pools */
1901
1902         /* used only in sriov */
1903         struct bnx2x_credit_pool_obj            vlans_pool;
1904
1905         struct bnx2x_credit_pool_obj            macs_pool;
1906
1907         /* RX_MODE object */
1908         struct bnx2x_rx_mode_obj                rx_mode_obj;
1909
1910         /* MCAST object */
1911         struct bnx2x_mcast_obj                  mcast_obj;
1912
1913         /* RSS configuration object */
1914         struct bnx2x_rss_config_obj             rss_conf_obj;
1915
1916         /* Function State controlling object */
1917         struct bnx2x_func_sp_obj                func_obj;
1918
1919         unsigned long                           sp_state;
1920
1921         /* operation indication for the sp_rtnl task */
1922         unsigned long                           sp_rtnl_state;
1923
1924         /* Indication of the IOV tasks */
1925         unsigned long                           iov_task_state;
1926
1927         /* DCBX Negotiation results */
1928         struct dcbx_features                    dcbx_local_feat;
1929         uint32_t                                        dcbx_error;
1930
1931 #ifdef BCM_DCBNL
1932         struct dcbx_features                    dcbx_remote_feat;
1933         uint32_t                                        dcbx_remote_flags;
1934 #endif
1935         /* AFEX: store default vlan used */
1936         int                                     afex_def_vlan_tag;
1937         enum mf_cfg_afex_vlan_mode              afex_vlan_mode;
1938         uint32_t                                        pending_max;
1939
1940         /* multiple tx classes of service */
1941         uint8_t                                 max_cos;
1942
1943         /* priority to cos mapping */
1944         uint8_t                                 prio_to_cos[8];
1945
1946         int fp_array_size;
1947         uint32_t dump_preset_idx;
1948         bool                                    stats_started;
1949         struct semaphore                        stats_sema;
1950
1951         uint8_t                                 phys_port_id[Eaddrlen];
1952
1953         struct bnx2x_link_report_data           vf_link_vars;
1954 };
1955
1956 /* Tx queues may be less or equal to Rx queues */
1957 extern int num_queues;
1958 #define BNX2X_NUM_QUEUES(bp)    (bp->num_queues)
1959 #define BNX2X_NUM_ETH_QUEUES(bp) ((bp)->num_ethernet_queues)
1960 #define BNX2X_NUM_NON_CNIC_QUEUES(bp)   (BNX2X_NUM_QUEUES(bp) - \
1961                                          (bp)->num_cnic_queues)
1962 #define BNX2X_NUM_RX_QUEUES(bp) BNX2X_NUM_QUEUES(bp)
1963
1964 #define is_multi(bp)            (BNX2X_NUM_QUEUES(bp) > 1)
1965
1966 #define BNX2X_MAX_QUEUES(bp)    BNX2X_MAX_RSS_COUNT(bp)
1967 /* #define is_eth_multi(bp)     (BNX2X_NUM_ETH_QUEUES(bp) > 1) */
1968
1969 #define RSS_IPV4_CAP_MASK                                               \
1970         TSTORM_ETH_FUNCTION_COMMON_CONFIG_RSS_IPV4_CAPABILITY
1971
1972 #define RSS_IPV4_TCP_CAP_MASK                                           \
1973         TSTORM_ETH_FUNCTION_COMMON_CONFIG_RSS_IPV4_TCP_CAPABILITY
1974
1975 #define RSS_IPV6_CAP_MASK                                               \
1976         TSTORM_ETH_FUNCTION_COMMON_CONFIG_RSS_IPV6_CAPABILITY
1977
1978 #define RSS_IPV6_TCP_CAP_MASK                                           \
1979         TSTORM_ETH_FUNCTION_COMMON_CONFIG_RSS_IPV6_TCP_CAPABILITY
1980
1981 /* func init flags */
1982 #define FUNC_FLG_RSS            0x0001
1983 #define FUNC_FLG_STATS          0x0002
1984 /* removed  FUNC_FLG_UNMATCHED  0x0004 */
1985 #define FUNC_FLG_TPA            0x0008
1986 #define FUNC_FLG_SPQ            0x0010
1987 #define FUNC_FLG_LEADING        0x0020  /* PF only */
1988 #define FUNC_FLG_LEADING_STATS  0x0040
1989 struct bnx2x_func_init_params {
1990         /* dma */
1991         dma_addr_t      fw_stat_map;    /* valid iff FUNC_FLG_STATS */
1992         dma_addr_t      spq_map;        /* valid iff FUNC_FLG_SPQ */
1993
1994         uint16_t                func_flgs;
1995         uint16_t                func_id;        /* abs fid */
1996         uint16_t                pf_id;
1997         uint16_t                spq_prod;       /* valid iff FUNC_FLG_SPQ */
1998 };
1999
2000 #define for_each_cnic_queue(bp, var) \
2001         for ((var) = BNX2X_NUM_ETH_QUEUES(bp); (var) < BNX2X_NUM_QUEUES(bp); \
2002              (var)++) \
2003                 if (skip_queue(bp, var))        \
2004                         continue;               \
2005                 else
2006
2007 #define for_each_eth_queue(bp, var) \
2008         for ((var) = 0; (var) < BNX2X_NUM_ETH_QUEUES(bp); (var)++)
2009
2010 #define for_each_nondefault_eth_queue(bp, var) \
2011         for ((var) = 1; (var) < BNX2X_NUM_ETH_QUEUES(bp); (var)++)
2012
2013 #define for_each_queue(bp, var) \
2014         for ((var) = 0; (var) < BNX2X_NUM_QUEUES(bp); (var)++) \
2015                 if (skip_queue(bp, var))        \
2016                         continue;               \
2017                 else
2018
2019 /* Skip forwarding FP */
2020 #define for_each_valid_rx_queue(bp, var)                        \
2021         for ((var) = 0;                                         \
2022              (var) < (CNIC_LOADED(bp) ? BNX2X_NUM_QUEUES(bp) :  \
2023                       BNX2X_NUM_ETH_QUEUES(bp));                \
2024              (var)++)                                           \
2025                 if (skip_rx_queue(bp, var))                     \
2026                         continue;                               \
2027                 else
2028
2029 #define for_each_rx_queue_cnic(bp, var) \
2030         for ((var) = BNX2X_NUM_ETH_QUEUES(bp); (var) < BNX2X_NUM_QUEUES(bp); \
2031              (var)++) \
2032                 if (skip_rx_queue(bp, var))     \
2033                         continue;               \
2034                 else
2035
2036 #define for_each_rx_queue(bp, var) \
2037         for ((var) = 0; (var) < BNX2X_NUM_QUEUES(bp); (var)++) \
2038                 if (skip_rx_queue(bp, var))     \
2039                         continue;               \
2040                 else
2041
2042 /* Skip OOO FP */
2043 #define for_each_valid_tx_queue(bp, var)                        \
2044         for ((var) = 0;                                         \
2045              (var) < (CNIC_LOADED(bp) ? BNX2X_NUM_QUEUES(bp) :  \
2046                       BNX2X_NUM_ETH_QUEUES(bp));                \
2047              (var)++)                                           \
2048                 if (skip_tx_queue(bp, var))                     \
2049                         continue;                               \
2050                 else
2051
2052 #define for_each_tx_queue_cnic(bp, var) \
2053         for ((var) = BNX2X_NUM_ETH_QUEUES(bp); (var) < BNX2X_NUM_QUEUES(bp); \
2054              (var)++) \
2055                 if (skip_tx_queue(bp, var))     \
2056                         continue;               \
2057                 else
2058
2059 #define for_each_tx_queue(bp, var) \
2060         for ((var) = 0; (var) < BNX2X_NUM_QUEUES(bp); (var)++) \
2061                 if (skip_tx_queue(bp, var))     \
2062                         continue;               \
2063                 else
2064
2065 #define for_each_nondefault_queue(bp, var) \
2066         for ((var) = 1; (var) < BNX2X_NUM_QUEUES(bp); (var)++) \
2067                 if (skip_queue(bp, var))        \
2068                         continue;               \
2069                 else
2070
2071 #define for_each_cos_in_tx_queue(fp, var) \
2072         for ((var) = 0; (var) < (fp)->max_cos; (var)++)
2073
2074 /* skip rx queue
2075  * if FCOE l2 support is disabled and this is the fcoe L2 queue
2076  */
2077 #define skip_rx_queue(bp, idx)  (NO_FCOE(bp) && IS_FCOE_IDX(idx))
2078
2079 /* skip tx queue
2080  * if FCOE l2 support is disabled and this is the fcoe L2 queue
2081  */
2082 #define skip_tx_queue(bp, idx)  (NO_FCOE(bp) && IS_FCOE_IDX(idx))
2083
2084 #define skip_queue(bp, idx)     (NO_FCOE(bp) && IS_FCOE_IDX(idx))
2085
2086 /**
2087  * bnx2x_set_mac_one - configure a single MAC address
2088  *
2089  * @bp:                 driver handle
2090  * @mac:                MAC to configure
2091  * @obj:                MAC object handle
2092  * @set:                if 'true' add a new MAC, otherwise - delete
2093  * @mac_type:           the type of the MAC to configure (e.g. ETH, UC list)
2094  * @ramrod_flags:       RAMROD_XXX flags (e.g. RAMROD_CONT, RAMROD_COMP_WAIT)
2095  *
2096  * Configures one MAC according to provided parameters or continues the
2097  * execution of previously scheduled commands if RAMROD_CONT is set in
2098  * ramrod_flags.
2099  *
2100  * Returns zero if operation has successfully completed, a positive value if the
2101  * operation has been successfully scheduled and a negative - if a requested
2102  * operations has failed.
2103  */
2104 int bnx2x_set_mac_one(struct bnx2x *bp, uint8_t *mac,
2105                       struct bnx2x_vlan_mac_obj *obj, bool set,
2106                       int mac_type, unsigned long *ramrod_flags);
2107 /**
2108  * bnx2x_del_all_macs - delete all MACs configured for the specific MAC object
2109  *
2110  * @bp:                 driver handle
2111  * @mac_obj:            MAC object handle
2112  * @mac_type:           type of the MACs to clear (BNX2X_XXX_MAC)
2113  * @wait_for_comp:      if 'true' block until completion
2114  *
2115  * Deletes all MACs of the specific type (e.g. ETH, UC list).
2116  *
2117  * Returns zero if operation has successfully completed, a positive value if the
2118  * operation has been successfully scheduled and a negative - if a requested
2119  * operations has failed.
2120  */
2121 int bnx2x_del_all_macs(struct bnx2x *bp,
2122                        struct bnx2x_vlan_mac_obj *mac_obj,
2123                        int mac_type, bool wait_for_comp);
2124
2125 /* Init Function API  */
2126 void bnx2x_func_init(struct bnx2x *bp, struct bnx2x_func_init_params *p);
2127 void bnx2x_init_sb(struct bnx2x *bp, dma_addr_t mapping, int vfid,
2128                     uint8_t vf_valid, int fw_sb_id, int igu_sb_id);
2129 int bnx2x_get_gpio(struct bnx2x *bp, int gpio_num, uint8_t port);
2130 int bnx2x_set_gpio(struct bnx2x *bp, int gpio_num, uint32_t mode,
2131                    uint8_t port);
2132 int bnx2x_set_mult_gpio(struct bnx2x *bp, uint8_t pins, uint32_t mode);
2133 int bnx2x_set_gpio_int(struct bnx2x *bp, int gpio_num, uint32_t mode,
2134                        uint8_t port);
2135 void bnx2x_read_mf_cfg(struct bnx2x *bp);
2136
2137 int bnx2x_pretend_func(struct bnx2x *bp, uint16_t pretend_func_val);
2138
2139 /* dmae */
2140 void bnx2x_read_dmae(struct bnx2x *bp, uint32_t src_addr, uint32_t len32);
2141 void bnx2x_write_dmae(struct bnx2x *bp, dma_addr_t dma_addr,
2142                       uint32_t dst_addr,
2143                       uint32_t len32);
2144 void bnx2x_post_dmae(struct bnx2x *bp, struct dmae_command *dmae, int idx);
2145 uint32_t bnx2x_dmae_opcode_add_comp(uint32_t opcode, uint8_t comp_type);
2146 uint32_t bnx2x_dmae_opcode_clr_src_reset(uint32_t opcode);
2147 uint32_t bnx2x_dmae_opcode(struct bnx2x *bp, uint8_t src_type, uint8_t dst_type,
2148                       bool with_comp, uint8_t comp_type);
2149
2150 void bnx2x_prep_dmae_with_comp(struct bnx2x *bp, struct dmae_command *dmae,
2151                                uint8_t src_type, uint8_t dst_type);
2152 int bnx2x_issue_dmae_with_comp(struct bnx2x *bp, struct dmae_command *dmae,
2153                                uint32_t *comp);
2154
2155 /* FLR related routines */
2156 uint32_t bnx2x_flr_clnup_poll_count(struct bnx2x *bp);
2157 void bnx2x_tx_hw_flushed(struct bnx2x *bp, uint32_t poll_count);
2158 int bnx2x_send_final_clnup(struct bnx2x *bp, uint8_t clnup_func,
2159                            uint32_t poll_cnt);
2160 uint8_t bnx2x_is_pcie_pending(struct pci_device *dev);
2161 int bnx2x_flr_clnup_poll_hw_counter(struct bnx2x *bp, uint32_t reg,
2162                                     char *msg, uint32_t poll_cnt);
2163
2164 void bnx2x_calc_fc_adv(struct bnx2x *bp);
2165 int bnx2x_sp_post(struct bnx2x *bp, int command, int cid,
2166                   uint32_t data_hi, uint32_t data_lo, int cmd_type);
2167 void bnx2x_update_coalesce(struct bnx2x *bp);
2168 int bnx2x_get_cur_phy_idx(struct bnx2x *bp);
2169
2170 bool bnx2x_port_after_undi(struct bnx2x *bp);
2171
2172 static inline uint32_t reg_poll(struct bnx2x *bp, uint32_t reg,
2173                                 uint32_t expected, int ms,
2174                            int wait)
2175 {
2176         uint32_t val;
2177
2178         do {
2179                 val = REG_RD(bp, reg);
2180                 if (val == expected)
2181                         break;
2182                 ms -= wait;
2183                 kthread_usleep(1000 * wait);
2184
2185         } while (ms > 0);
2186
2187         return val;
2188 }
2189
2190 void bnx2x_igu_clear_sb_gen(struct bnx2x *bp, uint8_t func,
2191                             uint8_t idu_sb_id,
2192                             bool is_pf);
2193
2194 #define BNX2X_ILT_ZALLOC(x, y, size)                                    \
2195         x = dma_zalloc_coherent(&bp->pdev->dev, size, y, KMALLOC_WAIT)
2196
2197 #define BNX2X_ILT_FREE(x, y, size) \
2198         do { \
2199                 if (x) { \
2200                         dma_free_coherent(&bp->pdev->dev, size, x, y); \
2201                         x = NULL; \
2202                         y = 0; \
2203                 } \
2204         } while (0)
2205
2206 #define ILOG2(x)        (LOG2_UP((x)))
2207
2208 #define ILT_NUM_PAGE_ENTRIES    (3072)
2209 /* In 57710/11 we use whole table since we have 8 func
2210  * In 57712 we have only 4 func, but use same size per func, then only half of
2211  * the table in use
2212  */
2213 #define ILT_PER_FUNC            (ILT_NUM_PAGE_ENTRIES/8)
2214
2215 #define FUNC_ILT_BASE(func)     (func * ILT_PER_FUNC)
2216 /*
2217  * the phys address is shifted right 12 bits and has an added
2218  * 1=valid bit added to the 53rd bit
2219  * then since this is a wide register(TM)
2220  * we split it into two 32 bit writes
2221  */
2222 #define ONCHIP_ADDR1(x)         ((uint32_t)(((uint64_t)x >> 12) & 0xFFFFFFFF))
2223 #define ONCHIP_ADDR2(x)         ((uint32_t)((1 << 20) | ((uint64_t)x >> 44)))
2224
2225 /* load/unload mode */
2226 #define LOAD_NORMAL                     0
2227 #define LOAD_OPEN                       1
2228 #define LOAD_DIAG                       2
2229 #define LOAD_LOOPBACK_EXT               3
2230 #define UNLOAD_NORMAL                   0
2231 #define UNLOAD_CLOSE                    1
2232 #define UNLOAD_RECOVERY                 2
2233
2234 /* DMAE command defines */
2235 #define DMAE_TIMEOUT                    -1
2236 #define DMAE_PCI_ERROR                  -2      /* E2 and onward */
2237 #define DMAE_NOT_RDY                    -3
2238 #define DMAE_PCI_ERR_FLAG               0x80000000
2239
2240 #define DMAE_SRC_PCI                    0
2241 #define DMAE_SRC_GRC                    1
2242
2243 #define DMAE_DST_NONE                   0
2244 #define DMAE_DST_PCI                    1
2245 #define DMAE_DST_GRC                    2
2246
2247 #define DMAE_COMP_PCI                   0
2248 #define DMAE_COMP_GRC                   1
2249
2250 /* E2 and onward - PCI error handling in the completion */
2251
2252 #define DMAE_COMP_REGULAR               0
2253 #define DMAE_COM_SET_ERR                1
2254
2255 #define DMAE_CMD_SRC_PCI                (DMAE_SRC_PCI << \
2256                                                 DMAE_COMMAND_SRC_SHIFT)
2257 #define DMAE_CMD_SRC_GRC                (DMAE_SRC_GRC << \
2258                                                 DMAE_COMMAND_SRC_SHIFT)
2259
2260 #define DMAE_CMD_DST_PCI                (DMAE_DST_PCI << \
2261                                                 DMAE_COMMAND_DST_SHIFT)
2262 #define DMAE_CMD_DST_GRC                (DMAE_DST_GRC << \
2263                                                 DMAE_COMMAND_DST_SHIFT)
2264
2265 #define DMAE_CMD_C_DST_PCI              (DMAE_COMP_PCI << \
2266                                                 DMAE_COMMAND_C_DST_SHIFT)
2267 #define DMAE_CMD_C_DST_GRC              (DMAE_COMP_GRC << \
2268                                                 DMAE_COMMAND_C_DST_SHIFT)
2269
2270 #define DMAE_CMD_C_ENABLE               DMAE_COMMAND_C_TYPE_ENABLE
2271
2272 #define DMAE_CMD_ENDIANITY_NO_SWAP      (0 << DMAE_COMMAND_ENDIANITY_SHIFT)
2273 #define DMAE_CMD_ENDIANITY_B_SWAP       (1 << DMAE_COMMAND_ENDIANITY_SHIFT)
2274 #define DMAE_CMD_ENDIANITY_DW_SWAP      (2 << DMAE_COMMAND_ENDIANITY_SHIFT)
2275 #define DMAE_CMD_ENDIANITY_B_DW_SWAP    (3 << DMAE_COMMAND_ENDIANITY_SHIFT)
2276
2277 #define DMAE_CMD_PORT_0                 0
2278 #define DMAE_CMD_PORT_1                 DMAE_COMMAND_PORT
2279
2280 #define DMAE_CMD_SRC_RESET              DMAE_COMMAND_SRC_RESET
2281 #define DMAE_CMD_DST_RESET              DMAE_COMMAND_DST_RESET
2282 #define DMAE_CMD_E1HVN_SHIFT            DMAE_COMMAND_E1HVN_SHIFT
2283
2284 #define DMAE_SRC_PF                     0
2285 #define DMAE_SRC_VF                     1
2286
2287 #define DMAE_DST_PF                     0
2288 #define DMAE_DST_VF                     1
2289
2290 #define DMAE_C_SRC                      0
2291 #define DMAE_C_DST                      1
2292
2293 #define DMAE_LEN32_RD_MAX               0x80
2294 #define DMAE_LEN32_WR_MAX(bp)           (CHIP_IS_E1(bp) ? 0x400 : 0x2000)
2295
2296 #define DMAE_COMP_VAL                   0x60d0d0ae /* E2 and on - upper bit
2297                                                     * indicates error
2298                                                     */
2299
2300 #define MAX_DMAE_C_PER_PORT             8
2301 #define INIT_DMAE_C(bp)                 (BP_PORT(bp) * MAX_DMAE_C_PER_PORT + \
2302                                          BP_VN(bp))
2303 #define PMF_DMAE_C(bp)                  (BP_PORT(bp) * MAX_DMAE_C_PER_PORT + \
2304                                          E1HVN_MAX)
2305
2306 /* PCIE link and speed */
2307 #define PCICFG_LINK_WIDTH               0x1f00000
2308 #define PCICFG_LINK_WIDTH_SHIFT         20
2309 #define PCICFG_LINK_SPEED               0xf0000
2310 #define PCICFG_LINK_SPEED_SHIFT         16
2311
2312 #define BNX2X_NUM_TESTS_SF              7
2313 #define BNX2X_NUM_TESTS_MF              3
2314 #define BNX2X_NUM_TESTS(bp)             (IS_MF(bp) ? BNX2X_NUM_TESTS_MF : \
2315                                              IS_VF(bp) ? 0 : BNX2X_NUM_TESTS_SF)
2316
2317 #define BNX2X_PHY_LOOPBACK              0
2318 #define BNX2X_MAC_LOOPBACK              1
2319 #define BNX2X_EXT_LOOPBACK              2
2320 #define BNX2X_PHY_LOOPBACK_FAILED       1
2321 #define BNX2X_MAC_LOOPBACK_FAILED       2
2322 #define BNX2X_EXT_LOOPBACK_FAILED       3
2323 #define BNX2X_LOOPBACK_FAILED           (BNX2X_MAC_LOOPBACK_FAILED | \
2324                                          BNX2X_PHY_LOOPBACK_FAILED)
2325
2326 #define STROM_ASSERT_ARRAY_SIZE         50
2327
2328 /* must be used on a CID before placing it on a HW ring */
2329 #define HW_CID(bp, x)                   ((BP_PORT(bp) << 23) | \
2330                                          (BP_VN(bp) << BNX2X_SWCID_SHIFT) | \
2331                                          (x))
2332
2333 #define SP_DESC_CNT             (BCM_PAGE_SIZE / sizeof(struct eth_spe))
2334 #define MAX_SP_DESC_CNT                 (SP_DESC_CNT - 1)
2335
2336 #define BNX2X_BTR                       4
2337 #define MAX_SPQ_PENDING                 8
2338
2339 /* CMNG constants, as derived from system spec calculations */
2340 /* default MIN rate in case VNIC min rate is configured to zero - 100Mbps */
2341 #define DEF_MIN_RATE                                    100
2342 /* resolution of the rate shaping timer - 400 usec */
2343 #define RS_PERIODIC_TIMEOUT_USEC                        400
2344 /* number of bytes in single QM arbitration cycle -
2345  * coefficient for calculating the fairness timer */
2346 #define QM_ARB_BYTES                                    160000
2347 /* resolution of Min algorithm 1:100 */
2348 #define MIN_RES                                         100
2349 /* how many bytes above threshold for the minimal credit of Min algorithm*/
2350 #define MIN_ABOVE_THRESH                                32768
2351 /* Fairness algorithm integration time coefficient -
2352  * for calculating the actual Tfair */
2353 #define T_FAIR_COEF     ((MIN_ABOVE_THRESH +  QM_ARB_BYTES) * 8 * MIN_RES)
2354 /* Memory of fairness algorithm . 2 cycles */
2355 #define FAIR_MEM                                        2
2356
2357 #define ATTN_NIG_FOR_FUNC               (1L << 8)
2358 #define ATTN_SW_TIMER_4_FUNC            (1L << 9)
2359 #define GPIO_2_FUNC                     (1L << 10)
2360 #define GPIO_3_FUNC                     (1L << 11)
2361 #define GPIO_4_FUNC                     (1L << 12)
2362 #define ATTN_GENERAL_ATTN_1             (1L << 13)
2363 #define ATTN_GENERAL_ATTN_2             (1L << 14)
2364 #define ATTN_GENERAL_ATTN_3             (1L << 15)
2365 #define ATTN_GENERAL_ATTN_4             (1L << 13)
2366 #define ATTN_GENERAL_ATTN_5             (1L << 14)
2367 #define ATTN_GENERAL_ATTN_6             (1L << 15)
2368
2369 #define ATTN_HARD_WIRED_MASK            0xff00
2370 #define ATTENTION_ID                    4
2371
2372 #define IS_MF_STORAGE_ONLY(bp) (IS_MF_STORAGE_PERSONALITY_ONLY(bp) || \
2373                                  IS_MF_FCOE_AFEX(bp))
2374
2375 /* stuff added to make the code fit 80Col */
2376
2377 #define BNX2X_PMF_LINK_ASSERT \
2378         GENERAL_ATTEN_OFFSET(LINK_SYNC_ATTENTION_BIT_FUNC_0 + BP_FUNC(bp))
2379
2380 #define BNX2X_MC_ASSERT_BITS \
2381         (GENERAL_ATTEN_OFFSET(TSTORM_FATAL_ASSERT_ATTENTION_BIT) | \
2382          GENERAL_ATTEN_OFFSET(USTORM_FATAL_ASSERT_ATTENTION_BIT) | \
2383          GENERAL_ATTEN_OFFSET(CSTORM_FATAL_ASSERT_ATTENTION_BIT) | \
2384          GENERAL_ATTEN_OFFSET(XSTORM_FATAL_ASSERT_ATTENTION_BIT))
2385
2386 #define BNX2X_MCP_ASSERT \
2387         GENERAL_ATTEN_OFFSET(MCP_FATAL_ASSERT_ATTENTION_BIT)
2388
2389 #define BNX2X_GRC_TIMEOUT       GENERAL_ATTEN_OFFSET(LATCHED_ATTN_TIMEOUT_GRC)
2390 #define BNX2X_GRC_RSV           (GENERAL_ATTEN_OFFSET(LATCHED_ATTN_RBCR) | \
2391                                  GENERAL_ATTEN_OFFSET(LATCHED_ATTN_RBCT) | \
2392                                  GENERAL_ATTEN_OFFSET(LATCHED_ATTN_RBCN) | \
2393                                  GENERAL_ATTEN_OFFSET(LATCHED_ATTN_RBCU) | \
2394                                  GENERAL_ATTEN_OFFSET(LATCHED_ATTN_RBCP) | \
2395                                  GENERAL_ATTEN_OFFSET(LATCHED_ATTN_RSVD_GRC))
2396
2397 #define HW_INTERRUT_ASSERT_SET_0 \
2398                                 (AEU_INPUTS_ATTN_BITS_TSDM_HW_INTERRUPT | \
2399                                  AEU_INPUTS_ATTN_BITS_TCM_HW_INTERRUPT | \
2400                                  AEU_INPUTS_ATTN_BITS_TSEMI_HW_INTERRUPT | \
2401                                  AEU_INPUTS_ATTN_BITS_BRB_HW_INTERRUPT | \
2402                                  AEU_INPUTS_ATTN_BITS_PBCLIENT_HW_INTERRUPT)
2403 #define HW_PRTY_ASSERT_SET_0    (AEU_INPUTS_ATTN_BITS_BRB_PARITY_ERROR | \
2404                                  AEU_INPUTS_ATTN_BITS_PARSER_PARITY_ERROR | \
2405                                  AEU_INPUTS_ATTN_BITS_TSDM_PARITY_ERROR | \
2406                                  AEU_INPUTS_ATTN_BITS_SEARCHER_PARITY_ERROR |\
2407                                  AEU_INPUTS_ATTN_BITS_TSEMI_PARITY_ERROR |\
2408                                  AEU_INPUTS_ATTN_BITS_TCM_PARITY_ERROR |\
2409                                  AEU_INPUTS_ATTN_BITS_PBCLIENT_PARITY_ERROR)
2410 #define HW_INTERRUT_ASSERT_SET_1 \
2411                                 (AEU_INPUTS_ATTN_BITS_QM_HW_INTERRUPT | \
2412                                  AEU_INPUTS_ATTN_BITS_TIMERS_HW_INTERRUPT | \
2413                                  AEU_INPUTS_ATTN_BITS_XSDM_HW_INTERRUPT | \
2414                                  AEU_INPUTS_ATTN_BITS_XCM_HW_INTERRUPT | \
2415                                  AEU_INPUTS_ATTN_BITS_XSEMI_HW_INTERRUPT | \
2416                                  AEU_INPUTS_ATTN_BITS_USDM_HW_INTERRUPT | \
2417                                  AEU_INPUTS_ATTN_BITS_UCM_HW_INTERRUPT | \
2418                                  AEU_INPUTS_ATTN_BITS_USEMI_HW_INTERRUPT | \
2419                                  AEU_INPUTS_ATTN_BITS_UPB_HW_INTERRUPT | \
2420                                  AEU_INPUTS_ATTN_BITS_CSDM_HW_INTERRUPT | \
2421                                  AEU_INPUTS_ATTN_BITS_CCM_HW_INTERRUPT)
2422 #define HW_PRTY_ASSERT_SET_1    (AEU_INPUTS_ATTN_BITS_PBF_PARITY_ERROR |\
2423                                  AEU_INPUTS_ATTN_BITS_QM_PARITY_ERROR | \
2424                                  AEU_INPUTS_ATTN_BITS_TIMERS_PARITY_ERROR |\
2425                                  AEU_INPUTS_ATTN_BITS_XSDM_PARITY_ERROR | \
2426                                  AEU_INPUTS_ATTN_BITS_XCM_PARITY_ERROR |\
2427                                  AEU_INPUTS_ATTN_BITS_XSEMI_PARITY_ERROR | \
2428                                  AEU_INPUTS_ATTN_BITS_DOORBELLQ_PARITY_ERROR |\
2429                                  AEU_INPUTS_ATTN_BITS_NIG_PARITY_ERROR |\
2430                              AEU_INPUTS_ATTN_BITS_VAUX_PCI_CORE_PARITY_ERROR |\
2431                                  AEU_INPUTS_ATTN_BITS_DEBUG_PARITY_ERROR | \
2432                                  AEU_INPUTS_ATTN_BITS_USDM_PARITY_ERROR | \
2433                                  AEU_INPUTS_ATTN_BITS_UCM_PARITY_ERROR |\
2434                                  AEU_INPUTS_ATTN_BITS_USEMI_PARITY_ERROR | \
2435                                  AEU_INPUTS_ATTN_BITS_UPB_PARITY_ERROR | \
2436                                  AEU_INPUTS_ATTN_BITS_CSDM_PARITY_ERROR |\
2437                                  AEU_INPUTS_ATTN_BITS_CCM_PARITY_ERROR)
2438 #define HW_INTERRUT_ASSERT_SET_2 \
2439                                 (AEU_INPUTS_ATTN_BITS_CSEMI_HW_INTERRUPT | \
2440                                  AEU_INPUTS_ATTN_BITS_CDU_HW_INTERRUPT | \
2441                                  AEU_INPUTS_ATTN_BITS_DMAE_HW_INTERRUPT | \
2442                         AEU_INPUTS_ATTN_BITS_PXPPCICLOCKCLIENT_HW_INTERRUPT |\
2443                                  AEU_INPUTS_ATTN_BITS_MISC_HW_INTERRUPT)
2444 #define HW_PRTY_ASSERT_SET_2    (AEU_INPUTS_ATTN_BITS_CSEMI_PARITY_ERROR | \
2445                                  AEU_INPUTS_ATTN_BITS_PXP_PARITY_ERROR | \
2446                         AEU_INPUTS_ATTN_BITS_PXPPCICLOCKCLIENT_PARITY_ERROR |\
2447                                  AEU_INPUTS_ATTN_BITS_CFC_PARITY_ERROR | \
2448                                  AEU_INPUTS_ATTN_BITS_CDU_PARITY_ERROR | \
2449                                  AEU_INPUTS_ATTN_BITS_DMAE_PARITY_ERROR |\
2450                                  AEU_INPUTS_ATTN_BITS_IGU_PARITY_ERROR | \
2451                                  AEU_INPUTS_ATTN_BITS_MISC_PARITY_ERROR)
2452
2453 #define HW_PRTY_ASSERT_SET_3 (AEU_INPUTS_ATTN_BITS_MCP_LATCHED_ROM_PARITY | \
2454                 AEU_INPUTS_ATTN_BITS_MCP_LATCHED_UMP_RX_PARITY | \
2455                 AEU_INPUTS_ATTN_BITS_MCP_LATCHED_UMP_TX_PARITY | \
2456                 AEU_INPUTS_ATTN_BITS_MCP_LATCHED_SCPAD_PARITY)
2457
2458 #define HW_PRTY_ASSERT_SET_4 (AEU_INPUTS_ATTN_BITS_PGLUE_PARITY_ERROR | \
2459                               AEU_INPUTS_ATTN_BITS_ATC_PARITY_ERROR)
2460
2461 #define MULTI_MASK                      0x7f
2462
2463 #define DEF_USB_FUNC_OFF        offsetof(struct cstorm_def_status_block_u, func)
2464 #define DEF_CSB_FUNC_OFF        offsetof(struct cstorm_def_status_block_c, func)
2465 #define DEF_XSB_FUNC_OFF        offsetof(struct xstorm_def_status_block, func)
2466 #define DEF_TSB_FUNC_OFF        offsetof(struct tstorm_def_status_block, func)
2467
2468 #define DEF_USB_IGU_INDEX_OFF \
2469                         offsetof(struct cstorm_def_status_block_u, igu_index)
2470 #define DEF_CSB_IGU_INDEX_OFF \
2471                         offsetof(struct cstorm_def_status_block_c, igu_index)
2472 #define DEF_XSB_IGU_INDEX_OFF \
2473                         offsetof(struct xstorm_def_status_block, igu_index)
2474 #define DEF_TSB_IGU_INDEX_OFF \
2475                         offsetof(struct tstorm_def_status_block, igu_index)
2476
2477 #define DEF_USB_SEGMENT_OFF \
2478                         offsetof(struct cstorm_def_status_block_u, segment)
2479 #define DEF_CSB_SEGMENT_OFF \
2480                         offsetof(struct cstorm_def_status_block_c, segment)
2481 #define DEF_XSB_SEGMENT_OFF \
2482                         offsetof(struct xstorm_def_status_block, segment)
2483 #define DEF_TSB_SEGMENT_OFF \
2484                         offsetof(struct tstorm_def_status_block, segment)
2485
2486 #define BNX2X_SP_DSB_INDEX \
2487                 (&bp->def_status_blk->sp_sb.\
2488                                         index_values[HC_SP_INDEX_ETH_DEF_CONS])
2489
2490 #define CAM_IS_INVALID(x) \
2491         (GET_FLAG(x.flags, \
2492         MAC_CONFIGURATION_ENTRY_ACTION_TYPE) == \
2493         (T_ETH_MAC_COMMAND_INVALIDATE))
2494
2495 /* Number of uint32_t elements in MC hash array */
2496 #define MC_HASH_SIZE                    8
2497 #define MC_HASH_OFFSET(bp, i)           (BAR_TSTRORM_INTMEM + \
2498         TSTORM_APPROXIMATE_MATCH_MULTICAST_FILTERING_OFFSET(BP_FUNC(bp)) + i*4)
2499
2500 #ifndef PXP2_REG_PXP2_INT_STS
2501 #define PXP2_REG_PXP2_INT_STS           PXP2_REG_PXP2_INT_STS_0
2502 #endif
2503
2504 #ifndef ETH_MAX_RX_CLIENTS_E2
2505 #define ETH_MAX_RX_CLIENTS_E2           ETH_MAX_RX_CLIENTS_E1H
2506 #endif
2507
2508 #define BNX2X_VPD_LEN                   128
2509 #define VENDOR_ID_LEN                   4
2510
2511 #define VF_ACQUIRE_THRESH               3
2512 #define VF_ACQUIRE_MAC_FILTERS          1
2513 #define VF_ACQUIRE_MC_FILTERS           10
2514
2515 #define GOOD_ME_REG(me_reg) (((me_reg) & ME_REG_VF_VALID) && \
2516                             (!((me_reg) & ME_REG_VF_ERR)))
2517 int bnx2x_compare_fw_ver(struct bnx2x *bp, uint32_t load_code,
2518                          bool print_err);
2519
2520 /* Congestion management fairness mode */
2521 #define CMNG_FNS_NONE                   0
2522 #define CMNG_FNS_MINMAX                 1
2523
2524 #define HC_SEG_ACCESS_DEF               0   /*Driver decision 0-3*/
2525 #define HC_SEG_ACCESS_ATTN              4
2526 #define HC_SEG_ACCESS_NORM              0   /*Driver decision 0-1*/
2527
2528 static const uint32_t dmae_reg_go_c[] = {
2529         DMAE_REG_GO_C0, DMAE_REG_GO_C1, DMAE_REG_GO_C2, DMAE_REG_GO_C3,
2530         DMAE_REG_GO_C4, DMAE_REG_GO_C5, DMAE_REG_GO_C6, DMAE_REG_GO_C7,
2531         DMAE_REG_GO_C8, DMAE_REG_GO_C9, DMAE_REG_GO_C10, DMAE_REG_GO_C11,
2532         DMAE_REG_GO_C12, DMAE_REG_GO_C13, DMAE_REG_GO_C14, DMAE_REG_GO_C15
2533 };
2534
2535 void bnx2x_set_ethtool_ops(struct bnx2x *bp, struct ether *netdev);
2536 void bnx2x_notify_link_changed(struct bnx2x *bp);
2537
2538 #define BNX2X_MF_SD_PROTOCOL(bp) \
2539         ((bp)->mf_config[BP_VN(bp)] & FUNC_MF_CFG_PROTOCOL_MASK)
2540
2541 #define BNX2X_IS_MF_SD_PROTOCOL_ISCSI(bp) \
2542         (BNX2X_MF_SD_PROTOCOL(bp) == FUNC_MF_CFG_PROTOCOL_ISCSI)
2543
2544 #define BNX2X_IS_MF_SD_PROTOCOL_FCOE(bp) \
2545         (BNX2X_MF_SD_PROTOCOL(bp) == FUNC_MF_CFG_PROTOCOL_FCOE)
2546
2547 #define IS_MF_ISCSI_SD(bp) (IS_MF_SD(bp) && BNX2X_IS_MF_SD_PROTOCOL_ISCSI(bp))
2548 #define IS_MF_FCOE_SD(bp) (IS_MF_SD(bp) && BNX2X_IS_MF_SD_PROTOCOL_FCOE(bp))
2549 #define IS_MF_ISCSI_SI(bp) (IS_MF_SI(bp) && BNX2X_IS_MF_EXT_PROTOCOL_ISCSI(bp))
2550
2551 #define IS_MF_ISCSI_ONLY(bp)    (IS_MF_ISCSI_SD(bp) ||  IS_MF_ISCSI_SI(bp))
2552
2553 #define BNX2X_MF_EXT_PROTOCOL_MASK                                      \
2554                                 (MACP_FUNC_CFG_FLAGS_ETHERNET |         \
2555                                  MACP_FUNC_CFG_FLAGS_ISCSI_OFFLOAD |    \
2556                                  MACP_FUNC_CFG_FLAGS_FCOE_OFFLOAD)
2557
2558 #define BNX2X_MF_EXT_PROT(bp)   ((bp)->mf_ext_config &                  \
2559                                  BNX2X_MF_EXT_PROTOCOL_MASK)
2560
2561 #define BNX2X_HAS_MF_EXT_PROTOCOL_FCOE(bp)                              \
2562                 (BNX2X_MF_EXT_PROT(bp) & MACP_FUNC_CFG_FLAGS_FCOE_OFFLOAD)
2563
2564 #define BNX2X_IS_MF_EXT_PROTOCOL_FCOE(bp)                               \
2565                 (BNX2X_MF_EXT_PROT(bp) == MACP_FUNC_CFG_FLAGS_FCOE_OFFLOAD)
2566
2567 #define BNX2X_IS_MF_EXT_PROTOCOL_ISCSI(bp)                              \
2568                 (BNX2X_MF_EXT_PROT(bp) == MACP_FUNC_CFG_FLAGS_ISCSI_OFFLOAD)
2569
2570 #define IS_MF_FCOE_AFEX(bp)                                             \
2571                 (IS_MF_AFEX(bp) && BNX2X_IS_MF_EXT_PROTOCOL_FCOE(bp))
2572
2573 #define IS_MF_SD_STORAGE_PERSONALITY_ONLY(bp)                           \
2574                                 (IS_MF_SD(bp) &&                        \
2575                                  (BNX2X_IS_MF_SD_PROTOCOL_ISCSI(bp) ||  \
2576                                   BNX2X_IS_MF_SD_PROTOCOL_FCOE(bp)))
2577
2578 #define IS_MF_SI_STORAGE_PERSONALITY_ONLY(bp)                           \
2579                                 (IS_MF_SI(bp) &&                        \
2580                                  (BNX2X_IS_MF_EXT_PROTOCOL_ISCSI(bp) || \
2581                                   BNX2X_IS_MF_EXT_PROTOCOL_FCOE(bp)))
2582
2583 #define IS_MF_STORAGE_PERSONALITY_ONLY(bp)                              \
2584                         (IS_MF_SD_STORAGE_PERSONALITY_ONLY(bp) ||       \
2585                          IS_MF_SI_STORAGE_PERSONALITY_ONLY(bp))
2586
2587
2588 #define SET_FLAG(value, mask, flag) \
2589         do {\
2590                 (value) &= ~(mask);\
2591                 (value) |= ((flag) << (mask##_SHIFT));\
2592         } while (0)
2593
2594 #define GET_FLAG(value, mask) \
2595         (((value) & (mask)) >> (mask##_SHIFT))
2596
2597 #define GET_FIELD(value, fname) \
2598         (((value) & (fname##_MASK)) >> (fname##_SHIFT))
2599
2600 enum {
2601         SWITCH_UPDATE,
2602         AFEX_UPDATE,
2603 };
2604
2605 #define NUM_MACS        8
2606
2607 void bnx2x_set_local_cmng(struct bnx2x *bp);
2608
2609 void bnx2x_update_mng_version(struct bnx2x *bp);
2610
2611 #define MCPR_SCRATCH_BASE(bp) \
2612         (CHIP_IS_E1x(bp) ? MCP_REG_MCPR_SCRATCH : MCP_A_REG_MCPR_SCRATCH)
2613
2614 #define E1H_MAX_MF_SB_COUNT (HC_SB_MAX_SB_E1X/(E1HVN_MAX * PORT_MAX))
2615
2616 #define BNX2X_MAX_PHC_DRIFT 31000000
2617 #define BNX2X_PTP_TX_TIMEOUT
2618
2619 #endif /* bnx2x.h */