smp_call wait / backend work
[akaros.git] / kern / atomic.h
1 #ifndef ROS_INC_ATOMIC_H
2 #define ROS_INC_ATOMIC_H
3
4 #include <inc/types.h>
5 #include <inc/mmu.h>
6 #include <inc/x86.h>
7
8 /* //linux style atomic ops
9 typedef struct {uint32_t real_num;} atomic_t;
10 #define atomic_read(atom) ((atom)->real_num)
11 #define atomic_set(atom, val) (((atom)->real_num) = (val))
12 #define atomic_init(i) {(i)}
13 //and the atomic incs, etc take an atomic_t ptr, deref inside
14 */
15
16 static inline void spin_lock(volatile uint32_t* lock);
17 static inline void spin_unlock(volatile uint32_t* lock);
18 static inline void spin_lock_irqsave(volatile uint32_t* lock);
19 static inline void spin_unlock_irqsave(volatile uint32_t* lock);
20 static inline void atomic_inc(volatile uint32_t* number);
21 static inline void atomic_dec(volatile uint32_t* number);
22 static inline void atomic_andb(volatile uint8_t* number, uint8_t mask);
23
24 /*********************** Checklist stuff **********************/
25 typedef struct checklist_mask {
26         // only need an uint8_t, but we need the bits[] to be word aligned
27         uint32_t size;
28         volatile uint8_t (COUNT(BYTES_FOR_BITMASK(size)) bits)[];
29 } checklist_mask_t;
30
31 // mask contains an unspecified array, so it needs to be at the bottom
32 typedef struct checklist {
33         volatile uint32_t lock;
34         checklist_mask_t mask;
35 } checklist_t;
36
37 #define ZEROS_ARRAY(size) {[0 ... ((size)-1)] 0}
38
39 #define DEFAULT_CHECKLIST_MASK(sz) {(sz), ZEROS_ARRAY(BYTES_FOR_BITMASK(sz))}
40 #define DEFAULT_CHECKLIST(sz) {0, DEFAULT_CHECKLIST_MASK(sz)}
41 #define INIT_CHECKLIST(nm, sz)  \
42         checklist_t nm = DEFAULT_CHECKLIST(sz);
43 #define INIT_CHECKLIST_MASK(nm, sz)     \
44         checklist_mask_t nm = DEFAULT_CHECKLIST_MASK(sz);
45
46 int commit_checklist_wait(checklist_t* list, checklist_mask_t* mask);
47 int commit_checklist_nowait(checklist_t* list, checklist_mask_t* mask);
48 int waiton_checklist(checklist_t* list);
49 int checklist_is_locked(checklist_t* list);
50 int checklist_is_clear(checklist_t* list);
51 void reset_checklist(checklist_t* list);
52 void down_checklist(checklist_t* list);
53 // TODO - do we want to adjust the size?  (YES, don't want to check it all)
54 // TODO - do we want to be able to call waiton without having called commit?
55 //      - in the case of protected checklists
56 // TODO - want a destroy checklist (when we have kmalloc, or whatever)
57 // TODO - some sort of dynamic allocation of them in the future
58 // TODO - think about deadlock issues with one core spinning on a lock for
59 // something that it is the hold out for...
60 //      - probably should have interrupts enabled, and never grab these locks
61 //      from interrupt context (and not use irq_save)
62 /**************************************************************/
63
64 /* Barrier: currently made for everyone barriering.  Change to use checklist */
65 typedef struct barrier {
66         volatile uint32_t lock;
67         uint32_t init_count;
68         uint32_t current_count;
69     volatile uint8_t ready;
70 } barrier_t;
71
72 void init_barrier(barrier_t* barrier, uint32_t count);
73 void reset_barrier(barrier_t* barrier);
74 void waiton_barrier(barrier_t* barrier);
75
76 /* Inlined functions declared above */
77 static inline void spin_lock(volatile uint32_t* lock)
78 {
79         asm volatile(
80                         "1:                       "
81                         "       cmpb $0, %0;          "
82                         "       je 2f;                "
83                         "       pause;                "
84                         "       jmp 1b;               "
85                         "2:                       " 
86                         "       movb $1, %%al;        "
87                         "       xchgb %%al, %0;       "
88                         "       cmpb $0, %%al;        "
89                         "       jne 1b;               "
90                 : : "m"(*lock) : "eax", "cc");
91 }
92
93 static inline void spin_unlock(volatile uint32_t* lock)
94 {
95         *lock = 0;
96 }
97
98 // If ints are enabled, disable them and note it in the top bit of the lock
99 // There is an assumption about releasing locks in order here...
100 static inline void spin_lock_irqsave(volatile uint32_t* lock)
101 {
102         uint32_t eflags;
103         eflags = read_eflags();
104         disable_irq();
105         spin_lock(lock);
106         if (eflags & FL_IF)
107                 *lock |= 0x80000000;
108 }
109
110 // if the top bit of the lock is set, then re-enable interrupts
111 static inline void spin_unlock_irqsave(volatile uint32_t* lock)
112 {
113         if (*lock & 0x80000000) {
114                 *lock = 0;
115                 enable_irq();
116         } else
117                 *lock = 0;
118 }
119
120 // need to do this with pointers and deref.  %0 needs to be the memory address
121 static inline void atomic_inc(volatile uint32_t* number)
122 {
123         asm volatile("lock incl %0" : "=m"(*number) : : "cc");
124 }
125
126 static inline void atomic_dec(volatile uint32_t* number)
127 {
128         asm volatile("lock decl %0" : "=m"(*number) : : "cc");
129 }
130
131 static inline void atomic_andb(volatile uint8_t* number, uint8_t mask)
132 {
133         asm volatile("lock andb %1,%0" : "=m"(*number) : "r"(mask) : "cc");
134 }
135 #endif /* !ROS_INC_ATOMIC_H */