x86_64: GS base work
[akaros.git] / kern / arch / x86 / x86.h
1 #ifndef ROS_INC_X86_H
2 #define ROS_INC_X86_H
3
4 #include <ros/common.h>
5 #include <arch/mmu.h>
6
7 /* Model Specific Registers */
8 #define IA32_APIC_BASE                          0x1b
9 #define IA32_FEATURE_CONTROL            0x3a
10 #define IA32_MISC_ENABLE                        0x1a0
11
12 #define IA32_MTRR_DEF_TYPE                      0x2ff
13 #define IA32_MTRR_PHYSBASE0                     0x200
14 #define IA32_MTRR_PHYSMASK0                     0x201
15 #define IA32_MTRR_PHYSBASE1                     0x202
16 #define IA32_MTRR_PHYSMASK1                     0x203
17 #define IA32_MTRR_PHYSBASE2                     0x204
18 #define IA32_MTRR_PHYSMASK2                     0x205
19 #define IA32_MTRR_PHYSBASE3                     0x206
20 #define IA32_MTRR_PHYSMASK3                     0x207
21 #define IA32_MTRR_PHYSBASE4                     0x208
22 #define IA32_MTRR_PHYSMASK4                     0x209
23 #define IA32_MTRR_PHYSBASE5                     0x20a
24 #define IA32_MTRR_PHYSMASK5                     0x20b
25 #define IA32_MTRR_PHYSBASE6                     0x20c
26 #define IA32_MTRR_PHYSMASK6                     0x20d
27 #define IA32_MTRR_PHYSBASE7                     0x20e
28 #define IA32_MTRR_PHYSMASK7                     0x20f
29
30 #define MSR_APIC_ENABLE                         0x00000800
31 #define MSR_APIC_BASE_ADDRESS           0x0000000FFFFFF000
32
33 #define IA32_EFER_MSR                           0xc0000080
34 # define IA32_EFER_SYSCALL                      (1 << 0)
35 # define IA32_EFER_IA32E_EN                     (1 << 8)
36 # define IA32_EFER_IA32E_ACT            (1 << 10)
37 # define IA32_EFER_EXE_DIS_BIT          (1 << 11)
38
39 #define MSR_FS_BASE                                     0xc0000100
40 #define MSR_GS_BASE                                     0xc0000101
41 #define MSR_KERN_GS_BASE                        0xc0000102
42
43 /* CPUID */
44 #define CPUID_PSE_SUPPORT                       0x00000008
45
46 /* Arch Constants */
47 #define MAX_NUM_CPUS                            255
48
49 #ifdef CONFIG_X86_64
50
51 #define X86_REG_BP                                      "rbp"
52 #define X86_REG_SP                                      "rsp"
53 #define X86_REG_IP                                      "rip"
54 #define X86_REG_AX                                      "rax"
55 #define X86_REG_BX                                      "rbx"
56 #define X86_REG_CX                                      "rcx"
57 #define X86_REG_DX                                      "rdx"
58
59 #else /* 32 bit */
60
61 #define X86_REG_BP                                      "ebp"
62 #define X86_REG_SP                                      "esp"
63 #define X86_REG_IP                                      "eip"
64 #define X86_REG_AX                                      "eax"
65 #define X86_REG_BX                                      "ebx"
66 #define X86_REG_CX                                      "ecx"
67 #define X86_REG_DX                                      "edx"
68
69 #endif /* 64bit / 32bit */
70
71 #ifndef __ASSEMBLER__
72 static inline uint8_t inb(int port) __attribute__((always_inline));
73 static inline void insb(int port, void *addr, int cnt)
74               __attribute__((always_inline));
75 static inline uint16_t inw(int port) __attribute__((always_inline));
76 static inline void insw(int port, void *addr, int cnt)
77               __attribute__((always_inline));
78 static inline uint32_t inl(int port) __attribute__((always_inline));
79 static inline void insl(int port, void *addr, int cnt)
80               __attribute__((always_inline));
81 static inline void outb(int port, uint8_t data) __attribute__((always_inline));
82 static inline void outsb(int port, const void *addr, int cnt)
83               __attribute__((always_inline));
84 static inline void outw(int port, uint16_t data) __attribute__((always_inline));
85 static inline void outsw(int port, const void *addr, int cnt)
86               __attribute__((always_inline));
87 static inline void outsl(int port, const void *addr, int cnt)
88               __attribute__((always_inline));
89 static inline void outl(int port, uint32_t data) __attribute__((always_inline));
90 static inline void lidt(void *p) __attribute__((always_inline));
91 static inline void lldt(uint16_t sel) __attribute__((always_inline));
92 static inline void ltr(uint16_t sel) __attribute__((always_inline));
93 static inline void lcr0(unsigned long val) __attribute__((always_inline));
94 static inline unsigned long rcr0(void) __attribute__((always_inline));
95 static inline unsigned long rcr2(void) __attribute__((always_inline));
96 static inline void lcr3(unsigned long val) __attribute__((always_inline));
97 static inline unsigned long rcr3(void) __attribute__((always_inline));
98 static inline void lcr4(unsigned long val) __attribute__((always_inline));
99 static inline unsigned long rcr4(void) __attribute__((always_inline));
100 static inline unsigned long read_flags(void) __attribute__((always_inline));
101 static inline void write_eflags(unsigned long eflags)
102               __attribute__((always_inline));
103 static inline unsigned long read_bp(void) __attribute__((always_inline));
104 static inline unsigned long read_ip(void) __attribute__((always_inline));
105 static inline unsigned long read_sp(void) __attribute__((always_inline));
106 static inline void cpuid(uint32_t info1, uint32_t info2, uint32_t *eaxp,
107                          uint32_t *ebxp, uint32_t *ecxp, uint32_t *edxp)
108                                                                __attribute__((always_inline));
109 static inline uint64_t read_msr(uint32_t reg) __attribute__((always_inline));
110 static inline void write_msr(uint32_t reg, uint64_t val)
111               __attribute__((always_inline));
112 static inline void write_mmreg32(uintptr_t reg, uint32_t val)
113               __attribute__((always_inline));
114 static inline uint32_t read_mmreg32(uintptr_t reg)
115               __attribute__((always_inline));
116 static inline void wbinvd(void) __attribute__((always_inline));
117 static inline void __cpu_relax(void) __attribute__((always_inline));
118
119 static inline uint8_t inb(int port)
120 {
121         uint8_t data;
122         asm volatile("inb %w1,%0" : "=a" (data) : "d" (port));
123         return data;
124 }
125
126 static inline void insb(int port, void *addr, int cnt)
127 {
128         asm volatile("cld\n\trepne\n\tinsb"
129                      : "=D" (addr), "=c" (cnt)
130                      : "d" (port), "0" (addr), "1" (cnt)
131                      : "memory", "cc");
132 }
133
134 static inline uint16_t inw(int port)
135 {
136         uint16_t data;
137         asm volatile("inw %w1,%0" : "=a" (data) : "d" (port));
138         return data;
139 }
140
141 static inline void insw(int port, void *addr, int cnt)
142 {
143         asm volatile("cld\n\trepne\n\tinsw"
144                      : "=D" (addr), "=c" (cnt)
145                      : "d" (port), "0" (addr), "1" (cnt)
146                      : "memory", "cc");
147 }
148
149 static inline uint32_t inl(int port)
150 {
151         uint32_t data;
152         asm volatile("inl %w1,%0" : "=a" (data) : "d" (port));
153         return data;
154 }
155
156 static inline void insl(int port, void *addr, int cnt)
157 {
158         asm volatile("cld\n\trepne\n\tinsl"
159                      : "=D" (addr), "=c" (cnt)
160                      : "d" (port), "0" (addr), "1" (cnt)
161                      : "memory", "cc");
162 }
163
164 static inline void outb(int port, uint8_t data)
165 {
166         asm volatile("outb %0,%w1" : : "a" (data), "d" (port));
167 }
168
169 static inline void outsb(int port, const void *addr, int cnt)
170 {
171         asm volatile("cld\n\trepne\n\toutsb"
172                      : "=S" (addr), "=c" (cnt)
173                      : "d" (port), "0" (addr), "1" (cnt)
174                      : "cc");
175 }
176
177 static inline void outw(int port, uint16_t data)
178 {
179         asm volatile("outw %0,%w1" : : "a" (data), "d" (port));
180 }
181
182 static inline void outsw(int port, const void *addr, int cnt)
183 {
184         asm volatile("cld\n\trepne\n\toutsw"
185                      : "=S" (addr), "=c" (cnt)
186                      : "d" (port), "0" (addr), "1" (cnt)
187                      : "cc");
188 }
189
190 static inline void outsl(int port, const void *addr, int cnt)
191 {
192         asm volatile("cld\n\trepne\n\toutsl"
193                      : "=S" (addr), "=c" (cnt)
194                      : "d" (port), "0" (addr), "1" (cnt)
195                      : "cc");
196 }
197
198 static inline void outl(int port, uint32_t data)
199 {
200         asm volatile("outl %0,%w1" : : "a" (data), "d" (port));
201 }
202
203 static inline void lidt(void *p)
204 {
205         asm volatile("lidt (%0)" : : "r" (p));
206 }
207
208 static inline void lldt(uint16_t sel)
209 {
210         asm volatile("lldt %0" : : "r" (sel));
211 }
212
213 static inline void ltr(uint16_t sel)
214 {
215         asm volatile("ltr %0" : : "r" (sel));
216 }
217
218 static inline void lcr0(unsigned long val)
219 {
220         asm volatile("mov %0,%%cr0" : : "r" (val));
221 }
222
223 static inline unsigned long rcr0(void)
224 {
225         unsigned long val;
226         asm volatile("mov %%cr0,%0" : "=r" (val));
227         return val;
228 }
229
230 static inline unsigned long rcr2(void)
231 {
232         unsigned long val;
233         asm volatile("mov %%cr2,%0" : "=r" (val));
234         return val;
235 }
236
237 static inline void lcr3(unsigned long val)
238 {
239         asm volatile("mov %0,%%cr3" : : "r" (val));
240 }
241
242 static inline unsigned long rcr3(void)
243 {
244         unsigned long val;
245         asm volatile("mov %%cr3,%0" : "=r" (val));
246         return val;
247 }
248
249 static inline void lcr4(unsigned long val)
250 {
251         asm volatile("mov %0,%%cr4" : : "r" (val));
252 }
253
254 static inline unsigned long rcr4(void)
255 {
256         unsigned long cr4;
257         asm volatile("mov %%cr4,%0" : "=r" (cr4));
258         return cr4;
259 }
260
261 static inline unsigned long read_flags(void)
262 {
263         unsigned long eflags;
264         asm volatile("pushf; pop %0" : "=r" (eflags));
265         return eflags;
266 }
267
268 static inline void write_eflags(unsigned long eflags)
269 {
270         asm volatile("push %0; popf" : : "r" (eflags));
271 }
272
273 static inline unsigned long read_bp(void)
274 {
275         unsigned long bp;
276         asm volatile("mov %%"X86_REG_BP",%0" : "=r" (bp));
277         return bp;
278 }
279
280 static inline unsigned long read_ip(void)
281 {
282         unsigned long ip;
283         asm volatile("call 1f; 1: pop %0" : "=r"(ip));
284         return ip;
285 }
286
287 static inline unsigned long read_sp(void)
288 {
289         unsigned long sp;
290         asm volatile("mov %%"X86_REG_SP",%0" : "=r" (sp));
291         return sp;
292 }
293
294 static inline void cpuid(uint32_t info1, uint32_t info2, uint32_t *eaxp,
295                          uint32_t *ebxp, uint32_t *ecxp, uint32_t *edxp)
296 {
297         uint32_t eax, ebx, ecx, edx;
298         /* Can select with both eax (info1) and ecx (info2) */
299         asm volatile("cpuid" 
300                 : "=a" (eax), "=b" (ebx), "=c" (ecx), "=d" (edx)
301                 : "a" (info1), "c" (info2));
302         if (eaxp)
303                 *eaxp = eax;
304         if (ebxp)
305                 *ebxp = ebx;
306         if (ecxp)
307                 *ecxp = ecx;
308         if (edxp)
309                 *edxp = edx;
310 }
311
312 // Might need to mfence rdmsr.  supposedly wrmsr serializes, but not for x2APIC
313 static inline uint64_t read_msr(uint32_t reg)
314 {
315         uint32_t edx, eax;
316         asm volatile("rdmsr; mfence" : "=d"(edx), "=a"(eax) : "c"(reg));
317         return (uint64_t)edx << 32 | eax;
318 }
319
320 static inline void write_msr(uint32_t reg, uint64_t val)
321 {
322         asm volatile("wrmsr" : : "d"((uint32_t)(val >> 32)),
323                                  "a"((uint32_t)(val & 0xFFFFFFFF)), 
324                                  "c"(reg));
325 }
326
327 static inline void write_mmreg32(uintptr_t reg, uint32_t val)
328 {
329         *((volatile uint32_t*)reg) = val;
330 }
331
332 static inline uint32_t read_mmreg32(uintptr_t reg)
333 {
334         return *((volatile uint32_t*)reg);
335 }
336
337 static inline void wbinvd(void)
338 {
339         asm volatile("wbinvd");
340 }
341
342 /* this version of cpu_relax is needed to resolve some circular dependencies
343  * with arch/arch.h and arch/apic.h */
344 static inline void __cpu_relax(void)
345 {
346         // in case the compiler doesn't serialize for pause, the "m" will make sure
347         // no memory is reordered around this instruction.
348         asm volatile("pause" : : : "memory");
349 }
350
351 #ifndef UNUSED_ARG
352 #define UNUSED_ARG(x) (void)x
353 #endif /* This prevents compiler warnings for UNUSED_ARG */ 
354 #endif /* !__ASSEMBLER__ */
355
356 #endif /* !ROS_INC_X86_H */