x86: Upgrade backtrace
[akaros.git] / kern / arch / x86 / x86.h
1 #pragma once
2
3 #include <ros/common.h>
4 #include <ros/arch/msr-index.h>
5 #include <arch/mmu.h>
6 #include <ros/errno.h>
7 #include <arch/fixup.h>
8
9 /* Model Specific Registers */
10 // TODO: figure out which are intel specific, and name them accordingly
11 #define IA32_APIC_BASE                          0x1b
12 /* These two are intel-only */
13 #define IA32_FEATURE_CONTROL            0x3a
14 #define IA32_MISC_ENABLE                        0x1a0
15
16 #define IA32_MTRR_DEF_TYPE                      0x2ff
17 #define IA32_MTRR_PHYSBASE0                     0x200
18 #define IA32_MTRR_PHYSMASK0                     0x201
19 #define IA32_MTRR_PHYSBASE1                     0x202
20 #define IA32_MTRR_PHYSMASK1                     0x203
21 #define IA32_MTRR_PHYSBASE2                     0x204
22 #define IA32_MTRR_PHYSMASK2                     0x205
23 #define IA32_MTRR_PHYSBASE3                     0x206
24 #define IA32_MTRR_PHYSMASK3                     0x207
25 #define IA32_MTRR_PHYSBASE4                     0x208
26 #define IA32_MTRR_PHYSMASK4                     0x209
27 #define IA32_MTRR_PHYSBASE5                     0x20a
28 #define IA32_MTRR_PHYSMASK5                     0x20b
29 #define IA32_MTRR_PHYSBASE6                     0x20c
30 #define IA32_MTRR_PHYSMASK6                     0x20d
31 #define IA32_MTRR_PHYSBASE7                     0x20e
32 #define IA32_MTRR_PHYSMASK7                     0x20f
33
34 #define MSR_APIC_ENABLE                         0x00000800
35 #define MSR_APIC_BASE_ADDRESS           0x0000000FFFFFF000
36
37 #define IA32_EFER_MSR                           0xc0000080
38 # define IA32_EFER_SYSCALL                      (1 << 0)
39 # define IA32_EFER_IA32E_EN                     (1 << 8)
40 # define IA32_EFER_IA32E_ACT            (1 << 10)
41 # define IA32_EFER_EXE_DIS_BIT          (1 << 11)
42
43 #define MSR_TSC_AUX                                     0xc0000103
44
45 #define MSR_FS_BASE                                     0xc0000100
46 #define MSR_GS_BASE                                     0xc0000101
47 #define MSR_KERN_GS_BASE                        0xc0000102
48
49 #define MSR_STAR                                        0xc0000081
50 #define MSR_LSTAR                                       0xc0000082
51 #define MSR_CSTAR                                       0xc0000083
52 #define MSR_SFMASK                                      0xc0000084
53
54 /* CPUID */
55 #define CPUID_PSE_SUPPORT                       0x00000008
56
57 /* Arch Constants */
58 #define MAX_NUM_CORES                           255
59
60 #define X86_REG_BP                                      "rbp"
61 #define X86_REG_SP                                      "rsp"
62 #define X86_REG_IP                                      "rip"
63 #define X86_REG_AX                                      "rax"
64 #define X86_REG_BX                                      "rbx"
65 #define X86_REG_CX                                      "rcx"
66 #define X86_REG_DX                                      "rdx"
67
68
69 /* Various flags defined: can be included from assembler. */
70
71 /*
72  * EFLAGS bits
73  */
74 #define X86_EFLAGS_CF   0x00000001 /* Carry Flag */
75 #define X86_EFLAGS_BIT1 0x00000002 /* Bit 1 - always on */
76 #define X86_EFLAGS_PF   0x00000004 /* Parity Flag */
77 #define X86_EFLAGS_AF   0x00000010 /* Auxiliary carry Flag */
78 #define X86_EFLAGS_ZF   0x00000040 /* Zero Flag */
79 #define X86_EFLAGS_SF   0x00000080 /* Sign Flag */
80 #define X86_EFLAGS_TF   0x00000100 /* Trap Flag */
81 #define X86_EFLAGS_IF   0x00000200 /* Interrupt Flag */
82 #define X86_EFLAGS_DF   0x00000400 /* Direction Flag */
83 #define X86_EFLAGS_OF   0x00000800 /* Overflow Flag */
84 #define X86_EFLAGS_IOPL 0x00003000 /* IOPL mask */
85 #define X86_EFLAGS_NT   0x00004000 /* Nested Task */
86 #define X86_EFLAGS_RF   0x00010000 /* Resume Flag */
87 #define X86_EFLAGS_VM   0x00020000 /* Virtual Mode */
88 #define X86_EFLAGS_AC   0x00040000 /* Alignment Check */
89 #define X86_EFLAGS_VIF  0x00080000 /* Virtual Interrupt Flag */
90 #define X86_EFLAGS_VIP  0x00100000 /* Virtual Interrupt Pending */
91 #define X86_EFLAGS_ID   0x00200000 /* CPUID detection flag */
92
93 /*
94  * Basic CPU control in CR0
95  */
96 #define X86_CR0_PE      0x00000001 /* Protection Enable */
97 #define X86_CR0_MP      0x00000002 /* Monitor Coprocessor */
98 #define X86_CR0_EM      0x00000004 /* Emulation */
99 #define X86_CR0_TS      0x00000008 /* Task Switched */
100 #define X86_CR0_ET      0x00000010 /* Extension Type */
101 #define X86_CR0_NE      0x00000020 /* Numeric Error */
102 #define X86_CR0_WP      0x00010000 /* Write Protect */
103 #define X86_CR0_AM      0x00040000 /* Alignment Mask */
104 #define X86_CR0_NW      0x20000000 /* Not Write-through */
105 #define X86_CR0_CD      0x40000000 /* Cache Disable */
106 #define X86_CR0_PG      0x80000000 /* Paging */
107
108 /*
109  * Paging options in CR3
110  */
111 #define X86_CR3_PWT     0x00000008 /* Page Write Through */
112 #define X86_CR3_PCD     0x00000010 /* Page Cache Disable */
113 #define X86_CR3_PCID_MASK 0x00000fff /* PCID Mask */
114
115 /*
116  * Intel CPU features in CR4
117  */
118 #define X86_CR4_VME     0x00000001 /* enable vm86 extensions */
119 #define X86_CR4_PVI     0x00000002 /* virtual interrupts flag enable */
120 #define X86_CR4_TSD     0x00000004 /* disable time stamp at ipl 3 */
121 #define X86_CR4_DE      0x00000008 /* enable debugging extensions */
122 #define X86_CR4_PSE     0x00000010 /* enable page size extensions */
123 #define X86_CR4_PAE     0x00000020 /* enable physical address extensions */
124 #define X86_CR4_MCE     0x00000040 /* Machine check enable */
125 #define X86_CR4_PGE     0x00000080 /* enable global pages */
126 #define X86_CR4_PCE     0x00000100 /* enable performance counters at ipl 3 */
127 #define X86_CR4_OSFXSR  0x00000200 /* enable fast FPU save and restore */
128 #define X86_CR4_OSXMMEXCPT 0x00000400 /* enable unmasked SSE exceptions */
129 #define X86_CR4_VMXE    0x00002000 /* enable VMX virtualization */
130 #define X86_CR4_RDWRGSFS 0x00010000 /* enable RDWRGSFS support */
131 #define X86_CR4_PCIDE   0x00020000 /* enable PCID support */
132 #define X86_CR4_OSXSAVE 0x00040000 /* enable xsave and xrestore */
133 #define X86_CR4_SMEP    0x00100000 /* enable SMEP support */
134 #define X86_CR4_SMAP    0x00200000 /* enable SMAP support */
135
136 /* MWAIT C-state hints.  The names might not be right for different processors.
137  * For instance, the Linux idle driver for a Haswell calls the mwait for 0x10
138  * "C3-HSW". */
139 #define X86_MWAIT_C1                    0x00
140 #define X86_MWAIT_C2                    0x10
141 #define X86_MWAIT_C3                    0x20
142 #define X86_MWAIT_C4                    0x30
143 #define X86_MWAIT_C5                    0x40
144 #define X86_MWAIT_C6                    0x50
145
146 /*
147  * x86-64 Task Priority Register, CR8
148  */
149 #define X86_CR8_TPR     0x0000000F /* task priority register */
150
151 #ifndef __ASSEMBLER__
152
153 static inline uint8_t inb(int port) __attribute__((always_inline));
154 static inline void insb(int port, void *addr, int cnt)
155               __attribute__((always_inline));
156 static inline uint16_t inw(int port) __attribute__((always_inline));
157 static inline void insw(int port, void *addr, int cnt)
158               __attribute__((always_inline));
159 static inline uint32_t inl(int port) __attribute__((always_inline));
160 static inline void insl(int port, void *addr, int cnt)
161               __attribute__((always_inline));
162 static inline void outb(int port, uint8_t data) __attribute__((always_inline));
163 static inline void outsb(int port, const void *addr, int cnt)
164               __attribute__((always_inline));
165 static inline void outw(int port, uint16_t data) __attribute__((always_inline));
166 static inline void outsw(int port, const void *addr, int cnt)
167               __attribute__((always_inline));
168 static inline void outsl(int port, const void *addr, int cnt)
169               __attribute__((always_inline));
170 static inline void outl(int port, uint32_t data) __attribute__((always_inline));
171 static inline void lidt(void *p) __attribute__((always_inline));
172 static inline void lldt(uint16_t sel) __attribute__((always_inline));
173 static inline void ltr(uint16_t sel) __attribute__((always_inline));
174 static inline void lcr0(unsigned long val) __attribute__((always_inline));
175 static inline unsigned long rcr0(void) __attribute__((always_inline));
176 static inline unsigned long rcr2(void) __attribute__((always_inline));
177 static inline void lcr3(unsigned long val) __attribute__((always_inline));
178 static inline unsigned long rcr3(void) __attribute__((always_inline));
179 static inline void lcr4(unsigned long val) __attribute__((always_inline));
180 static inline unsigned long rcr4(void) __attribute__((always_inline));
181
182 static inline void lxcr0(uint64_t xcr0) __attribute__((always_inline));
183 static inline int safe_lxcr0(uint64_t xcr0) __attribute__((always_inline));
184 static inline uint64_t rxcr0(void) __attribute__((always_inline));
185
186 static inline unsigned long read_flags(void) __attribute__((always_inline));
187 static inline void write_eflags(unsigned long eflags)
188               __attribute__((always_inline));
189 static inline unsigned long read_bp(void) __attribute__((always_inline));
190 static inline unsigned long read_pc(void) __attribute__((always_inline));
191 static inline unsigned long read_sp(void) __attribute__((always_inline));
192 static inline void cpuid(uint32_t info1, uint32_t info2, uint32_t *eaxp,
193                          uint32_t *ebxp, uint32_t *ecxp, uint32_t *edxp)
194                                                                __attribute__((always_inline));
195 static inline uint32_t cpuid_ecx(uint32_t op) __attribute__((always_inline));
196 static inline uint64_t read_msr(uint32_t reg) __attribute__((always_inline));
197 static inline void write_msr(uint32_t reg, uint64_t val)
198               __attribute__((always_inline));
199 /* if we have mm64s, change the hpet helpers */
200 static inline void write_mmreg32(uintptr_t reg, uint32_t val)
201               __attribute__((always_inline));
202 static inline uint32_t read_mmreg32(uintptr_t reg)
203               __attribute__((always_inline));
204 static inline void wbinvd(void) __attribute__((always_inline));
205 static inline void __cpu_relax(void) __attribute__((always_inline));
206
207 void set_pstate(unsigned int pstate);
208 void set_fastest_pstate(void);
209 unsigned int get_pstate(void);
210 void set_cstate(unsigned int cstate);
211 unsigned int get_cstate(void);
212
213 static inline uint8_t inb(int port)
214 {
215         uint8_t data;
216         asm volatile("inb %w1,%0" : "=a" (data) : "d" (port));
217         return data;
218 }
219
220 static inline void insb(int port, void *addr, int cnt)
221 {
222         asm volatile("cld\n\trepne\n\tinsb"
223                      : "=D" (addr), "=c" (cnt)
224                      : "d" (port), "0" (addr), "1" (cnt)
225                      : "memory", "cc");
226 }
227
228 static inline uint16_t inw(int port)
229 {
230         uint16_t data;
231         asm volatile("inw %w1,%0" : "=a" (data) : "d" (port));
232         return data;
233 }
234
235 static inline void insw(int port, void *addr, int cnt)
236 {
237         asm volatile("cld\n\trepne\n\tinsw"
238                      : "=D" (addr), "=c" (cnt)
239                      : "d" (port), "0" (addr), "1" (cnt)
240                      : "memory", "cc");
241 }
242
243 static inline uint32_t inl(int port)
244 {
245         uint32_t data;
246         asm volatile("inl %w1,%0" : "=a" (data) : "d" (port));
247         return data;
248 }
249
250 static inline void insl(int port, void *addr, int cnt)
251 {
252         asm volatile("cld\n\trepne\n\tinsl"
253                      : "=D" (addr), "=c" (cnt)
254                      : "d" (port), "0" (addr), "1" (cnt)
255                      : "memory", "cc");
256 }
257
258 static inline void outb(int port, uint8_t data)
259 {
260         asm volatile("outb %0,%w1" : : "a" (data), "d" (port));
261 }
262
263 static inline void outsb(int port, const void *addr, int cnt)
264 {
265         asm volatile("cld\n\trepne\n\toutsb"
266                      : "=S" (addr), "=c" (cnt)
267                      : "d" (port), "0" (addr), "1" (cnt)
268                      : "cc");
269 }
270
271 static inline void outw(int port, uint16_t data)
272 {
273         asm volatile("outw %0,%w1" : : "a" (data), "d" (port));
274 }
275
276 static inline void outsw(int port, const void *addr, int cnt)
277 {
278         asm volatile("cld\n\trepne\n\toutsw"
279                      : "=S" (addr), "=c" (cnt)
280                      : "d" (port), "0" (addr), "1" (cnt)
281                      : "cc");
282 }
283
284 static inline void outsl(int port, const void *addr, int cnt)
285 {
286         asm volatile("cld\n\trepne\n\toutsl"
287                      : "=S" (addr), "=c" (cnt)
288                      : "d" (port), "0" (addr), "1" (cnt)
289                      : "cc");
290 }
291
292 static inline void outl(int port, uint32_t data)
293 {
294         asm volatile("outl %0,%w1" : : "a" (data), "d" (port));
295 }
296
297 static inline void lidt(void *p)
298 {
299         asm volatile("lidt (%0)" : : "r" (p));
300 }
301
302 static inline void lldt(uint16_t sel)
303 {
304         asm volatile("lldt %0" : : "r" (sel));
305 }
306
307 static inline void ltr(uint16_t sel)
308 {
309         asm volatile("ltr %0" : : "r" (sel));
310 }
311
312 static inline void lcr0(unsigned long val)
313 {
314         asm volatile("mov %0,%%cr0" : : "r" (val));
315 }
316
317 static inline unsigned long rcr0(void)
318 {
319         unsigned long val;
320         asm volatile("mov %%cr0,%0" : "=r" (val));
321         return val;
322 }
323
324 static inline void lcr2(unsigned long val)
325 {
326         asm volatile("mov %0,%%cr2" : : "r" (val));
327 }
328
329 static inline unsigned long rcr2(void)
330 {
331         unsigned long val;
332         asm volatile("mov %%cr2,%0" : "=r" (val));
333         return val;
334 }
335
336 static inline void lcr3(unsigned long val)
337 {
338         asm volatile("mov %0,%%cr3" : : "r" (val));
339 }
340
341 static inline unsigned long rcr3(void)
342 {
343         unsigned long val;
344         asm volatile("mov %%cr3,%0" : "=r" (val));
345         return val;
346 }
347
348 static inline void lcr4(unsigned long val)
349 {
350         asm volatile("mov %0,%%cr4" : : "r" (val));
351 }
352
353 static inline unsigned long rcr4(void)
354 {
355         unsigned long cr4;
356         asm volatile("mov %%cr4,%0" : "=r" (cr4));
357         return cr4;
358 }
359
360 static inline void lxcr0(uint64_t xcr0)
361 {
362         uint32_t eax, edx;
363
364         edx = xcr0 >> 32;
365         eax = xcr0;
366         asm volatile("xsetbv"
367                      : /* No outputs */
368                      : "a"(eax), "c" (0), "d"(edx));
369 }
370
371 static inline int safe_lxcr0(uint64_t xcr0)
372 {
373         int err = 0;
374         uint32_t eax, edx;
375
376         edx = xcr0 >> 32;
377         eax = xcr0;
378         asm volatile(ASM_STAC               ";"
379                          "1: xsetbv              ;"
380                      "2: " ASM_CLAC "        ;"
381                      ".section .fixup, \"ax\";"
382                      "3: mov %4, %0          ;"
383                      "   jmp 2b              ;"
384                      ".previous              ;"
385                      _ASM_EXTABLE(1b, 3b)
386                      : "=r" (err)
387                      : "a"(eax), "c" (0), "d"(edx),
388                        "i" (-EINVAL), "0" (err));
389
390         return err;
391 }
392
393 static inline uint64_t rxcr0(void)
394 {
395         uint32_t eax, edx;
396
397         asm volatile("xgetbv"
398                      : "=a"(eax), "=d"(edx)
399                      : "c" (0));
400         return ((uint64_t)edx << 32) | eax;
401 }
402
403 static inline unsigned long read_flags(void)
404 {
405         unsigned long eflags;
406         asm volatile("pushf; pop %0" : "=r" (eflags));
407         return eflags;
408 }
409
410 static inline void write_eflags(unsigned long eflags)
411 {
412         asm volatile("push %0; popf" : : "r" (eflags));
413 }
414
415 static inline unsigned long read_bp(void)
416 {
417         unsigned long bp;
418         asm volatile("mov %%"X86_REG_BP",%0" : "=r" (bp));
419         return bp;
420 }
421
422 static inline unsigned long read_pc(void)
423 {
424         unsigned long ip;
425         asm volatile("call 1f; 1: pop %0" : "=r"(ip));
426         return ip;
427 }
428
429 static inline unsigned long read_sp(void)
430 {
431         unsigned long sp;
432         asm volatile("mov %%"X86_REG_SP",%0" : "=r" (sp));
433         return sp;
434 }
435
436 static inline void cpuid(uint32_t info1, uint32_t info2, uint32_t *eaxp,
437                          uint32_t *ebxp, uint32_t *ecxp, uint32_t *edxp)
438 {
439         uint32_t eax, ebx, ecx, edx;
440         /* Can select with both eax (info1) and ecx (info2) */
441         asm volatile("cpuid"
442                 : "=a" (eax), "=b" (ebx), "=c" (ecx), "=d" (edx)
443                 : "a" (info1), "c" (info2));
444         if (eaxp)
445                 *eaxp = eax;
446         if (ebxp)
447                 *ebxp = ebx;
448         if (ecxp)
449                 *ecxp = ecx;
450         if (edxp)
451                 *edxp = edx;
452 }
453
454 static inline uint32_t cpuid_ecx(uint32_t op)
455 {
456         uint32_t ecx;
457         cpuid(op, 0, NULL, NULL, &ecx, NULL);
458         return ecx;
459 }
460
461 // Might need to mfence rdmsr.  supposedly wrmsr serializes, but not for x2APIC
462 static inline uint64_t read_msr(uint32_t reg)
463 {
464         uint32_t edx, eax;
465         asm volatile("rdmsr; mfence" : "=d"(edx), "=a"(eax) : "c"(reg));
466         return (uint64_t)edx << 32 | eax;
467 }
468
469 static void split_msr_val(uint64_t val, uint32_t *high32, uint32_t *low32)
470 {
471         *high32 = val >> 32;
472         *low32 = val & 0xffffffff;
473 }
474
475 static inline void write_msr(uint32_t reg, uint64_t val)
476 {
477         asm volatile("wrmsr" : : "d"(val >> 32), "a"(val & 0xFFFFFFFF), "c"(reg));
478 }
479
480 static inline void write_mmreg32(uintptr_t reg, uint32_t val)
481 {
482         *((volatile uint32_t*)reg) = val;
483 }
484
485 static inline uint32_t read_mmreg32(uintptr_t reg)
486 {
487         return *((volatile uint32_t*)reg);
488 }
489
490 static inline void wbinvd(void)
491 {
492         asm volatile("wbinvd");
493 }
494
495 /* this version of cpu_relax is needed to resolve some circular dependencies
496  * with arch/arch.h and arch/apic.h */
497 static inline void __cpu_relax(void)
498 {
499         // in case the compiler doesn't serialize for pause, the "m" will make sure
500         // no memory is reordered around this instruction.
501         asm volatile("pause" : : : "memory");
502 }
503
504 #ifndef UNUSED_ARG
505 #define UNUSED_ARG(x) (void)x
506 #endif /* This prevents compiler warnings for UNUSED_ARG */
507 #endif /* !__ASSEMBLER__ */