1537f9949aa8f9bc8c09e58fb6c25f6262bf7544
[akaros.git] / kern / arch / x86 / x86.h
1 #ifndef ROS_INC_X86_H
2 #define ROS_INC_X86_H
3
4 #include <ros/common.h>
5 #include <arch/mmu.h>
6
7 /* Model Specific Registers */
8 #define IA32_APIC_BASE                          0x1b
9 #define IA32_FEATURE_CONTROL            0x3a
10 #define IA32_MISC_ENABLE                        0x1a0
11
12 #define IA32_MTRR_DEF_TYPE                      0x2ff
13 #define IA32_MTRR_PHYSBASE0                     0x200
14 #define IA32_MTRR_PHYSMASK0                     0x201
15 #define IA32_MTRR_PHYSBASE1                     0x202
16 #define IA32_MTRR_PHYSMASK1                     0x203
17 #define IA32_MTRR_PHYSBASE2                     0x204
18 #define IA32_MTRR_PHYSMASK2                     0x205
19 #define IA32_MTRR_PHYSBASE3                     0x206
20 #define IA32_MTRR_PHYSMASK3                     0x207
21 #define IA32_MTRR_PHYSBASE4                     0x208
22 #define IA32_MTRR_PHYSMASK4                     0x209
23 #define IA32_MTRR_PHYSBASE5                     0x20a
24 #define IA32_MTRR_PHYSMASK5                     0x20b
25 #define IA32_MTRR_PHYSBASE6                     0x20c
26 #define IA32_MTRR_PHYSMASK6                     0x20d
27 #define IA32_MTRR_PHYSBASE7                     0x20e
28 #define IA32_MTRR_PHYSMASK7                     0x20f
29
30 #define MSR_APIC_ENABLE                         0x00000800
31 #define MSR_APIC_BASE_ADDRESS           0x0000000FFFFFF000
32
33 /* CPUID */
34 #define CPUID_PSE_SUPPORT                       0x00000008
35
36 /* Arch Constants */
37 #define MAX_NUM_CPUS                            255
38
39 #ifdef CONFIG_X86_64
40
41 #define X86_REG_BP                                      "rbp"
42 #define X86_REG_SP                                      "rsp"
43 #define X86_REG_IP                                      "rip"
44 #define X86_REG_AX                                      "rax"
45 #define X86_REG_BX                                      "rbx"
46 #define X86_REG_CX                                      "rcx"
47 #define X86_REG_DX                                      "rdx"
48
49 #else /* 32 bit */
50
51 #define X86_REG_BP                                      "ebp"
52 #define X86_REG_SP                                      "esp"
53 #define X86_REG_IP                                      "eip"
54 #define X86_REG_AX                                      "eax"
55 #define X86_REG_BX                                      "ebx"
56 #define X86_REG_CX                                      "ecx"
57 #define X86_REG_DX                                      "edx"
58
59 #endif /* 64bit / 32bit */
60
61 static inline uint8_t inb(int port) __attribute__((always_inline));
62 static inline void insb(int port, void *addr, int cnt)
63               __attribute__((always_inline));
64 static inline uint16_t inw(int port) __attribute__((always_inline));
65 static inline void insw(int port, void *addr, int cnt)
66               __attribute__((always_inline));
67 static inline uint32_t inl(int port) __attribute__((always_inline));
68 static inline void insl(int port, void *addr, int cnt)
69               __attribute__((always_inline));
70 static inline void outb(int port, uint8_t data) __attribute__((always_inline));
71 static inline void outsb(int port, const void *addr, int cnt)
72               __attribute__((always_inline));
73 static inline void outw(int port, uint16_t data) __attribute__((always_inline));
74 static inline void outsw(int port, const void *addr, int cnt)
75               __attribute__((always_inline));
76 static inline void outsl(int port, const void *addr, int cnt)
77               __attribute__((always_inline));
78 static inline void outl(int port, uint32_t data) __attribute__((always_inline));
79 static inline void lidt(void *p) __attribute__((always_inline));
80 static inline void lldt(uint16_t sel) __attribute__((always_inline));
81 static inline void ltr(uint16_t sel) __attribute__((always_inline));
82 static inline void lcr0(unsigned long val) __attribute__((always_inline));
83 static inline unsigned long rcr0(void) __attribute__((always_inline));
84 static inline unsigned long rcr2(void) __attribute__((always_inline));
85 static inline void lcr3(unsigned long val) __attribute__((always_inline));
86 static inline unsigned long rcr3(void) __attribute__((always_inline));
87 static inline void lcr4(unsigned long val) __attribute__((always_inline));
88 static inline unsigned long rcr4(void) __attribute__((always_inline));
89 static inline unsigned long read_flags(void) __attribute__((always_inline));
90 static inline void write_eflags(unsigned long eflags)
91               __attribute__((always_inline));
92 static inline unsigned long read_bp(void) __attribute__((always_inline));
93 static inline unsigned long read_ip(void) __attribute__((always_inline));
94 static inline unsigned long read_sp(void) __attribute__((always_inline));
95 static inline void cpuid(uint32_t info1, uint32_t info2, uint32_t *eaxp,
96                          uint32_t *ebxp, uint32_t *ecxp, uint32_t *edxp)
97                                                                __attribute__((always_inline));
98 static inline uint64_t read_msr(uint32_t reg) __attribute__((always_inline));
99 static inline void write_msr(uint32_t reg, uint64_t val)
100               __attribute__((always_inline));
101 static inline void write_mmreg32(uintptr_t reg, uint32_t val)
102               __attribute__((always_inline));
103 static inline uint32_t read_mmreg32(uintptr_t reg)
104               __attribute__((always_inline));
105 static inline void wbinvd(void) __attribute__((always_inline));
106 static inline void __cpu_relax(void) __attribute__((always_inline));
107
108 static inline uint8_t inb(int port)
109 {
110         uint8_t data;
111         asm volatile("inb %w1,%0" : "=a" (data) : "d" (port));
112         return data;
113 }
114
115 static inline void insb(int port, void *addr, int cnt)
116 {
117         asm volatile("cld\n\trepne\n\tinsb"
118                      : "=D" (addr), "=c" (cnt)
119                      : "d" (port), "0" (addr), "1" (cnt)
120                      : "memory", "cc");
121 }
122
123 static inline uint16_t inw(int port)
124 {
125         uint16_t data;
126         asm volatile("inw %w1,%0" : "=a" (data) : "d" (port));
127         return data;
128 }
129
130 static inline void insw(int port, void *addr, int cnt)
131 {
132         asm volatile("cld\n\trepne\n\tinsw"
133                      : "=D" (addr), "=c" (cnt)
134                      : "d" (port), "0" (addr), "1" (cnt)
135                      : "memory", "cc");
136 }
137
138 static inline uint32_t inl(int port)
139 {
140         uint32_t data;
141         asm volatile("inl %w1,%0" : "=a" (data) : "d" (port));
142         return data;
143 }
144
145 static inline void insl(int port, void *addr, int cnt)
146 {
147         asm volatile("cld\n\trepne\n\tinsl"
148                      : "=D" (addr), "=c" (cnt)
149                      : "d" (port), "0" (addr), "1" (cnt)
150                      : "memory", "cc");
151 }
152
153 static inline void outb(int port, uint8_t data)
154 {
155         asm volatile("outb %0,%w1" : : "a" (data), "d" (port));
156 }
157
158 static inline void outsb(int port, const void *addr, int cnt)
159 {
160         asm volatile("cld\n\trepne\n\toutsb"
161                      : "=S" (addr), "=c" (cnt)
162                      : "d" (port), "0" (addr), "1" (cnt)
163                      : "cc");
164 }
165
166 static inline void outw(int port, uint16_t data)
167 {
168         asm volatile("outw %0,%w1" : : "a" (data), "d" (port));
169 }
170
171 static inline void outsw(int port, const void *addr, int cnt)
172 {
173         asm volatile("cld\n\trepne\n\toutsw"
174                      : "=S" (addr), "=c" (cnt)
175                      : "d" (port), "0" (addr), "1" (cnt)
176                      : "cc");
177 }
178
179 static inline void outsl(int port, const void *addr, int cnt)
180 {
181         asm volatile("cld\n\trepne\n\toutsl"
182                      : "=S" (addr), "=c" (cnt)
183                      : "d" (port), "0" (addr), "1" (cnt)
184                      : "cc");
185 }
186
187 static inline void outl(int port, uint32_t data)
188 {
189         asm volatile("outl %0,%w1" : : "a" (data), "d" (port));
190 }
191
192 static inline void lidt(void *p)
193 {
194         asm volatile("lidt (%0)" : : "r" (p));
195 }
196
197 static inline void lldt(uint16_t sel)
198 {
199         asm volatile("lldt %0" : : "r" (sel));
200 }
201
202 static inline void ltr(uint16_t sel)
203 {
204         asm volatile("ltr %0" : : "r" (sel));
205 }
206
207 static inline void lcr0(unsigned long val)
208 {
209         asm volatile("mov %0,%%cr0" : : "r" (val));
210 }
211
212 static inline unsigned long rcr0(void)
213 {
214         unsigned long val;
215         asm volatile("mov %%cr0,%0" : "=r" (val));
216         return val;
217 }
218
219 static inline unsigned long rcr2(void)
220 {
221         unsigned long val;
222         asm volatile("mov %%cr2,%0" : "=r" (val));
223         return val;
224 }
225
226 static inline void lcr3(unsigned long val)
227 {
228         asm volatile("mov %0,%%cr3" : : "r" (val));
229 }
230
231 static inline unsigned long rcr3(void)
232 {
233         unsigned long val;
234         asm volatile("mov %%cr3,%0" : "=r" (val));
235         return val;
236 }
237
238 static inline void lcr4(unsigned long val)
239 {
240         asm volatile("mov %0,%%cr4" : : "r" (val));
241 }
242
243 static inline unsigned long rcr4(void)
244 {
245         unsigned long cr4;
246         asm volatile("mov %%cr4,%0" : "=r" (cr4));
247         return cr4;
248 }
249
250 static inline unsigned long read_flags(void)
251 {
252         unsigned long eflags;
253         asm volatile("pushf; pop %0" : "=r" (eflags));
254         return eflags;
255 }
256
257 static inline void write_eflags(unsigned long eflags)
258 {
259         asm volatile("push %0; popf" : : "r" (eflags));
260 }
261
262 static inline unsigned long read_bp(void)
263 {
264         unsigned long bp;
265         asm volatile("mov %%"X86_REG_BP",%0" : "=r" (bp));
266         return bp;
267 }
268
269 static inline unsigned long read_ip(void)
270 {
271         unsigned long ip;
272         asm volatile("call 1f; 1: pop %0" : "=r"(ip));
273         return ip;
274 }
275
276 static inline unsigned long read_sp(void)
277 {
278         unsigned long sp;
279         asm volatile("mov %%"X86_REG_SP",%0" : "=r" (sp));
280         return sp;
281 }
282
283 static inline void cpuid(uint32_t info1, uint32_t info2, uint32_t *eaxp,
284                          uint32_t *ebxp, uint32_t *ecxp, uint32_t *edxp)
285 {
286         uint32_t eax, ebx, ecx, edx;
287         /* Can select with both eax (info1) and ecx (info2) */
288         asm volatile("cpuid" 
289                 : "=a" (eax), "=b" (ebx), "=c" (ecx), "=d" (edx)
290                 : "a" (info1), "c" (info2));
291         if (eaxp)
292                 *eaxp = eax;
293         if (ebxp)
294                 *ebxp = ebx;
295         if (ecxp)
296                 *ecxp = ecx;
297         if (edxp)
298                 *edxp = edx;
299 }
300
301 // Might need to mfence rdmsr.  supposedly wrmsr serializes, but not for x2APIC
302 static inline uint64_t read_msr(uint32_t reg)
303 {
304         uint32_t edx, eax;
305         asm volatile("rdmsr; mfence" : "=d"(edx), "=a"(eax) : "c"(reg));
306         return (uint64_t)edx << 32 | eax;
307 }
308
309 static inline void write_msr(uint32_t reg, uint64_t val)
310 {
311         asm volatile("wrmsr" : : "d"((uint32_t)(val >> 32)),
312                                  "a"((uint32_t)(val & 0xFFFFFFFF)), 
313                                  "c"(reg));
314 }
315
316 static inline void write_mmreg32(uintptr_t reg, uint32_t val)
317 {
318         *((volatile uint32_t*)reg) = val;
319 }
320
321 static inline uint32_t read_mmreg32(uintptr_t reg)
322 {
323         return *((volatile uint32_t*)reg);
324 }
325
326 static inline void wbinvd(void)
327 {
328         asm volatile("wbinvd");
329 }
330
331 /* this version of cpu_relax is needed to resolve some circular dependencies
332  * with arch/arch.h and arch/apic.h */
333 static inline void __cpu_relax(void)
334 {
335         // in case the compiler doesn't serialize for pause, the "m" will make sure
336         // no memory is reordered around this instruction.
337         asm volatile("pause" : : : "memory");
338 }
339
340 #ifndef UNUSED_ARG
341 #define UNUSED_ARG(x) (void)x
342 #endif /* This prevents compiler warnings for UNUSED_ARG */ 
343
344 #endif /* !ROS_INC_X86_H */