x86: fixes early core_id() calls
[akaros.git] / kern / arch / x86 / x86.h
1 #ifndef ROS_INC_X86_H
2 #define ROS_INC_X86_H
3
4 #include <ros/common.h>
5 #include <arch/mmu.h>
6
7 /* Model Specific Registers */
8 #define IA32_APIC_BASE                          0x1b
9 #define IA32_FEATURE_CONTROL            0x3a
10 #define IA32_MISC_ENABLE                        0x1a0
11
12 #define IA32_MTRR_DEF_TYPE                      0x2ff
13 #define IA32_MTRR_PHYSBASE0                     0x200
14 #define IA32_MTRR_PHYSMASK0                     0x201
15 #define IA32_MTRR_PHYSBASE1                     0x202
16 #define IA32_MTRR_PHYSMASK1                     0x203
17 #define IA32_MTRR_PHYSBASE2                     0x204
18 #define IA32_MTRR_PHYSMASK2                     0x205
19 #define IA32_MTRR_PHYSBASE3                     0x206
20 #define IA32_MTRR_PHYSMASK3                     0x207
21 #define IA32_MTRR_PHYSBASE4                     0x208
22 #define IA32_MTRR_PHYSMASK4                     0x209
23 #define IA32_MTRR_PHYSBASE5                     0x20a
24 #define IA32_MTRR_PHYSMASK5                     0x20b
25 #define IA32_MTRR_PHYSBASE6                     0x20c
26 #define IA32_MTRR_PHYSMASK6                     0x20d
27 #define IA32_MTRR_PHYSBASE7                     0x20e
28 #define IA32_MTRR_PHYSMASK7                     0x20f
29
30 #define MSR_APIC_ENABLE                         0x00000800
31 #define MSR_APIC_BASE_ADDRESS           0x0000000FFFFFF000
32
33 #define IA32_EFER_MSR                           0xc0000080
34 # define IA32_EFER_SYSCALL                      (1 << 0)
35 # define IA32_EFER_IA32E_EN                     (1 << 8)
36 # define IA32_EFER_IA32E_ACT            (1 << 10)
37 # define IA32_EFER_EXE_DIS_BIT          (1 << 11)
38
39 #define MSR_FS_BASE                                     0xc0000100
40 #define MSR_GS_BASE                                     0xc0000101
41 #define MSR_KERN_GS_BASE                        0xc0000102
42
43 #define MSR_STAR                                        0xc0000081
44 #define MSR_LSTAR                                       0xc0000082
45 #define MSR_CSTAR                                       0xc0000083
46 #define MSR_SFMASK                                      0xc0000084
47
48 /* CPUID */
49 #define CPUID_PSE_SUPPORT                       0x00000008
50
51 /* Arch Constants */
52 #define MAX_NUM_CPUS                            255
53
54 #ifdef CONFIG_X86_64
55
56 #define X86_REG_BP                                      "rbp"
57 #define X86_REG_SP                                      "rsp"
58 #define X86_REG_IP                                      "rip"
59 #define X86_REG_AX                                      "rax"
60 #define X86_REG_BX                                      "rbx"
61 #define X86_REG_CX                                      "rcx"
62 #define X86_REG_DX                                      "rdx"
63
64 #else /* 32 bit */
65
66 #define X86_REG_BP                                      "ebp"
67 #define X86_REG_SP                                      "esp"
68 #define X86_REG_IP                                      "eip"
69 #define X86_REG_AX                                      "eax"
70 #define X86_REG_BX                                      "ebx"
71 #define X86_REG_CX                                      "ecx"
72 #define X86_REG_DX                                      "edx"
73
74 #endif /* 64bit / 32bit */
75
76 #ifndef __ASSEMBLER__
77 static inline uint8_t inb(int port) __attribute__((always_inline));
78 static inline void insb(int port, void *addr, int cnt)
79               __attribute__((always_inline));
80 static inline uint16_t inw(int port) __attribute__((always_inline));
81 static inline void insw(int port, void *addr, int cnt)
82               __attribute__((always_inline));
83 static inline uint32_t inl(int port) __attribute__((always_inline));
84 static inline void insl(int port, void *addr, int cnt)
85               __attribute__((always_inline));
86 static inline void outb(int port, uint8_t data) __attribute__((always_inline));
87 static inline void outsb(int port, const void *addr, int cnt)
88               __attribute__((always_inline));
89 static inline void outw(int port, uint16_t data) __attribute__((always_inline));
90 static inline void outsw(int port, const void *addr, int cnt)
91               __attribute__((always_inline));
92 static inline void outsl(int port, const void *addr, int cnt)
93               __attribute__((always_inline));
94 static inline void outl(int port, uint32_t data) __attribute__((always_inline));
95 static inline void lidt(void *p) __attribute__((always_inline));
96 static inline void lldt(uint16_t sel) __attribute__((always_inline));
97 static inline void ltr(uint16_t sel) __attribute__((always_inline));
98 static inline void lcr0(unsigned long val) __attribute__((always_inline));
99 static inline unsigned long rcr0(void) __attribute__((always_inline));
100 static inline unsigned long rcr2(void) __attribute__((always_inline));
101 static inline void lcr3(unsigned long val) __attribute__((always_inline));
102 static inline unsigned long rcr3(void) __attribute__((always_inline));
103 static inline void lcr4(unsigned long val) __attribute__((always_inline));
104 static inline unsigned long rcr4(void) __attribute__((always_inline));
105 static inline unsigned long read_flags(void) __attribute__((always_inline));
106 static inline void write_eflags(unsigned long eflags)
107               __attribute__((always_inline));
108 static inline unsigned long read_bp(void) __attribute__((always_inline));
109 static inline unsigned long read_ip(void) __attribute__((always_inline));
110 static inline unsigned long read_sp(void) __attribute__((always_inline));
111 static inline void cpuid(uint32_t info1, uint32_t info2, uint32_t *eaxp,
112                          uint32_t *ebxp, uint32_t *ecxp, uint32_t *edxp)
113                                                                __attribute__((always_inline));
114 static inline uint64_t read_msr(uint32_t reg) __attribute__((always_inline));
115 static inline void write_msr(uint32_t reg, uint64_t val)
116               __attribute__((always_inline));
117 static inline void write_mmreg32(uintptr_t reg, uint32_t val)
118               __attribute__((always_inline));
119 static inline uint32_t read_mmreg32(uintptr_t reg)
120               __attribute__((always_inline));
121 static inline void wbinvd(void) __attribute__((always_inline));
122 static inline void __cpu_relax(void) __attribute__((always_inline));
123
124 static inline uint8_t inb(int port)
125 {
126         uint8_t data;
127         asm volatile("inb %w1,%0" : "=a" (data) : "d" (port));
128         return data;
129 }
130
131 static inline void insb(int port, void *addr, int cnt)
132 {
133         asm volatile("cld\n\trepne\n\tinsb"
134                      : "=D" (addr), "=c" (cnt)
135                      : "d" (port), "0" (addr), "1" (cnt)
136                      : "memory", "cc");
137 }
138
139 static inline uint16_t inw(int port)
140 {
141         uint16_t data;
142         asm volatile("inw %w1,%0" : "=a" (data) : "d" (port));
143         return data;
144 }
145
146 static inline void insw(int port, void *addr, int cnt)
147 {
148         asm volatile("cld\n\trepne\n\tinsw"
149                      : "=D" (addr), "=c" (cnt)
150                      : "d" (port), "0" (addr), "1" (cnt)
151                      : "memory", "cc");
152 }
153
154 static inline uint32_t inl(int port)
155 {
156         uint32_t data;
157         asm volatile("inl %w1,%0" : "=a" (data) : "d" (port));
158         return data;
159 }
160
161 static inline void insl(int port, void *addr, int cnt)
162 {
163         asm volatile("cld\n\trepne\n\tinsl"
164                      : "=D" (addr), "=c" (cnt)
165                      : "d" (port), "0" (addr), "1" (cnt)
166                      : "memory", "cc");
167 }
168
169 static inline void outb(int port, uint8_t data)
170 {
171         asm volatile("outb %0,%w1" : : "a" (data), "d" (port));
172 }
173
174 static inline void outsb(int port, const void *addr, int cnt)
175 {
176         asm volatile("cld\n\trepne\n\toutsb"
177                      : "=S" (addr), "=c" (cnt)
178                      : "d" (port), "0" (addr), "1" (cnt)
179                      : "cc");
180 }
181
182 static inline void outw(int port, uint16_t data)
183 {
184         asm volatile("outw %0,%w1" : : "a" (data), "d" (port));
185 }
186
187 static inline void outsw(int port, const void *addr, int cnt)
188 {
189         asm volatile("cld\n\trepne\n\toutsw"
190                      : "=S" (addr), "=c" (cnt)
191                      : "d" (port), "0" (addr), "1" (cnt)
192                      : "cc");
193 }
194
195 static inline void outsl(int port, const void *addr, int cnt)
196 {
197         asm volatile("cld\n\trepne\n\toutsl"
198                      : "=S" (addr), "=c" (cnt)
199                      : "d" (port), "0" (addr), "1" (cnt)
200                      : "cc");
201 }
202
203 static inline void outl(int port, uint32_t data)
204 {
205         asm volatile("outl %0,%w1" : : "a" (data), "d" (port));
206 }
207
208 static inline void lidt(void *p)
209 {
210         asm volatile("lidt (%0)" : : "r" (p));
211 }
212
213 static inline void lldt(uint16_t sel)
214 {
215         asm volatile("lldt %0" : : "r" (sel));
216 }
217
218 static inline void ltr(uint16_t sel)
219 {
220         asm volatile("ltr %0" : : "r" (sel));
221 }
222
223 static inline void lcr0(unsigned long val)
224 {
225         asm volatile("mov %0,%%cr0" : : "r" (val));
226 }
227
228 static inline unsigned long rcr0(void)
229 {
230         unsigned long val;
231         asm volatile("mov %%cr0,%0" : "=r" (val));
232         return val;
233 }
234
235 static inline unsigned long rcr2(void)
236 {
237         unsigned long val;
238         asm volatile("mov %%cr2,%0" : "=r" (val));
239         return val;
240 }
241
242 static inline void lcr3(unsigned long val)
243 {
244         asm volatile("mov %0,%%cr3" : : "r" (val));
245 }
246
247 static inline unsigned long rcr3(void)
248 {
249         unsigned long val;
250         asm volatile("mov %%cr3,%0" : "=r" (val));
251         return val;
252 }
253
254 static inline void lcr4(unsigned long val)
255 {
256         asm volatile("mov %0,%%cr4" : : "r" (val));
257 }
258
259 static inline unsigned long rcr4(void)
260 {
261         unsigned long cr4;
262         asm volatile("mov %%cr4,%0" : "=r" (cr4));
263         return cr4;
264 }
265
266 static inline unsigned long read_flags(void)
267 {
268         unsigned long eflags;
269         asm volatile("pushf; pop %0" : "=r" (eflags));
270         return eflags;
271 }
272
273 static inline void write_eflags(unsigned long eflags)
274 {
275         asm volatile("push %0; popf" : : "r" (eflags));
276 }
277
278 static inline unsigned long read_bp(void)
279 {
280         unsigned long bp;
281         asm volatile("mov %%"X86_REG_BP",%0" : "=r" (bp));
282         return bp;
283 }
284
285 static inline unsigned long read_ip(void)
286 {
287         unsigned long ip;
288         asm volatile("call 1f; 1: pop %0" : "=r"(ip));
289         return ip;
290 }
291
292 static inline unsigned long read_sp(void)
293 {
294         unsigned long sp;
295         asm volatile("mov %%"X86_REG_SP",%0" : "=r" (sp));
296         return sp;
297 }
298
299 static inline void cpuid(uint32_t info1, uint32_t info2, uint32_t *eaxp,
300                          uint32_t *ebxp, uint32_t *ecxp, uint32_t *edxp)
301 {
302         uint32_t eax, ebx, ecx, edx;
303         /* Can select with both eax (info1) and ecx (info2) */
304         asm volatile("cpuid" 
305                 : "=a" (eax), "=b" (ebx), "=c" (ecx), "=d" (edx)
306                 : "a" (info1), "c" (info2));
307         if (eaxp)
308                 *eaxp = eax;
309         if (ebxp)
310                 *ebxp = ebx;
311         if (ecxp)
312                 *ecxp = ecx;
313         if (edxp)
314                 *edxp = edx;
315 }
316
317 // Might need to mfence rdmsr.  supposedly wrmsr serializes, but not for x2APIC
318 static inline uint64_t read_msr(uint32_t reg)
319 {
320         uint32_t edx, eax;
321         asm volatile("rdmsr; mfence" : "=d"(edx), "=a"(eax) : "c"(reg));
322         return (uint64_t)edx << 32 | eax;
323 }
324
325 static inline void write_msr(uint32_t reg, uint64_t val)
326 {
327         asm volatile("wrmsr" : : "d"((uint32_t)(val >> 32)),
328                                  "a"((uint32_t)(val & 0xFFFFFFFF)), 
329                                  "c"(reg));
330 }
331
332 static inline void write_mmreg32(uintptr_t reg, uint32_t val)
333 {
334         *((volatile uint32_t*)reg) = val;
335 }
336
337 static inline uint32_t read_mmreg32(uintptr_t reg)
338 {
339         return *((volatile uint32_t*)reg);
340 }
341
342 static inline void wbinvd(void)
343 {
344         asm volatile("wbinvd");
345 }
346
347 /* this version of cpu_relax is needed to resolve some circular dependencies
348  * with arch/arch.h and arch/apic.h */
349 static inline void __cpu_relax(void)
350 {
351         // in case the compiler doesn't serialize for pause, the "m" will make sure
352         // no memory is reordered around this instruction.
353         asm volatile("pause" : : : "memory");
354 }
355
356 #ifndef UNUSED_ARG
357 #define UNUSED_ARG(x) (void)x
358 #endif /* This prevents compiler warnings for UNUSED_ARG */ 
359 #endif /* !__ASSEMBLER__ */
360
361 #endif /* !ROS_INC_X86_H */