beb73978c0b08172703747b00de125189b4bb41a
[akaros.git] / kern / arch / x86 / vmm / vmm.c
1 /* Copyright 2015 Google Inc.
2  *
3  * See LICENSE for details.
4  */
5
6 /* We're not going to falll into the trap of only compiling support
7  * for AMD OR Intel for an image. It all gets compiled in, and which
8  * one you use depends on on cpuinfo, not a compile-time
9  * switch. That's proven to be the best strategy.  Conditionally
10  * compiling in support is the path to hell.
11  */
12 #include <assert.h>
13 #include <pmap.h>
14 #include <smp.h>
15 #include <kmalloc.h>
16
17 #include <ros/vmm.h>
18 #include "intel/vmx.h"
19 #include "vmm.h"
20 #include <trap.h>
21 #include <umem.h>
22
23 #include <arch/x86.h>
24 #include <ros/procinfo.h>
25
26
27 /* TODO: have better cpuid info storage and checks */
28 bool x86_supports_vmx = FALSE;
29
30 /* Figure out what kind of CPU we are on, and if it supports any reasonable
31  * virtualization. For now, if we're not some sort of newer intel, don't
32  * bother. This does all cores. Again, note, we make these decisions at runtime,
33  * to avoid getting into the problems that compile-time decisions can cause.
34  * At this point, of course, it's still all intel.
35  */
36 void vmm_init(void)
37 {
38         int ret;
39         /* Check first for intel capabilities. This is hence two back-to-back
40          * implementationd-dependent checks. That's ok, it's all msr dependent.
41          */
42         ret = intel_vmm_init();
43         if (! ret) {
44                 x86_supports_vmx = TRUE;
45                 return;
46         }
47
48         /* TODO: AMD. Will we ever care? It's not clear. */
49         printk("vmm_init failed, ret %d\n", ret);
50         return;
51 }
52
53 void vmm_pcpu_init(void)
54 {
55         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
56
57         pcpui->guest_pcoreid = -1;
58         if (!x86_supports_vmx)
59                 return;
60         if (! intel_vmm_pcpu_init()) {
61                 printd("vmm_pcpu_init worked\n");
62                 return;
63         }
64         /* TODO: AMD. Will we ever care? It's not clear. */
65         printk("vmm_pcpu_init failed\n");
66 }
67
68 /* Ensures a process is ready to run virtual machines, though it may have no
69  * guest pcores yet.  Typically, this is called by other vmm functions.  Caller
70  * holds the qlock.  Throws on error. */
71 void __vmm_struct_init(struct proc *p)
72 {
73         struct vmm *vmm = &p->vmm;
74
75         if (vmm->vmmcp)
76                 return;
77         if (!x86_supports_vmx)
78                 error(ENODEV, "This CPU does not support VMX");
79         vmm->vmmcp = TRUE;
80         vmm->amd = 0;
81         vmx_setup_vmx_vmm(&vmm->vmx);
82         for (int i = 0; i < VMM_VMEXIT_NR_TYPES; i++)
83                 vmm->vmexits[i] = 0;
84         vmm->nr_guest_pcores = 0;
85         vmm->guest_pcores = NULL;
86         vmm->gpc_array_elem = 0;
87 }
88
89 /* Helper, grows the array of guest_pcores in vmm.  Concurrent readers
90  * (lookup_guest_pcore) need to use a seq-lock-style of concurrency.  They could
91  * read the old array even after we free it. */
92 static void __vmm_grow_gpc_array(struct vmm *vmm, unsigned int new_nr_gpcs)
93 {
94         struct guest_pcore **new_array, **old_array;
95         size_t new_nr_elem;
96
97         if (new_nr_gpcs <= vmm->gpc_array_elem)
98                 return;
99         /* TODO: (RCU) we could defer the free, maybe with an RCU-safe krealloc. */
100         old_array = vmm->guest_pcores;
101         new_nr_elem = MAX(vmm->gpc_array_elem * 2, new_nr_gpcs);
102         new_array = kzmalloc(new_nr_elem * sizeof(void*), MEM_WAIT);
103         memcpy(new_array, vmm->guest_pcores,
104                sizeof(void*) * vmm->nr_guest_pcores);
105         wmb();  /* all elements written before changing pointer */
106         vmm->guest_pcores = new_array;
107         wmb();  /* ptr written before potentially clobbering it. */
108         kfree(old_array);
109 }
110
111 /* Adds gpcs to the VMM.  Caller holds the qlock; throws on error. */
112 void __vmm_add_gpcs(struct proc *p, unsigned int nr_more_gpcs,
113                     struct vmm_gpcore_init *u_gpcis)
114 {
115         struct vmm *vmm = &p->vmm;
116         struct vmm_gpcore_init gpci;
117         unsigned int new_nr_gpcs;
118
119         if (!nr_more_gpcs)
120                 return;
121         new_nr_gpcs = vmm->nr_guest_pcores + nr_more_gpcs;
122         if ((new_nr_gpcs < vmm->nr_guest_pcores) || (new_nr_gpcs > 10000))
123                 error(EINVAL, "Can't add %u new gpcs", new_nr_gpcs);
124         __vmm_grow_gpc_array(vmm, new_nr_gpcs);
125         for (int i = 0; i < nr_more_gpcs; i++) {
126                 if (copy_from_user(&gpci, &u_gpcis[i], sizeof(struct vmm_gpcore_init)))
127                         error(EINVAL, "Bad pointer %p for gps", u_gpcis);
128                 vmm->guest_pcores[vmm->nr_guest_pcores] = create_guest_pcore(p, &gpci);
129                 wmb();  /* concurrent readers will check nr_guest_pcores first */
130                 vmm->nr_guest_pcores++;
131         }
132 }
133
134 /* Has no concurrency protection - only call this when you know you have the
135  * only ref to vmm.  For instance, from __proc_free, where there is only one ref
136  * to the proc (and thus proc.vmm). */
137 void __vmm_struct_cleanup(struct proc *p)
138 {
139         struct vmm *vmm = &p->vmm;
140         if (!vmm->vmmcp)
141                 return;
142         for (int i = 0; i < vmm->nr_guest_pcores; i++) {
143                 if (vmm->guest_pcores[i])
144                         destroy_guest_pcore(vmm->guest_pcores[i]);
145         }
146         kfree(vmm->guest_pcores);
147         ept_flush(p->env_pgdir.eptp);
148         vmm->vmmcp = FALSE;
149 }
150
151 int vmm_poke_guest(struct proc *p, int guest_pcoreid)
152 {
153         struct guest_pcore *gpc;
154         int pcoreid;
155
156         gpc = lookup_guest_pcore(p, guest_pcoreid);
157         if (!gpc) {
158                 set_error(ENOENT, "Bad guest_pcoreid %d", guest_pcoreid);
159                 return -1;
160         }
161         /* We're doing an unlocked peek; it could change immediately.  This is a
162          * best effort service. */
163         pcoreid = ACCESS_ONCE(gpc->cpu);
164         if (pcoreid == -1) {
165                 /* So we know that we'll miss the poke for the posted IRQ.  We could
166                  * return an error.  However, error handling for this case isn't
167                  * particularly helpful (yet).  The absence of the error does not mean
168                  * the IRQ was posted.  We'll still return 0, meaning "the user didn't
169                  * mess up; we tried." */
170                 return 0;
171         }
172         send_ipi(pcoreid, I_POKE_GUEST);
173         return 0;
174 }
175
176 struct guest_pcore *lookup_guest_pcore(struct proc *p, int guest_pcoreid)
177 {
178         struct guest_pcore **array;
179         struct guest_pcore *ret;
180
181         /* nr_guest_pcores is written once at setup and never changed */
182         if (guest_pcoreid >= p->vmm.nr_guest_pcores)
183                 return 0;
184         /* TODO: (RCU) Synchronizing with __vmm_grow_gpc_array() */
185         do {
186                 array = ACCESS_ONCE(p->vmm.guest_pcores);
187                 ret = array[guest_pcoreid];
188                 rmb();  /* read ret before rereading array pointer */
189         } while (array != ACCESS_ONCE(p->vmm.guest_pcores));
190         return ret;
191 }
192
193 struct guest_pcore *load_guest_pcore(struct proc *p, int guest_pcoreid)
194 {
195         struct guest_pcore *gpc;
196         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
197
198         gpc = lookup_guest_pcore(p, guest_pcoreid);
199         if (!gpc)
200                 return 0;
201         assert(pcpui->guest_pcoreid == -1);
202         spin_lock(&p->vmm.lock);
203         if (gpc->cpu != -1) {
204                 spin_unlock(&p->vmm.lock);
205                 return 0;
206         }
207         gpc->cpu = core_id();
208         spin_unlock(&p->vmm.lock);
209         /* We've got dibs on the gpc; we don't need to hold the lock any longer. */
210         pcpui->guest_pcoreid = guest_pcoreid;
211         vmx_load_guest_pcore(gpc);
212         /* Load guest's xcr0 */
213         lxcr0(gpc->xcr0);
214
215         /* Manual MSR save/restore */
216         write_kern_gsbase(gpc->msr_kern_gs_base);
217         if (gpc->msr_star != AKAROS_MSR_STAR)
218                 write_msr(MSR_STAR, gpc->msr_star);
219         if (gpc->msr_lstar != AKAROS_MSR_LSTAR)
220                 write_msr(MSR_LSTAR, gpc->msr_lstar);
221         if (gpc->msr_sfmask != AKAROS_MSR_SFMASK)
222                 write_msr(MSR_SFMASK, gpc->msr_sfmask);
223
224         return gpc;
225 }
226
227 void unload_guest_pcore(struct proc *p, int guest_pcoreid)
228 {
229         struct guest_pcore *gpc;
230         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
231
232         gpc = lookup_guest_pcore(p, guest_pcoreid);
233         assert(gpc);
234         spin_lock(&p->vmm.lock);
235         assert(gpc->cpu != -1);
236         vmx_unload_guest_pcore(gpc);
237         gpc->cpu = -1;
238
239         /* Save guest's xcr0 and restore Akaros's default. */
240         gpc->xcr0 = rxcr0();
241         lxcr0(__proc_global_info.x86_default_xcr0);
242
243         /* We manage these MSRs manually. */
244         gpc->msr_kern_gs_base = read_kern_gsbase();
245         gpc->msr_star = read_msr(MSR_STAR);
246         gpc->msr_lstar = read_msr(MSR_LSTAR);
247         gpc->msr_sfmask = read_msr(MSR_SFMASK);
248
249         write_kern_gsbase((uint64_t)pcpui);
250         if (gpc->msr_star != AKAROS_MSR_STAR)
251                 write_msr(MSR_STAR, AKAROS_MSR_STAR);
252         if (gpc->msr_lstar != AKAROS_MSR_LSTAR)
253                 write_msr(MSR_LSTAR, AKAROS_MSR_LSTAR);
254         if (gpc->msr_sfmask, AKAROS_MSR_SFMASK)
255                 write_msr(MSR_SFMASK, AKAROS_MSR_SFMASK);
256
257         /* As soon as we unlock, this gpc can be started on another core */
258         spin_unlock(&p->vmm.lock);
259         pcpui->guest_pcoreid = -1;
260 }
261
262 /* emulated msr. For now, an msr value and a pointer to a helper that
263  * performs the requested operation.
264  */
265 struct emmsr {
266         uint32_t reg;
267         char *name;
268         bool (*f)(struct emmsr *msr, struct vm_trapframe *vm_tf,
269                   uint32_t opcode);
270         bool written;
271         uint32_t edx, eax;
272 };
273
274 static bool emsr_miscenable(struct emmsr *msr, struct vm_trapframe *vm_tf,
275                             uint32_t opcode);
276 static bool emsr_readonly(struct emmsr *msr, struct vm_trapframe *vm_tf,
277                           uint32_t opcode);
278 static bool emsr_readzero(struct emmsr *msr, struct vm_trapframe *vm_tf,
279                           uint32_t opcode);
280 static bool emsr_fakewrite(struct emmsr *msr, struct vm_trapframe *vm_tf,
281                            uint32_t opcode);
282 static bool emsr_ok(struct emmsr *msr, struct vm_trapframe *vm_tf,
283                     uint32_t opcode);
284 static bool emsr_fake_apicbase(struct emmsr *msr, struct vm_trapframe *vm_tf,
285                                uint32_t opcode);
286 static bool emsr_lapic_icr(struct emmsr *msr, struct vm_trapframe *vm_tf,
287                            uint32_t opcode);
288
289 struct emmsr emmsrs[] = {
290         {MSR_LAPIC_ICR, "MSR_LAPIC_ICR", emsr_lapic_icr},
291         {MSR_IA32_MISC_ENABLE, "MSR_IA32_MISC_ENABLE", emsr_miscenable},
292         {MSR_IA32_SYSENTER_CS, "MSR_IA32_SYSENTER_CS", emsr_ok},
293         {MSR_IA32_SYSENTER_EIP, "MSR_IA32_SYSENTER_EIP", emsr_ok},
294         {MSR_IA32_SYSENTER_ESP, "MSR_IA32_SYSENTER_ESP", emsr_ok},
295         {MSR_IA32_UCODE_REV, "MSR_IA32_UCODE_REV", emsr_fakewrite},
296         {MSR_CSTAR, "MSR_CSTAR", emsr_fakewrite},
297         {MSR_IA32_VMX_BASIC_MSR, "MSR_IA32_VMX_BASIC_MSR", emsr_fakewrite},
298         {MSR_IA32_VMX_PINBASED_CTLS_MSR, "MSR_IA32_VMX_PINBASED_CTLS_MSR",
299          emsr_fakewrite},
300         {MSR_IA32_VMX_PROCBASED_CTLS_MSR, "MSR_IA32_VMX_PROCBASED_CTLS_MSR",
301          emsr_fakewrite},
302         {MSR_IA32_VMX_PROCBASED_CTLS2, "MSR_IA32_VMX_PROCBASED_CTLS2",
303          emsr_fakewrite},
304         {MSR_IA32_VMX_EXIT_CTLS_MSR, "MSR_IA32_VMX_EXIT_CTLS_MSR",
305          emsr_fakewrite},
306         {MSR_IA32_VMX_ENTRY_CTLS_MSR, "MSR_IA32_VMX_ENTRY_CTLS_MSR",
307          emsr_fakewrite},
308         {MSR_IA32_ENERGY_PERF_BIAS, "MSR_IA32_ENERGY_PERF_BIAS",
309          emsr_fakewrite},
310         {MSR_LBR_SELECT, "MSR_LBR_SELECT", emsr_ok},
311         {MSR_LBR_TOS, "MSR_LBR_TOS", emsr_ok},
312         {MSR_LBR_NHM_FROM, "MSR_LBR_NHM_FROM", emsr_ok},
313         {MSR_LBR_NHM_TO, "MSR_LBR_NHM_TO", emsr_ok},
314         {MSR_LBR_CORE_FROM, "MSR_LBR_CORE_FROM", emsr_ok},
315         {MSR_LBR_CORE_TO, "MSR_LBR_CORE_TO", emsr_ok},
316
317         // grumble.
318         {MSR_OFFCORE_RSP_0, "MSR_OFFCORE_RSP_0", emsr_ok},
319         {MSR_OFFCORE_RSP_1, "MSR_OFFCORE_RSP_1", emsr_ok},
320         // louder.
321         {MSR_PEBS_LD_LAT_THRESHOLD, "MSR_PEBS_LD_LAT_THRESHOLD", emsr_ok},
322         // aaaaaahhhhhhhhhhhhhhhhhhhhh
323         {MSR_ARCH_PERFMON_EVENTSEL0, "MSR_ARCH_PERFMON_EVENTSEL0", emsr_ok},
324         {MSR_ARCH_PERFMON_EVENTSEL1, "MSR_ARCH_PERFMON_EVENTSEL1", emsr_ok},
325         {MSR_IA32_PERF_CAPABILITIES, "MSR_IA32_PERF_CAPABILITIES", emsr_readzero},
326         // unsafe.
327         {MSR_IA32_APICBASE, "MSR_IA32_APICBASE", emsr_fake_apicbase},
328
329         // mostly harmless.
330         {MSR_TSC_AUX, "MSR_TSC_AUX", emsr_fakewrite},
331         {MSR_RAPL_POWER_UNIT, "MSR_RAPL_POWER_UNIT", emsr_readzero},
332         {MSR_IA32_MCG_CAP, "MSR_IA32_MCG_CAP", emsr_readzero},
333         {MSR_IA32_DEBUGCTLMSR, "MSR_IA32_DEBUGCTLMSR", emsr_fakewrite},
334
335         // TBD
336         {MSR_IA32_TSC_DEADLINE, "MSR_IA32_TSC_DEADLINE", emsr_fakewrite},
337 };
338
339 /* Here are the rules for IPI injection:
340  * 1) The guest can't sleep if notif is set.
341  * 2) Userspace must wake the guest if notif is set, unconditionally
342  * 3) Whoever sets notif must make sure the interrupt gets injected.
343  *
344  * This allows the kernel to set notif and possibly lose a race with a
345  * concurrently halting / vmexiting guest.
346  *
347  * Guest sleeping happens in userspace in the halt/mwait vmexit handler.  If
348  * userspace (vmm_interrupt_guest() sees notif set, it must try to wake the
349  * guest - even if the user didn't set notif.  If the kernel sets notif, it
350  * might be able to know the guest is running.  But if that fails, we have to
351  * kick it back to userspace (return false here).  In that case, even though
352  * userspace didn't set notif, it must attempt to wake the guest.
353  *
354  * For 3, the kernel can often know if the guest is running.  Then it can send
355  * the posted IPI, then reconfirm the guest is running.  If that fails, or if it
356  * *might* have failed, the guest still needs to get the IRQ.  The next time the
357  * guest runs after notif was set, the interrupt will be injected.  If the
358  * kernel kicks it back to userspace, the guest will wake or will fail to halt
359  * (due to notif being set), and the next time it runs, the kernel will inject
360  * the IPI (when we pop the vmtf).
361  *
362  * There's another case: the kernel sets notif, reads the coreid, sends the IPI,
363  * and then sees the coreid is changed.  If the coreid is -1, the GPC isn't
364  * loaded/running, and we kick back to userspace (as above).  If the coreid is
365  * not -1, it is running somewhere else.  It might have missed the IPI, but
366  * since the guest was popped on a core after notif was set, the IRQ was
367  * posted/injected. */
368 static bool emsr_lapic_icr_write(struct emmsr *msr, struct vm_trapframe *tf)
369 {
370         uint32_t destination = tf->tf_rdx & 0xffffffff;
371         uint8_t vector = tf->tf_rax & 0xff;
372         uint8_t type = (tf->tf_rax >> 8) & 0x7;
373         struct guest_pcore *gpc;
374         int target_coreid;
375
376         if (type != 0 || destination == 0xffffffff)
377                 return false;
378         gpc = lookup_guest_pcore(current, destination);
379         if (!gpc)
380                 return false;
381         SET_BITMASK_BIT_ATOMIC((void*)gpc->posted_irq_desc, vector);
382         cmb();  /* atomic does the MB, order set write before test read */
383         /* We got lucky and squeezed our IRQ in with someone else's */
384         if (test_bit(VMX_POSTED_OUTSTANDING_NOTIF, (void*)gpc->posted_irq_desc))
385                 return true;
386         SET_BITMASK_BIT_ATOMIC((void*)gpc->posted_irq_desc,
387                                VMX_POSTED_OUTSTANDING_NOTIF);
388         cmb();  /* atomic does the MB, order set write before read of cpu */
389         target_coreid = ACCESS_ONCE(gpc->cpu);
390         if (target_coreid == -1)
391                 return false;
392         /* If it's us, we'll send_ipi when we restart the VMTF.  Note this is rare:
393          * the guest will usually use the self_ipi virtualization. */
394         if (target_coreid != core_id())
395                 send_ipi(target_coreid, I_POKE_GUEST);
396         /* No MBs needed here: only that it happens after setting notif */
397         if (ACCESS_ONCE(gpc->cpu) == -1)
398                 return false;
399         return true;
400 }
401
402 static bool emsr_lapic_icr(struct emmsr *msr, struct vm_trapframe *tf,
403                            uint32_t opcode)
404 {
405         if (opcode == VMM_MSR_EMU_READ)
406                 return false;
407         return emsr_lapic_icr_write(msr, tf);
408 }
409
410 /* this may be the only register that needs special handling.
411  * If there others then we might want to extend the emmsr struct.
412  */
413 bool emsr_miscenable(struct emmsr *msr, struct vm_trapframe *vm_tf,
414                      uint32_t opcode)
415 {
416         uint64_t val;
417         uint32_t eax, edx;
418
419         if (read_msr_safe(msr->reg, &val))
420                 return FALSE;
421         eax = low32(val);
422         eax |= MSR_IA32_MISC_ENABLE_PEBS_UNAVAIL;
423         edx = high32(val);
424         /* we just let them read the misc msr for now. */
425         if (opcode == VMM_MSR_EMU_READ) {
426                 vm_tf->tf_rax = eax;
427                 vm_tf->tf_rdx = edx;
428                 return TRUE;
429         } else {
430                 /* if they are writing what is already written, that's ok. */
431                 if (((uint32_t) vm_tf->tf_rax == eax)
432                     && ((uint32_t) vm_tf->tf_rdx == edx))
433                         return TRUE;
434         }
435         printk("%s: Wanted to write 0x%x%x, but could not; value was 0x%x%x\n",
436                msr->name, (uint32_t) vm_tf->tf_rdx, (uint32_t) vm_tf->tf_rax,
437                edx, eax);
438         return FALSE;
439 }
440
441 bool emsr_readonly(struct emmsr *msr, struct vm_trapframe *vm_tf,
442                    uint32_t opcode)
443 {
444         uint64_t val;
445
446         if (read_msr_safe(msr->reg, &val))
447                 return FALSE;
448         if (opcode == VMM_MSR_EMU_READ) {
449                 vm_tf->tf_rax = low32(val);
450                 vm_tf->tf_rdx = high32(val);
451                 return TRUE;
452         }
453
454         printk("%s: Tried to write a readonly register\n", msr->name);
455         return FALSE;
456 }
457
458 bool emsr_readzero(struct emmsr *msr, struct vm_trapframe *vm_tf,
459                    uint32_t opcode)
460 {
461         if (opcode == VMM_MSR_EMU_READ) {
462                 vm_tf->tf_rax = 0;
463                 vm_tf->tf_rdx = 0;
464                 return TRUE;
465         }
466
467         printk("%s: Tried to write a readonly register\n", msr->name);
468         return FALSE;
469 }
470
471 /* pretend to write it, but don't write it. */
472 bool emsr_fakewrite(struct emmsr *msr, struct vm_trapframe *vm_tf,
473                     uint32_t opcode)
474 {
475         uint32_t eax, edx;
476         uint64_t val;
477
478         if (!msr->written) {
479                 if (read_msr_safe(msr->reg, &val))
480                         return FALSE;
481                 eax = low32(val);
482                 edx = high32(val);
483         } else {
484                 eax = msr->eax;
485                 edx = msr->edx;
486         }
487         /* we just let them read the misc msr for now. */
488         if (opcode == VMM_MSR_EMU_READ) {
489                 vm_tf->tf_rax = eax;
490                 vm_tf->tf_rdx = edx;
491                 return TRUE;
492         } else {
493                 msr->edx = vm_tf->tf_rdx;
494                 msr->eax = vm_tf->tf_rax;
495                 msr->written = TRUE;
496         }
497         return TRUE;
498 }
499
500 bool emsr_ok(struct emmsr *msr, struct vm_trapframe *vm_tf,
501              uint32_t opcode)
502 {
503         uint64_t val;
504
505         if (opcode == VMM_MSR_EMU_READ) {
506                 if (read_msr_safe(msr->reg, &val))
507                         return FALSE;
508                 vm_tf->tf_rax = low32(val);
509                 vm_tf->tf_rdx = high32(val);
510         } else {
511                 val = (vm_tf->tf_rdx << 32) | (vm_tf->tf_rax & 0xffffffff);
512                 if (write_msr_safe(msr->reg, val))
513                         return FALSE;
514         }
515         return TRUE;
516 }
517
518 /* pretend to write it, but don't write it. */
519 bool emsr_fake_apicbase(struct emmsr *msr, struct vm_trapframe *vm_tf,
520                         uint32_t opcode)
521 {
522         uint32_t eax, edx;
523
524         if (!msr->written) {
525                 /* TODO: tightly coupled to the addr in vmrunkernel.  We want this func
526                  * to return the val that vmrunkernel put into the VMCS. */
527                 eax = 0xfee00d00;
528                 if (vm_tf->tf_guest_pcoreid != 0) {
529                         // Remove BSP bit if not core 0
530                         eax = 0xfee00c00;
531                 }
532                 edx = 0;
533         } else {
534                 edx = msr->edx;
535                 eax = msr->eax;
536         }
537         /* we just let them read the misc msr for now. */
538         if (opcode == VMM_MSR_EMU_READ) {
539                 vm_tf->tf_rax = eax;
540                 vm_tf->tf_rdx = edx;
541                 return TRUE;
542         } else {
543                 /* if they are writing what is already written, that's ok. */
544                 if (((uint32_t) vm_tf->tf_rax == eax)
545                     && ((uint32_t) vm_tf->tf_rdx == edx))
546                         return 0;
547                 msr->edx = vm_tf->tf_rdx;
548                 msr->eax = vm_tf->tf_rax;
549                 msr->written = TRUE;
550         }
551         return TRUE;
552 }
553
554 bool vmm_emulate_msr(struct vm_trapframe *vm_tf, int op)
555 {
556         for (int i = 0; i < ARRAY_SIZE(emmsrs); i++) {
557                 if (emmsrs[i].reg != vm_tf->tf_rcx)
558                         continue;
559                 return emmsrs[i].f(&emmsrs[i], vm_tf, op);
560         }
561         return FALSE;
562 }