vmmcp: this should be the complete list of registers we need to autoload
[akaros.git] / kern / arch / x86 / vmm / intel / vmx.c
1 //#define DEBUG
2 /**
3  *  vmx.c - The Intel VT-x driver for Dune
4  *
5  * This file is derived from Linux KVM VT-x support.
6  * Copyright (C) 2006 Qumranet, Inc.
7  * Copyright 2010 Red Hat, Inc. and/or its affiliates.
8  *
9  * Original Authors:
10  *   Avi Kivity   <avi@qumranet.com>
11  *   Yaniv Kamay  <yaniv@qumranet.com>
12  *
13  * This modified version is simpler because it avoids the following
14  * features that are not requirements for Dune:
15  *  * Real-mode emulation
16  *  * Nested VT-x support
17  *  * I/O hardware emulation
18  *  * Any of the more esoteric X86 features and registers
19  *  * KVM-specific functionality
20  *
21  * In essence we provide only the minimum functionality needed to run
22  * a process in vmx non-root mode rather than the full hardware emulation
23  * needed to support an entire OS.
24  *
25  * This driver is a research prototype and as such has the following
26  * limitations:
27  *
28  * FIXME: Backward compatability is currently a non-goal, and only recent
29  * full-featured (EPT, PCID, VPID, etc.) Intel hardware is supported by this
30  * driver.
31  *
32  * FIXME: Eventually we should handle concurrent user's of VT-x more
33  * gracefully instead of requiring exclusive access. This would allow
34  * Dune to interoperate with KVM and other HV solutions.
35  *
36  * FIXME: We need to support hotplugged physical CPUs.
37  *
38  * Authors:
39  *   Adam Belay   <abelay@stanford.edu>
40  */
41
42 /* Basic flow.
43  * Yep, it's confusing. This is in part because the vmcs is used twice, for two different things.
44  * You're left with the feeling that they got part way through and realized they had to have one for
45  *
46  * 1) your CPU is going to be capable of running VMs, and you need state for that.
47  *
48  * 2) you're about to start a guest, and you need state for that.
49  *
50  * So there is get cpu set up to be able to run VMs stuff, and now
51  * let's start a guest stuff.  In Akaros, CPUs will always be set up
52  * to run a VM if that is possible. Processes can flip themselves into
53  * a VM and that will require another VMCS.
54  *
55  * So: at kernel startup time, the SMP boot stuff calls
56  * k/a/x86/vmm/vmm.c:vmm_init, which calls arch-dependent bits, which
57  * in the case of this file is intel_vmm_init. That does some code
58  * that sets up stuff for ALL sockets, based on the capabilities of
59  * the socket it runs on. If any cpu supports vmx, it assumes they all
60  * do. That's a realistic assumption. So the call_function_all is kind
61  * of stupid, really; it could just see what's on the current cpu and
62  * assume it's on all. HOWEVER: there are systems in the wilde that
63  * can run VMs on some but not all CPUs, due to BIOS mistakes, so we
64  * might as well allow for the chance that wel'll only all VMMCPs on a
65  * subset (not implemented yet however).  So: probe all CPUs, get a
66  * count of how many support VMX and, for now, assume they all do
67  * anyway.
68  *
69  * Next, call setup_vmcs_config to configure the GLOBAL vmcs_config struct,
70  * which contains all the naughty bits settings for all the cpus that can run a VM.
71  * Realistically, all VMX-capable cpus in a system will have identical configurations.
72  * So: 0 or more cpus can run VMX; all cpus which can run VMX will have the same configuration.
73  *
74  * configure the msr_bitmap. This is the bitmap of MSRs which the
75  * guest can manipulate.  Currently, we only allow GS and FS base.
76  *
77  * Reserve bit 0 in the vpid bitmap as guests can not use that
78  *
79  * Set up the what we call the vmxarea. The vmxarea is per-cpu, not
80  * per-guest. Once set up, it is left alone.  The ONLY think we set in
81  * there is the revision area. The VMX is page-sized per cpu and
82  * page-aligned. Note that it can be smaller, but why bother? We know
83  * the max size and alightment, and it's convenient.
84  *
85  * Now that it is set up, enable vmx on all cpus. This involves
86  * testing VMXE in cr4, to see if we've been here before (TODO: delete
87  * this test), then testing MSR_IA32_FEATURE_CONTROL to see if we can
88  * do a VM, the setting the VMXE in cr4, calling vmxon (does a vmxon
89  * instruction), and syncing vpid's and ept's.  Now the CPU is ready
90  * to host guests.
91  *
92  * Setting up a guest.
93  * We divide this into two things: vmm_proc_init and vm_run.
94  * Currently, on Intel, vmm_proc_init does nothing.
95  *
96  * vm_run is really complicated. It is called with a coreid, rip, rsp,
97  * cr3, and flags.  On intel, it calls vmx_launch. vmx_launch is set
98  * up for a few test cases. If rip is 1, it sets the guest rip to
99  * a function which will deref 0 and should exit with failure 2. If rip is 0,
100  * it calls an infinite loop in the guest.
101  *
102  * The sequence of operations:
103  * create a vcpu
104  * while (1) {
105  * get a vcpu
106  * disable irqs (required or you can't enter the VM)
107  * vmx_run_vcpu()
108  * enable irqs
109  * manage the vm exit
110  * }
111  *
112  * get a vcpu
113  * See if the current cpu has a vcpu. If so, and is the same as the vcpu we want,
114  * vmcs_load(vcpu->vmcs) -- i.e. issue a VMPTRLD.
115  *
116  * If it's not the same, see if the vcpu thinks it is on the core. If it is not, call
117  * __vmx_get_cpu_helper on the other cpu, to free it up. Else vmcs_clear the one
118  * attached to this cpu. Then vmcs_load the vmcs for vcpu on this this cpu,
119  * call __vmx_setup_cpu, mark this vcpu as being attached to this cpu, done.
120  *
121  * vmx_run_vcpu this one gets messy, mainly because it's a giant wad
122  * of inline assembly with embedded CPP crap. I suspect we'll want to
123  * un-inline it someday, but maybe not.  It's called with a vcpu
124  * struct from which it loads guest state, and to which it stores
125  * non-virtualized host state. It issues a vmlaunch or vmresume
126  * instruction depending, and on return, it evaluates if things the
127  * launch/resume had an error in that operation. Note this is NOT the
128  * same as an error while in the virtual machine; this is an error in
129  * startup due to misconfiguration. Depending on whatis returned it's
130  * either a failed vm startup or an exit for lots of many reasons.
131  *
132  */
133
134 /* basically: only rename those globals that might conflict
135  * with existing names. Leave all else the same.
136  * this code is more modern than the other code, yet still
137  * well encapsulated, it seems.
138  */
139 #include <kmalloc.h>
140 #include <string.h>
141 #include <stdio.h>
142 #include <assert.h>
143 #include <error.h>
144 #include <pmap.h>
145 #include <sys/queue.h>
146 #include <smp.h>
147 #include <kref.h>
148 #include <atomic.h>
149 #include <alarm.h>
150 #include <event.h>
151 #include <umem.h>
152 #include <bitops.h>
153 #include <arch/types.h>
154 #include <syscall.h>
155
156 #include "vmx.h"
157 #include "../vmm.h"
158
159 #include "cpufeature.h"
160
161 #define currentcpu (&per_cpu_info[core_id()])
162
163 /*
164  * Keep MSR_STAR at the end, as setup_msrs() will try to optimize it
165  * away by decrementing the array size.
166  */
167 static const uint32_t vmx_msr_index[] = {
168         MSR_SYSCALL_MASK, MSR_LSTAR, MSR_CSTAR,
169         MSR_EFER, MSR_TSC_AUX, MSR_STAR,
170 };
171 #define NR_VMX_MSR ARRAY_SIZE(vmx_msr_index)
172
173 static unsigned long *msr_bitmap;
174
175 int x86_ept_pte_fix_ups = 0;
176
177 struct vmx_capability vmx_capability;
178 struct vmcs_config vmcs_config;
179
180 static int autoloaded_msrs[] = {
181         MSR_KERNEL_GS_BASE,
182         MSR_LSTAR,
183         MSR_STAR,
184         MSR_SFMASK,
185 };
186
187 void ept_flush(uint64_t eptp)
188 {
189         ept_sync_context(eptp);
190 }
191
192 static void vmcs_clear(struct vmcs *vmcs)
193 {
194         uint64_t phys_addr = PADDR(vmcs);
195         uint8_t error;
196
197         asm volatile (ASM_VMX_VMCLEAR_RAX "; setna %0"
198                       : "=qm"(error) : "a"(&phys_addr), "m"(phys_addr)
199                       : "cc", "memory");
200         if (error)
201                 printk("vmclear fail: %p/%llx\n",
202                        vmcs, phys_addr);
203 }
204
205 static void vmcs_load(struct vmcs *vmcs)
206 {
207         uint64_t phys_addr = PADDR(vmcs);
208         uint8_t error;
209
210         asm volatile (ASM_VMX_VMPTRLD_RAX "; setna %0"
211                         : "=qm"(error) : "a"(&phys_addr), "m"(phys_addr)
212                         : "cc", "memory");
213         if (error)
214                 printk("vmptrld %p/%llx failed\n",
215                        vmcs, phys_addr);
216 }
217
218 /* Returns the paddr pointer of the current CPU's VMCS region, or -1 if none. */
219 static physaddr_t vmcs_get_current(void)
220 {
221         physaddr_t vmcs_paddr;
222         /* RAX contains the addr of the location to store the VMCS pointer.  The
223          * compiler doesn't know the ASM will deref that pointer, hence the =m */
224         asm volatile (ASM_VMX_VMPTRST_RAX : "=m"(vmcs_paddr) : "a"(&vmcs_paddr));
225         return vmcs_paddr;
226 }
227
228 __always_inline unsigned long vmcs_readl(unsigned long field)
229 {
230         unsigned long value;
231
232         asm volatile (ASM_VMX_VMREAD_RDX_RAX
233                       : "=a"(value) : "d"(field) : "cc");
234         return value;
235 }
236
237 __always_inline uint16_t vmcs_read16(unsigned long field)
238 {
239         return vmcs_readl(field);
240 }
241
242 static __always_inline uint32_t vmcs_read32(unsigned long field)
243 {
244         return vmcs_readl(field);
245 }
246
247 static __always_inline uint64_t vmcs_read64(unsigned long field)
248 {
249         return vmcs_readl(field);
250 }
251
252 void vmwrite_error(unsigned long field, unsigned long value)
253 {
254         printk("vmwrite error: reg %lx value %lx (err %d)\n",
255                field, value, vmcs_read32(VM_INSTRUCTION_ERROR));
256 }
257
258 void vmcs_writel(unsigned long field, unsigned long value)
259 {
260         uint8_t error;
261
262         asm volatile (ASM_VMX_VMWRITE_RAX_RDX "; setna %0"
263                        : "=q"(error) : "a"(value), "d"(field) : "cc");
264         if (error)
265                 vmwrite_error(field, value);
266 }
267
268 static void vmcs_write16(unsigned long field, uint16_t value)
269 {
270         vmcs_writel(field, value);
271 }
272
273 static void vmcs_write32(unsigned long field, uint32_t value)
274 {
275         vmcs_writel(field, value);
276 }
277
278 static void vmcs_write64(unsigned long field, uint64_t value)
279 {
280         vmcs_writel(field, value);
281 }
282
283 /*
284  * A note on Things You Can't Make Up.
285  * or
286  * "George, you can type this shit, but you can't say it" -- Harrison Ford
287  *
288  * There are 5 VMCS 32-bit words that control guest permissions. If
289  * you set these correctly, you've got a guest that will behave. If
290  * you get even one bit wrong, you've got a guest that will chew your
291  * leg off. Some bits must be 1, some must be 0, and some can be set
292  * either way. To add to the fun, the docs are sort of a docudrama or,
293  * as the quote goes, "interesting if true."
294  *
295  * To determine what bit can be set in what VMCS 32-bit control word,
296  * there are 5 corresponding 64-bit MSRs.  And, to make it even more
297  * fun, the standard set of MSRs have errors in them, i.e. report
298  * incorrect values, for legacy reasons, and so you are supposed to
299  * "look around" to another set, which have correct bits in
300  * them. There are four such 'correct' registers, and they have _TRUE_
301  * in the names as you can see below. We test for the value of VMCS
302  * control bits in the _TRUE_ registers if possible. The fifth
303  * register, CPU Secondary Exec Controls, which came later, needs no
304  * _TRUE_ variant.
305  *
306  * For each MSR, the high 32 bits tell you what bits can be "1" by a
307  * "1" in that position; the low 32 bits tell you what bit can be "0"
308  * by a "0" in that position. So, for each of 32 bits in a given VMCS
309  * control word, there is a pair of bits in an MSR that tells you what
310  * values it can take. The two bits, of which there are *four*
311  * combinations, describe the *three* possible operations on a
312  * bit. The two bits, taken together, form an untruth table: There are
313  * three possibilities: The VMCS bit can be set to 0 or 1, or it can
314  * only be 0, or only 1. The fourth combination is not supposed to
315  * happen.
316  *
317  * So: there is the 1 bit from the upper 32 bits of the msr.
318  * If this bit is set, then the bit can be 1. If clear, it can not be 1.
319  *
320  * Then there is the 0 bit, from low 32 bits. If clear, the VMCS bit
321  * can be 0. If 1, the VMCS bit can not be 0.
322  *
323  * SO, let's call the 1 bit R1, and the 0 bit R0, we have:
324  *  R1 R0
325  *  0 0 -> must be 0
326  *  1 0 -> can be 1, can be 0
327  *  0 1 -> can not be 1, can not be 0. --> JACKPOT! Not seen yet.
328  *  1 1 -> must be one.
329  *
330  * It's also pretty hard to know what you can and can't set, and
331  * that's led to inadvertant opening of permissions at times.  Because
332  * of this complexity we've decided on the following: the driver must
333  * define EVERY bit, UNIQUELY, for each of the 5 registers, that it wants
334  * set. Further, for any bit that's settable, the driver must specify
335  * a setting; for any bit that's reserved, the driver settings must
336  * match that bit. If there are reserved bits we don't specify, that's
337  * ok; we'll take them as is.
338  *
339  * We use a set-means-set, and set-means-clear model, i.e. we use a
340  * 32-bit word to contain the bits we want to be 1, indicated by one;
341  * and another 32-bit word in which a bit we want to be 0 is indicated
342  * by a 1. This allows us to easily create masks of all bits we're
343  * going to set, for example.
344  *
345  * We have two 32-bit numbers for each 32-bit VMCS field: bits we want
346  * set and bits we want clear.  If you read the MSR for that field,
347  * compute the reserved 0 and 1 settings, and | them together, they
348  * need to result in 0xffffffff. You can see that we can create other
349  * tests for conflicts (i.e. overlap).
350  *
351  * At this point, I've tested check_vmx_controls in every way
352  * possible, beause I kept screwing the bitfields up. You'll get a nice
353  * error it won't work at all, which is what we want: a
354  * failure-prone setup, where even errors that might result in correct
355  * values are caught -- "right answer, wrong method, zero credit." If there's
356  * weirdness in the bits, we don't want to run.
357  */
358
359 static bool check_vmxec_controls(struct vmxec const *v, bool have_true_msr,
360                                  uint32_t *result)
361 {
362         bool err = false;
363         uint32_t vmx_msr_low, vmx_msr_high;
364         uint32_t reserved_0, reserved_1, changeable_bits;
365
366         if (have_true_msr)
367                 rdmsr(v->truemsr, vmx_msr_low, vmx_msr_high);
368         else
369                 rdmsr(v->msr, vmx_msr_low, vmx_msr_high);
370
371         if (vmx_msr_low & ~vmx_msr_high)
372                 warn("JACKPOT: Conflicting VMX ec ctls for %s, high 0x%08x low 0x%08x",
373                      v->name, vmx_msr_high, vmx_msr_low);
374
375         reserved_0 = (~vmx_msr_low) & (~vmx_msr_high);
376         reserved_1 = vmx_msr_low & vmx_msr_high;
377         changeable_bits = ~(reserved_0 | reserved_1);
378
379         /*
380          * this is very much as follows:
381          * accept the things I cannot change,
382          * change the things I can,
383          * know the difference.
384          */
385
386         /* Conflict. Don't try to both set and reset bits. */
387         if (v->set_to_0 & v->set_to_1) {
388                 printk("%s: set to 0 (0x%x) and set to 1 (0x%x) overlap: 0x%x\n",
389                        v->name, v->set_to_0, v->set_to_1, v->set_to_0 & v->set_to_1);
390                 err = true;
391         }
392
393         /* coverage */
394         if (((v->set_to_0 | v->set_to_1) & changeable_bits) !=
395             changeable_bits) {
396                 printk("%s: Need to cover 0x%x and have 0x%x,0x%x\n",
397                        v->name, changeable_bits, v->set_to_0,  v->set_to_1);
398                 err = true;
399         }
400
401         if ((v->set_to_0 | v->set_to_1 | reserved_0 | reserved_1) !=
402             0xffffffff) {
403                 printk("%s: incomplete coverage: have 0x%x, want 0x%x\n",
404                        v->name, v->set_to_0 | v->set_to_1 |
405                        reserved_0 | reserved_1, 0xffffffff);
406                 err = true;
407         }
408
409         /* Don't try to change bits that can't be changed. */
410         if ((v->set_to_0 & (reserved_0 | changeable_bits)) != v->set_to_0) {
411                 printk("%s: set to 0 (0x%x) can't be done\n", v->name,
412                         v->set_to_0);
413                 err = true;
414         }
415
416         if ((v->set_to_1 & (reserved_1 | changeable_bits)) != v->set_to_1) {
417                 printk("%s: set to 1 (0x%x) can't be done\n",
418                        v->name, v->set_to_1);
419                 err = true;
420         }
421
422         /* If there's been any error at all, spill our guts and return. */
423         if (err) {
424                 printk("%s: vmx_msr_high 0x%x, vmx_msr_low 0x%x, ",
425                        v->name, vmx_msr_high, vmx_msr_low);
426                 printk("set_to_1 0x%x,set_to_0 0x%x,reserved_1 0x%x",
427                        v->set_to_1, v->set_to_0, reserved_1);
428                 printk(" reserved_0 0x%x", reserved_0);
429                 printk(" changeable_bits 0x%x\n", changeable_bits);
430                 return false;
431         }
432
433         *result = v->set_to_1 | reserved_1;
434
435         printd("%s: check_vmxec_controls succeeds with result 0x%x\n",
436                v->name, *result);
437         return true;
438 }
439
440 /*
441  * We're trying to make this as readable as possible. Realistically, it will
442  * rarely if ever change, if the past is any guide.
443  */
444 static const struct vmxec pbec = {
445         .name = "Pin Based Execution Controls",
446         .msr = MSR_IA32_VMX_PINBASED_CTLS,
447         .truemsr = MSR_IA32_VMX_TRUE_PINBASED_CTLS,
448
449         .set_to_1 = (PIN_BASED_EXT_INTR_MASK |
450                      PIN_BASED_NMI_EXITING |
451                      PIN_BASED_VIRTUAL_NMIS),
452
453         .set_to_0 = (PIN_BASED_VMX_PREEMPTION_TIMER |
454                      PIN_BASED_POSTED_INTR),
455 };
456
457 static const struct vmxec cbec = {
458         .name = "CPU Based Execution Controls",
459         .msr = MSR_IA32_VMX_PROCBASED_CTLS,
460         .truemsr = MSR_IA32_VMX_TRUE_PROCBASED_CTLS,
461
462         .set_to_1 = (CPU_BASED_HLT_EXITING |
463                      CPU_BASED_INVLPG_EXITING |
464                      CPU_BASED_MWAIT_EXITING |
465                      CPU_BASED_RDPMC_EXITING |
466                      CPU_BASED_CR8_LOAD_EXITING |
467                      CPU_BASED_CR8_STORE_EXITING |
468                      CPU_BASED_MOV_DR_EXITING |
469                      CPU_BASED_UNCOND_IO_EXITING |
470                      CPU_BASED_USE_MSR_BITMAPS |
471                      CPU_BASED_MONITOR_EXITING |
472                      CPU_BASED_ACTIVATE_SECONDARY_CONTROLS),
473
474         .set_to_0 = (CPU_BASED_VIRTUAL_INTR_PENDING |
475                      CPU_BASED_USE_TSC_OFFSETING |
476                      CPU_BASED_RDTSC_EXITING |
477                      CPU_BASED_CR3_LOAD_EXITING |
478                      CPU_BASED_CR3_STORE_EXITING |
479                      CPU_BASED_TPR_SHADOW |
480                      CPU_BASED_VIRTUAL_NMI_PENDING |
481                      CPU_BASED_MONITOR_TRAP |
482                      CPU_BASED_PAUSE_EXITING |
483                      CPU_BASED_USE_IO_BITMAPS),
484 };
485
486 static const struct vmxec cb2ec = {
487         .name = "CPU Based 2nd Execution Controls",
488         .msr = MSR_IA32_VMX_PROCBASED_CTLS2,
489         .truemsr = MSR_IA32_VMX_PROCBASED_CTLS2,
490
491         .set_to_1 = (SECONDARY_EXEC_ENABLE_EPT |
492                      SECONDARY_EXEC_RDTSCP |
493                      SECONDARY_EXEC_WBINVD_EXITING),
494
495         .set_to_0 = (SECONDARY_EXEC_VIRTUALIZE_APIC_ACCESSES |
496                      SECONDARY_EXEC_DESCRIPTOR_EXITING |
497                      SECONDARY_EXEC_VIRTUALIZE_X2APIC_MODE |
498                      SECONDARY_EXEC_ENABLE_VPID |
499                      SECONDARY_EXEC_UNRESTRICTED_GUEST |
500                      SECONDARY_EXEC_APIC_REGISTER_VIRT |
501                      SECONDARY_EXEC_VIRTUAL_INTR_DELIVERY |
502                      SECONDARY_EXEC_PAUSE_LOOP_EXITING |
503                      SECONDARY_EXEC_RDRAND_EXITING |
504                      SECONDARY_EXEC_ENABLE_INVPCID |
505                      SECONDARY_EXEC_ENABLE_VMFUNC |
506                      SECONDARY_EXEC_SHADOW_VMCS |
507                      SECONDARY_EXEC_RDSEED_EXITING |
508                      SECONDARY_EPT_VE |
509                      SECONDARY_ENABLE_XSAV_RESTORE)
510 };
511
512 static const struct vmxec vmentry = {
513         .name = "VMENTRY controls",
514         .msr = MSR_IA32_VMX_ENTRY_CTLS,
515         .truemsr = MSR_IA32_VMX_TRUE_ENTRY_CTLS,
516         /* exact order from vmx.h; only the first two are enabled. */
517
518         .set_to_1 =  (VM_ENTRY_LOAD_DEBUG_CONTROLS | /* can't set to 0 */
519                       VM_ENTRY_IA32E_MODE),
520
521         .set_to_0 = (VM_ENTRY_SMM |
522                      VM_ENTRY_DEACT_DUAL_MONITOR |
523                      VM_ENTRY_LOAD_IA32_PERF_GLOBAL_CTRL |
524                      VM_ENTRY_LOAD_IA32_PAT |
525                      VM_ENTRY_LOAD_IA32_EFER),
526 };
527
528 static const struct vmxec vmexit = {
529         .name = "VMEXIT controls",
530         .msr = MSR_IA32_VMX_EXIT_CTLS,
531         .truemsr = MSR_IA32_VMX_TRUE_EXIT_CTLS,
532
533         .set_to_1 = (VM_EXIT_SAVE_DEBUG_CONTROLS | /* can't set to 0 */
534                      VM_EXIT_HOST_ADDR_SPACE_SIZE), /* 64 bit */
535
536         .set_to_0 = (VM_EXIT_LOAD_IA32_PERF_GLOBAL_CTRL |
537                      VM_EXIT_ACK_INTR_ON_EXIT |
538                      VM_EXIT_SAVE_IA32_PAT |
539                      VM_EXIT_LOAD_IA32_PAT |
540                      VM_EXIT_SAVE_IA32_EFER |
541                      VM_EXIT_LOAD_IA32_EFER |
542                      VM_EXIT_SAVE_VMX_PREEMPTION_TIMER),
543 };
544
545 static void setup_vmcs_config(void *p)
546 {
547         int *ret = p;
548         struct vmcs_config *vmcs_conf = &vmcs_config;
549         uint32_t vmx_msr_high;
550         uint64_t vmx_msr;
551         bool have_true_msrs = false;
552         bool ok;
553
554         *ret = -EIO;
555
556         vmx_msr = read_msr(MSR_IA32_VMX_BASIC);
557         vmx_msr_high = vmx_msr >> 32;
558
559         /*
560          * If bit 55 (VMX_BASIC_HAVE_TRUE_MSRS) is set, then we
561          * can go for the true MSRs.  Else, we ask you to get a better CPU.
562          */
563         if (vmx_msr & VMX_BASIC_TRUE_CTLS) {
564                 have_true_msrs = true;
565                 printd("Running with TRUE MSRs\n");
566         } else {
567                 printk("Running with non-TRUE MSRs, this is old hardware\n");
568         }
569
570         /*
571          * Don't worry that one or more of these might fail and leave
572          * the VMCS in some kind of incomplete state. If one of these
573          * fails, the caller is going to discard the VMCS.
574          * It is written this way to ensure we get results of all tests and avoid
575          * BMAFR behavior.
576          */
577         ok = check_vmxec_controls(&pbec, have_true_msrs,
578                                   &vmcs_conf->pin_based_exec_ctrl);
579         ok = check_vmxec_controls(&cbec, have_true_msrs,
580                                   &vmcs_conf->cpu_based_exec_ctrl) && ok;
581         ok = check_vmxec_controls(&cb2ec, have_true_msrs,
582                                   &vmcs_conf->cpu_based_2nd_exec_ctrl) && ok;
583         ok = check_vmxec_controls(&vmentry, have_true_msrs,
584                                   &vmcs_conf->vmentry_ctrl) && ok;
585         ok = check_vmxec_controls(&vmexit, have_true_msrs,
586                                   &vmcs_conf->vmexit_ctrl) && ok;
587         if (! ok) {
588                 printk("vmxexec controls is no good.\n");
589                 return;
590         }
591
592         /* IA-32 SDM Vol 3B: VMCS size is never greater than 4kB. */
593         if ((vmx_msr_high & 0x1fff) > PGSIZE) {
594                 printk("vmx_msr_high & 0x1fff) is 0x%x, > PAGE_SIZE 0x%x\n",
595                        vmx_msr_high & 0x1fff, PGSIZE);
596                 return;
597         }
598
599         /* IA-32 SDM Vol 3B: 64-bit CPUs always have VMX_BASIC_MSR[48]==0. */
600         if (vmx_msr & VMX_BASIC_64) {
601                 printk("VMX doesn't support 64 bit width!\n");
602                 return;
603         }
604
605         if (((vmx_msr & VMX_BASIC_MEM_TYPE_MASK) >> VMX_BASIC_MEM_TYPE_SHIFT)
606             != VMX_BASIC_MEM_TYPE_WB) {
607                 printk("VMX doesn't support WB memory for VMCS accesses!\n");
608                 return;
609         }
610
611         vmcs_conf->size = vmx_msr_high & 0x1fff;
612         vmcs_conf->order = LOG2_UP(nr_pages(vmcs_config.size));
613         vmcs_conf->revision_id = (uint32_t)vmx_msr;
614
615         /* Read in the caps for runtime checks.  This MSR is only available if
616          * secondary controls and ept or vpid is on, which we check earlier */
617         rdmsr(MSR_IA32_VMX_EPT_VPID_CAP, vmx_capability.ept, vmx_capability.vpid);
618
619         *ret = 0;
620 }
621
622 static struct vmcs *__vmx_alloc_vmcs(int node)
623 {
624         struct vmcs *vmcs;
625
626         vmcs = get_cont_pages_node(node, vmcs_config.order, KMALLOC_WAIT);
627         if (!vmcs)
628                 return 0;
629         memset(vmcs, 0, vmcs_config.size);
630         vmcs->revision_id = vmcs_config.revision_id;    /* vmcs revision id */
631         printd("%d: set rev id %d\n", core_id(), vmcs->revision_id);
632         return vmcs;
633 }
634
635 /**
636  * vmx_alloc_vmcs - allocates a VMCS region
637  *
638  * NOTE: Assumes the new region will be used by the current CPU.
639  *
640  * Returns a valid VMCS region.
641  */
642 static struct vmcs *vmx_alloc_vmcs(void)
643 {
644         return __vmx_alloc_vmcs(node_id());
645 }
646
647 /**
648  * vmx_free_vmcs - frees a VMCS region
649  */
650 static void vmx_free_vmcs(struct vmcs *vmcs)
651 {
652   //free_pages((unsigned long)vmcs, vmcs_config.order);
653 }
654
655 /*
656  * Set up the vmcs's constant host-state fields, i.e., host-state fields that
657  * will not change in the lifetime of the guest.
658  * Note that host-state that does change is set elsewhere. E.g., host-state
659  * that is set differently for each CPU is set in vmx_vcpu_load(), not here.
660  */
661 static void vmx_setup_constant_host_state(void)
662 {
663         uint32_t low32, high32;
664         unsigned long tmpl;
665         pseudodesc_t dt;
666
667         vmcs_writel(HOST_CR0, rcr0() & ~X86_CR0_TS);  /* 22.2.3 */
668         vmcs_writel(HOST_CR4, rcr4());  /* 22.2.3, 22.2.5 */
669         vmcs_writel(HOST_CR3, rcr3());  /* 22.2.3 */
670
671         vmcs_write16(HOST_CS_SELECTOR, GD_KT);  /* 22.2.4 */
672         vmcs_write16(HOST_DS_SELECTOR, GD_KD);  /* 22.2.4 */
673         vmcs_write16(HOST_ES_SELECTOR, GD_KD);  /* 22.2.4 */
674         vmcs_write16(HOST_SS_SELECTOR, GD_KD);  /* 22.2.4 */
675         vmcs_write16(HOST_TR_SELECTOR, GD_TSS);  /* 22.2.4 */
676
677         native_store_idt(&dt);
678         vmcs_writel(HOST_IDTR_BASE, dt.pd_base);   /* 22.2.4 */
679
680         asm("mov $.Lkvm_vmx_return, %0" : "=r"(tmpl));
681         vmcs_writel(HOST_RIP, tmpl); /* 22.2.5 */
682
683         rdmsr(MSR_IA32_SYSENTER_CS, low32, high32);
684         vmcs_write32(HOST_IA32_SYSENTER_CS, low32);
685         rdmsrl(MSR_IA32_SYSENTER_EIP, tmpl);
686         vmcs_writel(HOST_IA32_SYSENTER_EIP, tmpl);   /* 22.2.3 */
687
688         rdmsr(MSR_EFER, low32, high32);
689         vmcs_write32(HOST_IA32_EFER, low32);
690
691         if (vmcs_config.vmexit_ctrl & VM_EXIT_LOAD_IA32_PAT) {
692                 rdmsr(MSR_IA32_CR_PAT, low32, high32);
693                 vmcs_write64(HOST_IA32_PAT, low32 | ((uint64_t) high32 << 32));
694         }
695
696         vmcs_write16(HOST_FS_SELECTOR, 0);            /* 22.2.4 */
697         vmcs_write16(HOST_GS_SELECTOR, 0);            /* 22.2.4 */
698
699         /* TODO: This (at least gs) is per cpu */
700         rdmsrl(MSR_FS_BASE, tmpl);
701         vmcs_writel(HOST_FS_BASE, tmpl); /* 22.2.4 */
702         rdmsrl(MSR_GS_BASE, tmpl);
703         vmcs_writel(HOST_GS_BASE, tmpl); /* 22.2.4 */
704 }
705
706 static inline uint16_t vmx_read_ldt(void)
707 {
708         uint16_t ldt;
709         asm("sldt %0" : "=g"(ldt));
710         return ldt;
711 }
712
713 static unsigned long segment_base(uint16_t selector)
714 {
715         pseudodesc_t *gdt = &currentcpu->host_gdt;
716         struct desc_struct *d;
717         unsigned long table_base;
718         unsigned long v;
719
720         if (!(selector & ~3)) {
721                 return 0;
722         }
723
724         table_base = gdt->pd_base;
725
726         if (selector & 4) {           /* from ldt */
727                 uint16_t ldt_selector = vmx_read_ldt();
728
729                 if (!(ldt_selector & ~3)) {
730                         return 0;
731                 }
732
733                 table_base = segment_base(ldt_selector);
734         }
735         d = (struct desc_struct *)(table_base + (selector & ~7));
736         v = get_desc_base(d);
737         if (d->s == 0 && (d->type == 2 || d->type == 9 || d->type == 11))
738                 v |= ((unsigned long)((struct ldttss_desc64 *)d)->base3) << 32;
739         return v;
740 }
741
742 static inline unsigned long vmx_read_tr_base(void)
743 {
744         uint16_t tr;
745         asm("str %0" : "=g"(tr));
746         return segment_base(tr);
747 }
748
749 static void __vmx_setup_cpu(void)
750 {
751         pseudodesc_t *gdt = &currentcpu->host_gdt;
752         unsigned long sysenter_esp;
753         unsigned long tmpl;
754
755         /*
756          * Linux uses per-cpu TSS and GDT, so set these when switching
757          * processors.
758          */
759         vmcs_writel(HOST_TR_BASE, vmx_read_tr_base()); /* 22.2.4 */
760         vmcs_writel(HOST_GDTR_BASE, gdt->pd_base);   /* 22.2.4 */
761
762         rdmsrl(MSR_IA32_SYSENTER_ESP, sysenter_esp);
763         vmcs_writel(HOST_IA32_SYSENTER_ESP, sysenter_esp); /* 22.2.3 */
764
765         rdmsrl(MSR_FS_BASE, tmpl);
766         vmcs_writel(HOST_FS_BASE, tmpl); /* 22.2.4 */
767         rdmsrl(MSR_GS_BASE, tmpl);
768         vmcs_writel(HOST_GS_BASE, tmpl); /* 22.2.4 */
769 }
770
771 /**
772  * vmx_get_cpu - called before using a cpu
773  * @vcpu: VCPU that will be loaded.
774  *
775  * Disables preemption. Call vmx_put_cpu() when finished.
776  */
777 static void vmx_get_cpu(struct vmx_vcpu *vcpu)
778 {
779         int cur_cpu = core_id();
780         handler_wrapper_t *w;
781
782         if (currentcpu->local_vcpu)
783                 panic("get_cpu: currentcpu->localvcpu was non-NULL");
784         if (currentcpu->local_vcpu != vcpu) {
785                 currentcpu->local_vcpu = vcpu;
786
787                 if (vcpu->cpu != cur_cpu) {
788                         if (vcpu->cpu >= 0) {
789                                 panic("vcpu->cpu is not -1, it's %d\n", vcpu->cpu);
790                         } else
791                                 vmcs_clear(vcpu->vmcs);
792
793                         ept_sync_context(vcpu_get_eptp(vcpu));
794
795                         vcpu->launched = 0;
796                         vmcs_load(vcpu->vmcs);
797                         __vmx_setup_cpu();
798                         vcpu->cpu = cur_cpu;
799                 } else {
800                         vmcs_load(vcpu->vmcs);
801                 }
802         }
803 }
804
805 /**
806  * vmx_put_cpu - called after using a cpu
807  * @vcpu: VCPU that was loaded.
808  */
809 static void vmx_put_cpu(struct vmx_vcpu *vcpu)
810 {
811         if (core_id() != vcpu->cpu)
812                 panic("%s: core_id() %d != vcpu->cpu %d\n",
813                       __func__, core_id(), vcpu->cpu);
814
815         if (currentcpu->local_vcpu != vcpu)
816                 panic("vmx_put_cpu: asked to clear something not ours");
817
818         ept_sync_context(vcpu_get_eptp(vcpu));
819         vmcs_clear(vcpu->vmcs);
820         vcpu->cpu = -1;
821         currentcpu->local_vcpu = NULL;
822         //put_cpu();
823 }
824
825 /**
826  * vmx_dump_cpu - prints the CPU state
827  * @vcpu: VCPU to print
828  */
829 static void vmx_dump_cpu(struct vmx_vcpu *vcpu)
830 {
831
832         unsigned long flags;
833
834         vmx_get_cpu(vcpu);
835         vcpu->regs.tf_rip = vmcs_readl(GUEST_RIP);
836         vcpu->regs.tf_rsp = vmcs_readl(GUEST_RSP);
837         flags = vmcs_readl(GUEST_RFLAGS);
838         vmx_put_cpu(vcpu);
839
840         printk("--- Begin VCPU Dump ---\n");
841         printk("CPU %d VPID %d\n", vcpu->cpu, 0);
842         printk("RIP 0x%016lx RFLAGS 0x%08lx\n",
843                vcpu->regs.tf_rip, flags);
844         printk("RAX 0x%016lx RCX 0x%016lx\n",
845                 vcpu->regs.tf_rax, vcpu->regs.tf_rcx);
846         printk("RDX 0x%016lx RBX 0x%016lx\n",
847                 vcpu->regs.tf_rdx, vcpu->regs.tf_rbx);
848         printk("RSP 0x%016lx RBP 0x%016lx\n",
849                 vcpu->regs.tf_rsp, vcpu->regs.tf_rbp);
850         printk("RSI 0x%016lx RDI 0x%016lx\n",
851                 vcpu->regs.tf_rsi, vcpu->regs.tf_rdi);
852         printk("R8  0x%016lx R9  0x%016lx\n",
853                 vcpu->regs.tf_r8, vcpu->regs.tf_r9);
854         printk("R10 0x%016lx R11 0x%016lx\n",
855                 vcpu->regs.tf_r10, vcpu->regs.tf_r11);
856         printk("R12 0x%016lx R13 0x%016lx\n",
857                 vcpu->regs.tf_r12, vcpu->regs.tf_r13);
858         printk("R14 0x%016lx R15 0x%016lx\n",
859                 vcpu->regs.tf_r14, vcpu->regs.tf_r15);
860         printk("--- End VCPU Dump ---\n");
861
862 }
863
864 uint64_t construct_eptp(physaddr_t root_hpa)
865 {
866         uint64_t eptp;
867
868         /* set WB memory and 4 levels of walk.  we checked these in ept_init */
869         eptp = VMX_EPT_MEM_TYPE_WB |
870                (VMX_EPT_GAW_4_LVL << VMX_EPT_GAW_EPTP_SHIFT);
871         if (cpu_has_vmx_ept_ad_bits())
872                 eptp |= VMX_EPT_AD_ENABLE_BIT;
873         eptp |= (root_hpa & PAGE_MASK);
874
875         return eptp;
876 }
877
878 /**
879  * vmx_setup_initial_guest_state - configures the initial state of guest registers
880  */
881 static void vmx_setup_initial_guest_state(void)
882 {
883         unsigned long tmpl;
884         unsigned long cr4 = X86_CR4_PAE | X86_CR4_VMXE | X86_CR4_OSXMMEXCPT |
885                             X86_CR4_PGE | X86_CR4_OSFXSR;
886         uint32_t protected_mode = X86_CR0_PG | X86_CR0_PE;
887 #if 0
888         do we need it
889         if (boot_cpu_has(X86_FEATURE_PCID))
890                 cr4 |= X86_CR4_PCIDE;
891         if (boot_cpu_has(X86_FEATURE_OSXSAVE))
892                 cr4 |= X86_CR4_OSXSAVE;
893 #endif
894         /* we almost certainly have this */
895         /* we'll go sour if we don't. */
896         if (1) //boot_cpu_has(X86_FEATURE_FSGSBASE))
897                 cr4 |= X86_CR4_RDWRGSFS;
898
899         /* configure control and data registers */
900         vmcs_writel(GUEST_CR0, protected_mode | X86_CR0_WP |
901                                X86_CR0_MP | X86_CR0_ET | X86_CR0_NE);
902         vmcs_writel(CR0_READ_SHADOW, protected_mode | X86_CR0_WP |
903                                      X86_CR0_MP | X86_CR0_ET | X86_CR0_NE);
904         vmcs_writel(GUEST_CR3, rcr3());
905         vmcs_writel(GUEST_CR4, cr4);
906         vmcs_writel(CR4_READ_SHADOW, cr4);
907         vmcs_writel(GUEST_IA32_EFER, EFER_LME | EFER_LMA |
908                                      EFER_SCE | EFER_FFXSR);
909         vmcs_writel(GUEST_GDTR_BASE, 0);
910         vmcs_writel(GUEST_GDTR_LIMIT, 0);
911         vmcs_writel(GUEST_IDTR_BASE, 0);
912         vmcs_writel(GUEST_IDTR_LIMIT, 0);
913         vmcs_writel(GUEST_RIP, 0xdeadbeef);
914         vmcs_writel(GUEST_RSP, 0xdeadbeef);
915         vmcs_writel(GUEST_RFLAGS, 0x02);
916         vmcs_writel(GUEST_DR7, 0);
917
918         /* guest segment bases */
919         vmcs_writel(GUEST_CS_BASE, 0);
920         vmcs_writel(GUEST_DS_BASE, 0);
921         vmcs_writel(GUEST_ES_BASE, 0);
922         vmcs_writel(GUEST_GS_BASE, 0);
923         vmcs_writel(GUEST_SS_BASE, 0);
924         rdmsrl(MSR_FS_BASE, tmpl);
925         vmcs_writel(GUEST_FS_BASE, tmpl);
926
927         /* guest segment access rights */
928         vmcs_writel(GUEST_CS_AR_BYTES, 0xA09B);
929         vmcs_writel(GUEST_DS_AR_BYTES, 0xA093);
930         vmcs_writel(GUEST_ES_AR_BYTES, 0xA093);
931         vmcs_writel(GUEST_FS_AR_BYTES, 0xA093);
932         vmcs_writel(GUEST_GS_AR_BYTES, 0xA093);
933         vmcs_writel(GUEST_SS_AR_BYTES, 0xA093);
934
935         /* guest segment limits */
936         vmcs_write32(GUEST_CS_LIMIT, 0xFFFFFFFF);
937         vmcs_write32(GUEST_DS_LIMIT, 0xFFFFFFFF);
938         vmcs_write32(GUEST_ES_LIMIT, 0xFFFFFFFF);
939         vmcs_write32(GUEST_FS_LIMIT, 0xFFFFFFFF);
940         vmcs_write32(GUEST_GS_LIMIT, 0xFFFFFFFF);
941         vmcs_write32(GUEST_SS_LIMIT, 0xFFFFFFFF);
942
943         /* configure segment selectors */
944         vmcs_write16(GUEST_CS_SELECTOR, 0);
945         vmcs_write16(GUEST_DS_SELECTOR, 0);
946         vmcs_write16(GUEST_ES_SELECTOR, 0);
947         vmcs_write16(GUEST_FS_SELECTOR, 0);
948         vmcs_write16(GUEST_GS_SELECTOR, 0);
949         vmcs_write16(GUEST_SS_SELECTOR, 0);
950         vmcs_write16(GUEST_TR_SELECTOR, 0);
951
952         /* guest LDTR */
953         vmcs_write16(GUEST_LDTR_SELECTOR, 0);
954         vmcs_writel(GUEST_LDTR_AR_BYTES, 0x0082);
955         vmcs_writel(GUEST_LDTR_BASE, 0);
956         vmcs_writel(GUEST_LDTR_LIMIT, 0);
957
958         /* guest TSS */
959         vmcs_writel(GUEST_TR_BASE, 0);
960         vmcs_writel(GUEST_TR_AR_BYTES, 0x0080 | AR_TYPE_BUSY_64_TSS);
961         vmcs_writel(GUEST_TR_LIMIT, 0xff);
962
963         /* initialize sysenter */
964         vmcs_write32(GUEST_SYSENTER_CS, 0);
965         vmcs_writel(GUEST_SYSENTER_ESP, 0);
966         vmcs_writel(GUEST_SYSENTER_EIP, 0);
967
968         /* other random initialization */
969         vmcs_write32(GUEST_ACTIVITY_STATE, GUEST_ACTIVITY_ACTIVE);
970         vmcs_write32(GUEST_INTERRUPTIBILITY_INFO, 0);
971         vmcs_write32(GUEST_PENDING_DBG_EXCEPTIONS, 0);
972         vmcs_write64(GUEST_IA32_DEBUGCTL, 0);
973         vmcs_write32(VM_ENTRY_INTR_INFO_FIELD, 0);  /* 22.2.1 */
974 }
975
976 static void __vmx_disable_intercept_for_msr(unsigned long *msr_bitmap, uint32_t msr)
977 {
978         int f = sizeof(unsigned long);
979         /*
980          * See Intel PRM Vol. 3, 20.6.9 (MSR-Bitmap Address). Early manuals
981          * have the write-low and read-high bitmap offsets the wrong way round.
982          * We can control MSRs 0x00000000-0x00001fff and 0xc0000000-0xc0001fff.
983          */
984         if (msr <= 0x1fff) {
985                 __clear_bit(msr, msr_bitmap + 0x000 / f); /* read-low */
986                 __clear_bit(msr, msr_bitmap + 0x800 / f); /* write-low */
987         } else if ((msr >= 0xc0000000) && (msr <= 0xc0001fff)) {
988                 msr &= 0x1fff;
989                 __clear_bit(msr, msr_bitmap + 0x400 / f); /* read-high */
990                 __clear_bit(msr, msr_bitmap + 0xc00 / f); /* write-high */
991         }
992 }
993
994 static void vcpu_print_autoloads(struct vmx_vcpu *vcpu)
995 {
996         struct vmx_msr_entry *e;
997         int sz = sizeof(autoloaded_msrs) / sizeof(*autoloaded_msrs);
998         printk("Host Autoloads:\n-------------------\n");
999         for (int i = 0; i < sz; i++) {
1000                 e = &vcpu->msr_autoload.host[i];
1001                 printk("\tMSR 0x%08x: %p\n", e->index, e->value);
1002         }
1003         printk("Guest Autoloads:\n-------------------\n");
1004         for (int i = 0; i < sz; i++) {
1005                 e = &vcpu->msr_autoload.guest[i];
1006                 printk("\tMSR 0x%08x %p\n", e->index, e->value);
1007         }
1008 }
1009
1010 static void dumpmsrs(void)
1011 {
1012         int i;
1013         int set[] = {
1014                 MSR_LSTAR,
1015                 MSR_FS_BASE,
1016                 MSR_GS_BASE,
1017                 MSR_KERNEL_GS_BASE,
1018                 MSR_SFMASK,
1019                 MSR_IA32_PEBS_ENABLE
1020         };
1021         for(i = 0; i < ARRAY_SIZE(set); i++) {
1022                 printk("%p: %p\n", set[i], read_msr(set[i]));
1023         }
1024         printk("core id %d\n", hw_core_id());
1025 }
1026
1027 /* Notes on autoloading.  We can't autoload FS_BASE or GS_BASE, according to the
1028  * manual, but that's because they are automatically saved and restored when all
1029  * of the other architectural registers are saved and restored, such as cs, ds,
1030  * es, and other fun things. (See 24.4.1).  We need to make sure we don't
1031  * accidentally intercept them too, since they are magically autloaded..
1032  *
1033  * We'll need to be careful of any MSR we neither autoload nor intercept
1034  * whenever we vmenter/vmexit, and we intercept by default.
1035  *
1036  * Other MSRs, such as MSR_IA32_PEBS_ENABLE only work on certain architectures
1037  * only work on certain architectures. */
1038 static void setup_msr(struct vmx_vcpu *vcpu)
1039 {
1040         struct vmx_msr_entry *e;
1041         int sz = sizeof(autoloaded_msrs) / sizeof(*autoloaded_msrs);
1042         int i;
1043
1044         static_assert((sizeof(autoloaded_msrs) / sizeof(*autoloaded_msrs)) <=
1045                       NR_AUTOLOAD_MSRS);
1046
1047         vcpu->msr_autoload.nr = sz;
1048
1049         /* Since PADDR(msr_bitmap) is non-zero, and the bitmap is all 0xff, we now
1050          * intercept all MSRs */
1051         vmcs_write64(MSR_BITMAP, PADDR(msr_bitmap));
1052
1053         vmcs_write32(VM_EXIT_MSR_STORE_COUNT, vcpu->msr_autoload.nr);
1054         vmcs_write32(VM_EXIT_MSR_LOAD_COUNT, vcpu->msr_autoload.nr);
1055         vmcs_write32(VM_ENTRY_MSR_LOAD_COUNT, vcpu->msr_autoload.nr);
1056
1057         vmcs_write64(VM_EXIT_MSR_LOAD_ADDR, PADDR(vcpu->msr_autoload.host));
1058         vmcs_write64(VM_EXIT_MSR_STORE_ADDR, PADDR(vcpu->msr_autoload.guest));
1059         vmcs_write64(VM_ENTRY_MSR_LOAD_ADDR, PADDR(vcpu->msr_autoload.guest));
1060
1061         for (i = 0; i < sz; i++) {
1062                 uint64_t val;
1063
1064                 e = &vcpu->msr_autoload.host[i];
1065                 e->index = autoloaded_msrs[i];
1066                 __vmx_disable_intercept_for_msr(msr_bitmap, e->index);
1067                 rdmsrl(e->index, val);
1068                 e->value = val;
1069
1070                 e = &vcpu->msr_autoload.guest[i];
1071                 e->index = autoloaded_msrs[i];
1072                 e->value = 0xDEADBEEF;
1073         }
1074 }
1075
1076 /**
1077  *  vmx_setup_vmcs - configures the vmcs with starting parameters
1078  */
1079 static void vmx_setup_vmcs(struct vmx_vcpu *vcpu)
1080 {
1081         vmcs_write16(VIRTUAL_PROCESSOR_ID, 0);
1082         vmcs_write64(VMCS_LINK_POINTER, -1ull); /* 22.3.1.5 */
1083
1084         /* Control */
1085         vmcs_write32(PIN_BASED_VM_EXEC_CONTROL,
1086                 vmcs_config.pin_based_exec_ctrl);
1087
1088         vmcs_write32(CPU_BASED_VM_EXEC_CONTROL,
1089                 vmcs_config.cpu_based_exec_ctrl);
1090
1091         if (cpu_has_secondary_exec_ctrls()) {
1092                 vmcs_write32(SECONDARY_VM_EXEC_CONTROL,
1093                              vmcs_config.cpu_based_2nd_exec_ctrl);
1094         }
1095
1096         vmcs_write64(EPT_POINTER, vcpu_get_eptp(vcpu));
1097
1098         vmcs_write32(PAGE_FAULT_ERROR_CODE_MASK, 0);
1099         vmcs_write32(PAGE_FAULT_ERROR_CODE_MATCH, 0);
1100         vmcs_write32(CR3_TARGET_COUNT, 0);           /* 22.2.1 */
1101
1102         setup_msr(vcpu);
1103 #if 0
1104         if (vmcs_config.vmentry_ctrl & VM_ENTRY_LOAD_IA32_PAT) {
1105                 uint32_t msr_low, msr_high;
1106                 uint64_t host_pat;
1107                 rdmsr(MSR_IA32_CR_PAT, msr_low, msr_high);
1108                 host_pat = msr_low | ((uint64_t) msr_high << 32);
1109                 /* Write the default value follow host pat */
1110                 vmcs_write64(GUEST_IA32_PAT, host_pat);
1111                 /* Keep arch.pat sync with GUEST_IA32_PAT */
1112                 vmx->vcpu.arch.pat = host_pat;
1113         }
1114 #endif
1115 #if 0
1116         for (int i = 0; i < NR_VMX_MSR; ++i) {
1117                 uint32_t index = vmx_msr_index[i];
1118                 uint32_t data_low, data_high;
1119                 int j = vmx->nmsrs;
1120                 // TODO we should have read/writemsr_safe
1121 #if 0
1122                 if (rdmsr_safe(index, &data_low, &data_high) < 0)
1123                         continue;
1124                 if (wrmsr_safe(index, data_low, data_high) < 0)
1125                         continue;
1126 #endif
1127                 vmx->guest_msrs[j].index = i;
1128                 vmx->guest_msrs[j].data = 0;
1129                 vmx->guest_msrs[j].mask = -1ull;
1130                 ++vmx->nmsrs;
1131         }
1132 #endif
1133
1134         vmcs_config.vmentry_ctrl |= VM_ENTRY_IA32E_MODE;
1135
1136         vmcs_write32(VM_EXIT_CONTROLS, vmcs_config.vmexit_ctrl);
1137         vmcs_write32(VM_ENTRY_CONTROLS, vmcs_config.vmentry_ctrl);
1138
1139         vmcs_writel(CR0_GUEST_HOST_MASK, ~0ul);
1140         vmcs_writel(CR4_GUEST_HOST_MASK, ~0ul);
1141
1142         //kvm_write_tsc(&vmx->vcpu, 0);
1143         vmcs_writel(TSC_OFFSET, 0);
1144
1145         vmx_setup_constant_host_state();
1146 }
1147
1148 /**
1149  * vmx_create_vcpu - allocates and initializes a new virtual cpu
1150  *
1151  * Returns: A new VCPU structure
1152  */
1153 struct vmx_vcpu *vmx_create_vcpu(struct proc *p)
1154 {
1155         struct vmx_vcpu *vcpu = kmalloc(sizeof(struct vmx_vcpu), KMALLOC_WAIT);
1156         if (!vcpu) {
1157                 return NULL;
1158         }
1159
1160         memset(vcpu, 0, sizeof(*vcpu));
1161
1162         vcpu->proc = p; /* uncounted (weak) reference */
1163         vcpu->vmcs = vmx_alloc_vmcs();
1164         printd("%d: vcpu->vmcs is %p\n", core_id(), vcpu->vmcs);
1165         if (!vcpu->vmcs)
1166                 goto fail_vmcs;
1167
1168         vcpu->cpu = -1;
1169
1170         vmx_get_cpu(vcpu);
1171         vmx_setup_vmcs(vcpu);
1172         vmx_setup_initial_guest_state();
1173         vmx_put_cpu(vcpu);
1174
1175         return vcpu;
1176
1177 fail_vmcs:
1178         kfree(vcpu);
1179         return NULL;
1180 }
1181
1182 /**
1183  * vmx_destroy_vcpu - destroys and frees an existing virtual cpu
1184  * @vcpu: the VCPU to destroy
1185  */
1186 void vmx_destroy_vcpu(struct vmx_vcpu *vcpu)
1187 {
1188         vmx_free_vmcs(vcpu->vmcs);
1189         kfree(vcpu);
1190 }
1191
1192 /**
1193  * vmx_current_vcpu - returns a pointer to the vcpu for the current task.
1194  *
1195  * In the contexts where this is used the vcpu pointer should never be NULL.
1196  */
1197 static inline struct vmx_vcpu *vmx_current_vcpu(void)
1198 {
1199         struct vmx_vcpu *vcpu = currentcpu->local_vcpu;
1200         if (!vcpu)
1201                 panic("Core has no vcpu!");
1202         return vcpu;
1203 }
1204
1205 /**
1206  * vmx_run_vcpu - launches the CPU into non-root mode
1207  * We ONLY support 64-bit guests.
1208  * @vcpu: the vmx instance to launch
1209  */
1210 static int vmx_run_vcpu(struct vmx_vcpu *vcpu)
1211 {
1212         asm(
1213                 /* Store host registers */
1214                 "push %%rdx; push %%rbp;"
1215                 "push %%rcx \n\t" /* placeholder for guest rcx */
1216                 "push %%rcx \n\t"
1217                 "cmp %%rsp, %c[host_rsp](%0) \n\t"
1218                 "je 1f \n\t"
1219                 "mov %%rsp, %c[host_rsp](%0) \n\t"
1220                 ASM_VMX_VMWRITE_RSP_RDX "\n\t"
1221                 "1: \n\t"
1222                 /* Reload cr2 if changed */
1223                 "mov %c[cr2](%0), %%rax \n\t"
1224                 "mov %%cr2, %%rdx \n\t"
1225                 "cmp %%rax, %%rdx \n\t"
1226                 "je 2f \n\t"
1227                 "mov %%rax, %%cr2 \n\t"
1228                 "2: \n\t"
1229                 /* Check if vmlaunch of vmresume is needed */
1230                 "cmpl $0, %c[launched](%0) \n\t"
1231                 /* Load guest registers.  Don't clobber flags. */
1232                 "mov %c[rax](%0), %%rax \n\t"
1233                 "mov %c[rbx](%0), %%rbx \n\t"
1234                 "mov %c[rdx](%0), %%rdx \n\t"
1235                 "mov %c[rsi](%0), %%rsi \n\t"
1236                 "mov %c[rdi](%0), %%rdi \n\t"
1237                 "mov %c[rbp](%0), %%rbp \n\t"
1238                 "mov %c[r8](%0),  %%r8  \n\t"
1239                 "mov %c[r9](%0),  %%r9  \n\t"
1240                 "mov %c[r10](%0), %%r10 \n\t"
1241                 "mov %c[r11](%0), %%r11 \n\t"
1242                 "mov %c[r12](%0), %%r12 \n\t"
1243                 "mov %c[r13](%0), %%r13 \n\t"
1244                 "mov %c[r14](%0), %%r14 \n\t"
1245                 "mov %c[r15](%0), %%r15 \n\t"
1246                 "mov %c[rcx](%0), %%rcx \n\t" /* kills %0 (ecx) */
1247
1248                 /* Enter guest mode */
1249                 "jne .Llaunched \n\t"
1250                 ASM_VMX_VMLAUNCH "\n\t"
1251                 "jmp .Lkvm_vmx_return \n\t"
1252                 ".Llaunched: " ASM_VMX_VMRESUME "\n\t"
1253                 ".Lkvm_vmx_return: "
1254                 /* Save guest registers, load host registers, keep flags */
1255                 "mov %0, %c[wordsize](%%rsp) \n\t"
1256                 "pop %0 \n\t"
1257                 "mov %%rax, %c[rax](%0) \n\t"
1258                 "mov %%rbx, %c[rbx](%0) \n\t"
1259                 "popq %c[rcx](%0) \n\t"
1260                 "mov %%rdx, %c[rdx](%0) \n\t"
1261                 "mov %%rsi, %c[rsi](%0) \n\t"
1262                 "mov %%rdi, %c[rdi](%0) \n\t"
1263                 "mov %%rbp, %c[rbp](%0) \n\t"
1264                 "mov %%r8,  %c[r8](%0) \n\t"
1265                 "mov %%r9,  %c[r9](%0) \n\t"
1266                 "mov %%r10, %c[r10](%0) \n\t"
1267                 "mov %%r11, %c[r11](%0) \n\t"
1268                 "mov %%r12, %c[r12](%0) \n\t"
1269                 "mov %%r13, %c[r13](%0) \n\t"
1270                 "mov %%r14, %c[r14](%0) \n\t"
1271                 "mov %%r15, %c[r15](%0) \n\t"
1272                 "mov %%rax, %%r10 \n\t"
1273                 "mov %%rdx, %%r11 \n\t"
1274
1275                 "mov %%cr2, %%rax   \n\t"
1276                 "mov %%rax, %c[cr2](%0) \n\t"
1277
1278                 "pop  %%rbp; pop  %%rdx \n\t"
1279                 "setbe %c[fail](%0) \n\t"
1280                 "mov $" STRINGIFY(GD_UD) ", %%rax \n\t"
1281                 "mov %%rax, %%ds \n\t"
1282                 "mov %%rax, %%es \n\t"
1283               : : "c"(vcpu), "d"((unsigned long)HOST_RSP),
1284                 [launched]"i"(offsetof(struct vmx_vcpu, launched)),
1285                 [fail]"i"(offsetof(struct vmx_vcpu, fail)),
1286                 [host_rsp]"i"(offsetof(struct vmx_vcpu, host_rsp)),
1287                 [rax]"i"(offsetof(struct vmx_vcpu, regs.tf_rax)),
1288                 [rbx]"i"(offsetof(struct vmx_vcpu, regs.tf_rbx)),
1289                 [rcx]"i"(offsetof(struct vmx_vcpu, regs.tf_rcx)),
1290                 [rdx]"i"(offsetof(struct vmx_vcpu, regs.tf_rdx)),
1291                 [rsi]"i"(offsetof(struct vmx_vcpu, regs.tf_rsi)),
1292                 [rdi]"i"(offsetof(struct vmx_vcpu, regs.tf_rdi)),
1293                 [rbp]"i"(offsetof(struct vmx_vcpu, regs.tf_rbp)),
1294                 [r8]"i"(offsetof(struct vmx_vcpu, regs.tf_r8)),
1295                 [r9]"i"(offsetof(struct vmx_vcpu, regs.tf_r9)),
1296                 [r10]"i"(offsetof(struct vmx_vcpu, regs.tf_r10)),
1297                 [r11]"i"(offsetof(struct vmx_vcpu, regs.tf_r11)),
1298                 [r12]"i"(offsetof(struct vmx_vcpu, regs.tf_r12)),
1299                 [r13]"i"(offsetof(struct vmx_vcpu, regs.tf_r13)),
1300                 [r14]"i"(offsetof(struct vmx_vcpu, regs.tf_r14)),
1301                 [r15]"i"(offsetof(struct vmx_vcpu, regs.tf_r15)),
1302                 [cr2]"i"(offsetof(struct vmx_vcpu, cr2)),
1303                 [wordsize]"i"(sizeof(unsigned long))
1304               : "cc", "memory"
1305                 , "rax", "rbx", "rdi", "rsi"
1306                 , "r8", "r9", "r10", "r11", "r12", "r13", "r14", "r15"
1307         );
1308
1309         vcpu->regs.tf_rip = vmcs_readl(GUEST_RIP);
1310         vcpu->regs.tf_rsp = vmcs_readl(GUEST_RSP);
1311         printd("RETURN. ip %016lx sp %016lx cr2 %016lx\n",
1312                vcpu->regs.tf_rip, vcpu->regs.tf_rsp, vcpu->cr2);
1313         /* FIXME: do we need to set up other flags? */
1314         vcpu->regs.tf_rflags = (vmcs_readl(GUEST_RFLAGS) & 0xFF) |
1315                       X86_EFLAGS_IF | 0x2;
1316
1317         vcpu->regs.tf_cs = GD_UT;
1318         vcpu->regs.tf_ss = GD_UD;
1319
1320         vcpu->launched = 1;
1321
1322         if (vcpu->fail) {
1323                 printk("failure detected (err %x)\n",
1324                        vmcs_read32(VM_INSTRUCTION_ERROR));
1325                 return VMX_EXIT_REASONS_FAILED_VMENTRY;
1326         }
1327
1328         return vmcs_read32(VM_EXIT_REASON);
1329
1330 #if 0
1331         vmx->idt_vectoring_info = vmcs_read32(IDT_VECTORING_INFO_FIELD);
1332         vmx_complete_atomic_exit(vmx);
1333         vmx_recover_nmi_blocking(vmx);
1334         vmx_complete_interrupts(vmx);
1335 #endif
1336 }
1337
1338 static void vmx_step_instruction(void)
1339 {
1340         vmcs_writel(GUEST_RIP, vmcs_readl(GUEST_RIP) +
1341                                vmcs_read32(VM_EXIT_INSTRUCTION_LEN));
1342 }
1343
1344 static int vmx_handle_ept_violation(struct vmx_vcpu *vcpu)
1345 {
1346         unsigned long gva, gpa;
1347         int exit_qual, ret = -1;
1348         page_t *page;
1349
1350         vmx_get_cpu(vcpu);
1351         exit_qual = vmcs_read32(EXIT_QUALIFICATION);
1352         gva = vmcs_readl(GUEST_LINEAR_ADDRESS);
1353         gpa = vmcs_read64(GUEST_PHYSICAL_ADDRESS);
1354
1355         vmx_put_cpu(vcpu);
1356
1357         int prot = 0;
1358         prot |= exit_qual & VMX_EPT_FAULT_READ ? PROT_READ : 0;
1359         prot |= exit_qual & VMX_EPT_FAULT_WRITE ? PROT_WRITE : 0;
1360         prot |= exit_qual & VMX_EPT_FAULT_INS ? PROT_EXEC : 0;
1361         ret = handle_page_fault(current, gpa, prot);
1362
1363         if (ret) {
1364                 printk("EPT page fault failure %d, GPA: %p, GVA: %p\n", ret, gpa, gva);
1365                 vmx_dump_cpu(vcpu);
1366         }
1367
1368         return ret;
1369 }
1370
1371 static void vmx_handle_cpuid(struct vmx_vcpu *vcpu)
1372 {
1373         unsigned int eax, ebx, ecx, edx;
1374
1375         eax = vcpu->regs.tf_rax;
1376         ecx = vcpu->regs.tf_rcx;
1377         cpuid(0, 2, &eax, &ebx, &ecx, &edx);
1378         vcpu->regs.tf_rax = eax;
1379         vcpu->regs.tf_rbx = ebx;
1380         vcpu->regs.tf_rcx = ecx;
1381         vcpu->regs.tf_rdx = edx;
1382 }
1383
1384 static int vmx_handle_nmi_exception(struct vmx_vcpu *vcpu)
1385 {
1386         uint32_t intr_info;
1387
1388         vmx_get_cpu(vcpu);
1389         intr_info = vmcs_read32(VM_EXIT_INTR_INFO);
1390         vmx_put_cpu(vcpu);
1391
1392         printk("vmx (vcpu %p): got an exception\n", vcpu);
1393         printk("vmx (vcpu %p): pid %d\n", vcpu, vcpu->proc->pid);
1394         if ((intr_info & INTR_INFO_INTR_TYPE_MASK) == INTR_TYPE_NMI_INTR) {
1395                 return 0;
1396         }
1397
1398         printk("unhandled nmi, intr_info %x\n", intr_info);
1399         return -EIO;
1400 }
1401
1402 /**
1403  * vmx_launch - the main loop for a VMX Dune process
1404  * @conf: the launch configuration
1405  */
1406 int vmx_launch(uint64_t rip, uint64_t rsp, uint64_t cr3)
1407 {
1408         int ret;
1409         struct vmx_vcpu *vcpu;
1410         int errors = 0;
1411
1412         printd("RUNNING: %s: rip %p rsp %p cr3 %p \n",
1413                __func__, rip, rsp, cr3);
1414         /* TODO: dirty hack til we have VMM contexts */
1415         vcpu = current->vmm.guest_pcores[0];
1416         if (!vcpu) {
1417                 printk("Failed to get a CPU!\n");
1418                 return -ENOMEM;
1419         }
1420
1421         /* We need to prep the host's autoload region for our current core.  Right
1422          * now, the only autoloaded MSR that varies at runtime (in this case per
1423          * core is the KERN_GS_BASE). */
1424         rdmsrl(MSR_KERNEL_GS_BASE, vcpu->msr_autoload.host[0].value);
1425         /* if cr3 is set, means 'set everything', else means 'start where you left off' */
1426         if (cr3) {
1427                 vmx_get_cpu(vcpu);
1428                 vmcs_writel(GUEST_RIP, rip);
1429                 vmcs_writel(GUEST_RSP, rsp);
1430                 vmcs_writel(GUEST_CR3, cr3);
1431                 vmx_put_cpu(vcpu);
1432         }
1433
1434         vcpu->ret_code = -1;
1435
1436         while (1) {
1437                 vmx_get_cpu(vcpu);
1438
1439                 // TODO: manage the fpu when we restart.
1440
1441                 // TODO: see if we need to exit before we go much further.
1442                 disable_irq();
1443                 ret = vmx_run_vcpu(vcpu);
1444                 enable_irq();
1445                 vmx_put_cpu(vcpu);
1446
1447                 if (ret == EXIT_REASON_VMCALL) {
1448                         // hacque. vmcall is now putchar.
1449                         if (0) {
1450                                 vcpu->shutdown = SHUTDOWN_UNHANDLED_EXIT_REASON;
1451                                 uint8_t byte = vcpu->regs.tf_rdi;
1452                                 printk("%p %c\n", byte, vcpu->regs.tf_rdi);
1453                                 vmx_dump_cpu(vcpu);
1454                                 printd("system call! WTF\n");
1455                         } else {
1456                                 uint8_t byte = vcpu->regs.tf_rdi;
1457                                 printk("%c", byte);
1458                                 // adjust the RIP
1459                                 vmx_get_cpu(vcpu);
1460                                 vmcs_writel(GUEST_RIP, vcpu->regs.tf_rip + 3);
1461                                 vmx_put_cpu(vcpu);
1462                         }
1463                 } else if (ret == EXIT_REASON_CPUID)
1464                         vmx_handle_cpuid(vcpu);
1465                 else if (ret == EXIT_REASON_EPT_VIOLATION) {
1466                         if (vmx_handle_ept_violation(vcpu))
1467                                 vcpu->shutdown = SHUTDOWN_EPT_VIOLATION;
1468                 } else if (ret == EXIT_REASON_EXCEPTION_NMI) {
1469                         if (vmx_handle_nmi_exception(vcpu))
1470                                 vcpu->shutdown = SHUTDOWN_NMI_EXCEPTION;
1471                 } else if (ret == EXIT_REASON_EXTERNAL_INTERRUPT) {
1472                         printd("External interrupt\n");
1473                         vcpu->shutdown = SHUTDOWN_UNHANDLED_EXIT_REASON;
1474                 } else {
1475                         printk("unhandled exit: reason 0x%x, exit qualification 0x%x\n",
1476                                ret, vmcs_read32(EXIT_QUALIFICATION));
1477                         vmx_dump_cpu(vcpu);
1478                         vcpu->shutdown = SHUTDOWN_UNHANDLED_EXIT_REASON;
1479                 }
1480
1481                 /* TODO: we can't just return and relaunch the VMCS, in case we blocked.
1482                  * similar to how proc_restartcore/smp_idle only restart the pcpui
1483                  * cur_ctx, we need to do the same, via the VMCS resume business. */
1484
1485                 if (vcpu->shutdown)
1486                         break;
1487         }
1488
1489         printd("RETURN. ip %016lx sp %016lx\n",
1490                 vcpu->regs.tf_rip, vcpu->regs.tf_rsp);
1491
1492         /*
1493          * Return both the reason for the shutdown and a status value.
1494          * The exit() and exit_group() system calls only need 8 bits for
1495          * the status but we allow 16 bits in case we might want to
1496          * return more information for one of the other shutdown reasons.
1497          */
1498         ret = (vcpu->shutdown << 16) | (vcpu->ret_code & 0xffff);
1499
1500         return ret;
1501 }
1502
1503 /**
1504  * __vmx_enable - low-level enable of VMX mode on the current CPU
1505  * @vmxon_buf: an opaque buffer for use as the VMXON region
1506  */
1507 static  int __vmx_enable(struct vmcs *vmxon_buf)
1508 {
1509         uint64_t phys_addr = PADDR(vmxon_buf);
1510         uint64_t old, test_bits;
1511
1512         if (rcr4() & X86_CR4_VMXE) {
1513                 panic("Should never have this happen");
1514                 return -EBUSY;
1515         }
1516
1517         rdmsrl(MSR_IA32_FEATURE_CONTROL, old);
1518
1519         test_bits = FEATURE_CONTROL_LOCKED;
1520         test_bits |= FEATURE_CONTROL_VMXON_ENABLED_OUTSIDE_SMX;
1521
1522         if (0) // tboot_enabled())
1523                 test_bits |= FEATURE_CONTROL_VMXON_ENABLED_INSIDE_SMX;
1524
1525         if ((old & test_bits) != test_bits) {
1526                 /* If it's locked, then trying to set it will cause a GPF.
1527                  * No Dune for you!
1528                  */
1529                 if (old & FEATURE_CONTROL_LOCKED) {
1530                         printk("Dune: MSR_IA32_FEATURE_CONTROL is locked!\n");
1531                         return -1;
1532                 }
1533
1534                 /* enable and lock */
1535                 write_msr(MSR_IA32_FEATURE_CONTROL, old | test_bits);
1536         }
1537         lcr4(rcr4() | X86_CR4_VMXE);
1538
1539         __vmxon(phys_addr);
1540         vpid_sync_vcpu_global();        /* good idea, even if we aren't using vpids */
1541         ept_sync_global();
1542
1543         return 0;
1544 }
1545
1546 /**
1547  * vmx_enable - enables VMX mode on the current CPU
1548  * @unused: not used (required for on_each_cpu())
1549  *
1550  * Sets up necessary state for enable (e.g. a scratchpad for VMXON.)
1551  */
1552 static void vmx_enable(void)
1553 {
1554         struct vmcs *vmxon_buf = currentcpu->vmxarea;
1555         int ret;
1556
1557         ret = __vmx_enable(vmxon_buf);
1558         if (ret)
1559                 goto failed;
1560
1561         currentcpu->vmx_enabled = 1;
1562         // TODO: do we need this?
1563         store_gdt(&currentcpu->host_gdt);
1564
1565         printk("VMX enabled on CPU %d\n", core_id());
1566         return;
1567
1568 failed:
1569         printk("Failed to enable VMX on core %d, err = %d\n", core_id(), ret);
1570 }
1571
1572 /**
1573  * vmx_disable - disables VMX mode on the current CPU
1574  */
1575 static void vmx_disable(void *unused)
1576 {
1577         if (currentcpu->vmx_enabled) {
1578                 __vmxoff();
1579                 lcr4(rcr4() & ~X86_CR4_VMXE);
1580                 currentcpu->vmx_enabled = 0;
1581         }
1582 }
1583
1584 /* Probe the cpus to see which ones can do vmx.
1585  * Return -errno if it fails, and 1 if it succeeds.
1586  */
1587 static bool probe_cpu_vmx(void)
1588 {
1589         /* The best way to test this code is:
1590          * wrmsr -p <cpu> 0x3a 1
1591          * This will lock vmx off; then modprobe dune.
1592          * Frequently, however, systems have all 0x3a registers set to 5,
1593          * meaning testing is impossible, as vmx can not be disabled.
1594          * We have to simulate it being unavailable in most cases.
1595          * The 'test' variable provides an easy way to simulate
1596          * unavailability of vmx on some, none, or all cpus.
1597          */
1598         if (!cpu_has_vmx()) {
1599                 printk("Machine does not support VT-x\n");
1600                 return FALSE;
1601         } else {
1602                 printk("Machine supports VT-x\n");
1603                 return TRUE;
1604         }
1605 }
1606
1607 static void setup_vmxarea(void)
1608 {
1609                 struct vmcs *vmxon_buf;
1610                 printd("Set up vmxarea for cpu %d\n", core_id());
1611                 vmxon_buf = __vmx_alloc_vmcs(node_id());
1612                 if (!vmxon_buf) {
1613                         printk("setup_vmxarea failed on node %d\n", core_id());
1614                         return;
1615                 }
1616                 currentcpu->vmxarea = vmxon_buf;
1617 }
1618
1619 static int ept_init(void)
1620 {
1621         if (!cpu_has_vmx_ept()) {
1622                 printk("VMX doesn't support EPT!\n");
1623                 return -1;
1624         }
1625         if (!cpu_has_vmx_eptp_writeback()) {
1626                 printk("VMX EPT doesn't support WB memory!\n");
1627                 return -1;
1628         }
1629         if (!cpu_has_vmx_ept_4levels()) {
1630                 printk("VMX EPT doesn't support 4 level walks!\n");
1631                 return -1;
1632         }
1633         switch (arch_max_jumbo_page_shift()) {
1634                 case PML3_SHIFT:
1635                         if (!cpu_has_vmx_ept_1g_page()) {
1636                                 printk("VMX EPT doesn't support 1 GB pages!\n");
1637                                 return -1;
1638                         }
1639                         break;
1640                 case PML2_SHIFT:
1641                         if (!cpu_has_vmx_ept_2m_page()) {
1642                                 printk("VMX EPT doesn't support 2 MB pages!\n");
1643                                 return -1;
1644                         }
1645                         break;
1646                 default:
1647                         printk("Unexpected jumbo page size %d\n",
1648                                arch_max_jumbo_page_shift());
1649                         return -1;
1650         }
1651         if (!cpu_has_vmx_ept_ad_bits()) {
1652                 printk("VMX EPT doesn't support accessed/dirty!\n");
1653                 x86_ept_pte_fix_ups |= EPTE_A | EPTE_D;
1654         }
1655         if (!cpu_has_vmx_invept() || !cpu_has_vmx_invept_global()) {
1656                 printk("VMX EPT can't invalidate PTEs/TLBs!\n");
1657                 return -1;
1658         }
1659
1660         return 0;
1661 }
1662
1663 /**
1664  * vmx_init sets up physical core data areas that are required to run a vm at all.
1665  * These data areas are not connected to a specific user process in any way. Instead,
1666  * they are in some sense externalizing what would other wise be a very large ball of
1667  * state that would be inside the CPU.
1668  */
1669 int intel_vmm_init(void)
1670 {
1671         int r, cpu, ret;
1672
1673         if (! probe_cpu_vmx()) {
1674                 return -EOPNOTSUPP;
1675         }
1676
1677         setup_vmcs_config(&ret);
1678
1679         if (ret) {
1680                 printk("setup_vmcs_config failed: %d\n", ret);
1681                 return ret;
1682         }
1683
1684         msr_bitmap = (unsigned long *)kpage_zalloc_addr();
1685         if (!msr_bitmap) {
1686                 printk("Could not allocate msr_bitmap\n");
1687                 return -ENOMEM;
1688         }
1689         /* FIXME: do we need APIC virtualization (flexpriority?) */
1690
1691         memset(msr_bitmap, 0xff, PAGE_SIZE);
1692         /* These are the only MSRs that are not autoloaded and not intercepted */
1693         __vmx_disable_intercept_for_msr(msr_bitmap, MSR_FS_BASE);
1694         __vmx_disable_intercept_for_msr(msr_bitmap, MSR_GS_BASE);
1695
1696         if ((ret = ept_init())) {
1697                 printk("EPT init failed, %d\n", ret);
1698                 return ret;
1699         }
1700         printk("VMX setup succeeded\n");
1701         return 0;
1702 }
1703
1704 int intel_vmm_pcpu_init(void)
1705 {
1706         setup_vmxarea();
1707         vmx_enable();
1708         return 0;
1709 }