Enable "VMCALL console putc" via flags. (XCC)
[akaros.git] / kern / arch / x86 / vmm / intel / vmx.c
1 //#define DEBUG
2 /**
3  *  vmx.c - The Intel VT-x driver for Dune
4  *
5  * This file is derived from Linux KVM VT-x support.
6  * Copyright (C) 2006 Qumranet, Inc.
7  * Copyright 2010 Red Hat, Inc. and/or its affiliates.
8  *
9  * Original Authors:
10  *   Avi Kivity   <avi@qumranet.com>
11  *   Yaniv Kamay  <yaniv@qumranet.com>
12  *
13  * This modified version is simpler because it avoids the following
14  * features that are not requirements for Dune:
15  *  * Real-mode emulation
16  *  * Nested VT-x support
17  *  * I/O hardware emulation
18  *  * Any of the more esoteric X86 features and registers
19  *  * KVM-specific functionality
20  *
21  * In essence we provide only the minimum functionality needed to run
22  * a process in vmx non-root mode rather than the full hardware emulation
23  * needed to support an entire OS.
24  *
25  * This driver is a research prototype and as such has the following
26  * limitations:
27  *
28  * FIXME: Backward compatability is currently a non-goal, and only recent
29  * full-featured (EPT, PCID, VPID, etc.) Intel hardware is supported by this
30  * driver.
31  *
32  * FIXME: Eventually we should handle concurrent user's of VT-x more
33  * gracefully instead of requiring exclusive access. This would allow
34  * Dune to interoperate with KVM and other HV solutions.
35  *
36  * FIXME: We need to support hotplugged physical CPUs.
37  *
38  * Authors:
39  *   Adam Belay   <abelay@stanford.edu>
40  */
41
42 /* Basic flow.
43  * Yep, it's confusing. This is in part because the vmcs is used twice, for two different things.
44  * You're left with the feeling that they got part way through and realized they had to have one for
45  *
46  * 1) your CPU is going to be capable of running VMs, and you need state for that.
47  *
48  * 2) you're about to start a guest, and you need state for that.
49  *
50  * So there is get cpu set up to be able to run VMs stuff, and now
51  * let's start a guest stuff.  In Akaros, CPUs will always be set up
52  * to run a VM if that is possible. Processes can flip themselves into
53  * a VM and that will require another VMCS.
54  *
55  * So: at kernel startup time, the SMP boot stuff calls
56  * k/a/x86/vmm/vmm.c:vmm_init, which calls arch-dependent bits, which
57  * in the case of this file is intel_vmm_init. That does some code
58  * that sets up stuff for ALL sockets, based on the capabilities of
59  * the socket it runs on. If any cpu supports vmx, it assumes they all
60  * do. That's a realistic assumption. So the call_function_all is kind
61  * of stupid, really; it could just see what's on the current cpu and
62  * assume it's on all. HOWEVER: there are systems in the wilde that
63  * can run VMs on some but not all CPUs, due to BIOS mistakes, so we
64  * might as well allow for the chance that wel'll only all VMMCPs on a
65  * subset (not implemented yet however).  So: probe all CPUs, get a
66  * count of how many support VMX and, for now, assume they all do
67  * anyway.
68  *
69  * Next, call setup_vmcs_config to configure the GLOBAL vmcs_config struct,
70  * which contains all the naughty bits settings for all the cpus that can run a VM.
71  * Realistically, all VMX-capable cpus in a system will have identical configurations.
72  * So: 0 or more cpus can run VMX; all cpus which can run VMX will have the same configuration.
73  *
74  * configure the msr_bitmap. This is the bitmap of MSRs which the
75  * guest can manipulate.  Currently, we only allow GS and FS base.
76  *
77  * Reserve bit 0 in the vpid bitmap as guests can not use that
78  *
79  * Set up the what we call the vmxarea. The vmxarea is per-cpu, not
80  * per-guest. Once set up, it is left alone.  The ONLY think we set in
81  * there is the revision area. The VMX is page-sized per cpu and
82  * page-aligned. Note that it can be smaller, but why bother? We know
83  * the max size and alightment, and it's convenient.
84  *
85  * Now that it is set up, enable vmx on all cpus. This involves
86  * testing VMXE in cr4, to see if we've been here before (TODO: delete
87  * this test), then testing MSR_IA32_FEATURE_CONTROL to see if we can
88  * do a VM, the setting the VMXE in cr4, calling vmxon (does a vmxon
89  * instruction), and syncing vpid's and ept's.  Now the CPU is ready
90  * to host guests.
91  *
92  * Setting up a guest.
93  * We divide this into two things: vmm_proc_init and vm_run.
94  * Currently, on Intel, vmm_proc_init does nothing.
95  *
96  * vm_run is really complicated. It is called with a coreid, rip, rsp,
97  * cr3, and flags.  On intel, it calls vmx_launch. vmx_launch is set
98  * up for a few test cases. If rip is 1, it sets the guest rip to
99  * a function which will deref 0 and should exit with failure 2. If rip is 0,
100  * it calls an infinite loop in the guest.
101  *
102  * The sequence of operations:
103  * create a vcpu
104  * while (1) {
105  * get a vcpu
106  * disable irqs (required or you can't enter the VM)
107  * vmx_run_vcpu()
108  * enable irqs
109  * manage the vm exit
110  * }
111  *
112  * get a vcpu
113  * See if the current cpu has a vcpu. If so, and is the same as the vcpu we want,
114  * vmcs_load(vcpu->vmcs) -- i.e. issue a VMPTRLD.
115  *
116  * If it's not the same, see if the vcpu thinks it is on the core. If it is not, call
117  * __vmx_get_cpu_helper on the other cpu, to free it up. Else vmcs_clear the one
118  * attached to this cpu. Then vmcs_load the vmcs for vcpu on this this cpu,
119  * call __vmx_setup_cpu, mark this vcpu as being attached to this cpu, done.
120  *
121  * vmx_run_vcpu this one gets messy, mainly because it's a giant wad
122  * of inline assembly with embedded CPP crap. I suspect we'll want to
123  * un-inline it someday, but maybe not.  It's called with a vcpu
124  * struct from which it loads guest state, and to which it stores
125  * non-virtualized host state. It issues a vmlaunch or vmresume
126  * instruction depending, and on return, it evaluates if things the
127  * launch/resume had an error in that operation. Note this is NOT the
128  * same as an error while in the virtual machine; this is an error in
129  * startup due to misconfiguration. Depending on whatis returned it's
130  * either a failed vm startup or an exit for lots of many reasons.
131  *
132  */
133
134 /* basically: only rename those globals that might conflict
135  * with existing names. Leave all else the same.
136  * this code is more modern than the other code, yet still
137  * well encapsulated, it seems.
138  */
139 #include <kmalloc.h>
140 #include <string.h>
141 #include <stdio.h>
142 #include <assert.h>
143 #include <error.h>
144 #include <pmap.h>
145 #include <sys/queue.h>
146 #include <smp.h>
147 #include <kref.h>
148 #include <atomic.h>
149 #include <alarm.h>
150 #include <event.h>
151 #include <umem.h>
152 #include <bitops.h>
153 #include <arch/types.h>
154 #include <syscall.h>
155
156 #include "vmx.h"
157 #include "../vmm.h"
158 #include <ros/vmm.h>
159
160 #include "cpufeature.h"
161
162 #define currentcpu (&per_cpu_info[core_id()])
163
164 static unsigned long *msr_bitmap;
165
166 int x86_ept_pte_fix_ups = 0;
167
168 struct vmx_capability vmx_capability;
169 struct vmcs_config vmcs_config;
170
171 static int autoloaded_msrs[] = {
172         MSR_KERNEL_GS_BASE,
173         MSR_LSTAR,
174         MSR_STAR,
175         MSR_SFMASK,
176 };
177
178 void ept_flush(uint64_t eptp)
179 {
180         ept_sync_context(eptp);
181 }
182
183 static void vmcs_clear(struct vmcs *vmcs)
184 {
185         uint64_t phys_addr = PADDR(vmcs);
186         uint8_t error;
187
188         asm volatile (ASM_VMX_VMCLEAR_RAX "; setna %0"
189                       : "=qm"(error) : "a"(&phys_addr), "m"(phys_addr)
190                       : "cc", "memory");
191         if (error)
192                 printk("vmclear fail: %p/%llx\n",
193                        vmcs, phys_addr);
194 }
195
196 static void vmcs_load(struct vmcs *vmcs)
197 {
198         uint64_t phys_addr = PADDR(vmcs);
199         uint8_t error;
200
201         asm volatile (ASM_VMX_VMPTRLD_RAX "; setna %0"
202                         : "=qm"(error) : "a"(&phys_addr), "m"(phys_addr)
203                         : "cc", "memory");
204         if (error)
205                 printk("vmptrld %p/%llx failed\n",
206                        vmcs, phys_addr);
207 }
208
209 /* Returns the paddr pointer of the current CPU's VMCS region, or -1 if none. */
210 static physaddr_t vmcs_get_current(void)
211 {
212         physaddr_t vmcs_paddr;
213         /* RAX contains the addr of the location to store the VMCS pointer.  The
214          * compiler doesn't know the ASM will deref that pointer, hence the =m */
215         asm volatile (ASM_VMX_VMPTRST_RAX : "=m"(vmcs_paddr) : "a"(&vmcs_paddr));
216         return vmcs_paddr;
217 }
218
219 __always_inline unsigned long vmcs_readl(unsigned long field)
220 {
221         unsigned long value;
222
223         asm volatile (ASM_VMX_VMREAD_RDX_RAX
224                       : "=a"(value) : "d"(field) : "cc");
225         return value;
226 }
227
228 __always_inline uint16_t vmcs_read16(unsigned long field)
229 {
230         return vmcs_readl(field);
231 }
232
233 static __always_inline uint32_t vmcs_read32(unsigned long field)
234 {
235         return vmcs_readl(field);
236 }
237
238 static __always_inline uint64_t vmcs_read64(unsigned long field)
239 {
240         return vmcs_readl(field);
241 }
242
243 void vmwrite_error(unsigned long field, unsigned long value)
244 {
245         printk("vmwrite error: reg %lx value %lx (err %d)\n",
246                field, value, vmcs_read32(VM_INSTRUCTION_ERROR));
247 }
248
249 void vmcs_writel(unsigned long field, unsigned long value)
250 {
251         uint8_t error;
252
253         asm volatile (ASM_VMX_VMWRITE_RAX_RDX "; setna %0"
254                        : "=q"(error) : "a"(value), "d"(field) : "cc");
255         if (error)
256                 vmwrite_error(field, value);
257 }
258
259 static void vmcs_write16(unsigned long field, uint16_t value)
260 {
261         vmcs_writel(field, value);
262 }
263
264 static void vmcs_write32(unsigned long field, uint32_t value)
265 {
266         vmcs_writel(field, value);
267 }
268
269 static void vmcs_write64(unsigned long field, uint64_t value)
270 {
271         vmcs_writel(field, value);
272 }
273
274 /*
275  * A note on Things You Can't Make Up.
276  * or
277  * "George, you can type this shit, but you can't say it" -- Harrison Ford
278  *
279  * There are 5 VMCS 32-bit words that control guest permissions. If
280  * you set these correctly, you've got a guest that will behave. If
281  * you get even one bit wrong, you've got a guest that will chew your
282  * leg off. Some bits must be 1, some must be 0, and some can be set
283  * either way. To add to the fun, the docs are sort of a docudrama or,
284  * as the quote goes, "interesting if true."
285  *
286  * To determine what bit can be set in what VMCS 32-bit control word,
287  * there are 5 corresponding 64-bit MSRs.  And, to make it even more
288  * fun, the standard set of MSRs have errors in them, i.e. report
289  * incorrect values, for legacy reasons, and so you are supposed to
290  * "look around" to another set, which have correct bits in
291  * them. There are four such 'correct' registers, and they have _TRUE_
292  * in the names as you can see below. We test for the value of VMCS
293  * control bits in the _TRUE_ registers if possible. The fifth
294  * register, CPU Secondary Exec Controls, which came later, needs no
295  * _TRUE_ variant.
296  *
297  * For each MSR, the high 32 bits tell you what bits can be "1" by a
298  * "1" in that position; the low 32 bits tell you what bit can be "0"
299  * by a "0" in that position. So, for each of 32 bits in a given VMCS
300  * control word, there is a pair of bits in an MSR that tells you what
301  * values it can take. The two bits, of which there are *four*
302  * combinations, describe the *three* possible operations on a
303  * bit. The two bits, taken together, form an untruth table: There are
304  * three possibilities: The VMCS bit can be set to 0 or 1, or it can
305  * only be 0, or only 1. The fourth combination is not supposed to
306  * happen.
307  *
308  * So: there is the 1 bit from the upper 32 bits of the msr.
309  * If this bit is set, then the bit can be 1. If clear, it can not be 1.
310  *
311  * Then there is the 0 bit, from low 32 bits. If clear, the VMCS bit
312  * can be 0. If 1, the VMCS bit can not be 0.
313  *
314  * SO, let's call the 1 bit R1, and the 0 bit R0, we have:
315  *  R1 R0
316  *  0 0 -> must be 0
317  *  1 0 -> can be 1, can be 0
318  *  0 1 -> can not be 1, can not be 0. --> JACKPOT! Not seen yet.
319  *  1 1 -> must be one.
320  *
321  * It's also pretty hard to know what you can and can't set, and
322  * that's led to inadvertant opening of permissions at times.  Because
323  * of this complexity we've decided on the following: the driver must
324  * define EVERY bit, UNIQUELY, for each of the 5 registers, that it wants
325  * set. Further, for any bit that's settable, the driver must specify
326  * a setting; for any bit that's reserved, the driver settings must
327  * match that bit. If there are reserved bits we don't specify, that's
328  * ok; we'll take them as is.
329  *
330  * We use a set-means-set, and set-means-clear model, i.e. we use a
331  * 32-bit word to contain the bits we want to be 1, indicated by one;
332  * and another 32-bit word in which a bit we want to be 0 is indicated
333  * by a 1. This allows us to easily create masks of all bits we're
334  * going to set, for example.
335  *
336  * We have two 32-bit numbers for each 32-bit VMCS field: bits we want
337  * set and bits we want clear.  If you read the MSR for that field,
338  * compute the reserved 0 and 1 settings, and | them together, they
339  * need to result in 0xffffffff. You can see that we can create other
340  * tests for conflicts (i.e. overlap).
341  *
342  * At this point, I've tested check_vmx_controls in every way
343  * possible, beause I kept screwing the bitfields up. You'll get a nice
344  * error it won't work at all, which is what we want: a
345  * failure-prone setup, where even errors that might result in correct
346  * values are caught -- "right answer, wrong method, zero credit." If there's
347  * weirdness in the bits, we don't want to run.
348  */
349
350 static bool check_vmxec_controls(struct vmxec const *v, bool have_true_msr,
351                                  uint32_t *result)
352 {
353         bool err = false;
354         uint32_t vmx_msr_low, vmx_msr_high;
355         uint32_t reserved_0, reserved_1, changeable_bits;
356
357         if (have_true_msr)
358                 rdmsr(v->truemsr, vmx_msr_low, vmx_msr_high);
359         else
360                 rdmsr(v->msr, vmx_msr_low, vmx_msr_high);
361
362         if (vmx_msr_low & ~vmx_msr_high)
363                 warn("JACKPOT: Conflicting VMX ec ctls for %s, high 0x%08x low 0x%08x",
364                      v->name, vmx_msr_high, vmx_msr_low);
365
366         reserved_0 = (~vmx_msr_low) & (~vmx_msr_high);
367         reserved_1 = vmx_msr_low & vmx_msr_high;
368         changeable_bits = ~(reserved_0 | reserved_1);
369
370         /*
371          * this is very much as follows:
372          * accept the things I cannot change,
373          * change the things I can,
374          * know the difference.
375          */
376
377         /* Conflict. Don't try to both set and reset bits. */
378         if (v->set_to_0 & v->set_to_1) {
379                 printk("%s: set to 0 (0x%x) and set to 1 (0x%x) overlap: 0x%x\n",
380                        v->name, v->set_to_0, v->set_to_1, v->set_to_0 & v->set_to_1);
381                 err = true;
382         }
383
384         /* coverage */
385         if (((v->set_to_0 | v->set_to_1) & changeable_bits) !=
386             changeable_bits) {
387                 printk("%s: Need to cover 0x%x and have 0x%x,0x%x\n",
388                        v->name, changeable_bits, v->set_to_0,  v->set_to_1);
389                 err = true;
390         }
391
392         if ((v->set_to_0 | v->set_to_1 | reserved_0 | reserved_1) !=
393             0xffffffff) {
394                 printk("%s: incomplete coverage: have 0x%x, want 0x%x\n",
395                        v->name, v->set_to_0 | v->set_to_1 |
396                        reserved_0 | reserved_1, 0xffffffff);
397                 err = true;
398         }
399
400         /* Don't try to change bits that can't be changed. */
401         if ((v->set_to_0 & (reserved_0 | changeable_bits)) != v->set_to_0) {
402                 printk("%s: set to 0 (0x%x) can't be done\n", v->name,
403                         v->set_to_0);
404                 err = true;
405         }
406
407         if ((v->set_to_1 & (reserved_1 | changeable_bits)) != v->set_to_1) {
408                 printk("%s: set to 1 (0x%x) can't be done\n",
409                        v->name, v->set_to_1);
410                 err = true;
411         }
412
413         /* If there's been any error at all, spill our guts and return. */
414         if (err) {
415                 printk("%s: vmx_msr_high 0x%x, vmx_msr_low 0x%x, ",
416                        v->name, vmx_msr_high, vmx_msr_low);
417                 printk("set_to_1 0x%x,set_to_0 0x%x,reserved_1 0x%x",
418                        v->set_to_1, v->set_to_0, reserved_1);
419                 printk(" reserved_0 0x%x", reserved_0);
420                 printk(" changeable_bits 0x%x\n", changeable_bits);
421                 return false;
422         }
423
424         *result = v->set_to_1 | reserved_1;
425
426         printd("%s: check_vmxec_controls succeeds with result 0x%x\n",
427                v->name, *result);
428         return true;
429 }
430
431 /*
432  * We're trying to make this as readable as possible. Realistically, it will
433  * rarely if ever change, if the past is any guide.
434  */
435 static const struct vmxec pbec = {
436         .name = "Pin Based Execution Controls",
437         .msr = MSR_IA32_VMX_PINBASED_CTLS,
438         .truemsr = MSR_IA32_VMX_TRUE_PINBASED_CTLS,
439
440         .set_to_1 = (PIN_BASED_EXT_INTR_MASK |
441                      PIN_BASED_NMI_EXITING |
442                      PIN_BASED_VIRTUAL_NMIS),
443
444         .set_to_0 = (PIN_BASED_VMX_PREEMPTION_TIMER |
445                      PIN_BASED_POSTED_INTR),
446 };
447
448 static const struct vmxec cbec = {
449         .name = "CPU Based Execution Controls",
450         .msr = MSR_IA32_VMX_PROCBASED_CTLS,
451         .truemsr = MSR_IA32_VMX_TRUE_PROCBASED_CTLS,
452
453         .set_to_1 = (CPU_BASED_HLT_EXITING |
454                      CPU_BASED_INVLPG_EXITING |
455                      CPU_BASED_MWAIT_EXITING |
456                      CPU_BASED_RDPMC_EXITING |
457                      CPU_BASED_CR8_LOAD_EXITING |
458                      CPU_BASED_CR8_STORE_EXITING |
459                      CPU_BASED_MOV_DR_EXITING |
460                      CPU_BASED_UNCOND_IO_EXITING |
461                      CPU_BASED_USE_MSR_BITMAPS |
462                      CPU_BASED_MONITOR_EXITING |
463                      CPU_BASED_ACTIVATE_SECONDARY_CONTROLS),
464
465         .set_to_0 = (CPU_BASED_VIRTUAL_INTR_PENDING |
466                      CPU_BASED_USE_TSC_OFFSETING |
467                      CPU_BASED_RDTSC_EXITING |
468                      CPU_BASED_CR3_LOAD_EXITING |
469                      CPU_BASED_CR3_STORE_EXITING |
470                      CPU_BASED_TPR_SHADOW |
471                      CPU_BASED_VIRTUAL_NMI_PENDING |
472                      CPU_BASED_MONITOR_TRAP |
473                      CPU_BASED_PAUSE_EXITING |
474                      CPU_BASED_USE_IO_BITMAPS),
475 };
476
477 static const struct vmxec cb2ec = {
478         .name = "CPU Based 2nd Execution Controls",
479         .msr = MSR_IA32_VMX_PROCBASED_CTLS2,
480         .truemsr = MSR_IA32_VMX_PROCBASED_CTLS2,
481
482         .set_to_1 = (SECONDARY_EXEC_ENABLE_EPT |
483                      SECONDARY_EXEC_RDTSCP |
484                      SECONDARY_EXEC_WBINVD_EXITING),
485
486         .set_to_0 = (SECONDARY_EXEC_VIRTUALIZE_APIC_ACCESSES |
487                      SECONDARY_EXEC_DESCRIPTOR_EXITING |
488                      SECONDARY_EXEC_VIRTUALIZE_X2APIC_MODE |
489                      SECONDARY_EXEC_ENABLE_VPID |
490                      SECONDARY_EXEC_UNRESTRICTED_GUEST |
491                      SECONDARY_EXEC_APIC_REGISTER_VIRT |
492                      SECONDARY_EXEC_VIRTUAL_INTR_DELIVERY |
493                      SECONDARY_EXEC_PAUSE_LOOP_EXITING |
494                      SECONDARY_EXEC_RDRAND_EXITING |
495                      SECONDARY_EXEC_ENABLE_INVPCID |
496                      SECONDARY_EXEC_ENABLE_VMFUNC |
497                      SECONDARY_EXEC_SHADOW_VMCS |
498                      SECONDARY_EXEC_RDSEED_EXITING |
499                      SECONDARY_EPT_VE |
500                      SECONDARY_ENABLE_XSAV_RESTORE)
501 };
502
503 static const struct vmxec vmentry = {
504         .name = "VMENTRY controls",
505         .msr = MSR_IA32_VMX_ENTRY_CTLS,
506         .truemsr = MSR_IA32_VMX_TRUE_ENTRY_CTLS,
507         /* exact order from vmx.h; only the first two are enabled. */
508
509         .set_to_1 =  (VM_ENTRY_LOAD_DEBUG_CONTROLS | /* can't set to 0 */
510                       VM_ENTRY_IA32E_MODE),
511
512         .set_to_0 = (VM_ENTRY_SMM |
513                      VM_ENTRY_DEACT_DUAL_MONITOR |
514                      VM_ENTRY_LOAD_IA32_PERF_GLOBAL_CTRL |
515                      VM_ENTRY_LOAD_IA32_PAT |
516                      VM_ENTRY_LOAD_IA32_EFER),
517 };
518
519 static const struct vmxec vmexit = {
520         .name = "VMEXIT controls",
521         .msr = MSR_IA32_VMX_EXIT_CTLS,
522         .truemsr = MSR_IA32_VMX_TRUE_EXIT_CTLS,
523
524         .set_to_1 = (VM_EXIT_SAVE_DEBUG_CONTROLS | /* can't set to 0 */
525                      VM_EXIT_HOST_ADDR_SPACE_SIZE), /* 64 bit */
526
527         .set_to_0 = (VM_EXIT_LOAD_IA32_PERF_GLOBAL_CTRL |
528                      VM_EXIT_ACK_INTR_ON_EXIT |
529                      VM_EXIT_SAVE_IA32_PAT |
530                      VM_EXIT_LOAD_IA32_PAT |
531                      VM_EXIT_SAVE_IA32_EFER |
532                      VM_EXIT_LOAD_IA32_EFER |
533                      VM_EXIT_SAVE_VMX_PREEMPTION_TIMER),
534 };
535
536 static void setup_vmcs_config(void *p)
537 {
538         int *ret = p;
539         struct vmcs_config *vmcs_conf = &vmcs_config;
540         uint32_t vmx_msr_high;
541         uint64_t vmx_msr;
542         bool have_true_msrs = false;
543         bool ok;
544
545         *ret = -EIO;
546
547         vmx_msr = read_msr(MSR_IA32_VMX_BASIC);
548         vmx_msr_high = vmx_msr >> 32;
549
550         /*
551          * If bit 55 (VMX_BASIC_HAVE_TRUE_MSRS) is set, then we
552          * can go for the true MSRs.  Else, we ask you to get a better CPU.
553          */
554         if (vmx_msr & VMX_BASIC_TRUE_CTLS) {
555                 have_true_msrs = true;
556                 printd("Running with TRUE MSRs\n");
557         } else {
558                 printk("Running with non-TRUE MSRs, this is old hardware\n");
559         }
560
561         /*
562          * Don't worry that one or more of these might fail and leave
563          * the VMCS in some kind of incomplete state. If one of these
564          * fails, the caller is going to discard the VMCS.
565          * It is written this way to ensure we get results of all tests and avoid
566          * BMAFR behavior.
567          */
568         ok = check_vmxec_controls(&pbec, have_true_msrs,
569                                   &vmcs_conf->pin_based_exec_ctrl);
570         ok = check_vmxec_controls(&cbec, have_true_msrs,
571                                   &vmcs_conf->cpu_based_exec_ctrl) && ok;
572         ok = check_vmxec_controls(&cb2ec, have_true_msrs,
573                                   &vmcs_conf->cpu_based_2nd_exec_ctrl) && ok;
574         ok = check_vmxec_controls(&vmentry, have_true_msrs,
575                                   &vmcs_conf->vmentry_ctrl) && ok;
576         ok = check_vmxec_controls(&vmexit, have_true_msrs,
577                                   &vmcs_conf->vmexit_ctrl) && ok;
578         if (! ok) {
579                 printk("vmxexec controls is no good.\n");
580                 return;
581         }
582
583         /* IA-32 SDM Vol 3B: VMCS size is never greater than 4kB. */
584         if ((vmx_msr_high & 0x1fff) > PGSIZE) {
585                 printk("vmx_msr_high & 0x1fff) is 0x%x, > PAGE_SIZE 0x%x\n",
586                        vmx_msr_high & 0x1fff, PGSIZE);
587                 return;
588         }
589
590         /* IA-32 SDM Vol 3B: 64-bit CPUs always have VMX_BASIC_MSR[48]==0. */
591         if (vmx_msr & VMX_BASIC_64) {
592                 printk("VMX doesn't support 64 bit width!\n");
593                 return;
594         }
595
596         if (((vmx_msr & VMX_BASIC_MEM_TYPE_MASK) >> VMX_BASIC_MEM_TYPE_SHIFT)
597             != VMX_BASIC_MEM_TYPE_WB) {
598                 printk("VMX doesn't support WB memory for VMCS accesses!\n");
599                 return;
600         }
601
602         vmcs_conf->size = vmx_msr_high & 0x1fff;
603         vmcs_conf->order = LOG2_UP(nr_pages(vmcs_config.size));
604         vmcs_conf->revision_id = (uint32_t)vmx_msr;
605
606         /* Read in the caps for runtime checks.  This MSR is only available if
607          * secondary controls and ept or vpid is on, which we check earlier */
608         rdmsr(MSR_IA32_VMX_EPT_VPID_CAP, vmx_capability.ept, vmx_capability.vpid);
609
610         *ret = 0;
611 }
612
613 static struct vmcs *__vmx_alloc_vmcs(int node)
614 {
615         struct vmcs *vmcs;
616
617         vmcs = get_cont_pages_node(node, vmcs_config.order, KMALLOC_WAIT);
618         if (!vmcs)
619                 return 0;
620         memset(vmcs, 0, vmcs_config.size);
621         vmcs->revision_id = vmcs_config.revision_id;    /* vmcs revision id */
622         printd("%d: set rev id %d\n", core_id(), vmcs->revision_id);
623         return vmcs;
624 }
625
626 /**
627  * vmx_alloc_vmcs - allocates a VMCS region
628  *
629  * NOTE: Assumes the new region will be used by the current CPU.
630  *
631  * Returns a valid VMCS region.
632  */
633 static struct vmcs *vmx_alloc_vmcs(void)
634 {
635         return __vmx_alloc_vmcs(node_id());
636 }
637
638 /**
639  * vmx_free_vmcs - frees a VMCS region
640  */
641 static void vmx_free_vmcs(struct vmcs *vmcs)
642 {
643   //free_pages((unsigned long)vmcs, vmcs_config.order);
644 }
645
646 /*
647  * Set up the vmcs's constant host-state fields, i.e., host-state fields that
648  * will not change in the lifetime of the guest.
649  * Note that host-state that does change is set elsewhere. E.g., host-state
650  * that is set differently for each CPU is set in vmx_vcpu_load(), not here.
651  */
652 static void vmx_setup_constant_host_state(void)
653 {
654         uint32_t low32, high32;
655         unsigned long tmpl;
656         pseudodesc_t dt;
657
658         vmcs_writel(HOST_CR0, rcr0() & ~X86_CR0_TS);  /* 22.2.3 */
659         vmcs_writel(HOST_CR4, rcr4());  /* 22.2.3, 22.2.5 */
660         vmcs_writel(HOST_CR3, rcr3());  /* 22.2.3 */
661
662         vmcs_write16(HOST_CS_SELECTOR, GD_KT);  /* 22.2.4 */
663         vmcs_write16(HOST_DS_SELECTOR, GD_KD);  /* 22.2.4 */
664         vmcs_write16(HOST_ES_SELECTOR, GD_KD);  /* 22.2.4 */
665         vmcs_write16(HOST_SS_SELECTOR, GD_KD);  /* 22.2.4 */
666         vmcs_write16(HOST_TR_SELECTOR, GD_TSS);  /* 22.2.4 */
667
668         native_store_idt(&dt);
669         vmcs_writel(HOST_IDTR_BASE, dt.pd_base);   /* 22.2.4 */
670
671         asm("mov $.Lkvm_vmx_return, %0" : "=r"(tmpl));
672         vmcs_writel(HOST_RIP, tmpl); /* 22.2.5 */
673
674         rdmsr(MSR_IA32_SYSENTER_CS, low32, high32);
675         vmcs_write32(HOST_IA32_SYSENTER_CS, low32);
676         rdmsrl(MSR_IA32_SYSENTER_EIP, tmpl);
677         vmcs_writel(HOST_IA32_SYSENTER_EIP, tmpl);   /* 22.2.3 */
678
679         rdmsr(MSR_EFER, low32, high32);
680         vmcs_write32(HOST_IA32_EFER, low32);
681
682         if (vmcs_config.vmexit_ctrl & VM_EXIT_LOAD_IA32_PAT) {
683                 rdmsr(MSR_IA32_CR_PAT, low32, high32);
684                 vmcs_write64(HOST_IA32_PAT, low32 | ((uint64_t) high32 << 32));
685         }
686
687         vmcs_write16(HOST_FS_SELECTOR, 0);            /* 22.2.4 */
688         vmcs_write16(HOST_GS_SELECTOR, 0);            /* 22.2.4 */
689
690         /* TODO: This (at least gs) is per cpu */
691         rdmsrl(MSR_FS_BASE, tmpl);
692         vmcs_writel(HOST_FS_BASE, tmpl); /* 22.2.4 */
693         rdmsrl(MSR_GS_BASE, tmpl);
694         vmcs_writel(HOST_GS_BASE, tmpl); /* 22.2.4 */
695 }
696
697 static inline uint16_t vmx_read_ldt(void)
698 {
699         uint16_t ldt;
700         asm("sldt %0" : "=g"(ldt));
701         return ldt;
702 }
703
704 static unsigned long segment_base(uint16_t selector)
705 {
706         pseudodesc_t *gdt = &currentcpu->host_gdt;
707         struct desc_struct *d;
708         unsigned long table_base;
709         unsigned long v;
710
711         if (!(selector & ~3)) {
712                 return 0;
713         }
714
715         table_base = gdt->pd_base;
716
717         if (selector & 4) {           /* from ldt */
718                 uint16_t ldt_selector = vmx_read_ldt();
719
720                 if (!(ldt_selector & ~3)) {
721                         return 0;
722                 }
723
724                 table_base = segment_base(ldt_selector);
725         }
726         d = (struct desc_struct *)(table_base + (selector & ~7));
727         v = get_desc_base(d);
728         if (d->s == 0 && (d->type == 2 || d->type == 9 || d->type == 11))
729                 v |= ((unsigned long)((struct ldttss_desc64 *)d)->base3) << 32;
730         return v;
731 }
732
733 static inline unsigned long vmx_read_tr_base(void)
734 {
735         uint16_t tr;
736         asm("str %0" : "=g"(tr));
737         return segment_base(tr);
738 }
739
740 static void __vmx_setup_cpu(void)
741 {
742         pseudodesc_t *gdt = &currentcpu->host_gdt;
743         unsigned long sysenter_esp;
744         unsigned long tmpl;
745
746         /*
747          * Linux uses per-cpu TSS and GDT, so set these when switching
748          * processors.
749          */
750         vmcs_writel(HOST_TR_BASE, vmx_read_tr_base()); /* 22.2.4 */
751         vmcs_writel(HOST_GDTR_BASE, gdt->pd_base);   /* 22.2.4 */
752
753         rdmsrl(MSR_IA32_SYSENTER_ESP, sysenter_esp);
754         vmcs_writel(HOST_IA32_SYSENTER_ESP, sysenter_esp); /* 22.2.3 */
755
756         rdmsrl(MSR_FS_BASE, tmpl);
757         vmcs_writel(HOST_FS_BASE, tmpl); /* 22.2.4 */
758         rdmsrl(MSR_GS_BASE, tmpl);
759         vmcs_writel(HOST_GS_BASE, tmpl); /* 22.2.4 */
760 }
761
762 /**
763  * vmx_get_cpu - called before using a cpu
764  * @vcpu: VCPU that will be loaded.
765  *
766  * Disables preemption. Call vmx_put_cpu() when finished.
767  */
768 static void vmx_get_cpu(struct vmx_vcpu *vcpu)
769 {
770         int cur_cpu = core_id();
771         handler_wrapper_t *w;
772
773         if (currentcpu->local_vcpu)
774                 panic("get_cpu: currentcpu->localvcpu was non-NULL");
775         if (currentcpu->local_vcpu != vcpu) {
776                 currentcpu->local_vcpu = vcpu;
777
778                 if (vcpu->cpu != cur_cpu) {
779                         if (vcpu->cpu >= 0) {
780                                 panic("vcpu->cpu is not -1, it's %d\n", vcpu->cpu);
781                         } else
782                                 vmcs_clear(vcpu->vmcs);
783
784                         ept_sync_context(vcpu_get_eptp(vcpu));
785
786                         vcpu->launched = 0;
787                         vmcs_load(vcpu->vmcs);
788                         __vmx_setup_cpu();
789                         vcpu->cpu = cur_cpu;
790                 } else {
791                         vmcs_load(vcpu->vmcs);
792                 }
793         }
794 }
795
796 /**
797  * vmx_put_cpu - called after using a cpu
798  * @vcpu: VCPU that was loaded.
799  */
800 static void vmx_put_cpu(struct vmx_vcpu *vcpu)
801 {
802         if (core_id() != vcpu->cpu)
803                 panic("%s: core_id() %d != vcpu->cpu %d\n",
804                       __func__, core_id(), vcpu->cpu);
805
806         if (currentcpu->local_vcpu != vcpu)
807                 panic("vmx_put_cpu: asked to clear something not ours");
808
809         ept_sync_context(vcpu_get_eptp(vcpu));
810         vmcs_clear(vcpu->vmcs);
811         vcpu->cpu = -1;
812         currentcpu->local_vcpu = NULL;
813         //put_cpu();
814 }
815
816 /**
817  * vmx_dump_cpu - prints the CPU state
818  * @vcpu: VCPU to print
819  */
820 static void vmx_dump_cpu(struct vmx_vcpu *vcpu)
821 {
822
823         unsigned long flags;
824
825         vmx_get_cpu(vcpu);
826         vcpu->regs.tf_rip = vmcs_readl(GUEST_RIP);
827         vcpu->regs.tf_rsp = vmcs_readl(GUEST_RSP);
828         flags = vmcs_readl(GUEST_RFLAGS);
829         vmx_put_cpu(vcpu);
830
831         printk("--- Begin VCPU Dump ---\n");
832         printk("CPU %d VPID %d\n", vcpu->cpu, 0);
833         printk("RIP 0x%016lx RFLAGS 0x%08lx\n",
834                vcpu->regs.tf_rip, flags);
835         printk("RAX 0x%016lx RCX 0x%016lx\n",
836                 vcpu->regs.tf_rax, vcpu->regs.tf_rcx);
837         printk("RDX 0x%016lx RBX 0x%016lx\n",
838                 vcpu->regs.tf_rdx, vcpu->regs.tf_rbx);
839         printk("RSP 0x%016lx RBP 0x%016lx\n",
840                 vcpu->regs.tf_rsp, vcpu->regs.tf_rbp);
841         printk("RSI 0x%016lx RDI 0x%016lx\n",
842                 vcpu->regs.tf_rsi, vcpu->regs.tf_rdi);
843         printk("R8  0x%016lx R9  0x%016lx\n",
844                 vcpu->regs.tf_r8, vcpu->regs.tf_r9);
845         printk("R10 0x%016lx R11 0x%016lx\n",
846                 vcpu->regs.tf_r10, vcpu->regs.tf_r11);
847         printk("R12 0x%016lx R13 0x%016lx\n",
848                 vcpu->regs.tf_r12, vcpu->regs.tf_r13);
849         printk("R14 0x%016lx R15 0x%016lx\n",
850                 vcpu->regs.tf_r14, vcpu->regs.tf_r15);
851         printk("--- End VCPU Dump ---\n");
852
853 }
854
855 uint64_t construct_eptp(physaddr_t root_hpa)
856 {
857         uint64_t eptp;
858
859         /* set WB memory and 4 levels of walk.  we checked these in ept_init */
860         eptp = VMX_EPT_MEM_TYPE_WB |
861                (VMX_EPT_GAW_4_LVL << VMX_EPT_GAW_EPTP_SHIFT);
862         if (cpu_has_vmx_ept_ad_bits())
863                 eptp |= VMX_EPT_AD_ENABLE_BIT;
864         eptp |= (root_hpa & PAGE_MASK);
865
866         return eptp;
867 }
868
869 /**
870  * vmx_setup_initial_guest_state - configures the initial state of guest registers
871  */
872 static void vmx_setup_initial_guest_state(void)
873 {
874         unsigned long tmpl;
875         unsigned long cr4 = X86_CR4_PAE | X86_CR4_VMXE | X86_CR4_OSXMMEXCPT |
876                             X86_CR4_PGE | X86_CR4_OSFXSR;
877         uint32_t protected_mode = X86_CR0_PG | X86_CR0_PE;
878 #if 0
879         do we need it
880         if (boot_cpu_has(X86_FEATURE_PCID))
881                 cr4 |= X86_CR4_PCIDE;
882         if (boot_cpu_has(X86_FEATURE_OSXSAVE))
883                 cr4 |= X86_CR4_OSXSAVE;
884 #endif
885         /* we almost certainly have this */
886         /* we'll go sour if we don't. */
887         if (1) //boot_cpu_has(X86_FEATURE_FSGSBASE))
888                 cr4 |= X86_CR4_RDWRGSFS;
889
890         /* configure control and data registers */
891         vmcs_writel(GUEST_CR0, protected_mode | X86_CR0_WP |
892                                X86_CR0_MP | X86_CR0_ET | X86_CR0_NE);
893         vmcs_writel(CR0_READ_SHADOW, protected_mode | X86_CR0_WP |
894                                      X86_CR0_MP | X86_CR0_ET | X86_CR0_NE);
895         vmcs_writel(GUEST_CR3, rcr3());
896         vmcs_writel(GUEST_CR4, cr4);
897         vmcs_writel(CR4_READ_SHADOW, cr4);
898         vmcs_writel(GUEST_IA32_EFER, EFER_LME | EFER_LMA |
899                                      EFER_SCE | EFER_FFXSR);
900         vmcs_writel(GUEST_GDTR_BASE, 0);
901         vmcs_writel(GUEST_GDTR_LIMIT, 0);
902         vmcs_writel(GUEST_IDTR_BASE, 0);
903         vmcs_writel(GUEST_IDTR_LIMIT, 0);
904         vmcs_writel(GUEST_RIP, 0xdeadbeef);
905         vmcs_writel(GUEST_RSP, 0xdeadbeef);
906         vmcs_writel(GUEST_RFLAGS, 0x02);
907         vmcs_writel(GUEST_DR7, 0);
908
909         /* guest segment bases */
910         vmcs_writel(GUEST_CS_BASE, 0);
911         vmcs_writel(GUEST_DS_BASE, 0);
912         vmcs_writel(GUEST_ES_BASE, 0);
913         vmcs_writel(GUEST_GS_BASE, 0);
914         vmcs_writel(GUEST_SS_BASE, 0);
915         rdmsrl(MSR_FS_BASE, tmpl);
916         vmcs_writel(GUEST_FS_BASE, tmpl);
917
918         /* guest segment access rights */
919         vmcs_writel(GUEST_CS_AR_BYTES, 0xA09B);
920         vmcs_writel(GUEST_DS_AR_BYTES, 0xA093);
921         vmcs_writel(GUEST_ES_AR_BYTES, 0xA093);
922         vmcs_writel(GUEST_FS_AR_BYTES, 0xA093);
923         vmcs_writel(GUEST_GS_AR_BYTES, 0xA093);
924         vmcs_writel(GUEST_SS_AR_BYTES, 0xA093);
925
926         /* guest segment limits */
927         vmcs_write32(GUEST_CS_LIMIT, 0xFFFFFFFF);
928         vmcs_write32(GUEST_DS_LIMIT, 0xFFFFFFFF);
929         vmcs_write32(GUEST_ES_LIMIT, 0xFFFFFFFF);
930         vmcs_write32(GUEST_FS_LIMIT, 0xFFFFFFFF);
931         vmcs_write32(GUEST_GS_LIMIT, 0xFFFFFFFF);
932         vmcs_write32(GUEST_SS_LIMIT, 0xFFFFFFFF);
933
934         /* configure segment selectors */
935         vmcs_write16(GUEST_CS_SELECTOR, 0);
936         vmcs_write16(GUEST_DS_SELECTOR, 0);
937         vmcs_write16(GUEST_ES_SELECTOR, 0);
938         vmcs_write16(GUEST_FS_SELECTOR, 0);
939         vmcs_write16(GUEST_GS_SELECTOR, 0);
940         vmcs_write16(GUEST_SS_SELECTOR, 0);
941         vmcs_write16(GUEST_TR_SELECTOR, 0);
942
943         /* guest LDTR */
944         vmcs_write16(GUEST_LDTR_SELECTOR, 0);
945         vmcs_writel(GUEST_LDTR_AR_BYTES, 0x0082);
946         vmcs_writel(GUEST_LDTR_BASE, 0);
947         vmcs_writel(GUEST_LDTR_LIMIT, 0);
948
949         /* guest TSS */
950         vmcs_writel(GUEST_TR_BASE, 0);
951         vmcs_writel(GUEST_TR_AR_BYTES, 0x0080 | AR_TYPE_BUSY_64_TSS);
952         vmcs_writel(GUEST_TR_LIMIT, 0xff);
953
954         /* initialize sysenter */
955         vmcs_write32(GUEST_SYSENTER_CS, 0);
956         vmcs_writel(GUEST_SYSENTER_ESP, 0);
957         vmcs_writel(GUEST_SYSENTER_EIP, 0);
958
959         /* other random initialization */
960         vmcs_write32(GUEST_ACTIVITY_STATE, GUEST_ACTIVITY_ACTIVE);
961         vmcs_write32(GUEST_INTERRUPTIBILITY_INFO, 0);
962         vmcs_write32(GUEST_PENDING_DBG_EXCEPTIONS, 0);
963         vmcs_write64(GUEST_IA32_DEBUGCTL, 0);
964         vmcs_write32(VM_ENTRY_INTR_INFO_FIELD, 0);  /* 22.2.1 */
965 }
966
967 static void __vmx_disable_intercept_for_msr(unsigned long *msr_bitmap, uint32_t msr)
968 {
969         int f = sizeof(unsigned long);
970         /*
971          * See Intel PRM Vol. 3, 20.6.9 (MSR-Bitmap Address). Early manuals
972          * have the write-low and read-high bitmap offsets the wrong way round.
973          * We can control MSRs 0x00000000-0x00001fff and 0xc0000000-0xc0001fff.
974          */
975         if (msr <= 0x1fff) {
976                 __clear_bit(msr, msr_bitmap + 0x000 / f); /* read-low */
977                 __clear_bit(msr, msr_bitmap + 0x800 / f); /* write-low */
978         } else if ((msr >= 0xc0000000) && (msr <= 0xc0001fff)) {
979                 msr &= 0x1fff;
980                 __clear_bit(msr, msr_bitmap + 0x400 / f); /* read-high */
981                 __clear_bit(msr, msr_bitmap + 0xc00 / f); /* write-high */
982         }
983 }
984
985 static void vcpu_print_autoloads(struct vmx_vcpu *vcpu)
986 {
987         struct vmx_msr_entry *e;
988         int sz = sizeof(autoloaded_msrs) / sizeof(*autoloaded_msrs);
989         printk("Host Autoloads:\n-------------------\n");
990         for (int i = 0; i < sz; i++) {
991                 e = &vcpu->msr_autoload.host[i];
992                 printk("\tMSR 0x%08x: %p\n", e->index, e->value);
993         }
994         printk("Guest Autoloads:\n-------------------\n");
995         for (int i = 0; i < sz; i++) {
996                 e = &vcpu->msr_autoload.guest[i];
997                 printk("\tMSR 0x%08x %p\n", e->index, e->value);
998         }
999 }
1000
1001 static void dumpmsrs(void)
1002 {
1003         int i;
1004         int set[] = {
1005                 MSR_LSTAR,
1006                 MSR_FS_BASE,
1007                 MSR_GS_BASE,
1008                 MSR_KERNEL_GS_BASE,
1009                 MSR_SFMASK,
1010                 MSR_IA32_PEBS_ENABLE
1011         };
1012         for(i = 0; i < ARRAY_SIZE(set); i++) {
1013                 printk("%p: %p\n", set[i], read_msr(set[i]));
1014         }
1015         printk("core id %d\n", core_id());
1016 }
1017
1018 /* Notes on autoloading.  We can't autoload FS_BASE or GS_BASE, according to the
1019  * manual, but that's because they are automatically saved and restored when all
1020  * of the other architectural registers are saved and restored, such as cs, ds,
1021  * es, and other fun things. (See 24.4.1).  We need to make sure we don't
1022  * accidentally intercept them too, since they are magically autloaded..
1023  *
1024  * We'll need to be careful of any MSR we neither autoload nor intercept
1025  * whenever we vmenter/vmexit, and we intercept by default.
1026  *
1027  * Other MSRs, such as MSR_IA32_PEBS_ENABLE only work on certain architectures
1028  * only work on certain architectures. */
1029 static void setup_msr(struct vmx_vcpu *vcpu)
1030 {
1031         struct vmx_msr_entry *e;
1032         int sz = sizeof(autoloaded_msrs) / sizeof(*autoloaded_msrs);
1033         int i;
1034
1035         static_assert((sizeof(autoloaded_msrs) / sizeof(*autoloaded_msrs)) <=
1036                       NR_AUTOLOAD_MSRS);
1037
1038         vcpu->msr_autoload.nr = sz;
1039
1040         /* Since PADDR(msr_bitmap) is non-zero, and the bitmap is all 0xff, we now
1041          * intercept all MSRs */
1042         vmcs_write64(MSR_BITMAP, PADDR(msr_bitmap));
1043
1044         vmcs_write32(VM_EXIT_MSR_STORE_COUNT, vcpu->msr_autoload.nr);
1045         vmcs_write32(VM_EXIT_MSR_LOAD_COUNT, vcpu->msr_autoload.nr);
1046         vmcs_write32(VM_ENTRY_MSR_LOAD_COUNT, vcpu->msr_autoload.nr);
1047
1048         vmcs_write64(VM_EXIT_MSR_LOAD_ADDR, PADDR(vcpu->msr_autoload.host));
1049         vmcs_write64(VM_EXIT_MSR_STORE_ADDR, PADDR(vcpu->msr_autoload.guest));
1050         vmcs_write64(VM_ENTRY_MSR_LOAD_ADDR, PADDR(vcpu->msr_autoload.guest));
1051
1052         for (i = 0; i < sz; i++) {
1053                 uint64_t val;
1054
1055                 e = &vcpu->msr_autoload.host[i];
1056                 e->index = autoloaded_msrs[i];
1057                 __vmx_disable_intercept_for_msr(msr_bitmap, e->index);
1058                 rdmsrl(e->index, val);
1059                 e->value = val;
1060                 printk("host index %p val %p\n", e->index, e->value);
1061
1062                 e = &vcpu->msr_autoload.guest[i];
1063                 e->index = autoloaded_msrs[i];
1064                 e->value = 0xDEADBEEF;
1065                 printk("guest index %p val %p\n", e->index, e->value);
1066         }
1067 }
1068
1069 /**
1070  *  vmx_setup_vmcs - configures the vmcs with starting parameters
1071  */
1072 static void vmx_setup_vmcs(struct vmx_vcpu *vcpu)
1073 {
1074         vmcs_write16(VIRTUAL_PROCESSOR_ID, 0);
1075         vmcs_write64(VMCS_LINK_POINTER, -1ull); /* 22.3.1.5 */
1076
1077         /* Control */
1078         vmcs_write32(PIN_BASED_VM_EXEC_CONTROL,
1079                 vmcs_config.pin_based_exec_ctrl);
1080
1081         vmcs_write32(CPU_BASED_VM_EXEC_CONTROL,
1082                 vmcs_config.cpu_based_exec_ctrl);
1083
1084         if (cpu_has_secondary_exec_ctrls()) {
1085                 vmcs_write32(SECONDARY_VM_EXEC_CONTROL,
1086                              vmcs_config.cpu_based_2nd_exec_ctrl);
1087         }
1088
1089         vmcs_write64(EPT_POINTER, vcpu_get_eptp(vcpu));
1090
1091         vmcs_write32(PAGE_FAULT_ERROR_CODE_MASK, 0);
1092         vmcs_write32(PAGE_FAULT_ERROR_CODE_MATCH, 0);
1093         vmcs_write32(CR3_TARGET_COUNT, 0);           /* 22.2.1 */
1094
1095         setup_msr(vcpu);
1096
1097         vmcs_config.vmentry_ctrl |= VM_ENTRY_IA32E_MODE;
1098
1099         vmcs_write32(VM_EXIT_CONTROLS, vmcs_config.vmexit_ctrl);
1100         vmcs_write32(VM_ENTRY_CONTROLS, vmcs_config.vmentry_ctrl);
1101
1102         vmcs_writel(CR0_GUEST_HOST_MASK, ~0ul);
1103         vmcs_writel(CR4_GUEST_HOST_MASK, ~0ul);
1104
1105         //kvm_write_tsc(&vmx->vcpu, 0);
1106         vmcs_writel(TSC_OFFSET, 0);
1107
1108         vmx_setup_constant_host_state();
1109 }
1110
1111 /**
1112  * vmx_create_vcpu - allocates and initializes a new virtual cpu
1113  *
1114  * Returns: A new VCPU structure
1115  */
1116 struct vmx_vcpu *vmx_create_vcpu(struct proc *p)
1117 {
1118         struct vmx_vcpu *vcpu = kmalloc(sizeof(struct vmx_vcpu), KMALLOC_WAIT);
1119         if (!vcpu) {
1120                 return NULL;
1121         }
1122
1123         memset(vcpu, 0, sizeof(*vcpu));
1124
1125         vcpu->proc = p; /* uncounted (weak) reference */
1126         vcpu->vmcs = vmx_alloc_vmcs();
1127         printd("%d: vcpu->vmcs is %p\n", core_id(), vcpu->vmcs);
1128         if (!vcpu->vmcs)
1129                 goto fail_vmcs;
1130
1131         vcpu->cpu = -1;
1132
1133         vmx_get_cpu(vcpu);
1134         vmx_setup_vmcs(vcpu);
1135         vmx_setup_initial_guest_state();
1136         vmx_put_cpu(vcpu);
1137
1138         return vcpu;
1139
1140 fail_vmcs:
1141         kfree(vcpu);
1142         return NULL;
1143 }
1144
1145 /**
1146  * vmx_destroy_vcpu - destroys and frees an existing virtual cpu
1147  * @vcpu: the VCPU to destroy
1148  */
1149 void vmx_destroy_vcpu(struct vmx_vcpu *vcpu)
1150 {
1151         vmx_free_vmcs(vcpu->vmcs);
1152         kfree(vcpu);
1153 }
1154
1155 /**
1156  * vmx_current_vcpu - returns a pointer to the vcpu for the current task.
1157  *
1158  * In the contexts where this is used the vcpu pointer should never be NULL.
1159  */
1160 static inline struct vmx_vcpu *vmx_current_vcpu(void)
1161 {
1162         struct vmx_vcpu *vcpu = currentcpu->local_vcpu;
1163         if (!vcpu)
1164                 panic("Core has no vcpu!");
1165         return vcpu;
1166 }
1167
1168 /**
1169  * vmx_run_vcpu - launches the CPU into non-root mode
1170  * We ONLY support 64-bit guests.
1171  * @vcpu: the vmx instance to launch
1172  */
1173 static int vmx_run_vcpu(struct vmx_vcpu *vcpu)
1174 {
1175         asm(
1176                 /* Store host registers */
1177                 "push %%rdx; push %%rbp;"
1178                 "push %%rcx \n\t" /* placeholder for guest rcx */
1179                 "push %%rcx \n\t"
1180                 "cmp %%rsp, %c[host_rsp](%0) \n\t"
1181                 "je 1f \n\t"
1182                 "mov %%rsp, %c[host_rsp](%0) \n\t"
1183                 ASM_VMX_VMWRITE_RSP_RDX "\n\t"
1184                 "1: \n\t"
1185                 /* Reload cr2 if changed */
1186                 "mov %c[cr2](%0), %%rax \n\t"
1187                 "mov %%cr2, %%rdx \n\t"
1188                 "cmp %%rax, %%rdx \n\t"
1189                 "je 2f \n\t"
1190                 "mov %%rax, %%cr2 \n\t"
1191                 "2: \n\t"
1192                 /* Check if vmlaunch of vmresume is needed */
1193                 "cmpl $0, %c[launched](%0) \n\t"
1194                 /* Load guest registers.  Don't clobber flags. */
1195                 "mov %c[rax](%0), %%rax \n\t"
1196                 "mov %c[rbx](%0), %%rbx \n\t"
1197                 "mov %c[rdx](%0), %%rdx \n\t"
1198                 "mov %c[rsi](%0), %%rsi \n\t"
1199                 "mov %c[rdi](%0), %%rdi \n\t"
1200                 "mov %c[rbp](%0), %%rbp \n\t"
1201                 "mov %c[r8](%0),  %%r8  \n\t"
1202                 "mov %c[r9](%0),  %%r9  \n\t"
1203                 "mov %c[r10](%0), %%r10 \n\t"
1204                 "mov %c[r11](%0), %%r11 \n\t"
1205                 "mov %c[r12](%0), %%r12 \n\t"
1206                 "mov %c[r13](%0), %%r13 \n\t"
1207                 "mov %c[r14](%0), %%r14 \n\t"
1208                 "mov %c[r15](%0), %%r15 \n\t"
1209                 "mov %c[rcx](%0), %%rcx \n\t" /* kills %0 (ecx) */
1210
1211                 /* Enter guest mode */
1212                 "jne .Llaunched \n\t"
1213                 ASM_VMX_VMLAUNCH "\n\t"
1214                 "jmp .Lkvm_vmx_return \n\t"
1215                 ".Llaunched: " ASM_VMX_VMRESUME "\n\t"
1216                 ".Lkvm_vmx_return: "
1217                 /* Save guest registers, load host registers, keep flags */
1218                 "mov %0, %c[wordsize](%%rsp) \n\t"
1219                 "pop %0 \n\t"
1220                 "mov %%rax, %c[rax](%0) \n\t"
1221                 "mov %%rbx, %c[rbx](%0) \n\t"
1222                 "popq %c[rcx](%0) \n\t"
1223                 "mov %%rdx, %c[rdx](%0) \n\t"
1224                 "mov %%rsi, %c[rsi](%0) \n\t"
1225                 "mov %%rdi, %c[rdi](%0) \n\t"
1226                 "mov %%rbp, %c[rbp](%0) \n\t"
1227                 "mov %%r8,  %c[r8](%0) \n\t"
1228                 "mov %%r9,  %c[r9](%0) \n\t"
1229                 "mov %%r10, %c[r10](%0) \n\t"
1230                 "mov %%r11, %c[r11](%0) \n\t"
1231                 "mov %%r12, %c[r12](%0) \n\t"
1232                 "mov %%r13, %c[r13](%0) \n\t"
1233                 "mov %%r14, %c[r14](%0) \n\t"
1234                 "mov %%r15, %c[r15](%0) \n\t"
1235                 "mov %%rax, %%r10 \n\t"
1236                 "mov %%rdx, %%r11 \n\t"
1237
1238                 "mov %%cr2, %%rax   \n\t"
1239                 "mov %%rax, %c[cr2](%0) \n\t"
1240
1241                 "pop  %%rbp; pop  %%rdx \n\t"
1242                 "setbe %c[fail](%0) \n\t"
1243                 "mov $" STRINGIFY(GD_UD) ", %%rax \n\t"
1244                 "mov %%rax, %%ds \n\t"
1245                 "mov %%rax, %%es \n\t"
1246               : : "c"(vcpu), "d"((unsigned long)HOST_RSP),
1247                 [launched]"i"(offsetof(struct vmx_vcpu, launched)),
1248                 [fail]"i"(offsetof(struct vmx_vcpu, fail)),
1249                 [host_rsp]"i"(offsetof(struct vmx_vcpu, host_rsp)),
1250                 [rax]"i"(offsetof(struct vmx_vcpu, regs.tf_rax)),
1251                 [rbx]"i"(offsetof(struct vmx_vcpu, regs.tf_rbx)),
1252                 [rcx]"i"(offsetof(struct vmx_vcpu, regs.tf_rcx)),
1253                 [rdx]"i"(offsetof(struct vmx_vcpu, regs.tf_rdx)),
1254                 [rsi]"i"(offsetof(struct vmx_vcpu, regs.tf_rsi)),
1255                 [rdi]"i"(offsetof(struct vmx_vcpu, regs.tf_rdi)),
1256                 [rbp]"i"(offsetof(struct vmx_vcpu, regs.tf_rbp)),
1257                 [r8]"i"(offsetof(struct vmx_vcpu, regs.tf_r8)),
1258                 [r9]"i"(offsetof(struct vmx_vcpu, regs.tf_r9)),
1259                 [r10]"i"(offsetof(struct vmx_vcpu, regs.tf_r10)),
1260                 [r11]"i"(offsetof(struct vmx_vcpu, regs.tf_r11)),
1261                 [r12]"i"(offsetof(struct vmx_vcpu, regs.tf_r12)),
1262                 [r13]"i"(offsetof(struct vmx_vcpu, regs.tf_r13)),
1263                 [r14]"i"(offsetof(struct vmx_vcpu, regs.tf_r14)),
1264                 [r15]"i"(offsetof(struct vmx_vcpu, regs.tf_r15)),
1265                 [cr2]"i"(offsetof(struct vmx_vcpu, cr2)),
1266                 [wordsize]"i"(sizeof(unsigned long))
1267               : "cc", "memory"
1268                 , "rax", "rbx", "rdi", "rsi"
1269                 , "r8", "r9", "r10", "r11", "r12", "r13", "r14", "r15"
1270         );
1271
1272         vcpu->regs.tf_rip = vmcs_readl(GUEST_RIP);
1273         vcpu->regs.tf_rsp = vmcs_readl(GUEST_RSP);
1274         printd("RETURN. ip %016lx sp %016lx cr2 %016lx\n",
1275                vcpu->regs.tf_rip, vcpu->regs.tf_rsp, vcpu->cr2);
1276         /* FIXME: do we need to set up other flags? */
1277         vcpu->regs.tf_rflags = (vmcs_readl(GUEST_RFLAGS) & 0xFF) |
1278                       X86_EFLAGS_IF | 0x2;
1279
1280         vcpu->regs.tf_cs = GD_UT;
1281         vcpu->regs.tf_ss = GD_UD;
1282
1283         vcpu->launched = 1;
1284
1285         if (vcpu->fail) {
1286                 printk("failure detected (err %x)\n",
1287                        vmcs_read32(VM_INSTRUCTION_ERROR));
1288                 return VMX_EXIT_REASONS_FAILED_VMENTRY;
1289         }
1290
1291         return vmcs_read32(VM_EXIT_REASON);
1292
1293 #if 0
1294         vmx->idt_vectoring_info = vmcs_read32(IDT_VECTORING_INFO_FIELD);
1295         vmx_complete_atomic_exit(vmx);
1296         vmx_recover_nmi_blocking(vmx);
1297         vmx_complete_interrupts(vmx);
1298 #endif
1299 }
1300
1301 static void vmx_step_instruction(void)
1302 {
1303         vmcs_writel(GUEST_RIP, vmcs_readl(GUEST_RIP) +
1304                                vmcs_read32(VM_EXIT_INSTRUCTION_LEN));
1305 }
1306
1307 static int vmx_handle_ept_violation(struct vmx_vcpu *vcpu)
1308 {
1309         unsigned long gva, gpa;
1310         int exit_qual, ret = -1;
1311         page_t *page;
1312
1313         vmx_get_cpu(vcpu);
1314         exit_qual = vmcs_read32(EXIT_QUALIFICATION);
1315         gva = vmcs_readl(GUEST_LINEAR_ADDRESS);
1316         gpa = vmcs_read64(GUEST_PHYSICAL_ADDRESS);
1317
1318         vmx_put_cpu(vcpu);
1319
1320         int prot = 0;
1321         prot |= exit_qual & VMX_EPT_FAULT_READ ? PROT_READ : 0;
1322         prot |= exit_qual & VMX_EPT_FAULT_WRITE ? PROT_WRITE : 0;
1323         prot |= exit_qual & VMX_EPT_FAULT_INS ? PROT_EXEC : 0;
1324         ret = handle_page_fault(current, gpa, prot);
1325
1326         if (ret) {
1327                 printk("EPT page fault failure %d, GPA: %p, GVA: %p\n", ret, gpa, gva);
1328                 vmx_dump_cpu(vcpu);
1329         }
1330
1331         return ret;
1332 }
1333
1334 static void vmx_handle_cpuid(struct vmx_vcpu *vcpu)
1335 {
1336         unsigned int eax, ebx, ecx, edx;
1337
1338         eax = vcpu->regs.tf_rax;
1339         ecx = vcpu->regs.tf_rcx;
1340         cpuid(0, 2, &eax, &ebx, &ecx, &edx);
1341         vcpu->regs.tf_rax = eax;
1342         vcpu->regs.tf_rbx = ebx;
1343         vcpu->regs.tf_rcx = ecx;
1344         vcpu->regs.tf_rdx = edx;
1345 }
1346
1347 static int vmx_handle_nmi_exception(struct vmx_vcpu *vcpu)
1348 {
1349         uint32_t intr_info;
1350
1351         vmx_get_cpu(vcpu);
1352         intr_info = vmcs_read32(VM_EXIT_INTR_INFO);
1353         vmx_put_cpu(vcpu);
1354
1355         printk("vmx (vcpu %p): got an exception\n", vcpu);
1356         printk("vmx (vcpu %p): pid %d\n", vcpu, vcpu->proc->pid);
1357         if ((intr_info & INTR_INFO_INTR_TYPE_MASK) == INTR_TYPE_NMI_INTR) {
1358                 return 0;
1359         }
1360
1361         printk("unhandled nmi, intr_info %x\n", intr_info);
1362         return -EIO;
1363 }
1364
1365 /**
1366  * vmx_launch - the main loop for a VMX Dune process
1367  * @conf: the launch configuration
1368  */
1369 int vmx_launch(uint64_t rip, uint64_t rsp, uint64_t cr3)
1370 {
1371         int ret;
1372         struct vmx_vcpu *vcpu;
1373         int errors = 0;
1374
1375         printd("RUNNING: %s: rip %p rsp %p cr3 %p \n",
1376                __func__, rip, rsp, cr3);
1377         /* TODO: dirty hack til we have VMM contexts */
1378         vcpu = current->vmm.guest_pcores[0];
1379         if (!vcpu) {
1380                 printk("Failed to get a CPU!\n");
1381                 return -ENOMEM;
1382         }
1383
1384         /* We need to prep the host's autoload region for our current core.  Right
1385          * now, the only autoloaded MSR that varies at runtime (in this case per
1386          * core is the KERN_GS_BASE). */
1387         rdmsrl(MSR_KERNEL_GS_BASE, vcpu->msr_autoload.host[0].value);
1388         /* if cr3 is set, means 'set everything', else means 'start where you left off' */
1389         if (cr3) {
1390                 vmx_get_cpu(vcpu);
1391                 vmcs_writel(GUEST_RIP, rip);
1392                 vmcs_writel(GUEST_RSP, rsp);
1393                 vmcs_writel(GUEST_CR3, cr3);
1394                 vmx_put_cpu(vcpu);
1395         }
1396
1397         vcpu->ret_code = -1;
1398
1399         while (1) {
1400                 vmx_get_cpu(vcpu);
1401
1402                 // TODO: manage the fpu when we restart.
1403
1404                 // TODO: see if we need to exit before we go much further.
1405                 disable_irq();
1406                 //dumpmsrs();
1407                 ret = vmx_run_vcpu(vcpu);
1408                 //dumpmsrs();
1409                 enable_irq();
1410                 vmx_put_cpu(vcpu);
1411
1412                 if (ret == EXIT_REASON_VMCALL) {
1413                         if (current->vmm.flags & VMM_VMCALL_PRINTF) {
1414                                 uint8_t byte = vcpu->regs.tf_rdi;
1415                                 printk("%c", byte);
1416                                 // adjust the RIP
1417                                 vmx_get_cpu(vcpu);
1418                                 vmcs_writel(GUEST_RIP, vcpu->regs.tf_rip + 3);
1419                                 vmx_put_cpu(vcpu);
1420                         } else {
1421                                 vcpu->shutdown = SHUTDOWN_UNHANDLED_EXIT_REASON;
1422                                 uint8_t byte = vcpu->regs.tf_rdi;
1423                                 printk("%p %c\n", byte, vcpu->regs.tf_rdi);
1424                                 vmx_dump_cpu(vcpu);
1425                                 printd("system call! WTF\n");
1426                         }
1427                 } else if (ret == EXIT_REASON_CPUID) {
1428                         vmx_handle_cpuid(vcpu);
1429                         vmx_get_cpu(vcpu);
1430                         vmcs_writel(GUEST_RIP, vcpu->regs.tf_rip + 2);
1431                         vmx_put_cpu(vcpu);
1432                 } else if (ret == EXIT_REASON_EPT_VIOLATION) {
1433                         if (vmx_handle_ept_violation(vcpu))
1434                                 vcpu->shutdown = SHUTDOWN_EPT_VIOLATION;
1435                 } else if (ret == EXIT_REASON_EXCEPTION_NMI) {
1436                         if (vmx_handle_nmi_exception(vcpu))
1437                                 vcpu->shutdown = SHUTDOWN_NMI_EXCEPTION;
1438                 } else if (ret == EXIT_REASON_EXTERNAL_INTERRUPT) {
1439                         printd("External interrupt\n");
1440                         vcpu->shutdown = SHUTDOWN_UNHANDLED_EXIT_REASON;
1441                 } else {
1442                         printk("unhandled exit: reason 0x%x, exit qualification 0x%x\n",
1443                                ret, vmcs_read32(EXIT_QUALIFICATION));
1444                         vmx_dump_cpu(vcpu);
1445                         vcpu->shutdown = SHUTDOWN_UNHANDLED_EXIT_REASON;
1446                 }
1447
1448                 /* TODO: we can't just return and relaunch the VMCS, in case we blocked.
1449                  * similar to how proc_restartcore/smp_idle only restart the pcpui
1450                  * cur_ctx, we need to do the same, via the VMCS resume business. */
1451
1452                 if (vcpu->shutdown)
1453                         break;
1454         }
1455
1456         printd("RETURN. ip %016lx sp %016lx\n",
1457                 vcpu->regs.tf_rip, vcpu->regs.tf_rsp);
1458
1459         /*
1460          * Return both the reason for the shutdown and a status value.
1461          * The exit() and exit_group() system calls only need 8 bits for
1462          * the status but we allow 16 bits in case we might want to
1463          * return more information for one of the other shutdown reasons.
1464          */
1465         ret = (vcpu->shutdown << 16) | (vcpu->ret_code & 0xffff);
1466
1467         return ret;
1468 }
1469
1470 /**
1471  * __vmx_enable - low-level enable of VMX mode on the current CPU
1472  * @vmxon_buf: an opaque buffer for use as the VMXON region
1473  */
1474 static  int __vmx_enable(struct vmcs *vmxon_buf)
1475 {
1476         uint64_t phys_addr = PADDR(vmxon_buf);
1477         uint64_t old, test_bits;
1478
1479         if (rcr4() & X86_CR4_VMXE) {
1480                 panic("Should never have this happen");
1481                 return -EBUSY;
1482         }
1483
1484         rdmsrl(MSR_IA32_FEATURE_CONTROL, old);
1485
1486         test_bits = FEATURE_CONTROL_LOCKED;
1487         test_bits |= FEATURE_CONTROL_VMXON_ENABLED_OUTSIDE_SMX;
1488
1489         if (0) // tboot_enabled())
1490                 test_bits |= FEATURE_CONTROL_VMXON_ENABLED_INSIDE_SMX;
1491
1492         if ((old & test_bits) != test_bits) {
1493                 /* If it's locked, then trying to set it will cause a GPF.
1494                  * No Dune for you!
1495                  */
1496                 if (old & FEATURE_CONTROL_LOCKED) {
1497                         printk("Dune: MSR_IA32_FEATURE_CONTROL is locked!\n");
1498                         return -1;
1499                 }
1500
1501                 /* enable and lock */
1502                 write_msr(MSR_IA32_FEATURE_CONTROL, old | test_bits);
1503         }
1504         lcr4(rcr4() | X86_CR4_VMXE);
1505
1506         __vmxon(phys_addr);
1507         vpid_sync_vcpu_global();        /* good idea, even if we aren't using vpids */
1508         ept_sync_global();
1509
1510         return 0;
1511 }
1512
1513 /**
1514  * vmx_enable - enables VMX mode on the current CPU
1515  * @unused: not used (required for on_each_cpu())
1516  *
1517  * Sets up necessary state for enable (e.g. a scratchpad for VMXON.)
1518  */
1519 static void vmx_enable(void)
1520 {
1521         struct vmcs *vmxon_buf = currentcpu->vmxarea;
1522         int ret;
1523
1524         ret = __vmx_enable(vmxon_buf);
1525         if (ret)
1526                 goto failed;
1527
1528         currentcpu->vmx_enabled = 1;
1529         // TODO: do we need this?
1530         store_gdt(&currentcpu->host_gdt);
1531
1532         printk("VMX enabled on CPU %d\n", core_id());
1533         return;
1534
1535 failed:
1536         printk("Failed to enable VMX on core %d, err = %d\n", core_id(), ret);
1537 }
1538
1539 /**
1540  * vmx_disable - disables VMX mode on the current CPU
1541  */
1542 static void vmx_disable(void *unused)
1543 {
1544         if (currentcpu->vmx_enabled) {
1545                 __vmxoff();
1546                 lcr4(rcr4() & ~X86_CR4_VMXE);
1547                 currentcpu->vmx_enabled = 0;
1548         }
1549 }
1550
1551 /* Probe the cpus to see which ones can do vmx.
1552  * Return -errno if it fails, and 1 if it succeeds.
1553  */
1554 static bool probe_cpu_vmx(void)
1555 {
1556         /* The best way to test this code is:
1557          * wrmsr -p <cpu> 0x3a 1
1558          * This will lock vmx off; then modprobe dune.
1559          * Frequently, however, systems have all 0x3a registers set to 5,
1560          * meaning testing is impossible, as vmx can not be disabled.
1561          * We have to simulate it being unavailable in most cases.
1562          * The 'test' variable provides an easy way to simulate
1563          * unavailability of vmx on some, none, or all cpus.
1564          */
1565         if (!cpu_has_vmx()) {
1566                 printk("Machine does not support VT-x\n");
1567                 return FALSE;
1568         } else {
1569                 printk("Machine supports VT-x\n");
1570                 return TRUE;
1571         }
1572 }
1573
1574 static void setup_vmxarea(void)
1575 {
1576                 struct vmcs *vmxon_buf;
1577                 printd("Set up vmxarea for cpu %d\n", core_id());
1578                 vmxon_buf = __vmx_alloc_vmcs(core_id());
1579                 if (!vmxon_buf) {
1580                         printk("setup_vmxarea failed on node %d\n", core_id());
1581                         return;
1582                 }
1583                 currentcpu->vmxarea = vmxon_buf;
1584 }
1585
1586 static int ept_init(void)
1587 {
1588         if (!cpu_has_vmx_ept()) {
1589                 printk("VMX doesn't support EPT!\n");
1590                 return -1;
1591         }
1592         if (!cpu_has_vmx_eptp_writeback()) {
1593                 printk("VMX EPT doesn't support WB memory!\n");
1594                 return -1;
1595         }
1596         if (!cpu_has_vmx_ept_4levels()) {
1597                 printk("VMX EPT doesn't support 4 level walks!\n");
1598                 return -1;
1599         }
1600         switch (arch_max_jumbo_page_shift()) {
1601                 case PML3_SHIFT:
1602                         if (!cpu_has_vmx_ept_1g_page()) {
1603                                 printk("VMX EPT doesn't support 1 GB pages!\n");
1604                                 return -1;
1605                         }
1606                         break;
1607                 case PML2_SHIFT:
1608                         if (!cpu_has_vmx_ept_2m_page()) {
1609                                 printk("VMX EPT doesn't support 2 MB pages!\n");
1610                                 return -1;
1611                         }
1612                         break;
1613                 default:
1614                         printk("Unexpected jumbo page size %d\n",
1615                                arch_max_jumbo_page_shift());
1616                         return -1;
1617         }
1618         if (!cpu_has_vmx_ept_ad_bits()) {
1619                 printk("VMX EPT doesn't support accessed/dirty!\n");
1620                 x86_ept_pte_fix_ups |= EPTE_A | EPTE_D;
1621         }
1622         if (!cpu_has_vmx_invept() || !cpu_has_vmx_invept_global()) {
1623                 printk("VMX EPT can't invalidate PTEs/TLBs!\n");
1624                 return -1;
1625         }
1626
1627         return 0;
1628 }
1629
1630 /**
1631  * vmx_init sets up physical core data areas that are required to run a vm at all.
1632  * These data areas are not connected to a specific user process in any way. Instead,
1633  * they are in some sense externalizing what would other wise be a very large ball of
1634  * state that would be inside the CPU.
1635  */
1636 int intel_vmm_init(void)
1637 {
1638         int r, cpu, ret;
1639
1640         if (! probe_cpu_vmx()) {
1641                 return -EOPNOTSUPP;
1642         }
1643
1644         setup_vmcs_config(&ret);
1645
1646         if (ret) {
1647                 printk("setup_vmcs_config failed: %d\n", ret);
1648                 return ret;
1649         }
1650
1651         msr_bitmap = (unsigned long *)kpage_zalloc_addr();
1652         if (!msr_bitmap) {
1653                 printk("Could not allocate msr_bitmap\n");
1654                 return -ENOMEM;
1655         }
1656         /* FIXME: do we need APIC virtualization (flexpriority?) */
1657
1658         memset(msr_bitmap, 0xff, PAGE_SIZE);
1659         /* These are the only MSRs that are not autoloaded and not intercepted */
1660         __vmx_disable_intercept_for_msr(msr_bitmap, MSR_FS_BASE);
1661         __vmx_disable_intercept_for_msr(msr_bitmap, MSR_GS_BASE);
1662
1663         if ((ret = ept_init())) {
1664                 printk("EPT init failed, %d\n", ret);
1665                 return ret;
1666         }
1667         printk("VMX setup succeeded\n");
1668         return 0;
1669 }
1670
1671 int intel_vmm_pcpu_init(void)
1672 {
1673         setup_vmxarea();
1674         vmx_enable();
1675         return 0;
1676 }