x86_64: save/pop kernel contexts
[akaros.git] / kern / arch / x86 / trap64.h
1 /* Copyright (c) 2009-13 The Regents of the University of California
2  * Barret Rhoden <brho@cs.berkeley.edu>
3  * See LICENSE for details.
4  *
5  * x86 trap.h bit-specific functions.  This is included by trap.h, do not
6  * include it directly.  Any function beginning with x86_ is internal to x86,
7  * and not to be called by the main kernel.  Other functions are part of the
8  * kernel-arch interface. */
9
10 #ifndef ROS_KERN_ARCH_TRAP64_H
11 #define ROS_KERN_ARCH_TRAP64_H
12
13 #ifndef ROS_KERN_ARCH_TRAP_H
14 #error "Do not include arch/trap64.h directly."
15 #endif
16
17 /* For kernel contexts, when we save/restore/move them around. */
18 struct kernel_ctx {
19         struct sw_trapframe             sw_tf;
20 };
21
22 void print_swtrapframe(struct sw_trapframe *sw_tf);
23
24 static inline bool in_kernel(struct hw_trapframe *hw_tf)
25 {
26         return (hw_tf->tf_cs & ~3) == GD_KT;
27 }
28
29 /* Using SW contexts for now, for x86_64 */
30 static inline void save_kernel_ctx(struct kernel_ctx *ctx)
31 {
32         /* not bothering with the FP fields */
33         asm volatile("mov %%rsp, 0x48(%0);   " /* save rsp in its slot*/
34                      "leaq 1f, %%rax;        " /* get future rip */
35                      "mov %%rax, 0x40(%0);   " /* save rip in its slot*/
36                      "mov %%r15, 0x38(%0);   "
37                      "mov %%r14, 0x30(%0);   "
38                      "mov %%r13, 0x28(%0);   "
39                      "mov %%r12, 0x20(%0);   "
40                      "mov %%rbp, 0x18(%0);   "
41                      "mov %%rbx, 0x10(%0);   "
42                      "1:                     " /* where this tf will restart */
43                      : 
44                                  : "D"(&ctx->sw_tf)
45                      : "rax", "rcx", "rdx", "rsi", "r8", "r9", "r10", "r11",
46                        "memory", "cc");
47 }
48
49 static inline uintptr_t x86_get_ip_hw(struct hw_trapframe *hw_tf)
50 {
51         return hw_tf->tf_rip;
52 }
53
54 static inline void x86_advance_ip(struct hw_trapframe *hw_tf, size_t bytes)
55 {
56         hw_tf->tf_rip += bytes;
57 }
58
59 static inline void x86_fake_rdtscp(struct hw_trapframe *hw_tf)
60 {
61         uint64_t tsc_time = read_tsc();
62         hw_tf->tf_rip += 3;
63         hw_tf->tf_rax = tsc_time & 0xffffffff;
64         hw_tf->tf_rdx = tsc_time >> 32;
65         hw_tf->tf_rcx = core_id();
66 }
67
68 static inline void x86_sysenter_init(uintptr_t stacktop)
69 {
70         /* check amd 2:6.1.1 for details.  they have some expectations about the GDT
71          * layout. */
72         write_msr(MSR_STAR, ((((uint64_t)GD_UD - 8) | 0x3) << 48) |
73                             ((uint64_t)GD_KT << 32));
74         write_msr(MSR_LSTAR, (uintptr_t)&sysenter_handler);
75         /* Masking all flags.  when we syscall, we'll get rflags = 0 */
76         write_msr(MSR_SFMASK, 0xffffffff);
77         write_msr(IA32_EFER_MSR, read_msr(IA32_EFER_MSR) | IA32_EFER_SYSCALL);
78         asm volatile ("movq %0, %%gs:0" : : "r"(stacktop));
79 }
80
81 /* these are used for both sysenter and traps on 32 bit */
82 static inline void x86_set_sysenter_stacktop(uintptr_t stacktop)
83 {
84         asm volatile ("movq %0, %%gs:0" : : "r"(stacktop));
85 }
86
87 static inline long x86_get_sysenter_arg0(struct hw_trapframe *hw_tf)
88 {
89         return hw_tf->tf_rdi;
90 }
91
92 static inline long x86_get_sysenter_arg1(struct hw_trapframe *hw_tf)
93 {
94         return hw_tf->tf_rsi;
95 }
96
97 static inline uintptr_t x86_get_stacktop_tss(struct taskstate *tss)
98 {
99         return tss->ts_rsp0;
100 }
101
102 static inline void x86_set_stacktop_tss(struct taskstate *tss, uintptr_t top)
103 {
104         tss->ts_rsp0 = top;
105 }
106
107 #endif /* ROS_KERN_ARCH_TRAP64_H */