Adds a pcpu tracer for spinlocks
[akaros.git] / kern / arch / x86 / trap.h
1 #ifndef ROS_KERN_ARCH_TRAP_H
2 #define ROS_KERN_ARCH_TRAP_H
3
4 #define MSR_IA32_SYSENTER_CS 0x174
5 #define MSR_IA32_SYSENTER_ESP 0x175
6 #define MSR_IA32_SYSENTER_EIP 0x176
7
8 // Trap numbers
9 // These are processor defined:
10 #define T_DIVIDE     0          // divide error
11 #define T_DEBUG      1          // debug exception
12 #define T_NMI        2          // non-maskable interrupt
13 #define T_BRKPT      3          // breakpoint
14 #define T_OFLOW      4          // overflow
15 #define T_BOUND      5          // bounds check
16 #define T_ILLOP      6          // illegal opcode
17 #define T_DEVICE     7          // device not available 
18 #define T_DBLFLT     8          // double fault
19 /* #define T_COPROC  9 */       // reserved (not generated by recent processors)
20 #define T_TSS       10          // invalid task switch segment
21 #define T_SEGNP     11          // segment not present
22 #define T_STACK     12          // stack exception
23 #define T_GPFLT     13          // genernal protection fault
24 #define T_PGFLT     14          // page fault
25 /* #define T_RES    15 */       // reserved
26 #define T_FPERR     16          // floating point error
27 #define T_ALIGN     17          // aligment check
28 #define T_MCHK      18          // machine check
29 #define T_SIMDERR   19          // SIMD floating point error
30
31 // These are arbitrarily chosen, but with care not to overlap
32 // processor defined exceptions or interrupt vectors.
33
34 // T_SYSCALL is defined by the following include:
35 #include <ros/arch/syscall.h>
36
37 #define T_DEFAULT   0x0000beef          // catchall
38
39 /* Page faults return the nature of the fault in the bits of the error code: */
40 #define PF_ERROR_PRESENT                0x01
41 #define PF_ERROR_WRITE                  0x02
42 #define PF_ERROR_USER                   0x04
43
44 /* Floating point constants */
45 #define FP_EXCP_IE                              (1 << 0)        /* invalid op */
46 #define FP_EXCP_DE                              (1 << 1)        /* denormalized op */
47 #define FP_EXCP_ZE                              (1 << 2)        /* div by zero */
48 #define FP_EXCP_OE                              (1 << 3)        /* numeric overflow */
49 #define FP_EXCP_UE                              (1 << 4)        /* numeric underflow */
50 #define FP_EXCP_PE                              (1 << 5)        /* precision */
51
52 #define FP_SW_SF                                (1 << 6)        /* stack fault */
53 #define FP_SW_ES                                (1 << 7)        /* error summary status */
54 #define FP_SW_C0                                (1 << 8)        /* condition codes */
55 #define FP_SW_C1                                (1 << 9)
56 #define FP_SW_C2                                (1 << 10)
57 #define FP_SW_C3                                (1 << 14)
58 #define FP_CW_TOP_SHIFT                 (11)
59 #define FP_CW_TOP_MASK                  (7 << FP_CW_TOP_SHIFT)
60
61 #define FP_CW_PC_SHIFT                  (8)
62 #define FP_CW_PC_MASK                   (3 << FP_CW_PC_SHIFT)
63 #define FP_CW_RC_SHIFT                  (10)
64 #define FP_CW_RC_MASK                   (3 << FP_CW_RC_SHIFT)
65 #define FP_CW_IC                                (1 << 12)
66
67 /* IPIs */
68 /* Testing IPI (used in testing.c) */
69 #define I_TESTING               230
70 /* smp_call_function IPIs, keep in sync with NUM_HANDLER_WRAPPERS (and < 16)
71  * it's important that this begins with 0xf0.  check i386/trap.c for details. */
72 #define I_SMP_CALL0     0xf0 // 240
73 #define I_SMP_CALL1     0xf1
74 #define I_SMP_CALL2     0xf2
75 #define I_SMP_CALL3     0xf3
76 #define I_SMP_CALL4     0xf4
77 #define I_SMP_CALL_LAST I_SMP_CALL4
78 /* Direct/Hardwired IPIs.  Hardwired in trapentry.S */
79 #define I_KERNEL_MSG    255
80
81 #ifndef __ASSEMBLER__
82
83 #ifndef ROS_KERN_TRAP_H
84 #error "Do not include include arch/trap.h directly"
85 #endif
86
87 #include <ros/common.h>
88 #include <arch/mmu.h>
89 #include <ros/trapframe.h>
90
91 /* The kernel's interrupt descriptor table */
92 extern gatedesc_t idt[];
93 extern pseudodesc_t idt_pd;
94 extern taskstate_t ts;
95 extern const char *x86_trapname(int trapno);
96 extern void sysenter_handler(void);
97 void backtrace_kframe(struct hw_trapframe *hw_tf);
98
99 /* Defined and set up in in arch/init.c, used for XMM initialization */
100 extern struct ancillary_state x86_default_fpu;
101
102 static inline void save_fp_state(struct ancillary_state *silly)
103 {
104         asm volatile("fxsave %0" : : "m"(*silly));
105 }
106
107 /* TODO: this can trigger a GP fault if MXCSR reserved bits are set.  Callers
108  * will need to handle intercepting the kernel fault. */
109 static inline void restore_fp_state(struct ancillary_state *silly)
110 {
111         asm volatile("fxrstor %0" : : "m"(*silly));
112 }
113
114 /* A regular fninit will only initialize the x87 header part of the FPU, not the
115  * st(n) (MMX) registers, the XMM registers, or the MXCSR state.  So to init,
116  * we'll just keep around a copy of the default FPU state, which we grabbed
117  * during boot, and can copy that over.
118  *
119  * Alternatively, we can fninit, ldmxcsr with the default value, and 0 out all
120  * of the registers manually. */
121 static inline void init_fp_state(void)
122 {
123         restore_fp_state(&x86_default_fpu);
124 }
125
126 static inline void __attribute__((always_inline))
127 set_stack_pointer(uintptr_t sp)
128 {
129         asm volatile("mov %0,%%"X86_REG_SP"" : : "r"(sp) : "memory", X86_REG_SP);
130 }
131
132 extern segdesc_t *gdt;
133
134 #ifdef CONFIG_X86_64
135 #include <arch/trap64.h>
136 #else
137 #include <arch/trap32.h>
138 #endif
139
140 #endif /* !__ASSEMBLER__ */
141
142 #endif /* !ROS_INC_ARCH_TRAP_H */