Splits x86 into 32 and 64 bit (XCC)
[akaros.git] / kern / arch / x86 / trap.c
1 #ifdef __SHARC__
2 #pragma nosharc
3 #define SINIT(x) x
4 #endif
5
6 #include <arch/mmu.h>
7 #include <arch/x86.h>
8 #include <arch/arch.h>
9 #include <arch/console.h>
10 #include <arch/apic.h>
11 #include <ros/common.h>
12 #include <smp.h>
13 #include <assert.h>
14 #include <pmap.h>
15 #include <trap.h>
16 #include <monitor.h>
17 #include <process.h>
18 #include <mm.h>
19 #include <stdio.h>
20 #include <slab.h>
21 #include <syscall.h>
22 #include <kdebug.h>
23 #include <kmalloc.h>
24
25 taskstate_t RO ts;
26
27 /* Interrupt descriptor table.  (Must be built at run time because
28  * shifted function addresses can't be represented in relocation records.)
29  */
30 // Aligned on an 8 byte boundary (SDM V3A 5-13)
31 gatedesc_t __attribute__ ((aligned (8))) (RO idt)[256] = { { 0 } };
32 pseudodesc_t idt_pd;
33
34 /* global handler table, used by core0 (for now).  allows the registration
35  * of functions to be called when servicing an interrupt.  other cores
36  * can set up their own later.
37  */
38 #ifdef __IVY__
39 #pragma cilnoremove("iht_lock")
40 #endif
41 spinlock_t iht_lock;
42 handler_t TP(TV(t)) LCKD(&iht_lock) (RO interrupt_handlers)[NUM_INTERRUPT_HANDLERS];
43
44 const char *x86_trapname(int trapno)
45 {
46     // zra: excnames is SREADONLY because Ivy doesn't trust const
47         static const char *NT const (RO excnames)[] = {
48                 "Divide error",
49                 "Debug",
50                 "Non-Maskable Interrupt",
51                 "Breakpoint",
52                 "Overflow",
53                 "BOUND Range Exceeded",
54                 "Invalid Opcode",
55                 "Device Not Available",
56                 "Double Fault",
57                 "Coprocessor Segment Overrun",
58                 "Invalid TSS",
59                 "Segment Not Present",
60                 "Stack Fault",
61                 "General Protection",
62                 "Page Fault",
63                 "(unknown trap)",
64                 "x87 FPU Floating-Point Error",
65                 "Alignment Check",
66                 "Machine-Check",
67                 "SIMD Floating-Point Exception"
68         };
69
70         if (trapno < sizeof(excnames)/sizeof(excnames[0]))
71                 return excnames[trapno];
72         if (trapno == T_SYSCALL)
73                 return "System call";
74         return "(unknown trap)";
75 }
76
77 /* Set stacktop for the current core to be the stack the kernel will start on
78  * when trapping/interrupting from userspace.  Don't use this til after
79  * smp_percpu_init().  We can probably get the TSS by reading the task register
80  * and then the GDT.  Still, it's a pain. */
81 void set_stack_top(uintptr_t stacktop)
82 {
83         struct per_cpu_info *pcpu = &per_cpu_info[core_id()];
84         /* No need to reload the task register, this takes effect immediately */
85         pcpu->tss->ts_esp0 = stacktop;
86         /* Also need to make sure sysenters come in correctly */
87         x86_set_sysenter_stacktop(stacktop);
88 }
89
90 /* Note the check implies we only are on a one page stack (or the first page) */
91 uintptr_t get_stack_top(void)
92 {
93         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
94         uintptr_t stacktop;
95         /* so we can check this in interrupt handlers (before smp_boot()) */
96         if (!pcpui->tss)
97                 return ROUNDUP(read_sp(), PGSIZE);
98         stacktop = pcpui->tss->ts_esp0;
99         if (stacktop != ROUNDUP(read_sp(), PGSIZE))
100                 panic("Bad stacktop: %p esp one is %p\n", stacktop,
101                       ROUNDUP(read_sp(), PGSIZE));
102         return stacktop;
103 }
104
105 /* Sends a non-maskable interrupt; the handler will print a trapframe. */
106 void send_nmi(uint32_t os_coreid)
107 {
108         /* NMI / IPI for x86 are limited to 8 bits */
109         uint8_t hw_core = (uint8_t)get_hw_coreid(os_coreid);
110         __send_nmi(hw_core);
111 }
112
113 void idt_init(void)
114 {
115         extern segdesc_t (RO gdt)[];
116
117         // This table is made in trapentry.S by each macro in that file.
118         // It is layed out such that the ith entry is the ith's traphandler's
119         // (uint32_t) trap addr, then (uint32_t) trap number
120         struct trapinfo { uintptr_t trapaddr; uint32_t trapnumber; };
121         extern struct trapinfo (BND(__this,trap_tbl_end) RO trap_tbl)[];
122         extern struct trapinfo (SNT RO trap_tbl_end)[];
123         int i, trap_tbl_size = trap_tbl_end - trap_tbl;
124         extern void ISR_default(void);
125
126         // set all to default, to catch everything
127         for(i = 0; i < 256; i++)
128                 ROSETGATE(idt[i], 0, GD_KT, &ISR_default, 0);
129
130         // set all entries that have real trap handlers
131         // we need to stop short of the last one, since the last is the default
132         // handler with a fake interrupt number (500) that is out of bounds of
133         // the idt[]
134         // if we set these to trap gates, be sure to handle the IRQs separately
135         // and we might need to break our pretty tables
136         for(i = 0; i < trap_tbl_size - 1; i++)
137                 ROSETGATE(idt[trap_tbl[i].trapnumber], 0, GD_KT, trap_tbl[i].trapaddr, 0);
138
139         // turn on syscall handling and other user-accessible ints
140         // DPL 3 means this can be triggered by the int instruction
141         // STS_TG32 sets the IDT type to a Interrupt Gate (interrupts disabled)
142         idt[T_SYSCALL].gd_dpl = SINIT(3);
143         idt[T_SYSCALL].gd_type = SINIT(STS_IG32);
144         idt[T_BRKPT].gd_dpl = SINIT(3);
145
146         /* Setup a TSS so that we get the right stack when we trap to the kernel. */
147         ts.ts_esp0 = (uintptr_t)bootstacktop;
148         ts.ts_ss0 = SINIT(GD_KD);
149 #ifdef CONFIG_KTHREAD_POISON
150         /* TODO: KTHR-STACK */
151         uintptr_t *poison = (uintptr_t*)ROUNDDOWN(bootstacktop - 1, PGSIZE);
152         *poison = 0xdeadbeef;
153 #endif /* CONFIG_KTHREAD_POISON */
154
155         // Initialize the TSS field of the gdt.
156         SEG16ROINIT(gdt[GD_TSS >> 3], STS_T32A, &ts,
157                     sizeof(taskstate_t), 0);
158         //gdt[GD_TSS >> 3] = (segdesc_t)SEG16(STS_T32A, (uint32_t) (&ts),
159         //                                 sizeof(taskstate_t), 0);
160         gdt[GD_TSS >> 3].sd_s = SINIT(0);
161
162         /* Init the IDT PD.  Need to do this before ltr for some reason.  (Doing
163          * this between ltr and lidt causes the machine to reboot... */
164         idt_pd.pd_lim = sizeof(idt) - 1;
165         idt_pd.pd_base = (uintptr_t)idt;
166
167         ltr(GD_TSS);
168
169         asm volatile("lidt %0" : : "m"(idt_pd));
170
171         // This will go away when we start using the IOAPIC properly
172         pic_remap();
173         // set LINT0 to receive ExtINTs (KVM's default).  At reset they are 0x1000.
174         write_mmreg32(LAPIC_LVT_LINT0, 0x700);
175         // mask it to shut it up for now
176         mask_lapic_lvt(LAPIC_LVT_LINT0);
177         // and turn it on
178         lapic_enable();
179         /* register the generic timer_interrupt() handler for the per-core timers */
180         register_interrupt_handler(interrupt_handlers, LAPIC_TIMER_DEFAULT_VECTOR,
181                                    timer_interrupt, NULL);
182         /* register the kernel message handler */
183         register_interrupt_handler(interrupt_handlers, I_KERNEL_MSG,
184                                    handle_kmsg_ipi, NULL);
185 }
186
187 static void handle_fperr(struct hw_trapframe *hw_tf)
188 {
189         uint16_t fpcw, fpsw;
190         uint32_t mxcsr;
191         asm volatile ("fnstcw %0" : "=m"(fpcw));
192         asm volatile ("fnstsw %0" : "=m"(fpsw));
193         asm volatile ("stmxcsr %0" : "=m"(mxcsr));
194         print_trapframe(hw_tf);
195         printk("Core %d: FP ERR, CW: 0x%04x, SW: 0x%04x, MXCSR 0x%08x\n", core_id(),
196                fpcw, fpsw, mxcsr);
197         printk("Core %d: The following faults are unmasked:\n", core_id());
198         if (fpsw & ~fpcw & FP_EXCP_IE) {
199                 printk("\tInvalid Operation: ");
200                 if (fpsw & FP_SW_SF) {
201                         if (fpsw & FP_SW_C1)
202                                 printk("Stack overflow\n");
203                         else
204                                 printk("Stack underflow\n");
205                 } else {
206                         printk("invalid arithmetic operand\n");
207                 }
208         }
209         if (fpsw & ~fpcw & FP_EXCP_DE)
210                 printk("\tDenormalized operand\n");
211         if (fpsw & ~fpcw & FP_EXCP_ZE)
212                 printk("\tDivide by zero\n");
213         if (fpsw & ~fpcw & FP_EXCP_OE)
214                 printk("\tNumeric Overflow\n");
215         if (fpsw & ~fpcw & FP_EXCP_UE)
216                 printk("\tNumeric Underflow\n");
217         if (fpsw & ~fpcw & FP_EXCP_PE)
218                 printk("\tInexact result (precision)\n");
219         printk("Killing the process.\n");
220         enable_irq();
221         proc_destroy(current);
222 }
223
224 /* Certain traps want IRQs enabled, such as the syscall.  Others can't handle
225  * it, like the page fault handler.  Turn them on on a case-by-case basis. */
226 static void trap_dispatch(struct hw_trapframe *hw_tf)
227 {
228         struct per_cpu_info *pcpui;
229         // Handle processor exceptions.
230         switch(hw_tf->tf_trapno) {
231                 case T_NMI:
232                         /* Temporarily disable deadlock detection when we print.  We could
233                          * deadlock if we were printing when we NMIed. */
234                         pcpui = &per_cpu_info[core_id()];
235                         pcpui->__lock_depth_disabled++;
236                         print_trapframe(hw_tf);
237                         char *fn_name = get_fn_name(x86_get_ip_hw(hw_tf));
238                         printk("Core %d is at %p (%s)\n", core_id(), x86_get_ip_hw(hw_tf),
239                                fn_name);
240                         kfree(fn_name);
241                         print_kmsgs(core_id());
242                         pcpui->__lock_depth_disabled--;
243                         break;
244                 case T_BRKPT:
245                         enable_irq();
246                         monitor(hw_tf);
247                         break;
248                 case T_ILLOP:
249                 {
250                         uintptr_t ip = x86_get_ip_hw(hw_tf);
251                         pcpui = &per_cpu_info[core_id()];
252                         pcpui->__lock_depth_disabled++;         /* for print debugging */
253                         /* We will muck with the actual TF.  If we're dealing with
254                          * userspace, we need to make sure we edit the actual TF that will
255                          * get restarted (pcpui), and not the TF on the kstack (which aren't
256                          * the same).  See set_current_ctx() for more info. */
257                         if (!in_kernel(hw_tf))
258                                 hw_tf = &pcpui->cur_ctx->tf.hw_tf;
259                         printd("bad opcode, eip: %p, next 3 bytes: %x %x %x\n", ip, 
260                                *(uint8_t*)(ip + 0), 
261                                *(uint8_t*)(ip + 1), 
262                                *(uint8_t*)(ip + 2)); 
263                         /* rdtscp: 0f 01 f9 */
264                         if (*(uint8_t*)(ip + 0) == 0x0f, 
265                             *(uint8_t*)(ip + 1) == 0x01, 
266                             *(uint8_t*)(ip + 2) == 0xf9) {
267                                 x86_fake_rdtscp(hw_tf);
268                                 pcpui->__lock_depth_disabled--; /* for print debugging */
269                                 return;
270                         }
271                         enable_irq();
272                         monitor(hw_tf);
273                         pcpui->__lock_depth_disabled--;         /* for print debugging */
274                         break;
275                 }
276                 case T_PGFLT:
277                         page_fault_handler(hw_tf);
278                         break;
279                 case T_FPERR:
280                         handle_fperr(hw_tf);
281                         break;
282                 case T_SYSCALL:
283                         enable_irq();
284                         // check for userspace, for now
285                         assert(hw_tf->tf_cs != GD_KT);
286                         /* Set up and run the async calls */
287                         prep_syscalls(current,
288                                       (struct syscall*)x86_get_sysenter_arg0(hw_tf),
289                                                   (unsigned int)x86_get_sysenter_arg1(hw_tf));
290                         break;
291                 default:
292                         // Unexpected trap: The user process or the kernel has a bug.
293                         print_trapframe(hw_tf);
294                         if (hw_tf->tf_cs == GD_KT)
295                                 panic("Damn Damn!  Unhandled trap in the kernel!");
296                         else {
297                                 warn("Unexpected trap from userspace");
298                                 enable_irq();
299                                 proc_destroy(current);
300                         }
301         }
302         return;
303 }
304
305 /* Helper.  For now, this copies out the TF to pcpui.  Eventually, we should
306  * consider doing this in trapentry.S
307  *
308  * TODO: consider having this return the tf used, so we can set tf in trap and
309  * irq handlers to edit the TF that will get restarted.  Right now, the kernel
310  * uses and restarts tf, but userspace restarts the old pcpui tf.  It is
311  * tempting to do this, but note that tf stays on the stack of the kthread,
312  * while pcpui->cur_ctx is for the core we trapped in on.  Meaning if we ever
313  * block, suddenly cur_ctx is pointing to some old clobbered state that was
314  * already returned to and can't be trusted.  Meanwhile tf can always be trusted
315  * (like with an in_kernel() check).  The only types of traps from the user that
316  * can be expected to have editable trapframes are ones that don't block. */
317 static void set_current_ctx_hw(struct per_cpu_info *pcpui,
318                                struct hw_trapframe *hw_tf)
319 {
320         assert(!irq_is_enabled());
321         assert(!pcpui->cur_ctx);
322         pcpui->actual_ctx.type = ROS_HW_CTX;
323         pcpui->actual_ctx.tf.hw_tf = *hw_tf;
324         pcpui->cur_ctx = &pcpui->actual_ctx;
325 }
326
327 static void set_current_ctx_sw(struct per_cpu_info *pcpui,
328                                struct sw_trapframe *sw_tf)
329 {
330         assert(!irq_is_enabled());
331         assert(!pcpui->cur_ctx);
332         pcpui->actual_ctx.type = ROS_SW_CTX;
333         pcpui->actual_ctx.tf.sw_tf = *sw_tf;
334         pcpui->cur_ctx = &pcpui->actual_ctx;
335 }
336
337 /* If the interrupt interrupted a halt, we advance past it.  Made to work with
338  * x86's custom cpu_halt() in arch/arch.h.  Note this nearly never gets called.
339  * I needed to insert exactly one 'nop' in cpu_halt() (that isn't there now) to
340  * get the interrupt to trip on the hlt, o/w the hlt will execute before the
341  * interrupt arrives (even with a pending interrupt that should hit right after
342  * an interrupt_enable (sti)).  This was on the i7. */
343 static void abort_halt(struct hw_trapframe *hw_tf)
344 {
345         /* Don't care about user TFs.  Incidentally, dereferencing user EIPs is
346          * reading userspace memory, which can be dangerous.  It can page fault,
347          * like immediately after a fork (which doesn't populate the pages). */
348         if (!in_kernel(hw_tf))
349                 return;
350         /* the halt instruction in is 0xf4, and it's size is 1 byte */
351         if (*(uint8_t*)x86_get_ip_hw(hw_tf) == 0xf4)
352                 x86_advance_ip(hw_tf, 1);
353 }
354
355 void trap(struct hw_trapframe *hw_tf)
356 {
357         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
358         /* Copy out the TF for now */
359         if (!in_kernel(hw_tf))
360                 set_current_ctx_hw(pcpui, hw_tf);
361         else
362                 inc_ktrap_depth(pcpui);
363
364         printd("Incoming TRAP %d on core %d, TF at %p\n", hw_tf->tf_trapno,
365                core_id(), hw_tf);
366         if ((hw_tf->tf_cs & ~3) != GD_UT && (hw_tf->tf_cs & ~3) != GD_KT) {
367                 print_trapframe(hw_tf);
368                 panic("Trapframe with invalid CS!");
369         }
370         trap_dispatch(hw_tf);
371         /* Return to the current process, which should be runnable.  If we're the
372          * kernel, we should just return naturally.  Note that current and tf need
373          * to still be okay (might not be after blocking) */
374         if (in_kernel(hw_tf)) {
375                 dec_ktrap_depth(pcpui);
376                 return;
377         }
378         proc_restartcore();
379         assert(0);
380 }
381
382 /* Tells us if an interrupt (trap_nr) came from the PIC or not */
383 static bool irq_from_pic(uint32_t trap_nr)
384 {
385         /* The 16 IRQs within the range [PIC1_OFFSET, PIC1_OFFSET + 15] came from
386          * the PIC.  [32-47] */
387         if (trap_nr < PIC1_OFFSET)
388                 return FALSE;
389         if (trap_nr > PIC1_OFFSET + 15)
390                 return FALSE;
391         return TRUE;
392 }
393
394 /* Helper: returns TRUE if the irq is spurious.  Pass in the trap_nr, not the
395  * IRQ number (trap_nr = PIC_OFFSET + irq) */
396 static bool check_spurious_irq(uint32_t trap_nr)
397 {
398 #ifndef CONFIG_ENABLE_MPTABLES          /* TODO: our proxy for using the PIC */
399         /* the PIC may send spurious irqs via one of the chips irq 7.  if the isr
400          * doesn't show that irq, then it was spurious, and we don't send an eoi.
401          * Check out http://wiki.osdev.org/8259_PIC#Spurious_IRQs */
402         if ((trap_nr == PIC1_SPURIOUS) && !(pic_get_isr() & PIC1_SPURIOUS)) {
403                 printk("Spurious PIC1 irq!\n"); /* want to know if this happens */
404                 return TRUE;
405         }
406         if ((trap_nr == PIC2_SPURIOUS) && !(pic_get_isr() & PIC2_SPURIOUS)) {
407                 printk("Spurious PIC2 irq!\n"); /* want to know if this happens */
408                 /* for the cascaded PIC, we *do* need to send an EOI to the master's
409                  * cascade irq (2). */
410                 pic_send_eoi(2);
411                 return TRUE;
412         }
413         /* At this point, we know the PIC didn't send a spurious IRQ */
414         if (irq_from_pic(trap_nr))
415                 return FALSE;
416 #endif
417         /* Either way (with or without a PIC), we need to check the LAPIC.
418          * FYI: lapic_spurious is 255 on qemu and 15 on the nehalem..  We actually
419          * can set bits 4-7, and P6s have 0-3 hardwired to 0.  YMMV.
420          *
421          * The SDM recommends not using the spurious vector for any other IRQs (LVT
422          * or IOAPIC RTE), since the handlers don't send an EOI.  However, our check
423          * here allows us to use the vector since we can tell the diff btw a
424          * spurious and a real IRQ. */
425         uint8_t lapic_spurious = read_mmreg32(LAPIC_SPURIOUS) & 0xff;
426         /* Note the lapic's vectors are not shifted by an offset. */
427         if ((trap_nr == lapic_spurious) && !lapic_get_isr_bit(lapic_spurious)) {
428                 printk("Spurious LAPIC irq %d, core %d!\n", lapic_spurious, core_id());
429                 lapic_print_isr();
430                 return TRUE;
431         }
432         return FALSE;
433 }
434
435 /* Helper, sends an end-of-interrupt for the trap_nr (not HW IRQ number). */
436 static void send_eoi(uint32_t trap_nr)
437 {
438 #ifndef CONFIG_ENABLE_MPTABLES          /* TODO: our proxy for using the PIC */
439         /* WARNING: this will break if the LAPIC requests vectors that overlap with
440          * the PIC's range. */
441         if (irq_from_pic(trap_nr))
442                 pic_send_eoi(trap_nr - PIC1_OFFSET);
443         else
444                 lapic_send_eoi();
445 #else
446         lapic_send_eoi();
447 #endif
448 }
449
450 /* Note IRQs are disabled unless explicitly turned on.
451  *
452  * In general, we should only get trapno's >= PIC1_OFFSET (32).  Anything else
453  * should be a trap.  Even if we don't use the PIC, that should be the standard.
454  * It is possible to get a spurious LAPIC IRQ with vector 15 (or similar), but
455  * the spurious check should catch that.
456  *
457  * Note that from hardware's perspective (PIC, etc), IRQs start from 0, but they
458  * are all mapped up at PIC1_OFFSET for the cpu / irq_handler. */
459 void irq_handler(struct hw_trapframe *hw_tf)
460 {
461         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
462         /* Copy out the TF for now */
463         if (!in_kernel(hw_tf))
464                 set_current_ctx_hw(pcpui, hw_tf);
465         inc_irq_depth(pcpui);
466         /* Coupled with cpu_halt() and smp_idle() */
467         abort_halt(hw_tf);
468         //if (core_id())
469                 printd("Incoming IRQ, ISR: %d on core %d\n", hw_tf->tf_trapno,
470                        core_id());
471         if (check_spurious_irq(hw_tf->tf_trapno))
472                 goto out_no_eoi;
473         /* Send the EOI.  This means the PIC/LAPIC can send us the same IRQ vector,
474          * and we'll handle it as soon as we reenable IRQs.  This does *not* mean
475          * the hardware device that triggered the IRQ had its IRQ reset.  This does
476          * mean we shouldn't enable irqs in a handler that isn't reentrant. */
477         assert(hw_tf->tf_trapno >= 32);
478         send_eoi(hw_tf->tf_trapno);
479
480         extern handler_wrapper_t (RO handler_wrappers)[NUM_HANDLER_WRAPPERS];
481         // determine the interrupt handler table to use.  for now, pick the global
482         handler_t TP(TV(t)) LCKD(&iht_lock) * handler_tbl = interrupt_handlers;
483         if (handler_tbl[hw_tf->tf_trapno].isr != 0)
484                 handler_tbl[hw_tf->tf_trapno].isr(hw_tf,
485                                                   handler_tbl[hw_tf->tf_trapno].data);
486         // if we're a general purpose IPI function call, down the cpu_list
487         if ((I_SMP_CALL0 <= hw_tf->tf_trapno) &&
488             (hw_tf->tf_trapno <= I_SMP_CALL_LAST))
489                 down_checklist(handler_wrappers[hw_tf->tf_trapno & 0x0f].cpu_list);
490         /* Fall-through */
491 out_no_eoi:
492         dec_irq_depth(pcpui);
493         /* Return to the current process, which should be runnable.  If we're the
494          * kernel, we should just return naturally.  Note that current and tf need
495          * to still be okay (might not be after blocking) */
496         if (in_kernel(hw_tf))
497                 return;
498         proc_restartcore();
499         assert(0);
500 }
501
502 void
503 register_interrupt_handler(handler_t TP(TV(t)) table[],
504                            uint8_t int_num, poly_isr_t handler, TV(t) data)
505 {
506         table[int_num].isr = handler;
507         table[int_num].data = data;
508 }
509
510 /* This is called from sysenter's asm, with the tf on the kernel stack. */
511 /* TODO: use a sw_tf for sysenter */
512 void sysenter_callwrapper(struct hw_trapframe *hw_tf)
513 {
514         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
515         assert(!in_kernel(hw_tf));
516         set_current_ctx_hw(pcpui, hw_tf);
517         /* Once we've set_current_ctx, we can enable interrupts.  This used to be
518          * mandatory (we had immediate KMSGs that would muck with cur_ctx).  Now it
519          * should only help for sanity/debugging. */
520         enable_irq();
521
522         /* Set up and run the async calls */
523         prep_syscalls(current,
524                                   (struct syscall*)x86_get_sysenter_arg0(hw_tf),
525                                   (unsigned int)x86_get_sysenter_arg1(hw_tf));
526         /* If you use pcpui again, reread it, since you might have migrated */
527         proc_restartcore();
528 }
529
530 /* Declared in x86/arch.h */
531 void send_ipi(uint32_t os_coreid, uint8_t vector)
532 {
533         int hw_coreid = get_hw_coreid(os_coreid);
534         if (hw_coreid == -1) {
535                 warn("Unmapped OS coreid!\n");
536                 return;
537         }
538         __send_ipi(hw_coreid, vector);
539 }