x86: sends the EOI later in the IRQ path
[akaros.git] / kern / arch / x86 / trap.c
1 #ifdef __SHARC__
2 #pragma nosharc
3 #define SINIT(x) x
4 #endif
5
6 #include <arch/mmu.h>
7 #include <arch/x86.h>
8 #include <arch/arch.h>
9 #include <arch/console.h>
10 #include <arch/apic.h>
11 #include <ros/common.h>
12 #include <smp.h>
13 #include <assert.h>
14 #include <pmap.h>
15 #include <trap.h>
16 #include <monitor.h>
17 #include <process.h>
18 #include <mm.h>
19 #include <stdio.h>
20 #include <slab.h>
21 #include <syscall.h>
22 #include <kdebug.h>
23 #include <kmalloc.h>
24
25 taskstate_t RO ts;
26
27 /* Interrupt descriptor table.  64 bit needs 16 byte alignment (i think). */
28 gatedesc_t __attribute__((aligned (16))) idt[256] = { { 0 } };
29 pseudodesc_t idt_pd;
30
31 /* global handler table, used by core0 (for now).  allows the registration
32  * of functions to be called when servicing an interrupt.  other cores
33  * can set up their own later. */
34 handler_t interrupt_handlers[NUM_IRQS];
35
36 /* Which pci devices hang off of which irqs */
37 /* TODO: make this an array of SLISTs (pain from ioapic.c, etc...) */
38 struct pci_device *irq_pci_map[NUM_IRQS] = {0};
39
40 const char *x86_trapname(int trapno)
41 {
42     // zra: excnames is SREADONLY because Ivy doesn't trust const
43         static const char *NT const (RO excnames)[] = {
44                 "Divide error",
45                 "Debug",
46                 "Non-Maskable Interrupt",
47                 "Breakpoint",
48                 "Overflow",
49                 "BOUND Range Exceeded",
50                 "Invalid Opcode",
51                 "Device Not Available",
52                 "Double Fault",
53                 "Coprocessor Segment Overrun",
54                 "Invalid TSS",
55                 "Segment Not Present",
56                 "Stack Fault",
57                 "General Protection",
58                 "Page Fault",
59                 "(unknown trap)",
60                 "x87 FPU Floating-Point Error",
61                 "Alignment Check",
62                 "Machine-Check",
63                 "SIMD Floating-Point Exception"
64         };
65
66         if (trapno < sizeof(excnames)/sizeof(excnames[0]))
67                 return excnames[trapno];
68         if (trapno == T_SYSCALL)
69                 return "System call";
70         return "(unknown trap)";
71 }
72
73 /* Set stacktop for the current core to be the stack the kernel will start on
74  * when trapping/interrupting from userspace.  Don't use this til after
75  * smp_percpu_init().  We can probably get the TSS by reading the task register
76  * and then the GDT.  Still, it's a pain. */
77 void set_stack_top(uintptr_t stacktop)
78 {
79         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
80         /* No need to reload the task register, this takes effect immediately */
81         x86_set_stacktop_tss(pcpui->tss, stacktop);
82         /* Also need to make sure sysenters come in correctly */
83         x86_set_sysenter_stacktop(stacktop);
84 }
85
86 /* Note the check implies we only are on a one page stack (or the first page) */
87 uintptr_t get_stack_top(void)
88 {
89         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
90         uintptr_t stacktop;
91         /* so we can check this in interrupt handlers (before smp_boot()) */
92         /* TODO: These are dangerous - it assumes we're on a one-page stack.  If we
93          * change it to KSTKSIZE, then we assume stacks are KSTKSIZE-aligned */
94         if (!pcpui->tss)
95                 return ROUNDUP(read_sp(), PGSIZE);
96         stacktop = x86_get_stacktop_tss(pcpui->tss);
97         if (stacktop != ROUNDUP(read_sp(), PGSIZE))
98                 panic("Bad stacktop: %p esp one is %p\n", stacktop,
99                       ROUNDUP(read_sp(), PGSIZE));
100         return stacktop;
101 }
102
103 /* Sends a non-maskable interrupt; the handler will print a trapframe. */
104 void send_nmi(uint32_t os_coreid)
105 {
106         /* NMI / IPI for x86 are limited to 8 bits */
107         uint8_t hw_core = (uint8_t)get_hw_coreid(os_coreid);
108         __send_nmi(hw_core);
109 }
110
111 void idt_init(void)
112 {
113         /* This table is made in trapentry$BITS.S by each macro in that file.
114          * It is layed out such that the ith entry is the ith's traphandler's
115          * (uintptr_t) trap addr, then (uint32_t) trap number. */
116         struct trapinfo { uintptr_t trapaddr; uint32_t trapnumber; }
117                __attribute__((packed));
118         extern struct trapinfo trap_tbl[];
119         extern struct trapinfo trap_tbl_end[];
120         int i, trap_tbl_size = trap_tbl_end - trap_tbl;
121         extern void ISR_default(void);
122
123         /* set all to default, to catch everything */
124         for (i = 0; i < 256; i++)
125                 SETGATE(idt[i], 0, GD_KT, &ISR_default, 0);
126
127         /* set all entries that have real trap handlers
128          * we need to stop short of the last one, since the last is the default
129          * handler with a fake interrupt number (500) that is out of bounds of
130          * the idt[] */
131         for (i = 0; i < trap_tbl_size - 1; i++)
132                 SETGATE(idt[trap_tbl[i].trapnumber], 0, GD_KT, trap_tbl[i].trapaddr, 0);
133
134         /* turn on trap-based syscall handling and other user-accessible ints
135          * DPL 3 means this can be triggered by the int instruction */
136         idt[T_SYSCALL].gd_dpl = SINIT(3);
137         idt[T_BRKPT].gd_dpl = SINIT(3);
138
139         /* Set up our kernel stack when changing rings */
140         /* Note: we want 16 byte aligned kernel stack frames (AMD 2:8.9.3) */
141         x86_set_stacktop_tss(&ts, (uintptr_t)bootstacktop);
142         x86_sysenter_init((uintptr_t)bootstacktop);
143
144 #ifdef CONFIG_KTHREAD_POISON
145         *kstack_bottom_addr((uintptr_t)bootstacktop) = 0xdeadbeef;
146 #endif /* CONFIG_KTHREAD_POISON */
147
148         /* Initialize the TSS field of the gdt.  The size of the TSS desc differs
149          * between 64 and 32 bit, hence the pointer acrobatics */
150         syssegdesc_t *ts_slot = (syssegdesc_t*)&gdt[GD_TSS >> 3];
151         *ts_slot = (syssegdesc_t)SEG_SYS_SMALL(STS_T32A, (uintptr_t)&ts,
152                                                sizeof(taskstate_t), 0);
153
154         /* Init the IDT PD.  Need to do this before ltr for some reason.  (Doing
155          * this between ltr and lidt causes the machine to reboot... */
156         idt_pd.pd_lim = sizeof(idt) - 1;
157         idt_pd.pd_base = (uintptr_t)idt;
158
159         ltr(GD_TSS);
160
161         asm volatile("lidt %0" : : "m"(idt_pd));
162
163         // This will go away when we start using the IOAPIC properly
164         pic_remap();
165         // set LINT0 to receive ExtINTs (KVM's default).  At reset they are 0x1000.
166         write_mmreg32(LAPIC_LVT_LINT0, 0x700);
167         // mask it to shut it up for now
168         mask_lapic_lvt(LAPIC_LVT_LINT0);
169         // and turn it on
170         lapic_enable();
171         /* register the generic timer_interrupt() handler for the per-core timers */
172         register_interrupt_handler(interrupt_handlers, LAPIC_TIMER_DEFAULT_VECTOR,
173                                    timer_interrupt, NULL);
174         /* register the kernel message handler */
175         register_interrupt_handler(interrupt_handlers, I_KERNEL_MSG,
176                                    handle_kmsg_ipi, NULL);
177 }
178
179 static void handle_fperr(struct hw_trapframe *hw_tf)
180 {
181         uint16_t fpcw, fpsw;
182         uint32_t mxcsr;
183         asm volatile ("fnstcw %0" : "=m"(fpcw));
184         asm volatile ("fnstsw %0" : "=m"(fpsw));
185         asm volatile ("stmxcsr %0" : "=m"(mxcsr));
186         print_trapframe(hw_tf);
187         printk("Core %d: FP ERR, CW: 0x%04x, SW: 0x%04x, MXCSR 0x%08x\n", core_id(),
188                fpcw, fpsw, mxcsr);
189         printk("Core %d: The following faults are unmasked:\n", core_id());
190         if (fpsw & ~fpcw & FP_EXCP_IE) {
191                 printk("\tInvalid Operation: ");
192                 if (fpsw & FP_SW_SF) {
193                         if (fpsw & FP_SW_C1)
194                                 printk("Stack overflow\n");
195                         else
196                                 printk("Stack underflow\n");
197                 } else {
198                         printk("invalid arithmetic operand\n");
199                 }
200         }
201         if (fpsw & ~fpcw & FP_EXCP_DE)
202                 printk("\tDenormalized operand\n");
203         if (fpsw & ~fpcw & FP_EXCP_ZE)
204                 printk("\tDivide by zero\n");
205         if (fpsw & ~fpcw & FP_EXCP_OE)
206                 printk("\tNumeric Overflow\n");
207         if (fpsw & ~fpcw & FP_EXCP_UE)
208                 printk("\tNumeric Underflow\n");
209         if (fpsw & ~fpcw & FP_EXCP_PE)
210                 printk("\tInexact result (precision)\n");
211         printk("Killing the process.\n");
212         enable_irq();
213         proc_destroy(current);
214 }
215
216 void backtrace_kframe(struct hw_trapframe *hw_tf)
217 {
218         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
219         pcpui->__lock_checking_enabled--;
220         printk("\nBacktrace of faulting kernel context on Core %d:\n", core_id());
221         backtrace_frame(x86_get_hwtf_pc(hw_tf), x86_get_hwtf_fp(hw_tf));
222         pcpui->__lock_checking_enabled++;
223 }
224
225 /* Certain traps want IRQs enabled, such as the syscall.  Others can't handle
226  * it, like the page fault handler.  Turn them on on a case-by-case basis. */
227 static void trap_dispatch(struct hw_trapframe *hw_tf)
228 {
229         struct per_cpu_info *pcpui;
230         // Handle processor exceptions.
231         switch(hw_tf->tf_trapno) {
232                 case T_NMI:
233                         /* Temporarily disable deadlock detection when we print.  We could
234                          * deadlock if we were printing when we NMIed. */
235                         pcpui = &per_cpu_info[core_id()];
236                         pcpui->__lock_checking_enabled--;
237                         /* This is a bit hacky, but we don't have a decent API yet */
238                         extern bool mon_verbose_trace;
239                         if (mon_verbose_trace) {
240                                 print_trapframe(hw_tf);
241                                 backtrace_kframe(hw_tf);
242                         }
243                         char *fn_name = get_fn_name(x86_get_ip_hw(hw_tf));
244                         printk("Core %d is at %p (%s)\n", core_id(), x86_get_ip_hw(hw_tf),
245                                fn_name);
246                         kfree(fn_name);
247                         print_kmsgs(core_id());
248                         pcpui->__lock_checking_enabled++;
249                         break;
250                 case T_BRKPT:
251                         enable_irq();
252                         monitor(hw_tf);
253                         break;
254                 case T_ILLOP:
255                 {
256                         uintptr_t ip = x86_get_ip_hw(hw_tf);
257                         pcpui = &per_cpu_info[core_id()];
258                         pcpui->__lock_checking_enabled--;               /* for print debugging */
259                         /* We will muck with the actual TF.  If we're dealing with
260                          * userspace, we need to make sure we edit the actual TF that will
261                          * get restarted (pcpui), and not the TF on the kstack (which aren't
262                          * the same).  See set_current_ctx() for more info. */
263                         if (!in_kernel(hw_tf))
264                                 hw_tf = &pcpui->cur_ctx->tf.hw_tf;
265                         printd("bad opcode, eip: %p, next 3 bytes: %x %x %x\n", ip, 
266                                *(uint8_t*)(ip + 0), 
267                                *(uint8_t*)(ip + 1), 
268                                *(uint8_t*)(ip + 2)); 
269                         /* rdtscp: 0f 01 f9 */
270                         if (*(uint8_t*)(ip + 0) == 0x0f, 
271                             *(uint8_t*)(ip + 1) == 0x01, 
272                             *(uint8_t*)(ip + 2) == 0xf9) {
273                                 x86_fake_rdtscp(hw_tf);
274                                 pcpui->__lock_checking_enabled++;       /* for print debugging */
275                                 return;
276                         }
277                         enable_irq();
278                         monitor(hw_tf);
279                         pcpui->__lock_checking_enabled++;               /* for print debugging */
280                         break;
281                 }
282                 case T_PGFLT:
283                         page_fault_handler(hw_tf);
284                         break;
285                 case T_FPERR:
286                         handle_fperr(hw_tf);
287                         break;
288                 case T_SYSCALL:
289                         enable_irq();
290                         // check for userspace, for now
291                         assert(hw_tf->tf_cs != GD_KT);
292                         /* Set up and run the async calls */
293                         /* TODO: this is using the wrong reg1 for traps for 32 bit */
294                         prep_syscalls(current,
295                                       (struct syscall*)x86_get_systrap_arg0(hw_tf),
296                                                   (unsigned int)x86_get_systrap_arg1(hw_tf));
297                         break;
298                 default:
299                         // Unexpected trap: The user process or the kernel has a bug.
300                         print_trapframe(hw_tf);
301                         if (hw_tf->tf_cs == GD_KT)
302                                 panic("Damn Damn!  Unhandled trap in the kernel!");
303                         else {
304                                 warn("Unexpected trap from userspace");
305                                 enable_irq();
306                                 proc_destroy(current);
307                         }
308         }
309         return;
310 }
311
312 /* Helper.  For now, this copies out the TF to pcpui.  Eventually, we should
313  * consider doing this in trapentry.S
314  *
315  * TODO: consider having this return the tf used, so we can set tf in trap and
316  * irq handlers to edit the TF that will get restarted.  Right now, the kernel
317  * uses and restarts tf, but userspace restarts the old pcpui tf.  It is
318  * tempting to do this, but note that tf stays on the stack of the kthread,
319  * while pcpui->cur_ctx is for the core we trapped in on.  Meaning if we ever
320  * block, suddenly cur_ctx is pointing to some old clobbered state that was
321  * already returned to and can't be trusted.  Meanwhile tf can always be trusted
322  * (like with an in_kernel() check).  The only types of traps from the user that
323  * can be expected to have editable trapframes are ones that don't block. */
324 static void set_current_ctx_hw(struct per_cpu_info *pcpui,
325                                struct hw_trapframe *hw_tf)
326 {
327         assert(!irq_is_enabled());
328         assert(!pcpui->cur_ctx);
329         pcpui->actual_ctx.type = ROS_HW_CTX;
330         pcpui->actual_ctx.tf.hw_tf = *hw_tf;
331         pcpui->cur_ctx = &pcpui->actual_ctx;
332 }
333
334 static void set_current_ctx_sw(struct per_cpu_info *pcpui,
335                                struct sw_trapframe *sw_tf)
336 {
337         assert(!irq_is_enabled());
338         assert(!pcpui->cur_ctx);
339         pcpui->actual_ctx.type = ROS_SW_CTX;
340         pcpui->actual_ctx.tf.sw_tf = *sw_tf;
341         pcpui->cur_ctx = &pcpui->actual_ctx;
342 }
343
344 /* If the interrupt interrupted a halt, we advance past it.  Made to work with
345  * x86's custom cpu_halt() in arch/arch.h.  Note this nearly never gets called.
346  * I needed to insert exactly one 'nop' in cpu_halt() (that isn't there now) to
347  * get the interrupt to trip on the hlt, o/w the hlt will execute before the
348  * interrupt arrives (even with a pending interrupt that should hit right after
349  * an interrupt_enable (sti)).  This was on the i7. */
350 static void abort_halt(struct hw_trapframe *hw_tf)
351 {
352         /* Don't care about user TFs.  Incidentally, dereferencing user EIPs is
353          * reading userspace memory, which can be dangerous.  It can page fault,
354          * like immediately after a fork (which doesn't populate the pages). */
355         if (!in_kernel(hw_tf))
356                 return;
357         /* the halt instruction in is 0xf4, and it's size is 1 byte */
358         if (*(uint8_t*)x86_get_ip_hw(hw_tf) == 0xf4)
359                 x86_advance_ip(hw_tf, 1);
360 }
361
362 void trap(struct hw_trapframe *hw_tf)
363 {
364         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
365         /* Copy out the TF for now */
366         if (!in_kernel(hw_tf))
367                 set_current_ctx_hw(pcpui, hw_tf);
368         else
369                 inc_ktrap_depth(pcpui);
370
371         printd("Incoming TRAP %d on core %d, TF at %p\n", hw_tf->tf_trapno,
372                core_id(), hw_tf);
373         if ((hw_tf->tf_cs & ~3) != GD_UT && (hw_tf->tf_cs & ~3) != GD_KT) {
374                 print_trapframe(hw_tf);
375                 panic("Trapframe with invalid CS!");
376         }
377         trap_dispatch(hw_tf);
378         /* Return to the current process, which should be runnable.  If we're the
379          * kernel, we should just return naturally.  Note that current and tf need
380          * to still be okay (might not be after blocking) */
381         if (in_kernel(hw_tf)) {
382                 dec_ktrap_depth(pcpui);
383                 return;
384         }
385         proc_restartcore();
386         assert(0);
387 }
388
389 /* Tells us if an interrupt (trap_nr) came from the PIC or not */
390 static bool irq_from_pic(uint32_t trap_nr)
391 {
392         /* The 16 IRQs within the range [PIC1_OFFSET, PIC1_OFFSET + 15] came from
393          * the PIC.  [32-47] */
394         if (trap_nr < PIC1_OFFSET)
395                 return FALSE;
396         if (trap_nr > PIC1_OFFSET + 15)
397                 return FALSE;
398         return TRUE;
399 }
400
401 /* Helper: returns TRUE if the irq is spurious.  Pass in the trap_nr, not the
402  * IRQ number (trap_nr = PIC_OFFSET + irq) */
403 static bool check_spurious_irq(uint32_t trap_nr)
404 {
405 #ifndef CONFIG_ENABLE_MPTABLES          /* TODO: our proxy for using the PIC */
406         /* the PIC may send spurious irqs via one of the chips irq 7.  if the isr
407          * doesn't show that irq, then it was spurious, and we don't send an eoi.
408          * Check out http://wiki.osdev.org/8259_PIC#Spurious_IRQs */
409         if ((trap_nr == PIC1_SPURIOUS) && !(pic_get_isr() & (1 << 7))) {
410                 printk("Spurious PIC1 irq!\n"); /* want to know if this happens */
411                 return TRUE;
412         }
413         if ((trap_nr == PIC2_SPURIOUS) && !(pic_get_isr() & (1 << 15))) {
414                 printk("Spurious PIC2 irq!\n"); /* want to know if this happens */
415                 /* for the cascaded PIC, we *do* need to send an EOI to the master's
416                  * cascade irq (2). */
417                 pic_send_eoi(2);
418                 return TRUE;
419         }
420         /* At this point, we know the PIC didn't send a spurious IRQ */
421         if (irq_from_pic(trap_nr))
422                 return FALSE;
423 #endif
424         /* Either way (with or without a PIC), we need to check the LAPIC.
425          * FYI: lapic_spurious is 255 on qemu and 15 on the nehalem..  We actually
426          * can set bits 4-7, and P6s have 0-3 hardwired to 0.  YMMV.
427          *
428          * The SDM recommends not using the spurious vector for any other IRQs (LVT
429          * or IOAPIC RTE), since the handlers don't send an EOI.  However, our check
430          * here allows us to use the vector since we can tell the diff btw a
431          * spurious and a real IRQ. */
432         uint8_t lapic_spurious = read_mmreg32(LAPIC_SPURIOUS) & 0xff;
433         /* Note the lapic's vectors are not shifted by an offset. */
434         if ((trap_nr == lapic_spurious) && !lapic_get_isr_bit(lapic_spurious)) {
435                 printk("Spurious LAPIC irq %d, core %d!\n", lapic_spurious, core_id());
436                 lapic_print_isr();
437                 return TRUE;
438         }
439         return FALSE;
440 }
441
442 /* Helper, sends an end-of-interrupt for the trap_nr (not HW IRQ number). */
443 static void send_eoi(uint32_t trap_nr)
444 {
445 #ifndef CONFIG_ENABLE_MPTABLES          /* TODO: our proxy for using the PIC */
446         /* WARNING: this will break if the LAPIC requests vectors that overlap with
447          * the PIC's range. */
448         if (irq_from_pic(trap_nr))
449                 pic_send_eoi(trap_nr - PIC1_OFFSET);
450         else
451                 lapic_send_eoi();
452 #else
453         lapic_send_eoi();
454 #endif
455 }
456
457 /* Note IRQs are disabled unless explicitly turned on.
458  *
459  * In general, we should only get trapno's >= PIC1_OFFSET (32).  Anything else
460  * should be a trap.  Even if we don't use the PIC, that should be the standard.
461  * It is possible to get a spurious LAPIC IRQ with vector 15 (or similar), but
462  * the spurious check should catch that.
463  *
464  * Note that from hardware's perspective (PIC, etc), IRQs start from 0, but they
465  * are all mapped up at PIC1_OFFSET for the cpu / irq_handler. */
466 void irq_handler(struct hw_trapframe *hw_tf)
467 {
468         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
469         /* Copy out the TF for now */
470         if (!in_kernel(hw_tf))
471                 set_current_ctx_hw(pcpui, hw_tf);
472         inc_irq_depth(pcpui);
473         /* Coupled with cpu_halt() and smp_idle() */
474         abort_halt(hw_tf);
475         //if (core_id())
476         if (hw_tf->tf_trapno != LAPIC_TIMER_DEFAULT_VECTOR)     /* timer irq */
477         if (hw_tf->tf_trapno != 255) /* kmsg */
478         if (hw_tf->tf_trapno != 36)     /* serial */
479                 printd("Incoming IRQ, ISR: %d on core %d\n", hw_tf->tf_trapno,
480                        core_id());
481         if (check_spurious_irq(hw_tf->tf_trapno))
482                 goto out_no_eoi;
483         extern handler_wrapper_t (RO handler_wrappers)[NUM_HANDLER_WRAPPERS];
484         // determine the interrupt handler table to use.  for now, pick the global
485         handler_t *handler_tbl = interrupt_handlers;
486         if (handler_tbl[hw_tf->tf_trapno].isr != 0)
487                 handler_tbl[hw_tf->tf_trapno].isr(hw_tf,
488                                                   handler_tbl[hw_tf->tf_trapno].data);
489         // if we're a general purpose IPI function call, down the cpu_list
490         if ((I_SMP_CALL0 <= hw_tf->tf_trapno) &&
491             (hw_tf->tf_trapno <= I_SMP_CALL_LAST))
492                 down_checklist(handler_wrappers[hw_tf->tf_trapno & 0x0f].cpu_list);
493         /* Keep in sync with ipi_is_pending */
494         send_eoi(hw_tf->tf_trapno);
495         /* Fall-through */
496 out_no_eoi:
497         dec_irq_depth(pcpui);
498         /* Return to the current process, which should be runnable.  If we're the
499          * kernel, we should just return naturally.  Note that current and tf need
500          * to still be okay (might not be after blocking) */
501         if (in_kernel(hw_tf))
502                 return;
503         proc_restartcore();
504         assert(0);
505 }
506
507 void
508 register_interrupt_handler(handler_t TP(TV(t)) table[],
509                            uint8_t int_num, poly_isr_t handler, TV(t) data)
510 {
511         table[int_num].isr = handler;
512         table[int_num].data = data;
513 }
514
515 int register_dev_irq(int irq, void (*handler)(struct hw_trapframe *, void *),
516                      void *irq_arg)
517 {
518         register_interrupt_handler(interrupt_handlers,
519                                    KERNEL_IRQ_OFFSET + irq, handler, irq_arg);
520
521         /* TODO: whenever we sort out the ACPI/IOAPIC business, we'll probably want
522          * a helper to reroute an irq? */
523 #ifdef CONFIG_ENABLE_MPTABLES
524         /* TODO: this should be for any IOAPIC EOI, not just MPTABLES */
525         /* Just sending to core 0 for now */
526         ioapic_route_irq(irq, 0);
527 #else
528         pic_unmask_irq(irq);
529         unmask_lapic_lvt(LAPIC_LVT_LINT0);
530         enable_irq();
531 #endif
532         return 0;
533 }
534
535 /* It's a moderate pain in the ass to put these in bit-specific files (header
536  * hell with the set_current_ helpers) */
537 #ifdef CONFIG_X86_64
538 void sysenter_callwrapper(struct syscall *sysc, unsigned long count,
539                           struct sw_trapframe *sw_tf)
540 {
541         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
542         set_current_ctx_sw(pcpui, sw_tf);
543         /* Once we've set_current_ctx, we can enable interrupts.  This used to be
544          * mandatory (we had immediate KMSGs that would muck with cur_ctx).  Now it
545          * should only help for sanity/debugging. */
546         enable_irq();
547         /* Set up and run the async calls */
548         prep_syscalls(current, sysc, count);
549         /* If you use pcpui again, reread it, since you might have migrated */
550         proc_restartcore();
551 }
552
553 #else
554
555 /* This is called from sysenter's asm, with the tf on the kernel stack. */
556 /* TODO: use a sw_tf for sysenter */
557 void sysenter_callwrapper(struct hw_trapframe *hw_tf)
558 {
559         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
560         assert(!in_kernel(hw_tf));
561         set_current_ctx_hw(pcpui, hw_tf);
562         /* Once we've set_current_ctx, we can enable interrupts.  This used to be
563          * mandatory (we had immediate KMSGs that would muck with cur_ctx).  Now it
564          * should only help for sanity/debugging. */
565         enable_irq();
566
567         /* Set up and run the async calls */
568         prep_syscalls(current,
569                                   (struct syscall*)x86_get_sysenter_arg0(hw_tf),
570                                   (unsigned int)x86_get_sysenter_arg1(hw_tf));
571         /* If you use pcpui again, reread it, since you might have migrated */
572         proc_restartcore();
573 }
574 #endif
575
576 /* Declared in x86/arch.h */
577 void send_ipi(uint32_t os_coreid, uint8_t vector)
578 {
579         int hw_coreid = get_hw_coreid(os_coreid);
580         if (hw_coreid == -1) {
581                 warn("Unmapped OS coreid!\n");
582                 return;
583         }
584         __send_ipi(hw_coreid, vector);
585 }