X86: initializes the 64 bit IDT and TSS
[akaros.git] / kern / arch / x86 / trap.c
1 #ifdef __SHARC__
2 #pragma nosharc
3 #define SINIT(x) x
4 #endif
5
6 #include <arch/mmu.h>
7 #include <arch/x86.h>
8 #include <arch/arch.h>
9 #include <arch/console.h>
10 #include <arch/apic.h>
11 #include <ros/common.h>
12 #include <smp.h>
13 #include <assert.h>
14 #include <pmap.h>
15 #include <trap.h>
16 #include <monitor.h>
17 #include <process.h>
18 #include <mm.h>
19 #include <stdio.h>
20 #include <slab.h>
21 #include <syscall.h>
22 #include <kdebug.h>
23 #include <kmalloc.h>
24
25 taskstate_t RO ts;
26
27 /* Interrupt descriptor table.  64 bit needs 16 byte alignment (i think). */
28 gatedesc_t __attribute__((aligned (16))) idt[256] = { { 0 } };
29 pseudodesc_t idt_pd;
30
31 /* global handler table, used by core0 (for now).  allows the registration
32  * of functions to be called when servicing an interrupt.  other cores
33  * can set up their own later. */
34 handler_t interrupt_handlers[NUM_INTERRUPT_HANDLERS];
35
36 const char *x86_trapname(int trapno)
37 {
38     // zra: excnames is SREADONLY because Ivy doesn't trust const
39         static const char *NT const (RO excnames)[] = {
40                 "Divide error",
41                 "Debug",
42                 "Non-Maskable Interrupt",
43                 "Breakpoint",
44                 "Overflow",
45                 "BOUND Range Exceeded",
46                 "Invalid Opcode",
47                 "Device Not Available",
48                 "Double Fault",
49                 "Coprocessor Segment Overrun",
50                 "Invalid TSS",
51                 "Segment Not Present",
52                 "Stack Fault",
53                 "General Protection",
54                 "Page Fault",
55                 "(unknown trap)",
56                 "x87 FPU Floating-Point Error",
57                 "Alignment Check",
58                 "Machine-Check",
59                 "SIMD Floating-Point Exception"
60         };
61
62         if (trapno < sizeof(excnames)/sizeof(excnames[0]))
63                 return excnames[trapno];
64         if (trapno == T_SYSCALL)
65                 return "System call";
66         return "(unknown trap)";
67 }
68
69 /* Set stacktop for the current core to be the stack the kernel will start on
70  * when trapping/interrupting from userspace.  Don't use this til after
71  * smp_percpu_init().  We can probably get the TSS by reading the task register
72  * and then the GDT.  Still, it's a pain. */
73 void set_stack_top(uintptr_t stacktop)
74 {
75         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
76         /* No need to reload the task register, this takes effect immediately */
77         x86_set_stacktop_tss(pcpui->tss, stacktop);
78         /* Also need to make sure sysenters come in correctly */
79         x86_set_sysenter_stacktop(stacktop);
80 }
81
82 /* Note the check implies we only are on a one page stack (or the first page) */
83 uintptr_t get_stack_top(void)
84 {
85         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
86         uintptr_t stacktop;
87         /* so we can check this in interrupt handlers (before smp_boot()) */
88         if (!pcpui->tss)
89                 return ROUNDUP(read_sp(), PGSIZE);
90         stacktop = x86_get_stacktop_tss(pcpui->tss);
91         if (stacktop != ROUNDUP(read_sp(), PGSIZE))
92                 panic("Bad stacktop: %p esp one is %p\n", stacktop,
93                       ROUNDUP(read_sp(), PGSIZE));
94         return stacktop;
95 }
96
97 /* Sends a non-maskable interrupt; the handler will print a trapframe. */
98 void send_nmi(uint32_t os_coreid)
99 {
100         /* NMI / IPI for x86 are limited to 8 bits */
101         uint8_t hw_core = (uint8_t)get_hw_coreid(os_coreid);
102         __send_nmi(hw_core);
103 }
104
105 void idt_init(void)
106 {
107         /* This table is made in trapentry$BITS.S by each macro in that file.
108          * It is layed out such that the ith entry is the ith's traphandler's
109          * (uintptr_t) trap addr, then (uint32_t) trap number. */
110         struct trapinfo { uintptr_t trapaddr; uint32_t trapnumber; }
111                __attribute__((packed));
112         extern struct trapinfo trap_tbl[];
113         extern struct trapinfo trap_tbl_end[];
114         int i, trap_tbl_size = trap_tbl_end - trap_tbl;
115         extern void ISR_default(void);
116
117         /* set all to default, to catch everything */
118         for (i = 0; i < 256; i++)
119                 SETGATE(idt[i], 0, GD_KT, &ISR_default, 0);
120
121         /* set all entries that have real trap handlers
122          * we need to stop short of the last one, since the last is the default
123          * handler with a fake interrupt number (500) that is out of bounds of
124          * the idt[] */
125         for (i = 0; i < trap_tbl_size - 1; i++)
126                 SETGATE(idt[trap_tbl[i].trapnumber], 0, GD_KT, trap_tbl[i].trapaddr, 0);
127
128         /* turn on trap-based syscall handling and other user-accessible ints
129          * DPL 3 means this can be triggered by the int instruction
130          * STS_TG32 sets the IDT type to a Interrupt Gate (interrupts disabled) */
131         idt[T_SYSCALL].gd_dpl = SINIT(3);
132         idt[T_SYSCALL].gd_type = SINIT(STS_IG32);
133         idt[T_BRKPT].gd_dpl = SINIT(3);
134
135         /* Setup a TSS so that we get the right stack when we trap to the kernel. */
136         /* Note: we want 16 byte aligned kernel stack frames (AMD 2:8.9.3) */
137         x86_set_stacktop_tss(&ts, (uintptr_t)bootstacktop);
138
139 #ifdef CONFIG_KTHREAD_POISON
140         /* TODO: KTHR-STACK */
141         uintptr_t *poison = (uintptr_t*)ROUNDDOWN(bootstacktop - 1, PGSIZE);
142         *poison = 0xdeadbeef;
143 #endif /* CONFIG_KTHREAD_POISON */
144
145         /* Initialize the TSS field of the gdt.  The size of the TSS desc differs
146          * between 64 and 32 bit, hence the pointer acrobatics */
147         syssegdesc_t *ts_slot = (syssegdesc_t*)&gdt[GD_TSS >> 3];
148         *ts_slot = (syssegdesc_t)SEG_SYS_SMALL(STS_T32A, (uintptr_t)&ts,
149                                                sizeof(taskstate_t), 0);
150
151         /* Init the IDT PD.  Need to do this before ltr for some reason.  (Doing
152          * this between ltr and lidt causes the machine to reboot... */
153         idt_pd.pd_lim = sizeof(idt) - 1;
154         idt_pd.pd_base = (uintptr_t)idt;
155
156         ltr(GD_TSS);
157
158         asm volatile("lidt %0" : : "m"(idt_pd));
159
160         // This will go away when we start using the IOAPIC properly
161         pic_remap();
162         // set LINT0 to receive ExtINTs (KVM's default).  At reset they are 0x1000.
163         write_mmreg32(LAPIC_LVT_LINT0, 0x700);
164         // mask it to shut it up for now
165         mask_lapic_lvt(LAPIC_LVT_LINT0);
166         // and turn it on
167         lapic_enable();
168         /* register the generic timer_interrupt() handler for the per-core timers */
169         register_interrupt_handler(interrupt_handlers, LAPIC_TIMER_DEFAULT_VECTOR,
170                                    timer_interrupt, NULL);
171         /* register the kernel message handler */
172         register_interrupt_handler(interrupt_handlers, I_KERNEL_MSG,
173                                    handle_kmsg_ipi, NULL);
174 }
175
176 static void handle_fperr(struct hw_trapframe *hw_tf)
177 {
178         uint16_t fpcw, fpsw;
179         uint32_t mxcsr;
180         asm volatile ("fnstcw %0" : "=m"(fpcw));
181         asm volatile ("fnstsw %0" : "=m"(fpsw));
182         asm volatile ("stmxcsr %0" : "=m"(mxcsr));
183         print_trapframe(hw_tf);
184         printk("Core %d: FP ERR, CW: 0x%04x, SW: 0x%04x, MXCSR 0x%08x\n", core_id(),
185                fpcw, fpsw, mxcsr);
186         printk("Core %d: The following faults are unmasked:\n", core_id());
187         if (fpsw & ~fpcw & FP_EXCP_IE) {
188                 printk("\tInvalid Operation: ");
189                 if (fpsw & FP_SW_SF) {
190                         if (fpsw & FP_SW_C1)
191                                 printk("Stack overflow\n");
192                         else
193                                 printk("Stack underflow\n");
194                 } else {
195                         printk("invalid arithmetic operand\n");
196                 }
197         }
198         if (fpsw & ~fpcw & FP_EXCP_DE)
199                 printk("\tDenormalized operand\n");
200         if (fpsw & ~fpcw & FP_EXCP_ZE)
201                 printk("\tDivide by zero\n");
202         if (fpsw & ~fpcw & FP_EXCP_OE)
203                 printk("\tNumeric Overflow\n");
204         if (fpsw & ~fpcw & FP_EXCP_UE)
205                 printk("\tNumeric Underflow\n");
206         if (fpsw & ~fpcw & FP_EXCP_PE)
207                 printk("\tInexact result (precision)\n");
208         printk("Killing the process.\n");
209         enable_irq();
210         proc_destroy(current);
211 }
212
213 /* Certain traps want IRQs enabled, such as the syscall.  Others can't handle
214  * it, like the page fault handler.  Turn them on on a case-by-case basis. */
215 static void trap_dispatch(struct hw_trapframe *hw_tf)
216 {
217         struct per_cpu_info *pcpui;
218         // Handle processor exceptions.
219         switch(hw_tf->tf_trapno) {
220                 case T_NMI:
221                         /* Temporarily disable deadlock detection when we print.  We could
222                          * deadlock if we were printing when we NMIed. */
223                         pcpui = &per_cpu_info[core_id()];
224                         pcpui->__lock_depth_disabled++;
225                         print_trapframe(hw_tf);
226                         char *fn_name = get_fn_name(x86_get_ip_hw(hw_tf));
227                         printk("Core %d is at %p (%s)\n", core_id(), x86_get_ip_hw(hw_tf),
228                                fn_name);
229                         kfree(fn_name);
230                         print_kmsgs(core_id());
231                         pcpui->__lock_depth_disabled--;
232                         break;
233                 case T_BRKPT:
234                         enable_irq();
235                         monitor(hw_tf);
236                         break;
237                 case T_ILLOP:
238                 {
239                         uintptr_t ip = x86_get_ip_hw(hw_tf);
240                         pcpui = &per_cpu_info[core_id()];
241                         pcpui->__lock_depth_disabled++;         /* for print debugging */
242                         /* We will muck with the actual TF.  If we're dealing with
243                          * userspace, we need to make sure we edit the actual TF that will
244                          * get restarted (pcpui), and not the TF on the kstack (which aren't
245                          * the same).  See set_current_ctx() for more info. */
246                         if (!in_kernel(hw_tf))
247                                 hw_tf = &pcpui->cur_ctx->tf.hw_tf;
248                         printd("bad opcode, eip: %p, next 3 bytes: %x %x %x\n", ip, 
249                                *(uint8_t*)(ip + 0), 
250                                *(uint8_t*)(ip + 1), 
251                                *(uint8_t*)(ip + 2)); 
252                         /* rdtscp: 0f 01 f9 */
253                         if (*(uint8_t*)(ip + 0) == 0x0f, 
254                             *(uint8_t*)(ip + 1) == 0x01, 
255                             *(uint8_t*)(ip + 2) == 0xf9) {
256                                 x86_fake_rdtscp(hw_tf);
257                                 pcpui->__lock_depth_disabled--; /* for print debugging */
258                                 return;
259                         }
260                         enable_irq();
261                         monitor(hw_tf);
262                         pcpui->__lock_depth_disabled--;         /* for print debugging */
263                         break;
264                 }
265                 case T_PGFLT:
266                         page_fault_handler(hw_tf);
267                         break;
268                 case T_FPERR:
269                         handle_fperr(hw_tf);
270                         break;
271                 case T_SYSCALL:
272                         enable_irq();
273                         // check for userspace, for now
274                         assert(hw_tf->tf_cs != GD_KT);
275                         /* Set up and run the async calls */
276                         prep_syscalls(current,
277                                       (struct syscall*)x86_get_sysenter_arg0(hw_tf),
278                                                   (unsigned int)x86_get_sysenter_arg1(hw_tf));
279                         break;
280                 default:
281                         // Unexpected trap: The user process or the kernel has a bug.
282                         print_trapframe(hw_tf);
283                         if (hw_tf->tf_cs == GD_KT)
284                                 panic("Damn Damn!  Unhandled trap in the kernel!");
285                         else {
286                                 warn("Unexpected trap from userspace");
287                                 enable_irq();
288                                 proc_destroy(current);
289                         }
290         }
291         return;
292 }
293
294 /* Helper.  For now, this copies out the TF to pcpui.  Eventually, we should
295  * consider doing this in trapentry.S
296  *
297  * TODO: consider having this return the tf used, so we can set tf in trap and
298  * irq handlers to edit the TF that will get restarted.  Right now, the kernel
299  * uses and restarts tf, but userspace restarts the old pcpui tf.  It is
300  * tempting to do this, but note that tf stays on the stack of the kthread,
301  * while pcpui->cur_ctx is for the core we trapped in on.  Meaning if we ever
302  * block, suddenly cur_ctx is pointing to some old clobbered state that was
303  * already returned to and can't be trusted.  Meanwhile tf can always be trusted
304  * (like with an in_kernel() check).  The only types of traps from the user that
305  * can be expected to have editable trapframes are ones that don't block. */
306 static void set_current_ctx_hw(struct per_cpu_info *pcpui,
307                                struct hw_trapframe *hw_tf)
308 {
309         assert(!irq_is_enabled());
310         assert(!pcpui->cur_ctx);
311         pcpui->actual_ctx.type = ROS_HW_CTX;
312         pcpui->actual_ctx.tf.hw_tf = *hw_tf;
313         pcpui->cur_ctx = &pcpui->actual_ctx;
314 }
315
316 static void set_current_ctx_sw(struct per_cpu_info *pcpui,
317                                struct sw_trapframe *sw_tf)
318 {
319         assert(!irq_is_enabled());
320         assert(!pcpui->cur_ctx);
321         pcpui->actual_ctx.type = ROS_SW_CTX;
322         pcpui->actual_ctx.tf.sw_tf = *sw_tf;
323         pcpui->cur_ctx = &pcpui->actual_ctx;
324 }
325
326 /* If the interrupt interrupted a halt, we advance past it.  Made to work with
327  * x86's custom cpu_halt() in arch/arch.h.  Note this nearly never gets called.
328  * I needed to insert exactly one 'nop' in cpu_halt() (that isn't there now) to
329  * get the interrupt to trip on the hlt, o/w the hlt will execute before the
330  * interrupt arrives (even with a pending interrupt that should hit right after
331  * an interrupt_enable (sti)).  This was on the i7. */
332 static void abort_halt(struct hw_trapframe *hw_tf)
333 {
334         /* Don't care about user TFs.  Incidentally, dereferencing user EIPs is
335          * reading userspace memory, which can be dangerous.  It can page fault,
336          * like immediately after a fork (which doesn't populate the pages). */
337         if (!in_kernel(hw_tf))
338                 return;
339         /* the halt instruction in is 0xf4, and it's size is 1 byte */
340         if (*(uint8_t*)x86_get_ip_hw(hw_tf) == 0xf4)
341                 x86_advance_ip(hw_tf, 1);
342 }
343
344 void trap(struct hw_trapframe *hw_tf)
345 {
346         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
347         /* Copy out the TF for now */
348         if (!in_kernel(hw_tf))
349                 set_current_ctx_hw(pcpui, hw_tf);
350         else
351                 inc_ktrap_depth(pcpui);
352
353         printd("Incoming TRAP %d on core %d, TF at %p\n", hw_tf->tf_trapno,
354                core_id(), hw_tf);
355         if ((hw_tf->tf_cs & ~3) != GD_UT && (hw_tf->tf_cs & ~3) != GD_KT) {
356                 print_trapframe(hw_tf);
357                 panic("Trapframe with invalid CS!");
358         }
359         trap_dispatch(hw_tf);
360         /* Return to the current process, which should be runnable.  If we're the
361          * kernel, we should just return naturally.  Note that current and tf need
362          * to still be okay (might not be after blocking) */
363         if (in_kernel(hw_tf)) {
364                 dec_ktrap_depth(pcpui);
365                 return;
366         }
367         proc_restartcore();
368         assert(0);
369 }
370
371 /* Tells us if an interrupt (trap_nr) came from the PIC or not */
372 static bool irq_from_pic(uint32_t trap_nr)
373 {
374         /* The 16 IRQs within the range [PIC1_OFFSET, PIC1_OFFSET + 15] came from
375          * the PIC.  [32-47] */
376         if (trap_nr < PIC1_OFFSET)
377                 return FALSE;
378         if (trap_nr > PIC1_OFFSET + 15)
379                 return FALSE;
380         return TRUE;
381 }
382
383 /* Helper: returns TRUE if the irq is spurious.  Pass in the trap_nr, not the
384  * IRQ number (trap_nr = PIC_OFFSET + irq) */
385 static bool check_spurious_irq(uint32_t trap_nr)
386 {
387 #ifndef CONFIG_ENABLE_MPTABLES          /* TODO: our proxy for using the PIC */
388         /* the PIC may send spurious irqs via one of the chips irq 7.  if the isr
389          * doesn't show that irq, then it was spurious, and we don't send an eoi.
390          * Check out http://wiki.osdev.org/8259_PIC#Spurious_IRQs */
391         if ((trap_nr == PIC1_SPURIOUS) && !(pic_get_isr() & PIC1_SPURIOUS)) {
392                 printk("Spurious PIC1 irq!\n"); /* want to know if this happens */
393                 return TRUE;
394         }
395         if ((trap_nr == PIC2_SPURIOUS) && !(pic_get_isr() & PIC2_SPURIOUS)) {
396                 printk("Spurious PIC2 irq!\n"); /* want to know if this happens */
397                 /* for the cascaded PIC, we *do* need to send an EOI to the master's
398                  * cascade irq (2). */
399                 pic_send_eoi(2);
400                 return TRUE;
401         }
402         /* At this point, we know the PIC didn't send a spurious IRQ */
403         if (irq_from_pic(trap_nr))
404                 return FALSE;
405 #endif
406         /* Either way (with or without a PIC), we need to check the LAPIC.
407          * FYI: lapic_spurious is 255 on qemu and 15 on the nehalem..  We actually
408          * can set bits 4-7, and P6s have 0-3 hardwired to 0.  YMMV.
409          *
410          * The SDM recommends not using the spurious vector for any other IRQs (LVT
411          * or IOAPIC RTE), since the handlers don't send an EOI.  However, our check
412          * here allows us to use the vector since we can tell the diff btw a
413          * spurious and a real IRQ. */
414         uint8_t lapic_spurious = read_mmreg32(LAPIC_SPURIOUS) & 0xff;
415         /* Note the lapic's vectors are not shifted by an offset. */
416         if ((trap_nr == lapic_spurious) && !lapic_get_isr_bit(lapic_spurious)) {
417                 printk("Spurious LAPIC irq %d, core %d!\n", lapic_spurious, core_id());
418                 lapic_print_isr();
419                 return TRUE;
420         }
421         return FALSE;
422 }
423
424 /* Helper, sends an end-of-interrupt for the trap_nr (not HW IRQ number). */
425 static void send_eoi(uint32_t trap_nr)
426 {
427 #ifndef CONFIG_ENABLE_MPTABLES          /* TODO: our proxy for using the PIC */
428         /* WARNING: this will break if the LAPIC requests vectors that overlap with
429          * the PIC's range. */
430         if (irq_from_pic(trap_nr))
431                 pic_send_eoi(trap_nr - PIC1_OFFSET);
432         else
433                 lapic_send_eoi();
434 #else
435         lapic_send_eoi();
436 #endif
437 }
438
439 /* Note IRQs are disabled unless explicitly turned on.
440  *
441  * In general, we should only get trapno's >= PIC1_OFFSET (32).  Anything else
442  * should be a trap.  Even if we don't use the PIC, that should be the standard.
443  * It is possible to get a spurious LAPIC IRQ with vector 15 (or similar), but
444  * the spurious check should catch that.
445  *
446  * Note that from hardware's perspective (PIC, etc), IRQs start from 0, but they
447  * are all mapped up at PIC1_OFFSET for the cpu / irq_handler. */
448 void irq_handler(struct hw_trapframe *hw_tf)
449 {
450         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
451         /* Copy out the TF for now */
452         if (!in_kernel(hw_tf))
453                 set_current_ctx_hw(pcpui, hw_tf);
454         inc_irq_depth(pcpui);
455         /* Coupled with cpu_halt() and smp_idle() */
456         abort_halt(hw_tf);
457         //if (core_id())
458                 printd("Incoming IRQ, ISR: %d on core %d\n", hw_tf->tf_trapno,
459                        core_id());
460         if (check_spurious_irq(hw_tf->tf_trapno))
461                 goto out_no_eoi;
462         /* Send the EOI.  This means the PIC/LAPIC can send us the same IRQ vector,
463          * and we'll handle it as soon as we reenable IRQs.  This does *not* mean
464          * the hardware device that triggered the IRQ had its IRQ reset.  This does
465          * mean we shouldn't enable irqs in a handler that isn't reentrant. */
466         assert(hw_tf->tf_trapno >= 32);
467         send_eoi(hw_tf->tf_trapno);
468
469         extern handler_wrapper_t (RO handler_wrappers)[NUM_HANDLER_WRAPPERS];
470         // determine the interrupt handler table to use.  for now, pick the global
471         handler_t *handler_tbl = interrupt_handlers;
472         if (handler_tbl[hw_tf->tf_trapno].isr != 0)
473                 handler_tbl[hw_tf->tf_trapno].isr(hw_tf,
474                                                   handler_tbl[hw_tf->tf_trapno].data);
475         // if we're a general purpose IPI function call, down the cpu_list
476         if ((I_SMP_CALL0 <= hw_tf->tf_trapno) &&
477             (hw_tf->tf_trapno <= I_SMP_CALL_LAST))
478                 down_checklist(handler_wrappers[hw_tf->tf_trapno & 0x0f].cpu_list);
479         /* Fall-through */
480 out_no_eoi:
481         dec_irq_depth(pcpui);
482         /* Return to the current process, which should be runnable.  If we're the
483          * kernel, we should just return naturally.  Note that current and tf need
484          * to still be okay (might not be after blocking) */
485         if (in_kernel(hw_tf))
486                 return;
487         proc_restartcore();
488         assert(0);
489 }
490
491 void
492 register_interrupt_handler(handler_t TP(TV(t)) table[],
493                            uint8_t int_num, poly_isr_t handler, TV(t) data)
494 {
495         table[int_num].isr = handler;
496         table[int_num].data = data;
497 }
498
499 /* This is called from sysenter's asm, with the tf on the kernel stack. */
500 /* TODO: use a sw_tf for sysenter */
501 void sysenter_callwrapper(struct hw_trapframe *hw_tf)
502 {
503         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
504         assert(!in_kernel(hw_tf));
505         set_current_ctx_hw(pcpui, hw_tf);
506         /* Once we've set_current_ctx, we can enable interrupts.  This used to be
507          * mandatory (we had immediate KMSGs that would muck with cur_ctx).  Now it
508          * should only help for sanity/debugging. */
509         enable_irq();
510
511         /* Set up and run the async calls */
512         prep_syscalls(current,
513                                   (struct syscall*)x86_get_sysenter_arg0(hw_tf),
514                                   (unsigned int)x86_get_sysenter_arg1(hw_tf));
515         /* If you use pcpui again, reread it, since you might have migrated */
516         proc_restartcore();
517 }
518
519 /* Declared in x86/arch.h */
520 void send_ipi(uint32_t os_coreid, uint8_t vector)
521 {
522         int hw_coreid = get_hw_coreid(os_coreid);
523         if (hw_coreid == -1) {
524                 warn("Unmapped OS coreid!\n");
525                 return;
526         }
527         __send_ipi(hw_coreid, vector);
528 }