Remvoe erroneous warning
[akaros.git] / kern / arch / x86 / trap.c
1 #ifdef __SHARC__
2 #pragma nosharc
3 #define SINIT(x) x
4 #endif
5
6 #include <arch/mmu.h>
7 #include <arch/x86.h>
8 #include <arch/arch.h>
9 #include <arch/console.h>
10 #include <arch/apic.h>
11 #include <ros/common.h>
12 #include <smp.h>
13 #include <assert.h>
14 #include <pmap.h>
15 #include <trap.h>
16 #include <monitor.h>
17 #include <process.h>
18 #include <mm.h>
19 #include <stdio.h>
20 #include <slab.h>
21 #include <syscall.h>
22 #include <kdebug.h>
23 #include <kmalloc.h>
24
25 taskstate_t RO ts;
26
27 /* Interrupt descriptor table.  64 bit needs 16 byte alignment (i think). */
28 gatedesc_t __attribute__((aligned (16))) idt[256] = { { 0 } };
29 pseudodesc_t idt_pd;
30
31 /* interrupt handler table, each element is a linked list of handlers for a
32  * given IRQ.  Modification requires holding the lock (TODO: RCU) */
33 struct irq_handler *irq_handlers[NUM_IRQS];
34 spinlock_t irq_handler_wlock = SPINLOCK_INITIALIZER_IRQSAVE;
35
36 /* Which pci devices hang off of which irqs */
37 /* TODO: make this an array of SLISTs (pain from ioapic.c, etc...) */
38 struct pci_device *irq_pci_map[NUM_IRQS] = {0};
39
40 const char *x86_trapname(int trapno)
41 {
42     // zra: excnames is SREADONLY because Ivy doesn't trust const
43         static const char *NT const (RO excnames)[] = {
44                 "Divide error",
45                 "Debug",
46                 "Non-Maskable Interrupt",
47                 "Breakpoint",
48                 "Overflow",
49                 "BOUND Range Exceeded",
50                 "Invalid Opcode",
51                 "Device Not Available",
52                 "Double Fault",
53                 "Coprocessor Segment Overrun",
54                 "Invalid TSS",
55                 "Segment Not Present",
56                 "Stack Fault",
57                 "General Protection",
58                 "Page Fault",
59                 "(unknown trap)",
60                 "x87 FPU Floating-Point Error",
61                 "Alignment Check",
62                 "Machine-Check",
63                 "SIMD Floating-Point Exception"
64         };
65
66         if (trapno < sizeof(excnames)/sizeof(excnames[0]))
67                 return excnames[trapno];
68         if (trapno == T_SYSCALL)
69                 return "System call";
70         return "(unknown trap)";
71 }
72
73 /* Set stacktop for the current core to be the stack the kernel will start on
74  * when trapping/interrupting from userspace.  Don't use this til after
75  * smp_percpu_init().  We can probably get the TSS by reading the task register
76  * and then the GDT.  Still, it's a pain. */
77 void set_stack_top(uintptr_t stacktop)
78 {
79         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
80         /* No need to reload the task register, this takes effect immediately */
81         x86_set_stacktop_tss(pcpui->tss, stacktop);
82         /* Also need to make sure sysenters come in correctly */
83         x86_set_sysenter_stacktop(stacktop);
84 }
85
86 /* Note the check implies we only are on a one page stack (or the first page) */
87 uintptr_t get_stack_top(void)
88 {
89         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
90         uintptr_t stacktop;
91         /* so we can check this in interrupt handlers (before smp_boot()) */
92         /* TODO: These are dangerous - it assumes we're on a one-page stack.  If we
93          * change it to KSTKSIZE, then we assume stacks are KSTKSIZE-aligned */
94         if (!pcpui->tss)
95                 return ROUNDUP(read_sp(), PGSIZE);
96         stacktop = x86_get_stacktop_tss(pcpui->tss);
97         if (stacktop != ROUNDUP(read_sp(), PGSIZE))
98                 panic("Bad stacktop: %p esp one is %p\n", stacktop,
99                       ROUNDUP(read_sp(), PGSIZE));
100         return stacktop;
101 }
102
103 /* Sends a non-maskable interrupt; the handler will print a trapframe. */
104 void send_nmi(uint32_t os_coreid)
105 {
106         /* NMI / IPI for x86 are limited to 8 bits */
107         uint8_t hw_core = (uint8_t)get_hw_coreid(os_coreid);
108         __send_nmi(hw_core);
109 }
110
111 void idt_init(void)
112 {
113         /* This table is made in trapentry$BITS.S by each macro in that file.
114          * It is layed out such that the ith entry is the ith's traphandler's
115          * (uintptr_t) trap addr, then (uint32_t) trap number. */
116         struct trapinfo { uintptr_t trapaddr; uint32_t trapnumber; }
117                __attribute__((packed));
118         extern struct trapinfo trap_tbl[];
119         extern struct trapinfo trap_tbl_end[];
120         int i, trap_tbl_size = trap_tbl_end - trap_tbl;
121         extern void ISR_default(void);
122
123         /* set all to default, to catch everything */
124         for (i = 0; i < 256; i++)
125                 SETGATE(idt[i], 0, GD_KT, &ISR_default, 0);
126
127         /* set all entries that have real trap handlers
128          * we need to stop short of the last one, since the last is the default
129          * handler with a fake interrupt number (500) that is out of bounds of
130          * the idt[] */
131         for (i = 0; i < trap_tbl_size - 1; i++)
132                 SETGATE(idt[trap_tbl[i].trapnumber], 0, GD_KT, trap_tbl[i].trapaddr, 0);
133
134         /* turn on trap-based syscall handling and other user-accessible ints
135          * DPL 3 means this can be triggered by the int instruction */
136         idt[T_SYSCALL].gd_dpl = SINIT(3);
137         idt[T_BRKPT].gd_dpl = SINIT(3);
138
139         /* Set up our kernel stack when changing rings */
140         /* Note: we want 16 byte aligned kernel stack frames (AMD 2:8.9.3) */
141         x86_set_stacktop_tss(&ts, (uintptr_t)bootstacktop);
142         x86_sysenter_init((uintptr_t)bootstacktop);
143
144 #ifdef CONFIG_KTHREAD_POISON
145         *kstack_bottom_addr((uintptr_t)bootstacktop) = 0xdeadbeef;
146 #endif /* CONFIG_KTHREAD_POISON */
147
148         /* Initialize the TSS field of the gdt.  The size of the TSS desc differs
149          * between 64 and 32 bit, hence the pointer acrobatics */
150         syssegdesc_t *ts_slot = (syssegdesc_t*)&gdt[GD_TSS >> 3];
151         *ts_slot = (syssegdesc_t)SEG_SYS_SMALL(STS_T32A, (uintptr_t)&ts,
152                                                sizeof(taskstate_t), 0);
153
154         /* Init the IDT PD.  Need to do this before ltr for some reason.  (Doing
155          * this between ltr and lidt causes the machine to reboot... */
156         idt_pd.pd_lim = sizeof(idt) - 1;
157         idt_pd.pd_base = (uintptr_t)idt;
158
159         ltr(GD_TSS);
160
161         asm volatile("lidt %0" : : "m"(idt_pd));
162
163         // This will go away when we start using the IOAPIC properly
164         pic_remap();
165         // set LINT0 to receive ExtINTs (KVM's default).  At reset they are 0x1000.
166         write_mmreg32(LAPIC_LVT_LINT0, 0x700);
167         // mask it to shut it up for now
168         mask_lapic_lvt(LAPIC_LVT_LINT0);
169         // and turn it on
170         lapic_enable();
171         /* register the generic timer_interrupt() handler for the per-core timers */
172         register_raw_irq(LAPIC_TIMER_DEFAULT_VECTOR, timer_interrupt, NULL);
173         /* register the kernel message handler */
174         register_raw_irq(I_KERNEL_MSG, handle_kmsg_ipi, NULL);
175 }
176
177 static void handle_fperr(struct hw_trapframe *hw_tf)
178 {
179         uint16_t fpcw, fpsw;
180         uint32_t mxcsr;
181         asm volatile ("fnstcw %0" : "=m"(fpcw));
182         asm volatile ("fnstsw %0" : "=m"(fpsw));
183         asm volatile ("stmxcsr %0" : "=m"(mxcsr));
184         print_trapframe(hw_tf);
185         printk("Core %d: FP ERR, CW: 0x%04x, SW: 0x%04x, MXCSR 0x%08x\n", core_id(),
186                fpcw, fpsw, mxcsr);
187         printk("Core %d: The following faults are unmasked:\n", core_id());
188         if (fpsw & ~fpcw & FP_EXCP_IE) {
189                 printk("\tInvalid Operation: ");
190                 if (fpsw & FP_SW_SF) {
191                         if (fpsw & FP_SW_C1)
192                                 printk("Stack overflow\n");
193                         else
194                                 printk("Stack underflow\n");
195                 } else {
196                         printk("invalid arithmetic operand\n");
197                 }
198         }
199         if (fpsw & ~fpcw & FP_EXCP_DE)
200                 printk("\tDenormalized operand\n");
201         if (fpsw & ~fpcw & FP_EXCP_ZE)
202                 printk("\tDivide by zero\n");
203         if (fpsw & ~fpcw & FP_EXCP_OE)
204                 printk("\tNumeric Overflow\n");
205         if (fpsw & ~fpcw & FP_EXCP_UE)
206                 printk("\tNumeric Underflow\n");
207         if (fpsw & ~fpcw & FP_EXCP_PE)
208                 printk("\tInexact result (precision)\n");
209         printk("Killing the process.\n");
210         enable_irq();
211         proc_destroy(current);
212 }
213
214 void backtrace_kframe(struct hw_trapframe *hw_tf)
215 {
216         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
217         pcpui->__lock_checking_enabled--;
218         printk("\nBacktrace of faulting kernel context on Core %d:\n", core_id());
219         backtrace_frame(x86_get_hwtf_pc(hw_tf), x86_get_hwtf_fp(hw_tf));
220         pcpui->__lock_checking_enabled++;
221 }
222
223 static bool __handle_page_fault(struct hw_trapframe *hw_tf, unsigned long *aux)
224 {
225         uintptr_t fault_va = rcr2();
226         int prot = hw_tf->tf_err & PF_ERROR_WRITE ? PROT_WRITE : PROT_READ;
227         int err;
228
229         /* TODO - handle kernel page faults */
230         if ((hw_tf->tf_cs & 3) == 0) {
231                 print_trapframe(hw_tf);
232                 backtrace_kframe(hw_tf);
233                 panic("Page Fault in the Kernel at %p!", fault_va);
234                 /* if we want to do something like kill a process or other code, be
235                  * aware we are in a sort of irq-like context, meaning the main kernel
236                  * code we 'interrupted' could be holding locks - even irqsave locks. */
237         }
238         /* safe to reenable after rcr2 */
239         enable_irq();
240         if ((err = handle_page_fault(current, fault_va, prot))) {
241                 if (err == -EAGAIN)
242                         hw_tf->tf_err |= PF_VMR_BACKED;
243                 *aux = fault_va;
244                 return FALSE;
245                 /* useful debugging */
246                 printk("[%08x] user %s fault va %p ip %p on core %d with err %d\n",
247                        current->pid, prot & PROT_READ ? "READ" : "WRITE", fault_va,
248                        hw_tf->tf_rip, core_id(), err);
249                 print_trapframe(hw_tf);
250                 /* Turn this on to help debug bad function pointers */
251 #ifdef CONFIG_X86_64
252                 printd("rsp %p\n\t 0(rsp): %p\n\t 8(rsp): %p\n\t 16(rsp): %p\n"
253                        "\t24(rsp): %p\n", hw_tf->tf_rsp,
254                        *(uintptr_t*)(hw_tf->tf_rsp +  0),
255                        *(uintptr_t*)(hw_tf->tf_rsp +  8),
256                        *(uintptr_t*)(hw_tf->tf_rsp + 16),
257                        *(uintptr_t*)(hw_tf->tf_rsp + 24));
258 #else
259                 printd("esp %p\n\t 0(esp): %p\n\t 4(esp): %p\n\t 8(esp): %p\n"
260                        "\t12(esp): %p\n", hw_tf->tf_esp,
261                        *(uintptr_t*)(hw_tf->tf_esp +  0),
262                        *(uintptr_t*)(hw_tf->tf_esp +  4),
263                        *(uintptr_t*)(hw_tf->tf_esp +  8),
264                        *(uintptr_t*)(hw_tf->tf_esp + 12));
265 #endif
266         }
267         return TRUE;
268 }
269
270 /* Certain traps want IRQs enabled, such as the syscall.  Others can't handle
271  * it, like the page fault handler.  Turn them on on a case-by-case basis. */
272 static void trap_dispatch(struct hw_trapframe *hw_tf)
273 {
274         struct per_cpu_info *pcpui;
275         bool handled = TRUE;
276         unsigned long aux = 0;
277         // Handle processor exceptions.
278         switch(hw_tf->tf_trapno) {
279                 case T_NMI:
280                         /* Temporarily disable deadlock detection when we print.  We could
281                          * deadlock if we were printing when we NMIed. */
282                         pcpui = &per_cpu_info[core_id()];
283                         pcpui->__lock_checking_enabled--;
284                         /* This is a bit hacky, but we don't have a decent API yet */
285                         extern bool mon_verbose_trace;
286                         if (mon_verbose_trace) {
287                                 print_trapframe(hw_tf);
288                                 backtrace_kframe(hw_tf);
289                         }
290                         char *fn_name = get_fn_name(x86_get_ip_hw(hw_tf));
291                         printk("Core %d is at %p (%s)\n", core_id(), x86_get_ip_hw(hw_tf),
292                                fn_name);
293                         kfree(fn_name);
294                         print_kmsgs(core_id());
295                         pcpui->__lock_checking_enabled++;
296                         break;
297                 case T_BRKPT:
298                         enable_irq();
299                         monitor(hw_tf);
300                         break;
301                 case T_ILLOP:
302                 {
303                         /* TODO: this can PF if there is a concurrent unmap/PM removal. */
304                         uintptr_t ip = x86_get_ip_hw(hw_tf);
305                         pcpui = &per_cpu_info[core_id()];
306                         pcpui->__lock_checking_enabled--;               /* for print debugging */
307                         /* We will muck with the actual TF.  If we're dealing with
308                          * userspace, we need to make sure we edit the actual TF that will
309                          * get restarted (pcpui), and not the TF on the kstack (which aren't
310                          * the same).  See set_current_ctx() for more info. */
311                         if (!in_kernel(hw_tf))
312                                 hw_tf = &pcpui->cur_ctx->tf.hw_tf;
313                         printd("bad opcode, eip: %p, next 3 bytes: %x %x %x\n", ip, 
314                                *(uint8_t*)(ip + 0), 
315                                *(uint8_t*)(ip + 1), 
316                                *(uint8_t*)(ip + 2)); 
317                         /* rdtscp: 0f 01 f9 */
318                         if (*(uint8_t*)(ip + 0) == 0x0f, 
319                             *(uint8_t*)(ip + 1) == 0x01, 
320                             *(uint8_t*)(ip + 2) == 0xf9) {
321                                 x86_fake_rdtscp(hw_tf);
322                                 pcpui->__lock_checking_enabled++;       /* for print debugging */
323                                 return;
324                         }
325                         enable_irq();
326                         monitor(hw_tf);
327                         pcpui->__lock_checking_enabled++;               /* for print debugging */
328                         break;
329                 }
330                 case T_PGFLT:
331                         handled = __handle_page_fault(hw_tf, &aux);
332                         break;
333                 case T_FPERR:
334                         handle_fperr(hw_tf);
335                         break;
336                 case T_SYSCALL:
337                         enable_irq();
338                         // check for userspace, for now
339                         assert(hw_tf->tf_cs != GD_KT);
340                         /* Set up and run the async calls */
341                         /* TODO: this is using the wrong reg1 for traps for 32 bit */
342                         prep_syscalls(current,
343                                       (struct syscall*)x86_get_systrap_arg0(hw_tf),
344                                                   (unsigned int)x86_get_systrap_arg1(hw_tf));
345                         break;
346                 default:
347                         if (hw_tf->tf_cs == GD_KT) {
348                                 print_trapframe(hw_tf);
349                                 panic("Damn Damn!  Unhandled trap in the kernel!");
350                         } else {
351                                 handled = FALSE;
352                         }
353         }
354         if (!handled)
355                 reflect_unhandled_trap(hw_tf->tf_trapno, hw_tf->tf_err, aux);
356 }
357
358 /* Helper.  For now, this copies out the TF to pcpui.  Eventually, we should
359  * consider doing this in trapentry.S
360  *
361  * TODO: consider having this return the tf used, so we can set tf in trap and
362  * irq handlers to edit the TF that will get restarted.  Right now, the kernel
363  * uses and restarts tf, but userspace restarts the old pcpui tf.  It is
364  * tempting to do this, but note that tf stays on the stack of the kthread,
365  * while pcpui->cur_ctx is for the core we trapped in on.  Meaning if we ever
366  * block, suddenly cur_ctx is pointing to some old clobbered state that was
367  * already returned to and can't be trusted.  Meanwhile tf can always be trusted
368  * (like with an in_kernel() check).  The only types of traps from the user that
369  * can be expected to have editable trapframes are ones that don't block. */
370 static void set_current_ctx_hw(struct per_cpu_info *pcpui,
371                                struct hw_trapframe *hw_tf)
372 {
373         assert(!irq_is_enabled());
374         assert(!pcpui->cur_ctx);
375         pcpui->actual_ctx.type = ROS_HW_CTX;
376         pcpui->actual_ctx.tf.hw_tf = *hw_tf;
377         pcpui->cur_ctx = &pcpui->actual_ctx;
378 }
379
380 static void set_current_ctx_sw(struct per_cpu_info *pcpui,
381                                struct sw_trapframe *sw_tf)
382 {
383         assert(!irq_is_enabled());
384         assert(!pcpui->cur_ctx);
385         pcpui->actual_ctx.type = ROS_SW_CTX;
386         pcpui->actual_ctx.tf.sw_tf = *sw_tf;
387         pcpui->cur_ctx = &pcpui->actual_ctx;
388 }
389
390 /* If the interrupt interrupted a halt, we advance past it.  Made to work with
391  * x86's custom cpu_halt() in arch/arch.h.  Note this nearly never gets called.
392  * I needed to insert exactly one 'nop' in cpu_halt() (that isn't there now) to
393  * get the interrupt to trip on the hlt, o/w the hlt will execute before the
394  * interrupt arrives (even with a pending interrupt that should hit right after
395  * an interrupt_enable (sti)).  This was on the i7. */
396 static void abort_halt(struct hw_trapframe *hw_tf)
397 {
398         /* Don't care about user TFs.  Incidentally, dereferencing user EIPs is
399          * reading userspace memory, which can be dangerous.  It can page fault,
400          * like immediately after a fork (which doesn't populate the pages). */
401         if (!in_kernel(hw_tf))
402                 return;
403         /* the halt instruction in is 0xf4, and it's size is 1 byte */
404         if (*(uint8_t*)x86_get_ip_hw(hw_tf) == 0xf4)
405                 x86_advance_ip(hw_tf, 1);
406 }
407
408 void trap(struct hw_trapframe *hw_tf)
409 {
410         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
411         /* Copy out the TF for now */
412         if (!in_kernel(hw_tf))
413                 set_current_ctx_hw(pcpui, hw_tf);
414         else
415                 inc_ktrap_depth(pcpui);
416
417         printd("Incoming TRAP %d on core %d, TF at %p\n", hw_tf->tf_trapno,
418                core_id(), hw_tf);
419         if ((hw_tf->tf_cs & ~3) != GD_UT && (hw_tf->tf_cs & ~3) != GD_KT) {
420                 print_trapframe(hw_tf);
421                 panic("Trapframe with invalid CS!");
422         }
423         trap_dispatch(hw_tf);
424         /* Return to the current process, which should be runnable.  If we're the
425          * kernel, we should just return naturally.  Note that current and tf need
426          * to still be okay (might not be after blocking) */
427         if (in_kernel(hw_tf)) {
428                 dec_ktrap_depth(pcpui);
429                 return;
430         }
431         proc_restartcore();
432         assert(0);
433 }
434
435 /* Tells us if an interrupt (trap_nr) came from the PIC or not */
436 static bool irq_from_pic(uint32_t trap_nr)
437 {
438         /* The 16 IRQs within the range [PIC1_OFFSET, PIC1_OFFSET + 15] came from
439          * the PIC.  [32-47] */
440         if (trap_nr < PIC1_OFFSET)
441                 return FALSE;
442         if (trap_nr > PIC1_OFFSET + 15)
443                 return FALSE;
444         return TRUE;
445 }
446
447 /* Helper: returns TRUE if the irq is spurious.  Pass in the trap_nr, not the
448  * IRQ number (trap_nr = PIC_OFFSET + irq) */
449 static bool check_spurious_irq(uint32_t trap_nr)
450 {
451 #ifndef CONFIG_ENABLE_MPTABLES          /* TODO: our proxy for using the PIC */
452         /* the PIC may send spurious irqs via one of the chips irq 7.  if the isr
453          * doesn't show that irq, then it was spurious, and we don't send an eoi.
454          * Check out http://wiki.osdev.org/8259_PIC#Spurious_IRQs */
455         if ((trap_nr == PIC1_SPURIOUS) && !(pic_get_isr() & (1 << 7))) {
456                 printd("Spurious PIC1 irq!\n"); /* want to know if this happens */
457                 return TRUE;
458         }
459         if ((trap_nr == PIC2_SPURIOUS) && !(pic_get_isr() & (1 << 15))) {
460                 printd("Spurious PIC2 irq!\n"); /* want to know if this happens */
461                 /* for the cascaded PIC, we *do* need to send an EOI to the master's
462                  * cascade irq (2). */
463                 pic_send_eoi(2);
464                 return TRUE;
465         }
466         /* At this point, we know the PIC didn't send a spurious IRQ */
467         if (irq_from_pic(trap_nr))
468                 return FALSE;
469 #endif
470         /* Either way (with or without a PIC), we need to check the LAPIC.
471          * FYI: lapic_spurious is 255 on qemu and 15 on the nehalem..  We actually
472          * can set bits 4-7, and P6s have 0-3 hardwired to 0.  YMMV.
473          *
474          * The SDM recommends not using the spurious vector for any other IRQs (LVT
475          * or IOAPIC RTE), since the handlers don't send an EOI.  However, our check
476          * here allows us to use the vector since we can tell the diff btw a
477          * spurious and a real IRQ. */
478         uint8_t lapic_spurious = read_mmreg32(LAPIC_SPURIOUS) & 0xff;
479         /* Note the lapic's vectors are not shifted by an offset. */
480         if ((trap_nr == lapic_spurious) && !lapic_get_isr_bit(lapic_spurious)) {
481                 printk("Spurious LAPIC irq %d, core %d!\n", lapic_spurious, core_id());
482                 lapic_print_isr();
483                 return TRUE;
484         }
485         return FALSE;
486 }
487
488 /* Helper, sends an end-of-interrupt for the trap_nr (not HW IRQ number). */
489 static void send_eoi(uint32_t trap_nr)
490 {
491 #ifndef CONFIG_ENABLE_MPTABLES          /* TODO: our proxy for using the PIC */
492         /* WARNING: this will break if the LAPIC requests vectors that overlap with
493          * the PIC's range. */
494         if (irq_from_pic(trap_nr))
495                 pic_send_eoi(trap_nr - PIC1_OFFSET);
496         else
497                 lapic_send_eoi();
498 #else
499         lapic_send_eoi();
500 #endif
501 }
502
503 /* Note IRQs are disabled unless explicitly turned on.
504  *
505  * In general, we should only get trapno's >= PIC1_OFFSET (32).  Anything else
506  * should be a trap.  Even if we don't use the PIC, that should be the standard.
507  * It is possible to get a spurious LAPIC IRQ with vector 15 (or similar), but
508  * the spurious check should catch that.
509  *
510  * Note that from hardware's perspective (PIC, etc), IRQs start from 0, but they
511  * are all mapped up at PIC1_OFFSET for the cpu / irq_handler. */
512 void handle_irq(struct hw_trapframe *hw_tf)
513 {
514         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
515         struct irq_handler *irq_h;
516         /* Copy out the TF for now */
517         if (!in_kernel(hw_tf))
518                 set_current_ctx_hw(pcpui, hw_tf);
519         inc_irq_depth(pcpui);
520         /* Coupled with cpu_halt() and smp_idle() */
521         abort_halt(hw_tf);
522         //if (core_id())
523         if (hw_tf->tf_trapno != LAPIC_TIMER_DEFAULT_VECTOR)     /* timer irq */
524         if (hw_tf->tf_trapno != 255) /* kmsg */
525         if (hw_tf->tf_trapno != 36)     /* serial */
526                 printd("Incoming IRQ, ISR: %d on core %d\n", hw_tf->tf_trapno,
527                        core_id());
528         if (check_spurious_irq(hw_tf->tf_trapno))
529                 goto out_no_eoi;
530         /* TODO: RCU read lock */
531         irq_h = irq_handlers[hw_tf->tf_trapno];
532         while (irq_h) {
533                 irq_h->isr(hw_tf, irq_h->data);
534                 irq_h = irq_h->next;
535         }
536
537         //lapic_print_isr();
538         //printk("LAPIC LINT0: %p\n", read_mmreg32(LAPIC_LVT_LINT0));
539         //printk("COM1, IIR %p\n", inb(0x3f8 + 2));
540         irq_h = irq_handlers[4 + 32];
541         while (irq_h) {
542                 irq_h->isr(hw_tf, irq_h->data);
543                 irq_h = irq_h->next;
544         }
545
546         // if we're a general purpose IPI function call, down the cpu_list
547         extern handler_wrapper_t handler_wrappers[NUM_HANDLER_WRAPPERS];
548         if ((I_SMP_CALL0 <= hw_tf->tf_trapno) &&
549             (hw_tf->tf_trapno <= I_SMP_CALL_LAST))
550                 down_checklist(handler_wrappers[hw_tf->tf_trapno & 0x0f].cpu_list);
551         /* Keep in sync with ipi_is_pending */
552         send_eoi(hw_tf->tf_trapno);
553         /* Fall-through */
554 out_no_eoi:
555         dec_irq_depth(pcpui);
556         /* Return to the current process, which should be runnable.  If we're the
557          * kernel, we should just return naturally.  Note that current and tf need
558          * to still be okay (might not be after blocking) */
559         if (in_kernel(hw_tf))
560                 return;
561         proc_restartcore();
562         assert(0);
563 }
564
565 void register_raw_irq(unsigned int vector, isr_t handler, void *data)
566 {
567         struct irq_handler *irq_h;
568         irq_h = kmalloc(sizeof(struct irq_handler), 0);
569         assert(irq_h);
570         spin_lock_irqsave(&irq_handler_wlock);
571         irq_h->isr = handler;
572         irq_h->data = data;
573         irq_h->next = irq_handlers[vector];
574         wmb();  /* make sure irq_h is done before publishing to readers */
575         irq_handlers[vector] = irq_h;
576         spin_unlock_irqsave(&irq_handler_wlock);
577 }
578
579 void unregister_raw_irq(unsigned int vector, isr_t handler, void *data)
580 {
581         /* TODO: RCU */
582         printk("Unregistering not supported\n");
583 }
584
585 /* The devno is arbitrary data. Normally, however, it will be a
586  * PCI type-bus-dev.func. It is required for ioapics.
587  */
588 int register_dev_irq(int irq, isr_t handler, void *irq_arg, uint32_t tbdf)
589 {
590         register_raw_irq(KERNEL_IRQ_OFFSET + irq, handler, irq_arg);
591
592         /* TODO: whenever we sort out the ACPI/IOAPIC business, we'll probably want
593          * a helper to reroute an irq? */
594 #ifdef CONFIG_ENABLE_MPTABLES
595         /* TODO: this should be for any IOAPIC EOI, not just MPTABLES */
596         /* Just sending to core 0 for now */
597         printk("ROUTING irq %d to core 0!\n", irq);
598         intrenable(irq, handler, irq_arg, tbdf);
599 #else
600         pic_unmask_irq(irq);
601         unmask_lapic_lvt(LAPIC_LVT_LINT0);
602         enable_irq();
603 #endif
604         return 0;
605 }
606
607 /* It's a moderate pain in the ass to put these in bit-specific files (header
608  * hell with the set_current_ helpers) */
609 #ifdef CONFIG_X86_64
610 void sysenter_callwrapper(struct syscall *sysc, unsigned long count,
611                           struct sw_trapframe *sw_tf)
612 {
613         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
614         set_current_ctx_sw(pcpui, sw_tf);
615         /* Once we've set_current_ctx, we can enable interrupts.  This used to be
616          * mandatory (we had immediate KMSGs that would muck with cur_ctx).  Now it
617          * should only help for sanity/debugging. */
618         enable_irq();
619         /* Set up and run the async calls */
620         prep_syscalls(current, sysc, count);
621         /* If you use pcpui again, reread it, since you might have migrated */
622         proc_restartcore();
623 }
624
625 #else
626
627 /* This is called from sysenter's asm, with the tf on the kernel stack. */
628 /* TODO: use a sw_tf for sysenter */
629 void sysenter_callwrapper(struct hw_trapframe *hw_tf)
630 {
631         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
632         assert(!in_kernel(hw_tf));
633         set_current_ctx_hw(pcpui, hw_tf);
634         /* Once we've set_current_ctx, we can enable interrupts.  This used to be
635          * mandatory (we had immediate KMSGs that would muck with cur_ctx).  Now it
636          * should only help for sanity/debugging. */
637         enable_irq();
638
639         /* Set up and run the async calls */
640         prep_syscalls(current,
641                                   (struct syscall*)x86_get_sysenter_arg0(hw_tf),
642                                   (unsigned int)x86_get_sysenter_arg1(hw_tf));
643         /* If you use pcpui again, reread it, since you might have migrated */
644         proc_restartcore();
645 }
646 #endif
647
648 /* Declared in x86/arch.h */
649 void send_ipi(uint32_t os_coreid, uint8_t vector)
650 {
651         int hw_coreid = get_hw_coreid(os_coreid);
652         if (hw_coreid == -1) {
653                 panic("Unmapped OS coreid (OS %d)!\n", os_coreid);
654                 return;
655         }
656         __send_ipi(hw_coreid, vector);
657 }