Changes ARCH i686 -> x86 (XCC)
[akaros.git] / kern / arch / x86 / trap.c
1 #ifdef __SHARC__
2 #pragma nosharc
3 #define SINIT(x) x
4 #endif
5
6 #include <arch/mmu.h>
7 #include <arch/x86.h>
8 #include <arch/arch.h>
9 #include <arch/console.h>
10 #include <arch/apic.h>
11 #include <ros/common.h>
12 #include <smp.h>
13 #include <assert.h>
14 #include <pmap.h>
15 #include <trap.h>
16 #include <monitor.h>
17 #include <process.h>
18 #include <mm.h>
19 #include <stdio.h>
20 #include <slab.h>
21 #include <syscall.h>
22 #include <kdebug.h>
23 #include <kmalloc.h>
24
25 taskstate_t RO ts;
26
27 /* Interrupt descriptor table.  (Must be built at run time because
28  * shifted function addresses can't be represented in relocation records.)
29  */
30 // Aligned on an 8 byte boundary (SDM V3A 5-13)
31 gatedesc_t __attribute__ ((aligned (8))) (RO idt)[256] = { { 0 } };
32 pseudodesc_t RO idt_pd = {
33         sizeof(idt) - 1, (uint32_t) idt
34 };
35
36 /* global handler table, used by core0 (for now).  allows the registration
37  * of functions to be called when servicing an interrupt.  other cores
38  * can set up their own later.
39  */
40 #ifdef __IVY__
41 #pragma cilnoremove("iht_lock")
42 #endif
43 spinlock_t iht_lock;
44 handler_t TP(TV(t)) LCKD(&iht_lock) (RO interrupt_handlers)[NUM_INTERRUPT_HANDLERS];
45
46 static const char *NTS trapname(int trapno)
47 {
48     // zra: excnames is SREADONLY because Ivy doesn't trust const
49         static const char *NT const (RO excnames)[] = {
50                 "Divide error",
51                 "Debug",
52                 "Non-Maskable Interrupt",
53                 "Breakpoint",
54                 "Overflow",
55                 "BOUND Range Exceeded",
56                 "Invalid Opcode",
57                 "Device Not Available",
58                 "Double Fault",
59                 "Coprocessor Segment Overrun",
60                 "Invalid TSS",
61                 "Segment Not Present",
62                 "Stack Fault",
63                 "General Protection",
64                 "Page Fault",
65                 "(unknown trap)",
66                 "x87 FPU Floating-Point Error",
67                 "Alignment Check",
68                 "Machine-Check",
69                 "SIMD Floating-Point Exception"
70         };
71
72         if (trapno < sizeof(excnames)/sizeof(excnames[0]))
73                 return excnames[trapno];
74         if (trapno == T_SYSCALL)
75                 return "System call";
76         return "(unknown trap)";
77 }
78
79 /* Set stacktop for the current core to be the stack the kernel will start on
80  * when trapping/interrupting from userspace.  Don't use this til after
81  * smp_percpu_init().  We can probably get the TSS by reading the task register
82  * and then the GDT.  Still, it's a pain. */
83 void set_stack_top(uintptr_t stacktop)
84 {
85         struct per_cpu_info *pcpu = &per_cpu_info[core_id()];
86         /* No need to reload the task register, this takes effect immediately */
87         pcpu->tss->ts_esp0 = stacktop;
88         /* Also need to make sure sysenters come in correctly */
89         write_msr(MSR_IA32_SYSENTER_ESP, stacktop);
90 }
91
92 /* Note the check implies we only are on a one page stack (or the first page) */
93 uintptr_t get_stack_top(void)
94 {
95         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
96         uintptr_t stacktop;
97         /* so we can check this in interrupt handlers (before smp_boot()) */
98         if (!pcpui->tss)
99                 return ROUNDUP(read_esp(), PGSIZE);
100         stacktop = pcpui->tss->ts_esp0;
101         if (stacktop != ROUNDUP(read_esp(), PGSIZE))
102                 panic("Bad stacktop: %p esp one is %p\n", stacktop,
103                       ROUNDUP(read_esp(), PGSIZE));
104         return stacktop;
105 }
106
107 /* Starts running the current TF, just using ret. */
108 void pop_kernel_ctx(struct kernel_ctx *ctx)
109 {
110         asm volatile ("movl %1,%%esp;           " /* move to future stack */
111                       "pushl %2;                " /* push cs */
112                       "movl %0,%%esp;           " /* move to TF */
113                       "addl $0x20,%%esp;        " /* move to tf_gs slot */
114                       "movl %1,(%%esp);         " /* write future esp */
115                       "subl $0x20,%%esp;        " /* move back to tf start */
116                       "popal;                   " /* restore regs */
117                       "popl %%esp;              " /* set stack ptr */
118                       "subl $0x4,%%esp;         " /* jump down past CS */
119                       "ret                      " /* return to the EIP */
120                       :
121                       : "g"(&ctx->hw_tf), "r"(ctx->hw_tf.tf_esp),
122                         "r"(ctx->hw_tf.tf_eip)
123                       : "memory");
124         panic("ret failed");                            /* mostly to placate your mom */
125 }
126
127 /* Sends a non-maskable interrupt; the handler will print a trapframe. */
128 void send_nmi(uint32_t os_coreid)
129 {
130         /* NMI / IPI for x86 are limited to 8 bits */
131         uint8_t hw_core = (uint8_t)get_hw_coreid(os_coreid);
132         __send_nmi(hw_core);
133 }
134
135 void idt_init(void)
136 {
137         extern segdesc_t (RO gdt)[];
138
139         // This table is made in trapentry.S by each macro in that file.
140         // It is layed out such that the ith entry is the ith's traphandler's
141         // (uint32_t) trap addr, then (uint32_t) trap number
142         struct trapinfo { uint32_t trapaddr; uint32_t trapnumber; };
143         extern struct trapinfo (BND(__this,trap_tbl_end) RO trap_tbl)[];
144         extern struct trapinfo (SNT RO trap_tbl_end)[];
145         int i, trap_tbl_size = trap_tbl_end - trap_tbl;
146         extern void ISR_default(void);
147
148         // set all to default, to catch everything
149         for(i = 0; i < 256; i++)
150                 ROSETGATE(idt[i], 0, GD_KT, &ISR_default, 0);
151
152         // set all entries that have real trap handlers
153         // we need to stop short of the last one, since the last is the default
154         // handler with a fake interrupt number (500) that is out of bounds of
155         // the idt[]
156         // if we set these to trap gates, be sure to handle the IRQs separately
157         // and we might need to break our pretty tables
158         for(i = 0; i < trap_tbl_size - 1; i++)
159                 ROSETGATE(idt[trap_tbl[i].trapnumber], 0, GD_KT, trap_tbl[i].trapaddr, 0);
160
161         // turn on syscall handling and other user-accessible ints
162         // DPL 3 means this can be triggered by the int instruction
163         // STS_TG32 sets the IDT type to a Interrupt Gate (interrupts disabled)
164         idt[T_SYSCALL].gd_dpl = SINIT(3);
165         idt[T_SYSCALL].gd_type = SINIT(STS_IG32);
166         idt[T_BRKPT].gd_dpl = SINIT(3);
167
168         /* Setup a TSS so that we get the right stack when we trap to the kernel. */
169         ts.ts_esp0 = (uintptr_t)bootstacktop;
170         ts.ts_ss0 = SINIT(GD_KD);
171 #ifdef CONFIG_KTHREAD_POISON
172         /* TODO: KTHR-STACK */
173         uintptr_t *poison = (uintptr_t*)ROUNDDOWN(bootstacktop - 1, PGSIZE);
174         *poison = 0xdeadbeef;
175 #endif /* CONFIG_KTHREAD_POISON */
176
177         // Initialize the TSS field of the gdt.
178         SEG16ROINIT(gdt[GD_TSS >> 3],STS_T32A, (uint32_t)(&ts),sizeof(taskstate_t),0);
179         //gdt[GD_TSS >> 3] = (segdesc_t)SEG16(STS_T32A, (uint32_t) (&ts),
180         //                                 sizeof(taskstate_t), 0);
181         gdt[GD_TSS >> 3].sd_s = SINIT(0);
182
183         // Load the TSS
184         ltr(GD_TSS);
185
186         // Load the IDT
187         asm volatile("lidt idt_pd");
188
189         // This will go away when we start using the IOAPIC properly
190         pic_remap();
191         // set LINT0 to receive ExtINTs (KVM's default).  At reset they are 0x1000.
192         write_mmreg32(LAPIC_LVT_LINT0, 0x700);
193         // mask it to shut it up for now
194         mask_lapic_lvt(LAPIC_LVT_LINT0);
195         // and turn it on
196         lapic_enable();
197         /* register the generic timer_interrupt() handler for the per-core timers */
198         register_interrupt_handler(interrupt_handlers, LAPIC_TIMER_DEFAULT_VECTOR,
199                                    timer_interrupt, NULL);
200         /* register the kernel message handler */
201         register_interrupt_handler(interrupt_handlers, I_KERNEL_MSG,
202                                    handle_kmsg_ipi, NULL);
203 }
204
205 static void print_regs(push_regs_t *regs)
206 {
207         cprintf("  edi  0x%08x\n", regs->reg_edi);
208         cprintf("  esi  0x%08x\n", regs->reg_esi);
209         cprintf("  ebp  0x%08x\n", regs->reg_ebp);
210         cprintf("  oesp 0x%08x\n", regs->reg_oesp);
211         cprintf("  ebx  0x%08x\n", regs->reg_ebx);
212         cprintf("  edx  0x%08x\n", regs->reg_edx);
213         cprintf("  ecx  0x%08x\n", regs->reg_ecx);
214         cprintf("  eax  0x%08x\n", regs->reg_eax);
215 }
216
217 void print_trapframe(struct hw_trapframe *hw_tf)
218 {
219         static spinlock_t ptf_lock = SPINLOCK_INITIALIZER_IRQSAVE;
220
221         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
222         /* This is only called in debug scenarios, and often when the kernel trapped
223          * and needs to tell us about it.  Disable the lock checker so it doesn't go
224          * nuts when we print/panic */
225         pcpui->__lock_depth_disabled++;
226         spin_lock_irqsave(&ptf_lock);
227         printk("TRAP frame at %p on core %d\n", hw_tf, core_id());
228         print_regs(&hw_tf->tf_regs);
229         printk("  gs   0x----%04x\n", hw_tf->tf_gs);
230         printk("  fs   0x----%04x\n", hw_tf->tf_fs);
231         printk("  es   0x----%04x\n", hw_tf->tf_es);
232         printk("  ds   0x----%04x\n", hw_tf->tf_ds);
233         printk("  trap 0x%08x %s\n",  hw_tf->tf_trapno, trapname(hw_tf->tf_trapno));
234         printk("  err  0x%08x\n",     hw_tf->tf_err);
235         printk("  eip  0x%08x\n",     hw_tf->tf_eip);
236         printk("  cs   0x----%04x\n", hw_tf->tf_cs);
237         printk("  flag 0x%08x\n",     hw_tf->tf_eflags);
238         /* Prevents us from thinking these mean something for nested interrupts. */
239         if (hw_tf->tf_cs != GD_KT) {
240                 printk("  esp  0x%08x\n",     hw_tf->tf_esp);
241                 printk("  ss   0x----%04x\n", hw_tf->tf_ss);
242         }
243         spin_unlock_irqsave(&ptf_lock);
244         pcpui->__lock_depth_disabled--;
245 }
246
247 static void fake_rdtscp(struct hw_trapframe *hw_tf)
248 {
249         uint64_t tsc_time = read_tsc();
250         hw_tf->tf_eip += 3;
251         hw_tf->tf_regs.reg_eax = tsc_time & 0xffffffff;
252         hw_tf->tf_regs.reg_edx = tsc_time >> 32;
253         hw_tf->tf_regs.reg_ecx = core_id();
254 }
255
256 static void handle_fperr(struct hw_trapframe *hw_tf)
257 {
258         uint16_t fpcw, fpsw;
259         uint32_t mxcsr;
260         asm volatile ("fnstcw %0" : "=m"(fpcw));
261         asm volatile ("fnstsw %0" : "=m"(fpsw));
262         asm volatile ("stmxcsr %0" : "=m"(mxcsr));
263         print_trapframe(hw_tf);
264         printk("Core %d: FP ERR, CW: 0x%04x, SW: 0x%04x, MXCSR 0x%08x\n", core_id(),
265                fpcw, fpsw, mxcsr);
266         printk("Core %d: The following faults are unmasked:\n", core_id());
267         if (fpsw & ~fpcw & FP_EXCP_IE) {
268                 printk("\tInvalid Operation: ");
269                 if (fpsw & FP_SW_SF) {
270                         if (fpsw & FP_SW_C1)
271                                 printk("Stack overflow\n");
272                         else
273                                 printk("Stack underflow\n");
274                 } else {
275                         printk("invalid arithmetic operand\n");
276                 }
277         }
278         if (fpsw & ~fpcw & FP_EXCP_DE)
279                 printk("\tDenormalized operand\n");
280         if (fpsw & ~fpcw & FP_EXCP_ZE)
281                 printk("\tDivide by zero\n");
282         if (fpsw & ~fpcw & FP_EXCP_OE)
283                 printk("\tNumeric Overflow\n");
284         if (fpsw & ~fpcw & FP_EXCP_UE)
285                 printk("\tNumeric Underflow\n");
286         if (fpsw & ~fpcw & FP_EXCP_PE)
287                 printk("\tInexact result (precision)\n");
288         printk("Killing the process.\n");
289         enable_irq();
290         proc_destroy(current);
291 }
292
293 /* Certain traps want IRQs enabled, such as the syscall.  Others can't handle
294  * it, like the page fault handler.  Turn them on on a case-by-case basis. */
295 static void trap_dispatch(struct hw_trapframe *hw_tf)
296 {
297         struct per_cpu_info *pcpui;
298         // Handle processor exceptions.
299         switch(hw_tf->tf_trapno) {
300                 case T_NMI:
301                         /* Temporarily disable deadlock detection when we print.  We could
302                          * deadlock if we were printing when we NMIed. */
303                         pcpui = &per_cpu_info[core_id()];
304                         pcpui->__lock_depth_disabled++;
305                         print_trapframe(hw_tf);
306                         char *fn_name = get_fn_name(hw_tf->tf_eip);
307                         printk("Core %d is at %p (%s)\n", core_id(), hw_tf->tf_eip,
308                                fn_name);
309                         kfree(fn_name);
310                         print_kmsgs(core_id());
311                         pcpui->__lock_depth_disabled--;
312                         break;
313                 case T_BRKPT:
314                         enable_irq();
315                         monitor(hw_tf);
316                         break;
317                 case T_ILLOP:
318                         pcpui = &per_cpu_info[core_id()];
319                         pcpui->__lock_depth_disabled++;         /* for print debugging */
320                         /* We will muck with the actual TF.  If we're dealing with
321                          * userspace, we need to make sure we edit the actual TF that will
322                          * get restarted (pcpui), and not the TF on the kstack (which aren't
323                          * the same).  See set_current_ctx() for more info. */
324                         if (!in_kernel(hw_tf))
325                                 hw_tf = &pcpui->cur_ctx->tf.hw_tf;
326                         printd("bad opcode, eip: %p, next 3 bytes: %x %x %x\n",
327                                hw_tf->tf_eip, 
328                                *(uint8_t*)(hw_tf->tf_eip + 0), 
329                                *(uint8_t*)(hw_tf->tf_eip + 1), 
330                                *(uint8_t*)(hw_tf->tf_eip + 2)); 
331                         /* rdtscp: 0f 01 f9 */
332                         if (*(uint8_t*)(hw_tf->tf_eip + 0) == 0x0f, 
333                             *(uint8_t*)(hw_tf->tf_eip + 1) == 0x01, 
334                             *(uint8_t*)(hw_tf->tf_eip + 2) == 0xf9) {
335                                 fake_rdtscp(hw_tf);
336                                 pcpui->__lock_depth_disabled--; /* for print debugging */
337                                 return;
338                         }
339                         enable_irq();
340                         monitor(hw_tf);
341                         pcpui->__lock_depth_disabled--;         /* for print debugging */
342                         break;
343                 case T_PGFLT:
344                         page_fault_handler(hw_tf);
345                         break;
346                 case T_FPERR:
347                         handle_fperr(hw_tf);
348                         break;
349                 case T_SYSCALL:
350                         enable_irq();
351                         // check for userspace, for now
352                         assert(hw_tf->tf_cs != GD_KT);
353                         /* Set up and run the async calls */
354                         prep_syscalls(current, (struct syscall*)hw_tf->tf_regs.reg_eax,
355                                       hw_tf->tf_regs.reg_edx);
356                         break;
357                 default:
358                         // Unexpected trap: The user process or the kernel has a bug.
359                         print_trapframe(hw_tf);
360                         if (hw_tf->tf_cs == GD_KT)
361                                 panic("Damn Damn!  Unhandled trap in the kernel!");
362                         else {
363                                 warn("Unexpected trap from userspace");
364                                 enable_irq();
365                                 proc_destroy(current);
366                         }
367         }
368         return;
369 }
370
371 /* Helper.  For now, this copies out the TF to pcpui.  Eventually, we should
372  * consider doing this in trapentry.S
373  *
374  * TODO: consider having this return the tf used, so we can set tf in trap and
375  * irq handlers to edit the TF that will get restarted.  Right now, the kernel
376  * uses and restarts tf, but userspace restarts the old pcpui tf.  It is
377  * tempting to do this, but note that tf stays on the stack of the kthread,
378  * while pcpui->cur_ctx is for the core we trapped in on.  Meaning if we ever
379  * block, suddenly cur_ctx is pointing to some old clobbered state that was
380  * already returned to and can't be trusted.  Meanwhile tf can always be trusted
381  * (like with an in_kernel() check).  The only types of traps from the user that
382  * can be expected to have editable trapframes are ones that don't block. */
383 static void set_current_ctx_hw(struct per_cpu_info *pcpui,
384                                struct hw_trapframe *hw_tf)
385 {
386         assert(!irq_is_enabled());
387         assert(!pcpui->cur_ctx);
388         pcpui->actual_ctx.type = ROS_HW_CTX;
389         pcpui->actual_ctx.tf.hw_tf = *hw_tf;
390         pcpui->cur_ctx = &pcpui->actual_ctx;
391 }
392
393 static void set_current_ctx_sw(struct per_cpu_info *pcpui,
394                                struct sw_trapframe *sw_tf)
395 {
396         assert(!irq_is_enabled());
397         assert(!pcpui->cur_ctx);
398         pcpui->actual_ctx.type = ROS_SW_CTX;
399         pcpui->actual_ctx.tf.sw_tf = *sw_tf;
400         pcpui->cur_ctx = &pcpui->actual_ctx;
401 }
402
403 /* If the interrupt interrupted a halt, we advance past it.  Made to work with
404  * x86's custom cpu_halt() in arch/arch.h.  Note this nearly never gets called.
405  * I needed to insert exactly one 'nop' in cpu_halt() (that isn't there now) to
406  * get the interrupt to trip on the hlt, o/w the hlt will execute before the
407  * interrupt arrives (even with a pending interrupt that should hit right after
408  * an interrupt_enable (sti)).  This was on the i7. */
409 static void abort_halt(struct hw_trapframe *hw_tf)
410 {
411         /* Don't care about user TFs.  Incidentally, dereferencing user EIPs is
412          * reading userspace memory, which can be dangerous.  It can page fault,
413          * like immediately after a fork (which doesn't populate the pages). */
414         if (!in_kernel(hw_tf))
415                 return;
416         /* the halt instruction in 32 bit is 0xf4, and it's size is 1 byte */
417         if (*(uint8_t*)hw_tf->tf_eip == 0xf4)
418                 hw_tf->tf_eip += 1;
419 }
420
421 void trap(struct hw_trapframe *hw_tf)
422 {
423         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
424         /* Copy out the TF for now */
425         if (!in_kernel(hw_tf))
426                 set_current_ctx_hw(pcpui, hw_tf);
427         else
428                 inc_ktrap_depth(pcpui);
429
430         printd("Incoming TRAP %d on core %d, TF at %p\n", hw_tf->tf_trapno,
431                core_id(), hw_tf);
432         if ((hw_tf->tf_cs & ~3) != GD_UT && (hw_tf->tf_cs & ~3) != GD_KT) {
433                 print_trapframe(hw_tf);
434                 panic("Trapframe with invalid CS!");
435         }
436         trap_dispatch(hw_tf);
437         /* Return to the current process, which should be runnable.  If we're the
438          * kernel, we should just return naturally.  Note that current and tf need
439          * to still be okay (might not be after blocking) */
440         if (in_kernel(hw_tf)) {
441                 dec_ktrap_depth(pcpui);
442                 return;
443         }
444         proc_restartcore();
445         assert(0);
446 }
447
448 /* Tells us if an interrupt (trap_nr) came from the PIC or not */
449 static bool irq_from_pic(uint32_t trap_nr)
450 {
451         /* The 16 IRQs within the range [PIC1_OFFSET, PIC1_OFFSET + 15] came from
452          * the PIC.  [32-47] */
453         if (trap_nr < PIC1_OFFSET)
454                 return FALSE;
455         if (trap_nr > PIC1_OFFSET + 15)
456                 return FALSE;
457         return TRUE;
458 }
459
460 /* Helper: returns TRUE if the irq is spurious.  Pass in the trap_nr, not the
461  * IRQ number (trap_nr = PIC_OFFSET + irq) */
462 static bool check_spurious_irq(uint32_t trap_nr)
463 {
464 #ifndef CONFIG_ENABLE_MPTABLES          /* TODO: our proxy for using the PIC */
465         /* the PIC may send spurious irqs via one of the chips irq 7.  if the isr
466          * doesn't show that irq, then it was spurious, and we don't send an eoi.
467          * Check out http://wiki.osdev.org/8259_PIC#Spurious_IRQs */
468         if ((trap_nr == PIC1_SPURIOUS) && !(pic_get_isr() & PIC1_SPURIOUS)) {
469                 printk("Spurious PIC1 irq!\n"); /* want to know if this happens */
470                 return TRUE;
471         }
472         if ((trap_nr == PIC2_SPURIOUS) && !(pic_get_isr() & PIC2_SPURIOUS)) {
473                 printk("Spurious PIC2 irq!\n"); /* want to know if this happens */
474                 /* for the cascaded PIC, we *do* need to send an EOI to the master's
475                  * cascade irq (2). */
476                 pic_send_eoi(2);
477                 return TRUE;
478         }
479         /* At this point, we know the PIC didn't send a spurious IRQ */
480         if (irq_from_pic(trap_nr))
481                 return FALSE;
482 #endif
483         /* Either way (with or without a PIC), we need to check the LAPIC.
484          * FYI: lapic_spurious is 255 on qemu and 15 on the nehalem..  We actually
485          * can set bits 4-7, and P6s have 0-3 hardwired to 0.  YMMV.
486          *
487          * The SDM recommends not using the spurious vector for any other IRQs (LVT
488          * or IOAPIC RTE), since the handlers don't send an EOI.  However, our check
489          * here allows us to use the vector since we can tell the diff btw a
490          * spurious and a real IRQ. */
491         uint8_t lapic_spurious = read_mmreg32(LAPIC_SPURIOUS) & 0xff;
492         /* Note the lapic's vectors are not shifted by an offset. */
493         if ((trap_nr == lapic_spurious) && !lapic_get_isr_bit(lapic_spurious)) {
494                 printk("Spurious LAPIC irq %d, core %d!\n", lapic_spurious, core_id());
495                 lapic_print_isr();
496                 return TRUE;
497         }
498         return FALSE;
499 }
500
501 /* Helper, sends an end-of-interrupt for the trap_nr (not HW IRQ number). */
502 static void send_eoi(uint32_t trap_nr)
503 {
504 #ifndef CONFIG_ENABLE_MPTABLES          /* TODO: our proxy for using the PIC */
505         /* WARNING: this will break if the LAPIC requests vectors that overlap with
506          * the PIC's range. */
507         if (irq_from_pic(trap_nr))
508                 pic_send_eoi(trap_nr - PIC1_OFFSET);
509         else
510                 lapic_send_eoi();
511 #else
512         lapic_send_eoi();
513 #endif
514 }
515
516 /* Note IRQs are disabled unless explicitly turned on.
517  *
518  * In general, we should only get trapno's >= PIC1_OFFSET (32).  Anything else
519  * should be a trap.  Even if we don't use the PIC, that should be the standard.
520  * It is possible to get a spurious LAPIC IRQ with vector 15 (or similar), but
521  * the spurious check should catch that.
522  *
523  * Note that from hardware's perspective (PIC, etc), IRQs start from 0, but they
524  * are all mapped up at PIC1_OFFSET for the cpu / irq_handler. */
525 void irq_handler(struct hw_trapframe *hw_tf)
526 {
527         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
528         /* Copy out the TF for now */
529         if (!in_kernel(hw_tf))
530                 set_current_ctx_hw(pcpui, hw_tf);
531         inc_irq_depth(pcpui);
532         /* Coupled with cpu_halt() and smp_idle() */
533         abort_halt(hw_tf);
534         //if (core_id())
535                 printd("Incoming IRQ, ISR: %d on core %d\n", hw_tf->tf_trapno,
536                        core_id());
537         if (check_spurious_irq(hw_tf->tf_trapno))
538                 goto out_no_eoi;
539         /* Send the EOI.  This means the PIC/LAPIC can send us the same IRQ vector,
540          * and we'll handle it as soon as we reenable IRQs.  This does *not* mean
541          * the hardware device that triggered the IRQ had its IRQ reset.  This does
542          * mean we shouldn't enable irqs in a handler that isn't reentrant. */
543         assert(hw_tf->tf_trapno >= 32);
544         send_eoi(hw_tf->tf_trapno);
545
546         extern handler_wrapper_t (RO handler_wrappers)[NUM_HANDLER_WRAPPERS];
547         // determine the interrupt handler table to use.  for now, pick the global
548         handler_t TP(TV(t)) LCKD(&iht_lock) * handler_tbl = interrupt_handlers;
549         if (handler_tbl[hw_tf->tf_trapno].isr != 0)
550                 handler_tbl[hw_tf->tf_trapno].isr(hw_tf,
551                                                   handler_tbl[hw_tf->tf_trapno].data);
552         // if we're a general purpose IPI function call, down the cpu_list
553         if ((I_SMP_CALL0 <= hw_tf->tf_trapno) &&
554             (hw_tf->tf_trapno <= I_SMP_CALL_LAST))
555                 down_checklist(handler_wrappers[hw_tf->tf_trapno & 0x0f].cpu_list);
556         /* Fall-through */
557 out_no_eoi:
558         dec_irq_depth(pcpui);
559         /* Return to the current process, which should be runnable.  If we're the
560          * kernel, we should just return naturally.  Note that current and tf need
561          * to still be okay (might not be after blocking) */
562         if (in_kernel(hw_tf))
563                 return;
564         proc_restartcore();
565         assert(0);
566 }
567
568 void
569 register_interrupt_handler(handler_t TP(TV(t)) table[],
570                            uint8_t int_num, poly_isr_t handler, TV(t) data)
571 {
572         table[int_num].isr = handler;
573         table[int_num].data = data;
574 }
575
576 void page_fault_handler(struct hw_trapframe *hw_tf)
577 {
578         uint32_t fault_va = rcr2();
579         int prot = hw_tf->tf_err & PF_ERROR_WRITE ? PROT_WRITE : PROT_READ;
580         int err;
581
582         /* TODO - handle kernel page faults */
583         if ((hw_tf->tf_cs & 3) == 0) {
584                 print_trapframe(hw_tf);
585                 panic("Page Fault in the Kernel at 0x%08x!", fault_va);
586                 /* if we want to do something like kill a process or other code, be
587                  * aware we are in a sort of irq-like context, meaning the main kernel
588                  * code we 'interrupted' could be holding locks - even irqsave locks. */
589         }
590         /* safe to reenable after rcr2 */
591         enable_irq();
592         if ((err = handle_page_fault(current, fault_va, prot))) {
593                 /* Destroy the faulting process */
594                 printk("[%08x] user %s fault va %08x ip %08x on core %d with err %d\n",
595                        current->pid, prot & PROT_READ ? "READ" : "WRITE", fault_va,
596                        hw_tf->tf_eip, core_id(), err);
597                 print_trapframe(hw_tf);
598                 /* Turn this on to help debug bad function pointers */
599                 printd("esp %p\n\t 0(esp): %p\n\t 4(esp): %p\n\t 8(esp): %p\n"
600                        "\t12(esp): %p\n", hw_tf->tf_esp,
601                        *(uintptr_t*)(hw_tf->tf_esp +  0),
602                        *(uintptr_t*)(hw_tf->tf_esp +  4),
603                        *(uintptr_t*)(hw_tf->tf_esp +  8),
604                        *(uintptr_t*)(hw_tf->tf_esp + 12));
605                 proc_destroy(current);
606         }
607 }
608
609 void sysenter_init(void)
610 {
611         write_msr(MSR_IA32_SYSENTER_CS, GD_KT);
612         write_msr(MSR_IA32_SYSENTER_ESP, ts.ts_esp0);
613         write_msr(MSR_IA32_SYSENTER_EIP, (uint32_t) &sysenter_handler);
614 }
615
616 /* This is called from sysenter's asm, with the tf on the kernel stack. */
617 /* TODO: use a sw_tf for sysenter */
618 void sysenter_callwrapper(struct hw_trapframe *hw_tf)
619 {
620         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
621         assert(!in_kernel(hw_tf));
622         set_current_ctx_hw(pcpui, hw_tf);
623         /* Once we've set_current_ctx, we can enable interrupts.  This used to be
624          * mandatory (we had immediate KMSGs that would muck with cur_ctx).  Now it
625          * should only help for sanity/debugging. */
626         enable_irq();
627
628         /* Set up and run the async calls */
629         prep_syscalls(current, (struct syscall*)hw_tf->tf_regs.reg_eax,
630                       hw_tf->tf_regs.reg_esi);
631         /* If you use pcpui again, reread it, since you might have migrated */
632         proc_restartcore();
633 }
634
635 /* Declared in x86/arch.h */
636 void send_ipi(uint32_t os_coreid, uint8_t vector)
637 {
638         int hw_coreid = get_hw_coreid(os_coreid);
639         if (hw_coreid == -1) {
640                 warn("Unmapped OS coreid!\n");
641                 return;
642         }
643         __send_ipi(hw_coreid, vector);
644 }