x86: 64 bit pmap code
[akaros.git] / kern / arch / x86 / trap.c
1 #ifdef __SHARC__
2 #pragma nosharc
3 #define SINIT(x) x
4 #endif
5
6 #include <arch/mmu.h>
7 #include <arch/x86.h>
8 #include <arch/arch.h>
9 #include <arch/console.h>
10 #include <arch/apic.h>
11 #include <ros/common.h>
12 #include <smp.h>
13 #include <assert.h>
14 #include <pmap.h>
15 #include <trap.h>
16 #include <monitor.h>
17 #include <process.h>
18 #include <mm.h>
19 #include <stdio.h>
20 #include <slab.h>
21 #include <syscall.h>
22 #include <kdebug.h>
23 #include <kmalloc.h>
24
25 taskstate_t RO ts;
26
27 /* Interrupt descriptor table.  (Must be built at run time because
28  * shifted function addresses can't be represented in relocation records.)
29  */
30 // Aligned on an 8 byte boundary (SDM V3A 5-13)
31 gatedesc_t __attribute__ ((aligned (8))) (RO idt)[256] = { { 0 } };
32 pseudodesc_t idt_pd;
33
34 /* global handler table, used by core0 (for now).  allows the registration
35  * of functions to be called when servicing an interrupt.  other cores
36  * can set up their own later.
37  */
38 #ifdef __IVY__
39 #pragma cilnoremove("iht_lock")
40 #endif
41 spinlock_t iht_lock;
42 handler_t TP(TV(t)) LCKD(&iht_lock) (RO interrupt_handlers)[NUM_INTERRUPT_HANDLERS];
43
44 const char *x86_trapname(int trapno)
45 {
46     // zra: excnames is SREADONLY because Ivy doesn't trust const
47         static const char *NT const (RO excnames)[] = {
48                 "Divide error",
49                 "Debug",
50                 "Non-Maskable Interrupt",
51                 "Breakpoint",
52                 "Overflow",
53                 "BOUND Range Exceeded",
54                 "Invalid Opcode",
55                 "Device Not Available",
56                 "Double Fault",
57                 "Coprocessor Segment Overrun",
58                 "Invalid TSS",
59                 "Segment Not Present",
60                 "Stack Fault",
61                 "General Protection",
62                 "Page Fault",
63                 "(unknown trap)",
64                 "x87 FPU Floating-Point Error",
65                 "Alignment Check",
66                 "Machine-Check",
67                 "SIMD Floating-Point Exception"
68         };
69
70         if (trapno < sizeof(excnames)/sizeof(excnames[0]))
71                 return excnames[trapno];
72         if (trapno == T_SYSCALL)
73                 return "System call";
74         return "(unknown trap)";
75 }
76
77 /* Set stacktop for the current core to be the stack the kernel will start on
78  * when trapping/interrupting from userspace.  Don't use this til after
79  * smp_percpu_init().  We can probably get the TSS by reading the task register
80  * and then the GDT.  Still, it's a pain. */
81 void set_stack_top(uintptr_t stacktop)
82 {
83         struct per_cpu_info *pcpu = &per_cpu_info[core_id()];
84         /* No need to reload the task register, this takes effect immediately */
85         pcpu->tss->ts_esp0 = stacktop;
86         /* Also need to make sure sysenters come in correctly */
87         x86_set_sysenter_stacktop(stacktop);
88 }
89
90 /* Note the check implies we only are on a one page stack (or the first page) */
91 uintptr_t get_stack_top(void)
92 {
93         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
94         uintptr_t stacktop;
95         /* so we can check this in interrupt handlers (before smp_boot()) */
96         if (!pcpui->tss)
97                 return ROUNDUP(read_sp(), PGSIZE);
98         stacktop = pcpui->tss->ts_esp0;
99         if (stacktop != ROUNDUP(read_sp(), PGSIZE))
100                 panic("Bad stacktop: %p esp one is %p\n", stacktop,
101                       ROUNDUP(read_sp(), PGSIZE));
102         return stacktop;
103 }
104
105 /* Sends a non-maskable interrupt; the handler will print a trapframe. */
106 void send_nmi(uint32_t os_coreid)
107 {
108         /* NMI / IPI for x86 are limited to 8 bits */
109         uint8_t hw_core = (uint8_t)get_hw_coreid(os_coreid);
110         __send_nmi(hw_core);
111 }
112
113 void idt_init(void)
114 {
115         // This table is made in trapentry.S by each macro in that file.
116         // It is layed out such that the ith entry is the ith's traphandler's
117         // (uint32_t) trap addr, then (uint32_t) trap number
118         struct trapinfo { uintptr_t trapaddr; uint32_t trapnumber; };
119         extern struct trapinfo (BND(__this,trap_tbl_end) RO trap_tbl)[];
120         extern struct trapinfo (SNT RO trap_tbl_end)[];
121         int i, trap_tbl_size = trap_tbl_end - trap_tbl;
122         extern void ISR_default(void);
123
124         // set all to default, to catch everything
125         for(i = 0; i < 256; i++)
126                 ROSETGATE(idt[i], 0, GD_KT, &ISR_default, 0);
127
128         // set all entries that have real trap handlers
129         // we need to stop short of the last one, since the last is the default
130         // handler with a fake interrupt number (500) that is out of bounds of
131         // the idt[]
132         // if we set these to trap gates, be sure to handle the IRQs separately
133         // and we might need to break our pretty tables
134         for(i = 0; i < trap_tbl_size - 1; i++)
135                 ROSETGATE(idt[trap_tbl[i].trapnumber], 0, GD_KT, trap_tbl[i].trapaddr, 0);
136
137         // turn on syscall handling and other user-accessible ints
138         // DPL 3 means this can be triggered by the int instruction
139         // STS_TG32 sets the IDT type to a Interrupt Gate (interrupts disabled)
140         idt[T_SYSCALL].gd_dpl = SINIT(3);
141         idt[T_SYSCALL].gd_type = SINIT(STS_IG32);
142         idt[T_BRKPT].gd_dpl = SINIT(3);
143
144         /* Setup a TSS so that we get the right stack when we trap to the kernel. */
145         ts.ts_esp0 = (uintptr_t)bootstacktop;
146         ts.ts_ss0 = SINIT(GD_KD);
147 #ifdef CONFIG_KTHREAD_POISON
148         /* TODO: KTHR-STACK */
149         uintptr_t *poison = (uintptr_t*)ROUNDDOWN(bootstacktop - 1, PGSIZE);
150         *poison = 0xdeadbeef;
151 #endif /* CONFIG_KTHREAD_POISON */
152
153         // Initialize the TSS field of the gdt.
154         SEG16ROINIT(gdt[GD_TSS >> 3], STS_T32A, &ts,
155                     sizeof(taskstate_t), 0);
156         //gdt[GD_TSS >> 3] = (segdesc_t)SEG16(STS_T32A, (uint32_t) (&ts),
157         //                                 sizeof(taskstate_t), 0);
158         gdt[GD_TSS >> 3].sd_s = SINIT(0);
159
160         /* Init the IDT PD.  Need to do this before ltr for some reason.  (Doing
161          * this between ltr and lidt causes the machine to reboot... */
162         idt_pd.pd_lim = sizeof(idt) - 1;
163         idt_pd.pd_base = (uintptr_t)idt;
164
165         ltr(GD_TSS);
166
167         asm volatile("lidt %0" : : "m"(idt_pd));
168
169         // This will go away when we start using the IOAPIC properly
170         pic_remap();
171         // set LINT0 to receive ExtINTs (KVM's default).  At reset they are 0x1000.
172         write_mmreg32(LAPIC_LVT_LINT0, 0x700);
173         // mask it to shut it up for now
174         mask_lapic_lvt(LAPIC_LVT_LINT0);
175         // and turn it on
176         lapic_enable();
177         /* register the generic timer_interrupt() handler for the per-core timers */
178         register_interrupt_handler(interrupt_handlers, LAPIC_TIMER_DEFAULT_VECTOR,
179                                    timer_interrupt, NULL);
180         /* register the kernel message handler */
181         register_interrupt_handler(interrupt_handlers, I_KERNEL_MSG,
182                                    handle_kmsg_ipi, NULL);
183 }
184
185 static void handle_fperr(struct hw_trapframe *hw_tf)
186 {
187         uint16_t fpcw, fpsw;
188         uint32_t mxcsr;
189         asm volatile ("fnstcw %0" : "=m"(fpcw));
190         asm volatile ("fnstsw %0" : "=m"(fpsw));
191         asm volatile ("stmxcsr %0" : "=m"(mxcsr));
192         print_trapframe(hw_tf);
193         printk("Core %d: FP ERR, CW: 0x%04x, SW: 0x%04x, MXCSR 0x%08x\n", core_id(),
194                fpcw, fpsw, mxcsr);
195         printk("Core %d: The following faults are unmasked:\n", core_id());
196         if (fpsw & ~fpcw & FP_EXCP_IE) {
197                 printk("\tInvalid Operation: ");
198                 if (fpsw & FP_SW_SF) {
199                         if (fpsw & FP_SW_C1)
200                                 printk("Stack overflow\n");
201                         else
202                                 printk("Stack underflow\n");
203                 } else {
204                         printk("invalid arithmetic operand\n");
205                 }
206         }
207         if (fpsw & ~fpcw & FP_EXCP_DE)
208                 printk("\tDenormalized operand\n");
209         if (fpsw & ~fpcw & FP_EXCP_ZE)
210                 printk("\tDivide by zero\n");
211         if (fpsw & ~fpcw & FP_EXCP_OE)
212                 printk("\tNumeric Overflow\n");
213         if (fpsw & ~fpcw & FP_EXCP_UE)
214                 printk("\tNumeric Underflow\n");
215         if (fpsw & ~fpcw & FP_EXCP_PE)
216                 printk("\tInexact result (precision)\n");
217         printk("Killing the process.\n");
218         enable_irq();
219         proc_destroy(current);
220 }
221
222 /* Certain traps want IRQs enabled, such as the syscall.  Others can't handle
223  * it, like the page fault handler.  Turn them on on a case-by-case basis. */
224 static void trap_dispatch(struct hw_trapframe *hw_tf)
225 {
226         struct per_cpu_info *pcpui;
227         // Handle processor exceptions.
228         switch(hw_tf->tf_trapno) {
229                 case T_NMI:
230                         /* Temporarily disable deadlock detection when we print.  We could
231                          * deadlock if we were printing when we NMIed. */
232                         pcpui = &per_cpu_info[core_id()];
233                         pcpui->__lock_depth_disabled++;
234                         print_trapframe(hw_tf);
235                         char *fn_name = get_fn_name(x86_get_ip_hw(hw_tf));
236                         printk("Core %d is at %p (%s)\n", core_id(), x86_get_ip_hw(hw_tf),
237                                fn_name);
238                         kfree(fn_name);
239                         print_kmsgs(core_id());
240                         pcpui->__lock_depth_disabled--;
241                         break;
242                 case T_BRKPT:
243                         enable_irq();
244                         monitor(hw_tf);
245                         break;
246                 case T_ILLOP:
247                 {
248                         uintptr_t ip = x86_get_ip_hw(hw_tf);
249                         pcpui = &per_cpu_info[core_id()];
250                         pcpui->__lock_depth_disabled++;         /* for print debugging */
251                         /* We will muck with the actual TF.  If we're dealing with
252                          * userspace, we need to make sure we edit the actual TF that will
253                          * get restarted (pcpui), and not the TF on the kstack (which aren't
254                          * the same).  See set_current_ctx() for more info. */
255                         if (!in_kernel(hw_tf))
256                                 hw_tf = &pcpui->cur_ctx->tf.hw_tf;
257                         printd("bad opcode, eip: %p, next 3 bytes: %x %x %x\n", ip, 
258                                *(uint8_t*)(ip + 0), 
259                                *(uint8_t*)(ip + 1), 
260                                *(uint8_t*)(ip + 2)); 
261                         /* rdtscp: 0f 01 f9 */
262                         if (*(uint8_t*)(ip + 0) == 0x0f, 
263                             *(uint8_t*)(ip + 1) == 0x01, 
264                             *(uint8_t*)(ip + 2) == 0xf9) {
265                                 x86_fake_rdtscp(hw_tf);
266                                 pcpui->__lock_depth_disabled--; /* for print debugging */
267                                 return;
268                         }
269                         enable_irq();
270                         monitor(hw_tf);
271                         pcpui->__lock_depth_disabled--;         /* for print debugging */
272                         break;
273                 }
274                 case T_PGFLT:
275                         page_fault_handler(hw_tf);
276                         break;
277                 case T_FPERR:
278                         handle_fperr(hw_tf);
279                         break;
280                 case T_SYSCALL:
281                         enable_irq();
282                         // check for userspace, for now
283                         assert(hw_tf->tf_cs != GD_KT);
284                         /* Set up and run the async calls */
285                         prep_syscalls(current,
286                                       (struct syscall*)x86_get_sysenter_arg0(hw_tf),
287                                                   (unsigned int)x86_get_sysenter_arg1(hw_tf));
288                         break;
289                 default:
290                         // Unexpected trap: The user process or the kernel has a bug.
291                         print_trapframe(hw_tf);
292                         if (hw_tf->tf_cs == GD_KT)
293                                 panic("Damn Damn!  Unhandled trap in the kernel!");
294                         else {
295                                 warn("Unexpected trap from userspace");
296                                 enable_irq();
297                                 proc_destroy(current);
298                         }
299         }
300         return;
301 }
302
303 /* Helper.  For now, this copies out the TF to pcpui.  Eventually, we should
304  * consider doing this in trapentry.S
305  *
306  * TODO: consider having this return the tf used, so we can set tf in trap and
307  * irq handlers to edit the TF that will get restarted.  Right now, the kernel
308  * uses and restarts tf, but userspace restarts the old pcpui tf.  It is
309  * tempting to do this, but note that tf stays on the stack of the kthread,
310  * while pcpui->cur_ctx is for the core we trapped in on.  Meaning if we ever
311  * block, suddenly cur_ctx is pointing to some old clobbered state that was
312  * already returned to and can't be trusted.  Meanwhile tf can always be trusted
313  * (like with an in_kernel() check).  The only types of traps from the user that
314  * can be expected to have editable trapframes are ones that don't block. */
315 static void set_current_ctx_hw(struct per_cpu_info *pcpui,
316                                struct hw_trapframe *hw_tf)
317 {
318         assert(!irq_is_enabled());
319         assert(!pcpui->cur_ctx);
320         pcpui->actual_ctx.type = ROS_HW_CTX;
321         pcpui->actual_ctx.tf.hw_tf = *hw_tf;
322         pcpui->cur_ctx = &pcpui->actual_ctx;
323 }
324
325 static void set_current_ctx_sw(struct per_cpu_info *pcpui,
326                                struct sw_trapframe *sw_tf)
327 {
328         assert(!irq_is_enabled());
329         assert(!pcpui->cur_ctx);
330         pcpui->actual_ctx.type = ROS_SW_CTX;
331         pcpui->actual_ctx.tf.sw_tf = *sw_tf;
332         pcpui->cur_ctx = &pcpui->actual_ctx;
333 }
334
335 /* If the interrupt interrupted a halt, we advance past it.  Made to work with
336  * x86's custom cpu_halt() in arch/arch.h.  Note this nearly never gets called.
337  * I needed to insert exactly one 'nop' in cpu_halt() (that isn't there now) to
338  * get the interrupt to trip on the hlt, o/w the hlt will execute before the
339  * interrupt arrives (even with a pending interrupt that should hit right after
340  * an interrupt_enable (sti)).  This was on the i7. */
341 static void abort_halt(struct hw_trapframe *hw_tf)
342 {
343         /* Don't care about user TFs.  Incidentally, dereferencing user EIPs is
344          * reading userspace memory, which can be dangerous.  It can page fault,
345          * like immediately after a fork (which doesn't populate the pages). */
346         if (!in_kernel(hw_tf))
347                 return;
348         /* the halt instruction in is 0xf4, and it's size is 1 byte */
349         if (*(uint8_t*)x86_get_ip_hw(hw_tf) == 0xf4)
350                 x86_advance_ip(hw_tf, 1);
351 }
352
353 void trap(struct hw_trapframe *hw_tf)
354 {
355         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
356         /* Copy out the TF for now */
357         if (!in_kernel(hw_tf))
358                 set_current_ctx_hw(pcpui, hw_tf);
359         else
360                 inc_ktrap_depth(pcpui);
361
362         printd("Incoming TRAP %d on core %d, TF at %p\n", hw_tf->tf_trapno,
363                core_id(), hw_tf);
364         if ((hw_tf->tf_cs & ~3) != GD_UT && (hw_tf->tf_cs & ~3) != GD_KT) {
365                 print_trapframe(hw_tf);
366                 panic("Trapframe with invalid CS!");
367         }
368         trap_dispatch(hw_tf);
369         /* Return to the current process, which should be runnable.  If we're the
370          * kernel, we should just return naturally.  Note that current and tf need
371          * to still be okay (might not be after blocking) */
372         if (in_kernel(hw_tf)) {
373                 dec_ktrap_depth(pcpui);
374                 return;
375         }
376         proc_restartcore();
377         assert(0);
378 }
379
380 /* Tells us if an interrupt (trap_nr) came from the PIC or not */
381 static bool irq_from_pic(uint32_t trap_nr)
382 {
383         /* The 16 IRQs within the range [PIC1_OFFSET, PIC1_OFFSET + 15] came from
384          * the PIC.  [32-47] */
385         if (trap_nr < PIC1_OFFSET)
386                 return FALSE;
387         if (trap_nr > PIC1_OFFSET + 15)
388                 return FALSE;
389         return TRUE;
390 }
391
392 /* Helper: returns TRUE if the irq is spurious.  Pass in the trap_nr, not the
393  * IRQ number (trap_nr = PIC_OFFSET + irq) */
394 static bool check_spurious_irq(uint32_t trap_nr)
395 {
396 #ifndef CONFIG_ENABLE_MPTABLES          /* TODO: our proxy for using the PIC */
397         /* the PIC may send spurious irqs via one of the chips irq 7.  if the isr
398          * doesn't show that irq, then it was spurious, and we don't send an eoi.
399          * Check out http://wiki.osdev.org/8259_PIC#Spurious_IRQs */
400         if ((trap_nr == PIC1_SPURIOUS) && !(pic_get_isr() & PIC1_SPURIOUS)) {
401                 printk("Spurious PIC1 irq!\n"); /* want to know if this happens */
402                 return TRUE;
403         }
404         if ((trap_nr == PIC2_SPURIOUS) && !(pic_get_isr() & PIC2_SPURIOUS)) {
405                 printk("Spurious PIC2 irq!\n"); /* want to know if this happens */
406                 /* for the cascaded PIC, we *do* need to send an EOI to the master's
407                  * cascade irq (2). */
408                 pic_send_eoi(2);
409                 return TRUE;
410         }
411         /* At this point, we know the PIC didn't send a spurious IRQ */
412         if (irq_from_pic(trap_nr))
413                 return FALSE;
414 #endif
415         /* Either way (with or without a PIC), we need to check the LAPIC.
416          * FYI: lapic_spurious is 255 on qemu and 15 on the nehalem..  We actually
417          * can set bits 4-7, and P6s have 0-3 hardwired to 0.  YMMV.
418          *
419          * The SDM recommends not using the spurious vector for any other IRQs (LVT
420          * or IOAPIC RTE), since the handlers don't send an EOI.  However, our check
421          * here allows us to use the vector since we can tell the diff btw a
422          * spurious and a real IRQ. */
423         uint8_t lapic_spurious = read_mmreg32(LAPIC_SPURIOUS) & 0xff;
424         /* Note the lapic's vectors are not shifted by an offset. */
425         if ((trap_nr == lapic_spurious) && !lapic_get_isr_bit(lapic_spurious)) {
426                 printk("Spurious LAPIC irq %d, core %d!\n", lapic_spurious, core_id());
427                 lapic_print_isr();
428                 return TRUE;
429         }
430         return FALSE;
431 }
432
433 /* Helper, sends an end-of-interrupt for the trap_nr (not HW IRQ number). */
434 static void send_eoi(uint32_t trap_nr)
435 {
436 #ifndef CONFIG_ENABLE_MPTABLES          /* TODO: our proxy for using the PIC */
437         /* WARNING: this will break if the LAPIC requests vectors that overlap with
438          * the PIC's range. */
439         if (irq_from_pic(trap_nr))
440                 pic_send_eoi(trap_nr - PIC1_OFFSET);
441         else
442                 lapic_send_eoi();
443 #else
444         lapic_send_eoi();
445 #endif
446 }
447
448 /* Note IRQs are disabled unless explicitly turned on.
449  *
450  * In general, we should only get trapno's >= PIC1_OFFSET (32).  Anything else
451  * should be a trap.  Even if we don't use the PIC, that should be the standard.
452  * It is possible to get a spurious LAPIC IRQ with vector 15 (or similar), but
453  * the spurious check should catch that.
454  *
455  * Note that from hardware's perspective (PIC, etc), IRQs start from 0, but they
456  * are all mapped up at PIC1_OFFSET for the cpu / irq_handler. */
457 void irq_handler(struct hw_trapframe *hw_tf)
458 {
459         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
460         /* Copy out the TF for now */
461         if (!in_kernel(hw_tf))
462                 set_current_ctx_hw(pcpui, hw_tf);
463         inc_irq_depth(pcpui);
464         /* Coupled with cpu_halt() and smp_idle() */
465         abort_halt(hw_tf);
466         //if (core_id())
467                 printd("Incoming IRQ, ISR: %d on core %d\n", hw_tf->tf_trapno,
468                        core_id());
469         if (check_spurious_irq(hw_tf->tf_trapno))
470                 goto out_no_eoi;
471         /* Send the EOI.  This means the PIC/LAPIC can send us the same IRQ vector,
472          * and we'll handle it as soon as we reenable IRQs.  This does *not* mean
473          * the hardware device that triggered the IRQ had its IRQ reset.  This does
474          * mean we shouldn't enable irqs in a handler that isn't reentrant. */
475         assert(hw_tf->tf_trapno >= 32);
476         send_eoi(hw_tf->tf_trapno);
477
478         extern handler_wrapper_t (RO handler_wrappers)[NUM_HANDLER_WRAPPERS];
479         // determine the interrupt handler table to use.  for now, pick the global
480         handler_t TP(TV(t)) LCKD(&iht_lock) * handler_tbl = interrupt_handlers;
481         if (handler_tbl[hw_tf->tf_trapno].isr != 0)
482                 handler_tbl[hw_tf->tf_trapno].isr(hw_tf,
483                                                   handler_tbl[hw_tf->tf_trapno].data);
484         // if we're a general purpose IPI function call, down the cpu_list
485         if ((I_SMP_CALL0 <= hw_tf->tf_trapno) &&
486             (hw_tf->tf_trapno <= I_SMP_CALL_LAST))
487                 down_checklist(handler_wrappers[hw_tf->tf_trapno & 0x0f].cpu_list);
488         /* Fall-through */
489 out_no_eoi:
490         dec_irq_depth(pcpui);
491         /* Return to the current process, which should be runnable.  If we're the
492          * kernel, we should just return naturally.  Note that current and tf need
493          * to still be okay (might not be after blocking) */
494         if (in_kernel(hw_tf))
495                 return;
496         proc_restartcore();
497         assert(0);
498 }
499
500 void
501 register_interrupt_handler(handler_t TP(TV(t)) table[],
502                            uint8_t int_num, poly_isr_t handler, TV(t) data)
503 {
504         table[int_num].isr = handler;
505         table[int_num].data = data;
506 }
507
508 /* This is called from sysenter's asm, with the tf on the kernel stack. */
509 /* TODO: use a sw_tf for sysenter */
510 void sysenter_callwrapper(struct hw_trapframe *hw_tf)
511 {
512         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
513         assert(!in_kernel(hw_tf));
514         set_current_ctx_hw(pcpui, hw_tf);
515         /* Once we've set_current_ctx, we can enable interrupts.  This used to be
516          * mandatory (we had immediate KMSGs that would muck with cur_ctx).  Now it
517          * should only help for sanity/debugging. */
518         enable_irq();
519
520         /* Set up and run the async calls */
521         prep_syscalls(current,
522                                   (struct syscall*)x86_get_sysenter_arg0(hw_tf),
523                                   (unsigned int)x86_get_sysenter_arg1(hw_tf));
524         /* If you use pcpui again, reread it, since you might have migrated */
525         proc_restartcore();
526 }
527
528 /* Declared in x86/arch.h */
529 void send_ipi(uint32_t os_coreid, uint8_t vector)
530 {
531         int hw_coreid = get_hw_coreid(os_coreid);
532         if (hw_coreid == -1) {
533                 warn("Unmapped OS coreid!\n");
534                 return;
535         }
536         __send_ipi(hw_coreid, vector);
537 }