Fix MSR emulation to hide Intel functionality that we don't support
[akaros.git] / kern / arch / x86 / trap.c
1 #include <arch/mmu.h>
2 #include <arch/x86.h>
3 #include <arch/arch.h>
4 #include <arch/console.h>
5 #include <arch/apic.h>
6 #include <arch/perfmon.h>
7 #include <ros/common.h>
8 #include <smp.h>
9 #include <assert.h>
10 #include <pmap.h>
11 #include <trap.h>
12 #include <monitor.h>
13 #include <process.h>
14 #include <mm.h>
15 #include <stdio.h>
16 #include <slab.h>
17 #include <syscall.h>
18 #include <kdebug.h>
19 #include <kmalloc.h>
20 #include <ex_table.h>
21 #include <arch/mptables.h>
22 #include <ros/procinfo.h>
23
24 enum {
25         NMI_NORMAL_OPN = 0,
26         NMI_IN_PROGRESS,
27         NMI_HANDLE_ANOTHER,
28 };
29
30 taskstate_t ts;
31
32 /* Interrupt descriptor table.  64 bit needs 16 byte alignment (i think). */
33 gatedesc_t __attribute__((aligned (16))) idt[256] = { { 0 } };
34 pseudodesc_t idt_pd;
35
36 /* interrupt handler table, each element is a linked list of handlers for a
37  * given IRQ.  Modification requires holding the lock (TODO: RCU) */
38 struct irq_handler *irq_handlers[NUM_IRQS];
39 spinlock_t irq_handler_wlock = SPINLOCK_INITIALIZER_IRQSAVE;
40
41 static bool try_handle_exception_fixup(struct hw_trapframe *hw_tf)
42 {
43         if (in_kernel(hw_tf)) {
44                 uintptr_t fixup_ip = get_fixup_ip(hw_tf->tf_rip);
45
46                 if (fixup_ip != 0) {
47                         hw_tf->tf_rip = fixup_ip;
48                         return true;
49                 }
50         }
51
52         return false;
53 }
54
55 const char *x86_trapname(int trapno)
56 {
57         static const char *const excnames[] = {
58                 "Divide error",
59                 "Debug",
60                 "Non-Maskable Interrupt",
61                 "Breakpoint",
62                 "Overflow",
63                 "BOUND Range Exceeded",
64                 "Invalid Opcode",
65                 "Device Not Available",
66                 "Double Fault",
67                 "Coprocessor Segment Overrun",
68                 "Invalid TSS",
69                 "Segment Not Present",
70                 "Stack Fault",
71                 "General Protection",
72                 "Page Fault",
73                 "(unknown trap)",
74                 "x87 FPU Floating-Point Error",
75                 "Alignment Check",
76                 "Machine-Check",
77                 "SIMD Floating-Point Exception"
78         };
79
80         if (trapno < sizeof(excnames)/sizeof(excnames[0]))
81                 return excnames[trapno];
82         if (trapno == T_SYSCALL)
83                 return "System call";
84         return "(unknown trap)";
85 }
86
87 /* Set stacktop for the current core to be the stack the kernel will start on
88  * when trapping/interrupting from userspace.  Don't use this til after
89  * smp_percpu_init().  We can probably get the TSS by reading the task register
90  * and then the GDT.  Still, it's a pain. */
91 void set_stack_top(uintptr_t stacktop)
92 {
93         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
94         /* No need to reload the task register, this takes effect immediately */
95         x86_set_stacktop_tss(pcpui->tss, stacktop);
96         /* Also need to make sure sysenters come in correctly */
97         x86_set_sysenter_stacktop(stacktop);
98 }
99
100 /* Note the check implies we only are on a one page stack (or the first page) */
101 uintptr_t get_stack_top(void)
102 {
103         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
104         uintptr_t stacktop;
105         /* so we can check this in interrupt handlers (before smp_boot()) */
106         /* TODO: These are dangerous - it assumes we're on a one-page stack.  If we
107          * change it to KSTKSIZE, then we assume stacks are KSTKSIZE-aligned */
108         if (!pcpui->tss)
109                 return ROUNDUP(read_sp(), PGSIZE);
110         stacktop = x86_get_stacktop_tss(pcpui->tss);
111         if (stacktop != ROUNDUP(read_sp(), PGSIZE))
112                 panic("Bad stacktop: %p esp one is %p\n", stacktop,
113                       ROUNDUP(read_sp(), PGSIZE));
114         return stacktop;
115 }
116
117 /* Sends a non-maskable interrupt; the handler will print a trapframe. */
118 void send_nmi(uint32_t os_coreid)
119 {
120         /* NMI / IPI for x86 are limited to 8 bits */
121         uint8_t hw_core = (uint8_t)get_hw_coreid(os_coreid);
122         __send_nmi(hw_core);
123 }
124
125 void idt_init(void)
126 {
127         /* This table is made in trapentry$BITS.S by each macro in that file.
128          * It is layed out such that the ith entry is the ith's traphandler's
129          * (uintptr_t) trap addr, then (uint32_t) trap number. */
130         struct trapinfo { uintptr_t trapaddr; uint32_t trapnumber; }
131                __attribute__((packed));
132         extern struct trapinfo trap_tbl[];
133         extern struct trapinfo trap_tbl_end[];
134         int i, trap_tbl_size = trap_tbl_end - trap_tbl;
135         extern void ISR_default(void);
136         extern void ISR_syscall(void);
137
138         /* set all to default, to catch everything */
139         for (i = 0; i < 256; i++)
140                 SETGATE(idt[i], 0, GD_KT, &ISR_default, 0);
141
142         /* set all entries that have real trap handlers
143          * we need to stop short of the last one, since the last is the default
144          * handler with a fake interrupt number (500) that is out of bounds of
145          * the idt[] */
146         for (i = 0; i < trap_tbl_size - 1; i++)
147                 SETGATE(idt[trap_tbl[i].trapnumber], 0, GD_KT, trap_tbl[i].trapaddr, 0);
148         /* Sanity check */
149         assert((uintptr_t)ISR_syscall ==
150                ((uintptr_t)idt[T_SYSCALL].gd_off_63_32 << 32 |
151                 (uintptr_t)idt[T_SYSCALL].gd_off_31_16 << 16 |
152                 (uintptr_t)idt[T_SYSCALL].gd_off_15_0));
153         /* turn on trap-based syscall handling and other user-accessible ints
154          * DPL 3 means this can be triggered by the int instruction */
155         idt[T_SYSCALL].gd_dpl = 3;
156         idt[T_BRKPT].gd_dpl = 3;
157         /* Send NMIs to their own stack (IST1 in every core's TSS) */
158         idt[T_NMI].gd_ist = 1;
159
160         /* Set up our kernel stack when changing rings */
161         /* Note: we want 16 byte aligned kernel stack frames (AMD 2:8.9.3) */
162         x86_set_stacktop_tss(&ts, (uintptr_t)bootstacktop);
163         x86_sysenter_init((uintptr_t)bootstacktop);
164
165 #ifdef CONFIG_KTHREAD_POISON
166         *kstack_bottom_addr((uintptr_t)bootstacktop) = 0xdeadbeef;
167 #endif /* CONFIG_KTHREAD_POISON */
168
169         /* Initialize the TSS field of the gdt.  The size of the TSS desc differs
170          * between 64 and 32 bit, hence the pointer acrobatics */
171         syssegdesc_t *ts_slot = (syssegdesc_t*)&gdt[GD_TSS >> 3];
172         *ts_slot = (syssegdesc_t)SEG_SYS_SMALL(STS_T32A, (uintptr_t)&ts,
173                                                sizeof(taskstate_t), 0);
174
175         /* Init the IDT PD.  Need to do this before ltr for some reason.  (Doing
176          * this between ltr and lidt causes the machine to reboot... */
177         idt_pd.pd_lim = sizeof(idt) - 1;
178         idt_pd.pd_base = (uintptr_t)idt;
179
180         ltr(GD_TSS);
181
182         asm volatile("lidt %0" : : "m"(idt_pd));
183
184         pic_remap();
185         pic_mask_all();
186
187         int ncleft = MAX_NUM_CORES;
188         int num_cores_mpacpi;
189
190         ncleft = mpsinit(ncleft);
191         ncleft = mpacpi(ncleft);
192         num_cores_mpacpi = MAX_NUM_CORES - ncleft;
193         printk("MP and ACPI found %d cores\n", num_cores_mpacpi);
194         if (num_cores != num_cores_mpacpi)
195                 warn("Topology (%d) and MP/ACPI (%d) differ on num_cores!", num_cores,
196                      num_cores_mpacpi);
197
198         apiconline();
199         ioapiconline();
200
201         /* the lapic IRQs need to be unmasked on a per-core basis */
202         register_irq(IdtLAPIC_TIMER, timer_interrupt, NULL,
203                      MKBUS(BusLAPIC, 0, 0, 0));
204         register_irq(IdtLAPIC_ERROR, handle_lapic_error, NULL,
205                      MKBUS(BusLAPIC, 0, 0, 0));
206         register_irq(IdtLAPIC_PCINT, perfmon_interrupt, NULL,
207                      MKBUS(BusLAPIC, 0, 0, 0));
208         register_irq(I_KERNEL_MSG, handle_kmsg_ipi, NULL, MKBUS(BusIPI, 0, 0, 0));
209 }
210
211 static void print_fperr(struct hw_trapframe *hw_tf)
212 {
213         uint16_t fpcw, fpsw;
214         uint32_t mxcsr;
215         asm volatile ("fnstcw %0" : "=m"(fpcw));
216         asm volatile ("fnstsw %0" : "=m"(fpsw));
217         asm volatile ("stmxcsr %0" : "=m"(mxcsr));
218         print_trapframe(hw_tf);
219         printk("Core %d: FP ERR, CW: 0x%04x, SW: 0x%04x, MXCSR 0x%08x\n", core_id(),
220                fpcw, fpsw, mxcsr);
221         printk("Core %d: The following faults are unmasked:\n", core_id());
222         if (fpsw & ~fpcw & FP_EXCP_IE) {
223                 printk("\tInvalid Operation: ");
224                 if (fpsw & FP_SW_SF) {
225                         if (fpsw & FP_SW_C1)
226                                 printk("Stack overflow\n");
227                         else
228                                 printk("Stack underflow\n");
229                 } else {
230                         printk("invalid arithmetic operand\n");
231                 }
232         }
233         if (fpsw & ~fpcw & FP_EXCP_DE)
234                 printk("\tDenormalized operand\n");
235         if (fpsw & ~fpcw & FP_EXCP_ZE)
236                 printk("\tDivide by zero\n");
237         if (fpsw & ~fpcw & FP_EXCP_OE)
238                 printk("\tNumeric Overflow\n");
239         if (fpsw & ~fpcw & FP_EXCP_UE)
240                 printk("\tNumeric Underflow\n");
241         if (fpsw & ~fpcw & FP_EXCP_PE)
242                 printk("\tInexact result (precision)\n");
243 }
244
245 static bool __handler_user_page_fault(struct hw_trapframe *hw_tf,
246                                       uintptr_t fault_va, int prot)
247 {
248         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
249         int err;
250
251         assert(pcpui->owning_proc == pcpui->cur_proc);
252         enable_irq();
253         err = handle_page_fault(pcpui->owning_proc, fault_va, prot);
254         disable_irq();
255         if (err) {
256                 if (err == -EAGAIN)
257                         hw_tf->tf_err |= PF_VMR_BACKED;
258                 return FALSE;
259         }
260         return TRUE;
261 }
262
263 static bool __handler_kernel_page_fault(struct hw_trapframe *hw_tf,
264                                         uintptr_t fault_va, int prot)
265 {
266         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
267         int err;
268
269         /* The only thing an NMI handler that faults can do is a fixup */
270         if (pcpui->nmi_status != NMI_NORMAL_OPN) {
271                 assert(in_kernel(hw_tf));
272                 return try_handle_exception_fixup(hw_tf);
273         }
274         /* In general, if there's no cur_proc, a KPF is a bug. */
275         if (!pcpui->cur_proc) {
276                 /* This only runs from test_uaccess(), where it is expected to fail. */
277                 if (try_handle_exception_fixup(hw_tf))
278                         return TRUE;
279                 print_trapframe(hw_tf);
280                 backtrace_hwtf(hw_tf);
281                 panic("Proc-less Page Fault in the Kernel at %p!", fault_va);
282         }
283         /* TODO - handle kernel page faults.  This is dangerous, since we might be
284          * holding locks in the kernel and could deadlock when we HPF.  For now, I'm
285          * just disabling the lock checker, since it'll flip out when it sees there
286          * is a kernel trap.  Will need to think about this a bit, esp when we
287          * properly handle bad addrs and whatnot. */
288         pcpui->__lock_checking_enabled--;
289         /* It is a bug for the kernel to access user memory while holding locks that
290          * are used by handle_page_fault.  At a minimum, this includes p->vmr_lock
291          * and memory allocation locks.
292          *
293          * In an effort to reduce the number of locks (both now and in the future),
294          * the kernel will not attempt to handle faults on file-back VMRs.  We
295          * probably can turn that on in the future, but I'd rather keep things safe
296          * for now.  (We'll probably need to change this when we stop
297          * MAP_POPULATE | MAP_LOCKED entire binaries).
298          *
299          * Note that we do not enable IRQs here, unlike in the user case.  Again,
300          * this is to limit the locks we could be grabbing. */
301         err = handle_page_fault_nofile(pcpui->cur_proc, fault_va, prot);
302         pcpui->__lock_checking_enabled++;
303         if (err) {
304                 if (try_handle_exception_fixup(hw_tf))
305                         return TRUE;
306                 print_trapframe(hw_tf);
307                 backtrace_hwtf(hw_tf);
308                 /* Turn this on to help debug bad function pointers */
309                 printd("rsp %p\n\t 0(rsp): %p\n\t 8(rsp): %p\n\t 16(rsp): %p\n"
310                        "\t24(rsp): %p\n", hw_tf->tf_rsp,
311                        *(uintptr_t*)(hw_tf->tf_rsp +  0),
312                        *(uintptr_t*)(hw_tf->tf_rsp +  8),
313                        *(uintptr_t*)(hw_tf->tf_rsp + 16),
314                        *(uintptr_t*)(hw_tf->tf_rsp + 24));
315                 panic("Proc-ful Page Fault in the Kernel at %p!", fault_va);
316                 /* if we want to do something like kill a process or other code, be
317                  * aware we are in a sort of irq-like context, meaning the main
318                  * kernel code we 'interrupted' could be holding locks - even
319                  * irqsave locks. */
320         }
321         return TRUE;
322 }
323
324 static bool __handle_page_fault(struct hw_trapframe *hw_tf, unsigned long *aux)
325 {
326         uintptr_t fault_va = rcr2();
327         int prot = hw_tf->tf_err & PF_ERROR_WRITE ? PROT_WRITE : PROT_READ;
328
329         *aux = fault_va;
330         if (in_kernel(hw_tf))
331                 return __handler_kernel_page_fault(hw_tf, fault_va, prot);
332         else
333                 return __handler_user_page_fault(hw_tf, fault_va, prot);
334 }
335
336 /* Actual body of work done when an NMI arrives */
337 static void do_nmi_work(struct hw_trapframe *hw_tf)
338 {
339         assert(!irq_is_enabled());
340         /* It's mostly harmless to snapshot the TF, and we can send a spurious PCINT
341          * interrupt.  perfmon.c just uses the interrupt to tell it to check its
342          * counters for overflow.  Note that the PCINT interrupt is just a regular
343          * IRQ.  The backtrace was recorded during the NMI and emitted during IRQ.
344          *
345          * That being said, it's OK if the monitor triggers debugging NMIs while
346          * perf is running.  If perf triggers an NMI when the monitor wants to
347          * print, the monitor will debug *that* NMI, and not the one that gets sent
348          * moments later.  That's fine. */
349         emit_monitor_backtrace(ROS_HW_CTX, hw_tf);
350         perfmon_snapshot_hwtf(hw_tf);
351         send_self_ipi(IdtLAPIC_PCINT);
352 }
353
354 /* NMI HW_TF hacking involves four symbols:
355  *
356  * [__nmi_pop_ok_start, __nmi_pop_ok_end) mark the beginning and end of the
357  * code for an nmi popping routine that will actually pop at the end.
358  *
359  * [__nmi_pop_fail_start, __nmi_pop_fail_end) mark the beginning and end of the
360  * shadow code for an nmi popping routine that will fail at the end.
361  *
362  * If we see a TF in the OK section, we'll move it to the FAIL section.  If it's
363  * already in the FAIL section, we'll report that as a success. */
364 extern char __nmi_pop_ok_start[], __nmi_pop_ok_end[];
365 extern char __nmi_pop_fail_start[], __nmi_pop_fail_end[];
366
367 static bool nmi_hw_tf_needs_hacked(struct hw_trapframe *hw_tf)
368 {
369         return ((uintptr_t)__nmi_pop_ok_start <= hw_tf->tf_rip) &&
370                (hw_tf->tf_rip < (uintptr_t)__nmi_pop_ok_end);
371 }
372
373 static bool nmi_hw_tf_was_hacked(struct hw_trapframe *hw_tf)
374 {
375         return ((uintptr_t)__nmi_pop_fail_start <= hw_tf->tf_rip) &&
376                (hw_tf->tf_rip < (uintptr_t)__nmi_pop_fail_end);
377 }
378
379 /* Helper.  Hacks the TF if it was in the OK section so that it is at the same
380  * spot in the FAIL section.  Returns TRUE if the TF is hacked, meaning the NMI
381  * handler can just return. */
382 static bool nmi_check_and_hack_tf(struct hw_trapframe *hw_tf)
383 {
384         uintptr_t offset;
385
386         if (!nmi_hw_tf_needs_hacked(hw_tf))
387                 return FALSE;
388         if (nmi_hw_tf_was_hacked(hw_tf))
389                 return TRUE;
390         offset = hw_tf->tf_rip - (uintptr_t)__nmi_pop_ok_start;
391         hw_tf->tf_rip = (uintptr_t)__nmi_pop_fail_start + offset;
392         return TRUE;
393 }
394
395 /* Bottom half of the NMI handler.  This can be interrupted under some
396  * circumstances by NMIs.  It exits by popping the hw_tf in assembly. */
397 void __attribute__((noinline, noreturn))
398 __nmi_bottom_half(struct hw_trapframe *hw_tf)
399 {
400         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
401
402         while (1) {
403                 /* Signal that we're doing work.  A concurrent NMI will set this to
404                  * NMI_HANDLE_ANOTHER if we should continue, which we'll catch later. */
405                 pcpui->nmi_status = NMI_IN_PROGRESS;
406                 do_nmi_work(hw_tf);
407                 /* We need to check nmi_status to see if it is NMI_HANDLE_ANOTHER (if
408                  * so, run again), write NMI_NORMAL_OPN, leave this stack, and return to
409                  * the original context.  We need to do that in such a manner that an
410                  * NMI can come in at any time.  There are two concerns.
411                  *
412                  * First, we need to not "miss the signal" telling us to re-run the NMI
413                  * handler.  To do that, we'll do the actual checking in asm.  Being in
414                  * the asm code block is a signal to the real NMI handler that we need
415                  * to abort and do_nmi_work() again.
416                  *
417                  * Second, we need to atomically leave the stack and return.  By being
418                  * in asm, the NMI handler knows to just hack our PC to make us return,
419                  * instead of starting up a fresh __nmi_bottom_half().
420                  *
421                  * The NMI handler works together with the following function such that
422                  * if that race occurs while we're in the function, it'll fail and
423                  * return.  Then we'll just do_nmi_work() and try again. */
424                 extern void nmi_try_to_pop(struct hw_trapframe *tf, int *status,
425                                            int old_val, int new_val);
426
427                 nmi_try_to_pop(hw_tf, &pcpui->nmi_status, NMI_IN_PROGRESS,
428                                NMI_NORMAL_OPN);
429                 /* Either we returned on our own, since we lost a race with nmi_status
430                  * and didn't write (status = ANOTHER), or we won the race, but an NMI
431                  * handler set the status to ANOTHER and restarted us. */
432                 assert(pcpui->nmi_status != NMI_NORMAL_OPN);
433         }
434 }
435
436 /* Separate handler from traps, since there's too many rules for NMI ctx.
437  *
438  * The general rule is that any writes from NMI context must be very careful.
439  * When talking about reads and writes to per-core data:
440  * - If NMIs write things written by normal kernel contexts, including IRQs and
441  *   traps with IRQs disabled, then you must use atomics on both sides.
442  * - If NMIs write things read by normal contexts, then readers must be careful,
443  *   since the data can change at will.
444  * - If NMIs read things written by normal contexts, don't worry: you're running
445  *   uninterrupted (given x86 NMI caveats).
446  * - We cannot block.  The current kthread thinks its stacktop is different than
447  *   the one we're on.  Just get in and get out.
448  * - If we interrupted a user TF, then we don't need to worry any more than for
449  *   normal traps/IRQs.
450  * - However, we cannot call proc_restartcore.  That could trigger all sorts of
451  *   things, like kthreads blocking.
452  * - Parallel accesses (from other cores) are the same as always.  You just
453  *   can't lock easily.
454  *
455  * Normally, once you're in NMI, other NMIs are blocked until we return.
456  * However, if our NMI handler faults (PF, GPF, breakpoint) due to something
457  * like tracing, the iret from that fault will cancel our NMI protections.  Thus
458  * we need another layer of code to make sure we don't run the NMI handler
459  * concurrently on the same core.  See https://lwn.net/Articles/484932/ for more
460  * info.
461  *
462  * We'll get around the problem by running on yet another NMI stack.  All NMIs
463  * come in on the nmi entry stack (tss->ist1).  While we're on that stack, we
464  * will not be interrupted.  We jump to another stack to do_nmi_work.  That code
465  * can be interrupted, but we are careful to only have one 'thread' running on
466  * that stack at a time.  We do this by carefully hopping off the stack in
467  * assembly, similar to popping user TFs. */
468 void handle_nmi(struct hw_trapframe *hw_tf)
469 {
470         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
471         struct hw_trapframe *hw_tf_copy;
472         uintptr_t worker_stacktop;
473
474         /* At this point, we're an NMI and other NMIs are blocked.  Only once we
475          * hop to the bottom half could that be no longer true.  NMI with NMIs fully
476          * blocked will run without interruption.  For that reason, we don't have to
477          * be careful about any memory accesses or compiler tricks. */
478         if (pcpui->nmi_status == NMI_HANDLE_ANOTHER)
479                 return;
480         if (pcpui->nmi_status == NMI_IN_PROGRESS) {
481                 /* Force the handler to run again.  We don't need to worry about
482                  * concurrent access here.  We're running, they are not.  We cannot
483                  * 'PAUSE' since NMIs are fully blocked.
484                  *
485                  * The asm routine, for its part, does a compare-and-swap, so if we
486                  * happened to interrupt it before it wrote NMI_NORMAL_OPN, it'll
487                  * notice, abort, and not write the status. */
488                 pcpui->nmi_status = NMI_HANDLE_ANOTHER;
489                 return;
490         }
491         assert(pcpui->nmi_status == NMI_NORMAL_OPN);
492         pcpui->nmi_status = NMI_HANDLE_ANOTHER;
493         /* We could be interrupting an NMI that is trying to pop back to a normal
494          * context.  We can tell by looking at its PC.  If it is within the popping
495          * routine, then we interrupted it at this bad time.  We'll hack the TF such
496          * that it will return instead of succeeding. */
497         if (nmi_check_and_hack_tf(hw_tf))
498                 return;
499         /* OK, so we didn't interrupt an NMI that was trying to return.  So we need
500          * to run the bottom half.  We're going to jump stacks, but we also need to
501          * copy the hw_tf.  The existing one will be clobbered by any interrupting
502          * NMIs.
503          *
504          * We also need to save some space on the top of that stack for a pointer to
505          * pcpui and a scratch register, which nmi_try_to_pop() will use.  The
506          * target stack will look like this:
507          *
508          *               +--------------------------+ Page boundary (e.g. 0x6000)
509          *               |   scratch space (rsp)    |
510          *               |       pcpui pointer      |
511          *               |      tf_ss + padding     | HW_TF end
512          *               |          tf_rsp          |
513          *               |            .             |
514          *               |            .             |
515          * RSP ->        |         tf_gsbase        | HW_TF start, hw_tf_copy
516          *               +--------------------------+
517          *               |            .             |
518          *               |            .             |
519          *               |            .             |
520          *               +--------------------------+ Page boundary (e.g. 0x5000)
521          *
522          * __nmi_bottom_half() just picks up using the stack below tf_gsbase.  It'll
523          * push as needed, growing down.  Basically we're just using the space
524          * 'above' the stack as storage. */
525         worker_stacktop = pcpui->nmi_worker_stacktop - 2 * sizeof(uintptr_t);
526         *(uintptr_t*)worker_stacktop = (uintptr_t)pcpui;
527         worker_stacktop = worker_stacktop - sizeof(struct hw_trapframe);
528         hw_tf_copy = (struct hw_trapframe*)worker_stacktop;
529         *hw_tf_copy = *hw_tf;
530         /* Once we head to the bottom half, consider ourselves interruptible (though
531          * it's not until the first time we do_nmi_work()).  We'll never come back
532          * to this stack.  Doing this in asm so we can easily pass an argument.  We
533          * don't need to call (vs jmp), but it helps keep the stack aligned. */
534         asm volatile("mov $0x0, %%rbp;"
535                      "mov %0, %%rsp;"
536                      "call __nmi_bottom_half;"
537                      : : "r"(worker_stacktop), "D"(hw_tf_copy));
538         assert(0);
539 }
540
541 /* Certain traps want IRQs enabled, such as the syscall.  Others can't handle
542  * it, like the page fault handler.  Turn them on on a case-by-case basis. */
543 static void trap_dispatch(struct hw_trapframe *hw_tf)
544 {
545         struct per_cpu_info *pcpui;
546         bool handled = FALSE;
547         unsigned long aux = 0;
548         uintptr_t fixup_ip;
549
550         // Handle processor exceptions.
551         switch(hw_tf->tf_trapno) {
552                 case T_BRKPT:
553                         enable_irq();
554                         monitor(hw_tf);
555                         disable_irq();
556                         handled = TRUE;
557                         break;
558                 case T_ILLOP:
559                 {
560                         /* TODO: this can PF if there is a concurrent unmap/PM removal. */
561                         uintptr_t ip = get_hwtf_pc(hw_tf);
562                         pcpui = &per_cpu_info[core_id()];
563                         pcpui->__lock_checking_enabled--;               /* for print debugging */
564                         /* We will muck with the actual TF.  If we're dealing with
565                          * userspace, we need to make sure we edit the actual TF that will
566                          * get restarted (pcpui), and not the TF on the kstack (which aren't
567                          * the same).  See set_current_ctx() for more info. */
568                         if (!in_kernel(hw_tf))
569                                 hw_tf = &pcpui->cur_ctx->tf.hw_tf;
570                         printd("bad opcode, eip: %p, next 3 bytes: %x %x %x\n", ip,
571                                *(uint8_t*)(ip + 0),
572                                *(uint8_t*)(ip + 1),
573                                *(uint8_t*)(ip + 2));
574                         /* rdtscp: 0f 01 f9 */
575                         if (*(uint8_t*)(ip + 0) == 0x0f,
576                             *(uint8_t*)(ip + 1) == 0x01,
577                             *(uint8_t*)(ip + 2) == 0xf9) {
578                                 x86_fake_rdtscp(hw_tf);
579                                 pcpui->__lock_checking_enabled++;       /* for print debugging */
580                                 handled = TRUE;
581                                 break;
582                         }
583                         enable_irq();
584                         monitor(hw_tf);
585                         disable_irq();
586                         pcpui->__lock_checking_enabled++;               /* for print debugging */
587                         break;
588                 }
589                 case T_PGFLT:
590                         handled = __handle_page_fault(hw_tf, &aux);
591                         break;
592                 case T_GPFLT:
593                 case T_FPERR:
594                         handled = try_handle_exception_fixup(hw_tf);
595                         break;
596                 case T_SYSCALL:
597                         enable_irq();
598                         // check for userspace, for now
599                         assert(hw_tf->tf_cs != GD_KT);
600                         /* Set up and run the async calls */
601                         /* TODO: this is using the wrong reg1 for traps for 32 bit */
602                         prep_syscalls(current,
603                                       (struct syscall*)x86_get_systrap_arg0(hw_tf),
604                                                   (unsigned int)x86_get_systrap_arg1(hw_tf));
605                         disable_irq();
606                         handled = TRUE;
607                         break;
608         }
609
610         if (!handled) {
611                 if (in_kernel(hw_tf)) {
612                         print_trapframe(hw_tf);
613                         panic("Damn Damn!  Unhandled trap in the kernel!");
614                 }
615                 reflect_unhandled_trap(hw_tf->tf_trapno, hw_tf->tf_err, aux);
616         }
617 }
618
619 /* Helper.  For now, this copies out the TF to pcpui.  Eventually, we should
620  * consider doing this in trapentry.S
621  *
622  * TODO: consider having this return the tf used, so we can set tf in trap and
623  * irq handlers to edit the TF that will get restarted.  Right now, the kernel
624  * uses and restarts tf, but userspace restarts the old pcpui tf.  It is
625  * tempting to do this, but note that tf stays on the stack of the kthread,
626  * while pcpui->cur_ctx is for the core we trapped in on.  Meaning if we ever
627  * block, suddenly cur_ctx is pointing to some old clobbered state that was
628  * already returned to and can't be trusted.  Meanwhile tf can always be trusted
629  * (like with an in_kernel() check).  The only types of traps from the user that
630  * can be expected to have editable trapframes are ones that don't block. */
631 static void set_current_ctx_hw(struct per_cpu_info *pcpui,
632                                struct hw_trapframe *hw_tf)
633 {
634         assert(!irq_is_enabled());
635         pcpui->actual_ctx.type = ROS_HW_CTX;
636         pcpui->actual_ctx.tf.hw_tf = *hw_tf;
637         pcpui->cur_ctx = &pcpui->actual_ctx;
638 }
639
640 static void set_current_ctx_sw(struct per_cpu_info *pcpui,
641                                struct sw_trapframe *sw_tf)
642 {
643         assert(!irq_is_enabled());
644         pcpui->actual_ctx.type = ROS_SW_CTX;
645         pcpui->actual_ctx.tf.sw_tf = *sw_tf;
646         pcpui->cur_ctx = &pcpui->actual_ctx;
647 }
648
649 static void set_current_ctx_vm(struct per_cpu_info *pcpui,
650                                struct vm_trapframe *vm_tf)
651 {
652         assert(!irq_is_enabled());
653         pcpui->actual_ctx.type = ROS_VM_CTX;
654         pcpui->actual_ctx.tf.vm_tf = *vm_tf;
655         pcpui->cur_ctx = &pcpui->actual_ctx;
656 }
657
658 void trap(struct hw_trapframe *hw_tf)
659 {
660         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
661         /* Copy out the TF for now */
662         if (!in_kernel(hw_tf)) {
663                 set_current_ctx_hw(pcpui, hw_tf);
664                 /* ignoring state for nested kernel traps.  should be rare. */
665                 __set_cpu_state(pcpui, CPU_STATE_KERNEL);
666         } else {
667                 inc_ktrap_depth(pcpui);
668         }
669         printd("Incoming TRAP %d on core %d, TF at %p\n", hw_tf->tf_trapno,
670                core_id(), hw_tf);
671         if ((hw_tf->tf_cs & ~3) != GD_UT && (hw_tf->tf_cs & ~3) != GD_KT) {
672                 print_trapframe(hw_tf);
673                 panic("Trapframe with invalid CS!");
674         }
675         trap_dispatch(hw_tf);
676         /* Return to the current process, which should be runnable.  If we're the
677          * kernel, we should just return naturally.  Note that current and tf need
678          * to still be okay (might not be after blocking) */
679         if (in_kernel(hw_tf)) {
680                 dec_ktrap_depth(pcpui);
681                 return;
682         }
683         proc_restartcore();
684         assert(0);
685 }
686
687 static bool vector_is_irq(int apic_vec)
688 {
689         /* arguably, we could limit them to MaxIdtIOAPIC */
690         return (IdtPIC <= apic_vec) && (apic_vec <= IdtMAX);
691 }
692
693 static void irq_dispatch(struct hw_trapframe *hw_tf)
694 {
695         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
696         struct irq_handler *irq_h;
697
698         if (!in_irq_ctx(pcpui))
699                 __set_cpu_state(pcpui, CPU_STATE_IRQ);
700         inc_irq_depth(pcpui);
701         //if (core_id())
702         if (hw_tf->tf_trapno != IdtLAPIC_TIMER) /* timer irq */
703         if (hw_tf->tf_trapno != I_KERNEL_MSG)
704         if (hw_tf->tf_trapno != 65)     /* qemu serial tends to get this one */
705                 printd("Incoming IRQ, ISR: %d on core %d\n", hw_tf->tf_trapno,
706                        core_id());
707         /* TODO: RCU read lock */
708         irq_h = irq_handlers[hw_tf->tf_trapno];
709         if (!irq_h) {
710                 warn_once("Received IRQ %d, had no handler registered!",
711                           hw_tf->tf_trapno);
712                 /* If we don't have an IRQ handler, we don't know how to EOI.  Odds are,
713                  * it's a LAPIC IRQ, such as I_TESTING */
714                 if (!lapic_check_spurious(hw_tf->tf_trapno))
715                         lapic_send_eoi(hw_tf->tf_trapno);
716                 goto out_no_eoi;
717         }
718         if (irq_h->check_spurious(hw_tf->tf_trapno))
719                 goto out_no_eoi;
720         /* Can now be interrupted/nested by higher priority IRQs, but not by our
721          * current IRQ vector, til we EOI. */
722         enable_irq();
723         while (irq_h) {
724                 irq_h->isr(hw_tf, irq_h->data);
725                 irq_h = irq_h->next;
726         }
727         // if we're a general purpose IPI function call, down the cpu_list
728         extern handler_wrapper_t handler_wrappers[NUM_HANDLER_WRAPPERS];
729         if ((I_SMP_CALL0 <= hw_tf->tf_trapno) &&
730             (hw_tf->tf_trapno <= I_SMP_CALL_LAST))
731                 down_checklist(handler_wrappers[hw_tf->tf_trapno & 0x0f].cpu_list);
732         disable_irq();
733         /* Keep in sync with ipi_is_pending */
734         irq_handlers[hw_tf->tf_trapno]->eoi(hw_tf->tf_trapno);
735         /* Fall-through */
736 out_no_eoi:
737         dec_irq_depth(pcpui);
738         if (!in_irq_ctx(pcpui))
739                 __set_cpu_state(pcpui, CPU_STATE_KERNEL);
740 }
741
742 /* Note IRQs are disabled unless explicitly turned on.
743  *
744  * In general, we should only get trapno's >= PIC1_OFFSET (32).  Anything else
745  * should be a trap.  Even if we don't use the PIC, that should be the standard.
746  * It is possible to get a spurious LAPIC IRQ with vector 15 (or similar), but
747  * the spurious check should catch that.
748  *
749  * Note that from hardware's perspective (PIC, etc), IRQs start from 0, but they
750  * are all mapped up at PIC1_OFFSET for the cpu / irq_handler. */
751 void handle_irq(struct hw_trapframe *hw_tf)
752 {
753         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
754
755         /* Copy out the TF for now */
756         if (!in_kernel(hw_tf))
757                 set_current_ctx_hw(pcpui, hw_tf);
758         irq_dispatch(hw_tf);
759         /* Return to the current process, which should be runnable.  If we're the
760          * kernel, we should just return naturally.  Note that current and tf need
761          * to still be okay (might not be after blocking) */
762         if (in_kernel(hw_tf))
763                 return;
764         proc_restartcore();
765         assert(0);
766 }
767
768 /* The irq field may be ignored based on the type of Bus. */
769 int register_irq(int irq, isr_t handler, void *irq_arg, uint32_t tbdf)
770 {
771         struct irq_handler *irq_h;
772         int vector;
773         irq_h = kzmalloc(sizeof(struct irq_handler), 0);
774         assert(irq_h);
775         irq_h->dev_irq = irq;
776         irq_h->tbdf = tbdf;
777         vector = bus_irq_setup(irq_h);
778         if (vector == -1) {
779                 kfree(irq_h);
780                 return -1;
781         }
782         printk("IRQ %d, vector %d (0x%x), type %s\n", irq, vector, vector,
783                irq_h->type);
784         assert(irq_h->check_spurious && irq_h->eoi);
785         irq_h->isr = handler;
786         irq_h->data = irq_arg;
787         irq_h->apic_vector = vector;
788         /* RCU write lock */
789         spin_lock_irqsave(&irq_handler_wlock);
790         irq_h->next = irq_handlers[vector];
791         wmb();  /* make sure irq_h is done before publishing to readers */
792         irq_handlers[vector] = irq_h;
793         spin_unlock_irqsave(&irq_handler_wlock);
794         /* Most IRQs other than the BusIPI should need their irq unmasked.
795          * Might need to pass the irq_h, in case unmask needs more info.
796          * The lapic IRQs need to be unmasked on a per-core basis */
797         if (irq_h->unmask && strcmp(irq_h->type, "lapic"))
798                 irq_h->unmask(irq_h, vector);
799         return 0;
800 }
801
802 /* These routing functions only allow the routing of an irq to a single core.
803  * If we want to route to multiple cores, we'll probably need to set up logical
804  * groups or something and take some additional parameters. */
805 static int route_irq_h(struct irq_handler *irq_h, int os_coreid)
806 {
807         int hw_coreid;
808         if (!irq_h->route_irq) {
809                 printk("[kernel] apic_vec %d, type %s cannot be routed\n",
810                        irq_h->apic_vector, irq_h->type);
811                 return -1;
812         }
813         if (os_coreid >= MAX_NUM_CORES) {
814                 printk("[kernel] os_coreid %d out of range!\n", os_coreid);
815                 return -1;
816         }
817         hw_coreid = get_hw_coreid(os_coreid);
818         if (hw_coreid == -1) {
819                 printk("[kernel] os_coreid %d not a valid hw core!\n", os_coreid);
820                 return -1;
821         }
822         irq_h->route_irq(irq_h, irq_h->apic_vector, hw_coreid);
823         return 0;
824 }
825
826 /* Routes all irqs for a given apic_vector to os_coreid.  Returns 0 if all of
827  * them succeeded.  -1 if there were none or if any of them failed.  We don't
828  * share IRQs often (if ever anymore), so this shouldn't be an issue. */
829 int route_irqs(int apic_vec, int os_coreid)
830 {
831         struct irq_handler *irq_h;
832         int ret = -1;
833         if (!vector_is_irq(apic_vec)) {
834                 printk("[kernel] vector %d is not an IRQ vector!\n", apic_vec);
835                 return -1;
836         }
837         irq_h = irq_handlers[apic_vec];
838         while (irq_h) {
839                 assert(irq_h->apic_vector == apic_vec);
840                 ret = route_irq_h(irq_h, os_coreid);
841                 irq_h = irq_h->next;
842         }
843         return ret;
844 }
845
846 /* It's a moderate pain in the ass to put these in bit-specific files (header
847  * hell with the set_current_ helpers) */
848 void sysenter_callwrapper(struct syscall *sysc, unsigned long count,
849                           struct sw_trapframe *sw_tf)
850 {
851         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
852         set_current_ctx_sw(pcpui, sw_tf);
853         __set_cpu_state(pcpui, CPU_STATE_KERNEL);
854         /* Once we've set_current_ctx, we can enable interrupts.  This used to be
855          * mandatory (we had immediate KMSGs that would muck with cur_ctx).  Now it
856          * should only help for sanity/debugging. */
857         enable_irq();
858         /* Set up and run the async calls.  This may block, and we could migrate to
859          * another core.  If you use pcpui again, you need to reread it. */
860         prep_syscalls(current, sysc, count);
861         disable_irq();
862         proc_restartcore();
863 }
864
865 /* Declared in x86/arch.h */
866 void send_ipi(uint32_t os_coreid, uint8_t vector)
867 {
868         int hw_coreid = get_hw_coreid(os_coreid);
869         if (hw_coreid == -1) {
870                 panic("Unmapped OS coreid (OS %d)!\n", os_coreid);
871                 return;
872         }
873         assert(vector != T_NMI);
874         __send_ipi(hw_coreid, vector);
875 }
876
877 /****************** VM exit handling ******************/
878
879 static bool handle_vmexit_cpuid(struct vm_trapframe *tf)
880 {
881         uint32_t eax, ebx, ecx, edx;
882
883         cpuid(tf->tf_rax, tf->tf_rcx, &eax, &ebx, &ecx, &edx);
884         switch (tf->tf_rax) {
885                 case 0x01:
886                         /* Set the hypervisor bit to let the guest know it is virtualized */
887                         ecx |= 1 << 31;
888                         /* Unset the vmx capability bit so that the guest does not try
889                          * to turn it on. */
890                         ecx &= ~(1 << 5);
891                         /* Unset the perf capability bit so that the guest does not try
892                          * to turn it on. */
893                         ecx &= ~(1 << 15);
894                         break;
895                 case 0x0A:
896                         eax = 0;
897                         ebx = 0;
898                         ecx = 0;
899                         edx = 0;
900                         break;
901                 /* Signal the use of KVM. */
902                 case 0x40000000:
903                         eax = 0;
904                         ebx = 0x4b4d564b;
905                         ecx = 0x564b4d56;
906                         edx = 0x0000004d;
907                         break;
908                 default:
909                         break;
910         }
911         tf->tf_rax = eax;
912         tf->tf_rbx = ebx;
913         tf->tf_rcx = ecx;
914         tf->tf_rdx = edx;
915         tf->tf_rip += 2;
916         return TRUE;
917 }
918
919 static bool handle_vmexit_ept_fault(struct vm_trapframe *tf)
920 {
921         int prot = 0;
922         int ret;
923
924         prot |= tf->tf_exit_qual & VMX_EPT_FAULT_READ ? PROT_READ : 0;
925         prot |= tf->tf_exit_qual & VMX_EPT_FAULT_WRITE ? PROT_WRITE : 0;
926         prot |= tf->tf_exit_qual & VMX_EPT_FAULT_INS ? PROT_EXEC : 0;
927         ret = handle_page_fault(current, tf->tf_guest_pa, prot);
928         if (ret) {
929                 /* TODO: maybe put ret in the TF somewhere */
930                 return FALSE;
931         }
932         return TRUE;
933 }
934
935 /* Regarding NMI blocking,
936  *              "An NMI causes subsequent NMIs to be blocked, but only after the VM exit
937  *              completes." (SDM)
938  *
939  * Like handle_nmi(), this function and anything it calls directly cannot fault,
940  * or else we lose our NMI protections. */
941 static bool handle_vmexit_nmi(struct vm_trapframe *tf)
942 {
943         /* Sanity checks, make sure we really got an NMI.  Feel free to remove. */
944         assert((tf->tf_intrinfo2 & INTR_INFO_INTR_TYPE_MASK) == INTR_TYPE_NMI_INTR);
945         assert((tf->tf_intrinfo2 & INTR_INFO_VECTOR_MASK) == T_NMI);
946         assert(!irq_is_enabled());
947
948         emit_monitor_backtrace(ROS_VM_CTX, tf);
949         perfmon_snapshot_vmtf(tf);
950         send_self_ipi(IdtLAPIC_PCINT);
951         return TRUE;
952 }
953
954 bool handle_vmexit_msr(struct vm_trapframe *tf)
955 {
956         bool ret;
957
958         ret = vmm_emulate_msr(&tf->tf_rcx, &tf->tf_rdx, &tf->tf_rax,
959                               (tf->tf_exit_reason == EXIT_REASON_MSR_READ
960                                                    ? VMM_MSR_EMU_READ : VMM_MSR_EMU_WRITE));
961         if (ret)
962                 tf->tf_rip += 2;
963         return ret;
964 }
965
966 bool handle_vmexit_extirq(struct vm_trapframe *tf)
967 {
968         struct hw_trapframe hw_tf;
969
970         /* For now, we just handle external IRQs.  I think guest traps should go to
971          * the guest, based on our vmctls */
972         assert((tf->tf_intrinfo2 & INTR_INFO_INTR_TYPE_MASK) == INTR_TYPE_EXT_INTR);
973         /* TODO: Our IRQ handlers all expect TFs.  Let's fake one.  A bunch of
974          * handlers (e.g. backtrace/perf) will probably be unhappy about a user TF
975          * that is really a VM, so this all needs work. */
976         hw_tf.tf_gsbase = 0;
977         hw_tf.tf_fsbase = 0;
978         hw_tf.tf_rax = tf->tf_rax;
979         hw_tf.tf_rbx = tf->tf_rbx;
980         hw_tf.tf_rcx = tf->tf_rcx;
981         hw_tf.tf_rdx = tf->tf_rdx;
982         hw_tf.tf_rbp = tf->tf_rbp;
983         hw_tf.tf_rsi = tf->tf_rsi;
984         hw_tf.tf_rdi = tf->tf_rdi;
985         hw_tf.tf_r8 = tf->tf_r8;
986         hw_tf.tf_r9 = tf->tf_r9;
987         hw_tf.tf_r10 = tf->tf_r10;
988         hw_tf.tf_r11 = tf->tf_r11;
989         hw_tf.tf_r12 = tf->tf_r12;
990         hw_tf.tf_r13 = tf->tf_r13;
991         hw_tf.tf_r14 = tf->tf_r14;
992         hw_tf.tf_r15 = tf->tf_r15;
993         hw_tf.tf_trapno = tf->tf_intrinfo2 & INTR_INFO_VECTOR_MASK;
994         hw_tf.tf_err = 0;
995         hw_tf.tf_rip = tf->tf_rip;
996         hw_tf.tf_cs = GD_UT;    /* faking a user TF, even though it's a VM */
997         hw_tf.tf_rflags = tf->tf_rflags;
998         hw_tf.tf_rsp = tf->tf_rsp;
999         hw_tf.tf_ss = GD_UD;
1000
1001         irq_dispatch(&hw_tf);
1002         /* Consider returning whether or not there was a handler registered */
1003         return TRUE;
1004 }
1005
1006 static bool handle_vmexit_xsetbv(struct vm_trapframe *tf)
1007 {
1008         // The VM's requested-feature bitmap is represented by edx:eax
1009         uint64_t vm_rfbm = (tf->tf_rdx << 32) | tf->tf_rax;
1010
1011         // If the VM tries to set xcr0 to a superset
1012         // of Akaros's default value, kill the VM.
1013
1014         // Bit in vm_rfbm and x86_default_xcr0:        Ok. Requested and allowed.
1015         // Bit in vm_rfbm but not x86_default_xcr0:    Bad! Requested, not allowed.
1016         // Bit not in vm_rfbm but in x86_default_xcr0: Ok. Not requested.
1017
1018         // vm_rfbm & (~x86_default_xcr0) is nonzero if any bits
1019         // are set in vm_rfbm but not x86_default_xcr0
1020
1021         if (vm_rfbm & (~__proc_global_info.x86_default_xcr0))
1022                 return FALSE;
1023
1024
1025         // If attempting to use vm_rfbm for xsetbv
1026         // causes a fault, we reflect to the VMM.
1027         if (safe_lxcr0(vm_rfbm))
1028                 return FALSE;
1029
1030
1031         // If no fault, advance the instruction pointer
1032         // and return TRUE to make the VM resume.
1033         tf->tf_rip += 3; // XSETBV is a 3-byte instruction
1034         return TRUE;
1035 }
1036
1037 static void vmexit_dispatch(struct vm_trapframe *tf)
1038 {
1039         bool handled = FALSE;
1040
1041         /* Do not block in any of these functions.
1042          *
1043          * If we block, we'll probably need to finalize the context.  If we do, then
1044          * there's a chance the guest pcore can start somewhere else, and then we
1045          * can't get the GPC loaded again.  Plus, they could be running a GPC with
1046          * an unresolved vmexit.  It's just mess.
1047          *
1048          * If we want to enable IRQs, we can do so on a case-by-case basis.  Don't
1049          * do it for external IRQs - the irq_dispatch code will handle it. */
1050         switch (tf->tf_exit_reason) {
1051         case EXIT_REASON_VMCALL:
1052                 if (current->vmm.flags & VMM_VMCALL_PRINTF) {
1053                         printk("%c", tf->tf_rdi);
1054                         tf->tf_rip += 3;
1055                         handled = TRUE;
1056                 }
1057                 break;
1058         case EXIT_REASON_CPUID:
1059                 handled = handle_vmexit_cpuid(tf);
1060                 break;
1061         case EXIT_REASON_EPT_VIOLATION:
1062                 handled = handle_vmexit_ept_fault(tf);
1063                 break;
1064         case EXIT_REASON_EXCEPTION_NMI:
1065                 handled = handle_vmexit_nmi(tf);
1066                 break;
1067         case EXIT_REASON_MSR_READ:
1068         case EXIT_REASON_MSR_WRITE:
1069                 handled = handle_vmexit_msr(tf);
1070                 break;
1071         case EXIT_REASON_EXTERNAL_INTERRUPT:
1072                 handled = handle_vmexit_extirq(tf);
1073                 break;
1074         case EXIT_REASON_XSETBV:
1075                 handled = handle_vmexit_xsetbv(tf);
1076                 break;
1077         default:
1078                 printd("Unhandled vmexit: reason 0x%x, exit qualification 0x%x\n",
1079                        tf->tf_exit_reason, tf->tf_exit_qual);
1080         }
1081         if (!handled) {
1082                 tf->tf_flags |= VMCTX_FL_HAS_FAULT;
1083                 if (reflect_current_context()) {
1084                         /* VM contexts shouldn't be in vcore context, so this should be
1085                          * pretty rare (unlike SCPs or VC ctx page faults). */
1086                         printk("[kernel] Unable to reflect VM Exit\n");
1087                         print_vmtrapframe(tf);
1088                         proc_destroy(current);
1089                 }
1090         }
1091 }
1092
1093 void handle_vmexit(struct vm_trapframe *tf)
1094 {
1095         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
1096
1097         tf->tf_rip = vmcs_read(GUEST_RIP);
1098         tf->tf_rflags = vmcs_read(GUEST_RFLAGS);
1099         tf->tf_rsp = vmcs_read(GUEST_RSP);
1100         tf->tf_cr2 = rcr2();
1101         tf->tf_cr3 = vmcs_read(GUEST_CR3);
1102         tf->tf_guest_pcoreid = pcpui->guest_pcoreid;
1103         tf->tf_flags |= VMCTX_FL_PARTIAL;
1104         tf->tf_guest_intr_status = vmcs_read(GUEST_INTR_STATUS);
1105         tf->tf_exit_reason = vmcs_read(VM_EXIT_REASON);
1106         tf->tf_exit_qual = vmcs_read(EXIT_QUALIFICATION);
1107         tf->tf_intrinfo1 = vmcs_read(GUEST_INTERRUPTIBILITY_INFO);
1108         tf->tf_intrinfo2 = vmcs_read(VM_EXIT_INTR_INFO);
1109         tf->tf_guest_va = vmcs_read(GUEST_LINEAR_ADDRESS);
1110         tf->tf_guest_pa = vmcs_read(GUEST_PHYSICAL_ADDRESS);
1111
1112         set_current_ctx_vm(pcpui, tf);
1113         tf = &pcpui->cur_ctx->tf.vm_tf;
1114         vmexit_dispatch(tf);
1115         /* We're either restarting a partial VM ctx (vmcs was launched, loaded on
1116          * the core, etc) or a SW vc ctx for the reflected trap.  Or the proc is
1117          * dying and we'll handle a __death KMSG shortly. */
1118         proc_restartcore();
1119 }
1120
1121 /* Partial contexts for HW and SW TFs have the user's gs in MSR_KERNEL_GS_BASE.
1122  * The kernel's gs is loaded into gs.  We need to put the kernel's gs into
1123  * KERNEL_GS_BASE so the core is ready to run another full context, save the
1124  * user's {GS,FS}_BASE into their TF so it can run on another core, and keep GS
1125  * loaded with the current GS (the kernel's). */
1126 static void x86_finalize_hwtf(struct hw_trapframe *tf)
1127 {
1128         tf->tf_gsbase = read_msr(MSR_KERNEL_GS_BASE);
1129         write_msr(MSR_KERNEL_GS_BASE, read_gsbase());
1130         tf->tf_fsbase = read_fsbase();
1131         x86_hwtf_clear_partial(tf);
1132 }
1133
1134 static void x86_finalize_swtf(struct sw_trapframe *tf)
1135 {
1136         tf->tf_gsbase = read_msr(MSR_KERNEL_GS_BASE);
1137         write_msr(MSR_KERNEL_GS_BASE, read_gsbase());
1138         tf->tf_fsbase = read_fsbase();
1139         x86_swtf_clear_partial(tf);
1140 }
1141
1142 static void x86_finalize_vmtf(struct vm_trapframe *tf)
1143 {
1144         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
1145
1146         x86_vmtf_clear_partial(tf);
1147         unload_guest_pcore(pcpui->cur_proc, pcpui->guest_pcoreid);
1148 }
1149
1150 /* Makes sure that the user context is fully saved into ctx and not split across
1151  * the struct and HW, meaning it is not a "partial context".
1152  *
1153  * Be careful to zero out any part of the ctx struct not in use, to avoid
1154  * leaking information from other processes. */
1155 void arch_finalize_ctx(struct user_context *ctx)
1156 {
1157         if (!arch_ctx_is_partial(ctx))
1158                 return;
1159         switch (ctx->type) {
1160         case ROS_HW_CTX:
1161                 x86_finalize_hwtf(&ctx->tf.hw_tf);
1162                 memset((uint8_t*)&ctx->tf + sizeof(struct hw_trapframe), 0,
1163                            sizeof(ctx->tf) - sizeof(struct hw_trapframe));
1164                 break;
1165         case ROS_SW_CTX:
1166                 x86_finalize_swtf(&ctx->tf.sw_tf);
1167                 memset((uint8_t*)&ctx->tf + sizeof(struct sw_trapframe), 0,
1168                            sizeof(ctx->tf) - sizeof(struct sw_trapframe));
1169                 break;
1170         case ROS_VM_CTX:
1171                 x86_finalize_vmtf(&ctx->tf.vm_tf);
1172                 memset((uint8_t*)&ctx->tf + sizeof(struct vm_trapframe), 0,
1173                            sizeof(ctx->tf) - sizeof(struct vm_trapframe));
1174                 break;
1175         }
1176 }