Kernel stack get/put interface
[akaros.git] / kern / arch / x86 / trap.c
1 #ifdef __SHARC__
2 #pragma nosharc
3 #define SINIT(x) x
4 #endif
5
6 #include <arch/mmu.h>
7 #include <arch/x86.h>
8 #include <arch/arch.h>
9 #include <arch/console.h>
10 #include <arch/apic.h>
11 #include <ros/common.h>
12 #include <smp.h>
13 #include <assert.h>
14 #include <pmap.h>
15 #include <trap.h>
16 #include <monitor.h>
17 #include <process.h>
18 #include <mm.h>
19 #include <stdio.h>
20 #include <slab.h>
21 #include <syscall.h>
22 #include <kdebug.h>
23 #include <kmalloc.h>
24
25 taskstate_t RO ts;
26
27 /* Interrupt descriptor table.  64 bit needs 16 byte alignment (i think). */
28 gatedesc_t __attribute__((aligned (16))) idt[256] = { { 0 } };
29 pseudodesc_t idt_pd;
30
31 /* global handler table, used by core0 (for now).  allows the registration
32  * of functions to be called when servicing an interrupt.  other cores
33  * can set up their own later. */
34 handler_t interrupt_handlers[NUM_INTERRUPT_HANDLERS];
35
36 const char *x86_trapname(int trapno)
37 {
38     // zra: excnames is SREADONLY because Ivy doesn't trust const
39         static const char *NT const (RO excnames)[] = {
40                 "Divide error",
41                 "Debug",
42                 "Non-Maskable Interrupt",
43                 "Breakpoint",
44                 "Overflow",
45                 "BOUND Range Exceeded",
46                 "Invalid Opcode",
47                 "Device Not Available",
48                 "Double Fault",
49                 "Coprocessor Segment Overrun",
50                 "Invalid TSS",
51                 "Segment Not Present",
52                 "Stack Fault",
53                 "General Protection",
54                 "Page Fault",
55                 "(unknown trap)",
56                 "x87 FPU Floating-Point Error",
57                 "Alignment Check",
58                 "Machine-Check",
59                 "SIMD Floating-Point Exception"
60         };
61
62         if (trapno < sizeof(excnames)/sizeof(excnames[0]))
63                 return excnames[trapno];
64         if (trapno == T_SYSCALL)
65                 return "System call";
66         return "(unknown trap)";
67 }
68
69 /* Set stacktop for the current core to be the stack the kernel will start on
70  * when trapping/interrupting from userspace.  Don't use this til after
71  * smp_percpu_init().  We can probably get the TSS by reading the task register
72  * and then the GDT.  Still, it's a pain. */
73 void set_stack_top(uintptr_t stacktop)
74 {
75         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
76         /* No need to reload the task register, this takes effect immediately */
77         x86_set_stacktop_tss(pcpui->tss, stacktop);
78         /* Also need to make sure sysenters come in correctly */
79         x86_set_sysenter_stacktop(stacktop);
80 }
81
82 /* Note the check implies we only are on a one page stack (or the first page) */
83 uintptr_t get_stack_top(void)
84 {
85         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
86         uintptr_t stacktop;
87         /* so we can check this in interrupt handlers (before smp_boot()) */
88         /* TODO: These are dangerous - it assumes we're on a one-page stack.  If we
89          * change it to KSTKSIZE, then we assume stacks are KSTKSIZE-aligned */
90         if (!pcpui->tss)
91                 return ROUNDUP(read_sp(), PGSIZE);
92         stacktop = x86_get_stacktop_tss(pcpui->tss);
93         if (stacktop != ROUNDUP(read_sp(), PGSIZE))
94                 panic("Bad stacktop: %p esp one is %p\n", stacktop,
95                       ROUNDUP(read_sp(), PGSIZE));
96         return stacktop;
97 }
98
99 /* Sends a non-maskable interrupt; the handler will print a trapframe. */
100 void send_nmi(uint32_t os_coreid)
101 {
102         /* NMI / IPI for x86 are limited to 8 bits */
103         uint8_t hw_core = (uint8_t)get_hw_coreid(os_coreid);
104         __send_nmi(hw_core);
105 }
106
107 void idt_init(void)
108 {
109         /* This table is made in trapentry$BITS.S by each macro in that file.
110          * It is layed out such that the ith entry is the ith's traphandler's
111          * (uintptr_t) trap addr, then (uint32_t) trap number. */
112         struct trapinfo { uintptr_t trapaddr; uint32_t trapnumber; }
113                __attribute__((packed));
114         extern struct trapinfo trap_tbl[];
115         extern struct trapinfo trap_tbl_end[];
116         int i, trap_tbl_size = trap_tbl_end - trap_tbl;
117         extern void ISR_default(void);
118
119         /* set all to default, to catch everything */
120         for (i = 0; i < 256; i++)
121                 SETGATE(idt[i], 0, GD_KT, &ISR_default, 0);
122
123         /* set all entries that have real trap handlers
124          * we need to stop short of the last one, since the last is the default
125          * handler with a fake interrupt number (500) that is out of bounds of
126          * the idt[] */
127         for (i = 0; i < trap_tbl_size - 1; i++)
128                 SETGATE(idt[trap_tbl[i].trapnumber], 0, GD_KT, trap_tbl[i].trapaddr, 0);
129
130         /* turn on trap-based syscall handling and other user-accessible ints
131          * DPL 3 means this can be triggered by the int instruction */
132         idt[T_SYSCALL].gd_dpl = SINIT(3);
133         idt[T_BRKPT].gd_dpl = SINIT(3);
134
135         /* Set up our kernel stack when changing rings */
136         /* Note: we want 16 byte aligned kernel stack frames (AMD 2:8.9.3) */
137         x86_set_stacktop_tss(&ts, (uintptr_t)bootstacktop);
138         x86_sysenter_init((uintptr_t)bootstacktop);
139
140 #ifdef CONFIG_KTHREAD_POISON
141         *kstack_bottom_addr((uintptr_t)bootstacktop) = 0xdeadbeef;
142 #endif /* CONFIG_KTHREAD_POISON */
143
144         /* Initialize the TSS field of the gdt.  The size of the TSS desc differs
145          * between 64 and 32 bit, hence the pointer acrobatics */
146         syssegdesc_t *ts_slot = (syssegdesc_t*)&gdt[GD_TSS >> 3];
147         *ts_slot = (syssegdesc_t)SEG_SYS_SMALL(STS_T32A, (uintptr_t)&ts,
148                                                sizeof(taskstate_t), 0);
149
150         /* Init the IDT PD.  Need to do this before ltr for some reason.  (Doing
151          * this between ltr and lidt causes the machine to reboot... */
152         idt_pd.pd_lim = sizeof(idt) - 1;
153         idt_pd.pd_base = (uintptr_t)idt;
154
155         ltr(GD_TSS);
156
157         asm volatile("lidt %0" : : "m"(idt_pd));
158
159         // This will go away when we start using the IOAPIC properly
160         pic_remap();
161         // set LINT0 to receive ExtINTs (KVM's default).  At reset they are 0x1000.
162         write_mmreg32(LAPIC_LVT_LINT0, 0x700);
163         // mask it to shut it up for now
164         mask_lapic_lvt(LAPIC_LVT_LINT0);
165         // and turn it on
166         lapic_enable();
167         /* register the generic timer_interrupt() handler for the per-core timers */
168         register_interrupt_handler(interrupt_handlers, LAPIC_TIMER_DEFAULT_VECTOR,
169                                    timer_interrupt, NULL);
170         /* register the kernel message handler */
171         register_interrupt_handler(interrupt_handlers, I_KERNEL_MSG,
172                                    handle_kmsg_ipi, NULL);
173 }
174
175 static void handle_fperr(struct hw_trapframe *hw_tf)
176 {
177         uint16_t fpcw, fpsw;
178         uint32_t mxcsr;
179         asm volatile ("fnstcw %0" : "=m"(fpcw));
180         asm volatile ("fnstsw %0" : "=m"(fpsw));
181         asm volatile ("stmxcsr %0" : "=m"(mxcsr));
182         print_trapframe(hw_tf);
183         printk("Core %d: FP ERR, CW: 0x%04x, SW: 0x%04x, MXCSR 0x%08x\n", core_id(),
184                fpcw, fpsw, mxcsr);
185         printk("Core %d: The following faults are unmasked:\n", core_id());
186         if (fpsw & ~fpcw & FP_EXCP_IE) {
187                 printk("\tInvalid Operation: ");
188                 if (fpsw & FP_SW_SF) {
189                         if (fpsw & FP_SW_C1)
190                                 printk("Stack overflow\n");
191                         else
192                                 printk("Stack underflow\n");
193                 } else {
194                         printk("invalid arithmetic operand\n");
195                 }
196         }
197         if (fpsw & ~fpcw & FP_EXCP_DE)
198                 printk("\tDenormalized operand\n");
199         if (fpsw & ~fpcw & FP_EXCP_ZE)
200                 printk("\tDivide by zero\n");
201         if (fpsw & ~fpcw & FP_EXCP_OE)
202                 printk("\tNumeric Overflow\n");
203         if (fpsw & ~fpcw & FP_EXCP_UE)
204                 printk("\tNumeric Underflow\n");
205         if (fpsw & ~fpcw & FP_EXCP_PE)
206                 printk("\tInexact result (precision)\n");
207         printk("Killing the process.\n");
208         enable_irq();
209         proc_destroy(current);
210 }
211
212 void backtrace_kframe(struct hw_trapframe *hw_tf)
213 {
214         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
215         pcpui->__lock_checking_enabled--;
216         printk("\nBacktrace of faulting kernel context on Core %d:\n", core_id());
217         backtrace_frame(x86_get_hwtf_pc(hw_tf), x86_get_hwtf_fp(hw_tf));
218         pcpui->__lock_checking_enabled++;
219 }
220
221 /* Certain traps want IRQs enabled, such as the syscall.  Others can't handle
222  * it, like the page fault handler.  Turn them on on a case-by-case basis. */
223 static void trap_dispatch(struct hw_trapframe *hw_tf)
224 {
225         struct per_cpu_info *pcpui;
226         // Handle processor exceptions.
227         switch(hw_tf->tf_trapno) {
228                 case T_NMI:
229                         /* Temporarily disable deadlock detection when we print.  We could
230                          * deadlock if we were printing when we NMIed. */
231                         pcpui = &per_cpu_info[core_id()];
232                         pcpui->__lock_checking_enabled--;
233                         /* This is a bit hacky, but we don't have a decent API yet */
234                         extern bool mon_verbose_trace;
235                         if (mon_verbose_trace) {
236                                 print_trapframe(hw_tf);
237                                 backtrace_kframe(hw_tf);
238                         }
239                         char *fn_name = get_fn_name(x86_get_ip_hw(hw_tf));
240                         printk("Core %d is at %p (%s)\n", core_id(), x86_get_ip_hw(hw_tf),
241                                fn_name);
242                         kfree(fn_name);
243                         print_kmsgs(core_id());
244                         pcpui->__lock_checking_enabled++;
245                         break;
246                 case T_BRKPT:
247                         enable_irq();
248                         monitor(hw_tf);
249                         break;
250                 case T_ILLOP:
251                 {
252                         uintptr_t ip = x86_get_ip_hw(hw_tf);
253                         pcpui = &per_cpu_info[core_id()];
254                         pcpui->__lock_checking_enabled--;               /* for print debugging */
255                         /* We will muck with the actual TF.  If we're dealing with
256                          * userspace, we need to make sure we edit the actual TF that will
257                          * get restarted (pcpui), and not the TF on the kstack (which aren't
258                          * the same).  See set_current_ctx() for more info. */
259                         if (!in_kernel(hw_tf))
260                                 hw_tf = &pcpui->cur_ctx->tf.hw_tf;
261                         printd("bad opcode, eip: %p, next 3 bytes: %x %x %x\n", ip, 
262                                *(uint8_t*)(ip + 0), 
263                                *(uint8_t*)(ip + 1), 
264                                *(uint8_t*)(ip + 2)); 
265                         /* rdtscp: 0f 01 f9 */
266                         if (*(uint8_t*)(ip + 0) == 0x0f, 
267                             *(uint8_t*)(ip + 1) == 0x01, 
268                             *(uint8_t*)(ip + 2) == 0xf9) {
269                                 x86_fake_rdtscp(hw_tf);
270                                 pcpui->__lock_checking_enabled++;       /* for print debugging */
271                                 return;
272                         }
273                         enable_irq();
274                         monitor(hw_tf);
275                         pcpui->__lock_checking_enabled++;               /* for print debugging */
276                         break;
277                 }
278                 case T_PGFLT:
279                         page_fault_handler(hw_tf);
280                         break;
281                 case T_FPERR:
282                         handle_fperr(hw_tf);
283                         break;
284                 case T_SYSCALL:
285                         enable_irq();
286                         // check for userspace, for now
287                         assert(hw_tf->tf_cs != GD_KT);
288                         /* Set up and run the async calls */
289                         /* TODO: this is using the wrong reg1 for traps for 32 bit */
290                         prep_syscalls(current,
291                                       (struct syscall*)x86_get_systrap_arg0(hw_tf),
292                                                   (unsigned int)x86_get_systrap_arg1(hw_tf));
293                         break;
294                 default:
295                         // Unexpected trap: The user process or the kernel has a bug.
296                         print_trapframe(hw_tf);
297                         if (hw_tf->tf_cs == GD_KT)
298                                 panic("Damn Damn!  Unhandled trap in the kernel!");
299                         else {
300                                 warn("Unexpected trap from userspace");
301                                 enable_irq();
302                                 proc_destroy(current);
303                         }
304         }
305         return;
306 }
307
308 /* Helper.  For now, this copies out the TF to pcpui.  Eventually, we should
309  * consider doing this in trapentry.S
310  *
311  * TODO: consider having this return the tf used, so we can set tf in trap and
312  * irq handlers to edit the TF that will get restarted.  Right now, the kernel
313  * uses and restarts tf, but userspace restarts the old pcpui tf.  It is
314  * tempting to do this, but note that tf stays on the stack of the kthread,
315  * while pcpui->cur_ctx is for the core we trapped in on.  Meaning if we ever
316  * block, suddenly cur_ctx is pointing to some old clobbered state that was
317  * already returned to and can't be trusted.  Meanwhile tf can always be trusted
318  * (like with an in_kernel() check).  The only types of traps from the user that
319  * can be expected to have editable trapframes are ones that don't block. */
320 static void set_current_ctx_hw(struct per_cpu_info *pcpui,
321                                struct hw_trapframe *hw_tf)
322 {
323         assert(!irq_is_enabled());
324         assert(!pcpui->cur_ctx);
325         pcpui->actual_ctx.type = ROS_HW_CTX;
326         pcpui->actual_ctx.tf.hw_tf = *hw_tf;
327         pcpui->cur_ctx = &pcpui->actual_ctx;
328 }
329
330 static void set_current_ctx_sw(struct per_cpu_info *pcpui,
331                                struct sw_trapframe *sw_tf)
332 {
333         assert(!irq_is_enabled());
334         assert(!pcpui->cur_ctx);
335         pcpui->actual_ctx.type = ROS_SW_CTX;
336         pcpui->actual_ctx.tf.sw_tf = *sw_tf;
337         pcpui->cur_ctx = &pcpui->actual_ctx;
338 }
339
340 /* If the interrupt interrupted a halt, we advance past it.  Made to work with
341  * x86's custom cpu_halt() in arch/arch.h.  Note this nearly never gets called.
342  * I needed to insert exactly one 'nop' in cpu_halt() (that isn't there now) to
343  * get the interrupt to trip on the hlt, o/w the hlt will execute before the
344  * interrupt arrives (even with a pending interrupt that should hit right after
345  * an interrupt_enable (sti)).  This was on the i7. */
346 static void abort_halt(struct hw_trapframe *hw_tf)
347 {
348         /* Don't care about user TFs.  Incidentally, dereferencing user EIPs is
349          * reading userspace memory, which can be dangerous.  It can page fault,
350          * like immediately after a fork (which doesn't populate the pages). */
351         if (!in_kernel(hw_tf))
352                 return;
353         /* the halt instruction in is 0xf4, and it's size is 1 byte */
354         if (*(uint8_t*)x86_get_ip_hw(hw_tf) == 0xf4)
355                 x86_advance_ip(hw_tf, 1);
356 }
357
358 void trap(struct hw_trapframe *hw_tf)
359 {
360         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
361         /* Copy out the TF for now */
362         if (!in_kernel(hw_tf))
363                 set_current_ctx_hw(pcpui, hw_tf);
364         else
365                 inc_ktrap_depth(pcpui);
366
367         printd("Incoming TRAP %d on core %d, TF at %p\n", hw_tf->tf_trapno,
368                core_id(), hw_tf);
369         if ((hw_tf->tf_cs & ~3) != GD_UT && (hw_tf->tf_cs & ~3) != GD_KT) {
370                 print_trapframe(hw_tf);
371                 panic("Trapframe with invalid CS!");
372         }
373         trap_dispatch(hw_tf);
374         /* Return to the current process, which should be runnable.  If we're the
375          * kernel, we should just return naturally.  Note that current and tf need
376          * to still be okay (might not be after blocking) */
377         if (in_kernel(hw_tf)) {
378                 dec_ktrap_depth(pcpui);
379                 return;
380         }
381         proc_restartcore();
382         assert(0);
383 }
384
385 /* Tells us if an interrupt (trap_nr) came from the PIC or not */
386 static bool irq_from_pic(uint32_t trap_nr)
387 {
388         /* The 16 IRQs within the range [PIC1_OFFSET, PIC1_OFFSET + 15] came from
389          * the PIC.  [32-47] */
390         if (trap_nr < PIC1_OFFSET)
391                 return FALSE;
392         if (trap_nr > PIC1_OFFSET + 15)
393                 return FALSE;
394         return TRUE;
395 }
396
397 /* Helper: returns TRUE if the irq is spurious.  Pass in the trap_nr, not the
398  * IRQ number (trap_nr = PIC_OFFSET + irq) */
399 static bool check_spurious_irq(uint32_t trap_nr)
400 {
401 #ifndef CONFIG_ENABLE_MPTABLES          /* TODO: our proxy for using the PIC */
402         /* the PIC may send spurious irqs via one of the chips irq 7.  if the isr
403          * doesn't show that irq, then it was spurious, and we don't send an eoi.
404          * Check out http://wiki.osdev.org/8259_PIC#Spurious_IRQs */
405         if ((trap_nr == PIC1_SPURIOUS) && !(pic_get_isr() & PIC1_SPURIOUS)) {
406                 printk("Spurious PIC1 irq!\n"); /* want to know if this happens */
407                 return TRUE;
408         }
409         if ((trap_nr == PIC2_SPURIOUS) && !(pic_get_isr() & PIC2_SPURIOUS)) {
410                 printk("Spurious PIC2 irq!\n"); /* want to know if this happens */
411                 /* for the cascaded PIC, we *do* need to send an EOI to the master's
412                  * cascade irq (2). */
413                 pic_send_eoi(2);
414                 return TRUE;
415         }
416         /* At this point, we know the PIC didn't send a spurious IRQ */
417         if (irq_from_pic(trap_nr))
418                 return FALSE;
419 #endif
420         /* Either way (with or without a PIC), we need to check the LAPIC.
421          * FYI: lapic_spurious is 255 on qemu and 15 on the nehalem..  We actually
422          * can set bits 4-7, and P6s have 0-3 hardwired to 0.  YMMV.
423          *
424          * The SDM recommends not using the spurious vector for any other IRQs (LVT
425          * or IOAPIC RTE), since the handlers don't send an EOI.  However, our check
426          * here allows us to use the vector since we can tell the diff btw a
427          * spurious and a real IRQ. */
428         uint8_t lapic_spurious = read_mmreg32(LAPIC_SPURIOUS) & 0xff;
429         /* Note the lapic's vectors are not shifted by an offset. */
430         if ((trap_nr == lapic_spurious) && !lapic_get_isr_bit(lapic_spurious)) {
431                 printk("Spurious LAPIC irq %d, core %d!\n", lapic_spurious, core_id());
432                 lapic_print_isr();
433                 return TRUE;
434         }
435         return FALSE;
436 }
437
438 /* Helper, sends an end-of-interrupt for the trap_nr (not HW IRQ number). */
439 static void send_eoi(uint32_t trap_nr)
440 {
441 #ifndef CONFIG_ENABLE_MPTABLES          /* TODO: our proxy for using the PIC */
442         /* WARNING: this will break if the LAPIC requests vectors that overlap with
443          * the PIC's range. */
444         if (irq_from_pic(trap_nr))
445                 pic_send_eoi(trap_nr - PIC1_OFFSET);
446         else
447                 lapic_send_eoi();
448 #else
449         lapic_send_eoi();
450 #endif
451 }
452
453 /* Note IRQs are disabled unless explicitly turned on.
454  *
455  * In general, we should only get trapno's >= PIC1_OFFSET (32).  Anything else
456  * should be a trap.  Even if we don't use the PIC, that should be the standard.
457  * It is possible to get a spurious LAPIC IRQ with vector 15 (or similar), but
458  * the spurious check should catch that.
459  *
460  * Note that from hardware's perspective (PIC, etc), IRQs start from 0, but they
461  * are all mapped up at PIC1_OFFSET for the cpu / irq_handler. */
462 void irq_handler(struct hw_trapframe *hw_tf)
463 {
464         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
465         /* Copy out the TF for now */
466         if (!in_kernel(hw_tf))
467                 set_current_ctx_hw(pcpui, hw_tf);
468         inc_irq_depth(pcpui);
469         /* Coupled with cpu_halt() and smp_idle() */
470         abort_halt(hw_tf);
471         //if (core_id())
472                 printd("Incoming IRQ, ISR: %d on core %d\n", hw_tf->tf_trapno,
473                        core_id());
474         if (check_spurious_irq(hw_tf->tf_trapno))
475                 goto out_no_eoi;
476         /* Send the EOI.  This means the PIC/LAPIC can send us the same IRQ vector,
477          * and we'll handle it as soon as we reenable IRQs.  This does *not* mean
478          * the hardware device that triggered the IRQ had its IRQ reset.  This does
479          * mean we shouldn't enable irqs in a handler that isn't reentrant. */
480         assert(hw_tf->tf_trapno >= 32);
481         send_eoi(hw_tf->tf_trapno);
482
483         extern handler_wrapper_t (RO handler_wrappers)[NUM_HANDLER_WRAPPERS];
484         // determine the interrupt handler table to use.  for now, pick the global
485         handler_t *handler_tbl = interrupt_handlers;
486         if (handler_tbl[hw_tf->tf_trapno].isr != 0)
487                 handler_tbl[hw_tf->tf_trapno].isr(hw_tf,
488                                                   handler_tbl[hw_tf->tf_trapno].data);
489         // if we're a general purpose IPI function call, down the cpu_list
490         if ((I_SMP_CALL0 <= hw_tf->tf_trapno) &&
491             (hw_tf->tf_trapno <= I_SMP_CALL_LAST))
492                 down_checklist(handler_wrappers[hw_tf->tf_trapno & 0x0f].cpu_list);
493         /* Fall-through */
494 out_no_eoi:
495         dec_irq_depth(pcpui);
496         /* Return to the current process, which should be runnable.  If we're the
497          * kernel, we should just return naturally.  Note that current and tf need
498          * to still be okay (might not be after blocking) */
499         if (in_kernel(hw_tf))
500                 return;
501         proc_restartcore();
502         assert(0);
503 }
504
505 void
506 register_interrupt_handler(handler_t TP(TV(t)) table[],
507                            uint8_t int_num, poly_isr_t handler, TV(t) data)
508 {
509         table[int_num].isr = handler;
510         table[int_num].data = data;
511 }
512
513 /* It's a moderate pain in the ass to put these in bit-specific files (header
514  * hell with the set_current_ helpers) */
515 #ifdef CONFIG_X86_64
516 void sysenter_callwrapper(struct syscall *sysc, unsigned long count,
517                           struct sw_trapframe *sw_tf)
518 {
519         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
520         set_current_ctx_sw(pcpui, sw_tf);
521         /* Once we've set_current_ctx, we can enable interrupts.  This used to be
522          * mandatory (we had immediate KMSGs that would muck with cur_ctx).  Now it
523          * should only help for sanity/debugging. */
524         enable_irq();
525         /* Set up and run the async calls */
526         prep_syscalls(current, sysc, count);
527         /* If you use pcpui again, reread it, since you might have migrated */
528         proc_restartcore();
529 }
530
531 #else
532
533 /* This is called from sysenter's asm, with the tf on the kernel stack. */
534 /* TODO: use a sw_tf for sysenter */
535 void sysenter_callwrapper(struct hw_trapframe *hw_tf)
536 {
537         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
538         assert(!in_kernel(hw_tf));
539         set_current_ctx_hw(pcpui, hw_tf);
540         /* Once we've set_current_ctx, we can enable interrupts.  This used to be
541          * mandatory (we had immediate KMSGs that would muck with cur_ctx).  Now it
542          * should only help for sanity/debugging. */
543         enable_irq();
544
545         /* Set up and run the async calls */
546         prep_syscalls(current,
547                                   (struct syscall*)x86_get_sysenter_arg0(hw_tf),
548                                   (unsigned int)x86_get_sysenter_arg1(hw_tf));
549         /* If you use pcpui again, reread it, since you might have migrated */
550         proc_restartcore();
551 }
552 #endif
553
554 /* Declared in x86/arch.h */
555 void send_ipi(uint32_t os_coreid, uint8_t vector)
556 {
557         int hw_coreid = get_hw_coreid(os_coreid);
558         if (hw_coreid == -1) {
559                 warn("Unmapped OS coreid!\n");
560                 return;
561         }
562         __send_ipi(hw_coreid, vector);
563 }