Fixes bug with cross-core kernel alarms
[akaros.git] / kern / arch / x86 / trap.c
1 #ifdef __SHARC__
2 #pragma nosharc
3 #define SINIT(x) x
4 #endif
5
6 #include <arch/mmu.h>
7 #include <arch/x86.h>
8 #include <arch/arch.h>
9 #include <arch/console.h>
10 #include <arch/apic.h>
11 #include <ros/common.h>
12 #include <smp.h>
13 #include <assert.h>
14 #include <pmap.h>
15 #include <trap.h>
16 #include <monitor.h>
17 #include <process.h>
18 #include <mm.h>
19 #include <stdio.h>
20 #include <slab.h>
21 #include <syscall.h>
22 #include <kdebug.h>
23 #include <kmalloc.h>
24
25 taskstate_t RO ts;
26
27 /* Interrupt descriptor table.  64 bit needs 16 byte alignment (i think). */
28 gatedesc_t __attribute__((aligned (16))) idt[256] = { { 0 } };
29 pseudodesc_t idt_pd;
30
31 /* interrupt handler table, each element is a linked list of handlers for a
32  * given IRQ.  Modification requires holding the lock (TODO: RCU) */
33 struct irq_handler *irq_handlers[NUM_IRQS];
34 spinlock_t irq_handler_wlock = SPINLOCK_INITIALIZER_IRQSAVE;
35
36 /* Which pci devices hang off of which irqs */
37 /* TODO: make this an array of SLISTs (pain from ioapic.c, etc...) */
38 struct pci_device *irq_pci_map[NUM_IRQS] = {0};
39
40 const char *x86_trapname(int trapno)
41 {
42     // zra: excnames is SREADONLY because Ivy doesn't trust const
43         static const char *NT const (RO excnames)[] = {
44                 "Divide error",
45                 "Debug",
46                 "Non-Maskable Interrupt",
47                 "Breakpoint",
48                 "Overflow",
49                 "BOUND Range Exceeded",
50                 "Invalid Opcode",
51                 "Device Not Available",
52                 "Double Fault",
53                 "Coprocessor Segment Overrun",
54                 "Invalid TSS",
55                 "Segment Not Present",
56                 "Stack Fault",
57                 "General Protection",
58                 "Page Fault",
59                 "(unknown trap)",
60                 "x87 FPU Floating-Point Error",
61                 "Alignment Check",
62                 "Machine-Check",
63                 "SIMD Floating-Point Exception"
64         };
65
66         if (trapno < sizeof(excnames)/sizeof(excnames[0]))
67                 return excnames[trapno];
68         if (trapno == T_SYSCALL)
69                 return "System call";
70         return "(unknown trap)";
71 }
72
73 /* Set stacktop for the current core to be the stack the kernel will start on
74  * when trapping/interrupting from userspace.  Don't use this til after
75  * smp_percpu_init().  We can probably get the TSS by reading the task register
76  * and then the GDT.  Still, it's a pain. */
77 void set_stack_top(uintptr_t stacktop)
78 {
79         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
80         /* No need to reload the task register, this takes effect immediately */
81         x86_set_stacktop_tss(pcpui->tss, stacktop);
82         /* Also need to make sure sysenters come in correctly */
83         x86_set_sysenter_stacktop(stacktop);
84 }
85
86 /* Note the check implies we only are on a one page stack (or the first page) */
87 uintptr_t get_stack_top(void)
88 {
89         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
90         uintptr_t stacktop;
91         /* so we can check this in interrupt handlers (before smp_boot()) */
92         /* TODO: These are dangerous - it assumes we're on a one-page stack.  If we
93          * change it to KSTKSIZE, then we assume stacks are KSTKSIZE-aligned */
94         if (!pcpui->tss)
95                 return ROUNDUP(read_sp(), PGSIZE);
96         stacktop = x86_get_stacktop_tss(pcpui->tss);
97         if (stacktop != ROUNDUP(read_sp(), PGSIZE))
98                 panic("Bad stacktop: %p esp one is %p\n", stacktop,
99                       ROUNDUP(read_sp(), PGSIZE));
100         return stacktop;
101 }
102
103 /* Sends a non-maskable interrupt; the handler will print a trapframe. */
104 void send_nmi(uint32_t os_coreid)
105 {
106         /* NMI / IPI for x86 are limited to 8 bits */
107         uint8_t hw_core = (uint8_t)get_hw_coreid(os_coreid);
108         __send_nmi(hw_core);
109 }
110
111 void idt_init(void)
112 {
113         /* This table is made in trapentry$BITS.S by each macro in that file.
114          * It is layed out such that the ith entry is the ith's traphandler's
115          * (uintptr_t) trap addr, then (uint32_t) trap number. */
116         struct trapinfo { uintptr_t trapaddr; uint32_t trapnumber; }
117                __attribute__((packed));
118         extern struct trapinfo trap_tbl[];
119         extern struct trapinfo trap_tbl_end[];
120         int i, trap_tbl_size = trap_tbl_end - trap_tbl;
121         extern void ISR_default(void);
122
123         /* set all to default, to catch everything */
124         for (i = 0; i < 256; i++)
125                 SETGATE(idt[i], 0, GD_KT, &ISR_default, 0);
126
127         /* set all entries that have real trap handlers
128          * we need to stop short of the last one, since the last is the default
129          * handler with a fake interrupt number (500) that is out of bounds of
130          * the idt[] */
131         for (i = 0; i < trap_tbl_size - 1; i++)
132                 SETGATE(idt[trap_tbl[i].trapnumber], 0, GD_KT, trap_tbl[i].trapaddr, 0);
133
134         /* turn on trap-based syscall handling and other user-accessible ints
135          * DPL 3 means this can be triggered by the int instruction */
136         idt[T_SYSCALL].gd_dpl = SINIT(3);
137         idt[T_BRKPT].gd_dpl = SINIT(3);
138
139         /* Set up our kernel stack when changing rings */
140         /* Note: we want 16 byte aligned kernel stack frames (AMD 2:8.9.3) */
141         x86_set_stacktop_tss(&ts, (uintptr_t)bootstacktop);
142         x86_sysenter_init((uintptr_t)bootstacktop);
143
144 #ifdef CONFIG_KTHREAD_POISON
145         *kstack_bottom_addr((uintptr_t)bootstacktop) = 0xdeadbeef;
146 #endif /* CONFIG_KTHREAD_POISON */
147
148         /* Initialize the TSS field of the gdt.  The size of the TSS desc differs
149          * between 64 and 32 bit, hence the pointer acrobatics */
150         syssegdesc_t *ts_slot = (syssegdesc_t*)&gdt[GD_TSS >> 3];
151         *ts_slot = (syssegdesc_t)SEG_SYS_SMALL(STS_T32A, (uintptr_t)&ts,
152                                                sizeof(taskstate_t), 0);
153
154         /* Init the IDT PD.  Need to do this before ltr for some reason.  (Doing
155          * this between ltr and lidt causes the machine to reboot... */
156         idt_pd.pd_lim = sizeof(idt) - 1;
157         idt_pd.pd_base = (uintptr_t)idt;
158
159         ltr(GD_TSS);
160
161         asm volatile("lidt %0" : : "m"(idt_pd));
162
163         // This will go away when we start using the IOAPIC properly
164         pic_remap();
165         // set LINT0 to receive ExtINTs (KVM's default).  At reset they are 0x1000.
166         write_mmreg32(LAPIC_LVT_LINT0, 0x700);
167         // mask it to shut it up for now
168         mask_lapic_lvt(LAPIC_LVT_LINT0);
169         // and turn it on
170         lapic_enable();
171         /* register the generic timer_interrupt() handler for the per-core timers */
172         register_raw_irq(LAPIC_TIMER_DEFAULT_VECTOR, timer_interrupt, NULL);
173         /* register the kernel message handler */
174         register_raw_irq(I_KERNEL_MSG, handle_kmsg_ipi, NULL);
175 }
176
177 static void handle_fperr(struct hw_trapframe *hw_tf)
178 {
179         uint16_t fpcw, fpsw;
180         uint32_t mxcsr;
181         asm volatile ("fnstcw %0" : "=m"(fpcw));
182         asm volatile ("fnstsw %0" : "=m"(fpsw));
183         asm volatile ("stmxcsr %0" : "=m"(mxcsr));
184         print_trapframe(hw_tf);
185         printk("Core %d: FP ERR, CW: 0x%04x, SW: 0x%04x, MXCSR 0x%08x\n", core_id(),
186                fpcw, fpsw, mxcsr);
187         printk("Core %d: The following faults are unmasked:\n", core_id());
188         if (fpsw & ~fpcw & FP_EXCP_IE) {
189                 printk("\tInvalid Operation: ");
190                 if (fpsw & FP_SW_SF) {
191                         if (fpsw & FP_SW_C1)
192                                 printk("Stack overflow\n");
193                         else
194                                 printk("Stack underflow\n");
195                 } else {
196                         printk("invalid arithmetic operand\n");
197                 }
198         }
199         if (fpsw & ~fpcw & FP_EXCP_DE)
200                 printk("\tDenormalized operand\n");
201         if (fpsw & ~fpcw & FP_EXCP_ZE)
202                 printk("\tDivide by zero\n");
203         if (fpsw & ~fpcw & FP_EXCP_OE)
204                 printk("\tNumeric Overflow\n");
205         if (fpsw & ~fpcw & FP_EXCP_UE)
206                 printk("\tNumeric Underflow\n");
207         if (fpsw & ~fpcw & FP_EXCP_PE)
208                 printk("\tInexact result (precision)\n");
209         printk("Killing the process.\n");
210         enable_irq();
211         proc_destroy(current);
212 }
213
214 void backtrace_kframe(struct hw_trapframe *hw_tf)
215 {
216         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
217         pcpui->__lock_checking_enabled--;
218         printk("\nBacktrace of faulting kernel context on Core %d:\n", core_id());
219         backtrace_frame(x86_get_hwtf_pc(hw_tf), x86_get_hwtf_fp(hw_tf));
220         pcpui->__lock_checking_enabled++;
221 }
222
223 /* Certain traps want IRQs enabled, such as the syscall.  Others can't handle
224  * it, like the page fault handler.  Turn them on on a case-by-case basis. */
225 static void trap_dispatch(struct hw_trapframe *hw_tf)
226 {
227         struct per_cpu_info *pcpui;
228         // Handle processor exceptions.
229         switch(hw_tf->tf_trapno) {
230                 case T_NMI:
231                         /* Temporarily disable deadlock detection when we print.  We could
232                          * deadlock if we were printing when we NMIed. */
233                         pcpui = &per_cpu_info[core_id()];
234                         pcpui->__lock_checking_enabled--;
235                         /* This is a bit hacky, but we don't have a decent API yet */
236                         extern bool mon_verbose_trace;
237                         if (mon_verbose_trace) {
238                                 print_trapframe(hw_tf);
239                                 backtrace_kframe(hw_tf);
240                         }
241                         char *fn_name = get_fn_name(x86_get_ip_hw(hw_tf));
242                         printk("Core %d is at %p (%s)\n", core_id(), x86_get_ip_hw(hw_tf),
243                                fn_name);
244                         kfree(fn_name);
245                         print_kmsgs(core_id());
246                         pcpui->__lock_checking_enabled++;
247                         break;
248                 case T_BRKPT:
249                         enable_irq();
250                         monitor(hw_tf);
251                         break;
252                 case T_ILLOP:
253                 {
254                         uintptr_t ip = x86_get_ip_hw(hw_tf);
255                         pcpui = &per_cpu_info[core_id()];
256                         pcpui->__lock_checking_enabled--;               /* for print debugging */
257                         /* We will muck with the actual TF.  If we're dealing with
258                          * userspace, we need to make sure we edit the actual TF that will
259                          * get restarted (pcpui), and not the TF on the kstack (which aren't
260                          * the same).  See set_current_ctx() for more info. */
261                         if (!in_kernel(hw_tf))
262                                 hw_tf = &pcpui->cur_ctx->tf.hw_tf;
263                         printd("bad opcode, eip: %p, next 3 bytes: %x %x %x\n", ip, 
264                                *(uint8_t*)(ip + 0), 
265                                *(uint8_t*)(ip + 1), 
266                                *(uint8_t*)(ip + 2)); 
267                         /* rdtscp: 0f 01 f9 */
268                         if (*(uint8_t*)(ip + 0) == 0x0f, 
269                             *(uint8_t*)(ip + 1) == 0x01, 
270                             *(uint8_t*)(ip + 2) == 0xf9) {
271                                 x86_fake_rdtscp(hw_tf);
272                                 pcpui->__lock_checking_enabled++;       /* for print debugging */
273                                 return;
274                         }
275                         enable_irq();
276                         monitor(hw_tf);
277                         pcpui->__lock_checking_enabled++;               /* for print debugging */
278                         break;
279                 }
280                 case T_PGFLT:
281                         page_fault_handler(hw_tf);
282                         break;
283                 case T_FPERR:
284                         handle_fperr(hw_tf);
285                         break;
286                 case T_SYSCALL:
287                         enable_irq();
288                         // check for userspace, for now
289                         assert(hw_tf->tf_cs != GD_KT);
290                         /* Set up and run the async calls */
291                         /* TODO: this is using the wrong reg1 for traps for 32 bit */
292                         prep_syscalls(current,
293                                       (struct syscall*)x86_get_systrap_arg0(hw_tf),
294                                                   (unsigned int)x86_get_systrap_arg1(hw_tf));
295                         break;
296                 default:
297                         // Unexpected trap: The user process or the kernel has a bug.
298                         print_trapframe(hw_tf);
299                         if (hw_tf->tf_cs == GD_KT)
300                                 panic("Damn Damn!  Unhandled trap in the kernel!");
301                         else {
302                                 warn("Unexpected trap from userspace");
303                                 enable_irq();
304                                 proc_destroy(current);
305                         }
306         }
307         return;
308 }
309
310 /* Helper.  For now, this copies out the TF to pcpui.  Eventually, we should
311  * consider doing this in trapentry.S
312  *
313  * TODO: consider having this return the tf used, so we can set tf in trap and
314  * irq handlers to edit the TF that will get restarted.  Right now, the kernel
315  * uses and restarts tf, but userspace restarts the old pcpui tf.  It is
316  * tempting to do this, but note that tf stays on the stack of the kthread,
317  * while pcpui->cur_ctx is for the core we trapped in on.  Meaning if we ever
318  * block, suddenly cur_ctx is pointing to some old clobbered state that was
319  * already returned to and can't be trusted.  Meanwhile tf can always be trusted
320  * (like with an in_kernel() check).  The only types of traps from the user that
321  * can be expected to have editable trapframes are ones that don't block. */
322 static void set_current_ctx_hw(struct per_cpu_info *pcpui,
323                                struct hw_trapframe *hw_tf)
324 {
325         assert(!irq_is_enabled());
326         assert(!pcpui->cur_ctx);
327         pcpui->actual_ctx.type = ROS_HW_CTX;
328         pcpui->actual_ctx.tf.hw_tf = *hw_tf;
329         pcpui->cur_ctx = &pcpui->actual_ctx;
330 }
331
332 static void set_current_ctx_sw(struct per_cpu_info *pcpui,
333                                struct sw_trapframe *sw_tf)
334 {
335         assert(!irq_is_enabled());
336         assert(!pcpui->cur_ctx);
337         pcpui->actual_ctx.type = ROS_SW_CTX;
338         pcpui->actual_ctx.tf.sw_tf = *sw_tf;
339         pcpui->cur_ctx = &pcpui->actual_ctx;
340 }
341
342 /* If the interrupt interrupted a halt, we advance past it.  Made to work with
343  * x86's custom cpu_halt() in arch/arch.h.  Note this nearly never gets called.
344  * I needed to insert exactly one 'nop' in cpu_halt() (that isn't there now) to
345  * get the interrupt to trip on the hlt, o/w the hlt will execute before the
346  * interrupt arrives (even with a pending interrupt that should hit right after
347  * an interrupt_enable (sti)).  This was on the i7. */
348 static void abort_halt(struct hw_trapframe *hw_tf)
349 {
350         /* Don't care about user TFs.  Incidentally, dereferencing user EIPs is
351          * reading userspace memory, which can be dangerous.  It can page fault,
352          * like immediately after a fork (which doesn't populate the pages). */
353         if (!in_kernel(hw_tf))
354                 return;
355         /* the halt instruction in is 0xf4, and it's size is 1 byte */
356         if (*(uint8_t*)x86_get_ip_hw(hw_tf) == 0xf4)
357                 x86_advance_ip(hw_tf, 1);
358 }
359
360 void trap(struct hw_trapframe *hw_tf)
361 {
362         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
363         /* Copy out the TF for now */
364         if (!in_kernel(hw_tf))
365                 set_current_ctx_hw(pcpui, hw_tf);
366         else
367                 inc_ktrap_depth(pcpui);
368
369         printd("Incoming TRAP %d on core %d, TF at %p\n", hw_tf->tf_trapno,
370                core_id(), hw_tf);
371         if ((hw_tf->tf_cs & ~3) != GD_UT && (hw_tf->tf_cs & ~3) != GD_KT) {
372                 print_trapframe(hw_tf);
373                 panic("Trapframe with invalid CS!");
374         }
375         trap_dispatch(hw_tf);
376         /* Return to the current process, which should be runnable.  If we're the
377          * kernel, we should just return naturally.  Note that current and tf need
378          * to still be okay (might not be after blocking) */
379         if (in_kernel(hw_tf)) {
380                 dec_ktrap_depth(pcpui);
381                 return;
382         }
383         proc_restartcore();
384         assert(0);
385 }
386
387 /* Tells us if an interrupt (trap_nr) came from the PIC or not */
388 static bool irq_from_pic(uint32_t trap_nr)
389 {
390         /* The 16 IRQs within the range [PIC1_OFFSET, PIC1_OFFSET + 15] came from
391          * the PIC.  [32-47] */
392         if (trap_nr < PIC1_OFFSET)
393                 return FALSE;
394         if (trap_nr > PIC1_OFFSET + 15)
395                 return FALSE;
396         return TRUE;
397 }
398
399 /* Helper: returns TRUE if the irq is spurious.  Pass in the trap_nr, not the
400  * IRQ number (trap_nr = PIC_OFFSET + irq) */
401 static bool check_spurious_irq(uint32_t trap_nr)
402 {
403 #ifndef CONFIG_ENABLE_MPTABLES          /* TODO: our proxy for using the PIC */
404         /* the PIC may send spurious irqs via one of the chips irq 7.  if the isr
405          * doesn't show that irq, then it was spurious, and we don't send an eoi.
406          * Check out http://wiki.osdev.org/8259_PIC#Spurious_IRQs */
407         if ((trap_nr == PIC1_SPURIOUS) && !(pic_get_isr() & (1 << 7))) {
408                 printd("Spurious PIC1 irq!\n"); /* want to know if this happens */
409                 return TRUE;
410         }
411         if ((trap_nr == PIC2_SPURIOUS) && !(pic_get_isr() & (1 << 15))) {
412                 printd("Spurious PIC2 irq!\n"); /* want to know if this happens */
413                 /* for the cascaded PIC, we *do* need to send an EOI to the master's
414                  * cascade irq (2). */
415                 pic_send_eoi(2);
416                 return TRUE;
417         }
418         /* At this point, we know the PIC didn't send a spurious IRQ */
419         if (irq_from_pic(trap_nr))
420                 return FALSE;
421 #endif
422         /* Either way (with or without a PIC), we need to check the LAPIC.
423          * FYI: lapic_spurious is 255 on qemu and 15 on the nehalem..  We actually
424          * can set bits 4-7, and P6s have 0-3 hardwired to 0.  YMMV.
425          *
426          * The SDM recommends not using the spurious vector for any other IRQs (LVT
427          * or IOAPIC RTE), since the handlers don't send an EOI.  However, our check
428          * here allows us to use the vector since we can tell the diff btw a
429          * spurious and a real IRQ. */
430         uint8_t lapic_spurious = read_mmreg32(LAPIC_SPURIOUS) & 0xff;
431         /* Note the lapic's vectors are not shifted by an offset. */
432         if ((trap_nr == lapic_spurious) && !lapic_get_isr_bit(lapic_spurious)) {
433                 printk("Spurious LAPIC irq %d, core %d!\n", lapic_spurious, core_id());
434                 lapic_print_isr();
435                 return TRUE;
436         }
437         return FALSE;
438 }
439
440 /* Helper, sends an end-of-interrupt for the trap_nr (not HW IRQ number). */
441 static void send_eoi(uint32_t trap_nr)
442 {
443 #ifndef CONFIG_ENABLE_MPTABLES          /* TODO: our proxy for using the PIC */
444         /* WARNING: this will break if the LAPIC requests vectors that overlap with
445          * the PIC's range. */
446         if (irq_from_pic(trap_nr))
447                 pic_send_eoi(trap_nr - PIC1_OFFSET);
448         else
449                 lapic_send_eoi();
450 #else
451         lapic_send_eoi();
452 #endif
453 }
454
455 /* Note IRQs are disabled unless explicitly turned on.
456  *
457  * In general, we should only get trapno's >= PIC1_OFFSET (32).  Anything else
458  * should be a trap.  Even if we don't use the PIC, that should be the standard.
459  * It is possible to get a spurious LAPIC IRQ with vector 15 (or similar), but
460  * the spurious check should catch that.
461  *
462  * Note that from hardware's perspective (PIC, etc), IRQs start from 0, but they
463  * are all mapped up at PIC1_OFFSET for the cpu / irq_handler. */
464 void handle_irq(struct hw_trapframe *hw_tf)
465 {
466         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
467         struct irq_handler *irq_h;
468         /* Copy out the TF for now */
469         if (!in_kernel(hw_tf))
470                 set_current_ctx_hw(pcpui, hw_tf);
471         inc_irq_depth(pcpui);
472         /* Coupled with cpu_halt() and smp_idle() */
473         abort_halt(hw_tf);
474         //if (core_id())
475         if (hw_tf->tf_trapno != LAPIC_TIMER_DEFAULT_VECTOR)     /* timer irq */
476         if (hw_tf->tf_trapno != 255) /* kmsg */
477         if (hw_tf->tf_trapno != 36)     /* serial */
478                 printd("Incoming IRQ, ISR: %d on core %d\n", hw_tf->tf_trapno,
479                        core_id());
480         if (check_spurious_irq(hw_tf->tf_trapno))
481                 goto out_no_eoi;
482         /* TODO: RCU read lock */
483         irq_h = irq_handlers[hw_tf->tf_trapno];
484         while (irq_h) {
485                 irq_h->isr(hw_tf, irq_h->data);
486                 irq_h = irq_h->next;
487         }
488         // if we're a general purpose IPI function call, down the cpu_list
489         extern handler_wrapper_t handler_wrappers[NUM_HANDLER_WRAPPERS];
490         if ((I_SMP_CALL0 <= hw_tf->tf_trapno) &&
491             (hw_tf->tf_trapno <= I_SMP_CALL_LAST))
492                 down_checklist(handler_wrappers[hw_tf->tf_trapno & 0x0f].cpu_list);
493         /* Keep in sync with ipi_is_pending */
494         send_eoi(hw_tf->tf_trapno);
495         /* Fall-through */
496 out_no_eoi:
497         dec_irq_depth(pcpui);
498         /* Return to the current process, which should be runnable.  If we're the
499          * kernel, we should just return naturally.  Note that current and tf need
500          * to still be okay (might not be after blocking) */
501         if (in_kernel(hw_tf))
502                 return;
503         proc_restartcore();
504         assert(0);
505 }
506
507 void register_raw_irq(unsigned int vector, isr_t handler, void *data)
508 {
509         struct irq_handler *irq_h;
510         irq_h = kmalloc(sizeof(struct irq_handler), 0);
511         assert(irq_h);
512         spin_lock_irqsave(&irq_handler_wlock);
513         irq_h->isr = handler;
514         irq_h->data = data;
515         irq_h->next = irq_handlers[vector];
516         wmb();  /* make sure irq_h is done before publishing to readers */
517         irq_handlers[vector] = irq_h;
518         spin_unlock_irqsave(&irq_handler_wlock);
519 }
520
521 void unregister_raw_irq(unsigned int vector, isr_t handler, void *data)
522 {
523         /* TODO: RCU */
524         printk("Unregistering not supported\n");
525 }
526
527 int register_dev_irq(int irq, isr_t handler, void *irq_arg)
528 {
529         register_raw_irq(KERNEL_IRQ_OFFSET + irq, handler, irq_arg);
530
531         /* TODO: whenever we sort out the ACPI/IOAPIC business, we'll probably want
532          * a helper to reroute an irq? */
533 #ifdef CONFIG_ENABLE_MPTABLES
534         /* TODO: this should be for any IOAPIC EOI, not just MPTABLES */
535         /* Just sending to core 0 for now */
536         ioapic_route_irq(irq, 0);
537 #else
538         pic_unmask_irq(irq);
539         unmask_lapic_lvt(LAPIC_LVT_LINT0);
540         enable_irq();
541 #endif
542         return 0;
543 }
544
545 /* It's a moderate pain in the ass to put these in bit-specific files (header
546  * hell with the set_current_ helpers) */
547 #ifdef CONFIG_X86_64
548 void sysenter_callwrapper(struct syscall *sysc, unsigned long count,
549                           struct sw_trapframe *sw_tf)
550 {
551         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
552         set_current_ctx_sw(pcpui, sw_tf);
553         /* Once we've set_current_ctx, we can enable interrupts.  This used to be
554          * mandatory (we had immediate KMSGs that would muck with cur_ctx).  Now it
555          * should only help for sanity/debugging. */
556         enable_irq();
557         /* Set up and run the async calls */
558         prep_syscalls(current, sysc, count);
559         /* If you use pcpui again, reread it, since you might have migrated */
560         proc_restartcore();
561 }
562
563 #else
564
565 /* This is called from sysenter's asm, with the tf on the kernel stack. */
566 /* TODO: use a sw_tf for sysenter */
567 void sysenter_callwrapper(struct hw_trapframe *hw_tf)
568 {
569         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
570         assert(!in_kernel(hw_tf));
571         set_current_ctx_hw(pcpui, hw_tf);
572         /* Once we've set_current_ctx, we can enable interrupts.  This used to be
573          * mandatory (we had immediate KMSGs that would muck with cur_ctx).  Now it
574          * should only help for sanity/debugging. */
575         enable_irq();
576
577         /* Set up and run the async calls */
578         prep_syscalls(current,
579                                   (struct syscall*)x86_get_sysenter_arg0(hw_tf),
580                                   (unsigned int)x86_get_sysenter_arg1(hw_tf));
581         /* If you use pcpui again, reread it, since you might have migrated */
582         proc_restartcore();
583 }
584 #endif
585
586 /* Declared in x86/arch.h */
587 void send_ipi(uint32_t os_coreid, uint8_t vector)
588 {
589         int hw_coreid = get_hw_coreid(os_coreid);
590         if (hw_coreid == -1) {
591                 panic("Unmapped OS coreid (OS %d)!\n", os_coreid);
592                 return;
593         }
594         __send_ipi(hw_coreid, vector);
595 }