x86: Better emergency codes for core 0
[akaros.git] / kern / arch / x86 / trap.c
1 #ifdef __SHARC__
2 #pragma nosharc
3 #define SINIT(x) x
4 #endif
5
6 #include <arch/mmu.h>
7 #include <arch/x86.h>
8 #include <arch/arch.h>
9 #include <arch/console.h>
10 #include <arch/apic.h>
11 #include <ros/common.h>
12 #include <smp.h>
13 #include <assert.h>
14 #include <pmap.h>
15 #include <trap.h>
16 #include <monitor.h>
17 #include <process.h>
18 #include <mm.h>
19 #include <stdio.h>
20 #include <slab.h>
21 #include <syscall.h>
22 #include <kdebug.h>
23 #include <kmalloc.h>
24
25 taskstate_t RO ts;
26
27 /* Interrupt descriptor table.  64 bit needs 16 byte alignment (i think). */
28 gatedesc_t __attribute__((aligned (16))) idt[256] = { { 0 } };
29 pseudodesc_t idt_pd;
30
31 /* global handler table, used by core0 (for now).  allows the registration
32  * of functions to be called when servicing an interrupt.  other cores
33  * can set up their own later. */
34 handler_t interrupt_handlers[NUM_INTERRUPT_HANDLERS];
35
36 const char *x86_trapname(int trapno)
37 {
38     // zra: excnames is SREADONLY because Ivy doesn't trust const
39         static const char *NT const (RO excnames)[] = {
40                 "Divide error",
41                 "Debug",
42                 "Non-Maskable Interrupt",
43                 "Breakpoint",
44                 "Overflow",
45                 "BOUND Range Exceeded",
46                 "Invalid Opcode",
47                 "Device Not Available",
48                 "Double Fault",
49                 "Coprocessor Segment Overrun",
50                 "Invalid TSS",
51                 "Segment Not Present",
52                 "Stack Fault",
53                 "General Protection",
54                 "Page Fault",
55                 "(unknown trap)",
56                 "x87 FPU Floating-Point Error",
57                 "Alignment Check",
58                 "Machine-Check",
59                 "SIMD Floating-Point Exception"
60         };
61
62         if (trapno < sizeof(excnames)/sizeof(excnames[0]))
63                 return excnames[trapno];
64         if (trapno == T_SYSCALL)
65                 return "System call";
66         return "(unknown trap)";
67 }
68
69 /* Set stacktop for the current core to be the stack the kernel will start on
70  * when trapping/interrupting from userspace.  Don't use this til after
71  * smp_percpu_init().  We can probably get the TSS by reading the task register
72  * and then the GDT.  Still, it's a pain. */
73 void set_stack_top(uintptr_t stacktop)
74 {
75         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
76         /* No need to reload the task register, this takes effect immediately */
77         x86_set_stacktop_tss(pcpui->tss, stacktop);
78         /* Also need to make sure sysenters come in correctly */
79         x86_set_sysenter_stacktop(stacktop);
80 }
81
82 /* Note the check implies we only are on a one page stack (or the first page) */
83 uintptr_t get_stack_top(void)
84 {
85         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
86         uintptr_t stacktop;
87         /* so we can check this in interrupt handlers (before smp_boot()) */
88         if (!pcpui->tss)
89                 return ROUNDUP(read_sp(), PGSIZE);
90         stacktop = x86_get_stacktop_tss(pcpui->tss);
91         if (stacktop != ROUNDUP(read_sp(), PGSIZE))
92                 panic("Bad stacktop: %p esp one is %p\n", stacktop,
93                       ROUNDUP(read_sp(), PGSIZE));
94         return stacktop;
95 }
96
97 /* Sends a non-maskable interrupt; the handler will print a trapframe. */
98 void send_nmi(uint32_t os_coreid)
99 {
100         /* NMI / IPI for x86 are limited to 8 bits */
101         uint8_t hw_core = (uint8_t)get_hw_coreid(os_coreid);
102         __send_nmi(hw_core);
103 }
104
105 void idt_init(void)
106 {
107         /* This table is made in trapentry$BITS.S by each macro in that file.
108          * It is layed out such that the ith entry is the ith's traphandler's
109          * (uintptr_t) trap addr, then (uint32_t) trap number. */
110         struct trapinfo { uintptr_t trapaddr; uint32_t trapnumber; }
111                __attribute__((packed));
112         extern struct trapinfo trap_tbl[];
113         extern struct trapinfo trap_tbl_end[];
114         int i, trap_tbl_size = trap_tbl_end - trap_tbl;
115         extern void ISR_default(void);
116
117         /* set all to default, to catch everything */
118         for (i = 0; i < 256; i++)
119                 SETGATE(idt[i], 0, GD_KT, &ISR_default, 0);
120
121         /* set all entries that have real trap handlers
122          * we need to stop short of the last one, since the last is the default
123          * handler with a fake interrupt number (500) that is out of bounds of
124          * the idt[] */
125         for (i = 0; i < trap_tbl_size - 1; i++)
126                 SETGATE(idt[trap_tbl[i].trapnumber], 0, GD_KT, trap_tbl[i].trapaddr, 0);
127
128         /* turn on trap-based syscall handling and other user-accessible ints
129          * DPL 3 means this can be triggered by the int instruction */
130         idt[T_SYSCALL].gd_dpl = SINIT(3);
131         idt[T_BRKPT].gd_dpl = SINIT(3);
132
133         /* Set up our kernel stack when changing rings */
134         /* Note: we want 16 byte aligned kernel stack frames (AMD 2:8.9.3) */
135         x86_set_stacktop_tss(&ts, (uintptr_t)bootstacktop);
136         x86_sysenter_init((uintptr_t)bootstacktop);
137
138 #ifdef CONFIG_KTHREAD_POISON
139         /* TODO: KTHR-STACK */
140         uintptr_t *poison = (uintptr_t*)ROUNDDOWN((uintptr_t)bootstacktop - 1,
141                                                   PGSIZE);
142         *poison = 0xdeadbeef;
143 #endif /* CONFIG_KTHREAD_POISON */
144
145         /* Initialize the TSS field of the gdt.  The size of the TSS desc differs
146          * between 64 and 32 bit, hence the pointer acrobatics */
147         syssegdesc_t *ts_slot = (syssegdesc_t*)&gdt[GD_TSS >> 3];
148         *ts_slot = (syssegdesc_t)SEG_SYS_SMALL(STS_T32A, (uintptr_t)&ts,
149                                                sizeof(taskstate_t), 0);
150
151         /* Init the IDT PD.  Need to do this before ltr for some reason.  (Doing
152          * this between ltr and lidt causes the machine to reboot... */
153         idt_pd.pd_lim = sizeof(idt) - 1;
154         idt_pd.pd_base = (uintptr_t)idt;
155
156         ltr(GD_TSS);
157
158         asm volatile("lidt %0" : : "m"(idt_pd));
159
160         // This will go away when we start using the IOAPIC properly
161         pic_remap();
162         // set LINT0 to receive ExtINTs (KVM's default).  At reset they are 0x1000.
163         write_mmreg32(LAPIC_LVT_LINT0, 0x700);
164         // mask it to shut it up for now
165         mask_lapic_lvt(LAPIC_LVT_LINT0);
166         // and turn it on
167         lapic_enable();
168         /* register the generic timer_interrupt() handler for the per-core timers */
169         register_interrupt_handler(interrupt_handlers, LAPIC_TIMER_DEFAULT_VECTOR,
170                                    timer_interrupt, NULL);
171         /* register the kernel message handler */
172         register_interrupt_handler(interrupt_handlers, I_KERNEL_MSG,
173                                    handle_kmsg_ipi, NULL);
174 }
175
176 static void handle_fperr(struct hw_trapframe *hw_tf)
177 {
178         uint16_t fpcw, fpsw;
179         uint32_t mxcsr;
180         asm volatile ("fnstcw %0" : "=m"(fpcw));
181         asm volatile ("fnstsw %0" : "=m"(fpsw));
182         asm volatile ("stmxcsr %0" : "=m"(mxcsr));
183         print_trapframe(hw_tf);
184         printk("Core %d: FP ERR, CW: 0x%04x, SW: 0x%04x, MXCSR 0x%08x\n", core_id(),
185                fpcw, fpsw, mxcsr);
186         printk("Core %d: The following faults are unmasked:\n", core_id());
187         if (fpsw & ~fpcw & FP_EXCP_IE) {
188                 printk("\tInvalid Operation: ");
189                 if (fpsw & FP_SW_SF) {
190                         if (fpsw & FP_SW_C1)
191                                 printk("Stack overflow\n");
192                         else
193                                 printk("Stack underflow\n");
194                 } else {
195                         printk("invalid arithmetic operand\n");
196                 }
197         }
198         if (fpsw & ~fpcw & FP_EXCP_DE)
199                 printk("\tDenormalized operand\n");
200         if (fpsw & ~fpcw & FP_EXCP_ZE)
201                 printk("\tDivide by zero\n");
202         if (fpsw & ~fpcw & FP_EXCP_OE)
203                 printk("\tNumeric Overflow\n");
204         if (fpsw & ~fpcw & FP_EXCP_UE)
205                 printk("\tNumeric Underflow\n");
206         if (fpsw & ~fpcw & FP_EXCP_PE)
207                 printk("\tInexact result (precision)\n");
208         printk("Killing the process.\n");
209         enable_irq();
210         proc_destroy(current);
211 }
212
213 void backtrace_kframe(struct hw_trapframe *hw_tf)
214 {
215         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
216         pcpui->__lock_depth_disabled++;
217         printk("\nBacktrace of faulting kernel context on Core %d:\n", core_id());
218         backtrace_frame(x86_get_hwtf_pc(hw_tf), x86_get_hwtf_fp(hw_tf));
219         pcpui->__lock_depth_disabled--;
220 }
221
222 /* Certain traps want IRQs enabled, such as the syscall.  Others can't handle
223  * it, like the page fault handler.  Turn them on on a case-by-case basis. */
224 static void trap_dispatch(struct hw_trapframe *hw_tf)
225 {
226         struct per_cpu_info *pcpui;
227         // Handle processor exceptions.
228         switch(hw_tf->tf_trapno) {
229                 case T_NMI:
230                         /* Temporarily disable deadlock detection when we print.  We could
231                          * deadlock if we were printing when we NMIed. */
232                         pcpui = &per_cpu_info[core_id()];
233                         pcpui->__lock_depth_disabled++;
234                         /* This is a bit hacky, but we don't have a decent API yet */
235                         extern bool mon_verbose_trace;
236                         if (mon_verbose_trace) {
237                                 print_trapframe(hw_tf);
238                                 backtrace_kframe(hw_tf);
239                         }
240                         char *fn_name = get_fn_name(x86_get_ip_hw(hw_tf));
241                         printk("Core %d is at %p (%s)\n", core_id(), x86_get_ip_hw(hw_tf),
242                                fn_name);
243                         kfree(fn_name);
244                         print_kmsgs(core_id());
245                         pcpui->__lock_depth_disabled--;
246                         break;
247                 case T_BRKPT:
248                         enable_irq();
249                         monitor(hw_tf);
250                         break;
251                 case T_ILLOP:
252                 {
253                         uintptr_t ip = x86_get_ip_hw(hw_tf);
254                         pcpui = &per_cpu_info[core_id()];
255                         pcpui->__lock_depth_disabled++;         /* for print debugging */
256                         /* We will muck with the actual TF.  If we're dealing with
257                          * userspace, we need to make sure we edit the actual TF that will
258                          * get restarted (pcpui), and not the TF on the kstack (which aren't
259                          * the same).  See set_current_ctx() for more info. */
260                         if (!in_kernel(hw_tf))
261                                 hw_tf = &pcpui->cur_ctx->tf.hw_tf;
262                         printd("bad opcode, eip: %p, next 3 bytes: %x %x %x\n", ip, 
263                                *(uint8_t*)(ip + 0), 
264                                *(uint8_t*)(ip + 1), 
265                                *(uint8_t*)(ip + 2)); 
266                         /* rdtscp: 0f 01 f9 */
267                         if (*(uint8_t*)(ip + 0) == 0x0f, 
268                             *(uint8_t*)(ip + 1) == 0x01, 
269                             *(uint8_t*)(ip + 2) == 0xf9) {
270                                 x86_fake_rdtscp(hw_tf);
271                                 pcpui->__lock_depth_disabled--; /* for print debugging */
272                                 return;
273                         }
274                         enable_irq();
275                         monitor(hw_tf);
276                         pcpui->__lock_depth_disabled--;         /* for print debugging */
277                         break;
278                 }
279                 case T_PGFLT:
280                         page_fault_handler(hw_tf);
281                         break;
282                 case T_FPERR:
283                         handle_fperr(hw_tf);
284                         break;
285                 case T_SYSCALL:
286                         enable_irq();
287                         // check for userspace, for now
288                         assert(hw_tf->tf_cs != GD_KT);
289                         /* Set up and run the async calls */
290                         /* TODO: this is using the wrong reg1 for traps for 32 bit */
291                         prep_syscalls(current,
292                                       (struct syscall*)x86_get_systrap_arg0(hw_tf),
293                                                   (unsigned int)x86_get_systrap_arg1(hw_tf));
294                         break;
295                 default:
296                         // Unexpected trap: The user process or the kernel has a bug.
297                         print_trapframe(hw_tf);
298                         if (hw_tf->tf_cs == GD_KT)
299                                 panic("Damn Damn!  Unhandled trap in the kernel!");
300                         else {
301                                 warn("Unexpected trap from userspace");
302                                 enable_irq();
303                                 proc_destroy(current);
304                         }
305         }
306         return;
307 }
308
309 /* Helper.  For now, this copies out the TF to pcpui.  Eventually, we should
310  * consider doing this in trapentry.S
311  *
312  * TODO: consider having this return the tf used, so we can set tf in trap and
313  * irq handlers to edit the TF that will get restarted.  Right now, the kernel
314  * uses and restarts tf, but userspace restarts the old pcpui tf.  It is
315  * tempting to do this, but note that tf stays on the stack of the kthread,
316  * while pcpui->cur_ctx is for the core we trapped in on.  Meaning if we ever
317  * block, suddenly cur_ctx is pointing to some old clobbered state that was
318  * already returned to and can't be trusted.  Meanwhile tf can always be trusted
319  * (like with an in_kernel() check).  The only types of traps from the user that
320  * can be expected to have editable trapframes are ones that don't block. */
321 static void set_current_ctx_hw(struct per_cpu_info *pcpui,
322                                struct hw_trapframe *hw_tf)
323 {
324         assert(!irq_is_enabled());
325         assert(!pcpui->cur_ctx);
326         pcpui->actual_ctx.type = ROS_HW_CTX;
327         pcpui->actual_ctx.tf.hw_tf = *hw_tf;
328         pcpui->cur_ctx = &pcpui->actual_ctx;
329 }
330
331 static void set_current_ctx_sw(struct per_cpu_info *pcpui,
332                                struct sw_trapframe *sw_tf)
333 {
334         assert(!irq_is_enabled());
335         assert(!pcpui->cur_ctx);
336         pcpui->actual_ctx.type = ROS_SW_CTX;
337         pcpui->actual_ctx.tf.sw_tf = *sw_tf;
338         pcpui->cur_ctx = &pcpui->actual_ctx;
339 }
340
341 /* If the interrupt interrupted a halt, we advance past it.  Made to work with
342  * x86's custom cpu_halt() in arch/arch.h.  Note this nearly never gets called.
343  * I needed to insert exactly one 'nop' in cpu_halt() (that isn't there now) to
344  * get the interrupt to trip on the hlt, o/w the hlt will execute before the
345  * interrupt arrives (even with a pending interrupt that should hit right after
346  * an interrupt_enable (sti)).  This was on the i7. */
347 static void abort_halt(struct hw_trapframe *hw_tf)
348 {
349         /* Don't care about user TFs.  Incidentally, dereferencing user EIPs is
350          * reading userspace memory, which can be dangerous.  It can page fault,
351          * like immediately after a fork (which doesn't populate the pages). */
352         if (!in_kernel(hw_tf))
353                 return;
354         /* the halt instruction in is 0xf4, and it's size is 1 byte */
355         if (*(uint8_t*)x86_get_ip_hw(hw_tf) == 0xf4)
356                 x86_advance_ip(hw_tf, 1);
357 }
358
359 void trap(struct hw_trapframe *hw_tf)
360 {
361         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
362         /* Copy out the TF for now */
363         if (!in_kernel(hw_tf))
364                 set_current_ctx_hw(pcpui, hw_tf);
365         else
366                 inc_ktrap_depth(pcpui);
367
368         printd("Incoming TRAP %d on core %d, TF at %p\n", hw_tf->tf_trapno,
369                core_id(), hw_tf);
370         if ((hw_tf->tf_cs & ~3) != GD_UT && (hw_tf->tf_cs & ~3) != GD_KT) {
371                 print_trapframe(hw_tf);
372                 panic("Trapframe with invalid CS!");
373         }
374         trap_dispatch(hw_tf);
375         /* Return to the current process, which should be runnable.  If we're the
376          * kernel, we should just return naturally.  Note that current and tf need
377          * to still be okay (might not be after blocking) */
378         if (in_kernel(hw_tf)) {
379                 dec_ktrap_depth(pcpui);
380                 return;
381         }
382         proc_restartcore();
383         assert(0);
384 }
385
386 /* Tells us if an interrupt (trap_nr) came from the PIC or not */
387 static bool irq_from_pic(uint32_t trap_nr)
388 {
389         /* The 16 IRQs within the range [PIC1_OFFSET, PIC1_OFFSET + 15] came from
390          * the PIC.  [32-47] */
391         if (trap_nr < PIC1_OFFSET)
392                 return FALSE;
393         if (trap_nr > PIC1_OFFSET + 15)
394                 return FALSE;
395         return TRUE;
396 }
397
398 /* Helper: returns TRUE if the irq is spurious.  Pass in the trap_nr, not the
399  * IRQ number (trap_nr = PIC_OFFSET + irq) */
400 static bool check_spurious_irq(uint32_t trap_nr)
401 {
402 #ifndef CONFIG_ENABLE_MPTABLES          /* TODO: our proxy for using the PIC */
403         /* the PIC may send spurious irqs via one of the chips irq 7.  if the isr
404          * doesn't show that irq, then it was spurious, and we don't send an eoi.
405          * Check out http://wiki.osdev.org/8259_PIC#Spurious_IRQs */
406         if ((trap_nr == PIC1_SPURIOUS) && !(pic_get_isr() & PIC1_SPURIOUS)) {
407                 printk("Spurious PIC1 irq!\n"); /* want to know if this happens */
408                 return TRUE;
409         }
410         if ((trap_nr == PIC2_SPURIOUS) && !(pic_get_isr() & PIC2_SPURIOUS)) {
411                 printk("Spurious PIC2 irq!\n"); /* want to know if this happens */
412                 /* for the cascaded PIC, we *do* need to send an EOI to the master's
413                  * cascade irq (2). */
414                 pic_send_eoi(2);
415                 return TRUE;
416         }
417         /* At this point, we know the PIC didn't send a spurious IRQ */
418         if (irq_from_pic(trap_nr))
419                 return FALSE;
420 #endif
421         /* Either way (with or without a PIC), we need to check the LAPIC.
422          * FYI: lapic_spurious is 255 on qemu and 15 on the nehalem..  We actually
423          * can set bits 4-7, and P6s have 0-3 hardwired to 0.  YMMV.
424          *
425          * The SDM recommends not using the spurious vector for any other IRQs (LVT
426          * or IOAPIC RTE), since the handlers don't send an EOI.  However, our check
427          * here allows us to use the vector since we can tell the diff btw a
428          * spurious and a real IRQ. */
429         uint8_t lapic_spurious = read_mmreg32(LAPIC_SPURIOUS) & 0xff;
430         /* Note the lapic's vectors are not shifted by an offset. */
431         if ((trap_nr == lapic_spurious) && !lapic_get_isr_bit(lapic_spurious)) {
432                 printk("Spurious LAPIC irq %d, core %d!\n", lapic_spurious, core_id());
433                 lapic_print_isr();
434                 return TRUE;
435         }
436         return FALSE;
437 }
438
439 /* Helper, sends an end-of-interrupt for the trap_nr (not HW IRQ number). */
440 static void send_eoi(uint32_t trap_nr)
441 {
442 #ifndef CONFIG_ENABLE_MPTABLES          /* TODO: our proxy for using the PIC */
443         /* WARNING: this will break if the LAPIC requests vectors that overlap with
444          * the PIC's range. */
445         if (irq_from_pic(trap_nr))
446                 pic_send_eoi(trap_nr - PIC1_OFFSET);
447         else
448                 lapic_send_eoi();
449 #else
450         lapic_send_eoi();
451 #endif
452 }
453
454 /* Note IRQs are disabled unless explicitly turned on.
455  *
456  * In general, we should only get trapno's >= PIC1_OFFSET (32).  Anything else
457  * should be a trap.  Even if we don't use the PIC, that should be the standard.
458  * It is possible to get a spurious LAPIC IRQ with vector 15 (or similar), but
459  * the spurious check should catch that.
460  *
461  * Note that from hardware's perspective (PIC, etc), IRQs start from 0, but they
462  * are all mapped up at PIC1_OFFSET for the cpu / irq_handler. */
463 void irq_handler(struct hw_trapframe *hw_tf)
464 {
465         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
466         /* Copy out the TF for now */
467         if (!in_kernel(hw_tf))
468                 set_current_ctx_hw(pcpui, hw_tf);
469         inc_irq_depth(pcpui);
470         /* Coupled with cpu_halt() and smp_idle() */
471         abort_halt(hw_tf);
472         //if (core_id())
473                 printd("Incoming IRQ, ISR: %d on core %d\n", hw_tf->tf_trapno,
474                        core_id());
475         if (check_spurious_irq(hw_tf->tf_trapno))
476                 goto out_no_eoi;
477         /* Send the EOI.  This means the PIC/LAPIC can send us the same IRQ vector,
478          * and we'll handle it as soon as we reenable IRQs.  This does *not* mean
479          * the hardware device that triggered the IRQ had its IRQ reset.  This does
480          * mean we shouldn't enable irqs in a handler that isn't reentrant. */
481         assert(hw_tf->tf_trapno >= 32);
482         send_eoi(hw_tf->tf_trapno);
483
484         extern handler_wrapper_t (RO handler_wrappers)[NUM_HANDLER_WRAPPERS];
485         // determine the interrupt handler table to use.  for now, pick the global
486         handler_t *handler_tbl = interrupt_handlers;
487         if (handler_tbl[hw_tf->tf_trapno].isr != 0)
488                 handler_tbl[hw_tf->tf_trapno].isr(hw_tf,
489                                                   handler_tbl[hw_tf->tf_trapno].data);
490         // if we're a general purpose IPI function call, down the cpu_list
491         if ((I_SMP_CALL0 <= hw_tf->tf_trapno) &&
492             (hw_tf->tf_trapno <= I_SMP_CALL_LAST))
493                 down_checklist(handler_wrappers[hw_tf->tf_trapno & 0x0f].cpu_list);
494         /* Fall-through */
495 out_no_eoi:
496         dec_irq_depth(pcpui);
497         /* Return to the current process, which should be runnable.  If we're the
498          * kernel, we should just return naturally.  Note that current and tf need
499          * to still be okay (might not be after blocking) */
500         if (in_kernel(hw_tf))
501                 return;
502         proc_restartcore();
503         assert(0);
504 }
505
506 void
507 register_interrupt_handler(handler_t TP(TV(t)) table[],
508                            uint8_t int_num, poly_isr_t handler, TV(t) data)
509 {
510         table[int_num].isr = handler;
511         table[int_num].data = data;
512 }
513
514 /* It's a moderate pain in the ass to put these in bit-specific files (header
515  * hell with the set_current_ helpers) */
516 #ifdef CONFIG_X86_64
517 void sysenter_callwrapper(struct syscall *sysc, unsigned long count,
518                           struct sw_trapframe *sw_tf)
519 {
520         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
521         set_current_ctx_sw(pcpui, sw_tf);
522         /* Once we've set_current_ctx, we can enable interrupts.  This used to be
523          * mandatory (we had immediate KMSGs that would muck with cur_ctx).  Now it
524          * should only help for sanity/debugging. */
525         enable_irq();
526         /* Set up and run the async calls */
527         prep_syscalls(current, sysc, count);
528         /* If you use pcpui again, reread it, since you might have migrated */
529         proc_restartcore();
530 }
531
532 #else
533
534 /* This is called from sysenter's asm, with the tf on the kernel stack. */
535 /* TODO: use a sw_tf for sysenter */
536 void sysenter_callwrapper(struct hw_trapframe *hw_tf)
537 {
538         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
539         assert(!in_kernel(hw_tf));
540         set_current_ctx_hw(pcpui, hw_tf);
541         /* Once we've set_current_ctx, we can enable interrupts.  This used to be
542          * mandatory (we had immediate KMSGs that would muck with cur_ctx).  Now it
543          * should only help for sanity/debugging. */
544         enable_irq();
545
546         /* Set up and run the async calls */
547         prep_syscalls(current,
548                                   (struct syscall*)x86_get_sysenter_arg0(hw_tf),
549                                   (unsigned int)x86_get_sysenter_arg1(hw_tf));
550         /* If you use pcpui again, reread it, since you might have migrated */
551         proc_restartcore();
552 }
553 #endif
554
555 /* Declared in x86/arch.h */
556 void send_ipi(uint32_t os_coreid, uint8_t vector)
557 {
558         int hw_coreid = get_hw_coreid(os_coreid);
559         if (hw_coreid == -1) {
560                 warn("Unmapped OS coreid!\n");
561                 return;
562         }
563         __send_ipi(hw_coreid, vector);
564 }