Various APIC debugging and IOAPIC IRQ routing
[akaros.git] / kern / arch / x86 / trap.c
1 #ifdef __SHARC__
2 #pragma nosharc
3 #define SINIT(x) x
4 #endif
5
6 #include <arch/mmu.h>
7 #include <arch/x86.h>
8 #include <arch/arch.h>
9 #include <arch/console.h>
10 #include <arch/apic.h>
11 #include <ros/common.h>
12 #include <smp.h>
13 #include <assert.h>
14 #include <pmap.h>
15 #include <trap.h>
16 #include <monitor.h>
17 #include <process.h>
18 #include <mm.h>
19 #include <stdio.h>
20 #include <slab.h>
21 #include <syscall.h>
22 #include <kdebug.h>
23 #include <kmalloc.h>
24
25 taskstate_t RO ts;
26
27 /* Interrupt descriptor table.  64 bit needs 16 byte alignment (i think). */
28 gatedesc_t __attribute__((aligned (16))) idt[256] = { { 0 } };
29 pseudodesc_t idt_pd;
30
31 /* interrupt handler table, each element is a linked list of handlers for a
32  * given IRQ.  Modification requires holding the lock (TODO: RCU) */
33 struct irq_handler *irq_handlers[NUM_IRQS];
34 spinlock_t irq_handler_wlock = SPINLOCK_INITIALIZER_IRQSAVE;
35
36 /* Which pci devices hang off of which irqs */
37 /* TODO: make this an array of SLISTs (pain from ioapic.c, etc...) */
38 struct pci_device *irq_pci_map[NUM_IRQS] = {0};
39
40 const char *x86_trapname(int trapno)
41 {
42     // zra: excnames is SREADONLY because Ivy doesn't trust const
43         static const char *NT const (RO excnames)[] = {
44                 "Divide error",
45                 "Debug",
46                 "Non-Maskable Interrupt",
47                 "Breakpoint",
48                 "Overflow",
49                 "BOUND Range Exceeded",
50                 "Invalid Opcode",
51                 "Device Not Available",
52                 "Double Fault",
53                 "Coprocessor Segment Overrun",
54                 "Invalid TSS",
55                 "Segment Not Present",
56                 "Stack Fault",
57                 "General Protection",
58                 "Page Fault",
59                 "(unknown trap)",
60                 "x87 FPU Floating-Point Error",
61                 "Alignment Check",
62                 "Machine-Check",
63                 "SIMD Floating-Point Exception"
64         };
65
66         if (trapno < sizeof(excnames)/sizeof(excnames[0]))
67                 return excnames[trapno];
68         if (trapno == T_SYSCALL)
69                 return "System call";
70         return "(unknown trap)";
71 }
72
73 /* Set stacktop for the current core to be the stack the kernel will start on
74  * when trapping/interrupting from userspace.  Don't use this til after
75  * smp_percpu_init().  We can probably get the TSS by reading the task register
76  * and then the GDT.  Still, it's a pain. */
77 void set_stack_top(uintptr_t stacktop)
78 {
79         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
80         /* No need to reload the task register, this takes effect immediately */
81         x86_set_stacktop_tss(pcpui->tss, stacktop);
82         /* Also need to make sure sysenters come in correctly */
83         x86_set_sysenter_stacktop(stacktop);
84 }
85
86 /* Note the check implies we only are on a one page stack (or the first page) */
87 uintptr_t get_stack_top(void)
88 {
89         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
90         uintptr_t stacktop;
91         /* so we can check this in interrupt handlers (before smp_boot()) */
92         /* TODO: These are dangerous - it assumes we're on a one-page stack.  If we
93          * change it to KSTKSIZE, then we assume stacks are KSTKSIZE-aligned */
94         if (!pcpui->tss)
95                 return ROUNDUP(read_sp(), PGSIZE);
96         stacktop = x86_get_stacktop_tss(pcpui->tss);
97         if (stacktop != ROUNDUP(read_sp(), PGSIZE))
98                 panic("Bad stacktop: %p esp one is %p\n", stacktop,
99                       ROUNDUP(read_sp(), PGSIZE));
100         return stacktop;
101 }
102
103 /* Sends a non-maskable interrupt; the handler will print a trapframe. */
104 void send_nmi(uint32_t os_coreid)
105 {
106         /* NMI / IPI for x86 are limited to 8 bits */
107         uint8_t hw_core = (uint8_t)get_hw_coreid(os_coreid);
108         __send_nmi(hw_core);
109 }
110
111 void idt_init(void)
112 {
113         /* This table is made in trapentry$BITS.S by each macro in that file.
114          * It is layed out such that the ith entry is the ith's traphandler's
115          * (uintptr_t) trap addr, then (uint32_t) trap number. */
116         struct trapinfo { uintptr_t trapaddr; uint32_t trapnumber; }
117                __attribute__((packed));
118         extern struct trapinfo trap_tbl[];
119         extern struct trapinfo trap_tbl_end[];
120         int i, trap_tbl_size = trap_tbl_end - trap_tbl;
121         extern void ISR_default(void);
122
123         /* set all to default, to catch everything */
124         for (i = 0; i < 256; i++)
125                 SETGATE(idt[i], 0, GD_KT, &ISR_default, 0);
126
127         /* set all entries that have real trap handlers
128          * we need to stop short of the last one, since the last is the default
129          * handler with a fake interrupt number (500) that is out of bounds of
130          * the idt[] */
131         for (i = 0; i < trap_tbl_size - 1; i++)
132                 SETGATE(idt[trap_tbl[i].trapnumber], 0, GD_KT, trap_tbl[i].trapaddr, 0);
133
134         /* turn on trap-based syscall handling and other user-accessible ints
135          * DPL 3 means this can be triggered by the int instruction */
136         idt[T_SYSCALL].gd_dpl = SINIT(3);
137         idt[T_BRKPT].gd_dpl = SINIT(3);
138
139         /* Set up our kernel stack when changing rings */
140         /* Note: we want 16 byte aligned kernel stack frames (AMD 2:8.9.3) */
141         x86_set_stacktop_tss(&ts, (uintptr_t)bootstacktop);
142         x86_sysenter_init((uintptr_t)bootstacktop);
143
144 #ifdef CONFIG_KTHREAD_POISON
145         *kstack_bottom_addr((uintptr_t)bootstacktop) = 0xdeadbeef;
146 #endif /* CONFIG_KTHREAD_POISON */
147
148         /* Initialize the TSS field of the gdt.  The size of the TSS desc differs
149          * between 64 and 32 bit, hence the pointer acrobatics */
150         syssegdesc_t *ts_slot = (syssegdesc_t*)&gdt[GD_TSS >> 3];
151         *ts_slot = (syssegdesc_t)SEG_SYS_SMALL(STS_T32A, (uintptr_t)&ts,
152                                                sizeof(taskstate_t), 0);
153
154         /* Init the IDT PD.  Need to do this before ltr for some reason.  (Doing
155          * this between ltr and lidt causes the machine to reboot... */
156         idt_pd.pd_lim = sizeof(idt) - 1;
157         idt_pd.pd_base = (uintptr_t)idt;
158
159         ltr(GD_TSS);
160
161         asm volatile("lidt %0" : : "m"(idt_pd));
162
163 #ifdef CONFIG_ENABLE_MPTABLES
164         int ncleft;
165         int mpsinit(int maxcores);
166
167         ncleft = mpsinit(MAX_NUM_CPUS);
168         /* NEVER printd here ... */
169         printk("mpacpi is %d\n", mpacpi(ncleft));
170
171         void ioapiconline(void);
172         void apiconline(void);
173         apiconline(); /* TODO: do this this for all cores*/
174         ioapiconline();
175 #else
176         // This will go away when we start using the IOAPIC properly
177         pic_remap();
178         // set LINT0 to receive ExtINTs (KVM's default).  At reset they are 0x1000.
179         write_mmreg32(LAPIC_LVT_LINT0, 0x700);
180         // mask it to shut it up for now
181         mask_lapic_lvt(LAPIC_LVT_LINT0);
182         // and turn it on
183         lapic_enable();
184 #endif
185
186         /* register the generic timer_interrupt() handler for the per-core timers */
187         register_raw_irq(LAPIC_TIMER_DEFAULT_VECTOR, timer_interrupt, NULL);
188         /* register the kernel message handler */
189         register_raw_irq(I_KERNEL_MSG, handle_kmsg_ipi, NULL);
190 }
191
192 static void handle_fperr(struct hw_trapframe *hw_tf)
193 {
194         uint16_t fpcw, fpsw;
195         uint32_t mxcsr;
196         asm volatile ("fnstcw %0" : "=m"(fpcw));
197         asm volatile ("fnstsw %0" : "=m"(fpsw));
198         asm volatile ("stmxcsr %0" : "=m"(mxcsr));
199         print_trapframe(hw_tf);
200         printk("Core %d: FP ERR, CW: 0x%04x, SW: 0x%04x, MXCSR 0x%08x\n", core_id(),
201                fpcw, fpsw, mxcsr);
202         printk("Core %d: The following faults are unmasked:\n", core_id());
203         if (fpsw & ~fpcw & FP_EXCP_IE) {
204                 printk("\tInvalid Operation: ");
205                 if (fpsw & FP_SW_SF) {
206                         if (fpsw & FP_SW_C1)
207                                 printk("Stack overflow\n");
208                         else
209                                 printk("Stack underflow\n");
210                 } else {
211                         printk("invalid arithmetic operand\n");
212                 }
213         }
214         if (fpsw & ~fpcw & FP_EXCP_DE)
215                 printk("\tDenormalized operand\n");
216         if (fpsw & ~fpcw & FP_EXCP_ZE)
217                 printk("\tDivide by zero\n");
218         if (fpsw & ~fpcw & FP_EXCP_OE)
219                 printk("\tNumeric Overflow\n");
220         if (fpsw & ~fpcw & FP_EXCP_UE)
221                 printk("\tNumeric Underflow\n");
222         if (fpsw & ~fpcw & FP_EXCP_PE)
223                 printk("\tInexact result (precision)\n");
224         printk("Killing the process.\n");
225         enable_irq();
226         proc_destroy(current);
227 }
228
229 void backtrace_kframe(struct hw_trapframe *hw_tf)
230 {
231         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
232         pcpui->__lock_checking_enabled--;
233         printk("\nBacktrace of faulting kernel context on Core %d:\n", core_id());
234         backtrace_frame(x86_get_hwtf_pc(hw_tf), x86_get_hwtf_fp(hw_tf));
235         pcpui->__lock_checking_enabled++;
236 }
237
238 static bool __handle_page_fault(struct hw_trapframe *hw_tf, unsigned long *aux)
239 {
240         uintptr_t fault_va = rcr2();
241         int prot = hw_tf->tf_err & PF_ERROR_WRITE ? PROT_WRITE : PROT_READ;
242         int err;
243
244         /* TODO - handle kernel page faults */
245         if ((hw_tf->tf_cs & 3) == 0) {
246                 print_trapframe(hw_tf);
247                 backtrace_kframe(hw_tf);
248                 panic("Page Fault in the Kernel at %p!", fault_va);
249                 /* if we want to do something like kill a process or other code, be
250                  * aware we are in a sort of irq-like context, meaning the main kernel
251                  * code we 'interrupted' could be holding locks - even irqsave locks. */
252         }
253         /* safe to reenable after rcr2 */
254         enable_irq();
255         if ((err = handle_page_fault(current, fault_va, prot))) {
256                 if (err == -EAGAIN)
257                         hw_tf->tf_err |= PF_VMR_BACKED;
258                 *aux = fault_va;
259                 return FALSE;
260                 /* useful debugging */
261                 printk("[%08x] user %s fault va %p ip %p on core %d with err %d\n",
262                        current->pid, prot & PROT_READ ? "READ" : "WRITE", fault_va,
263                        hw_tf->tf_rip, core_id(), err);
264                 print_trapframe(hw_tf);
265                 /* Turn this on to help debug bad function pointers */
266 #ifdef CONFIG_X86_64
267                 printd("rsp %p\n\t 0(rsp): %p\n\t 8(rsp): %p\n\t 16(rsp): %p\n"
268                        "\t24(rsp): %p\n", hw_tf->tf_rsp,
269                        *(uintptr_t*)(hw_tf->tf_rsp +  0),
270                        *(uintptr_t*)(hw_tf->tf_rsp +  8),
271                        *(uintptr_t*)(hw_tf->tf_rsp + 16),
272                        *(uintptr_t*)(hw_tf->tf_rsp + 24));
273 #else
274                 printd("esp %p\n\t 0(esp): %p\n\t 4(esp): %p\n\t 8(esp): %p\n"
275                        "\t12(esp): %p\n", hw_tf->tf_esp,
276                        *(uintptr_t*)(hw_tf->tf_esp +  0),
277                        *(uintptr_t*)(hw_tf->tf_esp +  4),
278                        *(uintptr_t*)(hw_tf->tf_esp +  8),
279                        *(uintptr_t*)(hw_tf->tf_esp + 12));
280 #endif
281         }
282         return TRUE;
283 }
284
285 /* Certain traps want IRQs enabled, such as the syscall.  Others can't handle
286  * it, like the page fault handler.  Turn them on on a case-by-case basis. */
287 static void trap_dispatch(struct hw_trapframe *hw_tf)
288 {
289         struct per_cpu_info *pcpui;
290         bool handled = TRUE;
291         unsigned long aux = 0;
292         // Handle processor exceptions.
293         switch(hw_tf->tf_trapno) {
294                 case T_NMI:
295                         /* Temporarily disable deadlock detection when we print.  We could
296                          * deadlock if we were printing when we NMIed. */
297                         pcpui = &per_cpu_info[core_id()];
298                         pcpui->__lock_checking_enabled--;
299                         /* This is a bit hacky, but we don't have a decent API yet */
300                         extern bool mon_verbose_trace;
301                         if (mon_verbose_trace) {
302                                 print_trapframe(hw_tf);
303                                 backtrace_kframe(hw_tf);
304                         }
305                         char *fn_name = get_fn_name(x86_get_ip_hw(hw_tf));
306                         printk("Core %d is at %p (%s)\n", core_id(), x86_get_ip_hw(hw_tf),
307                                fn_name);
308                         kfree(fn_name);
309                         print_kmsgs(core_id());
310                         pcpui->__lock_checking_enabled++;
311                         break;
312                 case T_BRKPT:
313                         enable_irq();
314                         monitor(hw_tf);
315                         break;
316                 case T_ILLOP:
317                 {
318                         /* TODO: this can PF if there is a concurrent unmap/PM removal. */
319                         uintptr_t ip = x86_get_ip_hw(hw_tf);
320                         pcpui = &per_cpu_info[core_id()];
321                         pcpui->__lock_checking_enabled--;               /* for print debugging */
322                         /* We will muck with the actual TF.  If we're dealing with
323                          * userspace, we need to make sure we edit the actual TF that will
324                          * get restarted (pcpui), and not the TF on the kstack (which aren't
325                          * the same).  See set_current_ctx() for more info. */
326                         if (!in_kernel(hw_tf))
327                                 hw_tf = &pcpui->cur_ctx->tf.hw_tf;
328                         printd("bad opcode, eip: %p, next 3 bytes: %x %x %x\n", ip, 
329                                *(uint8_t*)(ip + 0), 
330                                *(uint8_t*)(ip + 1), 
331                                *(uint8_t*)(ip + 2)); 
332                         /* rdtscp: 0f 01 f9 */
333                         if (*(uint8_t*)(ip + 0) == 0x0f, 
334                             *(uint8_t*)(ip + 1) == 0x01, 
335                             *(uint8_t*)(ip + 2) == 0xf9) {
336                                 x86_fake_rdtscp(hw_tf);
337                                 pcpui->__lock_checking_enabled++;       /* for print debugging */
338                                 return;
339                         }
340                         enable_irq();
341                         monitor(hw_tf);
342                         pcpui->__lock_checking_enabled++;               /* for print debugging */
343                         break;
344                 }
345                 case T_PGFLT:
346                         handled = __handle_page_fault(hw_tf, &aux);
347                         break;
348                 case T_FPERR:
349                         handle_fperr(hw_tf);
350                         break;
351                 case T_SYSCALL:
352                         enable_irq();
353                         // check for userspace, for now
354                         assert(hw_tf->tf_cs != GD_KT);
355                         /* Set up and run the async calls */
356                         /* TODO: this is using the wrong reg1 for traps for 32 bit */
357                         prep_syscalls(current,
358                                       (struct syscall*)x86_get_systrap_arg0(hw_tf),
359                                                   (unsigned int)x86_get_systrap_arg1(hw_tf));
360                         break;
361                 default:
362                         if (hw_tf->tf_cs == GD_KT) {
363                                 print_trapframe(hw_tf);
364                                 panic("Damn Damn!  Unhandled trap in the kernel!");
365                         } else {
366                                 handled = FALSE;
367                         }
368         }
369         if (!handled)
370                 reflect_unhandled_trap(hw_tf->tf_trapno, hw_tf->tf_err, aux);
371 }
372
373 /* Helper.  For now, this copies out the TF to pcpui.  Eventually, we should
374  * consider doing this in trapentry.S
375  *
376  * TODO: consider having this return the tf used, so we can set tf in trap and
377  * irq handlers to edit the TF that will get restarted.  Right now, the kernel
378  * uses and restarts tf, but userspace restarts the old pcpui tf.  It is
379  * tempting to do this, but note that tf stays on the stack of the kthread,
380  * while pcpui->cur_ctx is for the core we trapped in on.  Meaning if we ever
381  * block, suddenly cur_ctx is pointing to some old clobbered state that was
382  * already returned to and can't be trusted.  Meanwhile tf can always be trusted
383  * (like with an in_kernel() check).  The only types of traps from the user that
384  * can be expected to have editable trapframes are ones that don't block. */
385 static void set_current_ctx_hw(struct per_cpu_info *pcpui,
386                                struct hw_trapframe *hw_tf)
387 {
388         assert(!irq_is_enabled());
389         assert(!pcpui->cur_ctx);
390         pcpui->actual_ctx.type = ROS_HW_CTX;
391         pcpui->actual_ctx.tf.hw_tf = *hw_tf;
392         pcpui->cur_ctx = &pcpui->actual_ctx;
393 }
394
395 static void set_current_ctx_sw(struct per_cpu_info *pcpui,
396                                struct sw_trapframe *sw_tf)
397 {
398         assert(!irq_is_enabled());
399         assert(!pcpui->cur_ctx);
400         pcpui->actual_ctx.type = ROS_SW_CTX;
401         pcpui->actual_ctx.tf.sw_tf = *sw_tf;
402         pcpui->cur_ctx = &pcpui->actual_ctx;
403 }
404
405 /* If the interrupt interrupted a halt, we advance past it.  Made to work with
406  * x86's custom cpu_halt() in arch/arch.h.  Note this nearly never gets called.
407  * I needed to insert exactly one 'nop' in cpu_halt() (that isn't there now) to
408  * get the interrupt to trip on the hlt, o/w the hlt will execute before the
409  * interrupt arrives (even with a pending interrupt that should hit right after
410  * an interrupt_enable (sti)).  This was on the i7. */
411 static void abort_halt(struct hw_trapframe *hw_tf)
412 {
413         /* Don't care about user TFs.  Incidentally, dereferencing user EIPs is
414          * reading userspace memory, which can be dangerous.  It can page fault,
415          * like immediately after a fork (which doesn't populate the pages). */
416         if (!in_kernel(hw_tf))
417                 return;
418         /* the halt instruction in is 0xf4, and it's size is 1 byte */
419         if (*(uint8_t*)x86_get_ip_hw(hw_tf) == 0xf4)
420                 x86_advance_ip(hw_tf, 1);
421 }
422
423 void trap(struct hw_trapframe *hw_tf)
424 {
425         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
426         /* Copy out the TF for now */
427         if (!in_kernel(hw_tf))
428                 set_current_ctx_hw(pcpui, hw_tf);
429         else
430                 inc_ktrap_depth(pcpui);
431
432         printd("Incoming TRAP %d on core %d, TF at %p\n", hw_tf->tf_trapno,
433                core_id(), hw_tf);
434         if ((hw_tf->tf_cs & ~3) != GD_UT && (hw_tf->tf_cs & ~3) != GD_KT) {
435                 print_trapframe(hw_tf);
436                 panic("Trapframe with invalid CS!");
437         }
438         trap_dispatch(hw_tf);
439         /* Return to the current process, which should be runnable.  If we're the
440          * kernel, we should just return naturally.  Note that current and tf need
441          * to still be okay (might not be after blocking) */
442         if (in_kernel(hw_tf)) {
443                 dec_ktrap_depth(pcpui);
444                 return;
445         }
446         proc_restartcore();
447         assert(0);
448 }
449
450 /* Tells us if an interrupt (trap_nr) came from the PIC or not */
451 static bool irq_from_pic(uint32_t trap_nr)
452 {
453         /* The 16 IRQs within the range [PIC1_OFFSET, PIC1_OFFSET + 15] came from
454          * the PIC.  [32-47] */
455         if (trap_nr < PIC1_OFFSET)
456                 return FALSE;
457         if (trap_nr > PIC1_OFFSET + 15)
458                 return FALSE;
459         return TRUE;
460 }
461
462 /* Helper: returns TRUE if the irq is spurious.  Pass in the trap_nr, not the
463  * IRQ number (trap_nr = PIC_OFFSET + irq) */
464 static bool check_spurious_irq(uint32_t trap_nr)
465 {
466 #ifndef CONFIG_ENABLE_MPTABLES          /* TODO: our proxy for using the PIC */
467         /* the PIC may send spurious irqs via one of the chips irq 7.  if the isr
468          * doesn't show that irq, then it was spurious, and we don't send an eoi.
469          * Check out http://wiki.osdev.org/8259_PIC#Spurious_IRQs */
470         if ((trap_nr == PIC1_SPURIOUS) && !(pic_get_isr() & (1 << 7))) {
471                 printd("Spurious PIC1 irq!\n"); /* want to know if this happens */
472                 return TRUE;
473         }
474         if ((trap_nr == PIC2_SPURIOUS) && !(pic_get_isr() & (1 << 15))) {
475                 printd("Spurious PIC2 irq!\n"); /* want to know if this happens */
476                 /* for the cascaded PIC, we *do* need to send an EOI to the master's
477                  * cascade irq (2). */
478                 pic_send_eoi(2);
479                 return TRUE;
480         }
481         /* At this point, we know the PIC didn't send a spurious IRQ */
482         if (irq_from_pic(trap_nr))
483                 return FALSE;
484 #endif
485         /* Either way (with or without a PIC), we need to check the LAPIC.
486          * FYI: lapic_spurious is 255 on qemu and 15 on the nehalem..  We actually
487          * can set bits 4-7, and P6s have 0-3 hardwired to 0.  YMMV.
488          *
489          * The SDM recommends not using the spurious vector for any other IRQs (LVT
490          * or IOAPIC RTE), since the handlers don't send an EOI.  However, our check
491          * here allows us to use the vector since we can tell the diff btw a
492          * spurious and a real IRQ. */
493         uint8_t lapic_spurious = read_mmreg32(LAPIC_SPURIOUS) & 0xff;
494         /* Note the lapic's vectors are not shifted by an offset. */
495         if ((trap_nr == lapic_spurious) && !lapic_get_isr_bit(lapic_spurious)) {
496                 printk("Spurious LAPIC irq %d, core %d!\n", lapic_spurious, core_id());
497                 lapic_print_isr();
498                 return TRUE;
499         }
500         return FALSE;
501 }
502
503 /* Helper, sends an end-of-interrupt for the trap_nr (not HW IRQ number). */
504 static void send_eoi(uint32_t trap_nr)
505 {
506 #ifndef CONFIG_ENABLE_MPTABLES          /* TODO: our proxy for using the PIC */
507         /* WARNING: this will break if the LAPIC requests vectors that overlap with
508          * the PIC's range. */
509         if (irq_from_pic(trap_nr))
510                 pic_send_eoi(trap_nr - PIC1_OFFSET);
511         else
512                 lapic_send_eoi();
513 #else
514         lapic_send_eoi();
515 #endif
516 }
517
518 /* Note IRQs are disabled unless explicitly turned on.
519  *
520  * In general, we should only get trapno's >= PIC1_OFFSET (32).  Anything else
521  * should be a trap.  Even if we don't use the PIC, that should be the standard.
522  * It is possible to get a spurious LAPIC IRQ with vector 15 (or similar), but
523  * the spurious check should catch that.
524  *
525  * Note that from hardware's perspective (PIC, etc), IRQs start from 0, but they
526  * are all mapped up at PIC1_OFFSET for the cpu / irq_handler. */
527 void handle_irq(struct hw_trapframe *hw_tf)
528 {
529         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
530         struct irq_handler *irq_h;
531         /* Copy out the TF for now */
532         if (!in_kernel(hw_tf))
533                 set_current_ctx_hw(pcpui, hw_tf);
534         inc_irq_depth(pcpui);
535         /* Coupled with cpu_halt() and smp_idle() */
536         abort_halt(hw_tf);
537         //if (core_id())
538         if (hw_tf->tf_trapno != LAPIC_TIMER_DEFAULT_VECTOR)     /* timer irq */
539         if (hw_tf->tf_trapno != 255) /* kmsg */
540         if (hw_tf->tf_trapno != 36)     /* serial */
541                 printk("Incoming IRQ, ISR: %d on core %d\n", hw_tf->tf_trapno,
542                        core_id());
543         if (check_spurious_irq(hw_tf->tf_trapno))
544                 goto out_no_eoi;
545         /* TODO: RCU read lock */
546         irq_h = irq_handlers[hw_tf->tf_trapno];
547         while (irq_h) {
548                 irq_h->isr(hw_tf, irq_h->data);
549                 irq_h = irq_h->next;
550         }
551
552         //lapic_print_isr();
553         //printk("LAPIC LINT0: %p\n", read_mmreg32(LAPIC_LVT_LINT0));
554         //printk("COM1, IIR %p\n", inb(0x3f8 + 2));
555         irq_h = irq_handlers[4 + 32];
556         while (irq_h) {
557                 irq_h->isr(hw_tf, irq_h->data);
558                 irq_h = irq_h->next;
559         }
560
561         // if we're a general purpose IPI function call, down the cpu_list
562         extern handler_wrapper_t handler_wrappers[NUM_HANDLER_WRAPPERS];
563         if ((I_SMP_CALL0 <= hw_tf->tf_trapno) &&
564             (hw_tf->tf_trapno <= I_SMP_CALL_LAST))
565                 down_checklist(handler_wrappers[hw_tf->tf_trapno & 0x0f].cpu_list);
566         /* Keep in sync with ipi_is_pending */
567         send_eoi(hw_tf->tf_trapno);
568         /* Fall-through */
569 out_no_eoi:
570         dec_irq_depth(pcpui);
571         /* Return to the current process, which should be runnable.  If we're the
572          * kernel, we should just return naturally.  Note that current and tf need
573          * to still be okay (might not be after blocking) */
574         if (in_kernel(hw_tf))
575                 return;
576         proc_restartcore();
577         assert(0);
578 }
579
580 void register_raw_irq(unsigned int vector, isr_t handler, void *data)
581 {
582         struct irq_handler *irq_h;
583         irq_h = kmalloc(sizeof(struct irq_handler), 0);
584         assert(irq_h);
585         spin_lock_irqsave(&irq_handler_wlock);
586         irq_h->isr = handler;
587         irq_h->data = data;
588         irq_h->next = irq_handlers[vector];
589         wmb();  /* make sure irq_h is done before publishing to readers */
590         irq_handlers[vector] = irq_h;
591         spin_unlock_irqsave(&irq_handler_wlock);
592 }
593
594 void unregister_raw_irq(unsigned int vector, isr_t handler, void *data)
595 {
596         /* TODO: RCU */
597         printk("Unregistering not supported\n");
598 }
599
600 /* The devno is arbitrary data. Normally, however, it will be a
601  * PCI type-bus-dev.func. It is required for ioapics.
602  */
603 int register_dev_irq(int irq, isr_t handler, void *irq_arg, uint32_t tbdf)
604 {
605         /* TODO: remove this - need it to poll serial for now */
606         register_raw_irq(KERNEL_IRQ_OFFSET + irq, handler, irq_arg);
607         /* TODO: whenever we sort out the ACPI/IOAPIC business, we'll probably want
608          * a helper to reroute an irq? */
609 #ifdef CONFIG_ENABLE_MPTABLES
610         /* TODO: dirty hack to get the IOAPIC vector */
611 extern int intrenable(int irq, void (*f) (void *, void *), void *a, int tbdf);
612 int x = intrenable(irq, handler, irq_arg, tbdf);
613         if (x > 0)
614                 register_raw_irq(x, handler, irq_arg);
615 #else
616         register_raw_irq(KERNEL_IRQ_OFFSET + irq, handler, irq_arg);
617         pic_unmask_irq(irq);
618         unmask_lapic_lvt(LAPIC_LVT_LINT0);
619         enable_irq();
620 #endif
621         return 0;
622 }
623
624 /* It's a moderate pain in the ass to put these in bit-specific files (header
625  * hell with the set_current_ helpers) */
626 #ifdef CONFIG_X86_64
627 void sysenter_callwrapper(struct syscall *sysc, unsigned long count,
628                           struct sw_trapframe *sw_tf)
629 {
630         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
631         set_current_ctx_sw(pcpui, sw_tf);
632         /* Once we've set_current_ctx, we can enable interrupts.  This used to be
633          * mandatory (we had immediate KMSGs that would muck with cur_ctx).  Now it
634          * should only help for sanity/debugging. */
635         enable_irq();
636         /* Set up and run the async calls */
637         prep_syscalls(current, sysc, count);
638         /* If you use pcpui again, reread it, since you might have migrated */
639         proc_restartcore();
640 }
641
642 #else
643
644 /* This is called from sysenter's asm, with the tf on the kernel stack. */
645 /* TODO: use a sw_tf for sysenter */
646 void sysenter_callwrapper(struct hw_trapframe *hw_tf)
647 {
648         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
649         assert(!in_kernel(hw_tf));
650         set_current_ctx_hw(pcpui, hw_tf);
651         /* Once we've set_current_ctx, we can enable interrupts.  This used to be
652          * mandatory (we had immediate KMSGs that would muck with cur_ctx).  Now it
653          * should only help for sanity/debugging. */
654         enable_irq();
655
656         /* Set up and run the async calls */
657         prep_syscalls(current,
658                                   (struct syscall*)x86_get_sysenter_arg0(hw_tf),
659                                   (unsigned int)x86_get_sysenter_arg1(hw_tf));
660         /* If you use pcpui again, reread it, since you might have migrated */
661         proc_restartcore();
662 }
663 #endif
664
665 /* Declared in x86/arch.h */
666 void send_ipi(uint32_t os_coreid, uint8_t vector)
667 {
668         int hw_coreid = get_hw_coreid(os_coreid);
669         if (hw_coreid == -1) {
670                 panic("Unmapped OS coreid (OS %d)!\n", os_coreid);
671                 return;
672         }
673         __send_ipi(hw_coreid, vector);
674 }