x86_64: GS base work
[akaros.git] / kern / arch / x86 / trap.c
1 #ifdef __SHARC__
2 #pragma nosharc
3 #define SINIT(x) x
4 #endif
5
6 #include <arch/mmu.h>
7 #include <arch/x86.h>
8 #include <arch/arch.h>
9 #include <arch/console.h>
10 #include <arch/apic.h>
11 #include <ros/common.h>
12 #include <smp.h>
13 #include <assert.h>
14 #include <pmap.h>
15 #include <trap.h>
16 #include <monitor.h>
17 #include <process.h>
18 #include <mm.h>
19 #include <stdio.h>
20 #include <slab.h>
21 #include <syscall.h>
22 #include <kdebug.h>
23 #include <kmalloc.h>
24
25 taskstate_t RO ts;
26
27 /* Interrupt descriptor table.  64 bit needs 16 byte alignment (i think). */
28 gatedesc_t __attribute__((aligned (16))) idt[256] = { { 0 } };
29 pseudodesc_t idt_pd;
30
31 /* global handler table, used by core0 (for now).  allows the registration
32  * of functions to be called when servicing an interrupt.  other cores
33  * can set up their own later. */
34 handler_t interrupt_handlers[NUM_INTERRUPT_HANDLERS];
35
36 const char *x86_trapname(int trapno)
37 {
38     // zra: excnames is SREADONLY because Ivy doesn't trust const
39         static const char *NT const (RO excnames)[] = {
40                 "Divide error",
41                 "Debug",
42                 "Non-Maskable Interrupt",
43                 "Breakpoint",
44                 "Overflow",
45                 "BOUND Range Exceeded",
46                 "Invalid Opcode",
47                 "Device Not Available",
48                 "Double Fault",
49                 "Coprocessor Segment Overrun",
50                 "Invalid TSS",
51                 "Segment Not Present",
52                 "Stack Fault",
53                 "General Protection",
54                 "Page Fault",
55                 "(unknown trap)",
56                 "x87 FPU Floating-Point Error",
57                 "Alignment Check",
58                 "Machine-Check",
59                 "SIMD Floating-Point Exception"
60         };
61
62         if (trapno < sizeof(excnames)/sizeof(excnames[0]))
63                 return excnames[trapno];
64         if (trapno == T_SYSCALL)
65                 return "System call";
66         return "(unknown trap)";
67 }
68
69 /* Set stacktop for the current core to be the stack the kernel will start on
70  * when trapping/interrupting from userspace.  Don't use this til after
71  * smp_percpu_init().  We can probably get the TSS by reading the task register
72  * and then the GDT.  Still, it's a pain. */
73 void set_stack_top(uintptr_t stacktop)
74 {
75         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
76         /* No need to reload the task register, this takes effect immediately */
77         x86_set_stacktop_tss(pcpui->tss, stacktop);
78         /* Also need to make sure sysenters come in correctly */
79         x86_set_sysenter_stacktop(stacktop);
80 }
81
82 /* Note the check implies we only are on a one page stack (or the first page) */
83 uintptr_t get_stack_top(void)
84 {
85         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
86         uintptr_t stacktop;
87         /* so we can check this in interrupt handlers (before smp_boot()) */
88         if (!pcpui->tss)
89                 return ROUNDUP(read_sp(), PGSIZE);
90         stacktop = x86_get_stacktop_tss(pcpui->tss);
91         if (stacktop != ROUNDUP(read_sp(), PGSIZE))
92                 panic("Bad stacktop: %p esp one is %p\n", stacktop,
93                       ROUNDUP(read_sp(), PGSIZE));
94         return stacktop;
95 }
96
97 /* Sends a non-maskable interrupt; the handler will print a trapframe. */
98 void send_nmi(uint32_t os_coreid)
99 {
100         /* NMI / IPI for x86 are limited to 8 bits */
101         uint8_t hw_core = (uint8_t)get_hw_coreid(os_coreid);
102         __send_nmi(hw_core);
103 }
104
105 void idt_init(void)
106 {
107         /* This table is made in trapentry$BITS.S by each macro in that file.
108          * It is layed out such that the ith entry is the ith's traphandler's
109          * (uintptr_t) trap addr, then (uint32_t) trap number. */
110         struct trapinfo { uintptr_t trapaddr; uint32_t trapnumber; }
111                __attribute__((packed));
112         extern struct trapinfo trap_tbl[];
113         extern struct trapinfo trap_tbl_end[];
114         int i, trap_tbl_size = trap_tbl_end - trap_tbl;
115         extern void ISR_default(void);
116
117         /* set all to default, to catch everything */
118         for (i = 0; i < 256; i++)
119                 SETGATE(idt[i], 0, GD_KT, &ISR_default, 0);
120
121         /* set all entries that have real trap handlers
122          * we need to stop short of the last one, since the last is the default
123          * handler with a fake interrupt number (500) that is out of bounds of
124          * the idt[] */
125         for (i = 0; i < trap_tbl_size - 1; i++)
126                 SETGATE(idt[trap_tbl[i].trapnumber], 0, GD_KT, trap_tbl[i].trapaddr, 0);
127
128         /* turn on trap-based syscall handling and other user-accessible ints
129          * DPL 3 means this can be triggered by the int instruction */
130         idt[T_SYSCALL].gd_dpl = SINIT(3);
131         idt[T_BRKPT].gd_dpl = SINIT(3);
132
133         /* Set up our kernel stack when changing rings */
134         /* Note: we want 16 byte aligned kernel stack frames (AMD 2:8.9.3) */
135         x86_set_stacktop_tss(&ts, (uintptr_t)bootstacktop);
136         x86_sysenter_init((uintptr_t)bootstacktop);
137
138 #ifdef CONFIG_KTHREAD_POISON
139         /* TODO: KTHR-STACK */
140         uintptr_t *poison = (uintptr_t*)ROUNDDOWN(bootstacktop - 1, PGSIZE);
141         *poison = 0xdeadbeef;
142 #endif /* CONFIG_KTHREAD_POISON */
143
144         /* Initialize the TSS field of the gdt.  The size of the TSS desc differs
145          * between 64 and 32 bit, hence the pointer acrobatics */
146         syssegdesc_t *ts_slot = (syssegdesc_t*)&gdt[GD_TSS >> 3];
147         *ts_slot = (syssegdesc_t)SEG_SYS_SMALL(STS_T32A, (uintptr_t)&ts,
148                                                sizeof(taskstate_t), 0);
149
150         /* Init the IDT PD.  Need to do this before ltr for some reason.  (Doing
151          * this between ltr and lidt causes the machine to reboot... */
152         idt_pd.pd_lim = sizeof(idt) - 1;
153         idt_pd.pd_base = (uintptr_t)idt;
154
155         ltr(GD_TSS);
156
157         asm volatile("lidt %0" : : "m"(idt_pd));
158
159         // This will go away when we start using the IOAPIC properly
160         pic_remap();
161         // set LINT0 to receive ExtINTs (KVM's default).  At reset they are 0x1000.
162         write_mmreg32(LAPIC_LVT_LINT0, 0x700);
163         // mask it to shut it up for now
164         mask_lapic_lvt(LAPIC_LVT_LINT0);
165         // and turn it on
166         lapic_enable();
167         /* register the generic timer_interrupt() handler for the per-core timers */
168         register_interrupt_handler(interrupt_handlers, LAPIC_TIMER_DEFAULT_VECTOR,
169                                    timer_interrupt, NULL);
170         /* register the kernel message handler */
171         register_interrupt_handler(interrupt_handlers, I_KERNEL_MSG,
172                                    handle_kmsg_ipi, NULL);
173 }
174
175 static void handle_fperr(struct hw_trapframe *hw_tf)
176 {
177         uint16_t fpcw, fpsw;
178         uint32_t mxcsr;
179         asm volatile ("fnstcw %0" : "=m"(fpcw));
180         asm volatile ("fnstsw %0" : "=m"(fpsw));
181         asm volatile ("stmxcsr %0" : "=m"(mxcsr));
182         print_trapframe(hw_tf);
183         printk("Core %d: FP ERR, CW: 0x%04x, SW: 0x%04x, MXCSR 0x%08x\n", core_id(),
184                fpcw, fpsw, mxcsr);
185         printk("Core %d: The following faults are unmasked:\n", core_id());
186         if (fpsw & ~fpcw & FP_EXCP_IE) {
187                 printk("\tInvalid Operation: ");
188                 if (fpsw & FP_SW_SF) {
189                         if (fpsw & FP_SW_C1)
190                                 printk("Stack overflow\n");
191                         else
192                                 printk("Stack underflow\n");
193                 } else {
194                         printk("invalid arithmetic operand\n");
195                 }
196         }
197         if (fpsw & ~fpcw & FP_EXCP_DE)
198                 printk("\tDenormalized operand\n");
199         if (fpsw & ~fpcw & FP_EXCP_ZE)
200                 printk("\tDivide by zero\n");
201         if (fpsw & ~fpcw & FP_EXCP_OE)
202                 printk("\tNumeric Overflow\n");
203         if (fpsw & ~fpcw & FP_EXCP_UE)
204                 printk("\tNumeric Underflow\n");
205         if (fpsw & ~fpcw & FP_EXCP_PE)
206                 printk("\tInexact result (precision)\n");
207         printk("Killing the process.\n");
208         enable_irq();
209         proc_destroy(current);
210 }
211
212 /* Certain traps want IRQs enabled, such as the syscall.  Others can't handle
213  * it, like the page fault handler.  Turn them on on a case-by-case basis. */
214 static void trap_dispatch(struct hw_trapframe *hw_tf)
215 {
216         struct per_cpu_info *pcpui;
217         // Handle processor exceptions.
218         switch(hw_tf->tf_trapno) {
219                 case T_NMI:
220                         /* Temporarily disable deadlock detection when we print.  We could
221                          * deadlock if we were printing when we NMIed. */
222                         pcpui = &per_cpu_info[core_id()];
223                         pcpui->__lock_depth_disabled++;
224                         print_trapframe(hw_tf);
225                         char *fn_name = get_fn_name(x86_get_ip_hw(hw_tf));
226                         printk("Core %d is at %p (%s)\n", core_id(), x86_get_ip_hw(hw_tf),
227                                fn_name);
228                         kfree(fn_name);
229                         print_kmsgs(core_id());
230                         pcpui->__lock_depth_disabled--;
231                         break;
232                 case T_BRKPT:
233                         enable_irq();
234                         monitor(hw_tf);
235                         break;
236                 case T_ILLOP:
237                 {
238                         uintptr_t ip = x86_get_ip_hw(hw_tf);
239                         pcpui = &per_cpu_info[core_id()];
240                         pcpui->__lock_depth_disabled++;         /* for print debugging */
241                         /* We will muck with the actual TF.  If we're dealing with
242                          * userspace, we need to make sure we edit the actual TF that will
243                          * get restarted (pcpui), and not the TF on the kstack (which aren't
244                          * the same).  See set_current_ctx() for more info. */
245                         if (!in_kernel(hw_tf))
246                                 hw_tf = &pcpui->cur_ctx->tf.hw_tf;
247                         printd("bad opcode, eip: %p, next 3 bytes: %x %x %x\n", ip, 
248                                *(uint8_t*)(ip + 0), 
249                                *(uint8_t*)(ip + 1), 
250                                *(uint8_t*)(ip + 2)); 
251                         /* rdtscp: 0f 01 f9 */
252                         if (*(uint8_t*)(ip + 0) == 0x0f, 
253                             *(uint8_t*)(ip + 1) == 0x01, 
254                             *(uint8_t*)(ip + 2) == 0xf9) {
255                                 x86_fake_rdtscp(hw_tf);
256                                 pcpui->__lock_depth_disabled--; /* for print debugging */
257                                 return;
258                         }
259                         enable_irq();
260                         monitor(hw_tf);
261                         pcpui->__lock_depth_disabled--;         /* for print debugging */
262                         break;
263                 }
264                 case T_PGFLT:
265                         page_fault_handler(hw_tf);
266                         break;
267                 case T_FPERR:
268                         handle_fperr(hw_tf);
269                         break;
270                 case T_SYSCALL:
271                         enable_irq();
272                         // check for userspace, for now
273                         assert(hw_tf->tf_cs != GD_KT);
274                         /* Set up and run the async calls */
275                         prep_syscalls(current,
276                                       (struct syscall*)x86_get_sysenter_arg0(hw_tf),
277                                                   (unsigned int)x86_get_sysenter_arg1(hw_tf));
278                         break;
279                 default:
280                         // Unexpected trap: The user process or the kernel has a bug.
281                         print_trapframe(hw_tf);
282                         if (hw_tf->tf_cs == GD_KT)
283                                 panic("Damn Damn!  Unhandled trap in the kernel!");
284                         else {
285                                 warn("Unexpected trap from userspace");
286                                 enable_irq();
287                                 proc_destroy(current);
288                         }
289         }
290         return;
291 }
292
293 /* Helper.  For now, this copies out the TF to pcpui.  Eventually, we should
294  * consider doing this in trapentry.S
295  *
296  * TODO: consider having this return the tf used, so we can set tf in trap and
297  * irq handlers to edit the TF that will get restarted.  Right now, the kernel
298  * uses and restarts tf, but userspace restarts the old pcpui tf.  It is
299  * tempting to do this, but note that tf stays on the stack of the kthread,
300  * while pcpui->cur_ctx is for the core we trapped in on.  Meaning if we ever
301  * block, suddenly cur_ctx is pointing to some old clobbered state that was
302  * already returned to and can't be trusted.  Meanwhile tf can always be trusted
303  * (like with an in_kernel() check).  The only types of traps from the user that
304  * can be expected to have editable trapframes are ones that don't block. */
305 static void set_current_ctx_hw(struct per_cpu_info *pcpui,
306                                struct hw_trapframe *hw_tf)
307 {
308         assert(!irq_is_enabled());
309         assert(!pcpui->cur_ctx);
310         pcpui->actual_ctx.type = ROS_HW_CTX;
311         pcpui->actual_ctx.tf.hw_tf = *hw_tf;
312         pcpui->cur_ctx = &pcpui->actual_ctx;
313 }
314
315 static void set_current_ctx_sw(struct per_cpu_info *pcpui,
316                                struct sw_trapframe *sw_tf)
317 {
318         assert(!irq_is_enabled());
319         assert(!pcpui->cur_ctx);
320         pcpui->actual_ctx.type = ROS_SW_CTX;
321         pcpui->actual_ctx.tf.sw_tf = *sw_tf;
322         pcpui->cur_ctx = &pcpui->actual_ctx;
323 }
324
325 /* If the interrupt interrupted a halt, we advance past it.  Made to work with
326  * x86's custom cpu_halt() in arch/arch.h.  Note this nearly never gets called.
327  * I needed to insert exactly one 'nop' in cpu_halt() (that isn't there now) to
328  * get the interrupt to trip on the hlt, o/w the hlt will execute before the
329  * interrupt arrives (even with a pending interrupt that should hit right after
330  * an interrupt_enable (sti)).  This was on the i7. */
331 static void abort_halt(struct hw_trapframe *hw_tf)
332 {
333         /* Don't care about user TFs.  Incidentally, dereferencing user EIPs is
334          * reading userspace memory, which can be dangerous.  It can page fault,
335          * like immediately after a fork (which doesn't populate the pages). */
336         if (!in_kernel(hw_tf))
337                 return;
338         /* the halt instruction in is 0xf4, and it's size is 1 byte */
339         if (*(uint8_t*)x86_get_ip_hw(hw_tf) == 0xf4)
340                 x86_advance_ip(hw_tf, 1);
341 }
342
343 void trap(struct hw_trapframe *hw_tf)
344 {
345         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
346         /* Copy out the TF for now */
347         if (!in_kernel(hw_tf))
348                 set_current_ctx_hw(pcpui, hw_tf);
349         else
350                 inc_ktrap_depth(pcpui);
351
352         printd("Incoming TRAP %d on core %d, TF at %p\n", hw_tf->tf_trapno,
353                core_id(), hw_tf);
354         if ((hw_tf->tf_cs & ~3) != GD_UT && (hw_tf->tf_cs & ~3) != GD_KT) {
355                 print_trapframe(hw_tf);
356                 panic("Trapframe with invalid CS!");
357         }
358         trap_dispatch(hw_tf);
359         /* Return to the current process, which should be runnable.  If we're the
360          * kernel, we should just return naturally.  Note that current and tf need
361          * to still be okay (might not be after blocking) */
362         if (in_kernel(hw_tf)) {
363                 dec_ktrap_depth(pcpui);
364                 return;
365         }
366         proc_restartcore();
367         assert(0);
368 }
369
370 /* Tells us if an interrupt (trap_nr) came from the PIC or not */
371 static bool irq_from_pic(uint32_t trap_nr)
372 {
373         /* The 16 IRQs within the range [PIC1_OFFSET, PIC1_OFFSET + 15] came from
374          * the PIC.  [32-47] */
375         if (trap_nr < PIC1_OFFSET)
376                 return FALSE;
377         if (trap_nr > PIC1_OFFSET + 15)
378                 return FALSE;
379         return TRUE;
380 }
381
382 /* Helper: returns TRUE if the irq is spurious.  Pass in the trap_nr, not the
383  * IRQ number (trap_nr = PIC_OFFSET + irq) */
384 static bool check_spurious_irq(uint32_t trap_nr)
385 {
386 #ifndef CONFIG_ENABLE_MPTABLES          /* TODO: our proxy for using the PIC */
387         /* the PIC may send spurious irqs via one of the chips irq 7.  if the isr
388          * doesn't show that irq, then it was spurious, and we don't send an eoi.
389          * Check out http://wiki.osdev.org/8259_PIC#Spurious_IRQs */
390         if ((trap_nr == PIC1_SPURIOUS) && !(pic_get_isr() & PIC1_SPURIOUS)) {
391                 printk("Spurious PIC1 irq!\n"); /* want to know if this happens */
392                 return TRUE;
393         }
394         if ((trap_nr == PIC2_SPURIOUS) && !(pic_get_isr() & PIC2_SPURIOUS)) {
395                 printk("Spurious PIC2 irq!\n"); /* want to know if this happens */
396                 /* for the cascaded PIC, we *do* need to send an EOI to the master's
397                  * cascade irq (2). */
398                 pic_send_eoi(2);
399                 return TRUE;
400         }
401         /* At this point, we know the PIC didn't send a spurious IRQ */
402         if (irq_from_pic(trap_nr))
403                 return FALSE;
404 #endif
405         /* Either way (with or without a PIC), we need to check the LAPIC.
406          * FYI: lapic_spurious is 255 on qemu and 15 on the nehalem..  We actually
407          * can set bits 4-7, and P6s have 0-3 hardwired to 0.  YMMV.
408          *
409          * The SDM recommends not using the spurious vector for any other IRQs (LVT
410          * or IOAPIC RTE), since the handlers don't send an EOI.  However, our check
411          * here allows us to use the vector since we can tell the diff btw a
412          * spurious and a real IRQ. */
413         uint8_t lapic_spurious = read_mmreg32(LAPIC_SPURIOUS) & 0xff;
414         /* Note the lapic's vectors are not shifted by an offset. */
415         if ((trap_nr == lapic_spurious) && !lapic_get_isr_bit(lapic_spurious)) {
416                 printk("Spurious LAPIC irq %d, core %d!\n", lapic_spurious, core_id());
417                 lapic_print_isr();
418                 return TRUE;
419         }
420         return FALSE;
421 }
422
423 /* Helper, sends an end-of-interrupt for the trap_nr (not HW IRQ number). */
424 static void send_eoi(uint32_t trap_nr)
425 {
426 #ifndef CONFIG_ENABLE_MPTABLES          /* TODO: our proxy for using the PIC */
427         /* WARNING: this will break if the LAPIC requests vectors that overlap with
428          * the PIC's range. */
429         if (irq_from_pic(trap_nr))
430                 pic_send_eoi(trap_nr - PIC1_OFFSET);
431         else
432                 lapic_send_eoi();
433 #else
434         lapic_send_eoi();
435 #endif
436 }
437
438 /* Note IRQs are disabled unless explicitly turned on.
439  *
440  * In general, we should only get trapno's >= PIC1_OFFSET (32).  Anything else
441  * should be a trap.  Even if we don't use the PIC, that should be the standard.
442  * It is possible to get a spurious LAPIC IRQ with vector 15 (or similar), but
443  * the spurious check should catch that.
444  *
445  * Note that from hardware's perspective (PIC, etc), IRQs start from 0, but they
446  * are all mapped up at PIC1_OFFSET for the cpu / irq_handler. */
447 void irq_handler(struct hw_trapframe *hw_tf)
448 {
449         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
450         /* Copy out the TF for now */
451         if (!in_kernel(hw_tf))
452                 set_current_ctx_hw(pcpui, hw_tf);
453         inc_irq_depth(pcpui);
454         /* Coupled with cpu_halt() and smp_idle() */
455         abort_halt(hw_tf);
456         //if (core_id())
457                 printd("Incoming IRQ, ISR: %d on core %d\n", hw_tf->tf_trapno,
458                        core_id());
459         if (check_spurious_irq(hw_tf->tf_trapno))
460                 goto out_no_eoi;
461         /* Send the EOI.  This means the PIC/LAPIC can send us the same IRQ vector,
462          * and we'll handle it as soon as we reenable IRQs.  This does *not* mean
463          * the hardware device that triggered the IRQ had its IRQ reset.  This does
464          * mean we shouldn't enable irqs in a handler that isn't reentrant. */
465         assert(hw_tf->tf_trapno >= 32);
466         send_eoi(hw_tf->tf_trapno);
467
468         extern handler_wrapper_t (RO handler_wrappers)[NUM_HANDLER_WRAPPERS];
469         // determine the interrupt handler table to use.  for now, pick the global
470         handler_t *handler_tbl = interrupt_handlers;
471         if (handler_tbl[hw_tf->tf_trapno].isr != 0)
472                 handler_tbl[hw_tf->tf_trapno].isr(hw_tf,
473                                                   handler_tbl[hw_tf->tf_trapno].data);
474         // if we're a general purpose IPI function call, down the cpu_list
475         if ((I_SMP_CALL0 <= hw_tf->tf_trapno) &&
476             (hw_tf->tf_trapno <= I_SMP_CALL_LAST))
477                 down_checklist(handler_wrappers[hw_tf->tf_trapno & 0x0f].cpu_list);
478         /* Fall-through */
479 out_no_eoi:
480         dec_irq_depth(pcpui);
481         /* Return to the current process, which should be runnable.  If we're the
482          * kernel, we should just return naturally.  Note that current and tf need
483          * to still be okay (might not be after blocking) */
484         if (in_kernel(hw_tf))
485                 return;
486         proc_restartcore();
487         assert(0);
488 }
489
490 void
491 register_interrupt_handler(handler_t TP(TV(t)) table[],
492                            uint8_t int_num, poly_isr_t handler, TV(t) data)
493 {
494         table[int_num].isr = handler;
495         table[int_num].data = data;
496 }
497
498 /* This is called from sysenter's asm, with the tf on the kernel stack. */
499 /* TODO: use a sw_tf for sysenter */
500 void sysenter_callwrapper(struct hw_trapframe *hw_tf)
501 {
502         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
503         assert(!in_kernel(hw_tf));
504         set_current_ctx_hw(pcpui, hw_tf);
505         /* Once we've set_current_ctx, we can enable interrupts.  This used to be
506          * mandatory (we had immediate KMSGs that would muck with cur_ctx).  Now it
507          * should only help for sanity/debugging. */
508         enable_irq();
509
510         /* Set up and run the async calls */
511         prep_syscalls(current,
512                                   (struct syscall*)x86_get_sysenter_arg0(hw_tf),
513                                   (unsigned int)x86_get_sysenter_arg1(hw_tf));
514         /* If you use pcpui again, reread it, since you might have migrated */
515         proc_restartcore();
516 }
517
518 /* Declared in x86/arch.h */
519 void send_ipi(uint32_t os_coreid, uint8_t vector)
520 {
521         int hw_coreid = get_hw_coreid(os_coreid);
522         if (hw_coreid == -1) {
523                 warn("Unmapped OS coreid!\n");
524                 return;
525         }
526         __send_ipi(hw_coreid, vector);
527 }