0d31fe4197d2f2828634f941e76dca39b1fdc5cc
[akaros.git] / kern / arch / x86 / trap.c
1 #ifdef __SHARC__
2 #pragma nosharc
3 #define SINIT(x) x
4 #endif
5
6 #include <arch/mmu.h>
7 #include <arch/x86.h>
8 #include <arch/arch.h>
9 #include <arch/console.h>
10 #include <arch/apic.h>
11 #include <ros/common.h>
12 #include <smp.h>
13 #include <assert.h>
14 #include <pmap.h>
15 #include <trap.h>
16 #include <monitor.h>
17 #include <process.h>
18 #include <mm.h>
19 #include <stdio.h>
20 #include <slab.h>
21 #include <syscall.h>
22 #include <kdebug.h>
23 #include <kmalloc.h>
24
25 taskstate_t RO ts;
26
27 /* Interrupt descriptor table.  64 bit needs 16 byte alignment (i think). */
28 gatedesc_t __attribute__((aligned (16))) idt[256] = { { 0 } };
29 pseudodesc_t idt_pd;
30
31 /* global handler table, used by core0 (for now).  allows the registration
32  * of functions to be called when servicing an interrupt.  other cores
33  * can set up their own later. */
34 handler_t interrupt_handlers[NUM_INTERRUPT_HANDLERS];
35
36 const char *x86_trapname(int trapno)
37 {
38     // zra: excnames is SREADONLY because Ivy doesn't trust const
39         static const char *NT const (RO excnames)[] = {
40                 "Divide error",
41                 "Debug",
42                 "Non-Maskable Interrupt",
43                 "Breakpoint",
44                 "Overflow",
45                 "BOUND Range Exceeded",
46                 "Invalid Opcode",
47                 "Device Not Available",
48                 "Double Fault",
49                 "Coprocessor Segment Overrun",
50                 "Invalid TSS",
51                 "Segment Not Present",
52                 "Stack Fault",
53                 "General Protection",
54                 "Page Fault",
55                 "(unknown trap)",
56                 "x87 FPU Floating-Point Error",
57                 "Alignment Check",
58                 "Machine-Check",
59                 "SIMD Floating-Point Exception"
60         };
61
62         if (trapno < sizeof(excnames)/sizeof(excnames[0]))
63                 return excnames[trapno];
64         if (trapno == T_SYSCALL)
65                 return "System call";
66         return "(unknown trap)";
67 }
68
69 /* Set stacktop for the current core to be the stack the kernel will start on
70  * when trapping/interrupting from userspace.  Don't use this til after
71  * smp_percpu_init().  We can probably get the TSS by reading the task register
72  * and then the GDT.  Still, it's a pain. */
73 void set_stack_top(uintptr_t stacktop)
74 {
75         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
76         /* No need to reload the task register, this takes effect immediately */
77         x86_set_stacktop_tss(pcpui->tss, stacktop);
78         /* Also need to make sure sysenters come in correctly */
79         x86_set_sysenter_stacktop(stacktop);
80 }
81
82 /* Note the check implies we only are on a one page stack (or the first page) */
83 uintptr_t get_stack_top(void)
84 {
85         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
86         uintptr_t stacktop;
87         /* so we can check this in interrupt handlers (before smp_boot()) */
88         if (!pcpui->tss)
89                 return ROUNDUP(read_sp(), PGSIZE);
90         stacktop = x86_get_stacktop_tss(pcpui->tss);
91         if (stacktop != ROUNDUP(read_sp(), PGSIZE))
92                 panic("Bad stacktop: %p esp one is %p\n", stacktop,
93                       ROUNDUP(read_sp(), PGSIZE));
94         return stacktop;
95 }
96
97 /* Sends a non-maskable interrupt; the handler will print a trapframe. */
98 void send_nmi(uint32_t os_coreid)
99 {
100         /* NMI / IPI for x86 are limited to 8 bits */
101         uint8_t hw_core = (uint8_t)get_hw_coreid(os_coreid);
102         __send_nmi(hw_core);
103 }
104
105 void idt_init(void)
106 {
107         /* This table is made in trapentry$BITS.S by each macro in that file.
108          * It is layed out such that the ith entry is the ith's traphandler's
109          * (uintptr_t) trap addr, then (uint32_t) trap number. */
110         struct trapinfo { uintptr_t trapaddr; uint32_t trapnumber; }
111                __attribute__((packed));
112         extern struct trapinfo trap_tbl[];
113         extern struct trapinfo trap_tbl_end[];
114         int i, trap_tbl_size = trap_tbl_end - trap_tbl;
115         extern void ISR_default(void);
116
117         /* set all to default, to catch everything */
118         for (i = 0; i < 256; i++)
119                 SETGATE(idt[i], 0, GD_KT, &ISR_default, 0);
120
121         /* set all entries that have real trap handlers
122          * we need to stop short of the last one, since the last is the default
123          * handler with a fake interrupt number (500) that is out of bounds of
124          * the idt[] */
125         for (i = 0; i < trap_tbl_size - 1; i++)
126                 SETGATE(idt[trap_tbl[i].trapnumber], 0, GD_KT, trap_tbl[i].trapaddr, 0);
127
128         /* turn on trap-based syscall handling and other user-accessible ints
129          * DPL 3 means this can be triggered by the int instruction
130          * STS_TG32 sets the IDT type to a Interrupt Gate (interrupts disabled) */
131         idt[T_SYSCALL].gd_dpl = SINIT(3);
132         idt[T_SYSCALL].gd_type = SINIT(STS_IG32);
133         idt[T_BRKPT].gd_dpl = SINIT(3);
134
135         /* Set up our kernel stack when changing rings */
136         /* Note: we want 16 byte aligned kernel stack frames (AMD 2:8.9.3) */
137         x86_set_stacktop_tss(&ts, (uintptr_t)bootstacktop);
138         x86_sysenter_init((uintptr_t)bootstacktop);
139
140 #ifdef CONFIG_KTHREAD_POISON
141         /* TODO: KTHR-STACK */
142         uintptr_t *poison = (uintptr_t*)ROUNDDOWN(bootstacktop - 1, PGSIZE);
143         *poison = 0xdeadbeef;
144 #endif /* CONFIG_KTHREAD_POISON */
145
146         /* Initialize the TSS field of the gdt.  The size of the TSS desc differs
147          * between 64 and 32 bit, hence the pointer acrobatics */
148         syssegdesc_t *ts_slot = (syssegdesc_t*)&gdt[GD_TSS >> 3];
149         *ts_slot = (syssegdesc_t)SEG_SYS_SMALL(STS_T32A, (uintptr_t)&ts,
150                                                sizeof(taskstate_t), 0);
151
152         /* Init the IDT PD.  Need to do this before ltr for some reason.  (Doing
153          * this between ltr and lidt causes the machine to reboot... */
154         idt_pd.pd_lim = sizeof(idt) - 1;
155         idt_pd.pd_base = (uintptr_t)idt;
156
157         ltr(GD_TSS);
158
159         asm volatile("lidt %0" : : "m"(idt_pd));
160
161         // This will go away when we start using the IOAPIC properly
162         pic_remap();
163         // set LINT0 to receive ExtINTs (KVM's default).  At reset they are 0x1000.
164         write_mmreg32(LAPIC_LVT_LINT0, 0x700);
165         // mask it to shut it up for now
166         mask_lapic_lvt(LAPIC_LVT_LINT0);
167         // and turn it on
168         lapic_enable();
169         /* register the generic timer_interrupt() handler for the per-core timers */
170         register_interrupt_handler(interrupt_handlers, LAPIC_TIMER_DEFAULT_VECTOR,
171                                    timer_interrupt, NULL);
172         /* register the kernel message handler */
173         register_interrupt_handler(interrupt_handlers, I_KERNEL_MSG,
174                                    handle_kmsg_ipi, NULL);
175 }
176
177 static void handle_fperr(struct hw_trapframe *hw_tf)
178 {
179         uint16_t fpcw, fpsw;
180         uint32_t mxcsr;
181         asm volatile ("fnstcw %0" : "=m"(fpcw));
182         asm volatile ("fnstsw %0" : "=m"(fpsw));
183         asm volatile ("stmxcsr %0" : "=m"(mxcsr));
184         print_trapframe(hw_tf);
185         printk("Core %d: FP ERR, CW: 0x%04x, SW: 0x%04x, MXCSR 0x%08x\n", core_id(),
186                fpcw, fpsw, mxcsr);
187         printk("Core %d: The following faults are unmasked:\n", core_id());
188         if (fpsw & ~fpcw & FP_EXCP_IE) {
189                 printk("\tInvalid Operation: ");
190                 if (fpsw & FP_SW_SF) {
191                         if (fpsw & FP_SW_C1)
192                                 printk("Stack overflow\n");
193                         else
194                                 printk("Stack underflow\n");
195                 } else {
196                         printk("invalid arithmetic operand\n");
197                 }
198         }
199         if (fpsw & ~fpcw & FP_EXCP_DE)
200                 printk("\tDenormalized operand\n");
201         if (fpsw & ~fpcw & FP_EXCP_ZE)
202                 printk("\tDivide by zero\n");
203         if (fpsw & ~fpcw & FP_EXCP_OE)
204                 printk("\tNumeric Overflow\n");
205         if (fpsw & ~fpcw & FP_EXCP_UE)
206                 printk("\tNumeric Underflow\n");
207         if (fpsw & ~fpcw & FP_EXCP_PE)
208                 printk("\tInexact result (precision)\n");
209         printk("Killing the process.\n");
210         enable_irq();
211         proc_destroy(current);
212 }
213
214 /* Certain traps want IRQs enabled, such as the syscall.  Others can't handle
215  * it, like the page fault handler.  Turn them on on a case-by-case basis. */
216 static void trap_dispatch(struct hw_trapframe *hw_tf)
217 {
218         struct per_cpu_info *pcpui;
219         // Handle processor exceptions.
220         switch(hw_tf->tf_trapno) {
221                 case T_NMI:
222                         /* Temporarily disable deadlock detection when we print.  We could
223                          * deadlock if we were printing when we NMIed. */
224                         pcpui = &per_cpu_info[core_id()];
225                         pcpui->__lock_depth_disabled++;
226                         print_trapframe(hw_tf);
227                         char *fn_name = get_fn_name(x86_get_ip_hw(hw_tf));
228                         printk("Core %d is at %p (%s)\n", core_id(), x86_get_ip_hw(hw_tf),
229                                fn_name);
230                         kfree(fn_name);
231                         print_kmsgs(core_id());
232                         pcpui->__lock_depth_disabled--;
233                         break;
234                 case T_BRKPT:
235                         enable_irq();
236                         monitor(hw_tf);
237                         break;
238                 case T_ILLOP:
239                 {
240                         uintptr_t ip = x86_get_ip_hw(hw_tf);
241                         pcpui = &per_cpu_info[core_id()];
242                         pcpui->__lock_depth_disabled++;         /* for print debugging */
243                         /* We will muck with the actual TF.  If we're dealing with
244                          * userspace, we need to make sure we edit the actual TF that will
245                          * get restarted (pcpui), and not the TF on the kstack (which aren't
246                          * the same).  See set_current_ctx() for more info. */
247                         if (!in_kernel(hw_tf))
248                                 hw_tf = &pcpui->cur_ctx->tf.hw_tf;
249                         printd("bad opcode, eip: %p, next 3 bytes: %x %x %x\n", ip, 
250                                *(uint8_t*)(ip + 0), 
251                                *(uint8_t*)(ip + 1), 
252                                *(uint8_t*)(ip + 2)); 
253                         /* rdtscp: 0f 01 f9 */
254                         if (*(uint8_t*)(ip + 0) == 0x0f, 
255                             *(uint8_t*)(ip + 1) == 0x01, 
256                             *(uint8_t*)(ip + 2) == 0xf9) {
257                                 x86_fake_rdtscp(hw_tf);
258                                 pcpui->__lock_depth_disabled--; /* for print debugging */
259                                 return;
260                         }
261                         enable_irq();
262                         monitor(hw_tf);
263                         pcpui->__lock_depth_disabled--;         /* for print debugging */
264                         break;
265                 }
266                 case T_PGFLT:
267                         page_fault_handler(hw_tf);
268                         break;
269                 case T_FPERR:
270                         handle_fperr(hw_tf);
271                         break;
272                 case T_SYSCALL:
273                         enable_irq();
274                         // check for userspace, for now
275                         assert(hw_tf->tf_cs != GD_KT);
276                         /* Set up and run the async calls */
277                         prep_syscalls(current,
278                                       (struct syscall*)x86_get_sysenter_arg0(hw_tf),
279                                                   (unsigned int)x86_get_sysenter_arg1(hw_tf));
280                         break;
281                 default:
282                         // Unexpected trap: The user process or the kernel has a bug.
283                         print_trapframe(hw_tf);
284                         if (hw_tf->tf_cs == GD_KT)
285                                 panic("Damn Damn!  Unhandled trap in the kernel!");
286                         else {
287                                 warn("Unexpected trap from userspace");
288                                 enable_irq();
289                                 proc_destroy(current);
290                         }
291         }
292         return;
293 }
294
295 /* Helper.  For now, this copies out the TF to pcpui.  Eventually, we should
296  * consider doing this in trapentry.S
297  *
298  * TODO: consider having this return the tf used, so we can set tf in trap and
299  * irq handlers to edit the TF that will get restarted.  Right now, the kernel
300  * uses and restarts tf, but userspace restarts the old pcpui tf.  It is
301  * tempting to do this, but note that tf stays on the stack of the kthread,
302  * while pcpui->cur_ctx is for the core we trapped in on.  Meaning if we ever
303  * block, suddenly cur_ctx is pointing to some old clobbered state that was
304  * already returned to and can't be trusted.  Meanwhile tf can always be trusted
305  * (like with an in_kernel() check).  The only types of traps from the user that
306  * can be expected to have editable trapframes are ones that don't block. */
307 static void set_current_ctx_hw(struct per_cpu_info *pcpui,
308                                struct hw_trapframe *hw_tf)
309 {
310         assert(!irq_is_enabled());
311         assert(!pcpui->cur_ctx);
312         pcpui->actual_ctx.type = ROS_HW_CTX;
313         pcpui->actual_ctx.tf.hw_tf = *hw_tf;
314         pcpui->cur_ctx = &pcpui->actual_ctx;
315 }
316
317 static void set_current_ctx_sw(struct per_cpu_info *pcpui,
318                                struct sw_trapframe *sw_tf)
319 {
320         assert(!irq_is_enabled());
321         assert(!pcpui->cur_ctx);
322         pcpui->actual_ctx.type = ROS_SW_CTX;
323         pcpui->actual_ctx.tf.sw_tf = *sw_tf;
324         pcpui->cur_ctx = &pcpui->actual_ctx;
325 }
326
327 /* If the interrupt interrupted a halt, we advance past it.  Made to work with
328  * x86's custom cpu_halt() in arch/arch.h.  Note this nearly never gets called.
329  * I needed to insert exactly one 'nop' in cpu_halt() (that isn't there now) to
330  * get the interrupt to trip on the hlt, o/w the hlt will execute before the
331  * interrupt arrives (even with a pending interrupt that should hit right after
332  * an interrupt_enable (sti)).  This was on the i7. */
333 static void abort_halt(struct hw_trapframe *hw_tf)
334 {
335         /* Don't care about user TFs.  Incidentally, dereferencing user EIPs is
336          * reading userspace memory, which can be dangerous.  It can page fault,
337          * like immediately after a fork (which doesn't populate the pages). */
338         if (!in_kernel(hw_tf))
339                 return;
340         /* the halt instruction in is 0xf4, and it's size is 1 byte */
341         if (*(uint8_t*)x86_get_ip_hw(hw_tf) == 0xf4)
342                 x86_advance_ip(hw_tf, 1);
343 }
344
345 void trap(struct hw_trapframe *hw_tf)
346 {
347         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
348         /* Copy out the TF for now */
349         if (!in_kernel(hw_tf))
350                 set_current_ctx_hw(pcpui, hw_tf);
351         else
352                 inc_ktrap_depth(pcpui);
353
354         printd("Incoming TRAP %d on core %d, TF at %p\n", hw_tf->tf_trapno,
355                core_id(), hw_tf);
356         if ((hw_tf->tf_cs & ~3) != GD_UT && (hw_tf->tf_cs & ~3) != GD_KT) {
357                 print_trapframe(hw_tf);
358                 panic("Trapframe with invalid CS!");
359         }
360         trap_dispatch(hw_tf);
361         /* Return to the current process, which should be runnable.  If we're the
362          * kernel, we should just return naturally.  Note that current and tf need
363          * to still be okay (might not be after blocking) */
364         if (in_kernel(hw_tf)) {
365                 dec_ktrap_depth(pcpui);
366                 return;
367         }
368         proc_restartcore();
369         assert(0);
370 }
371
372 /* Tells us if an interrupt (trap_nr) came from the PIC or not */
373 static bool irq_from_pic(uint32_t trap_nr)
374 {
375         /* The 16 IRQs within the range [PIC1_OFFSET, PIC1_OFFSET + 15] came from
376          * the PIC.  [32-47] */
377         if (trap_nr < PIC1_OFFSET)
378                 return FALSE;
379         if (trap_nr > PIC1_OFFSET + 15)
380                 return FALSE;
381         return TRUE;
382 }
383
384 /* Helper: returns TRUE if the irq is spurious.  Pass in the trap_nr, not the
385  * IRQ number (trap_nr = PIC_OFFSET + irq) */
386 static bool check_spurious_irq(uint32_t trap_nr)
387 {
388 #ifndef CONFIG_ENABLE_MPTABLES          /* TODO: our proxy for using the PIC */
389         /* the PIC may send spurious irqs via one of the chips irq 7.  if the isr
390          * doesn't show that irq, then it was spurious, and we don't send an eoi.
391          * Check out http://wiki.osdev.org/8259_PIC#Spurious_IRQs */
392         if ((trap_nr == PIC1_SPURIOUS) && !(pic_get_isr() & PIC1_SPURIOUS)) {
393                 printk("Spurious PIC1 irq!\n"); /* want to know if this happens */
394                 return TRUE;
395         }
396         if ((trap_nr == PIC2_SPURIOUS) && !(pic_get_isr() & PIC2_SPURIOUS)) {
397                 printk("Spurious PIC2 irq!\n"); /* want to know if this happens */
398                 /* for the cascaded PIC, we *do* need to send an EOI to the master's
399                  * cascade irq (2). */
400                 pic_send_eoi(2);
401                 return TRUE;
402         }
403         /* At this point, we know the PIC didn't send a spurious IRQ */
404         if (irq_from_pic(trap_nr))
405                 return FALSE;
406 #endif
407         /* Either way (with or without a PIC), we need to check the LAPIC.
408          * FYI: lapic_spurious is 255 on qemu and 15 on the nehalem..  We actually
409          * can set bits 4-7, and P6s have 0-3 hardwired to 0.  YMMV.
410          *
411          * The SDM recommends not using the spurious vector for any other IRQs (LVT
412          * or IOAPIC RTE), since the handlers don't send an EOI.  However, our check
413          * here allows us to use the vector since we can tell the diff btw a
414          * spurious and a real IRQ. */
415         uint8_t lapic_spurious = read_mmreg32(LAPIC_SPURIOUS) & 0xff;
416         /* Note the lapic's vectors are not shifted by an offset. */
417         if ((trap_nr == lapic_spurious) && !lapic_get_isr_bit(lapic_spurious)) {
418                 printk("Spurious LAPIC irq %d, core %d!\n", lapic_spurious, core_id());
419                 lapic_print_isr();
420                 return TRUE;
421         }
422         return FALSE;
423 }
424
425 /* Helper, sends an end-of-interrupt for the trap_nr (not HW IRQ number). */
426 static void send_eoi(uint32_t trap_nr)
427 {
428 #ifndef CONFIG_ENABLE_MPTABLES          /* TODO: our proxy for using the PIC */
429         /* WARNING: this will break if the LAPIC requests vectors that overlap with
430          * the PIC's range. */
431         if (irq_from_pic(trap_nr))
432                 pic_send_eoi(trap_nr - PIC1_OFFSET);
433         else
434                 lapic_send_eoi();
435 #else
436         lapic_send_eoi();
437 #endif
438 }
439
440 /* Note IRQs are disabled unless explicitly turned on.
441  *
442  * In general, we should only get trapno's >= PIC1_OFFSET (32).  Anything else
443  * should be a trap.  Even if we don't use the PIC, that should be the standard.
444  * It is possible to get a spurious LAPIC IRQ with vector 15 (or similar), but
445  * the spurious check should catch that.
446  *
447  * Note that from hardware's perspective (PIC, etc), IRQs start from 0, but they
448  * are all mapped up at PIC1_OFFSET for the cpu / irq_handler. */
449 void irq_handler(struct hw_trapframe *hw_tf)
450 {
451         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
452         /* Copy out the TF for now */
453         if (!in_kernel(hw_tf))
454                 set_current_ctx_hw(pcpui, hw_tf);
455         inc_irq_depth(pcpui);
456         /* Coupled with cpu_halt() and smp_idle() */
457         abort_halt(hw_tf);
458         //if (core_id())
459                 printd("Incoming IRQ, ISR: %d on core %d\n", hw_tf->tf_trapno,
460                        core_id());
461         if (check_spurious_irq(hw_tf->tf_trapno))
462                 goto out_no_eoi;
463         /* Send the EOI.  This means the PIC/LAPIC can send us the same IRQ vector,
464          * and we'll handle it as soon as we reenable IRQs.  This does *not* mean
465          * the hardware device that triggered the IRQ had its IRQ reset.  This does
466          * mean we shouldn't enable irqs in a handler that isn't reentrant. */
467         assert(hw_tf->tf_trapno >= 32);
468         send_eoi(hw_tf->tf_trapno);
469
470         extern handler_wrapper_t (RO handler_wrappers)[NUM_HANDLER_WRAPPERS];
471         // determine the interrupt handler table to use.  for now, pick the global
472         handler_t *handler_tbl = interrupt_handlers;
473         if (handler_tbl[hw_tf->tf_trapno].isr != 0)
474                 handler_tbl[hw_tf->tf_trapno].isr(hw_tf,
475                                                   handler_tbl[hw_tf->tf_trapno].data);
476         // if we're a general purpose IPI function call, down the cpu_list
477         if ((I_SMP_CALL0 <= hw_tf->tf_trapno) &&
478             (hw_tf->tf_trapno <= I_SMP_CALL_LAST))
479                 down_checklist(handler_wrappers[hw_tf->tf_trapno & 0x0f].cpu_list);
480         /* Fall-through */
481 out_no_eoi:
482         dec_irq_depth(pcpui);
483         /* Return to the current process, which should be runnable.  If we're the
484          * kernel, we should just return naturally.  Note that current and tf need
485          * to still be okay (might not be after blocking) */
486         if (in_kernel(hw_tf))
487                 return;
488         proc_restartcore();
489         assert(0);
490 }
491
492 void
493 register_interrupt_handler(handler_t TP(TV(t)) table[],
494                            uint8_t int_num, poly_isr_t handler, TV(t) data)
495 {
496         table[int_num].isr = handler;
497         table[int_num].data = data;
498 }
499
500 /* This is called from sysenter's asm, with the tf on the kernel stack. */
501 /* TODO: use a sw_tf for sysenter */
502 void sysenter_callwrapper(struct hw_trapframe *hw_tf)
503 {
504         struct per_cpu_info *pcpui = &per_cpu_info[core_id()];
505         assert(!in_kernel(hw_tf));
506         set_current_ctx_hw(pcpui, hw_tf);
507         /* Once we've set_current_ctx, we can enable interrupts.  This used to be
508          * mandatory (we had immediate KMSGs that would muck with cur_ctx).  Now it
509          * should only help for sanity/debugging. */
510         enable_irq();
511
512         /* Set up and run the async calls */
513         prep_syscalls(current,
514                                   (struct syscall*)x86_get_sysenter_arg0(hw_tf),
515                                   (unsigned int)x86_get_sysenter_arg1(hw_tf));
516         /* If you use pcpui again, reread it, since you might have migrated */
517         proc_restartcore();
518 }
519
520 /* Declared in x86/arch.h */
521 void send_ipi(uint32_t os_coreid, uint8_t vector)
522 {
523         int hw_coreid = get_hw_coreid(os_coreid);
524         if (hw_coreid == -1) {
525                 warn("Unmapped OS coreid!\n");
526                 return;
527         }
528         __send_ipi(hw_coreid, vector);
529 }