Removed lapic_set_id and lapic_set_logid functions
[akaros.git] / kern / arch / x86 / smp_boot.c
1 /*
2  * Copyright (c) 2009 The Regents of the University of California
3  * Barret Rhoden <brho@cs.berkeley.edu>
4  * See LICENSE for details.
5  */
6
7 #include <arch/x86.h>
8 #include <arch/arch.h>
9 #include <smp.h>
10 #include <arch/console.h>
11 #include <arch/apic.h>
12 #include <arch/perfmon.h>
13 #include <time.h>
14
15 #include <bitmask.h>
16 #include <atomic.h>
17 #include <error.h>
18 #include <stdio.h>
19 #include <string.h>
20 #include <assert.h>
21 #include <pmap.h>
22 #include <env.h>
23 #include <trap.h>
24 #include <kmalloc.h>
25
26 #include "vmm/vmm.h"
27
28 extern handler_wrapper_t handler_wrappers[NUM_HANDLER_WRAPPERS];
29 int x86_num_cores_booted = 1;
30 uintptr_t smp_stack_top;
31 barrier_t generic_barrier;
32
33 #define DECLARE_HANDLER_CHECKLISTS(vector)                          \
34         INIT_CHECKLIST(f##vector##_cpu_list, MAX_NUM_CORES);
35
36 #define INIT_HANDLER_WRAPPER(v)                                     \
37 {                                                                   \
38         handler_wrappers[(v)].vector = 0xe##v;                          \
39         handler_wrappers[(v)].cpu_list = &f##v##_cpu_list;              \
40         handler_wrappers[(v)].cpu_list->mask.size = num_cores;          \
41 }
42
43 DECLARE_HANDLER_CHECKLISTS(0);
44 DECLARE_HANDLER_CHECKLISTS(1);
45 DECLARE_HANDLER_CHECKLISTS(2);
46 DECLARE_HANDLER_CHECKLISTS(3);
47 DECLARE_HANDLER_CHECKLISTS(4);
48
49 static void init_smp_call_function(void)
50 {
51         INIT_HANDLER_WRAPPER(0);
52         INIT_HANDLER_WRAPPER(1);
53         INIT_HANDLER_WRAPPER(2);
54         INIT_HANDLER_WRAPPER(3);
55         INIT_HANDLER_WRAPPER(4);
56 }
57
58 /******************************************************************************/
59
60 bool core_id_ready = FALSE;
61
62 static void setup_rdtscp(int coreid)
63 {
64         uint32_t edx;
65         int rdtscp_ecx;
66         /* TODO: have some sort of 'cpu info structure' with flags */
67         cpuid(0x80000001, 0x0, 0, 0, 0, &edx);
68         if (edx & (1 << 27)) {
69                 write_msr(MSR_TSC_AUX, coreid);
70                 /* Busted versions of qemu bug out here (32 bit) */
71                 asm volatile ("rdtscp" : "=c"(rdtscp_ecx) : : "eax", "edx");
72                 if (!coreid && (read_msr(MSR_TSC_AUX) != rdtscp_ecx))
73                         printk("\nBroken rdtscp detected, don't trust it for pcoreid!\n\n");
74         }
75 }
76
77 /* TODO: consider merging __arch_pcpu with parts of this (sync with RISCV) */
78 void smp_final_core_init(void)
79 {
80         /* Set the coreid in pcpui for fast access to it through TLS. */
81         int coreid = get_os_coreid(hw_core_id());
82         struct per_cpu_info *pcpui = &per_cpu_info[coreid];
83         pcpui->coreid = coreid;
84         write_msr(MSR_GS_BASE, (uint64_t)pcpui);
85         write_msr(MSR_KERN_GS_BASE, (uint64_t)pcpui);
86         /* don't need this for the kernel anymore, but userspace can still use it */
87         setup_rdtscp(coreid);
88         /* After this point, all cores have set up their segmentation and whatnot to
89          * be able to do a proper core_id(). */
90         waiton_barrier(&generic_barrier);
91         if (coreid == 0)
92                 core_id_ready = TRUE;
93         /* being paranoid with this, it's all a bit ugly */
94         waiton_barrier(&generic_barrier);
95         setup_default_mtrrs(&generic_barrier);
96         smp_percpu_init();
97         waiton_barrier(&generic_barrier);
98 }
99
100 // this needs to be set in smp_entry too...
101 #define trampoline_pg 0x00001000UL
102 extern char smp_entry[];
103 extern char smp_entry_end[];
104 extern char smp_boot_lock[];
105 extern char smp_semaphore[];
106
107 static inline uint16_t *get_smp_semaphore()
108 {
109         return (uint16_t *)(smp_semaphore - smp_entry + trampoline_pg);
110 }
111
112 static void __spin_bootlock_raw(void)
113 {
114         uint16_t *bootlock = (uint16_t*)(smp_boot_lock - smp_entry + trampoline_pg);
115         /* Same lock code as in smp_entry */
116         asm volatile ("movw $1, %%ax;   "
117                                   "1:               "
118                       "xchgw %%ax, %0;  "
119                       "test %%ax, %%ax; "
120                       "jne 1b;" : : "m"(*bootlock) : "eax", "cc", "memory");
121 }
122
123 void smp_boot(void)
124 {
125         struct per_cpu_info *pcpui0 = &per_cpu_info[0];
126         page_t *smp_stack;
127
128         // NEED TO GRAB A LOWMEM FREE PAGE FOR AP BOOTUP CODE
129         // page1 (2nd page) is reserved, hardcoded in pmap.c
130         memset(KADDR(trampoline_pg), 0, PGSIZE);
131         memcpy(KADDR(trampoline_pg), (void *)smp_entry,
132            smp_entry_end - smp_entry);
133
134         /* Make sure the trampoline page is mapped.  64 bit already has the tramp pg
135          * mapped (1 GB of lowmem), so this is a nop. */
136
137         // Allocate a stack for the cores starting up.  One for all, must share
138         if (kpage_alloc(&smp_stack))
139                 panic("No memory for SMP boot stack!");
140         smp_stack_top = (uintptr_t)(page2kva(smp_stack) + PGSIZE);
141
142         /* During SMP boot, core_id_early() returns 0, so all of the cores, which
143          * grab locks concurrently, share the same pcpui and thus the same
144          * lock_depth.  We need to disable checking until core_id works properly. */
145         pcpui0->__lock_checking_enabled = 0;
146         // Start the IPI process (INIT, wait, SIPI, wait, SIPI, wait)
147         send_init_ipi();
148         // SDM 3A is a little wonky wrt the proper delays.  These are my best guess.
149         udelay(10000);
150         // first SIPI
151         send_startup_ipi(0x01);
152         /* BOCHS does not like this second SIPI.
153         // second SIPI
154         udelay(200);
155         send_startup_ipi(0x01);
156         */
157         udelay(500000);
158
159         // Each core will also increment smp_semaphore, and decrement when it is done,
160         // all in smp_entry.  It's purpose is to keep Core0 from competing for the
161         // smp_boot_lock.  So long as one AP increments the sem before the final
162         // LAPIC timer goes off, all available cores will be initialized.
163         while (*get_smp_semaphore())
164                 cpu_relax();
165
166         // From here on, no other cores are coming up.  Grab the lock to ensure it.
167         // Another core could be in it's prelock phase and be trying to grab the lock
168         // forever....
169         // The lock exists on the trampoline, so it can be grabbed right away in
170         // real mode.  If core0 wins the race and blocks other CPUs from coming up
171         // it can crash the machine if the other cores are allowed to proceed with
172         // booting.  Specifically, it's when they turn on paging and have that temp
173         // mapping pulled out from under them.  Now, if a core loses, it will spin
174         // on the trampoline (which we must be careful to not deallocate)
175         __spin_bootlock_raw();
176         printk("Number of Cores Detected: %d\n", x86_num_cores_booted);
177 #ifdef CONFIG_DISABLE_SMT
178         assert(!(num_cores % 2));
179         printk("Using only %d Idlecores (SMT Disabled)\n", num_cores >> 1);
180 #endif /* CONFIG_DISABLE_SMT */
181
182         /* cleans up the trampoline page, and any other low boot mem mappings */
183         x86_cleanup_bootmem();
184         /* trampoline_pg had a refcount of 2 earlier, so we need to dec once more to free it
185          * but only if all cores are in (or we reset / reinit those that failed) */
186         if (x86_num_cores_booted == num_cores) {
187                 page_decref(pa2page(trampoline_pg));
188         } else {
189                 warn("ACPI/MP found %d cores, smp_boot initialized %d, using %d\n",
190                      num_cores, x86_num_cores_booted, x86_num_cores_booted);
191                 num_cores = x86_num_cores_booted;
192         }
193         // Dealloc the temp shared stack
194         page_decref(smp_stack);
195
196         // Set up the generic remote function call facility
197         init_smp_call_function();
198
199         /* Final core initialization */
200         init_barrier(&generic_barrier, num_cores);
201         /* This will break the cores out of their hlt in smp_entry.S */
202         send_broadcast_ipi(I_POKE_CORE);
203         smp_final_core_init();  /* need to init ourselves as well */
204 }
205
206 /* This is called from smp_entry by each core to finish the core bootstrapping.
207  * There is a spinlock around this entire function in smp_entry, for a few
208  * reasons, the most important being that all cores use the same stack when
209  * entering here.
210  *
211  * Do not use per_cpu_info in here.  Do whatever you need in smp_percpu_init().
212  */
213 uintptr_t smp_main(void)
214 {
215         /*
216         // Print some diagnostics.  Uncomment if there're issues.
217         cprintf("Good morning Vietnam!\n");
218         cprintf("This core's Default APIC ID: 0x%08x\n", lapic_get_default_id());
219         cprintf("This core's Current APIC ID: 0x%08x\n", lapic_get_id());
220         if (read_msr(IA32_APIC_BASE) & 0x00000100)
221                 cprintf("I am the Boot Strap Processor\n");
222         else
223                 cprintf("I am an Application Processor\n");
224         cprintf("Num_Cores: %d\n\n", num_cores);
225         */
226
227         // Get a per-core kernel stack
228         uintptr_t my_stack_top = get_kstack();
229
230         /* This blob is the GDT, the GDT PD, and the TSS. */
231         unsigned int blob_size = sizeof(segdesc_t) * SEG_COUNT +
232                                  sizeof(pseudodesc_t) + sizeof(taskstate_t);
233         /* TODO: don't use kmalloc - might have issues in the future */
234         void *gdt_etc = kmalloc(blob_size, 0);          /* we'll never free this btw */
235         taskstate_t *my_ts = gdt_etc;
236         pseudodesc_t *my_gdt_pd = (void*)my_ts + sizeof(taskstate_t);
237         segdesc_t *my_gdt = (void*)my_gdt_pd + sizeof(pseudodesc_t);
238         /* This is a bit ghetto: we need to communicate our GDT and TSS's location
239          * to smp_percpu_init(), but we can't trust our coreid (since they haven't
240          * been remapped yet (so we can't write it directly to per_cpu_info)).  So
241          * we use the bottom of the stack page... */
242         *kstack_bottom_addr(my_stack_top) = (uintptr_t)gdt_etc;
243
244         // Build and load the gdt / gdt_pd
245         memcpy(my_gdt, gdt, sizeof(segdesc_t)*SEG_COUNT);
246         *my_gdt_pd = (pseudodesc_t) {
247                 sizeof(segdesc_t)*SEG_COUNT - 1, (uintptr_t) my_gdt };
248         asm volatile("lgdt %0" : : "m"(*my_gdt_pd));
249
250         /* Set up our kernel stack when changing rings */
251         x86_set_stacktop_tss(my_ts, my_stack_top);
252         // Initialize the TSS field of my_gdt.
253         syssegdesc_t *ts_slot = (syssegdesc_t*)&my_gdt[GD_TSS >> 3];
254         *ts_slot = (syssegdesc_t)SEG_SYS_SMALL(STS_T32A, (uintptr_t)my_ts,
255                                                sizeof(taskstate_t), 0);
256         // Load the TSS
257         ltr(GD_TSS);
258
259         // Loads the same IDT used by the other cores
260         asm volatile("lidt %0" : : "m"(idt_pd));
261
262         apiconline();
263
264
265         return my_stack_top; // will be loaded in smp_entry.S
266 }
267
268 /* Perform any initialization needed by per_cpu_info.  Make sure every core
269  * calls this at some point in the smp_boot process.  If you don't smp_boot, you
270  * must still call this for core 0.  This must NOT be called from smp_main,
271  * since it relies on the kernel stack pointer to find the gdt.  Be careful not
272  * to call it on too deep of a stack frame. */
273 void __arch_pcpu_init(uint32_t coreid)
274 {
275         uintptr_t *my_stack_bot;
276         struct per_cpu_info *pcpui = &per_cpu_info[coreid];
277         uint32_t eax, edx;
278
279         /* Flushes any potentially old mappings from smp_boot() (note the page table
280          * removal) */
281         tlbflush();
282
283         /* Enable SSE instructions.  We might have to do more, like masking certain
284          * flags or exceptions in the MXCSR, or at least handle the SIMD exceptions.
285          * We don't do it for FP yet either, so YMMV. */
286         lcr4(rcr4() | CR4_OSFXSR | CR4_OSXMME | CR4_OSXSAVE);
287
288         // Set xcr0 to the Akaros-wide default
289         lxcr0(x86_default_xcr0);
290
291         // Initialize fpu and extended state by restoring our default XSAVE area.
292         init_fp_state();
293
294         /* core 0 sets up via the global gdt symbol */
295         if (!coreid) {
296                 pcpui->tss = &ts;
297                 pcpui->gdt = gdt;
298         } else {
299                 my_stack_bot = kstack_bottom_addr(ROUNDUP(read_sp() - 1, PGSIZE));
300                 pcpui->tss = (taskstate_t*)(*my_stack_bot);
301                 pcpui->gdt = (segdesc_t*)(*my_stack_bot +
302                                           sizeof(taskstate_t) + sizeof(pseudodesc_t));
303         }
304         assert(read_msr(MSR_GS_BASE) == (uint64_t)pcpui);
305         assert(read_msr(MSR_KERN_GS_BASE) == (uint64_t)pcpui);
306         /* Don't try setting up til after setting GS */
307         x86_sysenter_init(x86_get_stacktop_tss(pcpui->tss));
308         /* need to init perfctr before potentially using it in timer handler */
309         perfmon_pcpu_init();
310         vmm_pcpu_init();
311         lcr4(rcr4() & ~CR4_TSD);
312 }