x86: changes pte_t to be a KPTE and an EPTE
[akaros.git] / kern / arch / x86 / ros / mmu64.h
1 #ifndef ROS_INC_ARCH_MMU64_H
2 #define ROS_INC_ARCH_MMU64_H
3
4 #ifndef ROS_INC_ARCH_MMU_H
5 #error "Do not include include ros/arch/mmu64.h directly"
6 #endif
7
8 #ifndef __ASSEMBLER__
9 #include <ros/common.h>
10 typedef unsigned long kpte_t;
11 typedef unsigned long epte_t;
12
13 typedef struct x86_pte {
14         kpte_t  *kpte;
15         epte_t  *epte;
16 } pte_t;
17
18 typedef unsigned long pgdir_t;
19 #endif
20
21 /* Virtual memory map:                                  Virt Addresses
22  *                                                      perms: kernel/user
23  *
24  *                     +------------------------------+ 0xffffffffffffffff -+
25  *                     |                              |                     |
26  *                     |   Mapped to lowmem, unused   | RW/--               |
27  *                     |                              |                     |
28  *  "end" symbol  -->  +------------------------------+        PML3_PTE_REACH
29  *                     |                              |                     |
30  *                     |  Kernel link/load location   |                     |
31  *                     |    (mapped to 0, physical)   |                     |
32  *                     |                              |                     |
33  * KERN_LOAD_ADDR -->  +------------------------------+ 0xffffffffc0000000 -+
34  *                     |                              |
35  *                     |          Local APIC          | RW/--  APIC_SIZE (1MB)
36  *                     |                              |
37  *    LAPIC_BASE  -->  +------------------------------+ 0xffffffffbff00000
38  *                     |                              |
39  *                     |            IOAPIC            | RW/--  APIC_SIZE (1MB)
40  *                     |                              |
41  *  IOAPIC_BASE,  -->  +------------------------------+ 0xffffffffbfe00000
42  *  KERN_DYN_TOP       |   Kernel Dynamic Mappings    |
43  *                     |              .               |
44  *                     :              .               :
45  *                     ~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~ RW/--
46  *                     :                              :
47  *                     |          Unmapped            | --/--
48  *                     |                              |
49  *                     |  Kernel static linking limit |
50  *                     +------------------------------+ 0xffffffff80000000
51  *                     |                              |
52  *                     |                              |
53  *                     |                              |
54  *  VPT_TOP    ----->  +------------------------------+ 0xffffff0000000000 -+
55  *                     |                              |                     |
56  *                     |                              |                     |
57  *                     |  Cur. Page Table (Kern. RW)  | RW/--  P4ML_PTE_REACH
58  *                     |                              |                     |
59  *                     |                              |                     |
60  *    VPT,     ----->  +------------------------------+ 0xfffffe8000000000 -+
61  *  KERN_VMAP_TOP      |                              |
62  *                     :              .               :
63  *                     :              .               :
64  *                     :              .               :
65  *                     |~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~| RW/--
66  *                     |                              | RW/--
67  *                     |                              | RW/--
68  *                     |                              | RW/--
69  *                     |   Remapped Physical Memory   | RW/--
70  *                     |                              | RW/--
71  *                     |                              | RW/--
72  *                     |                              | RW/--
73  *    KERNBASE  ---->  +------------------------------+ 0xffff800000000000
74  *                     |                              |
75  *                     |                              |
76  *                     |                              |
77  *                     |   Non-canonical addresses    |
78  *                     |         (unusable)           |
79  *                     |                              |
80  *                     |                              |
81  * ULIM (not canon) -> +------------------------------+ 0x0000800000000000 -+
82  *                     +     Highest user address     + 0x00007fffffffffff  |
83  *                     |                              |                     |
84  *                     |  Cur. Page Table (User R-)   | R-/R-  PML4_PTE_REACH
85  *                     |                              |                     |
86  *    UVPT      ---->  +------------------------------+ 0x00007f8000000000 -+
87  *                     | Unmapped (expandable region) |                     |
88  *                     |~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~|                     |
89  *                     |     Per-Process R/O Info     | R-/R-  PML2_PTE_REACH
90  *                     |         (procinfo)           |                     |
91  * UWLIM, UINFO ---->  +------------------------------+ 0x00007f7fffe00000 -+
92  *                     | Unmapped (expandable region) |                     |
93  *                     |~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~|                     |
94  *                     |     Per-Process R/W Data     | RW/RW  PML2_PTE_REACH
95  *                     |         (procdata)           |                     |
96  *    UDATA     ---->  +------------------------------+ 0x00007f7fffc00000 -+
97  *                     |                              |
98  *                     |    Global Shared R/W Data    | RW/RW  PGSIZE
99  *                     |                              |
100  * UMAPTOP, UGDATA ->  +------------------------------+ 0x00007f7fffbff000
101  *    USTACKTOP        |                              |
102  *                     |      Normal User Stack       | RW/RW 256 * PGSIZE
103  *                     |                              |
104  *                     +------------------------------+ 0x00007f7fffaff000
105  *                     |                              |
106  *                     |        Empty Memory          |
107  *                     |                              |
108  *                     .                              .
109  *                     .                              .
110  *    BRK_END   ---->  +------------------------------+ 0x0000400000000000
111  *                     .                              .
112  *                     .                              .
113  *                     |                              |
114  *                     |        Empty Memory          |
115  *                     |                              |
116  *                     |~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~|
117  *                     |                              |
118  *                     |     Program Data & Heap      |
119  *                     |                              |
120  *                     +------------------------------+ 0x0000000000400000
121  *                     |                              |
122  *                     |       Empty Memory (*)       |
123  *                     |                              |
124  *                     +------------------------------+ 0x0000000000000000
125  */
126
127 /* Physical Mapping symbols:
128  * At IOPHYSMEM (640K) there is a 384K hole for I/O.  From the kernel,
129  * IOPHYSMEM can be addressed at KERNBASE + IOPHYSMEM.  The hole ends
130  * at physical address EXTPHYSMEM. */
131 #define IOPHYSMEM               0x0A0000
132 #define VGAPHYSMEM              0x0A0000
133 #define DEVPHYSMEM              0x0C0000
134 #define BIOSPHYSMEM             0x0F0000
135 #define EXTPHYSMEM              0x100000
136
137 /* Kernel Virtual Memory Mapping */
138
139 /* The kernel needs to be loaded in the top 2 GB of memory, since we compile it
140  * with -mcmodel=kernel (helps with relocations).  We're actually loading it in
141  * the top 1 GB. */
142 #define KERN_LOAD_ADDR  0xffffffffc0000000
143 /* Static kernel mappings */
144 #define APIC_SIZE               0x100000
145 #define LAPIC_BASE              (KERN_LOAD_ADDR - APIC_SIZE)
146 #define IOAPIC_BASE             (LAPIC_BASE - APIC_SIZE)
147 /* All arches must define this, which is the lower limit of their static
148  * mappings, and where the dynamic mappings will start. */
149 #define KERN_DYN_TOP    IOAPIC_BASE
150
151 /* Virtual page table.  Every PML4 has a PTE at the slot (PML4(VPT))
152  * corresponding to VPT that points to that PML4's base.  In essence, the 512
153  * GB chunk of the VA space from VPT..VPT_TOP is a window into the paging
154  * structure.
155  *
156  * The VPT needs to be aligned on 39 bits.
157  *
158  * Ex: Say the VPT's entry in 9 bits is "9v".  If you construct a VA from:
159  * 9v9v9v9v000, the paging hardware will recurse 4 times, with the end result
160  * being the PML4.  That virtual address will map to the PML4 itself.
161  *
162  * If you want to see a specific PML3, figure out which entry it is in the
163  * PML4 (using PML3(va)), say 9 bits = "9X".  The VA 9v9v9v9X000 will map to
164  * that PML3. */
165 #define VPT_TOP                 0xffffff0000000000
166 #define VPT                             (VPT_TOP - PML4_PTE_REACH)
167 /* Helper to return the current outer pgdir via the VPT mapping. */
168 #define VPD (VPT + ((VPT & 0x0000ffffffffffff) >> 9) +                         \
169                    ((VPT & 0x0000ffffffffffff) >> 18) +                        \
170                    ((VPT & 0x0000ffffffffffff) >> 27))
171 #define vpd VPD
172
173 /* Top of the kernel virtual mapping area (KERNBASE) */
174 #define KERN_VMAP_TOP   (VPT)
175 /* Base of the physical memory map. This maps from 0 physical to max_paddr */
176 #define KERNBASE        0xffff800000000000
177
178 /* Highest user address: 0x00007fffffffffff: 1 zero, 47 ones, sign extended.
179  * From here down to UWLIM is User Read-only */
180 #define ULIM            0x0000800000000000
181 /* Same as VPT but read-only for users */
182 #define UVPT                    (ULIM - PML4_PTE_REACH)
183 /* Arbitrary boundary between the break and the start of
184  * memory returned by calls to mmap with addr = 0 */
185 #define BRK_END                 0x0000400000000000
186
187 /* **************************************** */
188 /* Page table constants, macros, etc */
189
190 /* A linear address 'la' has a five-part structure as follows:
191  *
192  * +-----9------+-----9------+-----9------+-----9------+---------12----------+
193  * | PML4 bits  | PML3 bits  | PML2 bits  | PML1 bits  |     Page offset     |
194  * |   offset   |   offset   |   offset   |   offset   |                     |
195  * +------------+------------+------------+------------+---------------------+
196  *  \ PML4(la) / \ PML3(la) / \ PML2(la) / \ PML1(la) / \---- PGOFF(la) ----/
197  *  \------------------ LA2PPN(la) -------------------/
198  *
199  * The PMLx, PGOFF, and LA2PPN macros decompose linear addresses as shown.
200  * To construct a linear address la from these, use:
201  * PGADDR(PML4(la), PML3(la), PML2(la), PML1(la), PGOFF(la)).
202  * Careful, that's arch- and bit-specific.
203  *
204  * I'd somewhat like it if we started counting from the outer-most PT, though
205  * amd coined the term PML4 for the outermost, instead of PML1.  Incidentally,
206  * they also don't use numbers other than PML4, sticking with names like PDP. */
207
208 #define PML4_SHIFT              39
209 #define PML3_SHIFT              30
210 #define PML2_SHIFT              21
211 #define PML1_SHIFT              12
212 #define BITS_PER_PML    9
213
214 /* PTE reach is the amount of VM an entry can map, either as a jumbo or as
215  * further page tables.  I'd like to write these as shifts, but I can't please
216  * both the compiler and the assembler. */
217 #define PML4_PTE_REACH  (0x0000008000000000)    /* No jumbos available */
218 #define PML3_PTE_REACH  (0x0000000040000000)    /* 1 GB jumbos available */
219 #define PML2_PTE_REACH  (0x0000000000200000)    /* 2 MB jumbos available */
220 #define PML1_PTE_REACH  (0x0000000000001000)    /* aka, PGSIZE */
221
222 /* Reach is the amount of VM a table can map, counting all of its entries.
223  * Note that a PML(n)_PTE is a PML(n-1) table. */
224 #define PML3_REACH              (PML4_PTE_REACH)
225 #define PML2_REACH              (PML3_PTE_REACH)
226 #define PML1_REACH              (PML2_PTE_REACH)
227
228 /* PMLx(la, shift) gives the 9 bits specifying the la's entry in the PML
229  * corresponding to shift.  PMLn(la) gives the 9 bits for PML4, etc. */
230 #define PMLx(la, shift) (((uintptr_t)(la) >> (shift)) & 0x1ff)
231 #define PML4(la)                PMLx(la, PML4_SHIFT)
232 #define PML3(la)                PMLx(la, PML3_SHIFT)
233 #define PML2(la)                PMLx(la, PML2_SHIFT)
234 #define PML1(la)                PMLx(la, PML1_SHIFT)
235
236 /* Common kernel helpers */
237 #define PGSHIFT                 PML1_SHIFT
238 #define PGSIZE                  PML1_PTE_REACH
239 #define LA2PPN(la)              ((uintptr_t)(la) >> PGSHIFT)
240 #define PTE2PPN(pte)    LA2PPN(pte)
241 #define PGOFF(la)               ((uintptr_t)(la) & (PGSIZE - 1))
242
243 /* construct PTE from PPN and flags */
244 #define PTE(ppn, flags) ((ppn) << PGSHIFT | PGOFF(flags))
245
246 /* construct linear address from indexes and offset */
247 #define PGADDR(p4, p3, p2, p1, o) ((void*)(((p4) << PML4_SHIFT) |              \
248                                            ((p3) << PML3_SHIFT) |              \
249                                            ((p2) << PML2_SHIFT) |              \
250                                            ((p1) << PML1_SHIFT) |(o)))
251
252 /* This is used in places (procinfo) meaning "size of smallest jumbo page" */
253 #define PTSIZE PML2_PTE_REACH
254
255
256 /* TODO: not sure if we'll need these - limited to 64bit code */
257 /* this only gives us the L1 PML */
258 #define PTX(la)         ((((uintptr_t) (la)) >> 12) & 0x1ff)
259 #define JPGOFF(la)      (((uintptr_t) (la)) & 0x001FFFFF)
260 #define NPTENTRIES              512
261 #define JPGSIZE PTSIZE
262
263 /* Page table/directory entry flags. */
264
265 /* Some things to be careful of:  Global and PAT only apply to the last PTE in
266  * a chain: so either a PTE in PML1, or a Jumbo PTE in PML2 or 3.  When PAT
267  * applies, which bit we use depends on whether we are jumbo or not.  For PML1,
268  * PAT is bit 8.  For jumbo PTEs (and only when they are for a jumbo page), we
269  * use bit 12. */
270 #define PTE_P                   0x001   /* Present */
271 #define PTE_W                   0x002   /* Writeable */
272 #define PTE_U                   0x004   /* User */
273 #define PTE_PWT                 0x008   /* Write-Through */
274 #define PTE_PCD                 0x010   /* Cache-Disable */
275 #define PTE_A                   0x020   /* Accessed */
276 #define PTE_D                   0x040   /* Dirty */
277 #define PTE_PS                  0x080   /* Page Size */
278 #define PTE_PAT                 0x080   /* Page attribute table */
279 #define PTE_G                   0x100   /* Global Page */
280 #define PTE_JPAT                0x800   /* Jumbo PAT */
281 #define PTE_NOCACHE             (PTE_PWT | PTE_PCD)
282
283 /* Permissions fields and common access modes.  These should be read as 'just
284  * kernel or user too' and 'RO or RW'.  USER_RO means read-only for everyone. */
285 #define PTE_PERM                (PTE_W | PTE_U)
286 #define PTE_KERN_RW             PTE_W           // Kernel Read/Write
287 #define PTE_KERN_RO             0               // Kernel Read-Only
288 #define PTE_USER_RW             (PTE_W | PTE_U) // Kernel/User Read/Write
289 #define PTE_USER_RO             PTE_U           // Kernel/User Read-Only
290
291 /* The PTE/translation part of a PTE/virtual(linear) address.  It's used
292  * frequently to be the page address of a virtual address.  Note this doesn't
293  * work on jumbo PTEs due to the reserved bits.  Jumbo's don't have a PTE_ADDR
294  * in them - just a base address of wherever they point. */
295 #define PTE_ADDR(pte)   ((physaddr_t) (pte) & ~(PGSIZE - 1))
296 /* More meaningful macro, same as PTE_ADDR */
297 #define PG_ADDR(la)     ((uintptr_t)(la) & ~(PGSIZE - 1))
298
299 /* we must guarantee that for any PTE, exactly one of the following is true */
300 #define PAGE_PRESENT(pte) ((pte) & PTE_P)
301 #define PAGE_UNMAPPED(pte) ((pte) == 0)
302 #define PAGE_PAGED_OUT(pte) (!PAGE_PRESENT(pte) && !PAGE_UNMAPPED(pte))
303
304
305 /* **************************************** */
306 /* Segmentation */
307
308 /* Global descriptor numbers */
309 #define GD_NULL                 0x00    /* NULL descriptor */
310 #define GD_KT                   0x08    /* kernel text */
311 #define GD_KD                   0x10    /* kernel data */
312 /* syscall/sysret wants UD before UT, but KT before KD.  it really wants UT32,
313  * UD, UT64.  anyways... */
314 #define GD_UD                   0x18    /* user data */
315 #define GD_UT                   0x20    /* user text */
316 #define GD_TSS                  0x28    /* Task segment selector */
317 #define GD_TSS2                 0x30    /* Placeholder, TSS is 2-descriptors wide */
318 /* These two aren't in the GDT yet (might never be) */
319 #define GD_LDT                  0x38    /* Local descriptor table */
320 #define GD_LDT2                 0x40    /* Placeholder */
321
322 #ifdef __ASSEMBLER__
323
324 /* Macros to build GDT entries in assembly. */
325 #define SEG_NULL                                                \
326         .word 0, 0;                                             \
327         .byte 0, 0, 0, 0
328
329 /* 64 bit code segment.  This is for long mode, no compatibility.  If we want
330  * to support 32 bit apps later, we'll want to adjust this. */
331 #define SEG_CODE_64(dpl)                                                    \
332         .word 0, 0;                                                             \
333         .byte 0;                                                                \
334         .byte (((1/*p*/) << 7) | ((dpl) << 5) | 0x18 | ((0/*c*/) << 2));        \
335         .byte (((0/*d*/) << 6) | ((1/*l*/) << 5));                              \
336         .byte 0;
337
338 /* 64 bit data segment.  These are pretty much completely ignored (except if we
339  * use them for fs/gs, or compatibility mode */
340 #define SEG_DATA_64(dpl)                                                    \
341         .word 0xffff, 0;                                                        \
342         .byte 0;                                                                \
343         .byte (0x92 | ((dpl) << 5));                                            \
344         .byte 0x8f;                                                             \
345         .byte 0;
346
347 /* System segments (TSS/LDT) are twice as long as usual (16 bytes). */
348 #define SEG_SYS_64(type, base, lim, dpl)                                       \
349         .word ((lim) & 0xffff);                                                    \
350         .word ((base) & 0xffff);                                                   \
351         .byte (((base) >> 16) & 0xff);                                             \
352         .byte ((1 << 7) | ((dpl) << 5) | (type));                                  \
353         .byte (((1/*g*/) << 7) | (((lim) >> 16) & 0xf));                           \
354         .byte (((base) >> 24) & 0xff);                                             \
355         .quad ((base) >> 32);                                                      \
356         .quad 0;
357
358 /* Default segment (32 bit style).  Would work for fs/gs, if needed */
359 #define SEG(type, base, lim)                                                \
360         .word (((lim) >> 12) & 0xffff);                                         \
361         .word ((base) & 0xffff);                                                \
362         .byte (((base) >> 16) & 0xff);                                          \
363         .byte (0x90 | (type));                                                  \
364         .byte (0xC0 | (((lim) >> 28) & 0xf));                                   \
365         .byte (((base) >> 24) & 0xff)
366
367 #else   // not __ASSEMBLER__
368
369 /* Legacy Segment Descriptor (used for 64 bit data and code) */
370 typedef struct Segdesc {
371         unsigned sd_lim_15_0 : 16;  // Low bits of segment limit
372         unsigned sd_base_15_0 : 16; // Low bits of segment base address
373         unsigned sd_base_23_16 : 8; // Middle bits of segment base address
374         unsigned sd_type : 4;       // Segment type (see STS_ constants)
375         unsigned sd_s : 1;          // 0 = system, 1 = application
376         unsigned sd_dpl : 2;        // Descriptor Privilege Level
377         unsigned sd_p : 1;          // Present
378         unsigned sd_lim_19_16 : 4;  // High bits of segment limit
379         unsigned sd_avl : 1;        // Unused (available for software use)
380         unsigned sd_rsv1 : 1;       // Reserved
381         unsigned sd_db : 1;         // 0 = 16-bit segment, 1 = 32-bit segment
382         unsigned sd_g : 1;          // Granularity: limit scaled by 4K when set
383         unsigned sd_base_31_24 : 8; // High bits of segment base address
384 } segdesc_t;
385
386 /* Lower half is similar (more ignored, etc)  to a legacy system descriptor */
387 struct x86_sysseg64 {
388         unsigned sd_lim_15_0 : 16;      /* Low bits of segment limit */
389         unsigned sd_base_15_0 : 16;     /* Low bits of segment base address */
390         unsigned sd_base_23_16 : 8;     /* Middle bits of segment base address */
391         unsigned sd_type : 4;           /* Segment type (see STS_ constants) */
392         unsigned sd_s : 1;                      /* 0 = system, 1 = application */
393         unsigned sd_dpl : 2;            /* Descriptor Privilege Level */
394         unsigned sd_p : 1;                      /* Present */
395         unsigned sd_lim_19_16 : 4;      /* High bits of segment limit */
396         unsigned sd_avl : 1;            /* Unused (available for software use) */
397         unsigned sd_rsv2 : 2;           /* Reserved */
398         unsigned sd_g : 1;                      /* Granularity: limit scaled by 4K when set */
399         unsigned sd_base_31_24 : 8;     /* 24-31 bits of segment base address */
400         unsigned sd_base_63_32;         /* top 32 bits of the base */
401         unsigned sd_reserved;           /* some parts must be zero, just zero it all */
402 };
403 typedef struct x86_sysseg64 syssegdesc_t;
404
405 /* G(ranularity) determines if the limit is shifted */
406 #define __SEG_SYS64(type, base, lim, dpl, g)                                   \
407 { ((lim) >> ((g) * 12)) & 0xffff, (base) & 0xffff, ((base) >> 16) & 0xff,      \
408     type, 0, dpl, 1, (unsigned) (lim) >> 28, 0, 0, (g),                        \
409     ((unsigned) (base) >> 24) & 0xff,                                          \
410     ((unsigned long) (base) >> 32), 0 }
411
412 /* Normal system segment descriptor (LDT or TSS). (limit is scaled by 4k) */
413 #define SEG_SYS64(type, base, lim, dpl)                                        \
414         __SEG_SYS64(type, base, lim, dpl, 1)
415
416 /* Smaller system segment descriptor (LDT or TSS). */
417 #define SEG_SYS64_SMALL(type, base, lim, dpl)                                  \
418         __SEG_SYS64(type, base, lim, dpl, 0)
419
420 #define SEG_SYS_SMALL(type, base, lim, dpl) \
421         SEG_SYS64_SMALL(type, base, lim, dpl)
422
423 /* 64 bit task state segment (AMD 2:12.2.5) */
424 typedef struct taskstate {
425         uint32_t                                        ts_rsv1;        /* reserved / ignored */
426         uint64_t                                        ts_rsp0;        /* stack ptr in ring 0 */
427         uint64_t                                        ts_rsp1;        /* stack ptr in ring 1 */
428         uint64_t                                        ts_rsp2;        /* stack ptr in ring 2 */
429         uint64_t                                        ts_rsv2;        /* reserved / ignored */
430         uint64_t                                        ts_ist1;        /* IST stacks: unconditional rsp */
431         uint64_t                                        ts_ist2;        /* check AMD 2:8.9.4 for info */
432         uint64_t                                        ts_ist3;
433         uint64_t                                        ts_ist4;
434         uint64_t                                        ts_ist5;
435         uint64_t                                        ts_ist6;
436         uint64_t                                        ts_ist7;
437         uint64_t                                        ts_rsv3;        /* reserved / ignored */
438         uint16_t                                        ts_rsv4;        /* reserved / ignored */
439         uint16_t                                        ts_iobm;        /* IO base map (offset) */
440 } __attribute__((packed)) taskstate_t;
441
442 /* 64 bit gate descriptors for interrupts and traps */
443 typedef struct Gatedesc {
444         unsigned gd_off_15_0 : 16;      /* low 16 bits of offset in segment */
445         unsigned gd_ss : 16;            /* segment selector */
446         unsigned gd_ist : 3;            /* interrupt stack table selector (0 = none) */
447         unsigned gd_rsv1 : 5;           /* ignored */
448         unsigned gd_type : 4;           /* type(STS_{TG,IG32,TG32}) */
449         unsigned gd_s : 1;                      /* must be 0 (system) */
450         unsigned gd_dpl : 2;            /* DPL - highest ring allowed to use this */
451         unsigned gd_p : 1;                      /* Present */
452         unsigned gd_off_31_16 : 16;     /* 16-31 bits of offset in segment */
453         unsigned gd_off_63_32;          /* top 32 bits of offset */
454         unsigned gd_rsv2;                       /* reserved / unsused */
455 } gatedesc_t;
456
457 /* Set up an IST-capable 64 bit interrupt/trap gate descriptor.  IST selects a
458  * stack pointer from the interrupt-stack table (in TSS) that will be loaded
459  * unconditionally when we hit this gate  - regardless of privelege change. */
460 #define SETGATE64(gate, istrap, sel, off, dpl, ist)                            \
461 {                                                                              \
462         (gate).gd_off_15_0 = (uintptr_t) (off) & 0xffff;                           \
463         (gate).gd_ss = (sel);                                                      \
464         (gate).gd_ist = (ist);                                                     \
465         (gate).gd_rsv1 = 0;                                                        \
466         (gate).gd_type = (istrap) ? STS_TG32 : STS_IG32;                           \
467         (gate).gd_s = 0;                                                           \
468         (gate).gd_dpl = (dpl);                                                     \
469         (gate).gd_p = 1;                                                           \
470         (gate).gd_off_31_16 = (uintptr_t) (off) >> 16;                             \
471         (gate).gd_off_63_32 = (uintptr_t) (off) >> 32;                             \
472         (gate).gd_rsv2 = 0;                                                        \
473 }
474
475 /* Set up a normal, 64 bit interrupt/trap gate descriptor.
476  * - istrap: 1 for a trap (= exception) gate, 0 for an interrupt gate.
477  *   - interrupt gates automatically disable interrupts (cli)
478  * - sel: Code segment selector for interrupt/trap handler
479  * - off: Offset in code segment for interrupt/trap handler (address)
480  * - dpl: Descriptor Privilege Level -
481  *        the privilege level required for software to invoke
482  *        this interrupt/trap gate explicitly using an int instruction. */
483 #define SETGATE(gate, istrap, sel, off, dpl)                                   \
484         SETGATE64(gate, istrap, sel, off, dpl, 0)
485
486 // Pseudo-descriptors used for LGDT, LLDT and LIDT instructions.
487 typedef struct Pseudodesc {
488         uint16_t pd_lim;                // Limit
489         uintptr_t pd_base;              // Base address
490 } __attribute__ ((packed)) pseudodesc_t;
491
492 #endif /* !__ASSEMBLER__ */
493
494 // Application segment type bits
495 #define STA_X           0x8         // Executable segment
496 #define STA_E           0x4         // Expand down (non-executable segments)
497 #define STA_C           0x4         // Conforming code segment (executable only)
498 #define STA_W           0x2         // Writeable (non-executable segments)
499 #define STA_R           0x2         // Readable (executable segments)
500 #define STA_A           0x1         // Accessed
501
502 /* System segment type bits.  All other types are reserved/illegal.  The '32' is
503  * mostly a legacy naming - the bits work for both 64 and 32. */
504 #define STS_LDT         0x2             /* 64-bit Local Descriptor Table  */
505 #define STS_T32A        0x9             /* Available 64-bit TSS */
506 #define STS_T32B        0xB             /* Busy 64-bit TSS */
507 #define STS_CG32        0xC             /* 64-bit Call Gate */
508 #define STS_IG32        0xE             /* 64-bit Interrupt Gate */
509 #define STS_TG32        0xF             /* 64-bit Trap Gate */
510
511 #define SEG_COUNT       7               /* Number of GDT segments */
512 /* TODO: Probably won't use this */
513 #define LDT_SIZE        (8192 * sizeof(segdesc_t))
514
515 /* TLS 'syscall', coupled to trapentry64.S.  Needed a non-canon 'addr' */
516 #define FASTCALL_SETFSBASE 0xf0f0000000000001
517
518 #endif /* ROS_INC_ARCH_MMU64_H */