Physical memory init uses multiboot info
[akaros.git] / kern / arch / x86 / ros / mmu32.h
1 #ifndef ROS_INC_ARCH_MMU32_H
2 #define ROS_INC_ARCH_MMU32_H
3
4 #ifndef ROS_INC_ARCH_MMU_H
5 #error "Do not include include ros/arch/mmu32.h directly"
6 #endif
7
8 #ifndef __ASSEMBLER__
9 #include <ros/common.h>
10 typedef unsigned long pte_t;
11 typedef unsigned long pde_t;
12 #endif
13
14 /* x86's 32 bit Virtual Memory Map.  Symbols are similar on other archs
15  *
16  * Virtual memory map:                                Permissions
17  *                                                    kernel/user
18  *
19  *    4 Gig -------->  +------------------------------+
20  *                     :              .               :
21  *  KERN_VMAP_TOP      +------------------------------+ 0xfffff000
22  *                     |                              |
23  *                     ~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~ RW/--
24  *                     :              .               :
25  *                     :              .               :
26  *                     :              .               :
27  *                     |~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~| RW/--
28  *                     |                              | RW/--
29  *                     |   Remapped Physical Memory   | RW/--
30  *                     |                              | RW/--
31  *    KERNBASE ----->  +------------------------------+ 0xc0000000
32  *                     |  Cur. Page Table (Kern. RW)  | RW/--  PTSIZE
33  *    VPT          --> +------------------------------+ 0xbfc00000
34  *                     |          Local APIC          | RW/--  PGSIZE
35  *    LAPIC        --> +------------------------------+ 0xbfbff000
36  *                     |            IOAPIC            | RW/--  PGSIZE
37  *    IOAPIC,      --> +------------------------------+ 0xbfbfe000
38  *  KERN_DYN_TOP       |   Kernel Dynamic Mappings    |
39  *                     |              .               |
40  *                     :              .               :
41  *                     ~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~ RW/--
42  *                     :                              :
43  *                     |      Invalid Memory (*)      | --/--
44  *    ULIM      ---->  +------------------------------+ 0x80000000      --+
45  *                     |  Cur. Page Table (User R-)   | R-/R-  PTSIZE     |
46  *    UVPT      ---->  +------------------------------+ 0x7fc00000      --+
47  *                     | Unmapped (expandable region) |                   |
48  *                     |                              | R-/R-            PTSIZE
49  *                     |     Per-Process R/O Info     |                   |
50  * UWLIM, UINFO ---->  +------------------------------+ 0x7f800000      --+
51  *                     | Unmapped (expandable region) |                   |
52  *                     |                              | RW/RW            PTSIZE
53  *                     |     Per-Process R/W Data     |                   |
54  *    UDATA     ---->  +------------------------------+ 0x7f400000      --+
55  *    UMAPTOP,         |    Global Shared R/W Data    | RW/RW  PGSIZE
56  * UXSTACKTOP,UGDATA ->+------------------------------+ 0x7f3ff000
57  *                     |     User Exception Stack     | RW/RW  PGSIZE
58  *                     +------------------------------+ 0x7f3fe000
59  *                     |       Empty Memory (*)       | --/--  PGSIZE
60  *    USTACKTOP  --->  +------------------------------+ 0x7f3fd000
61  *                     |      Normal User Stack       | RW/RW  256*PGSIZE (1MB)
62  *                     +------------------------------+ 0x7f2fd000
63  *                     |       Empty Memory (*)       | --/--  PGSIZE
64  *    USTACKBOT  --->  +------------------------------+ 0x7f2fc000
65  *                     |                              |
66  *                     |                              |
67  *                     ~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
68  *                     .                              .
69  *                     .                              .
70  *                     .                              .
71  *                     |~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~|
72  *                     |     Program Data & Heap      |
73  *    UTEXT -------->  +------------------------------+ 0x00800000
74  *    PFTEMP ------->  |       Empty Memory (*)       |        PTSIZE
75  *                     |                              |
76  *    UTEMP -------->  +------------------------------+ 0x00400000      --+
77  *                     |       Empty Memory (*)       |                   |
78  *                     | - - - - - - - - - - - - - - -|                   |
79  *                     |  User STAB Data (optional)   |                 PTSIZE
80  *    USTABDATA ---->  +------------------------------+ 0x00200000        |
81  *                     |       Empty Memory (*)       |                   |
82  *    0 ------------>  +------------------------------+                 --+
83  *
84  * (*) Note: The kernel ensures that "Invalid Memory" (ULIM) is *never*
85  *     mapped.  "Empty Memory" is normally unmapped, but user programs may
86  *     map pages there if desired.  ROS user programs map pages temporarily
87  *     at UTEMP.
88  */
89
90
91 // At IOPHYSMEM (640K) there is a 384K hole for I/O.  From the kernel,
92 // IOPHYSMEM can be addressed at KERNBASE + IOPHYSMEM.  The hole ends
93 // at physical address EXTPHYSMEM.
94 #define IOPHYSMEM       0x0A0000
95 #define VGAPHYSMEM      0x0A0000
96 #define DEVPHYSMEM      0x0C0000
97 #define BIOSPHYSMEM     0x0F0000
98 #define EXTPHYSMEM      0x100000
99
100 /* **************************************** */
101 /* Kernel Virtual Memory Mapping  (not really an MMU thing) */
102
103 #define KERNBASE        0xC0000000
104 #define KERN_LOAD_ADDR  KERNBASE
105 /* Top of the kernel virtual mapping area (KERNBASE) */
106 /* For sanity reasons, I don't plan to map the top page */
107 #define KERN_VMAP_TOP                           0xfffff000
108
109 /* Static kernel mappings */
110 /* Virtual page table.  Entry PDX(VPT) in the PD contains a pointer to
111  * the page directory itself, thereby turning the PD into a page table,
112  * which maps all the PTEs containing the page mappings for the entire
113  * virtual address space into that 4 Meg region starting at VPT. */
114 #define VPT                             (KERNBASE - PTSIZE)
115 #define LAPIC_BASE              (VPT - PGSIZE)
116 #define IOAPIC_BASE             (LAPIC_BASE - PGSIZE)
117
118 /* All arches must define this, which is the lower limit of their static
119  * mappings, and where the dynamic mappings will start. */
120 #define KERN_DYN_TOP    IOAPIC_BASE
121
122 #define ULIM            0x80000000
123
124 // Use this if needed in annotations
125 #define IVY_KERNBASE (0xC000U << 16)
126
127 /* **************************************** */
128 /* Page table constants, macros, etc */
129
130 // A linear address 'la' has a three-part structure as follows:
131 //
132 // +--------10------+-------10-------+---------12----------+
133 // | Page Directory |   Page Table   | Offset within Page  |
134 // |      Index     |      Index     |                     |
135 // +----------------+----------------+---------------------+
136 //  \--- PDX(la) --/ \--- PTX(la) --/ \---- PGOFF(la) ----/
137 //  \----------- PPN(la) -----------/
138 //
139 // The PDX, PTX, PGOFF, and PPN macros decompose linear addresses as shown.
140 // To construct a linear address la from PDX(la), PTX(la), and PGOFF(la),
141 // use PGADDR(PDX(la), PTX(la), PGOFF(la)).
142
143 // page number field of address
144 #define LA2PPN(la)      (((uintptr_t) (la)) >> PGSHIFT)
145 #define PTE2PPN(pte)    LA2PPN(pte)
146 #define VPN(la)         PPN(la)         // used to index into vpt[]
147
148 // page directory index
149 #define PDX(la)         ((((uintptr_t) (la)) >> PDXSHIFT) & 0x3FF)
150 #define VPD(la)         PDX(la)         // used to index into vpd[]
151
152 // page table index
153 #define PTX(la)         ((((uintptr_t) (la)) >> PTXSHIFT) & 0x3FF)
154
155 // offset in page
156 #define PGOFF(la)       (((uintptr_t) (la)) & 0xFFF)
157
158 // offset in jumbo page
159 #define JPGOFF(la)      (((uintptr_t) (la)) & 0x003FFFFF)
160
161 // construct PTE from PPN and flags
162 #define PTE(ppn, flags) ((ppn) << PTXSHIFT | PGOFF(flags))
163
164 // construct linear address from indexes and offset
165 #define PGADDR(d, t, o) ((void*SNT) ((d) << PDXSHIFT | (t) << PTXSHIFT | (o)))
166
167 // Page directory and page table constants.
168 #define NPDENTRIES      1024            // page directory entries per page directory
169 #define NPTENTRIES      1024            // page table entries per page table
170
171 #define PTXSHIFT        12              // offset of PTX in a linear address
172 #define PDXSHIFT        22              // offset of PDX in a linear address
173
174 // Page table/directory entry flags.
175 #define PTE_P           0x001   // Present
176 #define PTE_W           0x002   // Writeable
177 #define PTE_U           0x004   // User
178 #define PTE_PWT         0x008   // Write-Through
179 #define PTE_PCD         0x010   // Cache-Disable
180 #define PTE_A           0x020   // Accessed
181 #define PTE_D           0x040   // Dirty
182 #define PTE_PS          0x080   // Page Size (only applies to PDEs)
183 #define PTE_PAT         0x080   // PAT (only applies to second layer PTEs)
184 #define PTE_G           0x100   // Global Page
185
186 #define PTE_PERM        (PTE_W | PTE_U) // The permissions fields
187 // commly used access modes
188 #define PTE_KERN_RW     PTE_W           // Kernel Read/Write
189 #define PTE_KERN_RO     0               // Kernel Read-Only
190 #define PTE_USER_RW     (PTE_W | PTE_U) // Kernel/User Read/Write
191 #define PTE_USER_RO     PTE_U           // Kernel/User Read-Only
192
193 // The PTE_AVAIL bits aren't used by the kernel or interpreted by the
194 // hardware, so user processes are allowed to set them arbitrarily.
195 #define PTE_AVAIL       0xE00   // Available for software use
196
197 // Only flags in PTE_USER may be used in system calls.
198 #define PTE_USER        (PTE_AVAIL | PTE_P | PTE_W | PTE_U)
199
200 // address in page table entry
201 #define PTE_ADDR(pte)   ((physaddr_t) (pte) & ~0xFFF)
202
203 #define PTSHIFT 22
204 #define PTSIZE (1 << PTSHIFT)
205 #define PGSHIFT 12
206 #define PGSIZE (1 << PGSHIFT)
207 #define JPGSIZE PTSIZE
208
209 // we must guarantee that for any PTE, exactly one of the following is true
210 #define PAGE_PRESENT(pte) ((pte) & PTE_P)
211 #define PAGE_UNMAPPED(pte) ((pte) == 0)
212 #define PAGE_PAGED_OUT(pte) (!PAGE_PRESENT(pte) && !PAGE_UNMAPPED(pte))
213
214 /* **************************************** */
215 /* Segmentation */
216
217 // Global descriptor numbers
218 #define GD_NULL   0x00     // NULL descriptor
219 #define GD_KT     0x08     // kernel text
220 #define GD_KD     0x10     // kernel data
221 #define GD_UT     0x18     // user text
222 #define GD_UD     0x20     // user data
223 #define GD_TSS    0x28     // Task segment selector
224 #define GD_LDT    0x30     // local descriptor table
225
226 #ifdef __ASSEMBLER__
227
228 /*
229  * Macros to build GDT entries in assembly.
230  */
231 #define SEG_NULL                                                \
232         .word 0, 0;                                             \
233         .byte 0, 0, 0, 0
234 #define SEG(type,base,lim)                                      \
235         .word (((lim) >> 12) & 0xffff), ((base) & 0xffff);      \
236         .byte (((base) >> 16) & 0xff), (0x90 | (type)),         \
237                 (0xC0 | (((lim) >> 28) & 0xf)), (((base) >> 24) & 0xff)
238
239 #else   // not __ASSEMBLER__
240
241 // Segment Descriptors
242 typedef struct Segdesc {
243         unsigned sd_lim_15_0 : 16;  // Low bits of segment limit
244         unsigned sd_base_15_0 : 16; // Low bits of segment base address
245         unsigned sd_base_23_16 : 8; // Middle bits of segment base address
246         unsigned sd_type : 4;       // Segment type (see STS_ constants)
247         unsigned sd_s : 1;          // 0 = system, 1 = application
248         unsigned sd_dpl : 2;        // Descriptor Privilege Level
249         unsigned sd_p : 1;          // Present
250         unsigned sd_lim_19_16 : 4;  // High bits of segment limit
251         unsigned sd_avl : 1;        // Unused (available for software use)
252         unsigned sd_rsv1 : 1;       // Reserved
253         unsigned sd_db : 1;         // 0 = 16-bit segment, 1 = 32-bit segment
254         unsigned sd_g : 1;          // Granularity: limit scaled by 4K when set
255         unsigned sd_base_31_24 : 8; // High bits of segment base address
256 } segdesc_t;
257 // Null segment
258 #define SEG_NULL        { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 }
259 // Segment that is loadable but faults when used
260 #define SEG_FAULT       { 0, 0, 0, 0, 1, 0, 1, 0, 0, 0, 1, 0, 0 }
261 // Normal segment
262 #define SEG(type, base, lim, dpl)                                                                       \
263 { ((lim) >> 12) & 0xffff, (base) & 0xffff, ((base) >> 16) & 0xff,       \
264     type, 1, dpl, 1, (unsigned) (lim) >> 28, 0, 0, 1, 1,                        \
265     (unsigned) (base) >> 24 }
266 // System segment (LDT)
267 #define SEG_SYS(type, base, lim, dpl)                                                                   \
268 { ((lim) >> 12) & 0xffff, (base) & 0xffff, ((base) >> 16) & 0xff,       \
269     type, 0, dpl, 1, (unsigned) (lim) >> 28, 0, 0, 1, 1,                        \
270     (unsigned) (base) >> 24 }
271
272 #define SEG16(type, base, lim, dpl)                                                             \
273 { (lim) & 0xffff, (base) & 0xffff, ((base) >> 16) & 0xff,                       \
274     type, 1, dpl, 1, (unsigned) (lim) >> 16, 0, 0, 1, 0,                        \
275     (unsigned) (base) >> 24 }
276
277 #define SEG16ROINIT(seg,type,base,lim,dpl) \
278         {\
279                 (seg).sd_lim_15_0 = SINIT((lim) & 0xffff);\
280                 (seg).sd_base_15_0 = SINIT((uint32_t)(base)&0xffff);\
281                 (seg).sd_base_23_16 = SINIT(((uint32_t)(base)>>16)&0xff);\
282                 (seg).sd_type = SINIT(type);\
283                 (seg).sd_s = SINIT(1);\
284                 (seg).sd_dpl = SINIT(dpl);\
285                 (seg).sd_p = SINIT(1);\
286                 (seg).sd_lim_19_16 = SINIT((unsigned)(lim)>>16);\
287                 (seg).sd_avl = SINIT(0);\
288                 (seg).sd_rsv1 = SINIT(0);\
289                 (seg).sd_db = SINIT(1);\
290                 (seg).sd_g = SINIT(0);\
291                 (seg).sd_base_31_24 = SINIT((uint32_t)(base)>> 24);\
292         }
293
294 // Task state segment format (as described by the Pentium architecture book)
295 typedef struct Taskstate {
296         uint32_t ts_link;       // Old ts selector
297         uintptr_t ts_esp0;      // Stack pointers and segment selectors
298         uint16_t ts_ss0;        //   after an increase in privilege level
299         uint16_t ts_padding1;
300         uintptr_t ts_esp1;
301         uint16_t ts_ss1;
302         uint16_t ts_padding2;
303         uintptr_t ts_esp2;
304         uint16_t ts_ss2;
305         uint16_t ts_padding3;
306         physaddr_t ts_cr3;      // Page directory base
307         uintptr_t ts_eip;       // Saved state from last task switch
308         uint32_t ts_eflags;
309         uint32_t ts_eax;        // More saved state (registers)
310         uint32_t ts_ecx;
311         uint32_t ts_edx;
312         uint32_t ts_ebx;
313         uintptr_t ts_esp;
314         uintptr_t ts_ebp;
315         uint32_t ts_esi;
316         uint32_t ts_edi;
317         uint16_t ts_es;         // Even more saved state (segment selectors)
318         uint16_t ts_padding4;
319         uint16_t ts_cs;
320         uint16_t ts_padding5;
321         uint16_t ts_ss;
322         uint16_t ts_padding6;
323         uint16_t ts_ds;
324         uint16_t ts_padding7;
325         uint16_t ts_fs;
326         uint16_t ts_padding8;
327         uint16_t ts_gs;
328         uint16_t ts_padding9;
329         uint16_t ts_ldt;
330         uint16_t ts_padding10;
331         uint16_t ts_t;          // Trap on task switch
332         uint16_t ts_iomb;       // I/O map base address
333 } taskstate_t;
334
335 // Gate descriptors for interrupts and traps
336 typedef struct Gatedesc {
337         unsigned gd_off_15_0 : 16;   // low 16 bits of offset in segment
338         unsigned gd_ss : 16;         // segment selector
339         unsigned gd_args : 5;        // # args, 0 for interrupt/trap gates
340         unsigned gd_rsv1 : 3;        // reserved(should be zero I guess)
341         unsigned gd_type : 4;        // type(STS_{TG,IG32,TG32})
342         unsigned gd_s : 1;           // must be 0 (system)
343         unsigned gd_dpl : 2;         // DPL - highest ring allowed to use this
344         unsigned gd_p : 1;           // Present
345         unsigned gd_off_31_16 : 16;  // high bits of offset in segment
346 } gatedesc_t;
347
348 // Set up a normal interrupt/trap gate descriptor.
349 // - istrap: 1 for a trap (= exception) gate, 0 for an interrupt gate.
350 //   - interrupt gates automatically disable interrupts (cli)
351 // - sel: Code segment selector for interrupt/trap handler
352 // - off: Offset in code segment for interrupt/trap handler
353 // - dpl: Descriptor Privilege Level -
354 //        the privilege level required for software to invoke
355 //        this interrupt/trap gate explicitly using an int instruction.
356 #define SETGATE(gate, istrap, sel, off, dpl)                    \
357 {                                                               \
358         (gate).gd_off_15_0 = (uint32_t) (off) & 0xffff;         \
359         (gate).gd_ss = (sel);                                   \
360         (gate).gd_args = 0;                                     \
361         (gate).gd_rsv1 = 0;                                     \
362         (gate).gd_type = (istrap) ? STS_TG32 : STS_IG32;        \
363         (gate).gd_s = 0;                                        \
364         (gate).gd_dpl = (dpl);                                  \
365         (gate).gd_p = 1;                                        \
366         (gate).gd_off_31_16 = (uint32_t) (off) >> 16;           \
367 }
368
369 #define ROSETGATE(gate, istrap, sel, off, dpl)                  \
370 {                                                               \
371         (gate).gd_off_15_0 = SINIT((uint32_t) (off) & 0xffff);          \
372         (gate).gd_ss = SINIT(sel);                                      \
373         (gate).gd_args = SINIT(0);                                      \
374         (gate).gd_rsv1 = SINIT(0);                                      \
375         (gate).gd_type = SINIT((istrap) ? STS_TG32 : STS_IG32); \
376         (gate).gd_s = SINIT(0);                                 \
377         (gate).gd_dpl = SINIT(dpl);                                     \
378         (gate).gd_p = SINIT(1);                                 \
379         (gate).gd_off_31_16 = SINIT((uint32_t) (off) >> 16);            \
380 }
381
382 // Set up a call gate descriptor.
383 #define SETCALLGATE(gate, ss, off, dpl)                         \
384 {                                                               \
385         (gate).gd_off_15_0 = (uint32_t) (off) & 0xffff;         \
386         (gate).gd_ss = (ss);                                    \
387         (gate).gd_args = 0;                                     \
388         (gate).gd_rsv1 = 0;                                     \
389         (gate).gd_type = STS_CG32;                              \
390         (gate).gd_s = 0;                                        \
391         (gate).gd_dpl = (dpl);                                  \
392         (gate).gd_p = 1;                                        \
393         (gate).gd_off_31_16 = (uint32_t) (off) >> 16;           \
394 }
395
396 // Pseudo-descriptors used for LGDT, LLDT and LIDT instructions.
397 typedef struct Pseudodesc {
398         uint16_t pd_lim;                // Limit
399         uint32_t pd_base;               // Base address
400 } __attribute__ ((packed)) pseudodesc_t;
401
402 extern segdesc_t (COUNT(SEG_COUNT) RO gdt)[];
403 extern pseudodesc_t gdt_pd;
404
405 #endif /* !__ASSEMBLER__ */
406
407 // Application segment type bits
408 #define STA_X           0x8         // Executable segment
409 #define STA_E           0x4         // Expand down (non-executable segments)
410 #define STA_C           0x4         // Conforming code segment (executable only)
411 #define STA_W           0x2         // Writeable (non-executable segments)
412 #define STA_R           0x2         // Readable (executable segments)
413 #define STA_A           0x1         // Accessed
414
415 // System segment type bits
416 #define STS_T16A        0x1         // Available 16-bit TSS
417 #define STS_LDT         0x2         // Local Descriptor Table
418 #define STS_T16B        0x3         // Busy 16-bit TSS
419 #define STS_CG16        0x4         // 16-bit Call Gate
420 #define STS_TG          0x5         // Task Gate / Coum Transmitions
421 #define STS_IG16        0x6         // 16-bit Interrupt Gate
422 #define STS_TG16        0x7         // 16-bit Trap Gate
423 #define STS_T32A        0x9         // Available 32-bit TSS
424 #define STS_T32B        0xB         // Busy 32-bit TSS
425 #define STS_CG32        0xC         // 32-bit Call Gate
426 #define STS_IG32        0xE         // 32-bit Interrupt Gate
427 #define STS_TG32        0xF         // 32-bit Trap Gate
428
429 #define SEG_COUNT       7               // Number of segments in the steady state
430 #define LDT_SIZE        (8192 * sizeof(segdesc_t))
431 #endif /* ROS_INC_ARCH_MMU32_H */