Reworks memlayout (XCC)
[akaros.git] / kern / arch / x86 / ros / mmu32.h
1 #ifndef ROS_INC_ARCH_MMU32_H
2 #define ROS_INC_ARCH_MMU32_H
3
4 #ifndef ROS_INC_ARCH_MMU_H
5 #error "Do not include include ros/arch/mmu32.h directly"
6 #endif
7
8 #ifndef __ASSEMBLER__
9 #include <ros/common.h>
10 typedef unsigned long pte_t;
11 typedef unsigned long pde_t;
12 #endif
13
14 /* x86's 32 bit Virtual Memory Map.  Symbols are similar on other archs
15  *
16  * Virtual memory map:                                Permissions
17  *                                                    kernel/user
18  *
19  *    4 Gig -------->  +------------------------------+
20  *                     :              .               :
21  *  KERN_VMAP_TOP      +------------------------------+ 0xfffff000
22  *                     |                              |
23  *                     ~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~ RW/--
24  *                     :              .               :
25  *                     :              .               :
26  *                     :              .               :
27  *                     |~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~| RW/--
28  *                     |                              | RW/--
29  *                     |   Remapped Physical Memory   | RW/--
30  *                     |                              | RW/--
31  *    KERNBASE ----->  +------------------------------+ 0xc0000000
32  *                     |  Cur. Page Table (Kern. RW)  | RW/--  PTSIZE
33  *    VPT          --> +------------------------------+ 0xbfc00000
34  *                     |          Local APIC          | RW/--  PGSIZE
35  *    LAPIC        --> +------------------------------+ 0xbfbff000
36  *                     |            IOAPIC            | RW/--  PGSIZE
37  *    IOAPIC,      --> +------------------------------+ 0xbfbfe000
38  *  KERN_DYN_TOP       |   Kernel Dynamic Mappings    |
39  *                     |              .               |
40  *                     :              .               :
41  *                     ~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~ RW/--
42  *                     :                              :
43  *                     |      Invalid Memory (*)      | --/--
44  *    ULIM      ---->  +------------------------------+ 0x80000000      --+
45  *                     |  Cur. Page Table (User R-)   | R-/R-  PTSIZE     |
46  *    UVPT      ---->  +------------------------------+ 0x7fc00000      --+
47  *                     | Unmapped (expandable region) |                   |
48  *                     |                              | R-/R-            PTSIZE
49  *                     |     Per-Process R/O Info     |                   |
50  * UWLIM, UINFO ---->  +------------------------------+ 0x7f800000      --+
51  *                     | Unmapped (expandable region) |                   |
52  *                     |                              | RW/RW            PTSIZE
53  *                     |     Per-Process R/W Data     |                   |
54  *    UDATA     ---->  +------------------------------+ 0x7f400000      --+
55  *    UMAPTOP,         |    Global Shared R/W Data    | RW/RW  PGSIZE
56  *      UGDATA  ---->  +------------------------------+ 0x7f3ff000
57  *                     |     User Exception Stack     | RW/RW  PGSIZE
58  *                     +------------------------------+ 0x7f3fe000
59  *                     |       Empty Memory (*)       | --/--  PGSIZE
60  *    USTACKTOP  --->  +------------------------------+ 0x7f3fd000
61  *                     |      Normal User Stack       | RW/RW  256*PGSIZE (1MB)
62  *                     +------------------------------+ 0x7f2fd000
63  *                     |       Empty Memory (*)       | --/--  PGSIZE
64  *    USTACKBOT  --->  +------------------------------+ 0x7f2fc000
65  *                     |                              |
66  *                     |                              |
67  *                     ~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
68  *                     .                              .
69  *                     .                              .
70  *                     .                              .
71  *                     |~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~|
72  *                     |     Program Data & Heap      |
73  *    UTEXT -------->  +------------------------------+ 0x00800000
74  *                     |                              |
75  *                     |       Empty Memory (*)       |
76  *                     |                              |
77  *                     +------------------------------+ 0x00000000
78  *
79  * (*) Note: The kernel ensures that "Invalid Memory" (ULIM) is *never*
80  *     mapped.  "Empty Memory" is normally unmapped, but user programs may
81  *     map pages there if desired.  ROS user programs map pages temporarily
82  *     at UTEMP.
83  */
84
85
86 // At IOPHYSMEM (640K) there is a 384K hole for I/O.  From the kernel,
87 // IOPHYSMEM can be addressed at KERNBASE + IOPHYSMEM.  The hole ends
88 // at physical address EXTPHYSMEM.
89 #define IOPHYSMEM       0x0A0000
90 #define VGAPHYSMEM      0x0A0000
91 #define DEVPHYSMEM      0x0C0000
92 #define BIOSPHYSMEM     0x0F0000
93 #define EXTPHYSMEM      0x100000
94
95 /* **************************************** */
96 /* Kernel Virtual Memory Mapping  (not really an MMU thing) */
97
98 #define KERNBASE        0xC0000000
99 #define KERN_LOAD_ADDR  KERNBASE
100 /* Top of the kernel virtual mapping area (KERNBASE) */
101 /* For sanity reasons, I don't plan to map the top page */
102 #define KERN_VMAP_TOP                           0xfffff000
103
104 /* Static kernel mappings */
105 /* Virtual page table.  Entry PDX(VPT) in the PD contains a pointer to
106  * the page directory itself, thereby turning the PD into a page table,
107  * which maps all the PTEs containing the page mappings for the entire
108  * virtual address space into that 4 Meg region starting at VPT. */
109 #define VPT                             (KERNBASE - PTSIZE)
110 #define VPD (VPT + (VPT >> 10))
111 #define vpd VPD
112 #define LAPIC_BASE              (VPT - PGSIZE)
113 #define IOAPIC_BASE             (LAPIC_BASE - PGSIZE)
114
115 /* All arches must define this, which is the lower limit of their static
116  * mappings, and where the dynamic mappings will start. */
117 #define KERN_DYN_TOP    IOAPIC_BASE
118
119 #define ULIM            0x80000000
120
121 /* Same as VPT but read-only for users */
122 #define UVPT            (ULIM - PTSIZE)
123
124 /* Arbitrary boundary between the break and the start of
125  * memory returned by calls to mmap with addr = 0 */
126 #define BRK_END 0x40000000
127
128 // Use this if needed in annotations
129 #define IVY_KERNBASE (0xC000U << 16)
130
131 /* **************************************** */
132 /* Page table constants, macros, etc */
133
134 // A linear address 'la' has a three-part structure as follows:
135 //
136 // +--------10------+-------10-------+---------12----------+
137 // | Page Directory |   Page Table   | Offset within Page  |
138 // |      Index     |      Index     |                     |
139 // +----------------+----------------+---------------------+
140 //  \--- PDX(la) --/ \--- PTX(la) --/ \---- PGOFF(la) ----/
141 //  \----------- PPN(la) -----------/
142 //
143 // The PDX, PTX, PGOFF, and PPN macros decompose linear addresses as shown.
144 // To construct a linear address la from PDX(la), PTX(la), and PGOFF(la),
145 // use PGADDR(PDX(la), PTX(la), PGOFF(la)).
146
147 // page number field of address
148 #define LA2PPN(la)      (((uintptr_t) (la)) >> PGSHIFT)
149 #define PTE2PPN(pte)    LA2PPN(pte)
150
151 // page directory index
152 #define PDX(la)         ((((uintptr_t) (la)) >> PDXSHIFT) & 0x3FF)
153
154 // page table index
155 #define PTX(la)         ((((uintptr_t) (la)) >> PTXSHIFT) & 0x3FF)
156
157 // offset in page
158 #define PGOFF(la)       (((uintptr_t) (la)) & 0xFFF)
159
160 // offset in jumbo page
161 #define JPGOFF(la)      (((uintptr_t) (la)) & 0x003FFFFF)
162
163 // construct PTE from PPN and flags
164 #define PTE(ppn, flags) ((ppn) << PTXSHIFT | PGOFF(flags))
165
166 // construct linear address from indexes and offset
167 #define PGADDR(d, t, o) ((void*SNT) ((d) << PDXSHIFT | (t) << PTXSHIFT | (o)))
168
169 // Page directory and page table constants.
170 #define NPDENTRIES      1024            // page directory entries per page directory
171 #define NPTENTRIES      1024            // page table entries per page table
172
173 #define PTXSHIFT        12              // offset of PTX in a linear address
174 #define PDXSHIFT        22              // offset of PDX in a linear address
175
176 // Page table/directory entry flags.
177 #define PTE_P           0x001   // Present
178 #define PTE_W           0x002   // Writeable
179 #define PTE_U           0x004   // User
180 #define PTE_PWT         0x008   // Write-Through
181 #define PTE_PCD         0x010   // Cache-Disable
182 #define PTE_A           0x020   // Accessed
183 #define PTE_D           0x040   // Dirty
184 #define PTE_PS          0x080   // Page Size (only applies to PDEs)
185 #define PTE_PAT         0x080   // PAT (only applies to second layer PTEs)
186 #define PTE_G           0x100   // Global Page
187
188 #define PTE_PERM        (PTE_W | PTE_U) // The permissions fields
189 // commly used access modes
190 #define PTE_KERN_RW     PTE_W           // Kernel Read/Write
191 #define PTE_KERN_RO     0               // Kernel Read-Only
192 #define PTE_USER_RW     (PTE_W | PTE_U) // Kernel/User Read/Write
193 #define PTE_USER_RO     PTE_U           // Kernel/User Read-Only
194
195 // The PTE_AVAIL bits aren't used by the kernel or interpreted by the
196 // hardware, so user processes are allowed to set them arbitrarily.
197 #define PTE_AVAIL       0xE00   // Available for software use
198
199 // Only flags in PTE_USER may be used in system calls.
200 #define PTE_USER        (PTE_AVAIL | PTE_P | PTE_W | PTE_U)
201
202 // address in page table entry
203 #define PTE_ADDR(pte)   ((physaddr_t) (pte) & ~0xFFF)
204
205 #define PTSHIFT 22
206 #define PTSIZE (1 << PTSHIFT)
207 #define PGSHIFT 12
208 #define PGSIZE (1 << PGSHIFT)
209 #define JPGSIZE PTSIZE
210
211 // we must guarantee that for any PTE, exactly one of the following is true
212 #define PAGE_PRESENT(pte) ((pte) & PTE_P)
213 #define PAGE_UNMAPPED(pte) ((pte) == 0)
214 #define PAGE_PAGED_OUT(pte) (!PAGE_PRESENT(pte) && !PAGE_UNMAPPED(pte))
215
216 /* **************************************** */
217 /* Segmentation */
218
219 // Global descriptor numbers
220 #define GD_NULL   0x00     // NULL descriptor
221 #define GD_KT     0x08     // kernel text
222 #define GD_KD     0x10     // kernel data
223 #define GD_UT     0x18     // user text
224 #define GD_UD     0x20     // user data
225 #define GD_TSS    0x28     // Task segment selector
226 #define GD_LDT    0x30     // local descriptor table
227
228 #ifdef __ASSEMBLER__
229
230 /*
231  * Macros to build GDT entries in assembly.
232  */
233 #define SEG_NULL                                                \
234         .word 0, 0;                                             \
235         .byte 0, 0, 0, 0
236 #define SEG(type,base,lim)                                      \
237         .word (((lim) >> 12) & 0xffff), ((base) & 0xffff);      \
238         .byte (((base) >> 16) & 0xff), (0x90 | (type)),         \
239                 (0xC0 | (((lim) >> 28) & 0xf)), (((base) >> 24) & 0xff)
240
241 #else   // not __ASSEMBLER__
242
243 // Segment Descriptors
244 typedef struct Segdesc {
245         unsigned sd_lim_15_0 : 16;  // Low bits of segment limit
246         unsigned sd_base_15_0 : 16; // Low bits of segment base address
247         unsigned sd_base_23_16 : 8; // Middle bits of segment base address
248         unsigned sd_type : 4;       // Segment type (see STS_ constants)
249         unsigned sd_s : 1;          // 0 = system, 1 = application
250         unsigned sd_dpl : 2;        // Descriptor Privilege Level
251         unsigned sd_p : 1;          // Present
252         unsigned sd_lim_19_16 : 4;  // High bits of segment limit
253         unsigned sd_avl : 1;        // Unused (available for software use)
254         unsigned sd_rsv1 : 1;       // Reserved
255         unsigned sd_db : 1;         // 0 = 16-bit segment, 1 = 32-bit segment
256         unsigned sd_g : 1;          // Granularity: limit scaled by 4K when set
257         unsigned sd_base_31_24 : 8; // High bits of segment base address
258 } segdesc_t;
259 // Null segment
260 #define SEG_NULL        { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 }
261 // Segment that is loadable but faults when used
262 #define SEG_FAULT       { 0, 0, 0, 0, 1, 0, 1, 0, 0, 0, 1, 0, 0 }
263 // Normal segment
264 #define SEG(type, base, lim, dpl)                                                                       \
265 { ((lim) >> 12) & 0xffff, (base) & 0xffff, ((base) >> 16) & 0xff,       \
266     type, 1, dpl, 1, (unsigned) (lim) >> 28, 0, 0, 1, 1,                        \
267     (unsigned) (base) >> 24 }
268 // System segment (LDT)
269 #define SEG_SYS(type, base, lim, dpl)                                                                   \
270 { ((lim) >> 12) & 0xffff, (base) & 0xffff, ((base) >> 16) & 0xff,       \
271     type, 0, dpl, 1, (unsigned) (lim) >> 28, 0, 0, 1, 1,                        \
272     (unsigned) (base) >> 24 }
273
274 #define SEG16(type, base, lim, dpl)                                                             \
275 { (lim) & 0xffff, (base) & 0xffff, ((base) >> 16) & 0xff,                       \
276     type, 1, dpl, 1, (unsigned) (lim) >> 16, 0, 0, 1, 0,                        \
277     (unsigned) (base) >> 24 }
278
279 #define SEG16ROINIT(seg,type,base,lim,dpl) \
280         {\
281                 (seg).sd_lim_15_0 = SINIT((lim) & 0xffff);\
282                 (seg).sd_base_15_0 = SINIT((uint32_t)(base)&0xffff);\
283                 (seg).sd_base_23_16 = SINIT(((uint32_t)(base)>>16)&0xff);\
284                 (seg).sd_type = SINIT(type);\
285                 (seg).sd_s = SINIT(1);\
286                 (seg).sd_dpl = SINIT(dpl);\
287                 (seg).sd_p = SINIT(1);\
288                 (seg).sd_lim_19_16 = SINIT((unsigned)(lim)>>16);\
289                 (seg).sd_avl = SINIT(0);\
290                 (seg).sd_rsv1 = SINIT(0);\
291                 (seg).sd_db = SINIT(1);\
292                 (seg).sd_g = SINIT(0);\
293                 (seg).sd_base_31_24 = SINIT((uint32_t)(base)>> 24);\
294         }
295
296 // Task state segment format (as described by the Pentium architecture book)
297 typedef struct Taskstate {
298         uint32_t ts_link;       // Old ts selector
299         uintptr_t ts_esp0;      // Stack pointers and segment selectors
300         uint16_t ts_ss0;        //   after an increase in privilege level
301         uint16_t ts_padding1;
302         uintptr_t ts_esp1;
303         uint16_t ts_ss1;
304         uint16_t ts_padding2;
305         uintptr_t ts_esp2;
306         uint16_t ts_ss2;
307         uint16_t ts_padding3;
308         physaddr_t ts_cr3;      // Page directory base
309         uintptr_t ts_eip;       // Saved state from last task switch
310         uint32_t ts_eflags;
311         uint32_t ts_eax;        // More saved state (registers)
312         uint32_t ts_ecx;
313         uint32_t ts_edx;
314         uint32_t ts_ebx;
315         uintptr_t ts_esp;
316         uintptr_t ts_ebp;
317         uint32_t ts_esi;
318         uint32_t ts_edi;
319         uint16_t ts_es;         // Even more saved state (segment selectors)
320         uint16_t ts_padding4;
321         uint16_t ts_cs;
322         uint16_t ts_padding5;
323         uint16_t ts_ss;
324         uint16_t ts_padding6;
325         uint16_t ts_ds;
326         uint16_t ts_padding7;
327         uint16_t ts_fs;
328         uint16_t ts_padding8;
329         uint16_t ts_gs;
330         uint16_t ts_padding9;
331         uint16_t ts_ldt;
332         uint16_t ts_padding10;
333         uint16_t ts_t;          // Trap on task switch
334         uint16_t ts_iomb;       // I/O map base address
335 } taskstate_t;
336
337 // Gate descriptors for interrupts and traps
338 typedef struct Gatedesc {
339         unsigned gd_off_15_0 : 16;   // low 16 bits of offset in segment
340         unsigned gd_ss : 16;         // segment selector
341         unsigned gd_args : 5;        // # args, 0 for interrupt/trap gates
342         unsigned gd_rsv1 : 3;        // reserved(should be zero I guess)
343         unsigned gd_type : 4;        // type(STS_{TG,IG32,TG32})
344         unsigned gd_s : 1;           // must be 0 (system)
345         unsigned gd_dpl : 2;         // DPL - highest ring allowed to use this
346         unsigned gd_p : 1;           // Present
347         unsigned gd_off_31_16 : 16;  // high bits of offset in segment
348 } gatedesc_t;
349
350 // Set up a normal interrupt/trap gate descriptor.
351 // - istrap: 1 for a trap (= exception) gate, 0 for an interrupt gate.
352 //   - interrupt gates automatically disable interrupts (cli)
353 // - sel: Code segment selector for interrupt/trap handler
354 // - off: Offset in code segment for interrupt/trap handler
355 // - dpl: Descriptor Privilege Level -
356 //        the privilege level required for software to invoke
357 //        this interrupt/trap gate explicitly using an int instruction.
358 #define SETGATE(gate, istrap, sel, off, dpl)                    \
359 {                                                               \
360         (gate).gd_off_15_0 = (uint32_t) (off) & 0xffff;         \
361         (gate).gd_ss = (sel);                                   \
362         (gate).gd_args = 0;                                     \
363         (gate).gd_rsv1 = 0;                                     \
364         (gate).gd_type = (istrap) ? STS_TG32 : STS_IG32;        \
365         (gate).gd_s = 0;                                        \
366         (gate).gd_dpl = (dpl);                                  \
367         (gate).gd_p = 1;                                        \
368         (gate).gd_off_31_16 = (uint32_t) (off) >> 16;           \
369 }
370
371 #define ROSETGATE(gate, istrap, sel, off, dpl)                  \
372 {                                                               \
373         (gate).gd_off_15_0 = SINIT((uint32_t) (off) & 0xffff);          \
374         (gate).gd_ss = SINIT(sel);                                      \
375         (gate).gd_args = SINIT(0);                                      \
376         (gate).gd_rsv1 = SINIT(0);                                      \
377         (gate).gd_type = SINIT((istrap) ? STS_TG32 : STS_IG32); \
378         (gate).gd_s = SINIT(0);                                 \
379         (gate).gd_dpl = SINIT(dpl);                                     \
380         (gate).gd_p = SINIT(1);                                 \
381         (gate).gd_off_31_16 = SINIT((uint32_t) (off) >> 16);            \
382 }
383
384 // Set up a call gate descriptor.
385 #define SETCALLGATE(gate, ss, off, dpl)                         \
386 {                                                               \
387         (gate).gd_off_15_0 = (uint32_t) (off) & 0xffff;         \
388         (gate).gd_ss = (ss);                                    \
389         (gate).gd_args = 0;                                     \
390         (gate).gd_rsv1 = 0;                                     \
391         (gate).gd_type = STS_CG32;                              \
392         (gate).gd_s = 0;                                        \
393         (gate).gd_dpl = (dpl);                                  \
394         (gate).gd_p = 1;                                        \
395         (gate).gd_off_31_16 = (uint32_t) (off) >> 16;           \
396 }
397
398 // Pseudo-descriptors used for LGDT, LLDT and LIDT instructions.
399 typedef struct Pseudodesc {
400         uint16_t pd_lim;                // Limit
401         uint32_t pd_base;               // Base address
402 } __attribute__ ((packed)) pseudodesc_t;
403
404 extern segdesc_t (COUNT(SEG_COUNT) RO gdt)[];
405 extern pseudodesc_t gdt_pd;
406
407 #endif /* !__ASSEMBLER__ */
408
409 // Application segment type bits
410 #define STA_X           0x8         // Executable segment
411 #define STA_E           0x4         // Expand down (non-executable segments)
412 #define STA_C           0x4         // Conforming code segment (executable only)
413 #define STA_W           0x2         // Writeable (non-executable segments)
414 #define STA_R           0x2         // Readable (executable segments)
415 #define STA_A           0x1         // Accessed
416
417 // System segment type bits
418 #define STS_T16A        0x1         // Available 16-bit TSS
419 #define STS_LDT         0x2         // Local Descriptor Table
420 #define STS_T16B        0x3         // Busy 16-bit TSS
421 #define STS_CG16        0x4         // 16-bit Call Gate
422 #define STS_TG          0x5         // Task Gate / Coum Transmitions
423 #define STS_IG16        0x6         // 16-bit Interrupt Gate
424 #define STS_TG16        0x7         // 16-bit Trap Gate
425 #define STS_T32A        0x9         // Available 32-bit TSS
426 #define STS_T32B        0xB         // Busy 32-bit TSS
427 #define STS_CG32        0xC         // 32-bit Call Gate
428 #define STS_IG32        0xE         // 32-bit Interrupt Gate
429 #define STS_TG32        0xF         // 32-bit Trap Gate
430
431 #define SEG_COUNT       7               // Number of segments in the steady state
432 #define LDT_SIZE        (8192 * sizeof(segdesc_t))
433 #endif /* ROS_INC_ARCH_MMU32_H */