MSI cleanup and IRQ routing
[akaros.git] / kern / arch / x86 / pmap64.c
1 /* Copyright (c) 2013 The Regents of the University of California
2  * Barret Rhoden <brho@cs.berkeley.edu>
3  * See LICENSE for details.
4  *
5  * 64 bit virtual memory / address space management (and a touch of pmem).
6  *
7  * TODO:
8  * - better testing: check my helper funcs, a variety of inserts/segments remove
9  * it all, etc (esp with jumbos).  check permissions and the existence of
10  * mappings.
11  * - mapping segments doesn't support having a PTE already present
12  * - mtrrs break big machines
13  * - jumbo pages are only supported at the VM layer, not PM (a jumbo is 2^9
14  * little pages, for example)
15  * - usermemwalk and freeing might need some help (in higher layers of the
16  * kernel). */
17
18 #include <arch/x86.h>
19 #include <arch/arch.h>
20 #include <arch/mmu.h>
21 #include <arch/apic.h>
22 #include <error.h>
23 #include <sys/queue.h>
24 #include <atomic.h>
25 #include <string.h>
26 #include <assert.h>
27 #include <pmap.h>
28 #include <kclock.h>
29 #include <env.h>
30 #include <stdio.h>
31 #include <kmalloc.h>
32 #include <page_alloc.h>
33
34 extern char boot_pml4[], gdt64[], gdt64desc[];
35 pde_t *boot_pgdir;
36 physaddr_t boot_cr3;
37 segdesc_t *gdt;
38 pseudodesc_t gdt_pd;
39 unsigned int max_jumbo_shift;
40
41 #define PG_WALK_SHIFT_MASK              0x00ff          /* first byte = target shift */
42 #define PG_WALK_CREATE                  0x0100
43
44 pte_t *pml_walk(pte_t *pml, uintptr_t va, int flags);
45 void map_segment(pde_t *pgdir, uintptr_t va, size_t size, physaddr_t pa,
46                  int perm, int pml_shift);
47 typedef int (*pte_cb_t)(pte_t *pte, uintptr_t kva, int pml_shift,
48                         bool visited_subs, void *arg);
49 int pml_for_each(pte_t *pml, uintptr_t start, size_t len, pte_cb_t callback,
50                  void *arg);
51 int unmap_segment(pde_t *pgdir, uintptr_t va, size_t size);
52
53 /* Helper: returns true if we do not need to walk the page table any further.
54  *
55  * The caller may or may not know if a jumbo is desired.  pml_shift determines
56  * which layer we are at in the page walk, and flags contains the target level
57  * we're looking for, like a jumbo or a default.
58  *
59  * Regardless of the desired target, if we find a jumbo page, we're also done.
60  */
61 static bool walk_is_complete(pte_t *pte, int pml_shift, int flags)
62 {
63         if ((pml_shift == (flags & PG_WALK_SHIFT_MASK)) || (*pte & PTE_PS))
64                 return TRUE;
65         return FALSE;
66 }
67
68 /* PTE_ADDR should only be used on a PTE that has a physical address of the next
69  * PML inside.  i.e., not a final PTE in the page table walk. */
70 static pte_t *pte2pml(pte_t pte)
71 {
72         return (pte_t*)KADDR(PTE_ADDR(pte));
73 }
74
75 static pte_t *__pml_walk(pte_t *pml, uintptr_t va, int flags, int pml_shift)
76 {
77         pte_t *pte;
78         void *new_pml_kva;
79
80         pte = &pml[PMLx(va, pml_shift)];
81         if (walk_is_complete(pte, pml_shift, flags))
82                 return pte;
83         if (!(*pte & PTE_P)) {
84                 if (!(flags & PG_WALK_CREATE))
85                         return NULL;
86                 new_pml_kva = kpage_zalloc_addr();
87                 /* Might want better error handling (we're probably out of memory) */
88                 if (!new_pml_kva)
89                         return NULL;
90                 /* We insert the new PT into the PML with U and W perms.  Permissions on
91                  * page table walks are anded together (if any of them are !User, the
92                  * translation is !User).  We put the perms on the last entry, not the
93                  * intermediates. */
94                 *pte = PADDR(new_pml_kva) | PTE_P | PTE_U | PTE_W;
95         }
96         return __pml_walk(pte2pml(*pte), va, flags, pml_shift - BITS_PER_PML);
97 }
98
99 /* Returns a pointer to the page table entry corresponding to va.  Flags has
100  * some options and selects which level of the page table we're happy with
101  * stopping at.  Normally, this is PML1 for a normal page (e.g. flags =
102  * PML1_SHIFT), but could be for a jumbo page (PML3 or PML2 entry).
103  *
104  * Flags also controls whether or not intermediate page tables are created or
105  * not.  This is useful for when we are checking whether or not a mapping
106  * exists, but aren't interested in creating intermediate tables that will not
107  * get filled.  When we want to create intermediate pages (i.e. we're looking
108  * for the PTE to insert a page), pass in PG_WALK_CREATE with flags.
109  *
110  * Returns 0 on error or absence of a PTE for va. */
111 pte_t *pml_walk(pte_t *pml, uintptr_t va, int flags)
112 {
113         return __pml_walk(pml, va, flags, PML4_SHIFT);
114 }
115
116 /* Helper: determines how much va needs to be advanced until it is aligned to
117  * pml_shift. */
118 static uintptr_t amt_til_aligned(uintptr_t va, int pml_shift)
119 {
120         /* find the lower bits of va, subtract them from the shift to see what we
121          * would need to add to get to the shift.  va might be aligned already, and
122          * we subtracted 0, so we mask off the top part again. */
123         return ((1UL << pml_shift) - (va & ((1UL << pml_shift) - 1))) &
124                ((1UL << pml_shift) - 1);
125 }
126
127 /* Helper: determines how much of size we can take, in chunks of pml_shift */
128 static uintptr_t amt_of_aligned_bytes(uintptr_t size, int pml_shift)
129 {
130         /* creates a mask all 1s from MSB down to (including) shift */
131         return (~((1UL << pml_shift) - 1)) & size;
132 }
133
134 /* Helper: Advance pte, given old_pte.  Will do pml walks when necessary. */
135 static pte_t *get_next_pte(pte_t *old_pte, pte_t *pgdir, uintptr_t va,
136                            int flags)
137 {
138         /* PTEs (undereferenced) are addresses within page tables.  so long as we
139          * stay inside the PML, we can just advance via pointer arithmetic.  if we
140          * advance old_pte and it points to the beginning of a page (offset == 0),
141          * we've looped outside of our original PML, and need to get a new one. */
142         old_pte++;
143         if (!PGOFF(old_pte))
144                 return pml_walk(pgdir, va, flags);
145         return old_pte;
146 }
147
148 /* Helper: maps pages from va to pa for size bytes, all for a given page size */
149 static void map_my_pages(pte_t *pgdir, uintptr_t va, size_t size,
150                          physaddr_t pa, int perm, int pml_shift)
151 {
152         /* set to trigger a pml walk on the first get_next */
153         pte_t *pte = (pte_t*)PGSIZE - 1;
154         size_t pgsize = 1UL << pml_shift;
155
156         for (size_t i = 0; i < size; i += pgsize, va += pgsize,
157              pa += pgsize) {
158                 pte = get_next_pte(pte, pgdir, va, PG_WALK_CREATE | pml_shift);
159                 assert(pte);
160                 *pte = PTE_ADDR(pa) | PTE_P | perm |
161                        (pml_shift != PML1_SHIFT ? PTE_PS : 0);
162                 printd("Wrote *pte %p, for va %p to pa %p tried to cover %p\n",
163                        *pte, va, pa, amt_mapped);
164         }
165 }
166
167 /* Maps all pages possible from va->pa, up to size, preferring to use pages of
168  * type pml_shift (size == (1 << shift)).  Assumes that it is possible to map va
169  * to pa at the given shift. */
170 static uintptr_t __map_segment(pte_t *pgdir, uintptr_t va, size_t size,
171                                physaddr_t pa, int perm, int pml_shift)
172 {
173         printd("__map_segment, va %p, size %p, pa %p, shift %d\n", va, size,
174                pa, pml_shift);
175         uintptr_t amt_to_submap, amt_to_map, amt_mapped = 0;
176
177         amt_to_submap = amt_til_aligned(va, pml_shift);
178         amt_to_submap = MIN(amt_to_submap, size);
179         if (amt_to_submap) {
180                 amt_mapped = __map_segment(pgdir, va, amt_to_submap, pa, perm,
181                                            pml_shift - BITS_PER_PML);
182                 va += amt_mapped;
183                 pa += amt_mapped;
184                 size -= amt_mapped;
185         }
186         /* Now we're either aligned and ready to map, or size == 0 */
187         amt_to_map = amt_of_aligned_bytes(size, pml_shift);
188         if (amt_to_map) {
189                 map_my_pages(pgdir, va, amt_to_map, pa, perm, pml_shift);
190                 va += amt_to_map;
191                 pa += amt_to_map;
192                 size -= amt_to_map;
193                 amt_mapped += amt_to_map;
194         }
195         /* Map whatever is left over */
196         if (size)
197                 amt_mapped += __map_segment(pgdir, va, size, pa, perm,
198                                             pml_shift - BITS_PER_PML);
199         return amt_mapped;
200 }
201
202 /* Returns the maximum pml shift possible between a va->pa mapping.  It is the
203  * number of least-significant bits the two addresses have in common.  For
204  * instance, if the two pages are 0x456000 and 0x156000, this returns 20.  For
205  * regular pages, it will be at least 12 (every page ends in 0x000).
206  *
207  * The max pml shift possible for an va->pa mapping is determined by the
208  * least bit that differs between va and pa.
209  *
210  * We can optimize this a bit, since we know the first 12 bits are the same, and
211  * we won't go higher than max_pml_shift. */
212 static int max_possible_shift(uintptr_t va, uintptr_t pa)
213 {
214         int shift = 0;
215         if (va == pa)
216                 return sizeof(uintptr_t) * 8;
217         while ((va & 1) == (pa & 1)) {
218                 va >>= 1;
219                 pa >>= 1;
220                 shift++;
221         }
222         return shift;
223 }
224
225 /* Map [va, va+size) of virtual (linear) address space to physical [pa, pa+size)
226  * in the page table rooted at pgdir.  Size is a multiple of PGSIZE.  Use
227  * permission bits perm|PTE_P for the entries.  Set pml_shift to the shift of
228  * the largest page size you're willing to use.
229  *
230  * Doesn't handle having pages currently mapped yet, and while supporting that
231  * is relatively easy, doing an insertion of small pages into an existing jumbo
232  * would be trickier.  Might have the vmem region code deal with this.
233  *
234  * Don't use this to set the PAT flag on jumbo pages in perm, unless you are
235  * absolultely sure you won't map regular pages.  */
236 void map_segment(pde_t *pgdir, uintptr_t va, size_t size, physaddr_t pa,
237                  int perm, int pml_shift)
238 {
239         int max_shift_possible;
240         if (PGOFF(va) || PGOFF(pa) || PGOFF(size))
241                 panic("Asked to map with bad alignment.  va %p, pa %p, size %p\n", va,
242                       pa, size);
243         /* Given the max_page_size, try and use larger pages.  We'll figure out the
244          * largest possible jumbo page, up to whatever we were asked for. */
245         if (pml_shift != PGSHIFT) {
246                 max_shift_possible = max_possible_shift(va, pa);
247                 /* arch-specific limitation (can't have jumbos beyond PML3) */
248                 max_shift_possible = MIN(max_shift_possible, PML3_SHIFT);
249                 /* Assumes we were given a proper PML shift 12, 21, 30, etc */
250                 while (pml_shift > max_shift_possible)
251                         pml_shift -= BITS_PER_PML;
252         }
253         assert((pml_shift == PML1_SHIFT) ||
254                (pml_shift == PML2_SHIFT) ||
255                (pml_shift == PML3_SHIFT));
256         __map_segment(pgdir, va, size, pa, perm, pml_shift);
257 }
258
259 /* For every PTE in [start, start + len), call callback(pte, shift,
260  * etc), including the not present PTEs.  pml_shift is the shift/size of pml.
261  *
262  * This will recurse down into sub PMLs, and perform the CB in a
263  * depth-first-search.  The CB will be told which level of the paging it is at,
264  * via 'shift'.
265  *
266  * The CB will also run on intermediate PTEs: meaning, PTEs that point to page
267  * tables (and not (jumbo) pages) will be executed.  If the CB returns anything
268  * other than 0, we'll abort and propagate that back out from for_each. */
269 static int __pml_for_each(pte_t *pml,  uintptr_t start, size_t len,
270                           pte_cb_t callback, void *arg, int pml_shift)
271 {
272         int ret;
273         bool visited_all_subs;
274         pte_t *pte_s, *pte_e, *pte_i;
275         uintptr_t kva, pgsize = 1UL << pml_shift;
276
277         if (!len)
278                 return 0;
279         pte_s = &pml[PMLx(start, pml_shift)];
280         /* Later, we'll loop up to and including pte_e.  Since start + len might not
281          * be page aligned, we'll need to include the final pte.  If it is aligned,
282          * we don't want to visit, so we subtract one so that the aligned case maps
283          * to the index below it's normal pte. */
284         pte_e = &pml[PMLx(start + len - 1, pml_shift)];
285         /* tracks the virt addr pte_i works on, rounded for this PML */
286         kva = ROUNDDOWN(start, pgsize);
287         printd("PFE, start %p PMLx(S) %d, end-inc %p PMLx(E) %d shift %d, kva %p\n",
288                start, PMLx(start, pml_shift), start + len - 1,
289                PMLx(start + len - 1, pml_shift), pml_shift, kva);
290         for (pte_i = pte_s; pte_i <= pte_e; pte_i++, kva += pgsize) {
291                 visited_all_subs = FALSE;
292                 /* Complete only on the last level (PML1_SHIFT) or on a jumbo */
293                 if ((*pte_i & PTE_P) &&
294                     (!walk_is_complete(pte_i, pml_shift, PML1_SHIFT))) {
295                         /* only pass truncated end points (e.g. start may not be page
296                          * aligned) when we're on the first (or last) item.  For the middle
297                          * entries, we want the subpmls to process the full range they are
298                          * responsible for: [kva, kva + pgsize). */
299                         uintptr_t sub_start = MAX(kva, start);
300                         size_t sub_len = MIN(start + len, kva + pgsize) - sub_start;
301                         ret = __pml_for_each(pte2pml(*pte_i), sub_start, sub_len, callback,
302                                              arg, pml_shift - BITS_PER_PML);
303                         if (ret)
304                                 return ret;
305                         /* based on sub_{start,end}, we can tell if our sub visited all of
306                          * its PTES. */
307                         if ((sub_start == kva) && (sub_len == pgsize))
308                                 visited_all_subs = TRUE;
309                 }
310                 if ((ret = callback(pte_i, kva, pml_shift, visited_all_subs, arg)))
311                         return ret;
312         }
313         return 0;
314 }
315
316 int pml_for_each(pte_t *pml, uintptr_t start, size_t len, pte_cb_t callback,
317                  void *arg)
318 {
319         return __pml_for_each(pml, start, len, callback, arg, PML4_SHIFT);
320 }
321
322 /* Unmaps [va, va + size) from pgdir, freeing any intermediate page tables.
323  * This does not free the actual memory pointed to by the page tables, nor does
324  * it flush the TLB. */
325 int unmap_segment(pde_t *pgdir, uintptr_t va, size_t size)
326 {
327         int pt_free_cb(pte_t *pte, uintptr_t kva, int shift, bool visited_subs,
328                        void *data)
329         {
330                 if (!(*pte & PTE_P))
331                         return 0;
332                 if ((shift == PML1_SHIFT) || (*pte & PTE_PS)) {
333                         *pte = 0;
334                         return 0;
335                 }
336                 /* If we haven't visited all of our subs, we might still have some
337                  * mappings hanging our this page table. */
338                 if (!visited_subs) {
339                         pte_t *pte_i = pte2pml(*pte);   /* first pte == pml */
340                         /* make sure we have no PTEs in use */
341                         for (int i = 0; i < NPTENTRIES; i++, pte_i++) {
342                                 if (*pte_i)
343                                         return 0;
344                         }
345                 }
346                 page_decref(ppn2page(LA2PPN(*pte)));
347                 *pte = 0;
348                 return 0;
349         }
350
351         return pml_for_each(pgdir, va, size, pt_free_cb, 0);
352 }
353
354 /* Older interface for page table walks - will return the PTE corresponding to
355  * VA.  If create is 1, it'll create intermediate tables.  This can return jumbo
356  * PTEs, but only if they already exist.  Otherwise, (with create), it'll walk
357  * to the lowest PML.  If the walk fails due to a lack of intermediate tables or
358  * memory, this returns 0. */
359 pte_t *pgdir_walk(pde_t *pgdir, const void *va, int create)
360 {
361         int flags = PML1_SHIFT;
362         if (create == 1)
363                 flags |= PG_WALK_CREATE;
364         return pml_walk(pgdir, (uintptr_t)va, flags);
365 }
366
367 static int pml_perm_walk(pte_t *pml, const void *va, int pml_shift)
368 {
369         pte_t *pte;
370         int perms_here;
371
372         pte = &pml[PMLx(va, pml_shift)];
373         if (!(*pte & PTE_P))
374                 return 0;
375         perms_here = *pte & (PTE_PERM | PTE_P);
376         if (walk_is_complete(pte, pml_shift, PML1_SHIFT))
377                 return perms_here;
378         return pml_perm_walk(pte2pml(*pte), va, pml_shift - BITS_PER_PML) &
379                perms_here;
380 }
381
382 /* Returns the effective permissions for PTE_U, PTE_W, and PTE_P on a given
383  * virtual address.  Note we need to consider the composition of every PTE in
384  * the page table walk (we bit-and all of them together) */
385 int get_va_perms(pde_t *pgdir, const void *va)
386 {
387         return pml_perm_walk(pgdir, va, PML4_SHIFT);
388 }
389
390 #define check_sym_va(sym, addr)                                                \
391 ({                                                                             \
392         if ((sym) != (addr))                                                       \
393                 printk("Error: " #sym " is %p, should be " #addr "\n", sym);           \
394 })
395
396 static void check_syms_va(void)
397 {
398         /* Make sure our symbols are up to date (see arch/ros/mmu64.h) */
399         check_sym_va(KERN_LOAD_ADDR, 0xffffffffc0000000);
400         check_sym_va(LAPIC_BASE,     0xffffffffbff00000);
401         check_sym_va(IOAPIC_BASE,    0xffffffffbfe00000);
402         check_sym_va(VPT_TOP,        0xffffff0000000000);
403         check_sym_va(VPT,            0xfffffe8000000000);
404         check_sym_va(KERN_VMAP_TOP,  0xfffffe8000000000);
405         check_sym_va(KERNBASE,       0xffff800000000000);
406         check_sym_va(ULIM,           0x0000800000000000);
407         check_sym_va(UVPT,           0x00007f8000000000);
408         check_sym_va(UINFO,          0x00007f7fffe00000);
409         check_sym_va(UWLIM,          0x00007f7fffe00000);
410         check_sym_va(UDATA,          0x00007f7fffc00000);
411         check_sym_va(UGDATA,         0x00007f7fffbff000);
412         check_sym_va(UMAPTOP,        0x00007f7fffbff000);
413         check_sym_va(USTACKTOP,      0x00007f7fffbff000);
414         check_sym_va(BRK_END,        0x0000400000000000);
415 }
416
417 /* Initializes anything related to virtual memory.  Paging is already on, but we
418  * have a slimmed down page table. */
419 void vm_init(void)
420 {
421         uint32_t edx;
422         boot_cr3 = (physaddr_t)boot_pml4;
423         boot_pgdir = KADDR((uintptr_t)boot_pml4);
424         gdt = KADDR((uintptr_t)gdt64);
425
426         /* We need to limit our mappings on machines that don't support 1GB pages */
427         cpuid(0x80000001, 0x0, 0, 0, 0, &edx);
428         max_jumbo_shift = edx & (1 << 26) ? PML3_SHIFT : PML2_SHIFT;
429         check_syms_va();
430         /* KERNBASE mapping: we already have 512 GB complete (one full PML3_REACH).
431          * It's okay if we have extra, just need to make sure we reach max_paddr. */
432         if (KERNBASE + PML3_REACH < (uintptr_t)KADDR(max_paddr)) {
433                 map_segment(boot_pgdir, KERNBASE + PML3_REACH,
434                             max_paddr - PML3_REACH, 0x0 + PML3_REACH,
435                             PTE_W | PTE_G, max_jumbo_shift);
436         }
437         /* For the LAPIC and IOAPIC, we use PAT (but not *the* PAT flag) to make
438          * these type UC */
439         map_segment(boot_pgdir, LAPIC_BASE, APIC_SIZE, LAPIC_PBASE,
440                     PTE_PCD | PTE_PWT | PTE_W | PTE_G, max_jumbo_shift);
441         map_segment(boot_pgdir, IOAPIC_BASE, APIC_SIZE, IOAPIC_PBASE,
442                     PTE_PCD | PTE_PWT | PTE_W | PTE_G, max_jumbo_shift);
443         /* VPT mapping: recursive PTE inserted at the VPT spot */
444         boot_pgdir[PDX(VPT)] = PADDR(boot_pgdir) | PTE_W | PTE_P;
445         /* same for UVPT, accessible by userspace (RO). */
446         boot_pgdir[PDX(UVPT)] = PADDR(boot_pgdir) | PTE_U | PTE_P;
447         /* set up core0s now (mostly for debugging) */
448         setup_default_mtrrs(0);
449         /* Our current gdt_pd (gdt64desc) is pointing to a physical address for the
450          * GDT.  We need to switch over to pointing to one with a virtual address,
451          * so we can later unmap the low memory */
452         gdt_pd = (pseudodesc_t) {sizeof(segdesc_t) * SEG_COUNT - 1,
453                                  (uintptr_t)gdt};
454         asm volatile("lgdt %0" : : "m"(gdt_pd));
455         /* LAPIC is mapped, if we're using that.  if we're using rdtscp or some
456          * other non-LAPIC method, we can (probably) start using it right away.  we
457          * may get 0 back on other cores, if smp_boot hasn't completed, though
458          * that's no different than before this is TRUE. */
459         core_id_ready = TRUE;
460 }
461
462 void x86_cleanup_bootmem(void)
463 {
464         unmap_segment(boot_pgdir, 0, PML3_PTE_REACH);
465         tlbflush();
466 }
467
468 /* Walks len bytes from start, executing 'callback' on every PTE, passing it a
469  * specific VA and whatever arg is passed in.  Note, this cannot handle jumbo
470  * pages.
471  *
472  * This is just a clumsy wrapper around the more powerful pml_for_each, which
473  * can handle jumbo and intermediate pages. */
474 int env_user_mem_walk(struct proc *p, void *start, size_t len,
475                       mem_walk_callback_t callback, void *arg)
476 {
477         struct tramp_package {
478                 struct proc *p;
479                 mem_walk_callback_t cb;
480                 void *cb_arg;
481         };
482         int trampoline_cb(pte_t *pte, uintptr_t kva, int shift, bool visited_subs,
483                           void *data)
484         {
485                 struct tramp_package *tp = (struct tramp_package*)data;
486                 assert(tp->cb);
487                 /* memwalk CBs don't know how to handle intermediates or jumbos */
488                 if (shift != PML1_SHIFT)
489                         return 0;
490                 return tp->cb(tp->p, pte, (void*)kva, tp->cb_arg);
491         }
492
493         struct tramp_package local_tp;
494         local_tp.p = p;
495         local_tp.cb = callback;
496         local_tp.cb_arg = arg;
497         return pml_for_each(p->env_pgdir, (uintptr_t)start, len, trampoline_cb,
498                             &local_tp);
499 }
500
501 /* Frees (decrefs) all pages of the process's page table, including the page
502  * directory.  Does not free the memory that is actually mapped. */
503 void env_pagetable_free(struct proc *p)
504 {
505         /* callback: given an intermediate pte (not a final one), removes the page
506          * table the PTE points to */
507         int pt_free_cb(pte_t *pte, uintptr_t kva, int shift, bool visited_subs,
508                        void *data)
509         {
510                 if (!(*pte & PTE_P))
511                         return 0;
512                 if ((shift == PML1_SHIFT) || (*pte & PTE_PS))
513                         return 0;
514                 page_decref(ppn2page(LA2PPN(*pte)));
515                 return 0;
516         }
517                 
518         assert(p->env_cr3 != rcr3());
519         pml_for_each(p->env_pgdir, 0, UVPT, pt_free_cb, 0);
520         /* the page directory is not a PTE, so it never was freed */
521         page_decref(pa2page(p->env_cr3));
522         tlbflush();
523 }
524
525 /* Remove the inner page tables along va's walk.  The internals are more
526  * powerful.  We'll eventually want better arch-indep VM functions. */
527 error_t pagetable_remove(pde_t *pgdir, void *va)
528 {
529         return unmap_segment(pgdir, (uintptr_t)va, PGSIZE);
530 }
531
532 void page_check(void)
533 {
534 }
535
536 /* Debugging */
537 static int print_pte(pte_t *pte, uintptr_t kva, int shift, bool visited_subs,
538                      void *data)
539 {
540         if (!(*pte & PTE_P))
541                 return 0;
542         switch (shift) {
543                 case (PML1_SHIFT):
544                         printk("\t");
545                         /* fall-through */
546                 case (PML2_SHIFT):
547                         printk("\t");
548                         /* fall-through */
549                 case (PML3_SHIFT):
550                         printk("\t");
551         }
552         printk("KVA: %p, PTE val %p, shift %d, visit %d%s\n", kva, *pte, shift,
553                visited_subs, (*pte & PTE_PS ? " (jumbo)" : ""));
554         return 0;
555 }
556
557 void debug_print_pgdir(pte_t *pgdir)
558 {
559         printk("Printing the entire page table set for %p, DFS\n", pgdir);
560         /* Need to be careful we avoid VPT/UVPT, o/w we'll recurse */
561         pml_for_each(pgdir, 0, UVPT, print_pte, 0);
562         if (max_jumbo_shift < PML3_SHIFT)
563                 printk("(skipping kernbase mapping - too many entries)\n");
564         else
565                 pml_for_each(pgdir, KERNBASE, VPT - KERNBASE, print_pte, 0);
566         pml_for_each(pgdir, VPT_TOP, MAX_VADDR - VPT_TOP, print_pte, 0);
567 }