BXE: min->MIN, plus an spatch
[akaros.git] / kern / arch / x86 / pmap32.c
1 #ifdef __SHARC__
2 #pragma nosharc
3 #define SINIT(x) x
4 #endif
5
6 /* See COPYRIGHT for copyright information. */
7 #include <arch/x86.h>
8 #include <arch/arch.h>
9 #include <arch/mmu.h>
10 #include <arch/apic.h>
11
12 #include <error.h>
13 #include <sys/queue.h>
14
15 #include <atomic.h>
16 #include <string.h>
17 #include <assert.h>
18 #include <pmap.h>
19 #include <kclock.h>
20 #include <env.h>
21 #include <stdio.h>
22 #include <kmalloc.h>
23 #include <page_alloc.h>
24
25 // These variables are set in i386_vm_init()
26 pde_t* boot_pgdir;              // Virtual address of boot time page directory
27 physaddr_t RO boot_cr3;         // Physical address of boot time page directory
28
29 // Global descriptor table.
30 //
31 // The kernel and user segments are identical (except for the DPL).
32 // To load the SS register, the CPL must equal the DPL.  Thus,
33 // we must duplicate the segments for the user and the kernel.
34 //
35 segdesc_t gdt_in_c[] =
36 {
37         // 0x0 - unused (always faults -- for trapping NULL far pointers)
38         SEG_NULL,
39
40         // 0x8 - kernel code segment
41         [GD_KT >> 3] = SEG(STA_X | STA_R, 0x0, 0xffffffff, 0),
42
43         // 0x10 - kernel data segment
44         [GD_KD >> 3] = SEG(STA_W, 0x0, 0xffffffff, 0),
45
46         // 0x18 - user code segment
47         [GD_UT >> 3] = SEG(STA_X | STA_R, 0x0, 0xffffffff, 3),
48
49         // 0x20 - user data segment
50         [GD_UD >> 3] = SEG(STA_W, 0x0, 0xffffffff, 3),
51
52         // 0x28 - tss, initialized in idt_init()
53         [GD_TSS >> 3] = SEG_NULL,
54
55         // 0x30 - LDT, set per-process
56         [GD_LDT >> 3] = SEG_NULL
57 };
58
59 /* Want gdt to be a pointer, not an array type (can replace it more easily) */
60 segdesc_t *gdt = gdt_in_c;
61
62 pseudodesc_t gdt_pd = {
63         sizeof(gdt_in_c) - 1, (unsigned long) gdt_in_c
64 };
65
66 // --------------------------------------------------------------
67 // Set up initial memory mappings and turn on MMU.
68 // --------------------------------------------------------------
69
70 static void check_boot_pgdir(bool pse);
71
72 //
73 // Map [la, la+size) of linear address space to physical [pa, pa+size)
74 // in the page table rooted at pgdir.  Size is a multiple of PGSIZE.
75 // Use permission bits perm|PTE_P for the entries.
76 //
77 // To map with Jumbos, set PTE_PS in perm
78 static void
79 boot_map_segment(pde_t *COUNT(NPDENTRIES) pgdir, uintptr_t la, size_t size, physaddr_t pa, int perm)
80 {
81         uintptr_t i;
82         pte_t *pte;
83         // la can be page unaligned, but weird things will happen
84         // unless pa has the same offset.  pa always truncates any
85         // possible offset.  will warn.  size can be weird too. 
86         if (PGOFF(la)) {
87                 warn("la not page aligned in boot_map_segment!");
88                 size += PGOFF(la);
89         }
90         if (perm & PTE_PS) {
91                 if (JPGOFF(la) || JPGOFF(pa))
92                         panic("Tried to map a Jumbo page at an unaligned address!");
93                 // need to index with i instead of la + size, in case of wrap-around
94                 for (i = 0; i < size; i += JPGSIZE, la += JPGSIZE, pa += JPGSIZE) {
95                         pte = pgdir_walk(pgdir, (void*)la, 2);
96                         assert(pte);
97                         *pte = PTE_ADDR(pa) | PTE_P | perm;
98                 }
99         } else {
100                 for (i = 0; i < size; i += PGSIZE, la += PGSIZE, pa += PGSIZE) {
101                         pte = pgdir_walk(pgdir, (void*)la, 1);
102                         assert(pte);
103                         if (*pte & PTE_PS)
104                                 // if we start using the extra flag for PAT, which we aren't,
105                                 // this will warn, since PTE_PS and PTE_PAT are the same....
106                                 warn("Possibly attempting to map a regular page into a Jumbo PDE");
107                         *pte = PTE_ADDR(pa) | PTE_P | perm;
108                 }
109         }
110 }
111
112 // Set up a two-level page table:
113 //    boot_pgdir is its linear (virtual) address of the root
114 //    boot_cr3 is the physical adresss of the root
115 // Then turn on paging.  Then effectively turn off segmentation.
116 // (i.e., the segment base addrs are set to zero).
117 // 
118 // This function only sets up the kernel part of the address space
119 // (ie. addresses >= ULIM).  The user part of the address space
120 // will be setup later.
121 //
122 // From UWLIM to ULIM, the user is allowed to read but not write.
123 // Above ULIM the user cannot read (or write). 
124 void
125 vm_init(void)
126 {
127         pde_t* pgdir;
128         uint32_t cr0, edx;
129         size_t n;
130         bool pse;
131
132         pse = enable_pse();
133         if (pse)
134                 cprintf("PSE capability detected.\n");
135
136         // we paniced earlier if we don't support PGE.  turn it on now.
137         // it's used in boot_map_segment, which covers all of the mappings that are
138         // the same for all address spaces.  and also for the VPT mapping below.
139         lcr4(rcr4() | CR4_PGE);
140
141         // set up mtrr's for core0.  other cores will do the same later
142         setup_default_mtrrs(0);
143
144         /*
145          * PSE status: 
146          * - can walk and set up boot_map_segments with jumbos but can't
147          *   insert yet.  need to look at the page_dir and friends.
148          * - anything related to a single struct page still can't handle 
149          *   jumbos.  will need to think about and adjust Page functions
150          * - do we want to store info like this in the struct page?  or just check
151          *   by walking the PTE
152          * - when we alloc a page, and we want it to be 4MB, we'll need
153          *   to have contiguous memory, etc
154          * - there's a difference between having 4MB page table entries
155          *   and having 4MB Page tracking structs.  changing the latter will
156          *   break a lot of things
157          * - showmapping and friends work on a 4KB granularity, but map to the
158          *   correct entries
159          * - need to not insert / boot_map a single page into an area that is 
160          *   already holding a jumbo page.  will need to break the jumbo up so that
161          *   we can then insert the lone page.  currently warns.
162          * - some inherent issues with the pgdir_walks returning a PTE, and we
163          *   don't know whether it is a jumbo (PDE) or a regular PTE.
164          */
165
166         //////////////////////////////////////////////////////////////////////
167         // create initial page directory.
168         pgdir = kpage_zalloc_addr();
169         assert(pgdir);
170         boot_pgdir = pgdir;
171         boot_cr3 = PADDR(pgdir);
172         // helpful if you want to manually walk with kvm / bochs
173         //printk("pgdir va = %p, pgdir pa = %p\n\n", pgdir, PADDR(pgdir));
174
175         //////////////////////////////////////////////////////////////////////
176         // Recursively insert PD in itself as a page table, to form
177         // a virtual page table at virtual address VPT.
178         // (For now, you don't have understand the greater purpose of the
179         // following two lines.  Unless you are eagle-eyed, in which case you
180         // should already know.)
181
182         // Permissions: kernel RW, user NONE, Global Page
183         pgdir[PDX(VPT)] = PADDR(pgdir) | PTE_W | PTE_P | PTE_G;
184
185         // same for UVPT
186         // Permissions: kernel R, user R, Global Page
187         pgdir[PDX(UVPT)] = PADDR(pgdir) | PTE_U | PTE_P | PTE_G;
188
189         //////////////////////////////////////////////////////////////////////
190         // Map all of physical memory at KERNBASE. 
191         // Ie.  the VA range [KERNBASE, 2^32) should map to
192         //      the PA range [0, 2^32 - KERNBASE)
193         // We might not have 2^32 - KERNBASE bytes of physical memory, but
194         // we just set up the mapping anyway.
195         // Permissions: kernel RW, user NONE
196         // Your code goes here: 
197         
198         // this maps all of the possible phys memory
199         // note the use of unsigned underflow to get size = 0x40000000
200         //boot_map_segment(pgdir, KERNBASE, -KERNBASE, 0, PTE_W);
201         // but this only maps what is available, and saves memory.  every 4MB of
202         // mapped memory requires a 2nd level page: 2^10 entries, each covering 2^12
203         // need to modify tests below to account for this
204         if (pse) {
205                 // map the first 4MB as regular entries, to support different MTRRs
206                 boot_map_segment(pgdir, KERNBASE, JPGSIZE, 0, PTE_W | PTE_G);
207                 boot_map_segment(pgdir, KERNBASE + JPGSIZE, max_paddr - JPGSIZE, JPGSIZE,
208                                  PTE_W | PTE_G | PTE_PS);
209         } else
210                 boot_map_segment(pgdir, KERNBASE, max_paddr, 0, PTE_W | PTE_G);
211
212         // APIC mapping: using PAT (but not *the* PAT flag) to make these type UC
213         // IOAPIC
214         boot_map_segment(pgdir, IOAPIC_BASE, APIC_SIZE, IOAPIC_PBASE,
215                          PTE_PCD | PTE_PWT | PTE_W | PTE_G);
216         // Local APIC
217         boot_map_segment(pgdir, LAPIC_BASE, APIC_SIZE, LAPIC_PBASE,
218                          PTE_PCD | PTE_PWT | PTE_W | PTE_G);
219
220         // Check that the initial page directory has been set up correctly.
221         check_boot_pgdir(pse);
222
223         //////////////////////////////////////////////////////////////////////
224         // On x86, segmentation maps a VA to a LA (linear addr) and
225         // paging maps the LA to a PA.  I.e. VA => LA => PA.  If paging is
226         // turned off the LA is used as the PA.  Note: there is no way to
227         // turn off segmentation.  The closest thing is to set the base
228         // address to 0, so the VA => LA mapping is the identity.
229
230         // Current mapping: VA KERNBASE+x => PA x.
231         //     (segmentation base=-KERNBASE and paging is off)
232
233         // From here on down we must maintain this VA KERNBASE + x => PA x
234         // mapping, even though we are turning on paging and reconfiguring
235         // segmentation.
236
237         // Map VA 0:4MB same as VA KERNBASE, i.e. to PA 0:4MB.
238         // (Limits our kernel to <4MB)
239         /* They mean linear address 0:4MB, and the kernel < 4MB is only until 
240          * segmentation is turned off.
241          * once we turn on paging, segmentation is still on, so references to
242          * KERNBASE+x will get mapped to linear address x, which we need to make 
243          * sure can map to phys addr x, until we can turn off segmentation and
244          * KERNBASE+x maps to LA KERNBASE+x, which maps to PA x, via paging
245          */
246         pgdir[0] = pgdir[PDX(KERNBASE)];
247
248         // Install page table.
249         lcr3(boot_cr3);
250
251         // Turn on paging.
252         cr0 = rcr0();
253         // CD and NW should already be on, but just in case these turn on caching
254         cr0 |= CR0_PE|CR0_PG|CR0_AM|CR0_WP|CR0_NE|CR0_MP;
255         cr0 &= ~(CR0_TS|CR0_EM|CR0_CD|CR0_NW);
256         lcr0(cr0);
257
258         // Current mapping: KERNBASE+x => x => x.
259         // (x < 4MB so uses paging pgdir[0])
260
261         // Reload all segment registers.
262         asm volatile("lgdt gdt_pd");
263         asm volatile("movw %%ax,%%gs" :: "a" (GD_UD|3));
264         asm volatile("movw %%ax,%%fs" :: "a" (GD_UD|3));
265         asm volatile("movw %%ax,%%es" :: "a" (GD_KD));
266         asm volatile("movw %%ax,%%ds" :: "a" (GD_KD));
267         asm volatile("movw %%ax,%%ss" :: "a" (GD_KD));
268         asm volatile("ljmp %0,$1f\n 1:\n" :: "i" (GD_KT));  // reload cs
269         asm volatile("lldt %%ax" :: "a" (0));
270
271         // Final mapping: KERNBASE+x => KERNBASE+x => x.
272
273         // This mapping was only used after paging was turned on but
274         // before the segment registers were reloaded.
275         pgdir[0] = 0;
276
277         // Flush the TLB for good measure, to kill the pgdir[0] mapping.
278         tlb_flush_global();
279 }
280
281 void x86_cleanup_bootmem(void)
282 {
283         #define trampoline_pg 0x00001000UL
284         // Remove the mapping of the page used by the trampoline
285         page_remove(boot_pgdir, (void*)trampoline_pg);
286         // Remove the page table used for that mapping
287         pagetable_remove(boot_pgdir, (void*)trampoline_pg);
288 }
289
290 //
291 // Checks that the kernel part of virtual address space
292 // has been setup roughly correctly(by i386_vm_init()).
293 //
294 // This function doesn't test every corner case,
295 // in fact it doesn't test the permission bits at all,
296 // but it is a pretty good sanity check. 
297 //
298 static physaddr_t check_va2pa(pde_t *COUNT(NPDENTRIES) pgdir, uintptr_t va);
299
300 static void
301 check_boot_pgdir(bool pse)
302 {
303         uint32_t i, n;
304         pde_t *pgdir, pte;
305
306         pgdir = boot_pgdir;
307
308         // check phys mem
309         //for (i = 0; KERNBASE + i != 0; i += PGSIZE)
310         // adjusted check to account for only mapping avail mem
311         if (pse)
312                 for (i = 0; i < max_paddr; i += JPGSIZE)
313                         assert(check_va2pa(pgdir, KERNBASE + i) == i);
314         else
315                 for (i = 0; i < max_paddr; i += PGSIZE)
316                         assert(check_va2pa(pgdir, KERNBASE + i) == i);
317
318         // check for zero/non-zero in PDEs
319         for (i = 0; i < NPDENTRIES; i++) {
320                 switch (i) {
321                 case PDX(VPT):
322                 case PDX(UVPT):
323                 case PDX(LAPIC_BASE): // LAPIC mapping.  TODO: remove when MTRRs are up
324                         assert(pgdir[i]);
325                         break;
326                 default:
327                         //if (i >= PDX(KERNBASE))
328                         // adjusted check to account for only mapping avail mem
329                         // and you can't KADDR maxpa (just above legal range)
330                         // max_paddr can be up to maxpa, so assume the worst
331                         if (i >= PDX(KERNBASE) && i <= PDX(KADDR(max_paddr-1)))
332                                 assert(pgdir[i]);
333                         else
334                                 assert(pgdir[i] == 0);
335                         break;
336                 }
337         }
338
339         /* check permissions
340          * user read-only.  check for user and write, should be only user
341          * eagle-eyed viewers should be able to explain the extra cases.
342          * for the mongoose-eyed, remember that weird shit happens when you loop
343          * through UVPT.  Specifically, you can't loop once, then look at a jumbo
344          * page that is kernel only.  That's the end of the page table for you, so
345          * having a U on the entry doesn't make sense.  Thus we check for a jumbo
346          * page, and special case it.  This will happen at 0xbf701000.  Why is this
347          * magical?  Get your eagle glasses and figure it out. */
348         for (i = UWLIM; i < ULIM; i+=PGSIZE) {
349                 pte = get_va_perms(pgdir, (void*SAFE)TC(i));
350                 if (pte & PTE_P) {
351                         if (i == UVPT+(VPT >> 10))
352                                 continue;
353                         if (*pgdir_walk(pgdir, (void*SAFE)TC(i), 0) & PTE_PS) {
354                                 assert((pte & PTE_U) != PTE_U);
355                                 assert((pte & PTE_W) != PTE_W);
356                         } else {
357                                 assert((pte & PTE_U) == PTE_U);
358                                 assert((pte & PTE_W) != PTE_W);
359                         }
360                 }
361         }
362         // kernel read-write.
363         for (i = ULIM; i <= KERNBASE + max_paddr - PGSIZE; i+=PGSIZE) {
364                 pte = get_va_perms(pgdir, (void*SAFE)TC(i));
365                 if ((pte & PTE_P) && (i != VPT+(UVPT>>10))) {
366                         assert((pte & PTE_U) != PTE_U);
367                         assert((pte & PTE_W) == PTE_W);
368                 }
369         }
370         // special mappings
371         pte = get_va_perms(pgdir, (void*SAFE)TC(UVPT+(VPT>>10)));
372         assert((pte & PTE_U) != PTE_U);
373         assert((pte & PTE_W) != PTE_W);
374
375         // note this means the kernel cannot directly manipulate this virtual address
376         // convince yourself this isn't a big deal, eagle-eyes!
377         pte = get_va_perms(pgdir, (void*SAFE)TC(VPT+(UVPT>>10)));
378         assert((pte & PTE_U) != PTE_U);
379         assert((pte & PTE_W) != PTE_W);
380
381         cprintf("check_boot_pgdir() succeeded!\n");
382 }
383
384 // This function returns the physical address of the page containing 'va',
385 // defined by the page directory 'pgdir'.  The hardware normally performs
386 // this functionality for us!  We define our own version to help check
387 // the check_boot_pgdir() function; it shouldn't be used elsewhere.
388
389 static physaddr_t
390 check_va2pa(pde_t *COUNT(NPDENTRIES) _pgdir, uintptr_t va)
391 {
392         pte_t *COUNT(NPTENTRIES) p;
393         pde_t *COUNT(1) pgdir;
394
395         pgdir = &_pgdir[PDX(va)];
396         if (!(*pgdir & PTE_P))
397                 return ~0;
398         if (*pgdir & PTE_PS)
399                 return PTE_ADDR(*pgdir);
400         p = (pte_t*COUNT(NPTENTRIES)) KADDR(PTE_ADDR(*pgdir));
401         if (!(p[PTX(va)] & PTE_P))
402                 return ~0;
403         return PTE_ADDR(p[PTX(va)]);
404 }
405
406 /* 
407  * Remove the second level page table associated with virtual address va.
408  * Will 0 out the PDE for that page table.
409  * Panics if the page table has any present entries.
410  * This should be called rarely and with good cause.
411  * Currently errors if the PDE is jumbo or not present.
412  */
413 error_t pagetable_remove(pde_t *pgdir, void *va)
414 {
415         pde_t* the_pde = &pgdir[PDX(va)];
416
417         if (!(*the_pde & PTE_P) || (*the_pde & PTE_PS))
418                 return -EFAULT;
419         pte_t* page_table = (pde_t*COUNT(NPTENTRIES))KADDR(PTE_ADDR(*the_pde));
420         for (int i = 0; i < NPTENTRIES; i++) 
421                 if (page_table[i] & PTE_P)
422                         panic("Page table not empty during attempted removal!");
423         *the_pde = 0;
424         page_decref(pa2page(PADDR(page_table)));
425         return 0;
426 }
427
428 // Given 'pgdir', a pointer to a page directory, pgdir_walk returns
429 // a pointer to the page table entry (PTE) for linear address 'va'.
430 // This requires walking the two-level page table structure.
431 //
432 // If the relevant page table doesn't exist in the page directory, then:
433 //    - If create == 0, pgdir_walk returns NULL.
434 //    - Otherwise, pgdir_walk tries to allocate a new page table
435 //      with page_alloc.  If this fails, pgdir_walk returns NULL.
436 //    - Otherwise, pgdir_walk returns a pointer into the new page table.
437 //
438 // Hint: you can turn a Page * into the physical address of the
439 // page it refers to with page2pa() from kern/pmap.h.
440 //
441 // Supports returning jumbo (4MB PSE) PTEs.  To create with a jumbo, pass in 2.
442 pte_t*
443 pgdir_walk(pde_t *pgdir, const void *SNT va, int create)
444 {
445         pde_t* the_pde = &pgdir[PDX(va)];
446         page_t *new_table;
447
448         if (*the_pde & PTE_P) {
449                 if (*the_pde & PTE_PS)
450                         return (pte_t*)the_pde;
451                 return &((pde_t*COUNT(NPTENTRIES))KADDR(PTE_ADDR(*the_pde)))[PTX(va)];
452         }
453         if (!create)
454                 return NULL;
455         if (create == 2) {
456                 if (JPGOFF(va))
457                         panic("Attempting to find a Jumbo PTE at an unaligned VA!");
458                 *the_pde = PTE_PS | PTE_P;
459                 return (pte_t*)the_pde;
460         }
461         if (kpage_alloc(&new_table))
462                 return NULL;
463         memset(page2kva(new_table), 0, PGSIZE);
464         /* storing our ref to new_table in the PTE */
465         *the_pde = (pde_t)page2pa(new_table) | PTE_P | PTE_W | PTE_U;
466         return &((pde_t*COUNT(NPTENTRIES))KADDR(PTE_ADDR(*the_pde)))[PTX(va)];
467 }
468
469 /* Returns the effective permissions for PTE_U, PTE_W, and PTE_P on a given
470  * virtual address.  Note we need to consider the composition of every PTE in
471  * the page table walk. */
472 int get_va_perms(pde_t *pgdir, const void *SNT va)
473 {
474         pde_t the_pde = pgdir[PDX(va)];
475         pte_t the_pte;
476
477         if (!(the_pde & PTE_P))
478                 return 0;
479         if (the_pde & PTE_PS)
480                 return the_pde & (PTE_U | PTE_W | PTE_P);
481         the_pte = ((pde_t*COUNT(NPTENTRIES))KADDR(PTE_ADDR(the_pde)))[PTX(va)];
482         if (!(the_pte & PTE_P))
483                 return 0;
484         return the_pte & the_pde & (PTE_U | PTE_W | PTE_P);
485 }
486
487 void
488 page_check(void)
489 {
490         page_t *pp, *pp0, *pp1, *pp2;
491         page_list_t fl[1024];
492         pte_t *ptep;
493
494         // should be able to allocate three pages
495         pp0 = pp1 = pp2 = 0;
496         assert(kpage_alloc(&pp0) == 0);
497         assert(kpage_alloc(&pp1) == 0);
498         assert(kpage_alloc(&pp2) == 0);
499
500         assert(pp0);
501         assert(pp1 && pp1 != pp0);
502         assert(pp2 && pp2 != pp1 && pp2 != pp0);
503
504         // temporarily steal the rest of the free pages
505         for(int i=0; i<llc_cache->num_colors; i++) {
506                 fl[i] = colored_page_free_list[i];
507                 LIST_INIT(&colored_page_free_list[i]);
508         }
509
510         // should be no free memory
511         assert(kpage_alloc(&pp) == -ENOMEM);
512
513         // Fill pp1 with bogus data and check for invalid tlb entries
514         memset(page2kva(pp1), 0xFFFFFFFF, PGSIZE);
515
516         // there is no page allocated at address 0
517         assert(page_lookup(boot_pgdir, (void *) 0x0, &ptep) == NULL);
518
519         // there is no free memory, so we can't allocate a page table 
520         assert(page_insert(boot_pgdir, pp1, 0x0, 0) < 0);
521
522         // free pp0 and try again: pp0 should be used for page table
523         page_decref(pp0);
524         assert(page_insert(boot_pgdir, pp1, 0x0, 0) == 0);
525         tlb_invalidate(boot_pgdir, 0x0);
526         // DEP Should have shot down invalid TLB entry - let's check
527         { TRUSTEDBLOCK
528           int *x = 0x0;
529           assert(*x == 0xFFFFFFFF);
530         }
531         assert(PTE_ADDR(boot_pgdir[0]) == page2pa(pp0));
532         assert(check_va2pa(boot_pgdir, 0x0) == page2pa(pp1));
533         assert(kref_refcnt(&pp1->pg_kref) == 2);
534         assert(kref_refcnt(&pp0->pg_kref) == 1);
535
536         // should be able to map pp2 at PGSIZE because pp0 is already allocated for page table
537         assert(page_insert(boot_pgdir, pp2, (void*SNT) PGSIZE, 0) == 0);
538         assert(check_va2pa(boot_pgdir, PGSIZE) == page2pa(pp2));
539         assert(kref_refcnt(&pp2->pg_kref) == 2);
540
541         // Make sure that pgdir_walk returns a pointer to the pte and
542         // not the table or some other garbage
543         {
544           pte_t *p = (pte_t*COUNT(NPTENTRIES))KADDR(PTE_ADDR(boot_pgdir[PDX(PGSIZE)]));
545           assert(pgdir_walk(boot_pgdir, (void *SNT)PGSIZE, 0) == &p[PTX(PGSIZE)]);
546         }
547
548         // should be no free memory
549         assert(kpage_alloc(&pp) == -ENOMEM);
550
551         // should be able to map pp2 at PGSIZE because it's already there
552         assert(page_insert(boot_pgdir, pp2, (void*SNT) PGSIZE, PTE_U) == 0);
553         assert(check_va2pa(boot_pgdir, PGSIZE) == page2pa(pp2));
554         assert(kref_refcnt(&pp2->pg_kref) == 2);
555
556         // Make sure that we actually changed the permission on pp2 when we re-mapped it
557         {
558           pte_t *p = pgdir_walk(boot_pgdir, (void*SNT)PGSIZE, 0);
559           assert(((*p) & PTE_U) == PTE_U);
560         }
561
562         // pp2 should NOT be on the free list
563         // could happen if ref counts are handled sloppily in page_insert
564         assert(kpage_alloc(&pp) == -ENOMEM);
565
566         // should not be able to map at PTSIZE because need free page for page table
567         assert(page_insert(boot_pgdir, pp0, (void*SNT) PTSIZE, 0) < 0);
568
569         // insert pp1 at PGSIZE (replacing pp2)
570         assert(page_insert(boot_pgdir, pp1, (void*SNT) PGSIZE, 0) == 0);
571
572         // should have pp1 at both 0 and PGSIZE, pp2 nowhere, ...
573         assert(check_va2pa(boot_pgdir, 0) == page2pa(pp1));
574         assert(check_va2pa(boot_pgdir, PGSIZE) == page2pa(pp1));
575         // ... and ref counts should reflect this
576         assert(kref_refcnt(&pp1->pg_kref) == 3);
577         assert(kref_refcnt(&pp2->pg_kref) == 1);
578
579         // pp2 should be returned by page_alloc
580         page_decref(pp2);       /* should free it */
581         assert(kpage_alloc(&pp) == 0 && pp == pp2);
582
583         // unmapping pp1 at 0 should keep pp1 at PGSIZE
584         page_remove(boot_pgdir, 0x0);
585         assert(check_va2pa(boot_pgdir, 0x0) == ~0);
586         assert(check_va2pa(boot_pgdir, PGSIZE) == page2pa(pp1));
587         assert(kref_refcnt(&pp1->pg_kref) == 2);
588         assert(kref_refcnt(&pp2->pg_kref) == 1);
589
590         // unmapping pp1 at PGSIZE should free it
591         page_remove(boot_pgdir, (void*SNT) PGSIZE);
592         assert(check_va2pa(boot_pgdir, 0x0) == ~0);
593         assert(check_va2pa(boot_pgdir, PGSIZE) == ~0);
594         assert(kref_refcnt(&pp1->pg_kref) == 1);
595         assert(kref_refcnt(&pp2->pg_kref) == 1);
596         page_decref(pp1);
597
598         // so it should be returned by page_alloc
599         assert(kpage_alloc(&pp) == 0 && pp == pp1);
600
601         // should be no free memory
602         assert(kpage_alloc(&pp) == -ENOMEM);
603
604         // forcibly take pp0 back
605         assert(PTE_ADDR(boot_pgdir[0]) == page2pa(pp0));
606         boot_pgdir[0] = 0;
607         assert(kref_refcnt(&pp0->pg_kref) == 1);
608
609         // Catch invalid pointer addition in pgdir_walk - i.e. pgdir + PDX(va)
610         {
611           // Give back pp0 for a bit
612           page_decref(pp0);
613
614           void *SNT va = (void *SNT)((PGSIZE * NPDENTRIES) + PGSIZE);
615           pte_t *p2 = pgdir_walk(boot_pgdir, va, 1);
616           pte_t *p = (pte_t*COUNT(NPTENTRIES))KADDR(PTE_ADDR(boot_pgdir[PDX(va)]));
617           assert(p2 == &p[PTX(va)]);
618
619           // Clean up again
620           boot_pgdir[PDX(va)] = 0;
621         }
622
623         // give free list back
624         for(int i=0; i<llc_cache->num_colors; i++)
625                 colored_page_free_list[i] = fl[i];
626
627         // free the pages we took
628         page_decref(pp0);
629         page_decref(pp1);
630         page_decref(pp2);
631         assert(!kref_refcnt(&pp0->pg_kref));
632         assert(!kref_refcnt(&pp1->pg_kref));
633         assert(!kref_refcnt(&pp2->pg_kref));
634
635         cprintf("page_check() succeeded!\n");
636 }
637
638 /* Walks len bytes from start, executing 'callback' on every PTE, passing it a
639  * specific VA and whatever arg is passed in.  Note, this cannot handle jumbo
640  * pages. */
641 int env_user_mem_walk(env_t* e, void* start, size_t len,
642                       mem_walk_callback_t callback, void* arg)
643 {
644         pte_t *pt;
645         uint32_t pdeno, pteno;
646         physaddr_t pa;
647
648         assert((uintptr_t)start % PGSIZE == 0 && len % PGSIZE == 0);
649         uintptr_t end = (uintptr_t)start+len;
650         uint32_t pdeno_start = PDX(start);
651         uint32_t pdeno_end = PDX(ROUNDUP(end,PTSIZE));
652         /* concerned about overflow.  this should catch it for now, given the above
653          * assert. */
654         assert((len == 0) || (pdeno_start < pdeno_end));
655
656         for (pdeno = pdeno_start; pdeno < pdeno_end; pdeno++) {
657                 if (!(e->env_pgdir[pdeno] & PTE_P))
658                         continue;
659                 /* find the pa and a pointer to the page table */
660                 pa = PTE_ADDR(e->env_pgdir[pdeno]);
661                 pt = (pte_t*COUNT(NPTENTRIES)) KADDR(pa);
662                 /* figure out where we start and end within the page table */
663                 uint32_t pteno_start = (pdeno == pdeno_start ? PTX(start) : 0);
664                 uint32_t pteno_end = (pdeno == pdeno_end - 1 && PTX(end) != 0 ?
665                                       PTX(end) : NPTENTRIES );
666                 int ret;
667                 for (pteno = pteno_start; pteno < pteno_end; pteno++) {
668                         if((ret = callback(e, &pt[pteno], PGADDR(pdeno, pteno, 0), arg)))
669                                 return ret;
670                 }
671         }
672         return 0;
673 }
674
675 /* Frees (decrefs) all pages of the process's page table, including the page
676  * directory.  Does not free the memory that is actually mapped. */
677 void env_pagetable_free(env_t* e)
678 {
679         static_assert(UVPT % PTSIZE == 0);
680         assert(e->env_cr3 != rcr3());
681         for(uint32_t pdeno = 0; pdeno < PDX(UVPT); pdeno++)
682         {
683                 // only look at mapped page tables
684                 if (!(e->env_pgdir[pdeno] & PTE_P))
685                         continue;
686
687                 // find the pa and va of the page table
688                 physaddr_t pa = PTE_ADDR(e->env_pgdir[pdeno]);
689
690                 // free the page table itself
691                 e->env_pgdir[pdeno] = 0;
692                 page_decref(pa2page(pa));
693         }
694
695         // free the page directory
696         physaddr_t pa = e->env_cr3;
697         e->env_cr3 = 0;
698         page_decref(pa2page(pa));
699         tlbflush();
700 }